clk/qcom/gcc-mdm9615.c

56 	.clkr.hw.init = &(struct clk_init_data){
94 	.clkr.hw.init = &(struct clk_init_data){
121 	.clkr.hw.init = &(struct clk_init_data){
212 	.clkr = {
228 	.clkr = {
263 	.clkr = {
279 	.clkr = {
314 	.clkr = {
330 	.clkr = {
365 	.clkr = {
381 	.clkr = {
416 	.clkr = {
432 	.clkr = {
479 	.clkr = {
495 	.clkr = {
528 	.clkr = {
544 	.clkr = {
577 	.clkr = {
593 	.clkr = {
626 	.clkr = {
642 	.clkr = {
675 	.clkr = {
691 	.clkr = {
730 	.clkr = {
746 	.clkr = {
779 	.clkr = {
795 	.clkr = {
828 	.clkr = {
844 	.clkr = {
862 	.clkr = {
882 	.clkr = {
896 	.clkr = {
942 	.clkr = {
957 	.clkr = {
990 	.clkr = {
1005 	.clkr = {
1043 	.clkr = {
1059 	.clkr = {
1092 	.clkr = {
1108 	.clkr = {
1147 	.clkr = {
1163 	.clkr = {
1202 	.clkr = {
1218 	.clkr = {
1257 	.clkr = {
1272 	.clkr = {
1288 	.clkr = {
1305 	.clkr = {
1318 	.clkr = {
1333 	.clkr = {
1348 	.clkr = {
1363 	.clkr = {
1378 	.clkr = {
1393 	.clkr = {
1408 	.clkr = {
1423 	.clkr = {
1436 	.clkr = {
1451 	.clkr = {
1466 	.clkr = {
1480 	.clkr = {
1496 	.clkr = {
1510 	.clkr = {
1524 	.clkr = {
1538 	.clkr = {
1554 	.clkr = {
1569 	.clkr = {
1582 	.clkr = {
1597 	[PLL0] = &pll0.clkr,
1600 	[PLL8] = &pll8.clkr,
1602 	[PLL14] = &pll14.clkr,
1604 	[GSBI1_UART_SRC] = &gsbi1_uart_src.clkr,
1605 	[GSBI1_UART_CLK] = &gsbi1_uart_clk.clkr,
1606 	[GSBI2_UART_SRC] = &gsbi2_uart_src.clkr,
1607 	[GSBI2_UART_CLK] = &gsbi2_uart_clk.clkr,
1608 	[GSBI3_UART_SRC] = &gsbi3_uart_src.clkr,
1609 	[GSBI3_UART_CLK] = &gsbi3_uart_clk.clkr,
1610 	[GSBI4_UART_SRC] = &gsbi4_uart_src.clkr,
1611 	[GSBI4_UART_CLK] = &gsbi4_uart_clk.clkr,
1612 	[GSBI5_UART_SRC] = &gsbi5_uart_src.clkr,
1613 	[GSBI5_UART_CLK] = &gsbi5_uart_clk.clkr,
1614 	[GSBI1_QUP_SRC] = &gsbi1_qup_src.clkr,
1615 	[GSBI1_QUP_CLK] = &gsbi1_qup_clk.clkr,
1616 	[GSBI2_QUP_SRC] = &gsbi2_qup_src.clkr,
1617 	[GSBI2_QUP_CLK] = &gsbi2_qup_clk.clkr,
1618 	[GSBI3_QUP_SRC] = &gsbi3_qup_src.clkr,
1619 	[GSBI3_QUP_CLK] = &gsbi3_qup_clk.clkr,
1620 	[GSBI4_QUP_SRC] = &gsbi4_qup_src.clkr,
1621 	[GSBI4_QUP_CLK] = &gsbi4_qup_clk.clkr,
1622 	[GSBI5_QUP_SRC] = &gsbi5_qup_src.clkr,
1623 	[GSBI5_QUP_CLK] = &gsbi5_qup_clk.clkr,
1624 	[GP0_SRC] = &gp0_src.clkr,
1625 	[GP0_CLK] = &gp0_clk.clkr,
1626 	[GP1_SRC] = &gp1_src.clkr,
1627 	[GP1_CLK] = &gp1_clk.clkr,
1628 	[GP2_SRC] = &gp2_src.clkr,
1629 	[GP2_CLK] = &gp2_clk.clkr,
1630 	[PMEM_A_CLK] = &pmem_clk.clkr,
1631 	[PRNG_SRC] = &prng_src.clkr,
1632 	[PRNG_CLK] = &prng_clk.clkr,
1633 	[SDC1_SRC] = &sdc1_src.clkr,
1634 	[SDC1_CLK] = &sdc1_clk.clkr,
1635 	[SDC2_SRC] = &sdc2_src.clkr,
1636 	[SDC2_CLK] = &sdc2_clk.clkr,
1637 	[USB_HS1_XCVR_SRC] = &usb_hs1_xcvr_src.clkr,
1638 	[USB_HS1_XCVR_CLK] = &usb_hs1_xcvr_clk.clkr,
1639 	[USB_HS1_SYSTEM_CLK_SRC] = &usb_hs1_system_src.clkr,
1640 	[USB_HS1_SYSTEM_CLK] = &usb_hs1_system_clk.clkr,
1641 	[USB_HSIC_XCVR_FS_SRC] = &usb_hsic_xcvr_fs_src.clkr,
1642 	[USB_HSIC_XCVR_FS_CLK] = &usb_hsic_xcvr_fs_clk.clkr,
1643 	[USB_HSIC_SYSTEM_CLK_SRC] = &usb_hsic_system_src.clkr,
1644 	[USB_HSIC_SYSTEM_CLK] = &usb_hsic_system_clk.clkr,
1645 	[USB_HSIC_HSIC_CLK_SRC] = &usb_hsic_hsic_src.clkr,
1646 	[USB_HSIC_HSIC_CLK] = &usb_hsic_hsic_clk.clkr,
1647 	[USB_HSIC_HSIO_CAL_CLK] = &usb_hsic_hsio_cal_clk.clkr,
1648 	[CE1_CORE_CLK] = &ce1_core_clk.clkr,
1649 	[CE1_H_CLK] = &ce1_h_clk.clkr,
1650 	[DMA_BAM_H_CLK] = &dma_bam_h_clk.clkr,
1651 	[GSBI1_H_CLK] = &gsbi1_h_clk.clkr,
1652 	[GSBI2_H_CLK] = &gsbi2_h_clk.clkr,
1653 	[GSBI3_H_CLK] = &gsbi3_h_clk.clkr,
1654 	[GSBI4_H_CLK] = &gsbi4_h_clk.clkr,
1655 	[GSBI5_H_CLK] = &gsbi5_h_clk.clkr,
1656 	[USB_HS1_H_CLK] = &usb_hs1_h_clk.clkr,
1657 	[USB_HSIC_H_CLK] = &usb_hsic_h_clk.clkr,
1658 	[SDC1_H_CLK] = &sdc1_h_clk.clkr,
1659 	[SDC2_H_CLK] = &sdc2_h_clk.clkr,
1660 	[ADM0_CLK] = &adm0_clk.clkr,
1661 	[ADM0_PBUS_CLK] = &adm0_pbus_clk.clkr,
1662 	[PMIC_ARB0_H_CLK] = &pmic_arb0_h_clk.clkr,
1663 	[PMIC_ARB1_H_CLK] = &pmic_arb1_h_clk.clkr,
1664 	[PMIC_SSBI2_CLK] = &pmic_ssbi2_clk.clkr,
1665 	[RPM_MSG_RAM_H_CLK] = &rpm_msg_ram_h_clk.clkr,
1666 	[EBI2_CLK] = &ebi2_clk.clkr,
1667 	[EBI2_AON_CLK] = &ebi2_aon_clk.clkr,