clk/qcom/gcc-msm8998.c

130 	.clkr = {
145 	.clkr.hw.init = &(struct clk_init_data){
156 	.clkr.hw.init = &(struct clk_init_data){
167 	.clkr.hw.init = &(struct clk_init_data){
178 	.clkr.hw.init = &(struct clk_init_data){
191 	.clkr = {
206 	.clkr.hw.init = &(struct clk_init_data){
217 	.clkr.hw.init = &(struct clk_init_data){
228 	.clkr.hw.init = &(struct clk_init_data){
239 	.clkr.hw.init = &(struct clk_init_data){
252 	.clkr = {
267 	.clkr.hw.init = &(struct clk_init_data){
278 	.clkr.hw.init = &(struct clk_init_data){
289 	.clkr.hw.init = &(struct clk_init_data){
300 	.clkr.hw.init = &(struct clk_init_data){
313 	.clkr = {
328 	.clkr.hw.init = &(struct clk_init_data){
339 	.clkr.hw.init = &(struct clk_init_data){
350 	.clkr.hw.init = &(struct clk_init_data){
361 	.clkr.hw.init = &(struct clk_init_data){
374 	.clkr = {
389 	.clkr.hw.init = &(struct clk_init_data){
400 	.clkr.hw.init = &(struct clk_init_data){
411 	.clkr.hw.init = &(struct clk_init_data){
422 	.clkr.hw.init = &(struct clk_init_data){
442 	.clkr.hw.init = &(struct clk_init_data){
467 	.clkr.hw.init = &(struct clk_init_data){
481 	.clkr.hw.init = &(struct clk_init_data){
495 	.clkr.hw.init = &(struct clk_init_data){
509 	.clkr.hw.init = &(struct clk_init_data){
523 	.clkr.hw.init = &(struct clk_init_data){
537 	.clkr.hw.init = &(struct clk_init_data){
551 	.clkr.hw.init = &(struct clk_init_data){
565 	.clkr.hw.init = &(struct clk_init_data){
579 	.clkr.hw.init = &(struct clk_init_data){
593 	.clkr.hw.init = &(struct clk_init_data){
607 	.clkr.hw.init = &(struct clk_init_data){
640 	.clkr.hw.init = &(struct clk_init_data){
654 	.clkr.hw.init = &(struct clk_init_data){
668 	.clkr.hw.init = &(struct clk_init_data){
682 	.clkr.hw.init = &(struct clk_init_data){
696 	.clkr.hw.init = &(struct clk_init_data){
710 	.clkr.hw.init = &(struct clk_init_data){
724 	.clkr.hw.init = &(struct clk_init_data){
738 	.clkr.hw.init = &(struct clk_init_data){
752 	.clkr.hw.init = &(struct clk_init_data){
766 	.clkr.hw.init = &(struct clk_init_data){
780 	.clkr.hw.init = &(struct clk_init_data){
794 	.clkr.hw.init = &(struct clk_init_data){
808 	.clkr.hw.init = &(struct clk_init_data){
822 	.clkr.hw.init = &(struct clk_init_data){
836 	.clkr.hw.init = &(struct clk_init_data){
850 	.clkr.hw.init = &(struct clk_init_data){
864 	.clkr.hw.init = &(struct clk_init_data){
878 	.clkr.hw.init = &(struct clk_init_data){
899 	.clkr.hw.init = &(struct clk_init_data){
913 	.clkr.hw.init = &(struct clk_init_data){
927 	.clkr.hw.init = &(struct clk_init_data){
948 	.clkr.hw.init = &(struct clk_init_data){
967 	.clkr.hw.init = &(struct clk_init_data){
986 	.clkr.hw.init = &(struct clk_init_data){
1005 	.clkr.hw.init = &(struct clk_init_data){
1030 	.clkr.hw.init = &(struct clk_init_data){
1054 	.clkr.hw.init = &(struct clk_init_data){
1073 	.clkr.hw.init = &(struct clk_init_data){
1094 	.clkr.hw.init = &(struct clk_init_data){
1116 	.clkr.hw.init = &(struct clk_init_data){
1130 	.clkr.hw.init = &(struct clk_init_data){
1149 	.clkr.hw.init = &(struct clk_init_data){
1160 	.clkr = {
1173 	.clkr = {
1190 	.clkr = {
1207 	.clkr = {
1220 	.clkr = {
1233 	.clkr = {
1246 	.clkr = {
1259 	.clkr = {
1272 	.clkr = {
1289 	.clkr = {
1306 	.clkr = {
1323 	.clkr = {
1340 	.clkr = {
1357 	.clkr = {
1374 	.clkr = {
1391 	.clkr = {
1408 	.clkr = {
1425 	.clkr = {
1442 	.clkr = {
1459 	.clkr = {
1476 	.clkr = {
1489 	.clkr = {
1506 	.clkr = {
1523 	.clkr = {
1540 	.clkr = {
1553 	.clkr = {
1570 	.clkr = {
1587 	.clkr = {
1604 	.clkr = {
1621 	.clkr = {
1638 	.clkr = {
1655 	.clkr = {
1672 	.clkr = {
1689 	.clkr = {
1706 	.clkr = {
1723 	.clkr = {
1740 	.clkr = {
1757 	.clkr = {
1770 	.clkr = {
1787 	.clkr = {
1804 	.clkr = {
1821 	.clkr = {
1838 	.clkr = {
1855 	.clkr = {
1872 	.clkr = {
1889 	.clkr = {
1902 	.clkr = {
1915 	.clkr = {
1928 	.clkr = {
1941 	.clkr = {
1958 	.clkr = {
1971 	.clkr = {
1984 	.clkr = {
2001 	.clkr = {
2014 	.clkr = {
2027 	.clkr = {
2040 	.clkr = {
2053 	.clkr = {
2066 	.clkr = {
2079 	.clkr = {
2092 	.clkr = {
2105 	.clkr = {
2122 	.clkr = {
2135 	.clkr = {
2148 	.clkr = {
2161 	.clkr = {
2174 	.clkr = {
2191 	.clkr = {
2208 	.clkr = {
2221 	.clkr = {
2234 	.clkr = {
2247 	.clkr = {
2260 	.clkr = {
2277 	.clkr = {
2290 	.clkr = {
2307 	.clkr = {
2320 	.clkr = {
2333 	.clkr = {
2350 	.clkr = {
2363 	.clkr = {
2380 	.clkr = {
2393 	.clkr = {
2406 	.clkr = {
2419 	.clkr = {
2432 	.clkr = {
2445 	.clkr = {
2458 	.clkr = {
2475 	.clkr = {
2492 	.clkr = {
2505 	.clkr = {
2522 	.clkr = {
2535 	.clkr = {
2576 	[BLSP1_QUP1_I2C_APPS_CLK_SRC] = &blsp1_qup1_i2c_apps_clk_src.clkr,
2577 	[BLSP1_QUP1_SPI_APPS_CLK_SRC] = &blsp1_qup1_spi_apps_clk_src.clkr,
2578 	[BLSP1_QUP2_I2C_APPS_CLK_SRC] = &blsp1_qup2_i2c_apps_clk_src.clkr,
2579 	[BLSP1_QUP2_SPI_APPS_CLK_SRC] = &blsp1_qup2_spi_apps_clk_src.clkr,
2580 	[BLSP1_QUP3_I2C_APPS_CLK_SRC] = &blsp1_qup3_i2c_apps_clk_src.clkr,
2581 	[BLSP1_QUP3_SPI_APPS_CLK_SRC] = &blsp1_qup3_spi_apps_clk_src.clkr,
2582 	[BLSP1_QUP4_I2C_APPS_CLK_SRC] = &blsp1_qup4_i2c_apps_clk_src.clkr,
2583 	[BLSP1_QUP4_SPI_APPS_CLK_SRC] = &blsp1_qup4_spi_apps_clk_src.clkr,
2584 	[BLSP1_QUP5_I2C_APPS_CLK_SRC] = &blsp1_qup5_i2c_apps_clk_src.clkr,
2585 	[BLSP1_QUP5_SPI_APPS_CLK_SRC] = &blsp1_qup5_spi_apps_clk_src.clkr,
2586 	[BLSP1_QUP6_I2C_APPS_CLK_SRC] = &blsp1_qup6_i2c_apps_clk_src.clkr,
2587 	[BLSP1_QUP6_SPI_APPS_CLK_SRC] = &blsp1_qup6_spi_apps_clk_src.clkr,
2588 	[BLSP1_UART1_APPS_CLK_SRC] = &blsp1_uart1_apps_clk_src.clkr,
2589 	[BLSP1_UART2_APPS_CLK_SRC] = &blsp1_uart2_apps_clk_src.clkr,
2590 	[BLSP1_UART3_APPS_CLK_SRC] = &blsp1_uart3_apps_clk_src.clkr,
2591 	[BLSP2_QUP1_I2C_APPS_CLK_SRC] = &blsp2_qup1_i2c_apps_clk_src.clkr,
2592 	[BLSP2_QUP1_SPI_APPS_CLK_SRC] = &blsp2_qup1_spi_apps_clk_src.clkr,
2593 	[BLSP2_QUP2_I2C_APPS_CLK_SRC] = &blsp2_qup2_i2c_apps_clk_src.clkr,
2594 	[BLSP2_QUP2_SPI_APPS_CLK_SRC] = &blsp2_qup2_spi_apps_clk_src.clkr,
2595 	[BLSP2_QUP3_I2C_APPS_CLK_SRC] = &blsp2_qup3_i2c_apps_clk_src.clkr,
2596 	[BLSP2_QUP3_SPI_APPS_CLK_SRC] = &blsp2_qup3_spi_apps_clk_src.clkr,
2597 	[BLSP2_QUP4_I2C_APPS_CLK_SRC] = &blsp2_qup4_i2c_apps_clk_src.clkr,
2598 	[BLSP2_QUP4_SPI_APPS_CLK_SRC] = &blsp2_qup4_spi_apps_clk_src.clkr,
2599 	[BLSP2_QUP5_I2C_APPS_CLK_SRC] = &blsp2_qup5_i2c_apps_clk_src.clkr,
2600 	[BLSP2_QUP5_SPI_APPS_CLK_SRC] = &blsp2_qup5_spi_apps_clk_src.clkr,
2601 	[BLSP2_QUP6_I2C_APPS_CLK_SRC] = &blsp2_qup6_i2c_apps_clk_src.clkr,
2602 	[BLSP2_QUP6_SPI_APPS_CLK_SRC] = &blsp2_qup6_spi_apps_clk_src.clkr,
2603 	[BLSP2_UART1_APPS_CLK_SRC] = &blsp2_uart1_apps_clk_src.clkr,
2604 	[BLSP2_UART2_APPS_CLK_SRC] = &blsp2_uart2_apps_clk_src.clkr,
2605 	[BLSP2_UART3_APPS_CLK_SRC] = &blsp2_uart3_apps_clk_src.clkr,
2606 	[GCC_AGGRE1_NOC_XO_CLK] = &gcc_aggre1_noc_xo_clk.clkr,
2607 	[GCC_AGGRE1_UFS_AXI_CLK] = &gcc_aggre1_ufs_axi_clk.clkr,
2608 	[GCC_AGGRE1_USB3_AXI_CLK] = &gcc_aggre1_usb3_axi_clk.clkr,
2609 	[GCC_APSS_QDSS_TSCTR_DIV2_CLK] = &gcc_apss_qdss_tsctr_div2_clk.clkr,
2610 	[GCC_APSS_QDSS_TSCTR_DIV8_CLK] = &gcc_apss_qdss_tsctr_div8_clk.clkr,
2611 	[GCC_BIMC_HMSS_AXI_CLK] = &gcc_bimc_hmss_axi_clk.clkr,
2612 	[GCC_BIMC_MSS_Q6_AXI_CLK] = &gcc_bimc_mss_q6_axi_clk.clkr,
2613 	[GCC_BLSP1_AHB_CLK] = &gcc_blsp1_ahb_clk.clkr,
2614 	[GCC_BLSP1_QUP1_I2C_APPS_CLK] = &gcc_blsp1_qup1_i2c_apps_clk.clkr,
2615 	[GCC_BLSP1_QUP1_SPI_APPS_CLK] = &gcc_blsp1_qup1_spi_apps_clk.clkr,
2616 	[GCC_BLSP1_QUP2_I2C_APPS_CLK] = &gcc_blsp1_qup2_i2c_apps_clk.clkr,
2617 	[GCC_BLSP1_QUP2_SPI_APPS_CLK] = &gcc_blsp1_qup2_spi_apps_clk.clkr,
2618 	[GCC_BLSP1_QUP3_I2C_APPS_CLK] = &gcc_blsp1_qup3_i2c_apps_clk.clkr,
2619 	[GCC_BLSP1_QUP3_SPI_APPS_CLK] = &gcc_blsp1_qup3_spi_apps_clk.clkr,
2620 	[GCC_BLSP1_QUP4_I2C_APPS_CLK] = &gcc_blsp1_qup4_i2c_apps_clk.clkr,
2621 	[GCC_BLSP1_QUP4_SPI_APPS_CLK] = &gcc_blsp1_qup4_spi_apps_clk.clkr,
2622 	[GCC_BLSP1_QUP5_I2C_APPS_CLK] = &gcc_blsp1_qup5_i2c_apps_clk.clkr,
2623 	[GCC_BLSP1_QUP5_SPI_APPS_CLK] = &gcc_blsp1_qup5_spi_apps_clk.clkr,
2624 	[GCC_BLSP1_QUP6_I2C_APPS_CLK] = &gcc_blsp1_qup6_i2c_apps_clk.clkr,
2625 	[GCC_BLSP1_QUP6_SPI_APPS_CLK] = &gcc_blsp1_qup6_spi_apps_clk.clkr,
2626 	[GCC_BLSP1_SLEEP_CLK] = &gcc_blsp1_sleep_clk.clkr,
2627 	[GCC_BLSP1_UART1_APPS_CLK] = &gcc_blsp1_uart1_apps_clk.clkr,
2628 	[GCC_BLSP1_UART2_APPS_CLK] = &gcc_blsp1_uart2_apps_clk.clkr,
2629 	[GCC_BLSP1_UART3_APPS_CLK] = &gcc_blsp1_uart3_apps_clk.clkr,
2630 	[GCC_BLSP2_AHB_CLK] = &gcc_blsp2_ahb_clk.clkr,
2631 	[GCC_BLSP2_QUP1_I2C_APPS_CLK] = &gcc_blsp2_qup1_i2c_apps_clk.clkr,
2632 	[GCC_BLSP2_QUP1_SPI_APPS_CLK] = &gcc_blsp2_qup1_spi_apps_clk.clkr,
2633 	[GCC_BLSP2_QUP2_I2C_APPS_CLK] = &gcc_blsp2_qup2_i2c_apps_clk.clkr,
2634 	[GCC_BLSP2_QUP2_SPI_APPS_CLK] = &gcc_blsp2_qup2_spi_apps_clk.clkr,
2635 	[GCC_BLSP2_QUP3_I2C_APPS_CLK] = &gcc_blsp2_qup3_i2c_apps_clk.clkr,
2636 	[GCC_BLSP2_QUP3_SPI_APPS_CLK] = &gcc_blsp2_qup3_spi_apps_clk.clkr,
2637 	[GCC_BLSP2_QUP4_I2C_APPS_CLK] = &gcc_blsp2_qup4_i2c_apps_clk.clkr,
2638 	[GCC_BLSP2_QUP4_SPI_APPS_CLK] = &gcc_blsp2_qup4_spi_apps_clk.clkr,
2639 	[GCC_BLSP2_QUP5_I2C_APPS_CLK] = &gcc_blsp2_qup5_i2c_apps_clk.clkr,
2640 	[GCC_BLSP2_QUP5_SPI_APPS_CLK] = &gcc_blsp2_qup5_spi_apps_clk.clkr,
2641 	[GCC_BLSP2_QUP6_I2C_APPS_CLK] = &gcc_blsp2_qup6_i2c_apps_clk.clkr,
2642 	[GCC_BLSP2_QUP6_SPI_APPS_CLK] = &gcc_blsp2_qup6_spi_apps_clk.clkr,
2643 	[GCC_BLSP2_SLEEP_CLK] = &gcc_blsp2_sleep_clk.clkr,
2644 	[GCC_BLSP2_UART1_APPS_CLK] = &gcc_blsp2_uart1_apps_clk.clkr,
2645 	[GCC_BLSP2_UART2_APPS_CLK] = &gcc_blsp2_uart2_apps_clk.clkr,
2646 	[GCC_BLSP2_UART3_APPS_CLK] = &gcc_blsp2_uart3_apps_clk.clkr,
2647 	[GCC_CFG_NOC_USB3_AXI_CLK] = &gcc_cfg_noc_usb3_axi_clk.clkr,
2648 	[GCC_GP1_CLK] = &gcc_gp1_clk.clkr,
2649 	[GCC_GP2_CLK] = &gcc_gp2_clk.clkr,
2650 	[GCC_GP3_CLK] = &gcc_gp3_clk.clkr,
2651 	[GCC_GPU_BIMC_GFX_CLK] = &gcc_gpu_bimc_gfx_clk.clkr,
2652 	[GCC_GPU_BIMC_GFX_SRC_CLK] = &gcc_gpu_bimc_gfx_src_clk.clkr,
2653 	[GCC_GPU_CFG_AHB_CLK] = &gcc_gpu_cfg_ahb_clk.clkr,
2654 	[GCC_GPU_SNOC_DVM_GFX_CLK] = &gcc_gpu_snoc_dvm_gfx_clk.clkr,
2655 	[GCC_HMSS_AHB_CLK] = &gcc_hmss_ahb_clk.clkr,
2656 	[GCC_HMSS_AT_CLK] = &gcc_hmss_at_clk.clkr,
2657 	[GCC_HMSS_DVM_BUS_CLK] = &gcc_hmss_dvm_bus_clk.clkr,
2658 	[GCC_HMSS_RBCPR_CLK] = &gcc_hmss_rbcpr_clk.clkr,
2659 	[GCC_HMSS_TRIG_CLK] = &gcc_hmss_trig_clk.clkr,
2660 	[GCC_LPASS_AT_CLK] = &gcc_lpass_at_clk.clkr,
2661 	[GCC_LPASS_TRIG_CLK] = &gcc_lpass_trig_clk.clkr,
2662 	[GCC_MMSS_NOC_CFG_AHB_CLK] = &gcc_mmss_noc_cfg_ahb_clk.clkr,
2663 	[GCC_MMSS_QM_AHB_CLK] = &gcc_mmss_qm_ahb_clk.clkr,
2664 	[GCC_MMSS_QM_CORE_CLK] = &gcc_mmss_qm_core_clk.clkr,
2665 	[GCC_MMSS_SYS_NOC_AXI_CLK] = &gcc_mmss_sys_noc_axi_clk.clkr,
2666 	[GCC_MSS_AT_CLK] = &gcc_mss_at_clk.clkr,
2667 	[GCC_PCIE_0_AUX_CLK] = &gcc_pcie_0_aux_clk.clkr,
2668 	[GCC_PCIE_0_CFG_AHB_CLK] = &gcc_pcie_0_cfg_ahb_clk.clkr,
2669 	[GCC_PCIE_0_MSTR_AXI_CLK] = &gcc_pcie_0_mstr_axi_clk.clkr,
2670 	[GCC_PCIE_0_PIPE_CLK] = &gcc_pcie_0_pipe_clk.clkr,
2671 	[GCC_PCIE_0_SLV_AXI_CLK] = &gcc_pcie_0_slv_axi_clk.clkr,
2672 	[GCC_PCIE_PHY_AUX_CLK] = &gcc_pcie_phy_aux_clk.clkr,
2673 	[GCC_PDM2_CLK] = &gcc_pdm2_clk.clkr,
2674 	[GCC_PDM_AHB_CLK] = &gcc_pdm_ahb_clk.clkr,
2675 	[GCC_PDM_XO4_CLK] = &gcc_pdm_xo4_clk.clkr,
2676 	[GCC_PRNG_AHB_CLK] = &gcc_prng_ahb_clk.clkr,
2677 	[GCC_SDCC2_AHB_CLK] = &gcc_sdcc2_ahb_clk.clkr,
2678 	[GCC_SDCC2_APPS_CLK] = &gcc_sdcc2_apps_clk.clkr,
2679 	[GCC_SDCC4_AHB_CLK] = &gcc_sdcc4_ahb_clk.clkr,
2680 	[GCC_SDCC4_APPS_CLK] = &gcc_sdcc4_apps_clk.clkr,
2681 	[GCC_TSIF_AHB_CLK] = &gcc_tsif_ahb_clk.clkr,
2682 	[GCC_TSIF_INACTIVITY_TIMERS_CLK] = &gcc_tsif_inactivity_timers_clk.clkr,
2683 	[GCC_TSIF_REF_CLK] = &gcc_tsif_ref_clk.clkr,
2684 	[GCC_UFS_AHB_CLK] = &gcc_ufs_ahb_clk.clkr,
2685 	[GCC_UFS_AXI_CLK] = &gcc_ufs_axi_clk.clkr,
2686 	[GCC_UFS_ICE_CORE_CLK] = &gcc_ufs_ice_core_clk.clkr,
2687 	[GCC_UFS_PHY_AUX_CLK] = &gcc_ufs_phy_aux_clk.clkr,
2688 	[GCC_UFS_RX_SYMBOL_0_CLK] = &gcc_ufs_rx_symbol_0_clk.clkr,
2689 	[GCC_UFS_RX_SYMBOL_1_CLK] = &gcc_ufs_rx_symbol_1_clk.clkr,
2690 	[GCC_UFS_TX_SYMBOL_0_CLK] = &gcc_ufs_tx_symbol_0_clk.clkr,
2691 	[GCC_UFS_UNIPRO_CORE_CLK] = &gcc_ufs_unipro_core_clk.clkr,
2692 	[GCC_USB30_MASTER_CLK] = &gcc_usb30_master_clk.clkr,
2693 	[GCC_USB30_MOCK_UTMI_CLK] = &gcc_usb30_mock_utmi_clk.clkr,
2694 	[GCC_USB30_SLEEP_CLK] = &gcc_usb30_sleep_clk.clkr,
2695 	[GCC_USB3_PHY_AUX_CLK] = &gcc_usb3_phy_aux_clk.clkr,
2696 	[GCC_USB3_PHY_PIPE_CLK] = &gcc_usb3_phy_pipe_clk.clkr,
2697 	[GCC_USB_PHY_CFG_AHB2PHY_CLK] = &gcc_usb_phy_cfg_ahb2phy_clk.clkr,
2698 	[GP1_CLK_SRC] = &gp1_clk_src.clkr,
2699 	[GP2_CLK_SRC] = &gp2_clk_src.clkr,
2700 	[GP3_CLK_SRC] = &gp3_clk_src.clkr,
2701 	[GPLL0] = &gpll0.clkr,
2702 	[GPLL0_OUT_EVEN] = &gpll0_out_even.clkr,
2703 	[GPLL0_OUT_MAIN] = &gpll0_out_main.clkr,
2704 	[GPLL0_OUT_ODD] = &gpll0_out_odd.clkr,
2705 	[GPLL0_OUT_TEST] = &gpll0_out_test.clkr,
2706 	[GPLL1] = &gpll1.clkr,
2707 	[GPLL1_OUT_EVEN] = &gpll1_out_even.clkr,
2708 	[GPLL1_OUT_MAIN] = &gpll1_out_main.clkr,
2709 	[GPLL1_OUT_ODD] = &gpll1_out_odd.clkr,
2710 	[GPLL1_OUT_TEST] = &gpll1_out_test.clkr,
2711 	[GPLL2] = &gpll2.clkr,
2712 	[GPLL2_OUT_EVEN] = &gpll2_out_even.clkr,
2713 	[GPLL2_OUT_MAIN] = &gpll2_out_main.clkr,
2714 	[GPLL2_OUT_ODD] = &gpll2_out_odd.clkr,
2715 	[GPLL2_OUT_TEST] = &gpll2_out_test.clkr,
2716 	[GPLL3] = &gpll3.clkr,
2717 	[GPLL3_OUT_EVEN] = &gpll3_out_even.clkr,
2718 	[GPLL3_OUT_MAIN] = &gpll3_out_main.clkr,
2719 	[GPLL3_OUT_ODD] = &gpll3_out_odd.clkr,
2720 	[GPLL3_OUT_TEST] = &gpll3_out_test.clkr,
2721 	[GPLL4] = &gpll4.clkr,
2722 	[GPLL4_OUT_EVEN] = &gpll4_out_even.clkr,
2723 	[GPLL4_OUT_MAIN] = &gpll4_out_main.clkr,
2724 	[GPLL4_OUT_ODD] = &gpll4_out_odd.clkr,
2725 	[GPLL4_OUT_TEST] = &gpll4_out_test.clkr,
2726 	[HMSS_AHB_CLK_SRC] = &hmss_ahb_clk_src.clkr,
2727 	[HMSS_RBCPR_CLK_SRC] = &hmss_rbcpr_clk_src.clkr,
2728 	[PCIE_AUX_CLK_SRC] = &pcie_aux_clk_src.clkr,
2729 	[PDM2_CLK_SRC] = &pdm2_clk_src.clkr,
2730 	[SDCC2_APPS_CLK_SRC] = &sdcc2_apps_clk_src.clkr,
2731 	[SDCC4_APPS_CLK_SRC] = &sdcc4_apps_clk_src.clkr,
2732 	[TSIF_REF_CLK_SRC] = &tsif_ref_clk_src.clkr,
2733 	[UFS_AXI_CLK_SRC] = &ufs_axi_clk_src.clkr,
2734 	[USB30_MASTER_CLK_SRC] = &usb30_master_clk_src.clkr,
2735 	[USB30_MOCK_UTMI_CLK_SRC] = &usb30_mock_utmi_clk_src.clkr,
2736 	[USB3_PHY_AUX_CLK_SRC] = &usb3_phy_aux_clk_src.clkr,