Lines Matching refs:clkr
124 .clkr.hw.init = &(struct clk_init_data){
140 .clkr.hw.init = &(struct clk_init_data){
198 .clkr = {
213 .clkr = {
247 .clkr = {
262 .clkr = {
296 .clkr = {
311 .clkr = {
351 .clkr = {
366 .clkr = {
382 .clkr = {
415 .clkr = {
430 .clkr = {
446 .clkr = {
479 .clkr = {
494 .clkr = {
510 .clkr = {
528 struct clk_regmap clkr; member
532 container_of(to_clk_regmap(_hw), struct clk_pix_rdi, clkr)
561 regmap_update_bits(rdi->clkr.regmap, rdi->s2_reg, rdi->s2_mask, val); in pix_rdi_set_parent()
572 regmap_update_bits(rdi->clkr.regmap, rdi->s_reg, rdi->s_mask, val); in pix_rdi_set_parent()
594 regmap_read(rdi->clkr.regmap, rdi->s2_reg, &val); in pix_rdi_get_parent()
598 regmap_read(rdi->clkr.regmap, rdi->s_reg, &val); in pix_rdi_get_parent()
624 .clkr = {
641 .clkr = {
658 .clkr = {
675 .clkr = {
692 .clkr = {
731 .clkr = {
748 .clkr = {
764 .clkr = {
780 .clkr = {
841 .clkr = {
856 .clkr = {
901 .clkr = {
916 .clkr = {
1002 .clkr = {
1024 .clkr = {
1080 .clkr = {
1095 .clkr = {
1111 .clkr = {
1159 .clkr = {
1174 .clkr = {
1207 .clkr = {
1222 .clkr = {
1287 .clkr = {
1302 .clkr = {
1318 .clkr = {
1334 .clkr = {
1386 .clkr = {
1401 .clkr = {
1449 .clkr = {
1467 .clkr = {
1483 .clkr = {
1499 .clkr = {
1515 .clkr = {
1531 .clkr = {
1547 .clkr = {
1563 .clkr = {
1620 .clkr = {
1635 .clkr = {
1671 .clkr = {
1686 .clkr = {
1739 .clkr = {
1754 .clkr = {
1770 .clkr = {
1786 .clkr = {
1801 .clkr = {
1816 .clkr = {
1829 .clkr = {
1844 .clkr = {
1859 .clkr = {
1874 .clkr = {
1887 .clkr = {
1902 .clkr = {
1917 .clkr = {
1932 .clkr = {
1947 .clkr = {
1962 .clkr = {
1975 .clkr = {
1988 .clkr = {
2001 .clkr = {
2016 .clkr = {
2029 .clkr = {
2044 .clkr = {
2073 .clkr = {
2089 .clkr = {
2121 .clkr = {
2137 .clkr = {
2160 .clkr = {
2176 .clkr = {
2199 .clkr = {
2215 .clkr = {
2238 .clkr = {
2253 .clkr = {
2276 .clkr = {
2291 .clkr = {
2323 .clkr = {
2338 .clkr = {
2370 .clkr = {
2385 .clkr = {
2403 .clkr = {
2418 .clkr = {
2433 .clkr = {
2448 .clkr = {
2463 .clkr = {
2476 .clkr = {
2491 .clkr = {
2504 .clkr = {
2517 .clkr = {
2530 .clkr = {
2545 .clkr = {
2558 .clkr = {
2571 .clkr = {
2586 .clkr = {
2599 .clkr = {
2612 .clkr = {
2623 [TV_ENC_AHB_CLK] = &tv_enc_ahb_clk.clkr,
2624 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2625 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2626 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2627 [GFX2D0_AHB_CLK] = &gfx2d0_ahb_clk.clkr,
2628 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2629 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2630 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2631 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2632 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2633 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2634 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2635 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2636 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2637 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2638 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2639 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2640 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2641 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2642 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2643 [GFX2D1_AHB_CLK] = &gfx2d1_ahb_clk.clkr,
2644 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2645 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2646 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2647 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2648 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2649 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2650 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2651 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2652 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2653 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2654 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2655 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2656 [CSI0_SRC] = &csi0_src.clkr,
2657 [CSI0_CLK] = &csi0_clk.clkr,
2658 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2659 [CSI1_SRC] = &csi1_src.clkr,
2660 [CSI1_CLK] = &csi1_clk.clkr,
2661 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2662 [CSI2_SRC] = &csi2_src.clkr,
2663 [CSI2_CLK] = &csi2_clk.clkr,
2664 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2665 [DSI_SRC] = &dsi1_src.clkr,
2666 [DSI_CLK] = &dsi1_clk.clkr,
2667 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2668 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2669 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2670 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2671 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2672 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2673 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2674 [GFX2D0_SRC] = &gfx2d0_src.clkr,
2675 [GFX2D0_CLK] = &gfx2d0_clk.clkr,
2676 [GFX2D1_SRC] = &gfx2d1_src.clkr,
2677 [GFX2D1_CLK] = &gfx2d1_clk.clkr,
2678 [GFX3D_SRC] = &gfx3d_src.clkr,
2679 [GFX3D_CLK] = &gfx3d_clk.clkr,
2680 [IJPEG_SRC] = &ijpeg_src.clkr,
2681 [IJPEG_CLK] = &ijpeg_clk.clkr,
2682 [JPEGD_SRC] = &jpegd_src.clkr,
2683 [JPEGD_CLK] = &jpegd_clk.clkr,
2684 [MDP_SRC] = &mdp_src.clkr,
2685 [MDP_CLK] = &mdp_clk.clkr,
2686 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2687 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2688 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2689 [DSI2_SRC] = &dsi2_src.clkr,
2690 [DSI2_CLK] = &dsi2_clk.clkr,
2691 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2692 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2693 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2694 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2695 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2696 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2697 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2698 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2699 [ROT_SRC] = &rot_src.clkr,
2700 [ROT_CLK] = &rot_clk.clkr,
2701 [TV_ENC_CLK] = &tv_enc_clk.clkr,
2702 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2703 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2704 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2705 [TV_SRC] = &tv_src.clkr,
2706 [VCODEC_SRC] = &vcodec_src.clkr,
2707 [VCODEC_CLK] = &vcodec_clk.clkr,
2708 [VFE_SRC] = &vfe_src.clkr,
2709 [VFE_CLK] = &vfe_clk.clkr,
2710 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2711 [VPE_SRC] = &vpe_src.clkr,
2712 [VPE_CLK] = &vpe_clk.clkr,
2713 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2714 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2715 [CAMCLK0_SRC] = &camclk0_src.clkr,
2716 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2717 [CAMCLK1_SRC] = &camclk1_src.clkr,
2718 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2719 [CAMCLK2_SRC] = &camclk2_src.clkr,
2720 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2721 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2722 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2723 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2724 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2725 [PLL2] = &pll2.clkr,
2807 [AMP_AHB_CLK] = &_ahb_clk.clkr,
2808 [DSI2_S_AHB_CLK] = &dsi2_s_ahb_clk.clkr,
2809 [JPEGD_AHB_CLK] = &jpegd_ahb_clk.clkr,
2810 [DSI_S_AHB_CLK] = &dsi_s_ahb_clk.clkr,
2811 [DSI2_M_AHB_CLK] = &dsi2_m_ahb_clk.clkr,
2812 [VPE_AHB_CLK] = &vpe_ahb_clk.clkr,
2813 [SMMU_AHB_CLK] = &smmu_ahb_clk.clkr,
2814 [HDMI_M_AHB_CLK] = &hdmi_m_ahb_clk.clkr,
2815 [VFE_AHB_CLK] = &vfe_ahb_clk.clkr,
2816 [ROT_AHB_CLK] = &rot_ahb_clk.clkr,
2817 [VCODEC_AHB_CLK] = &vcodec_ahb_clk.clkr,
2818 [MDP_AHB_CLK] = &mdp_ahb_clk.clkr,
2819 [DSI_M_AHB_CLK] = &dsi_m_ahb_clk.clkr,
2820 [CSI_AHB_CLK] = &csi_ahb_clk.clkr,
2821 [MMSS_IMEM_AHB_CLK] = &mmss_imem_ahb_clk.clkr,
2822 [IJPEG_AHB_CLK] = &ijpeg_ahb_clk.clkr,
2823 [HDMI_S_AHB_CLK] = &hdmi_s_ahb_clk.clkr,
2824 [GFX3D_AHB_CLK] = &gfx3d_ahb_clk.clkr,
2825 [JPEGD_AXI_CLK] = &jpegd_axi_clk.clkr,
2826 [GMEM_AXI_CLK] = &gmem_axi_clk.clkr,
2827 [MDP_AXI_CLK] = &mdp_axi_clk.clkr,
2828 [MMSS_IMEM_AXI_CLK] = &mmss_imem_axi_clk.clkr,
2829 [IJPEG_AXI_CLK] = &ijpeg_axi_clk.clkr,
2830 [GFX3D_AXI_CLK] = &gfx3d_axi_clk.clkr,
2831 [VCODEC_AXI_CLK] = &vcodec_axi_clk.clkr,
2832 [VFE_AXI_CLK] = &vfe_axi_clk.clkr,
2833 [VPE_AXI_CLK] = &vpe_axi_clk.clkr,
2834 [ROT_AXI_CLK] = &rot_axi_clk.clkr,
2835 [VCODEC_AXI_A_CLK] = &vcodec_axi_a_clk.clkr,
2836 [VCODEC_AXI_B_CLK] = &vcodec_axi_b_clk.clkr,
2837 [CSI0_SRC] = &csi0_src.clkr,
2838 [CSI0_CLK] = &csi0_clk.clkr,
2839 [CSI0_PHY_CLK] = &csi0_phy_clk.clkr,
2840 [CSI1_SRC] = &csi1_src.clkr,
2841 [CSI1_CLK] = &csi1_clk.clkr,
2842 [CSI1_PHY_CLK] = &csi1_phy_clk.clkr,
2843 [CSI2_SRC] = &csi2_src.clkr,
2844 [CSI2_CLK] = &csi2_clk.clkr,
2845 [CSI2_PHY_CLK] = &csi2_phy_clk.clkr,
2846 [DSI_SRC] = &dsi1_src.clkr,
2847 [DSI_CLK] = &dsi1_clk.clkr,
2848 [CSI_PIX_CLK] = &csi_pix_clk.clkr,
2849 [CSI_RDI_CLK] = &csi_rdi_clk.clkr,
2850 [MDP_VSYNC_CLK] = &mdp_vsync_clk.clkr,
2851 [HDMI_APP_CLK] = &hdmi_app_clk.clkr,
2852 [CSI_PIX1_CLK] = &csi_pix1_clk.clkr,
2853 [CSI_RDI2_CLK] = &csi_rdi2_clk.clkr,
2854 [CSI_RDI1_CLK] = &csi_rdi1_clk.clkr,
2855 [GFX3D_SRC] = &gfx3d_src.clkr,
2856 [GFX3D_CLK] = &gfx3d_clk.clkr,
2857 [IJPEG_SRC] = &ijpeg_src.clkr,
2858 [IJPEG_CLK] = &ijpeg_clk.clkr,
2859 [JPEGD_SRC] = &jpegd_src.clkr,
2860 [JPEGD_CLK] = &jpegd_clk.clkr,
2861 [MDP_SRC] = &mdp_src.clkr,
2862 [MDP_CLK] = &mdp_clk.clkr,
2863 [MDP_LUT_CLK] = &mdp_lut_clk.clkr,
2864 [DSI2_PIXEL_SRC] = &dsi2_pixel_src.clkr,
2865 [DSI2_PIXEL_CLK] = &dsi2_pixel_clk.clkr,
2866 [DSI2_SRC] = &dsi2_src.clkr,
2867 [DSI2_CLK] = &dsi2_clk.clkr,
2868 [DSI1_BYTE_SRC] = &dsi1_byte_src.clkr,
2869 [DSI1_BYTE_CLK] = &dsi1_byte_clk.clkr,
2870 [DSI2_BYTE_SRC] = &dsi2_byte_src.clkr,
2871 [DSI2_BYTE_CLK] = &dsi2_byte_clk.clkr,
2872 [DSI1_ESC_SRC] = &dsi1_esc_src.clkr,
2873 [DSI1_ESC_CLK] = &dsi1_esc_clk.clkr,
2874 [DSI2_ESC_SRC] = &dsi2_esc_src.clkr,
2875 [DSI2_ESC_CLK] = &dsi2_esc_clk.clkr,
2876 [ROT_SRC] = &rot_src.clkr,
2877 [ROT_CLK] = &rot_clk.clkr,
2878 [TV_DAC_CLK] = &tv_dac_clk.clkr,
2879 [HDMI_TV_CLK] = &hdmi_tv_clk.clkr,
2880 [MDP_TV_CLK] = &mdp_tv_clk.clkr,
2881 [TV_SRC] = &tv_src.clkr,
2882 [VCODEC_SRC] = &vcodec_src.clkr,
2883 [VCODEC_CLK] = &vcodec_clk.clkr,
2884 [VFE_SRC] = &vfe_src.clkr,
2885 [VFE_CLK] = &vfe_clk.clkr,
2886 [VFE_CSI_CLK] = &vfe_csi_clk.clkr,
2887 [VPE_SRC] = &vpe_src.clkr,
2888 [VPE_CLK] = &vpe_clk.clkr,
2889 [DSI_PIXEL_SRC] = &dsi1_pixel_src.clkr,
2890 [DSI_PIXEL_CLK] = &dsi1_pixel_clk.clkr,
2891 [CAMCLK0_SRC] = &camclk0_src.clkr,
2892 [CAMCLK0_CLK] = &camclk0_clk.clkr,
2893 [CAMCLK1_SRC] = &camclk1_src.clkr,
2894 [CAMCLK1_CLK] = &camclk1_clk.clkr,
2895 [CAMCLK2_SRC] = &camclk2_src.clkr,
2896 [CAMCLK2_CLK] = &camclk2_clk.clkr,
2897 [CSIPHYTIMER_SRC] = &csiphytimer_src.clkr,
2898 [CSIPHY2_TIMER_CLK] = &csiphy2_timer_clk.clkr,
2899 [CSIPHY1_TIMER_CLK] = &csiphy1_timer_clk.clkr,
2900 [CSIPHY0_TIMER_CLK] = &csiphy0_timer_clk.clkr,
2901 [PLL2] = &pll2.clkr,
2902 [RGB_TV_CLK] = &rgb_tv_clk.clkr,
2903 [NPL_TV_CLK] = &npl_tv_clk.clkr,
2904 [VCAP_AHB_CLK] = &vcap_ahb_clk.clkr,
2905 [VCAP_AXI_CLK] = &vcap_axi_clk.clkr,
2906 [VCAP_SRC] = &vcap_src.clkr,
2907 [VCAP_CLK] = &vcap_clk.clkr,
2908 [VCAP_NPL_CLK] = &vcap_npl_clk.clkr,
2909 [PLL15] = &pll15.clkr,
3044 gfx3d_src.clkr.hw.init = &gfx3d_8064_init; in mmcc_msm8960_probe()