clk/qcom/mmcc-msm8996.c

271 	.clkr = {
287 	.clkr.hw.init = &(struct clk_init_data){
301 	.clkr = {
317 	.clkr.hw.init = &(struct clk_init_data){
331 	.clkr.hw.init = &(struct clk_init_data){
343 	.clkr.hw.init = &(struct clk_init_data){
357 	.clkr.hw.init = &(struct clk_init_data){
369 	.clkr.hw.init = &(struct clk_init_data){
383 	.clkr.hw.init = &(struct clk_init_data){
395 	.clkr.hw.init = &(struct clk_init_data){
409 	.clkr.hw.init = &(struct clk_init_data){
421 	.clkr.hw.init = &(struct clk_init_data){
435 	.clkr.hw.init = &(struct clk_init_data){
447 	.clkr.hw.init = &(struct clk_init_data){
461 	.clkr.hw.init = &(struct clk_init_data){
473 	.clkr.hw.init = &(struct clk_init_data){
494 	.clkr.hw.init = &(struct clk_init_data){
518 	.clkr.hw.init = &(struct clk_init_data){
531 	.clkr.hw.init = &(struct clk_init_data){
543 	.clkr.hw.init = &(struct clk_init_data){
562 	.clkr.hw.init = &(struct clk_init_data){
574 	.clkr.hw.init = &(struct clk_init_data){
593 	.clkr.hw.init = &(struct clk_init_data){
615 	.clkr.hw.init = &(struct clk_init_data){
629 	.clkr.hw.init = &(struct clk_init_data){
643 	.clkr.hw.init = &(struct clk_init_data){
656 	.clkr.hw.init = &(struct clk_init_data){
670 	.clkr.hw.init = &(struct clk_init_data){
697 	.clkr.hw.init = &(struct clk_init_data){
715 	.clkr.hw.init = &(struct clk_init_data){
734 	.clkr.hw.init = &(struct clk_init_data){
752 	.clkr.hw.init = &(struct clk_init_data){
764 	.clkr.hw.init = &(struct clk_init_data){
777 	.clkr.hw.init = &(struct clk_init_data){
796 	.clkr.hw.init = &(struct clk_init_data){
809 	.clkr.hw.init = &(struct clk_init_data){
833 	.clkr.hw.init = &(struct clk_init_data){
847 	.clkr.hw.init = &(struct clk_init_data){
875 	.clkr.hw.init = &(struct clk_init_data){
889 	.clkr.hw.init = &(struct clk_init_data){
903 	.clkr.hw.init = &(struct clk_init_data){
917 	.clkr.hw.init = &(struct clk_init_data){
939 	.clkr.hw.init = &(struct clk_init_data){
959 	.clkr.hw.init = &(struct clk_init_data){
972 	.clkr.hw.init = &(struct clk_init_data){
985 	.clkr.hw.init = &(struct clk_init_data){
1006 	.clkr.hw.init = &(struct clk_init_data){
1019 	.clkr.hw.init = &(struct clk_init_data){
1032 	.clkr.hw.init = &(struct clk_init_data){
1055 	.clkr.hw.init = &(struct clk_init_data){
1077 	.clkr.hw.init = &(struct clk_init_data){
1090 	.clkr.hw.init = &(struct clk_init_data){
1113 	.clkr.hw.init = &(struct clk_init_data){
1126 	.clkr.hw.init = &(struct clk_init_data){
1148 	.clkr.hw.init = &(struct clk_init_data){
1170 	.clkr.hw.init = &(struct clk_init_data){
1183 	.clkr.hw.init = &(struct clk_init_data){
1196 	.clkr.hw.init = &(struct clk_init_data){
1209 	.clkr.hw.init = &(struct clk_init_data){
1229 	.clkr.hw.init = &(struct clk_init_data){
1239 	.clkr = {
1254 	.clkr = {
1269 	.clkr = {
1284 	.clkr = {
1298 	.clkr = {
1313 	.clkr = {
1328 	.clkr = {
1343 	.clkr = {
1358 	.clkr = {
1373 	.clkr = {
1388 	.clkr = {
1403 	.clkr = {
1418 	.clkr = {
1433 	.clkr = {
1448 	.clkr = {
1463 	.clkr = {
1478 	.clkr = {
1493 	.clkr = {
1508 	.clkr = {
1523 	.clkr = {
1538 	.clkr = {
1553 	.clkr = {
1568 	.clkr = {
1583 	.clkr = {
1598 	.clkr = {
1613 	.clkr = {
1628 	.clkr = {
1643 	.clkr = {
1658 	.clkr = {
1673 	.clkr = {
1688 	.clkr = {
1703 	.clkr = {
1718 	.clkr = {
1733 	.clkr = {
1748 	.clkr = {
1763 	.clkr = {
1778 	.clkr = {
1793 	.clkr = {
1808 	.clkr = {
1823 	.clkr = {
1838 	.clkr = {
1853 	.clkr = {
1868 	.clkr = {
1883 	.clkr = {
1898 	.clkr = {
1913 	.clkr = {
1928 	.clkr = {
1943 	.clkr = {
1958 	.clkr = {
1973 	.clkr = {
1988 	.clkr = {
2003 	.clkr = {
2018 	.clkr = {
2033 	.clkr = {
2048 	.clkr = {
2063 	.clkr = {
2078 	.clkr = {
2093 	.clkr = {
2108 	.clkr = {
2123 	.clkr = {
2138 	.clkr = {
2153 	.clkr = {
2168 	.clkr = {
2183 	.clkr = {
2198 	.clkr = {
2213 	.clkr = {
2228 	.clkr = {
2243 	.clkr = {
2258 	.clkr = {
2273 	.clkr = {
2288 	.clkr = {
2303 	.clkr = {
2318 	.clkr = {
2333 	.clkr = {
2348 	.clkr = {
2363 	.clkr = {
2378 	.clkr = {
2393 	.clkr = {
2408 	.clkr = {
2423 	.clkr = {
2438 	.clkr = {
2453 	.clkr = {
2468 	.clkr = {
2483 	.clkr = {
2498 	.clkr = {
2513 	.clkr = {
2528 	.clkr = {
2543 	.clkr = {
2558 	.clkr = {
2573 	.clkr = {
2588 	.clkr = {
2603 	.clkr = {
2618 	.clkr = {
2633 	.clkr = {
2648 	.clkr = {
2663 	.clkr = {
2678 	.clkr = {
2693 	.clkr = {
2708 	.clkr = {
2723 	.clkr = {
2738 	.clkr = {
2753 	.clkr = {
2768 	.clkr = {
2783 	.clkr = {
2798 	.clkr = {
2813 	.clkr = {
2828 	.clkr = {
2843 	.clkr = {
2858 	.clkr = {
2873 	.clkr = {
2888 	.clkr = {
3079 	[MMPLL0_EARLY] = &mmpll0_early.clkr,
3080 	[MMPLL0_PLL] = &mmpll0.clkr,
3081 	[MMPLL1_EARLY] = &mmpll1_early.clkr,
3082 	[MMPLL1_PLL] = &mmpll1.clkr,
3083 	[MMPLL2_EARLY] = &mmpll2_early.clkr,
3084 	[MMPLL2_PLL] = &mmpll2.clkr,
3085 	[MMPLL3_EARLY] = &mmpll3_early.clkr,
3086 	[MMPLL3_PLL] = &mmpll3.clkr,
3087 	[MMPLL4_EARLY] = &mmpll4_early.clkr,
3088 	[MMPLL4_PLL] = &mmpll4.clkr,
3089 	[MMPLL5_EARLY] = &mmpll5_early.clkr,
3090 	[MMPLL5_PLL] = &mmpll5.clkr,
3091 	[MMPLL8_EARLY] = &mmpll8_early.clkr,
3092 	[MMPLL8_PLL] = &mmpll8.clkr,
3093 	[MMPLL9_EARLY] = &mmpll9_early.clkr,
3094 	[MMPLL9_PLL] = &mmpll9.clkr,
3095 	[AHB_CLK_SRC] = &ahb_clk_src.clkr,
3096 	[AXI_CLK_SRC] = &axi_clk_src.clkr,
3097 	[MAXI_CLK_SRC] = &maxi_clk_src.clkr,
3098 	[GFX3D_CLK_SRC] = &gfx3d_clk_src.clkr,
3099 	[RBBMTIMER_CLK_SRC] = &rbbmtimer_clk_src.clkr,
3100 	[ISENSE_CLK_SRC] = &isense_clk_src.clkr,
3101 	[RBCPR_CLK_SRC] = &rbcpr_clk_src.clkr,
3102 	[VIDEO_CORE_CLK_SRC] = &video_core_clk_src.clkr,
3103 	[VIDEO_SUBCORE0_CLK_SRC] = &video_subcore0_clk_src.clkr,
3104 	[VIDEO_SUBCORE1_CLK_SRC] = &video_subcore1_clk_src.clkr,
3105 	[PCLK0_CLK_SRC] = &pclk0_clk_src.clkr,
3106 	[PCLK1_CLK_SRC] = &pclk1_clk_src.clkr,
3107 	[MDP_CLK_SRC] = &mdp_clk_src.clkr,
3108 	[EXTPCLK_CLK_SRC] = &extpclk_clk_src.clkr,
3109 	[VSYNC_CLK_SRC] = &vsync_clk_src.clkr,
3110 	[HDMI_CLK_SRC] = &hdmi_clk_src.clkr,
3111 	[BYTE0_CLK_SRC] = &byte0_clk_src.clkr,
3112 	[BYTE1_CLK_SRC] = &byte1_clk_src.clkr,
3113 	[ESC0_CLK_SRC] = &esc0_clk_src.clkr,
3114 	[ESC1_CLK_SRC] = &esc1_clk_src.clkr,
3115 	[CAMSS_GP0_CLK_SRC] = &camss_gp0_clk_src.clkr,
3116 	[CAMSS_GP1_CLK_SRC] = &camss_gp1_clk_src.clkr,
3117 	[MCLK0_CLK_SRC] = &mclk0_clk_src.clkr,
3118 	[MCLK1_CLK_SRC] = &mclk1_clk_src.clkr,
3119 	[MCLK2_CLK_SRC] = &mclk2_clk_src.clkr,
3120 	[MCLK3_CLK_SRC] = &mclk3_clk_src.clkr,
3121 	[CCI_CLK_SRC] = &cci_clk_src.clkr,
3122 	[CSI0PHYTIMER_CLK_SRC] = &csi0phytimer_clk_src.clkr,
3123 	[CSI1PHYTIMER_CLK_SRC] = &csi1phytimer_clk_src.clkr,
3124 	[CSI2PHYTIMER_CLK_SRC] = &csi2phytimer_clk_src.clkr,
3125 	[CSIPHY0_3P_CLK_SRC] = &csiphy0_3p_clk_src.clkr,
3126 	[CSIPHY1_3P_CLK_SRC] = &csiphy1_3p_clk_src.clkr,
3127 	[CSIPHY2_3P_CLK_SRC] = &csiphy2_3p_clk_src.clkr,
3128 	[JPEG0_CLK_SRC] = &jpeg0_clk_src.clkr,
3129 	[JPEG2_CLK_SRC] = &jpeg2_clk_src.clkr,
3130 	[JPEG_DMA_CLK_SRC] = &jpeg_dma_clk_src.clkr,
3131 	[VFE0_CLK_SRC] = &vfe0_clk_src.clkr,
3132 	[VFE1_CLK_SRC] = &vfe1_clk_src.clkr,
3133 	[CPP_CLK_SRC] = &cpp_clk_src.clkr,
3134 	[CSI0_CLK_SRC] = &csi0_clk_src.clkr,
3135 	[CSI1_CLK_SRC] = &csi1_clk_src.clkr,
3136 	[CSI2_CLK_SRC] = &csi2_clk_src.clkr,
3137 	[CSI3_CLK_SRC] = &csi3_clk_src.clkr,
3138 	[FD_CORE_CLK_SRC] = &fd_core_clk_src.clkr,
3139 	[MMSS_MMAGIC_AHB_CLK] = &mmss_mmagic_ahb_clk.clkr,
3140 	[MMSS_MMAGIC_CFG_AHB_CLK] = &mmss_mmagic_cfg_ahb_clk.clkr,
3141 	[MMSS_MISC_AHB_CLK] = &mmss_misc_ahb_clk.clkr,
3142 	[MMSS_MISC_CXO_CLK] = &mmss_misc_cxo_clk.clkr,
3143 	[MMSS_MMAGIC_MAXI_CLK] = &mmss_mmagic_maxi_clk.clkr,
3144 	[MMAGIC_CAMSS_AXI_CLK] = &mmagic_camss_axi_clk.clkr,
3145 	[MMAGIC_CAMSS_NOC_CFG_AHB_CLK] = &mmagic_camss_noc_cfg_ahb_clk.clkr,
3146 	[SMMU_VFE_AHB_CLK] = &smmu_vfe_ahb_clk.clkr,
3147 	[SMMU_VFE_AXI_CLK] = &smmu_vfe_axi_clk.clkr,
3148 	[SMMU_CPP_AHB_CLK] = &smmu_cpp_ahb_clk.clkr,
3149 	[SMMU_CPP_AXI_CLK] = &smmu_cpp_axi_clk.clkr,
3150 	[SMMU_JPEG_AHB_CLK] = &smmu_jpeg_ahb_clk.clkr,
3151 	[SMMU_JPEG_AXI_CLK] = &smmu_jpeg_axi_clk.clkr,
3152 	[MMAGIC_MDSS_AXI_CLK] = &mmagic_mdss_axi_clk.clkr,
3153 	[MMAGIC_MDSS_NOC_CFG_AHB_CLK] = &mmagic_mdss_noc_cfg_ahb_clk.clkr,
3154 	[SMMU_ROT_AHB_CLK] = &smmu_rot_ahb_clk.clkr,
3155 	[SMMU_ROT_AXI_CLK] = &smmu_rot_axi_clk.clkr,
3156 	[SMMU_MDP_AHB_CLK] = &smmu_mdp_ahb_clk.clkr,
3157 	[SMMU_MDP_AXI_CLK] = &smmu_mdp_axi_clk.clkr,
3158 	[MMAGIC_VIDEO_AXI_CLK] = &mmagic_video_axi_clk.clkr,
3159 	[MMAGIC_VIDEO_NOC_CFG_AHB_CLK] = &mmagic_video_noc_cfg_ahb_clk.clkr,
3160 	[SMMU_VIDEO_AHB_CLK] = &smmu_video_ahb_clk.clkr,
3161 	[SMMU_VIDEO_AXI_CLK] = &smmu_video_axi_clk.clkr,
3162 	[MMAGIC_BIMC_NOC_CFG_AHB_CLK] = &mmagic_bimc_noc_cfg_ahb_clk.clkr,
3163 	[GPU_GX_GFX3D_CLK] = &gpu_gx_gfx3d_clk.clkr,
3164 	[GPU_GX_RBBMTIMER_CLK] = &gpu_gx_rbbmtimer_clk.clkr,
3165 	[GPU_AHB_CLK] = &gpu_ahb_clk.clkr,
3166 	[GPU_AON_ISENSE_CLK] = &gpu_aon_isense_clk.clkr,
3167 	[VMEM_MAXI_CLK] = &vmem_maxi_clk.clkr,
3168 	[VMEM_AHB_CLK] = &vmem_ahb_clk.clkr,
3169 	[MMSS_RBCPR_CLK] = &mmss_rbcpr_clk.clkr,
3170 	[MMSS_RBCPR_AHB_CLK] = &mmss_rbcpr_ahb_clk.clkr,
3171 	[VIDEO_CORE_CLK] = &video_core_clk.clkr,
3172 	[VIDEO_AXI_CLK] = &video_axi_clk.clkr,
3173 	[VIDEO_MAXI_CLK] = &video_maxi_clk.clkr,
3174 	[VIDEO_AHB_CLK] = &video_ahb_clk.clkr,
3175 	[VIDEO_SUBCORE0_CLK] = &video_subcore0_clk.clkr,
3176 	[VIDEO_SUBCORE1_CLK] = &video_subcore1_clk.clkr,
3177 	[MDSS_AHB_CLK] = &mdss_ahb_clk.clkr,
3178 	[MDSS_HDMI_AHB_CLK] = &mdss_hdmi_ahb_clk.clkr,
3179 	[MDSS_AXI_CLK] = &mdss_axi_clk.clkr,
3180 	[MDSS_PCLK0_CLK] = &mdss_pclk0_clk.clkr,
3181 	[MDSS_PCLK1_CLK] = &mdss_pclk1_clk.clkr,
3182 	[MDSS_MDP_CLK] = &mdss_mdp_clk.clkr,
3183 	[MDSS_EXTPCLK_CLK] = &mdss_extpclk_clk.clkr,
3184 	[MDSS_VSYNC_CLK] = &mdss_vsync_clk.clkr,
3185 	[MDSS_HDMI_CLK] = &mdss_hdmi_clk.clkr,
3186 	[MDSS_BYTE0_CLK] = &mdss_byte0_clk.clkr,
3187 	[MDSS_BYTE1_CLK] = &mdss_byte1_clk.clkr,
3188 	[MDSS_ESC0_CLK] = &mdss_esc0_clk.clkr,
3189 	[MDSS_ESC1_CLK] = &mdss_esc1_clk.clkr,
3190 	[CAMSS_TOP_AHB_CLK] = &camss_top_ahb_clk.clkr,
3191 	[CAMSS_AHB_CLK] = &camss_ahb_clk.clkr,
3192 	[CAMSS_MICRO_AHB_CLK] = &camss_micro_ahb_clk.clkr,
3193 	[CAMSS_GP0_CLK] = &camss_gp0_clk.clkr,
3194 	[CAMSS_GP1_CLK] = &camss_gp1_clk.clkr,
3195 	[CAMSS_MCLK0_CLK] = &camss_mclk0_clk.clkr,
3196 	[CAMSS_MCLK1_CLK] = &camss_mclk1_clk.clkr,
3197 	[CAMSS_MCLK2_CLK] = &camss_mclk2_clk.clkr,
3198 	[CAMSS_MCLK3_CLK] = &camss_mclk3_clk.clkr,
3199 	[CAMSS_CCI_CLK] = &camss_cci_clk.clkr,
3200 	[CAMSS_CCI_AHB_CLK] = &camss_cci_ahb_clk.clkr,
3201 	[CAMSS_CSI0PHYTIMER_CLK] = &camss_csi0phytimer_clk.clkr,
3202 	[CAMSS_CSI1PHYTIMER_CLK] = &camss_csi1phytimer_clk.clkr,
3203 	[CAMSS_CSI2PHYTIMER_CLK] = &camss_csi2phytimer_clk.clkr,
3204 	[CAMSS_CSIPHY0_3P_CLK] = &camss_csiphy0_3p_clk.clkr,
3205 	[CAMSS_CSIPHY1_3P_CLK] = &camss_csiphy1_3p_clk.clkr,
3206 	[CAMSS_CSIPHY2_3P_CLK] = &camss_csiphy2_3p_clk.clkr,
3207 	[CAMSS_JPEG0_CLK] = &camss_jpeg0_clk.clkr,
3208 	[CAMSS_JPEG2_CLK] = &camss_jpeg2_clk.clkr,
3209 	[CAMSS_JPEG_DMA_CLK] = &camss_jpeg_dma_clk.clkr,
3210 	[CAMSS_JPEG_AHB_CLK] = &camss_jpeg_ahb_clk.clkr,
3211 	[CAMSS_JPEG_AXI_CLK] = &camss_jpeg_axi_clk.clkr,
3212 	[CAMSS_VFE_AHB_CLK] = &camss_vfe_ahb_clk.clkr,
3213 	[CAMSS_VFE_AXI_CLK] = &camss_vfe_axi_clk.clkr,
3214 	[CAMSS_VFE0_CLK] = &camss_vfe0_clk.clkr,
3215 	[CAMSS_VFE0_STREAM_CLK] = &camss_vfe0_stream_clk.clkr,
3216 	[CAMSS_VFE0_AHB_CLK] = &camss_vfe0_ahb_clk.clkr,
3217 	[CAMSS_VFE1_CLK] = &camss_vfe1_clk.clkr,
3218 	[CAMSS_VFE1_STREAM_CLK] = &camss_vfe1_stream_clk.clkr,
3219 	[CAMSS_VFE1_AHB_CLK] = &camss_vfe1_ahb_clk.clkr,
3220 	[CAMSS_CSI_VFE0_CLK] = &camss_csi_vfe0_clk.clkr,
3221 	[CAMSS_CSI_VFE1_CLK] = &camss_csi_vfe1_clk.clkr,
3222 	[CAMSS_CPP_VBIF_AHB_CLK] = &camss_cpp_vbif_ahb_clk.clkr,
3223 	[CAMSS_CPP_AXI_CLK] = &camss_cpp_axi_clk.clkr,
3224 	[CAMSS_CPP_CLK] = &camss_cpp_clk.clkr,
3225 	[CAMSS_CPP_AHB_CLK] = &camss_cpp_ahb_clk.clkr,
3226 	[CAMSS_CSI0_CLK] = &camss_csi0_clk.clkr,
3227 	[CAMSS_CSI0_AHB_CLK] = &camss_csi0_ahb_clk.clkr,
3228 	[CAMSS_CSI0PHY_CLK] = &camss_csi0phy_clk.clkr,
3229 	[CAMSS_CSI0RDI_CLK] = &camss_csi0rdi_clk.clkr,
3230 	[CAMSS_CSI0PIX_CLK] = &camss_csi0pix_clk.clkr,
3231 	[CAMSS_CSI1_CLK] = &camss_csi1_clk.clkr,
3232 	[CAMSS_CSI1_AHB_CLK] = &camss_csi1_ahb_clk.clkr,
3233 	[CAMSS_CSI1PHY_CLK] = &camss_csi1phy_clk.clkr,
3234 	[CAMSS_CSI1RDI_CLK] = &camss_csi1rdi_clk.clkr,
3235 	[CAMSS_CSI1PIX_CLK] = &camss_csi1pix_clk.clkr,
3236 	[CAMSS_CSI2_CLK] = &camss_csi2_clk.clkr,
3237 	[CAMSS_CSI2_AHB_CLK] = &camss_csi2_ahb_clk.clkr,
3238 	[CAMSS_CSI2PHY_CLK] = &camss_csi2phy_clk.clkr,
3239 	[CAMSS_CSI2RDI_CLK] = &camss_csi2rdi_clk.clkr,
3240 	[CAMSS_CSI2PIX_CLK] = &camss_csi2pix_clk.clkr,
3241 	[CAMSS_CSI3_CLK] = &camss_csi3_clk.clkr,
3242 	[CAMSS_CSI3_AHB_CLK] = &camss_csi3_ahb_clk.clkr,
3243 	[CAMSS_CSI3PHY_CLK] = &camss_csi3phy_clk.clkr,
3244 	[CAMSS_CSI3RDI_CLK] = &camss_csi3rdi_clk.clkr,
3245 	[CAMSS_CSI3PIX_CLK] = &camss_csi3pix_clk.clkr,
3246 	[CAMSS_ISPIF_AHB_CLK] = &camss_ispif_ahb_clk.clkr,
3247 	[FD_CORE_CLK] = &fd_core_clk.clkr,
3248 	[FD_CORE_UAR_CLK] = &fd_core_uar_clk.clkr,
3249 	[FD_AHB_CLK] = &fd_ahb_clk.clkr,