96 	u32 val;  in artpec6_pcie_readl()  local
98 	regmap_read(artpec6_pcie->regmap, offset, &val);  in artpec6_pcie_readl()
99 	return val;  in artpec6_pcie_readl()
102 static void artpec6_pcie_writel(struct artpec6_pcie *artpec6_pcie, u32 offset, u32 val)  in artpec6_pcie_writel()  argument
104 	regmap_write(artpec6_pcie->regmap, offset, val);  in artpec6_pcie_writel()
127 	u32 val;  in artpec6_pcie_establish_link()  local
129 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_establish_link()
130 	val |= PCIECFG_LTSSM_ENABLE;  in artpec6_pcie_establish_link()
131 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_establish_link()
139 	u32 val;  in artpec6_pcie_stop_link()  local
141 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_stop_link()
142 	val &= ~PCIECFG_LTSSM_ENABLE;  in artpec6_pcie_stop_link()
143 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_stop_link()
156 	u32 val;  in artpec6_pcie_wait_for_phy_a6()  local
162 		val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_wait_for_phy_a6()
165 		(val & (NOCCFG_POWER_PCIE_IDLEACK | NOCCFG_POWER_PCIE_IDLE)));  in artpec6_pcie_wait_for_phy_a6()
172 		val = readl(artpec6_pcie->phy_base + PHY_STATUS);  in artpec6_pcie_wait_for_phy_a6()
174 	} while (retries && !(val & PHY_COSPLLLOCK));  in artpec6_pcie_wait_for_phy_a6()
183 	u32 val;  in artpec6_pcie_wait_for_phy_a7()  local
190 		val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_wait_for_phy_a7()
193 		(val & (NOCCFG_POWER_PCIE_IDLEACK | NOCCFG_POWER_PCIE_IDLE)));  in artpec6_pcie_wait_for_phy_a7()
223 	u32 val;  in artpec6_pcie_init_phy_a6()  local
225 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_init_phy_a6()
226 	val |=  PCIECFG_RISRCREN |	/* Receiver term. 50 Ohm */  in artpec6_pcie_init_phy_a6()
230 	val |= PCIECFG_REFCLK_ENABLE;  in artpec6_pcie_init_phy_a6()
231 	val &= ~PCIECFG_DBG_OEN;  in artpec6_pcie_init_phy_a6()
232 	val &= ~PCIECFG_CLKREQ_B;  in artpec6_pcie_init_phy_a6()
233 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_init_phy_a6()
236 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_init_phy_a6()
237 	val |= NOCCFG_ENABLE_CLK_PCIE;  in artpec6_pcie_init_phy_a6()
238 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);  in artpec6_pcie_init_phy_a6()
241 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_init_phy_a6()
242 	val |= PCIECFG_PCLK_ENABLE | PCIECFG_PLL_ENABLE;  in artpec6_pcie_init_phy_a6()
243 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_init_phy_a6()
246 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_init_phy_a6()
247 	val &= ~NOCCFG_POWER_PCIE_IDLEREQ;  in artpec6_pcie_init_phy_a6()
248 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);  in artpec6_pcie_init_phy_a6()
254 	u32 val;  in artpec6_pcie_init_phy_a7()  local
258 	val = artpec6_pcie_readl(artpec6_pcie, PCIESTAT);  in artpec6_pcie_init_phy_a7()
259 	extrefclk = !!(val & PCIESTAT_EXTREFCLK);  in artpec6_pcie_init_phy_a7()
263 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_init_phy_a7()
264 	val |=  PCIECFG_RISRCREN |	/* Receiver term. 50 Ohm */  in artpec6_pcie_init_phy_a7()
267 		val |= PCIECFG_REFCLKSEL;  in artpec6_pcie_init_phy_a7()
269 		val &= ~PCIECFG_REFCLKSEL;  in artpec6_pcie_init_phy_a7()
270 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_init_phy_a7()
273 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_init_phy_a7()
274 	val |= NOCCFG_ENABLE_CLK_PCIE;  in artpec6_pcie_init_phy_a7()
275 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);  in artpec6_pcie_init_phy_a7()
278 	val = artpec6_pcie_readl(artpec6_pcie, NOCCFG);  in artpec6_pcie_init_phy_a7()
279 	val &= ~NOCCFG_POWER_PCIE_IDLEREQ;  in artpec6_pcie_init_phy_a7()
280 	artpec6_pcie_writel(artpec6_pcie, NOCCFG, val);  in artpec6_pcie_init_phy_a7()
298 	u32 val;  in artpec6_pcie_set_nfts()  local
307 	val = dw_pcie_readl_dbi(pci, ACK_F_ASPM_CTRL_OFF);  in artpec6_pcie_set_nfts()
308 	val &= ~ACK_N_FTS_MASK;  in artpec6_pcie_set_nfts()
309 	val |= ACK_N_FTS(180);  in artpec6_pcie_set_nfts()
310 	dw_pcie_writel_dbi(pci, ACK_F_ASPM_CTRL_OFF, val);  in artpec6_pcie_set_nfts()
316 	val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL);  in artpec6_pcie_set_nfts()
317 	val &= ~FAST_TRAINING_SEQ_MASK;  in artpec6_pcie_set_nfts()
318 	val |= FAST_TRAINING_SEQ(180);  in artpec6_pcie_set_nfts()
319 	dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val);  in artpec6_pcie_set_nfts()
324 	u32 val;  in artpec6_pcie_assert_core_reset()  local
326 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_assert_core_reset()
329 		val |= PCIECFG_CORE_RESET_REQ;  in artpec6_pcie_assert_core_reset()
332 		val &= ~PCIECFG_NOC_RESET;  in artpec6_pcie_assert_core_reset()
335 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_assert_core_reset()
340 	u32 val;  in artpec6_pcie_deassert_core_reset()  local
342 	val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_deassert_core_reset()
345 		val &= ~PCIECFG_CORE_RESET_REQ;  in artpec6_pcie_deassert_core_reset()
348 		val |= PCIECFG_NOC_RESET;  in artpec6_pcie_deassert_core_reset()
351 	artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_deassert_core_reset()
549 		u32 val;  in artpec6_pcie_probe()  local
554 		val = artpec6_pcie_readl(artpec6_pcie, PCIECFG);  in artpec6_pcie_probe()
555 		val &= ~PCIECFG_DEVICE_TYPE_MASK;  in artpec6_pcie_probe()
556 		artpec6_pcie_writel(artpec6_pcie, PCIECFG, val);  in artpec6_pcie_probe()