Lines Matching refs:MLX4_MAX_PORTS

84 	MLX4_MAX_PORTS		= 2,  enumerator
517 	u32			gid_phys_table_len[MLX4_MAX_PORTS + 1];
518 	u32			pkey_phys_table_len[MLX4_MAX_PORTS + 1];
537 	int			vl_cap[MLX4_MAX_PORTS + 1];
538 	int			ib_mtu_cap[MLX4_MAX_PORTS + 1];
539 	__be32			ib_port_def_cap[MLX4_MAX_PORTS + 1];
540 	u64			def_mac[MLX4_MAX_PORTS + 1];
541 	int			eth_mtu_cap[MLX4_MAX_PORTS + 1];
542 	int			gid_table_len[MLX4_MAX_PORTS + 1];
543 	int			pkey_table_len[MLX4_MAX_PORTS + 1];
544 	int			trans_type[MLX4_MAX_PORTS + 1];
545 	int			vendor_oui[MLX4_MAX_PORTS + 1];
546 	int			wavelength[MLX4_MAX_PORTS + 1];
547 	u64			trans_code[MLX4_MAX_PORTS + 1];
600 	u8			port_width_cap[MLX4_MAX_PORTS + 1];
608 	enum mlx4_port_type	port_type[MLX4_MAX_PORTS + 1];
609 	u8			supported_type[MLX4_MAX_PORTS + 1];
610 	u8                      suggested_type[MLX4_MAX_PORTS + 1];
611 	u8                      default_sense[MLX4_MAX_PORTS + 1];
612 	u32			port_mask[MLX4_MAX_PORTS + 1];
613 	enum mlx4_port_type	possible_type[MLX4_MAX_PORTS + 1];
615 	u8			port_ib_mtu[MLX4_MAX_PORTS + 1];
623 	u64			phys_port_id[MLX4_MAX_PORTS + 1];
625 	u8			rx_checksum_flags_port[MLX4_MAX_PORTS + 1];
626 	u8			phv_bit[MLX4_MAX_PORTS + 1];
631 	bool			wol_port[MLX4_MAX_PORTS + 1];
870 	int                     nvfs[MLX4_MAX_PORTS + 1];
872 	enum mlx4_port_type curr_port_type[MLX4_MAX_PORTS + 1];
873 	enum mlx4_port_type curr_port_poss_type[MLX4_MAX_PORTS + 1];
898 	u64			regid_promisc_array[MLX4_MAX_PORTS + 1];
899 	u64			regid_allmulti_array[MLX4_MAX_PORTS + 1];
1488 	DECLARE_BITMAP(ports, MLX4_MAX_PORTS);