Lines Matching defs:rx_mpdu_info
35 struct rx_mpdu_info { struct
37 … struct rxpt_classify_info rxpt_classify_info_details;
38 uint32_t rx_reo_queue_desc_addr_31_0 : 32; // [31:0]
39 uint32_t rx_reo_queue_desc_addr_39_32 : 8, // [7:0]
40 receive_queue_number : 16, // [23:8]
41 pre_delim_err_warning : 1, // [24:24]
42 first_delim_err : 1, // [25:25]
43 reserved_2a : 6; // [31:26]
44 uint32_t pn_31_0 : 32; // [31:0]
45 uint32_t pn_63_32 : 32; // [31:0]
46 uint32_t pn_95_64 : 32; // [31:0]
47 uint32_t pn_127_96 : 32; // [31:0]
48 uint32_t epd_en : 1, // [0:0]
49 all_frames_shall_be_encrypted : 1, // [1:1]
50 encrypt_type : 4, // [5:2]
51 wep_key_width_for_variable_key : 2, // [7:6]
52 mesh_sta : 2, // [9:8]
53 bssid_hit : 1, // [10:10]
54 bssid_number : 4, // [14:11]
55 tid : 4, // [18:15]
56 reserved_7a : 13; // [31:19]
57 uint32_t peer_meta_data : 32; // [31:0]
58 uint32_t rxpcu_mpdu_filter_in_category : 2, // [1:0]
59 sw_frame_group_id : 7, // [8:2]
60 ndp_frame : 1, // [9:9]
61 phy_err : 1, // [10:10]
62 phy_err_during_mpdu_header : 1, // [11:11]
63 protocol_version_err : 1, // [12:12]
64 ast_based_lookup_valid : 1, // [13:13]
65 ranging : 1, // [14:14]
66 reserved_9a : 1, // [15:15]
67 phy_ppdu_id : 16; // [31:16]
68 uint32_t ast_index : 16, // [15:0]
69 sw_peer_id : 16; // [31:16]
70 uint32_t mpdu_frame_control_valid : 1, // [0:0]
71 mpdu_duration_valid : 1, // [1:1]
72 mac_addr_ad1_valid : 1, // [2:2]
73 mac_addr_ad2_valid : 1, // [3:3]
74 mac_addr_ad3_valid : 1, // [4:4]
75 mac_addr_ad4_valid : 1, // [5:5]
76 mpdu_sequence_control_valid : 1, // [6:6]
77 mpdu_qos_control_valid : 1, // [7:7]
78 mpdu_ht_control_valid : 1, // [8:8]
79 frame_encryption_info_valid : 1, // [9:9]
80 mpdu_fragment_number : 4, // [13:10]
81 more_fragment_flag : 1, // [14:14]
82 reserved_11a : 1, // [15:15]
83 fr_ds : 1, // [16:16]
84 to_ds : 1, // [17:17]
85 encrypted : 1, // [18:18]
86 mpdu_retry : 1, // [19:19]
87 mpdu_sequence_number : 12; // [31:20]
88 uint32_t key_id_octet : 8, // [7:0]
89 new_peer_entry : 1, // [8:8]
90 decrypt_needed : 1, // [9:9]
91 decap_type : 2, // [11:10]
92 rx_insert_vlan_c_tag_padding : 1, // [12:12]
93 rx_insert_vlan_s_tag_padding : 1, // [13:13]
94 strip_vlan_c_tag_decap : 1, // [14:14]
95 strip_vlan_s_tag_decap : 1, // [15:15]
96 pre_delim_count : 12, // [27:16]
97 ampdu_flag : 1, // [28:28]
98 bar_frame : 1, // [29:29]
99 raw_mpdu : 1, // [30:30]
100 reserved_12 : 1; // [31:31]
101 uint32_t mpdu_length : 14, // [13:0]
102 first_mpdu : 1, // [14:14]
103 mcast_bcast : 1, // [15:15]
104 ast_index_not_found : 1, // [16:16]
105 ast_index_timeout : 1, // [17:17]
106 power_mgmt : 1, // [18:18]
107 non_qos : 1, // [19:19]
108 null_data : 1, // [20:20]
109 mgmt_type : 1, // [21:21]
110 ctrl_type : 1, // [22:22]
111 more_data : 1, // [23:23]
112 eosp : 1, // [24:24]
113 fragment_flag : 1, // [25:25]
114 order : 1, // [26:26]
115 u_apsd_trigger : 1, // [27:27]
116 encrypt_required : 1, // [28:28]
117 directed : 1, // [29:29]
118 amsdu_present : 1, // [30:30]
119 reserved_13 : 1; // [31:31]
120 uint32_t mpdu_frame_control_field : 16, // [15:0]
121 mpdu_duration_field : 16; // [31:16]
122 uint32_t mac_addr_ad1_31_0 : 32; // [31:0]
123 uint32_t mac_addr_ad1_47_32 : 16, // [15:0]
124 mac_addr_ad2_15_0 : 16; // [31:16]
125 uint32_t mac_addr_ad2_47_16 : 32; // [31:0]
126 uint32_t mac_addr_ad3_31_0 : 32; // [31:0]
127 uint32_t mac_addr_ad3_47_32 : 16, // [15:0]
128 mpdu_sequence_control_field : 16; // [31:16]
129 uint32_t mac_addr_ad4_31_0 : 32; // [31:0]
130 uint32_t mac_addr_ad4_47_32 : 16, // [15:0]
131 mpdu_qos_control_field : 16; // [31:16]
132 uint32_t mpdu_ht_control_field : 32; // [31:0]
133 uint32_t vdev_id : 8, // [7:0]
134 service_code : 9, // [16:8]
135 priority_valid : 1, // [17:17]
136 src_info : 12, // [29:18]
137 reserved_23a : 1, // [30:30]
138 multi_link_addr_ad1_ad2_valid : 1; // [31:31]
139 uint32_t multi_link_addr_ad1_31_0 : 32; // [31:0]
140 uint32_t multi_link_addr_ad1_47_32 : 16, // [15:0]
141 multi_link_addr_ad2_15_0 : 16; // [31:16]
142 uint32_t multi_link_addr_ad2_47_16 : 32; // [31:0]
143 uint32_t authorized_to_send_wds : 1, // [0:0]
144 reserved_27a : 31; // [31:1]
145 uint32_t reserved_28a : 32; // [31:0]
146 uint32_t reserved_29a : 32; // [31:0]