Lines Matching defs:rx_mpdu_info
26 struct rx_mpdu_info { struct
28 … struct rxpt_classify_info rxpt_classify_info_details;
29 uint32_t rx_reo_queue_desc_addr_31_0 : 32; // [31:0]
30 uint32_t rx_reo_queue_desc_addr_39_32 : 8, // [7:0]
31 receive_queue_number : 16, // [23:8]
32 pre_delim_err_warning : 1, // [24:24]
33 first_delim_err : 1, // [25:25]
34 reserved_2a : 6; // [31:26]
35 uint32_t pn_31_0 : 32; // [31:0]
36 uint32_t pn_63_32 : 32; // [31:0]
37 uint32_t pn_95_64 : 32; // [31:0]
38 uint32_t pn_127_96 : 32; // [31:0]
39 uint32_t epd_en : 1, // [0:0]
40 all_frames_shall_be_encrypted : 1, // [1:1]
41 encrypt_type : 4, // [5:2]
42 wep_key_width_for_variable_key : 2, // [7:6]
43 mesh_sta : 2, // [9:8]
44 bssid_hit : 1, // [10:10]
45 bssid_number : 4, // [14:11]
46 tid : 4, // [18:15]
47 reserved_7a : 13; // [31:19]
48 uint32_t peer_meta_data : 32; // [31:0]
49 uint32_t rxpcu_mpdu_filter_in_category : 2, // [1:0]
50 sw_frame_group_id : 7, // [8:2]
51 ndp_frame : 1, // [9:9]
52 phy_err : 1, // [10:10]
53 phy_err_during_mpdu_header : 1, // [11:11]
54 protocol_version_err : 1, // [12:12]
55 ast_based_lookup_valid : 1, // [13:13]
56 ranging : 1, // [14:14]
57 reserved_9a : 1, // [15:15]
58 phy_ppdu_id : 16; // [31:16]
59 uint32_t ast_index : 16, // [15:0]
60 sw_peer_id : 16; // [31:16]
61 uint32_t mpdu_frame_control_valid : 1, // [0:0]
62 mpdu_duration_valid : 1, // [1:1]
63 mac_addr_ad1_valid : 1, // [2:2]
64 mac_addr_ad2_valid : 1, // [3:3]
65 mac_addr_ad3_valid : 1, // [4:4]
66 mac_addr_ad4_valid : 1, // [5:5]
67 mpdu_sequence_control_valid : 1, // [6:6]
68 mpdu_qos_control_valid : 1, // [7:7]
69 mpdu_ht_control_valid : 1, // [8:8]
70 frame_encryption_info_valid : 1, // [9:9]
71 mpdu_fragment_number : 4, // [13:10]
72 more_fragment_flag : 1, // [14:14]
73 reserved_11a : 1, // [15:15]
74 fr_ds : 1, // [16:16]
75 to_ds : 1, // [17:17]
76 encrypted : 1, // [18:18]
77 mpdu_retry : 1, // [19:19]
78 mpdu_sequence_number : 12; // [31:20]
79 uint32_t key_id_octet : 8, // [7:0]
80 new_peer_entry : 1, // [8:8]
81 decrypt_needed : 1, // [9:9]
82 decap_type : 2, // [11:10]
83 rx_insert_vlan_c_tag_padding : 1, // [12:12]
84 rx_insert_vlan_s_tag_padding : 1, // [13:13]
85 strip_vlan_c_tag_decap : 1, // [14:14]
86 strip_vlan_s_tag_decap : 1, // [15:15]
87 pre_delim_count : 12, // [27:16]
88 ampdu_flag : 1, // [28:28]
89 bar_frame : 1, // [29:29]
90 raw_mpdu : 1, // [30:30]
91 reserved_12 : 1; // [31:31]
92 uint32_t mpdu_length : 14, // [13:0]
93 first_mpdu : 1, // [14:14]
94 mcast_bcast : 1, // [15:15]
95 ast_index_not_found : 1, // [16:16]
96 ast_index_timeout : 1, // [17:17]
97 power_mgmt : 1, // [18:18]
98 non_qos : 1, // [19:19]
99 null_data : 1, // [20:20]
100 mgmt_type : 1, // [21:21]
101 ctrl_type : 1, // [22:22]
102 more_data : 1, // [23:23]
103 eosp : 1, // [24:24]
104 fragment_flag : 1, // [25:25]
105 order : 1, // [26:26]
106 u_apsd_trigger : 1, // [27:27]
107 encrypt_required : 1, // [28:28]
108 directed : 1, // [29:29]
109 amsdu_present : 1, // [30:30]
110 reserved_13 : 1; // [31:31]
111 uint32_t mpdu_frame_control_field : 16, // [15:0]
112 mpdu_duration_field : 16; // [31:16]
113 uint32_t mac_addr_ad1_31_0 : 32; // [31:0]
114 uint32_t mac_addr_ad1_47_32 : 16, // [15:0]
115 mac_addr_ad2_15_0 : 16; // [31:16]
116 uint32_t mac_addr_ad2_47_16 : 32; // [31:0]
117 uint32_t mac_addr_ad3_31_0 : 32; // [31:0]
118 uint32_t mac_addr_ad3_47_32 : 16, // [15:0]
119 mpdu_sequence_control_field : 16; // [31:16]
120 uint32_t mac_addr_ad4_31_0 : 32; // [31:0]
121 uint32_t mac_addr_ad4_47_32 : 16, // [15:0]
122 mpdu_qos_control_field : 16; // [31:16]
123 uint32_t mpdu_ht_control_field : 32; // [31:0]
124 uint32_t vdev_id : 8, // [7:0]
125 service_code : 9, // [16:8]
126 priority_valid : 1, // [17:17]
127 src_info : 12, // [29:18]
128 reserved_23a : 1, // [30:30]
129 multi_link_addr_ad1_ad2_valid : 1; // [31:31]
130 uint32_t multi_link_addr_ad1_31_0 : 32; // [31:0]
131 uint32_t multi_link_addr_ad1_47_32 : 16, // [15:0]
132 multi_link_addr_ad2_15_0 : 16; // [31:16]
133 uint32_t multi_link_addr_ad2_47_16 : 32; // [31:0]
134 uint32_t authorized_to_send_wds : 1, // [0:0]
135 reserved_27a : 31; // [31:1]
136 uint32_t reserved_28a : 32; // [31:0]
137 uint32_t reserved_29a : 32; // [31:0]