65 	uint32_t value = 0, regval;  in hal_tx_set_dscp_tid_map_9000()  local
79 	regval = HAL_REG_READ(soc, cmn_reg_addr);  in hal_tx_set_dscp_tid_map_9000()
80 	regval |=  in hal_tx_set_dscp_tid_map_9000()
83 	HAL_REG_WRITE(soc, cmn_reg_addr, regval);  in hal_tx_set_dscp_tid_map_9000()
101 		regval = *(uint32_t *)(val + i);  in hal_tx_set_dscp_tid_map_9000()
103 			      (regval & HWIO_TCL_R0_DSCP_TID_MAP_n_RMSK));  in hal_tx_set_dscp_tid_map_9000()
108 	regval = HAL_REG_READ(soc, cmn_reg_addr);  in hal_tx_set_dscp_tid_map_9000()
109 	regval &=  in hal_tx_set_dscp_tid_map_9000()
112 	HAL_REG_WRITE(soc, cmn_reg_addr, regval);  in hal_tx_set_dscp_tid_map_9000()
130 	uint32_t regval;  in hal_tx_update_dscp_tid_9000()  local
162 	regval = HAL_REG_READ(soc, cmn_reg_addr);  in hal_tx_update_dscp_tid_9000()
163 	regval |=  in hal_tx_update_dscp_tid_9000()
166 	HAL_REG_WRITE(soc, cmn_reg_addr, regval);  in hal_tx_update_dscp_tid_9000()
168 	regval = HAL_REG_READ(soc, addr);  in hal_tx_update_dscp_tid_9000()
171 		regval &= (~0) >> start_bits;  in hal_tx_update_dscp_tid_9000()
173 		regval &= ~(7 << start_index);  in hal_tx_update_dscp_tid_9000()
175 	regval |= start_value;  in hal_tx_update_dscp_tid_9000()
177 	HAL_REG_WRITE(soc, addr, (regval & HWIO_TCL_R0_DSCP_TID_MAP_n_RMSK));  in hal_tx_update_dscp_tid_9000()
180 		regval = HAL_REG_READ(soc, addr1);  in hal_tx_update_dscp_tid_9000()
181 		regval &= (~0) << end_bits;  in hal_tx_update_dscp_tid_9000()
182 		regval |= end_value;  in hal_tx_update_dscp_tid_9000()
184 		HAL_REG_WRITE(soc, addr1, (regval &  in hal_tx_update_dscp_tid_9000()
189 	regval = HAL_REG_READ(soc, cmn_reg_addr);  in hal_tx_update_dscp_tid_9000()
190 	regval &=  in hal_tx_update_dscp_tid_9000()
192 	HAL_REG_WRITE(soc, cmn_reg_addr, regval);  in hal_tx_update_dscp_tid_9000()