/* * Copyright (c) 2024, Qualcomm Innovation Center, Inc. All rights reserved. * SPDX-License-Identifier: ISC */ #ifndef _CE_SRC_DESC_H_ #define _CE_SRC_DESC_H_ #if !defined(__ASSEMBLER__) #endif #define NUM_OF_DWORDS_CE_SRC_DESC 4 struct ce_src_desc { #ifndef WIFI_BIT_ORDER_BIG_ENDIAN uint32_t src_buffer_low : 32; uint32_t src_buffer_high : 8, toeplitz_en : 1, src_swap : 1, dest_swap : 1, gather : 1, ce_res_0 : 1, barrier_read : 1, ce_res_1 : 2, length : 16; uint32_t fw_metadata : 16, ce_res_2 : 16; uint32_t ce_res_3 : 20, ring_id : 8, looping_count : 4; #else uint32_t src_buffer_low : 32; uint32_t length : 16, ce_res_1 : 2, barrier_read : 1, ce_res_0 : 1, gather : 1, dest_swap : 1, src_swap : 1, toeplitz_en : 1, src_buffer_high : 8; uint32_t ce_res_2 : 16, fw_metadata : 16; uint32_t looping_count : 4, ring_id : 8, ce_res_3 : 20; #endif }; #define CE_SRC_DESC_SRC_BUFFER_LOW_OFFSET 0x00000000 #define CE_SRC_DESC_SRC_BUFFER_LOW_LSB 0 #define CE_SRC_DESC_SRC_BUFFER_LOW_MSB 31 #define CE_SRC_DESC_SRC_BUFFER_LOW_MASK 0xffffffff #define CE_SRC_DESC_SRC_BUFFER_HIGH_OFFSET 0x00000004 #define CE_SRC_DESC_SRC_BUFFER_HIGH_LSB 0 #define CE_SRC_DESC_SRC_BUFFER_HIGH_MSB 7 #define CE_SRC_DESC_SRC_BUFFER_HIGH_MASK 0x000000ff #define CE_SRC_DESC_TOEPLITZ_EN_OFFSET 0x00000004 #define CE_SRC_DESC_TOEPLITZ_EN_LSB 8 #define CE_SRC_DESC_TOEPLITZ_EN_MSB 8 #define CE_SRC_DESC_TOEPLITZ_EN_MASK 0x00000100 #define CE_SRC_DESC_SRC_SWAP_OFFSET 0x00000004 #define CE_SRC_DESC_SRC_SWAP_LSB 9 #define CE_SRC_DESC_SRC_SWAP_MSB 9 #define CE_SRC_DESC_SRC_SWAP_MASK 0x00000200 #define CE_SRC_DESC_DEST_SWAP_OFFSET 0x00000004 #define CE_SRC_DESC_DEST_SWAP_LSB 10 #define CE_SRC_DESC_DEST_SWAP_MSB 10 #define CE_SRC_DESC_DEST_SWAP_MASK 0x00000400 #define CE_SRC_DESC_GATHER_OFFSET 0x00000004 #define CE_SRC_DESC_GATHER_LSB 11 #define CE_SRC_DESC_GATHER_MSB 11 #define CE_SRC_DESC_GATHER_MASK 0x00000800 #define CE_SRC_DESC_CE_RES_0_OFFSET 0x00000004 #define CE_SRC_DESC_CE_RES_0_LSB 12 #define CE_SRC_DESC_CE_RES_0_MSB 12 #define CE_SRC_DESC_CE_RES_0_MASK 0x00001000 #define CE_SRC_DESC_BARRIER_READ_OFFSET 0x00000004 #define CE_SRC_DESC_BARRIER_READ_LSB 13 #define CE_SRC_DESC_BARRIER_READ_MSB 13 #define CE_SRC_DESC_BARRIER_READ_MASK 0x00002000 #define CE_SRC_DESC_CE_RES_1_OFFSET 0x00000004 #define CE_SRC_DESC_CE_RES_1_LSB 14 #define CE_SRC_DESC_CE_RES_1_MSB 15 #define CE_SRC_DESC_CE_RES_1_MASK 0x0000c000 #define CE_SRC_DESC_LENGTH_OFFSET 0x00000004 #define CE_SRC_DESC_LENGTH_LSB 16 #define CE_SRC_DESC_LENGTH_MSB 31 #define CE_SRC_DESC_LENGTH_MASK 0xffff0000 #define CE_SRC_DESC_FW_METADATA_OFFSET 0x00000008 #define CE_SRC_DESC_FW_METADATA_LSB 0 #define CE_SRC_DESC_FW_METADATA_MSB 15 #define CE_SRC_DESC_FW_METADATA_MASK 0x0000ffff #define CE_SRC_DESC_CE_RES_2_OFFSET 0x00000008 #define CE_SRC_DESC_CE_RES_2_LSB 16 #define CE_SRC_DESC_CE_RES_2_MSB 31 #define CE_SRC_DESC_CE_RES_2_MASK 0xffff0000 #define CE_SRC_DESC_CE_RES_3_OFFSET 0x0000000c #define CE_SRC_DESC_CE_RES_3_LSB 0 #define CE_SRC_DESC_CE_RES_3_MSB 19 #define CE_SRC_DESC_CE_RES_3_MASK 0x000fffff #define CE_SRC_DESC_RING_ID_OFFSET 0x0000000c #define CE_SRC_DESC_RING_ID_LSB 20 #define CE_SRC_DESC_RING_ID_MSB 27 #define CE_SRC_DESC_RING_ID_MASK 0x0ff00000 #define CE_SRC_DESC_LOOPING_COUNT_OFFSET 0x0000000c #define CE_SRC_DESC_LOOPING_COUNT_LSB 28 #define CE_SRC_DESC_LOOPING_COUNT_MSB 31 #define CE_SRC_DESC_LOOPING_COUNT_MASK 0xf0000000 #endif