Home
last modified time | relevance | path

Searched refs:clkr (Results 1 – 25 of 39) sorted by relevance

12

/linux-4.19.296/drivers/clk/qcom/
Dgcc-msm8998.c130 .clkr = {
145 .clkr.hw.init = &(struct clk_init_data){
156 .clkr.hw.init = &(struct clk_init_data){
167 .clkr.hw.init = &(struct clk_init_data){
178 .clkr.hw.init = &(struct clk_init_data){
191 .clkr = {
206 .clkr.hw.init = &(struct clk_init_data){
217 .clkr.hw.init = &(struct clk_init_data){
228 .clkr.hw.init = &(struct clk_init_data){
239 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-apq8084.c117 .clkr.hw.init = &(struct clk_init_data){
140 .clkr.hw.init = &(struct clk_init_data){
152 .clkr.hw.init = &(struct clk_init_data){
164 .clkr.hw.init = &(struct clk_init_data){
180 .clkr.hw.init = &(struct clk_init_data){
207 .clkr.hw.init = &(struct clk_init_data){
239 .clkr.hw.init = &(struct clk_init_data){
258 .clkr.hw.init = &(struct clk_init_data){
277 .clkr.hw.init = &(struct clk_init_data){
287 .clkr = {
[all …]
Dgcc-msm8994.c75 .clkr = {
91 .clkr.hw.init = &(struct clk_init_data)
103 .clkr = {
120 .clkr.hw.init = &(struct clk_init_data)
145 .clkr.hw.init = &(struct clk_init_data)
166 .clkr.hw.init = &(struct clk_init_data)
186 .clkr.hw.init = &(struct clk_init_data)
214 .clkr.hw.init = &(struct clk_init_data)
228 .clkr.hw.init = &(struct clk_init_data)
243 .clkr.hw.init = &(struct clk_init_data)
[all …]
Dgcc-msm8974.c73 .clkr.hw.init = &(struct clk_init_data){
96 .clkr.hw.init = &(struct clk_init_data){
108 .clkr.hw.init = &(struct clk_init_data){
120 .clkr.hw.init = &(struct clk_init_data){
136 .clkr.hw.init = &(struct clk_init_data){
163 .clkr.hw.init = &(struct clk_init_data){
193 .clkr.hw.init = &(struct clk_init_data){
213 .clkr.hw.init = &(struct clk_init_data){
238 .clkr.hw.init = &(struct clk_init_data){
251 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-msm8996.c193 .clkr = {
219 .clkr.hw.init = &(struct clk_init_data){
230 .clkr = {
245 .clkr.hw.init = &(struct clk_init_data){
268 .clkr.hw.init = &(struct clk_init_data){
288 .clkr.hw.init = &(struct clk_init_data){
310 .clkr.hw.init = &(struct clk_init_data){
331 .clkr.hw.init = &(struct clk_init_data){
349 .clkr.hw.init = &(struct clk_init_data){
367 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dmmcc-msm8960.c124 .clkr.hw.init = &(struct clk_init_data){
140 .clkr.hw.init = &(struct clk_init_data){
198 .clkr = {
213 .clkr = {
247 .clkr = {
262 .clkr = {
296 .clkr = {
311 .clkr = {
351 .clkr = {
366 .clkr = {
[all …]
Dgcc-sdm845.c172 .clkr = {
187 .clkr = {
214 .clkr.hw.init = &(struct clk_init_data){
233 .clkr.hw.init = &(struct clk_init_data){
252 .clkr.hw.init = &(struct clk_init_data){
275 .clkr.hw.init = &(struct clk_init_data){
289 .clkr.hw.init = &(struct clk_init_data){
303 .clkr.hw.init = &(struct clk_init_data){
323 .clkr.hw.init = &(struct clk_init_data){
337 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-ipq8074.c410 .clkr = {
442 .clkr.hw.init = &(struct clk_init_data){
455 .clkr = {
474 .clkr.hw.init = &(struct clk_init_data){
488 .clkr = {
507 .clkr.hw.init = &(struct clk_init_data){
522 .clkr = {
541 .clkr.hw.init = &(struct clk_init_data){
570 .clkr = {
588 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-msm8960.c43 .clkr.hw.init = &(struct clk_init_data){
70 .clkr.hw.init = &(struct clk_init_data){
97 .clkr.hw.init = &(struct clk_init_data){
195 .clkr = {
211 .clkr = {
246 .clkr = {
262 .clkr = {
297 .clkr = {
313 .clkr = {
348 .clkr = {
[all …]
Dmmcc-msm8974.c195 .clkr.hw.init = &(struct clk_init_data){
222 .clkr.hw.init = &(struct clk_init_data){
248 .clkr.hw.init = &(struct clk_init_data){
264 .clkr.hw.init = &(struct clk_init_data){
276 .clkr.hw.init = &(struct clk_init_data){
301 .clkr.hw.init = &(struct clk_init_data){
325 .clkr.hw.init = &(struct clk_init_data){
344 .clkr.hw.init = &(struct clk_init_data){
357 .clkr.hw.init = &(struct clk_init_data){
370 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dmmcc-apq8084.c230 .clkr.hw.init = &(struct clk_init_data){
257 .clkr.hw.init = &(struct clk_init_data){
283 .clkr.hw.init = &(struct clk_init_data){
299 .clkr.hw.init = &(struct clk_init_data){
314 .clkr.hw.init = &(struct clk_init_data){
326 .clkr.hw.init = &(struct clk_init_data){
351 .clkr.hw.init = &(struct clk_init_data){
375 .clkr.hw.init = &(struct clk_init_data){
394 .clkr.hw.init = &(struct clk_init_data){
407 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dmmcc-msm8996.c271 .clkr = {
287 .clkr.hw.init = &(struct clk_init_data){
301 .clkr = {
317 .clkr.hw.init = &(struct clk_init_data){
331 .clkr.hw.init = &(struct clk_init_data){
343 .clkr.hw.init = &(struct clk_init_data){
357 .clkr.hw.init = &(struct clk_init_data){
369 .clkr.hw.init = &(struct clk_init_data){
383 .clkr.hw.init = &(struct clk_init_data){
395 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-msm8916.c275 .clkr.hw.init = &(struct clk_init_data){
302 .clkr.hw.init = &(struct clk_init_data){
329 .clkr.hw.init = &(struct clk_init_data){
356 .clkr.hw.init = &(struct clk_init_data){
379 .clkr.hw.init = &(struct clk_init_data){
391 .clkr.hw.init = &(struct clk_init_data){
411 .clkr.hw.init = &(struct clk_init_data){
432 .clkr.hw.init = &(struct clk_init_data){
451 .clkr.hw.init = &(struct clk_init_data){
464 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dgcc-ipq4019.c37 struct clk_regmap_div, clkr)
193 .clkr.hw.init = &(struct clk_init_data){
204 .clkr = {
221 .clkr = {
246 .clkr.hw.init = &(struct clk_init_data){
256 .clkr = {
276 .clkr.hw.init = &(struct clk_init_data){
286 .clkr = {
318 .clkr.hw.init = &(struct clk_init_data){
328 .clkr = {
[all …]
Dgcc-msm8660.c43 .clkr.hw.init = &(struct clk_init_data){
128 .clkr = {
144 .clkr = {
179 .clkr = {
195 .clkr = {
230 .clkr = {
246 .clkr = {
281 .clkr = {
297 .clkr = {
332 .clkr = {
[all …]
Dgcc-ipq806x.c43 .clkr.hw.init = &(struct clk_init_data){
70 .clkr.hw.init = &(struct clk_init_data){
97 .clkr.hw.init = &(struct clk_init_data){
124 .clkr.hw.init = &(struct clk_init_data){
168 .clkr.hw.init = &(struct clk_init_data){
289 .clkr = {
305 .clkr = {
340 .clkr = {
356 .clkr = {
391 .clkr = {
[all …]
Dgcc-mdm9615.c56 .clkr.hw.init = &(struct clk_init_data){
94 .clkr.hw.init = &(struct clk_init_data){
121 .clkr.hw.init = &(struct clk_init_data){
212 .clkr = {
228 .clkr = {
263 .clkr = {
279 .clkr = {
314 .clkr = {
330 .clkr = {
365 .clkr = {
[all …]
Ddispcc-sdm845.c91 .clkr = {
107 .clkr.hw.init = &(struct clk_init_data){
122 .clkr.hw.init = &(struct clk_init_data){
142 .clkr.hw.init = &(struct clk_init_data){
156 .clkr.hw.init = &(struct clk_init_data){
183 .clkr.hw.init = &(struct clk_init_data){
197 .clkr.hw.init = &(struct clk_init_data){
212 .clkr.hw.init = &(struct clk_init_data){
236 .clkr.hw.init = &(struct clk_init_data){
250 .clkr.hw.init = &(struct clk_init_data){
[all …]
Dlcc-msm8960.c42 .clkr.hw.init = &(struct clk_init_data){
117 .clkr = {
138 .clkr = {
155 .clkr = {
171 .clkr = {
188 .clkr = {
223 .clkr = { \
244 .clkr = { \
261 .clkr = { \
275 .clkr = { \
[all …]
Dlcc-mdm9615.c44 .clkr.hw.init = &(struct clk_init_data){
119 .clkr = {
140 .clkr = {
157 .clkr = {
173 .clkr = {
190 .clkr = {
225 .clkr = { \
246 .clkr = { \
263 .clkr = { \
277 .clkr = { \
[all …]
Dvideocc-sdm845.c53 .clkr = {
79 .clkr.hw.init = &(struct clk_init_data){
91 .clkr = {
104 .clkr = {
117 .clkr = {
130 .clkr = {
143 .clkr = {
156 .clkr = {
174 .clkr = {
187 .clkr = {
[all …]
Dlcc-ipq806x.c42 .clkr.hw.init = &(struct clk_init_data){
136 .clkr = {
157 .clkr = {
174 .clkr = {
188 .clkr = {
206 .clkr = {
250 .clkr = {
267 .clkr = {
284 .clkr = {
330 .clkr = {
[all …]
Dclk-pll.c39 ret = regmap_read(pll->clkr.regmap, pll->mode_reg, &val); in clk_pll_enable()
48 ret = regmap_update_bits(pll->clkr.regmap, pll->mode_reg, PLL_BYPASSNL, in clk_pll_enable()
60 ret = regmap_update_bits(pll->clkr.regmap, pll->mode_reg, PLL_RESET_N, in clk_pll_enable()
69 return regmap_update_bits(pll->clkr.regmap, pll->mode_reg, PLL_OUTCTRL, in clk_pll_enable()
79 regmap_read(pll->clkr.regmap, pll->mode_reg, &val); in clk_pll_disable()
84 regmap_update_bits(pll->clkr.regmap, pll->mode_reg, mask, 0); in clk_pll_disable()
95 regmap_read(pll->clkr.regmap, pll->l_reg, &l); in clk_pll_recalc_rate()
96 regmap_read(pll->clkr.regmap, pll->m_reg, &m); in clk_pll_recalc_rate()
97 regmap_read(pll->clkr.regmap, pll->n_reg, &n); in clk_pll_recalc_rate()
111 regmap_read(pll->clkr.regmap, pll->config_reg, &config); in clk_pll_recalc_rate()
[all …]
Dclk-regmap-divider.c23 return container_of(to_clk_regmap(hw), struct clk_regmap_div, clkr); in to_clk_regmap_div()
30 struct clk_regmap *clkr = &divider->clkr; in div_round_ro_rate() local
33 regmap_read(clkr->regmap, divider->reg, &val); in div_round_ro_rate()
54 struct clk_regmap *clkr = &divider->clkr; in div_set_rate() local
60 return regmap_update_bits(clkr->regmap, divider->reg, in div_set_rate()
69 struct clk_regmap *clkr = &divider->clkr; in div_recalc_rate() local
72 regmap_read(clkr->regmap, divider->reg, &div); in div_recalc_rate()
Dclk-alpha-pll.c130 struct clk_alpha_pll, clkr)
133 struct clk_alpha_pll_postdiv, clkr)
141 const char *name = clk_hw_get_name(&pll->clkr.hw); in wait_for_pll()
143 ret = regmap_read(pll->clkr.regmap, PLL_MODE(pll), &val); in wait_for_pll()
148 ret = regmap_read(pll->clkr.regmap, PLL_MODE(pll), &val); in wait_for_pll()
230 ret = regmap_read(pll->clkr.regmap, PLL_MODE(pll), &val); in clk_alpha_pll_hwfsm_enable()
239 ret = regmap_write(pll->clkr.regmap, PLL_MODE(pll), val); in clk_alpha_pll_hwfsm_enable()
255 ret = regmap_read(pll->clkr.regmap, PLL_MODE(pll), &val); in clk_alpha_pll_hwfsm_disable()
260 ret = regmap_update_bits(pll->clkr.regmap, PLL_MODE(pll), in clk_alpha_pll_hwfsm_disable()
271 ret = regmap_update_bits(pll->clkr.regmap, PLL_MODE(pll), in clk_alpha_pll_hwfsm_disable()
[all …]

12