xref: /wlan-driver/fw-api/hw/qca5424/wcss_seq_hwioreg_umac.h (revision 5113495b16420b49004c444715d2daae2066e7dc)
1 
2 /*
3  * Copyright (c) 2024, Qualcomm Innovation Center, Inc. All rights reserved.
4  * SPDX-License-Identifier: ISC
5  */
6 
7 
8 
9 
10 #ifndef __WCSS_SEQ_HWIOREG_UMAC_H__
11 #define __WCSS_SEQ_HWIOREG_UMAC_H__
12 
13 
14 
15 
16 #include "seq_hwio.h"
17 #include "wcss_seq_hwiobase.h"
18 #ifdef SCALE_INCLUDES
19 #include "HALhwio.h"
20 #else
21 #include "msmhwio.h"
22 #endif
23 
24 
25 
26 #define MAC_UMXI_REG_REG_BASE                                                                               (UMAC_BASE      + 0x00030000)
27 #define MAC_UMXI_REG_REG_BASE_SIZE                                                                          0x4000
28 #define MAC_UMXI_REG_REG_BASE_USED                                                                          0x610
29 #define MAC_UMXI_REG_REG_BASE_PHYS                                                                          (UMAC_BASE_PHYS + 0x00030000)
30 #define MAC_UMXI_REG_REG_BASE_OFFS                                                                          0x00030000
31 
32 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ADDR(x)                                                         ((x) + 0x0)
33 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_PHYS(x)                                                         ((x) + 0x0)
34 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_OFFS                                                            (0x0)
35 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RMSK                                                            0x8000007f
36 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_POR                                                             0x00000000
37 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_POR_RMSK                                                        0xffffffff
38 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ATTR                                                                         0x3
39 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_IN(x)            \
40                 in_dword(HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ADDR(x))
41 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_INM(x, m)            \
42                 in_dword_masked(HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ADDR(x), m)
43 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_OUT(x, v)            \
44                 out_dword(HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ADDR(x),v)
45 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_OUTM(x,m,v) \
46                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_ADDR(x),m,v,HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_IN(x))
47 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_CLOCK_GATE_EXTEND_BMSK                                          0x80000000
48 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_CLOCK_GATE_EXTEND_SHFT                                                  31
49 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_WR_PERF_CNT_1_BMSK                                                    0x40
50 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_WR_PERF_CNT_1_SHFT                                                       6
51 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_WR_PERF_CNT_0_BMSK                                                    0x20
52 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_WR_PERF_CNT_0_SHFT                                                       5
53 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_3_BMSK                                                    0x10
54 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_3_SHFT                                                       4
55 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_2_BMSK                                                     0x8
56 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_2_SHFT                                                       3
57 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_1_BMSK                                                     0x4
58 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_1_SHFT                                                       2
59 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_0_BMSK                                                     0x2
60 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_RD_PERF_CNT_0_SHFT                                                       1
61 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_UNUSED_BMSK                                                            0x1
62 #define HWIO_UMAC_MXI_R0_CLOCK_GATE_DISABLE_UNUSED_SHFT                                                              0
63 
64 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ADDR(x)                                                    ((x) + 0x4)
65 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_PHYS(x)                                                    ((x) + 0x4)
66 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_OFFS                                                       (0x4)
67 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_RMSK                                                       0xffffffff
68 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_POR                                                        0x00000000
69 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_POR_RMSK                                                   0xffffffff
70 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ATTR                                                                    0x3
71 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_IN(x)            \
72                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ADDR(x))
73 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_INM(x, m)            \
74                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ADDR(x), m)
75 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_OUT(x, v)            \
76                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ADDR(x),v)
77 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_OUTM(x,m,v) \
78                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_IN(x))
79 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_VALUE_BMSK                                                 0xffffffff
80 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE0_VALUE_SHFT                                                          0
81 
82 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ADDR(x)                                                    ((x) + 0x8)
83 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_PHYS(x)                                                    ((x) + 0x8)
84 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_OFFS                                                       (0x8)
85 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_RMSK                                                             0xff
86 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_POR                                                        0x00000000
87 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_POR_RMSK                                                   0xffffffff
88 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ATTR                                                                    0x3
89 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_IN(x)            \
90                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ADDR(x))
91 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_INM(x, m)            \
92                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ADDR(x), m)
93 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_OUT(x, v)            \
94                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ADDR(x),v)
95 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_OUTM(x,m,v) \
96                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_IN(x))
97 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_VALUE_BMSK                                                       0xff
98 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE0_VALUE_SHFT                                                          0
99 
100 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ADDR(x)                                                       ((x) + 0xc)
101 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_PHYS(x)                                                       ((x) + 0xc)
102 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_OFFS                                                          (0xc)
103 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_RMSK                                                          0x3fffffff
104 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_POR                                                           0x00000000
105 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_POR_RMSK                                                      0xffffffff
106 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ATTR                                                                       0x3
107 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_IN(x)            \
108                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ADDR(x))
109 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_INM(x, m)            \
110                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ADDR(x), m)
111 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_OUT(x, v)            \
112                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ADDR(x),v)
113 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_OUTM(x,m,v) \
114                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_IN(x))
115 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_VALUE_BMSK                                                    0x3fffffff
116 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE0_VALUE_SHFT                                                             0
117 
118 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ADDR(x)                                                    ((x) + 0x10)
119 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_PHYS(x)                                                    ((x) + 0x10)
120 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_OFFS                                                       (0x10)
121 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_RMSK                                                       0xffffffff
122 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_POR                                                        0x00000000
123 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_POR_RMSK                                                   0xffffffff
124 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ATTR                                                                    0x3
125 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_IN(x)            \
126                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ADDR(x))
127 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_INM(x, m)            \
128                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ADDR(x), m)
129 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_OUT(x, v)            \
130                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ADDR(x),v)
131 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_OUTM(x,m,v) \
132                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_IN(x))
133 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_VALUE_BMSK                                                 0xffffffff
134 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_LSB_BASE1_VALUE_SHFT                                                          0
135 
136 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ADDR(x)                                                    ((x) + 0x14)
137 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_PHYS(x)                                                    ((x) + 0x14)
138 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_OFFS                                                       (0x14)
139 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_RMSK                                                             0xff
140 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_POR                                                        0x00000000
141 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_POR_RMSK                                                   0xffffffff
142 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ATTR                                                                    0x3
143 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_IN(x)            \
144                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ADDR(x))
145 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_INM(x, m)            \
146                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ADDR(x), m)
147 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_OUT(x, v)            \
148                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ADDR(x),v)
149 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_OUTM(x,m,v) \
150                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_IN(x))
151 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_VALUE_BMSK                                                       0xff
152 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_MSB_BASE1_VALUE_SHFT                                                          0
153 
154 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ADDR(x)                                                       ((x) + 0x18)
155 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_PHYS(x)                                                       ((x) + 0x18)
156 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_OFFS                                                          (0x18)
157 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_RMSK                                                          0x3fffffff
158 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_POR                                                           0x00000000
159 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_POR_RMSK                                                      0xffffffff
160 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ATTR                                                                       0x3
161 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_IN(x)            \
162                 in_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ADDR(x))
163 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_INM(x, m)            \
164                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ADDR(x), m)
165 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_OUT(x, v)            \
166                 out_dword(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ADDR(x),v)
167 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_OUTM(x,m,v) \
168                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_IN(x))
169 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_VALUE_BMSK                                                    0x3fffffff
170 #define HWIO_UMAC_MXI_R0_MXI_PERF_ADDR_RANGE1_VALUE_SHFT                                                             0
171 
172 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDR(x)                                                ((x) + 0x1c)
173 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_PHYS(x)                                                ((x) + 0x1c)
174 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_OFFS                                                   (0x1c)
175 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_RMSK                                                   0xffffffff
176 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_POR                                                    0x00000000
177 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_POR_RMSK                                               0xffffffff
178 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ATTR                                                                0x0
179 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_IN(x)            \
180                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDR(x))
181 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_INM(x, m)            \
182                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDR(x), m)
183 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_OUT(x, v)            \
184                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDR(x),v)
185 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_OUTM(x,m,v) \
186                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_IN(x))
187 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDRESS_RANGE_LIMIT_BMSK                               0xc0000000
188 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ADDRESS_RANGE_LIMIT_SHFT                                       30
189 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_WINDOW_SIZE_BMSK                                       0x38000000
190 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_WINDOW_SIZE_SHFT                                               27
191 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_RESET_CNT_BMSK                                          0x4000000
192 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_RESET_CNT_SHFT                                                 26
193 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_CNTR_EN_BMSK                                            0x2000000
194 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_CNTR_EN_SHFT                                                   25
195 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ID_BITMAP_BMSK                                          0x1ffffff
196 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_0_ID_BITMAP_SHFT                                                  0
197 
198 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x)                                        ((x) + 0x20)
199 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_PHYS(x)                                        ((x) + 0x20)
200 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_OFFS                                           (0x20)
201 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_RMSK                                           0xffffffff
202 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_POR                                            0x00000000
203 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_POR_RMSK                                       0xffffffff
204 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ATTR                                                        0x3
205 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_IN(x)            \
206                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x))
207 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_INM(x, m)            \
208                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x), m)
209 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_OUT(x, v)            \
210                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x),v)
211 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_OUTM(x,m,v) \
212                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_IN(x))
213 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ID_BITMAP_BMSK                                 0xffffffff
214 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_0_ID_BITMAP_SHFT                                          0
215 
216 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x)                                        ((x) + 0x24)
217 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_PHYS(x)                                        ((x) + 0x24)
218 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_OFFS                                           (0x24)
219 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_RMSK                                           0xffffffff
220 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_POR                                            0x00000000
221 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_POR_RMSK                                       0xffffffff
222 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ATTR                                                        0x3
223 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_IN(x)            \
224                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x))
225 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_INM(x, m)            \
226                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x), m)
227 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_OUT(x, v)            \
228                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x),v)
229 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_OUTM(x,m,v) \
230                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_IN(x))
231 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ID_BITMAP_BMSK                                 0xffffffff
232 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_0_IX_1_ID_BITMAP_SHFT                                          0
233 
234 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_ADDR(x)                                                ((x) + 0x28)
235 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_PHYS(x)                                                ((x) + 0x28)
236 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_OFFS                                                   (0x28)
237 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_RMSK                                                   0xffffffff
238 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_POR                                                    0x00000000
239 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_POR_RMSK                                               0xffffffff
240 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_ATTR                                                                0x1
241 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_IN(x)            \
242                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_ADDR(x))
243 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_INM(x, m)            \
244                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_ADDR(x), m)
245 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_VALUE_BMSK                                             0xffffffff
246 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_0_VALUE_SHFT                                                      0
247 
248 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_ADDR(x)                                                 ((x) + 0x2c)
249 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_PHYS(x)                                                 ((x) + 0x2c)
250 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_OFFS                                                    (0x2c)
251 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_RMSK                                                    0xffffffff
252 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_POR                                                     0x00000000
253 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_POR_RMSK                                                0xffffffff
254 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_ATTR                                                                 0x1
255 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_IN(x)            \
256                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_ADDR(x))
257 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_INM(x, m)            \
258                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_ADDR(x), m)
259 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_VALUE_BMSK                                              0xffffffff
260 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_0_VALUE_SHFT                                                       0
261 
262 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDR(x)                                                ((x) + 0x30)
263 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_PHYS(x)                                                ((x) + 0x30)
264 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_OFFS                                                   (0x30)
265 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_RMSK                                                   0xffffffff
266 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_POR                                                    0x00000000
267 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_POR_RMSK                                               0xffffffff
268 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ATTR                                                                0x0
269 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_IN(x)            \
270                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDR(x))
271 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_INM(x, m)            \
272                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDR(x), m)
273 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_OUT(x, v)            \
274                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDR(x),v)
275 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_OUTM(x,m,v) \
276                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_IN(x))
277 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDRESS_RANGE_LIMIT_BMSK                               0xc0000000
278 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ADDRESS_RANGE_LIMIT_SHFT                                       30
279 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_WINDOW_SIZE_BMSK                                       0x38000000
280 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_WINDOW_SIZE_SHFT                                               27
281 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_RESET_CNT_BMSK                                          0x4000000
282 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_RESET_CNT_SHFT                                                 26
283 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_CNTR_EN_BMSK                                            0x2000000
284 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_CNTR_EN_SHFT                                                   25
285 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ID_BITMAP_BMSK                                          0x1ffffff
286 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_1_ID_BITMAP_SHFT                                                  0
287 
288 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x)                                        ((x) + 0x34)
289 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_PHYS(x)                                        ((x) + 0x34)
290 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_OFFS                                           (0x34)
291 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_RMSK                                           0xffffffff
292 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_POR                                            0x00000000
293 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_POR_RMSK                                       0xffffffff
294 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ATTR                                                        0x3
295 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_IN(x)            \
296                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x))
297 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_INM(x, m)            \
298                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x), m)
299 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_OUT(x, v)            \
300                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x),v)
301 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_OUTM(x,m,v) \
302                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_IN(x))
303 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ID_BITMAP_BMSK                                 0xffffffff
304 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_0_ID_BITMAP_SHFT                                          0
305 
306 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x)                                        ((x) + 0x38)
307 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_PHYS(x)                                        ((x) + 0x38)
308 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_OFFS                                           (0x38)
309 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_RMSK                                           0xffffffff
310 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_POR                                            0x00000000
311 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_POR_RMSK                                       0xffffffff
312 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ATTR                                                        0x3
313 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_IN(x)            \
314                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x))
315 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_INM(x, m)            \
316                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x), m)
317 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_OUT(x, v)            \
318                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x),v)
319 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_OUTM(x,m,v) \
320                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_IN(x))
321 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ID_BITMAP_BMSK                                 0xffffffff
322 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_1_IX_1_ID_BITMAP_SHFT                                          0
323 
324 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_ADDR(x)                                                ((x) + 0x3c)
325 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_PHYS(x)                                                ((x) + 0x3c)
326 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_OFFS                                                   (0x3c)
327 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_RMSK                                                   0xffffffff
328 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_POR                                                    0x00000000
329 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_POR_RMSK                                               0xffffffff
330 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_ATTR                                                                0x1
331 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_IN(x)            \
332                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_ADDR(x))
333 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_INM(x, m)            \
334                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_ADDR(x), m)
335 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_VALUE_BMSK                                             0xffffffff
336 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_1_VALUE_SHFT                                                      0
337 
338 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_ADDR(x)                                                 ((x) + 0x40)
339 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_PHYS(x)                                                 ((x) + 0x40)
340 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_OFFS                                                    (0x40)
341 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_RMSK                                                    0xffffffff
342 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_POR                                                     0x00000000
343 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_POR_RMSK                                                0xffffffff
344 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_ATTR                                                                 0x1
345 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_IN(x)            \
346                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_ADDR(x))
347 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_INM(x, m)            \
348                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_ADDR(x), m)
349 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_VALUE_BMSK                                              0xffffffff
350 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_1_VALUE_SHFT                                                       0
351 
352 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDR(x)                                                ((x) + 0x44)
353 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_PHYS(x)                                                ((x) + 0x44)
354 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_OFFS                                                   (0x44)
355 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_RMSK                                                   0xffffffff
356 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_POR                                                    0x00000000
357 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_POR_RMSK                                               0xffffffff
358 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ATTR                                                                0x0
359 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_IN(x)            \
360                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDR(x))
361 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_INM(x, m)            \
362                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDR(x), m)
363 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_OUT(x, v)            \
364                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDR(x),v)
365 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_OUTM(x,m,v) \
366                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_IN(x))
367 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDRESS_RANGE_LIMIT_BMSK                               0xc0000000
368 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ADDRESS_RANGE_LIMIT_SHFT                                       30
369 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_WINDOW_SIZE_BMSK                                       0x38000000
370 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_WINDOW_SIZE_SHFT                                               27
371 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_RESET_CNT_BMSK                                          0x4000000
372 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_RESET_CNT_SHFT                                                 26
373 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_CNTR_EN_BMSK                                            0x2000000
374 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_CNTR_EN_SHFT                                                   25
375 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ID_BITMAP_BMSK                                          0x1ffffff
376 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_2_ID_BITMAP_SHFT                                                  0
377 
378 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ADDR(x)                                        ((x) + 0x48)
379 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_PHYS(x)                                        ((x) + 0x48)
380 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_OFFS                                           (0x48)
381 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_RMSK                                           0xffffffff
382 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_POR                                            0x00000000
383 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_POR_RMSK                                       0xffffffff
384 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ATTR                                                        0x3
385 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_IN(x)            \
386                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ADDR(x))
387 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_INM(x, m)            \
388                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ADDR(x), m)
389 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_OUT(x, v)            \
390                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ADDR(x),v)
391 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_OUTM(x,m,v) \
392                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_IN(x))
393 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ID_BITMAP_BMSK                                 0xffffffff
394 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_0_ID_BITMAP_SHFT                                          0
395 
396 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ADDR(x)                                        ((x) + 0x4c)
397 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_PHYS(x)                                        ((x) + 0x4c)
398 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_OFFS                                           (0x4c)
399 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_RMSK                                           0xffffffff
400 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_POR                                            0x00000000
401 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_POR_RMSK                                       0xffffffff
402 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ATTR                                                        0x3
403 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_IN(x)            \
404                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ADDR(x))
405 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_INM(x, m)            \
406                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ADDR(x), m)
407 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_OUT(x, v)            \
408                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ADDR(x),v)
409 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_OUTM(x,m,v) \
410                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_IN(x))
411 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ID_BITMAP_BMSK                                 0xffffffff
412 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_2_IX_1_ID_BITMAP_SHFT                                          0
413 
414 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_ADDR(x)                                                ((x) + 0x50)
415 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_PHYS(x)                                                ((x) + 0x50)
416 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_OFFS                                                   (0x50)
417 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_RMSK                                                   0xffffffff
418 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_POR                                                    0x00000000
419 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_POR_RMSK                                               0xffffffff
420 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_ATTR                                                                0x1
421 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_IN(x)            \
422                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_ADDR(x))
423 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_INM(x, m)            \
424                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_ADDR(x), m)
425 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_VALUE_BMSK                                             0xffffffff
426 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_2_VALUE_SHFT                                                      0
427 
428 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_ADDR(x)                                                 ((x) + 0x54)
429 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_PHYS(x)                                                 ((x) + 0x54)
430 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_OFFS                                                    (0x54)
431 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_RMSK                                                    0xffffffff
432 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_POR                                                     0x00000000
433 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_POR_RMSK                                                0xffffffff
434 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_ATTR                                                                 0x1
435 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_IN(x)            \
436                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_ADDR(x))
437 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_INM(x, m)            \
438                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_ADDR(x), m)
439 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_VALUE_BMSK                                              0xffffffff
440 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_2_VALUE_SHFT                                                       0
441 
442 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDR(x)                                                ((x) + 0x58)
443 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_PHYS(x)                                                ((x) + 0x58)
444 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_OFFS                                                   (0x58)
445 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_RMSK                                                   0xffffffff
446 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_POR                                                    0x00000000
447 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_POR_RMSK                                               0xffffffff
448 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ATTR                                                                0x0
449 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_IN(x)            \
450                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDR(x))
451 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_INM(x, m)            \
452                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDR(x), m)
453 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_OUT(x, v)            \
454                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDR(x),v)
455 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_OUTM(x,m,v) \
456                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_IN(x))
457 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDRESS_RANGE_LIMIT_BMSK                               0xc0000000
458 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ADDRESS_RANGE_LIMIT_SHFT                                       30
459 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_WINDOW_SIZE_BMSK                                       0x38000000
460 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_WINDOW_SIZE_SHFT                                               27
461 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_RESET_CNT_BMSK                                          0x4000000
462 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_RESET_CNT_SHFT                                                 26
463 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_CNTR_EN_BMSK                                            0x2000000
464 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_CNTR_EN_SHFT                                                   25
465 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ID_BITMAP_BMSK                                          0x1ffffff
466 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_CFG_3_ID_BITMAP_SHFT                                                  0
467 
468 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ADDR(x)                                        ((x) + 0x5c)
469 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_PHYS(x)                                        ((x) + 0x5c)
470 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_OFFS                                           (0x5c)
471 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_RMSK                                           0xffffffff
472 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_POR                                            0x00000000
473 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_POR_RMSK                                       0xffffffff
474 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ATTR                                                        0x3
475 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_IN(x)            \
476                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ADDR(x))
477 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_INM(x, m)            \
478                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ADDR(x), m)
479 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_OUT(x, v)            \
480                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ADDR(x),v)
481 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_OUTM(x,m,v) \
482                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_IN(x))
483 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ID_BITMAP_BMSK                                 0xffffffff
484 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_0_ID_BITMAP_SHFT                                          0
485 
486 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ADDR(x)                                        ((x) + 0x60)
487 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_PHYS(x)                                        ((x) + 0x60)
488 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_OFFS                                           (0x60)
489 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_RMSK                                           0xffffffff
490 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_POR                                            0x00000000
491 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_POR_RMSK                                       0xffffffff
492 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ATTR                                                        0x3
493 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_IN(x)            \
494                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ADDR(x))
495 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_INM(x, m)            \
496                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ADDR(x), m)
497 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_OUT(x, v)            \
498                 out_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ADDR(x),v)
499 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_OUTM(x,m,v) \
500                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_IN(x))
501 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ID_BITMAP_BMSK                                 0xffffffff
502 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_ID_CFG_3_IX_1_ID_BITMAP_SHFT                                          0
503 
504 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_ADDR(x)                                                ((x) + 0x64)
505 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_PHYS(x)                                                ((x) + 0x64)
506 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_OFFS                                                   (0x64)
507 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_RMSK                                                   0xffffffff
508 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_POR                                                    0x00000000
509 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_POR_RMSK                                               0xffffffff
510 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_ATTR                                                                0x1
511 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_IN(x)            \
512                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_ADDR(x))
513 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_INM(x, m)            \
514                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_ADDR(x), m)
515 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_VALUE_BMSK                                             0xffffffff
516 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_CNTR_VAL_3_VALUE_SHFT                                                      0
517 
518 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_ADDR(x)                                                 ((x) + 0x68)
519 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_PHYS(x)                                                 ((x) + 0x68)
520 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_OFFS                                                    (0x68)
521 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_RMSK                                                    0xffffffff
522 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_POR                                                     0x00000000
523 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_POR_RMSK                                                0xffffffff
524 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_ATTR                                                                 0x1
525 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_IN(x)            \
526                 in_dword(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_ADDR(x))
527 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_INM(x, m)            \
528                 in_dword_masked(HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_ADDR(x), m)
529 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_VALUE_BMSK                                              0xffffffff
530 #define HWIO_UMAC_MXI_R0_UMAC_MXI_RD_PERF_TXN_CTR_3_VALUE_SHFT                                                       0
531 
532 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ADDR(x)                                                     ((x) + 0x6c)
533 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_PHYS(x)                                                     ((x) + 0x6c)
534 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_OFFS                                                        (0x6c)
535 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_RMSK                                                           0x70101
536 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_POR                                                         0x00000000
537 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_POR_RMSK                                                    0xffffffff
538 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ATTR                                                                     0x0
539 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_IN(x)            \
540                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ADDR(x))
541 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_INM(x, m)            \
542                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ADDR(x), m)
543 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_OUT(x, v)            \
544                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ADDR(x),v)
545 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_OUTM(x,m,v) \
546                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_IN(x))
547 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_WINDOW_SIZE_BMSK                                               0x70000
548 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_WINDOW_SIZE_SHFT                                                    16
549 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_RESET_CNT_BMSK                                                   0x100
550 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_RESET_CNT_SHFT                                                       8
551 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_CNTR_EN_BMSK                                                       0x1
552 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_0_CNTR_EN_SHFT                                                         0
553 
554 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ADDR(x)                                                  ((x) + 0x70)
555 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_PHYS(x)                                                  ((x) + 0x70)
556 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_OFFS                                                     (0x70)
557 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_RMSK                                                     0x3fffffff
558 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_POR                                                      0x00000000
559 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_POR_RMSK                                                 0xffffffff
560 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ATTR                                                                  0x3
561 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IN(x)            \
562                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ADDR(x))
563 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_INM(x, m)            \
564                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ADDR(x), m)
565 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_OUT(x, v)            \
566                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ADDR(x),v)
567 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_OUTM(x,m,v) \
568                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IN(x))
569 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ID_BITMAP_BMSK                                           0x3fffffff
570 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_ID_BITMAP_SHFT                                                    0
571 
572 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x)                                             ((x) + 0x74)
573 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_PHYS(x)                                             ((x) + 0x74)
574 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_OFFS                                                (0x74)
575 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_RMSK                                                0xffffffff
576 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_POR                                                 0x00000000
577 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_POR_RMSK                                            0xffffffff
578 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ATTR                                                             0x3
579 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_IN(x)            \
580                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x))
581 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_INM(x, m)            \
582                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x), m)
583 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_OUT(x, v)            \
584                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x),v)
585 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_OUTM(x,m,v) \
586                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_IN(x))
587 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ID_BITMAP_BMSK                                      0xffffffff
588 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_0_ID_BITMAP_SHFT                                               0
589 
590 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x)                                             ((x) + 0x78)
591 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_PHYS(x)                                             ((x) + 0x78)
592 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_OFFS                                                (0x78)
593 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_RMSK                                                0xffffffff
594 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_POR                                                 0x00000000
595 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_POR_RMSK                                            0xffffffff
596 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ATTR                                                             0x3
597 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_IN(x)            \
598                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x))
599 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_INM(x, m)            \
600                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x), m)
601 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_OUT(x, v)            \
602                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x),v)
603 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_OUTM(x,m,v) \
604                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_IN(x))
605 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ID_BITMAP_BMSK                                      0xffffffff
606 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_0_IX_1_ID_BITMAP_SHFT                                               0
607 
608 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_ADDR(x)                                                     ((x) + 0x7c)
609 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_PHYS(x)                                                     ((x) + 0x7c)
610 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_OFFS                                                        (0x7c)
611 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_RMSK                                                        0xffffffff
612 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_POR                                                         0x00000000
613 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_POR_RMSK                                                    0xffffffff
614 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_ATTR                                                                     0x1
615 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_IN(x)            \
616                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_ADDR(x))
617 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_INM(x, m)            \
618                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_ADDR(x), m)
619 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_VALUE_BMSK                                                  0xffffffff
620 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_0_VALUE_SHFT                                                           0
621 
622 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_ADDR(x)                                                      ((x) + 0x80)
623 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_PHYS(x)                                                      ((x) + 0x80)
624 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_OFFS                                                         (0x80)
625 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_RMSK                                                         0xffffffff
626 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_POR                                                          0x00000000
627 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_POR_RMSK                                                     0xffffffff
628 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_ATTR                                                                      0x1
629 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_IN(x)            \
630                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_ADDR(x))
631 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_INM(x, m)            \
632                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_ADDR(x), m)
633 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_VALUE_BMSK                                                   0xffffffff
634 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_0_VALUE_SHFT                                                            0
635 
636 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ADDR(x)                                                     ((x) + 0x84)
637 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_PHYS(x)                                                     ((x) + 0x84)
638 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_OFFS                                                        (0x84)
639 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_RMSK                                                           0x70101
640 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_POR                                                         0x00000000
641 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_POR_RMSK                                                    0xffffffff
642 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ATTR                                                                     0x0
643 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_IN(x)            \
644                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ADDR(x))
645 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_INM(x, m)            \
646                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ADDR(x), m)
647 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_OUT(x, v)            \
648                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ADDR(x),v)
649 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_OUTM(x,m,v) \
650                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_IN(x))
651 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_WINDOW_SIZE_BMSK                                               0x70000
652 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_WINDOW_SIZE_SHFT                                                    16
653 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_RESET_CNT_BMSK                                                   0x100
654 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_RESET_CNT_SHFT                                                       8
655 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_CNTR_EN_BMSK                                                       0x1
656 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_CFG_1_CNTR_EN_SHFT                                                         0
657 
658 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x)                                             ((x) + 0x88)
659 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_PHYS(x)                                             ((x) + 0x88)
660 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_OFFS                                                (0x88)
661 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_RMSK                                                0xffffffff
662 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_POR                                                 0x00000000
663 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_POR_RMSK                                            0xffffffff
664 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ATTR                                                             0x3
665 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_IN(x)            \
666                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x))
667 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_INM(x, m)            \
668                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x), m)
669 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_OUT(x, v)            \
670                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x),v)
671 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_OUTM(x,m,v) \
672                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_IN(x))
673 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ID_BITMAP_BMSK                                      0xffffffff
674 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_0_ID_BITMAP_SHFT                                               0
675 
676 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x)                                             ((x) + 0x8c)
677 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_PHYS(x)                                             ((x) + 0x8c)
678 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_OFFS                                                (0x8c)
679 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_RMSK                                                0xffffffff
680 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_POR                                                 0x00000000
681 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_POR_RMSK                                            0xffffffff
682 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ATTR                                                             0x3
683 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_IN(x)            \
684                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x))
685 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_INM(x, m)            \
686                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x), m)
687 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_OUT(x, v)            \
688                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x),v)
689 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_OUTM(x,m,v) \
690                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_IN(x))
691 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ID_BITMAP_BMSK                                      0xffffffff
692 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IX_1_ID_BITMAP_SHFT                                               0
693 
694 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ADDR(x)                                                  ((x) + 0x90)
695 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_PHYS(x)                                                  ((x) + 0x90)
696 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_OFFS                                                     (0x90)
697 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_RMSK                                                     0x3fffffff
698 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_POR                                                      0x00000000
699 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_POR_RMSK                                                 0xffffffff
700 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ATTR                                                                  0x3
701 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IN(x)            \
702                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ADDR(x))
703 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_INM(x, m)            \
704                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ADDR(x), m)
705 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_OUT(x, v)            \
706                 out_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ADDR(x),v)
707 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_OUTM(x,m,v) \
708                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_IN(x))
709 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ID_BITMAP_BMSK                                           0x3fffffff
710 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_ID_CFG_1_ID_BITMAP_SHFT                                                    0
711 
712 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_ADDR(x)                                                     ((x) + 0x94)
713 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_PHYS(x)                                                     ((x) + 0x94)
714 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_OFFS                                                        (0x94)
715 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_RMSK                                                        0xffffffff
716 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_POR                                                         0x00000000
717 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_POR_RMSK                                                    0xffffffff
718 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_ATTR                                                                     0x1
719 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_IN(x)            \
720                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_ADDR(x))
721 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_INM(x, m)            \
722                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_ADDR(x), m)
723 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_VALUE_BMSK                                                  0xffffffff
724 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_CNTR_VAL_1_VALUE_SHFT                                                           0
725 
726 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_ADDR(x)                                                      ((x) + 0x98)
727 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_PHYS(x)                                                      ((x) + 0x98)
728 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_OFFS                                                         (0x98)
729 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_RMSK                                                         0xffffffff
730 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_POR                                                          0x00000000
731 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_POR_RMSK                                                     0xffffffff
732 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_ATTR                                                                      0x1
733 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_IN(x)            \
734                 in_dword(HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_ADDR(x))
735 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_INM(x, m)            \
736                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_ADDR(x), m)
737 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_VALUE_BMSK                                                   0xffffffff
738 #define HWIO_UMAC_MXI_R0_MXI_WR_PERF_TXN_CTR_1_VALUE_SHFT                                                            0
739 
740 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ADDR(x)                                                         ((x) + 0x9c)
741 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_PHYS(x)                                                         ((x) + 0x9c)
742 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_OFFS                                                            (0x9c)
743 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_RMSK                                                            0xffffffff
744 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_POR                                                             0x00000000
745 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_POR_RMSK                                                        0xffffffff
746 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ATTR                                                                         0x3
747 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_IN(x)            \
748                 in_dword(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ADDR(x))
749 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_INM(x, m)            \
750                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ADDR(x), m)
751 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_OUT(x, v)            \
752                 out_dword(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ADDR(x),v)
753 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_OUTM(x,m,v) \
754                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_IN(x))
755 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_WR_REMAP_EN_BMSK                                                0x80000000
756 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_WR_REMAP_EN_SHFT                                                        31
757 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_RD_REMAP_EN_BMSK                                                0x40000000
758 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_RD_REMAP_EN_SHFT                                                        30
759 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_REMAP_SEC_BMSK                                                  0x20000000
760 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_REMAP_SEC_SHFT                                                          29
761 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_REMAP_ADDR_BMSK                                                 0x1fffffff
762 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_REG_REMAP_ADDR_SHFT                                                          0
763 
764 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ADDR(x)                                                     ((x) + 0xa0)
765 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_PHYS(x)                                                     ((x) + 0xa0)
766 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_OFFS                                                        (0xa0)
767 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_RMSK                                                               0x7
768 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_POR                                                         0x00000000
769 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_POR_RMSK                                                    0xffffffff
770 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ATTR                                                                     0x3
771 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_IN(x)            \
772                 in_dword(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ADDR(x))
773 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_INM(x, m)            \
774                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ADDR(x), m)
775 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_OUT(x, v)            \
776                 out_dword(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ADDR(x),v)
777 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_OUTM(x,m,v) \
778                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_IN(x))
779 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_SIZE_OF_NULL_REMAP_BMSK                                            0x7
780 #define HWIO_UMAC_MXI_R0_MXI_NULL_REMAP_CFG_REG_SIZE_OF_NULL_REMAP_SHFT                                              0
781 
782 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ADDR(x)                                        ((x) + 0xa4)
783 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_PHYS(x)                                        ((x) + 0xa4)
784 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_OFFS                                           (0xa4)
785 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_RMSK                                            0x1ffffff
786 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_POR                                            0x00001ffe
787 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_POR_RMSK                                       0xffffffff
788 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ATTR                                                        0x3
789 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_IN(x)            \
790                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ADDR(x))
791 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_INM(x, m)            \
792                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ADDR(x), m)
793 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_OUT(x, v)            \
794                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ADDR(x),v)
795 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_OUTM(x,m,v) \
796                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_IN(x))
797 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_STATS_BMSK                    0x1ffe000
798 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_STATS_SHFT                           13
799 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_LIMIT_BMSK                       0x1ffe
800 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_LIMIT_SHFT                            1
801 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_INT_BMSK                            0x1
802 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_SS_UP_TIMEOUT_INT_CTRL_GXI_SS_UP_TIMEOUT_INT_SHFT                              0
803 
804 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ADDR(x)                                                        ((x) + 0xa8)
805 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_PHYS(x)                                                        ((x) + 0xa8)
806 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_OFFS                                                           (0xa8)
807 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_RMSK                                                           0xffffffff
808 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_POR                                                            0x00000000
809 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_POR_RMSK                                                       0xffffffff
810 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ATTR                                                                        0x3
811 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_IN(x)            \
812                 in_dword(HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ADDR(x))
813 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_INM(x, m)            \
814                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ADDR(x), m)
815 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_OUT(x, v)            \
816                 out_dword(HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ADDR(x),v)
817 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_OUTM(x,m,v) \
818                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_IN(x))
819 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_VAL_BMSK                                                       0xffffffff
820 #define HWIO_UMAC_MXI_R0_MXI_S_PARE_REGISTER_VAL_SHFT                                                                0
821 
822 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ADDR(x)                                                 ((x) + 0xac)
823 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_PHYS(x)                                                 ((x) + 0xac)
824 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_OFFS                                                    (0xac)
825 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_RMSK                                                    0xffffffff
826 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_POR                                                     0x00000000
827 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_POR_RMSK                                                0xffffffff
828 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ATTR                                                                 0x3
829 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_IN(x)            \
830                 in_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ADDR(x))
831 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_INM(x, m)            \
832                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ADDR(x), m)
833 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_OUT(x, v)            \
834                 out_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ADDR(x),v)
835 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_OUTM(x,m,v) \
836                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_IN(x))
837 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_BASE_ADDR_LSB_BMSK                                      0xffffffff
838 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_LSB_BASE_ADDR_LSB_SHFT                                               0
839 
840 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ADDR(x)                                                 ((x) + 0xb0)
841 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_PHYS(x)                                                 ((x) + 0xb0)
842 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_OFFS                                                    (0xb0)
843 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_RMSK                                                          0xff
844 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_POR                                                     0x00000000
845 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_POR_RMSK                                                0xffffffff
846 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ATTR                                                                 0x3
847 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_IN(x)            \
848                 in_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ADDR(x))
849 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_INM(x, m)            \
850                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ADDR(x), m)
851 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_OUT(x, v)            \
852                 out_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ADDR(x),v)
853 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_OUTM(x,m,v) \
854                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_IN(x))
855 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_BASE_ADDR_MSB_BMSK                                            0xff
856 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_BASE_MSB_BASE_ADDR_MSB_SHFT                                               0
857 
858 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ADDR(x)                                                 ((x) + 0xb4)
859 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_PHYS(x)                                                 ((x) + 0xb4)
860 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_OFFS                                                    (0xb4)
861 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_RMSK                                                    0xffffffff
862 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_POR                                                     0x00000000
863 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_POR_RMSK                                                0xffffffff
864 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ATTR                                                                 0x3
865 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_IN(x)            \
866                 in_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ADDR(x))
867 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_INM(x, m)            \
868                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ADDR(x), m)
869 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_OUT(x, v)            \
870                 out_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ADDR(x),v)
871 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_OUTM(x,m,v) \
872                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_IN(x))
873 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_BASE_ADDR_MASK_LSB_BMSK                                 0xffffffff
874 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_LSB_BASE_ADDR_MASK_LSB_SHFT                                          0
875 
876 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ADDR(x)                                                 ((x) + 0xb8)
877 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_PHYS(x)                                                 ((x) + 0xb8)
878 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_OFFS                                                    (0xb8)
879 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_RMSK                                                    0xc00000ff
880 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_POR                                                     0x00000010
881 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_POR_RMSK                                                0xffffffff
882 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ATTR                                                                 0x3
883 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_IN(x)            \
884                 in_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ADDR(x))
885 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_INM(x, m)            \
886                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ADDR(x), m)
887 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_OUT(x, v)            \
888                 out_dword(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ADDR(x),v)
889 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_OUTM(x,m,v) \
890                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_IN(x))
891 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_SS_UP_CHK_ENABLE_BMSK                                   0x80000000
892 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_SS_UP_CHK_ENABLE_SHFT                                           31
893 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_PCIE_STATE_CHK_ENABLE_BMSK                              0x40000000
894 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_PCIE_STATE_CHK_ENABLE_SHFT                                      30
895 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_BASE_ADDR_MASK_MSB_BMSK                                       0xff
896 #define HWIO_UMAC_MXI_R0_MXI_INTERNAL_ADDR_MASK_MSB_BASE_ADDR_MASK_MSB_SHFT                                          0
897 
898 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_ADDR(x)                                                     ((x) + 0xbc)
899 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_PHYS(x)                                                     ((x) + 0xbc)
900 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_OFFS                                                        (0xbc)
901 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_RMSK                                                        0xffffffff
902 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_POR                                                         0x00000000
903 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_POR_RMSK                                                    0xffffffff
904 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_ATTR                                                                     0x1
905 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_IN(x)            \
906                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_ADDR(x))
907 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_INM(x, m)            \
908                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_ADDR(x), m)
909 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_VALUE_BMSK                                                  0xffffffff
910 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_LOWER_VALUE_SHFT                                                           0
911 
912 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_ADDR(x)                                                     ((x) + 0xc0)
913 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_PHYS(x)                                                     ((x) + 0xc0)
914 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_OFFS                                                        (0xc0)
915 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_RMSK                                                              0xff
916 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_POR                                                         0x00000000
917 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_POR_RMSK                                                    0xffffffff
918 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_ATTR                                                                     0x1
919 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_IN(x)            \
920                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_ADDR(x))
921 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_INM(x, m)            \
922                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_ADDR(x), m)
923 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_VALUE_BMSK                                                        0xff
924 #define HWIO_UMAC_MXI_R0_WMAC_GXI_TESTBUS_UPPER_VALUE_SHFT                                                           0
925 
926 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_ADDR(x)                                                    ((x) + 0xc4)
927 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_PHYS(x)                                                    ((x) + 0xc4)
928 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_OFFS                                                       (0xc4)
929 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_RMSK                                                            0xfff
930 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_POR                                                        0x00000211
931 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_POR_RMSK                                                   0xffffffff
932 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_ATTR                                                                    0x1
933 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_IN(x)            \
934                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_ADDR(x))
935 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_INM(x, m)            \
936                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_ADDR(x), m)
937 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_RD_ADDR_BMSK                                           0xe00
938 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_RD_ADDR_SHFT                                               9
939 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_WR_ADDR_BMSK                                           0x1f0
940 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_WR_ADDR_SHFT                                               4
941 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_WR_DATA_BMSK                                             0xf
942 #define HWIO_UMAC_MXI_R0_WMAC_GXI_SM_STATES_IX_0_SM_STATE_WR_DATA_SHFT                                               0
943 
944 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ADDR(x)                                                 ((x) + 0xc8)
945 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_PHYS(x)                                                 ((x) + 0xc8)
946 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_OFFS                                                    (0xc8)
947 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_RMSK                                                           0x1
948 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_POR                                                     0x00000000
949 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_POR_RMSK                                                0xffffffff
950 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ATTR                                                                 0x3
951 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_IN(x)            \
952                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ADDR(x))
953 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_INM(x, m)            \
954                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ADDR(x), m)
955 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_OUT(x, v)            \
956                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ADDR(x),v)
957 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_OUTM(x,m,v) \
958                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_IN(x))
959 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                    0x1
960 #define HWIO_UMAC_MXI_R0_WMAC_GXI_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                      0
961 
962 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ADDR(x)                                                ((x) + 0xcc)
963 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_PHYS(x)                                                ((x) + 0xcc)
964 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_OFFS                                                   (0xcc)
965 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RMSK                                                   0x80003fff
966 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_POR                                                    0x00000000
967 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_POR_RMSK                                               0xffffffff
968 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ATTR                                                                0x3
969 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_IN(x)            \
970                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ADDR(x))
971 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_INM(x, m)            \
972                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ADDR(x), m)
973 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_OUT(x, v)            \
974                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ADDR(x),v)
975 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_OUTM(x,m,v) \
976                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_IN(x))
977 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_CLOCK_GATE_EXTEND_BMSK                                 0x80000000
978 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_CLOCK_GATE_EXTEND_SHFT                                         31
979 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_SPARE_BMSK                                                 0x2000
980 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_SPARE_SHFT                                                     13
981 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_BST_FIFO_AXI_MAS_BMSK                                   0x1000
982 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_BST_FIFO_AXI_MAS_SHFT                                       12
983 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_BST_FIFO_AXI_MAS_BMSK                                    0x800
984 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_BST_FIFO_AXI_MAS_SHFT                                       11
985 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WDOG_CTR_BMSK                                               0x400
986 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WDOG_CTR_SHFT                                                  10
987 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_FIFO_BMSK                                                0x200
988 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_FIFO_SHFT                                                    9
989 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_FIFO_BMSK                                           0x100
990 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_FIFO_SHFT                                               8
991 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_FIFO_BMSK                                            0x80
992 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_FIFO_SHFT                                               7
993 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_AXI_MAS_BMSK                                              0x40
994 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_AXI_MAS_SHFT                                                 6
995 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_AXI_MAS_BMSK                                         0x20
996 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_AXI_MAS_SHFT                                            5
997 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_AXI_MAS_BMSK                                         0x10
998 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_AXI_MAS_SHFT                                            4
999 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_CMD_BMSK                                              0x8
1000 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_DATA_CMD_SHFT                                                3
1001 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_CMD_BMSK                                              0x4
1002 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_WR_ADDR_CMD_SHFT                                                2
1003 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_CMD_BMSK                                                   0x2
1004 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_RD_CMD_SHFT                                                     1
1005 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_CORE_BMSK                                                     0x1
1006 #define HWIO_UMAC_MXI_R0_WMAC_GXI_CLOCK_GATE_DISABLE_CORE_SHFT                                                       0
1007 
1008 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_ADDR(x)                                                      ((x) + 0xd0)
1009 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_PHYS(x)                                                      ((x) + 0xd0)
1010 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_OFFS                                                         (0xd0)
1011 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_RMSK                                                         0x81011f01
1012 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_POR                                                          0x00000000
1013 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_POR_RMSK                                                     0xffffffff
1014 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_ATTR                                                                      0x1
1015 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_IN(x)            \
1016                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_ADDR(x))
1017 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_INM(x, m)            \
1018                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_ADDR(x), m)
1019 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_LAST_ERR_INT_BMSK                                     0x80000000
1020 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_LAST_ERR_INT_SHFT                                             31
1021 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_AXI_WR_ERR_INT_BMSK                                       0x1000000
1022 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_AXI_WR_ERR_INT_SHFT                                              24
1023 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_AXI_RD_ERR_INT_BMSK                                         0x10000
1024 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_AXI_RD_ERR_INT_SHFT                                              16
1025 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_RD_ZERO_ADDR_ERR_INT_BMSK                                    0x1000
1026 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_RD_ZERO_ADDR_ERR_INT_SHFT                                        12
1027 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_RD_ZERO_SIZE_ERR_INT_BMSK                                     0x800
1028 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_RD_ZERO_SIZE_ERR_INT_SHFT                                        11
1029 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_ZERO_ADDR_ERR_INT_BMSK                                     0x400
1030 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_ZERO_ADDR_ERR_INT_SHFT                                        10
1031 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_ZERO_SIZE_ERR_INT_BMSK                                     0x200
1032 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WR_ZERO_SIZE_ERR_INT_SHFT                                         9
1033 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WDTIMEOUT_HW_ERR_INT_BMSK                                     0x100
1034 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WDTIMEOUT_HW_ERR_INT_SHFT                                         8
1035 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WDTIMEOUT_WARN_INT_BMSK                                         0x1
1036 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_INTS_GXI_WDTIMEOUT_WARN_INT_SHFT                                           0
1037 
1038 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_ADDR(x)                                                     ((x) + 0xd4)
1039 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_PHYS(x)                                                     ((x) + 0xd4)
1040 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_OFFS                                                        (0xd4)
1041 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_RMSK                                                          0xffffff
1042 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_POR                                                         0x00000000
1043 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_POR_RMSK                                                    0xffffffff
1044 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_ATTR                                                                     0x1
1045 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_IN(x)            \
1046                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_ADDR(x))
1047 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_INM(x, m)            \
1048                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_ADDR(x), m)
1049 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_WR_LAST_ERR_PORT_BMSK                                     0xff0000
1050 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_WR_LAST_ERR_PORT_SHFT                                           16
1051 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_WR_ERR_PORT_BMSK                                            0xff00
1052 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_WR_ERR_PORT_SHFT                                                 8
1053 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_RD_ERR_PORT_BMSK                                              0xff
1054 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ERR_STATS_AXI_RD_ERR_PORT_SHFT                                                 0
1055 
1056 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_ADDR(x)                                                ((x) + 0xd8)
1057 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_PHYS(x)                                                ((x) + 0xd8)
1058 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_OFFS                                                   (0xd8)
1059 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_RMSK                                                   0xffffffff
1060 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_POR                                                    0x00000000
1061 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_POR_RMSK                                               0xffffffff
1062 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_ATTR                                                                0x1
1063 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_IN(x)            \
1064                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_ADDR(x))
1065 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_INM(x, m)            \
1066                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_ADDR(x), m)
1067 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_RD_ZERO_ADDR_PORT_BMSK                                 0xff000000
1068 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_RD_ZERO_ADDR_PORT_SHFT                                         24
1069 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_RD_ZERO_SIZE_PORT_BMSK                                   0xff0000
1070 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_RD_ZERO_SIZE_PORT_SHFT                                         16
1071 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_WR_ZERO_ADDR_PORT_BMSK                                     0xff00
1072 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_WR_ZERO_ADDR_PORT_SHFT                                          8
1073 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_WR_ZERO_SIZE_PORT_BMSK                                       0xff
1074 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_ZERO_ERR_STATS_WR_ZERO_SIZE_PORT_SHFT                                          0
1075 
1076 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_ADDR(x)                                              ((x) + 0xdc)
1077 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_PHYS(x)                                              ((x) + 0xdc)
1078 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_OFFS                                                 (0xdc)
1079 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_RMSK                                                  0x1010101
1080 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_POR                                                  0x00000000
1081 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_POR_RMSK                                             0xffffffff
1082 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_ATTR                                                              0x1
1083 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_IN(x)            \
1084                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_ADDR(x))
1085 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_INM(x, m)            \
1086                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_ADDR(x), m)
1087 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_WR_ACC_ERR_BMSK                           0x1000000
1088 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_WR_ACC_ERR_SHFT                                  24
1089 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_RD_ACC_ERR_BMSK                             0x10000
1090 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_RD_ACC_ERR_SHFT                                  16
1091 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_WR_TIMEOUT_BMSK                               0x100
1092 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_WR_TIMEOUT_SHFT                                   8
1093 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_RD_TIMEOUT_BMSK                                 0x1
1094 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_INTS_GXI_PCIE_L0_RD_TIMEOUT_SHFT                                   0
1095 
1096 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_ADDR(x)                                             ((x) + 0xe0)
1097 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_PHYS(x)                                             ((x) + 0xe0)
1098 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_OFFS                                                (0xe0)
1099 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_RMSK                                                    0xffff
1100 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_POR                                                 0x00000000
1101 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_POR_RMSK                                            0xffffffff
1102 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_ATTR                                                             0x1
1103 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_IN(x)            \
1104                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_ADDR(x))
1105 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_INM(x, m)            \
1106                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_ADDR(x), m)
1107 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_AXI_WR_PCIE_L0_ACC_ERR_PORT_BMSK                        0xff00
1108 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_AXI_WR_PCIE_L0_ACC_ERR_PORT_SHFT                             8
1109 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_AXI_RD_PCIE_L0_ACC_ERR_PORT_BMSK                          0xff
1110 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_EXT_ACC_ERR_STATS_AXI_RD_PCIE_L0_ACC_ERR_PORT_SHFT                             0
1111 
1112 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ADDR(x)                                               ((x) + 0xe4)
1113 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_PHYS(x)                                               ((x) + 0xe4)
1114 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_OFFS                                                  (0xe4)
1115 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_RMSK                                                  0xffff3f3f
1116 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_POR                                                   0x00000000
1117 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_POR_RMSK                                              0xffffffff
1118 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ATTR                                                               0x3
1119 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_IN(x)            \
1120                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ADDR(x))
1121 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_INM(x, m)            \
1122                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ADDR(x), m)
1123 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_OUT(x, v)            \
1124                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ADDR(x),v)
1125 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_OUTM(x,m,v) \
1126                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_IN(x))
1127 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_READ_DATA_BMSK                0xff000000
1128 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_READ_DATA_SHFT                        24
1129 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_WRITE_DATA_BMSK                 0xff0000
1130 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_WRITE_DATA_SHFT                       16
1131 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_READS_BMSK                        0x3f00
1132 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_READS_SHFT                             8
1133 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_WRITES_BMSK                         0x3f
1134 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_DEFAULT_CONTROL_GXI_DEFAULT_MAX_PENDING_WRITES_SHFT                            0
1135 
1136 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ADDR(x)                                               ((x) + 0xe8)
1137 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_PHYS(x)                                               ((x) + 0xe8)
1138 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_OFFS                                                  (0xe8)
1139 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_RMSK                                                  0xffff3f3f
1140 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_POR                                                   0x00000000
1141 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_POR_RMSK                                              0xffffffff
1142 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ATTR                                                               0x3
1143 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_IN(x)            \
1144                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ADDR(x))
1145 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_INM(x, m)            \
1146                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ADDR(x), m)
1147 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_OUT(x, v)            \
1148                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ADDR(x),v)
1149 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_OUTM(x,m,v) \
1150                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_IN(x))
1151 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_READ_DATA_BMSK                0xff000000
1152 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_READ_DATA_SHFT                        24
1153 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_WRITE_DATA_BMSK                 0xff0000
1154 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_WRITE_DATA_SHFT                       16
1155 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_READS_BMSK                        0x3f00
1156 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_READS_SHFT                             8
1157 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_WRITES_BMSK                         0x3f
1158 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_REDUCED_CONTROL_GXI_REDUCED_MAX_PENDING_WRITES_SHFT                            0
1159 
1160 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ADDR(x)                                             ((x) + 0xec)
1161 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_PHYS(x)                                             ((x) + 0xec)
1162 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_OFFS                                                (0xec)
1163 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_RMSK                                                0xefffffff
1164 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_POR                                                 0x46000000
1165 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_POR_RMSK                                            0xffffffff
1166 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ATTR                                                             0x3
1167 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_IN(x)            \
1168                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ADDR(x))
1169 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_INM(x, m)            \
1170                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ADDR(x), m)
1171 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_OUT(x, v)            \
1172                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ADDR(x),v)
1173 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_OUTM(x,m,v) \
1174                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_IN(x))
1175 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_BURST_SIZE_INT_BMSK                        0xe0000000
1176 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_BURST_SIZE_INT_SHFT                                29
1177 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_BURST_SIZE_EXT_BMSK                         0xe000000
1178 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_BURST_SIZE_EXT_SHFT                                25
1179 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_ISSUE_THRESHOLD_BMSK                        0x1ffe000
1180 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_READ_ISSUE_THRESHOLD_SHFT                               13
1181 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_WRITE_PREFETCH_THRESHOLD_BMSK                       0x1ffe
1182 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_WRITE_PREFETCH_THRESHOLD_SHFT                            1
1183 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_CLEAR_STATS_BMSK                                       0x1
1184 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_0_GXI_CLEAR_STATS_SHFT                                         0
1185 
1186 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ADDR(x)                                             ((x) + 0xf0)
1187 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_PHYS(x)                                             ((x) + 0xf0)
1188 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_OFFS                                                (0xf0)
1189 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_RMSK                                                0xc00007ff
1190 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_POR                                                 0x00000013
1191 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_POR_RMSK                                            0xffffffff
1192 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ATTR                                                             0x3
1193 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_IN(x)            \
1194                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ADDR(x))
1195 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_INM(x, m)            \
1196                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ADDR(x), m)
1197 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_OUT(x, v)            \
1198                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ADDR(x),v)
1199 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_OUTM(x,m,v) \
1200                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_IN(x))
1201 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_BURST_SIZE_SEL_ENABLE_BMSK                          0x80000000
1202 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_BURST_SIZE_SEL_ENABLE_SHFT                                  31
1203 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_BURST_SPLIT_DISABLE_BMSK                            0x40000000
1204 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_BURST_SPLIT_DISABLE_SHFT                                    30
1205 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DELAYED_RD_FLUSH_BMSK                                0x400
1206 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DELAYED_RD_FLUSH_SHFT                                   10
1207 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DELAYED_WR_FLUSH_BMSK                                0x200
1208 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DELAYED_WR_FLUSH_SHFT                                    9
1209 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DISABLE_WR_PREFIL_BMSK                               0x100
1210 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_DISABLE_WR_PREFIL_SHFT                                   8
1211 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_MAX_WR_BOUNDARY_SPLIT_BMSK                            0x80
1212 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_MAX_WR_BOUNDARY_SPLIT_SHFT                               7
1213 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_MAX_RD_BOUNDARY_SPLIT_BMSK                            0x40
1214 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_MAX_RD_BOUNDARY_SPLIT_SHFT                               6
1215 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_WRITE_BURST_SIZE_INT_BMSK                             0x38
1216 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_WRITE_BURST_SIZE_INT_SHFT                                3
1217 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_WRITE_BURST_SIZE_EXT_BMSK                              0x7
1218 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_MISC_CONTROL_IX_1_GXI_WRITE_BURST_SIZE_EXT_SHFT                                0
1219 
1220 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ADDR(x)                                             ((x) + 0xf4)
1221 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_PHYS(x)                                             ((x) + 0xf4)
1222 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_OFFS                                                (0xf4)
1223 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_RMSK                                                0xffff0001
1224 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_POR                                                 0x00ff0000
1225 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_POR_RMSK                                            0xffffffff
1226 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ATTR                                                             0x3
1227 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_IN(x)            \
1228                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ADDR(x))
1229 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_INM(x, m)            \
1230                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ADDR(x), m)
1231 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_OUT(x, v)            \
1232                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ADDR(x),v)
1233 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_OUTM(x,m,v) \
1234                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_IN(x))
1235 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_GXI_WDOG_WARN_LIMIT_BMSK                            0xffff0000
1236 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_GXI_WDOG_WARN_LIMIT_SHFT                                    16
1237 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_GXI_WDOG_WARN_DISABLE_BMSK                                 0x1
1238 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_CONTROL_GXI_WDOG_WARN_DISABLE_SHFT                                   0
1239 
1240 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_ADDR(x)                                              ((x) + 0xf8)
1241 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_PHYS(x)                                              ((x) + 0xf8)
1242 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_OFFS                                                 (0xf8)
1243 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_RMSK                                                     0xffff
1244 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_POR                                                  0x00000000
1245 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_POR_RMSK                                             0xffffffff
1246 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_ATTR                                                              0x1
1247 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_IN(x)            \
1248                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_ADDR(x))
1249 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_INM(x, m)            \
1250                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_ADDR(x), m)
1251 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_GXI_WDOG_WARN_STATUS_BMSK                                0xffff
1252 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_WARN_STATUS_GXI_WDOG_WARN_STATUS_SHFT                                     0
1253 
1254 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_ADDR(x)                                                 ((x) + 0xfc)
1255 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_PHYS(x)                                                 ((x) + 0xfc)
1256 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_OFFS                                                    (0xfc)
1257 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_RMSK                                                    0xffffffff
1258 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_POR                                                     0x00000000
1259 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_POR_RMSK                                                0xffffffff
1260 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_ATTR                                                                 0x1
1261 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_IN(x)            \
1262                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_ADDR(x))
1263 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_INM(x, m)            \
1264                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_ADDR(x), m)
1265 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_GXI_READ_IDLE_CNT_BMSK                                  0xffff0000
1266 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_GXI_READ_IDLE_CNT_SHFT                                          16
1267 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_GXI_WRITE_IDLE_CNT_BMSK                                     0xffff
1268 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_IDLE_COUNTERS_GXI_WRITE_IDLE_CNT_SHFT                                          0
1269 
1270 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ADDR(x)                                           ((x) + 0x100)
1271 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_PHYS(x)                                           ((x) + 0x100)
1272 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_OFFS                                              (0x100)
1273 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_RMSK                                              0xffff0001
1274 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_POR                                               0x00ff0000
1275 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_POR_RMSK                                          0xffffffff
1276 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ATTR                                                           0x3
1277 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_IN(x)            \
1278                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ADDR(x))
1279 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_INM(x, m)            \
1280                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ADDR(x), m)
1281 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_OUT(x, v)            \
1282                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ADDR(x),v)
1283 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_OUTM(x,m,v) \
1284                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_IN(x))
1285 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_GXI_WDOG_HW_ERR_LIMIT_BMSK                        0xffff0000
1286 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_GXI_WDOG_HW_ERR_LIMIT_SHFT                                16
1287 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_GXI_WDOG_HW_ERR_DISABLE_BMSK                             0x1
1288 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_CONTROL_GXI_WDOG_HW_ERR_DISABLE_SHFT                               0
1289 
1290 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_ADDR(x)                                            ((x) + 0x104)
1291 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_PHYS(x)                                            ((x) + 0x104)
1292 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_OFFS                                               (0x104)
1293 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_RMSK                                                   0xffff
1294 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_POR                                                0x00000000
1295 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_POR_RMSK                                           0xffffffff
1296 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_ATTR                                                            0x1
1297 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_IN(x)            \
1298                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_ADDR(x))
1299 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_INM(x, m)            \
1300                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_ADDR(x), m)
1301 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_GXI_WDOG_HW_ERR_STATUS_BMSK                            0xffff
1302 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WDOG_HW_ERR_STATUS_GXI_WDOG_HW_ERR_STATUS_SHFT                                 0
1303 
1304 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ADDR(x)                                               ((x) + 0x108)
1305 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_PHYS(x)                                               ((x) + 0x108)
1306 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_OFFS                                                  (0x108)
1307 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_RMSK                                                     0xfffff
1308 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_POR                                                   0x00000000
1309 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_POR_RMSK                                              0xffffffff
1310 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ATTR                                                               0x3
1311 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_IN(x)            \
1312                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ADDR(x))
1313 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_INM(x, m)            \
1314                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ADDR(x), m)
1315 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_OUT(x, v)            \
1316                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ADDR(x),v)
1317 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_OUTM(x,m,v) \
1318                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_IN(x))
1319 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_RANGE_BMSK                                   0xe0000
1320 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_RANGE_SHFT                                        17
1321 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_EN_BMSK                                      0x10000
1322 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_EN_SHFT                                           16
1323 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_MIN_BMSK                                      0xffff
1324 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_LATENCY_CTRL_AXI_LATENCY_MIN_SHFT                                           0
1325 
1326 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ADDR(x)                                               ((x) + 0x10c)
1327 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_PHYS(x)                                               ((x) + 0x10c)
1328 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_OFFS                                                  (0x10c)
1329 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_RMSK                                                     0xfffff
1330 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_POR                                                   0x00000000
1331 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_POR_RMSK                                              0xffffffff
1332 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ATTR                                                               0x3
1333 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_IN(x)            \
1334                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ADDR(x))
1335 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_INM(x, m)            \
1336                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ADDR(x), m)
1337 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_OUT(x, v)            \
1338                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ADDR(x),v)
1339 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_OUTM(x,m,v) \
1340                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_IN(x))
1341 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_RANGE_BMSK                                   0xe0000
1342 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_RANGE_SHFT                                        17
1343 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_EN_BMSK                                      0x10000
1344 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_EN_SHFT                                           16
1345 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_MIN_BMSK                                      0xffff
1346 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_LATENCY_CTRL_AXI_LATENCY_MIN_SHFT                                           0
1347 
1348 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ADDR(x)                                     ((x) + 0x110)
1349 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_PHYS(x)                                     ((x) + 0x110)
1350 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_OFFS                                        (0x110)
1351 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_RMSK                                        0xffffffff
1352 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_POR                                         0x00000000
1353 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_POR_RMSK                                    0xffffffff
1354 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ATTR                                                     0x3
1355 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_IN(x)            \
1356                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ADDR(x))
1357 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_INM(x, m)            \
1358                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ADDR(x), m)
1359 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_OUT(x, v)            \
1360                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ADDR(x),v)
1361 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_OUTM(x,m,v) \
1362                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_IN(x))
1363 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_VALUE_BMSK                                  0xffffffff
1364 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_0_VALUE_SHFT                                           0
1365 
1366 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ADDR(x)                                     ((x) + 0x114)
1367 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_PHYS(x)                                     ((x) + 0x114)
1368 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_OFFS                                        (0x114)
1369 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_RMSK                                        0xffffffff
1370 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_POR                                         0x00000000
1371 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_POR_RMSK                                    0xffffffff
1372 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ATTR                                                     0x3
1373 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_IN(x)            \
1374                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ADDR(x))
1375 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_INM(x, m)            \
1376                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ADDR(x), m)
1377 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_OUT(x, v)            \
1378                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ADDR(x),v)
1379 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_OUTM(x,m,v) \
1380                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_IN(x))
1381 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_VALUE_BMSK                                  0xffffffff
1382 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_0_VALUE_SHFT                                           0
1383 
1384 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ADDR(x)                                     ((x) + 0x118)
1385 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_PHYS(x)                                     ((x) + 0x118)
1386 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_OFFS                                        (0x118)
1387 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_RMSK                                        0xffffffff
1388 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_POR                                         0x00000000
1389 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_POR_RMSK                                    0xffffffff
1390 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ATTR                                                     0x3
1391 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_IN(x)            \
1392                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ADDR(x))
1393 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_INM(x, m)            \
1394                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ADDR(x), m)
1395 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_OUT(x, v)            \
1396                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ADDR(x),v)
1397 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_OUTM(x,m,v) \
1398                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_IN(x))
1399 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_VALUE_BMSK                                  0xffffffff
1400 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_1_VALUE_SHFT                                           0
1401 
1402 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ADDR(x)                                     ((x) + 0x11c)
1403 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_PHYS(x)                                     ((x) + 0x11c)
1404 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_OFFS                                        (0x11c)
1405 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_RMSK                                        0xffffffff
1406 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_POR                                         0x00000000
1407 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_POR_RMSK                                    0xffffffff
1408 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ATTR                                                     0x3
1409 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_IN(x)            \
1410                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ADDR(x))
1411 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_INM(x, m)            \
1412                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ADDR(x), m)
1413 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_OUT(x, v)            \
1414                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ADDR(x),v)
1415 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_OUTM(x,m,v) \
1416                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_IN(x))
1417 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_VALUE_BMSK                                  0xffffffff
1418 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_RD_ERR_STALL_DISABLE_IX_1_VALUE_SHFT                                           0
1419 
1420 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ADDR(x)                                            ((x) + 0x120)
1421 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_PHYS(x)                                            ((x) + 0x120)
1422 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_OFFS                                               (0x120)
1423 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_RMSK                                                   0xbfbf
1424 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_POR                                                0x00000000
1425 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_POR_RMSK                                           0xffffffff
1426 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ATTR                                                            0x3
1427 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_IN(x)            \
1428                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ADDR(x))
1429 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_INM(x, m)            \
1430                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ADDR(x), m)
1431 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_OUT(x, v)            \
1432                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ADDR(x),v)
1433 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_OUTM(x,m,v) \
1434                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_IN(x))
1435 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_WR_OVR_EN_BMSK                                         0x8000
1436 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_WR_OVR_EN_SHFT                                             15
1437 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_WR_OVR_CNT_BMSK                                        0x3f00
1438 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_WR_OVR_CNT_SHFT                                             8
1439 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_RD_OVR_EN_BMSK                                           0x80
1440 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_RD_OVR_EN_SHFT                                              7
1441 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_RD_OVR_CNT_BMSK                                          0x3f
1442 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_AXI_OUTSANDING_CTL_RD_OVR_CNT_SHFT                                             0
1443 
1444 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ADDR(x)                                                       ((x) + 0x124)
1445 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_PHYS(x)                                                       ((x) + 0x124)
1446 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_OFFS                                                          (0x124)
1447 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_RMSK                                                              0xbfbf
1448 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_POR                                                           0x00000000
1449 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_POR_RMSK                                                      0xffffffff
1450 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ATTR                                                                       0x3
1451 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_IN(x)            \
1452                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ADDR(x))
1453 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_INM(x, m)            \
1454                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ADDR(x), m)
1455 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_OUT(x, v)            \
1456                 out_dword(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ADDR(x),v)
1457 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_OUTM(x,m,v) \
1458                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_IN(x))
1459 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_WR_CMD_FIFO_DBG_EN_BMSK                                           0x8000
1460 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_WR_CMD_FIFO_DBG_EN_SHFT                                               15
1461 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_WR_CMD_FIFO_ADDR_BMSK                                             0x3f00
1462 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_WR_CMD_FIFO_ADDR_SHFT                                                  8
1463 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_RD_CMD_FIFO_DBG_EN_BMSK                                             0x80
1464 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_RD_CMD_FIFO_DBG_EN_SHFT                                                7
1465 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_RD_CMD_FIFO_ADDR_BMSK                                               0x3f
1466 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_CTL_RD_CMD_FIFO_ADDR_SHFT                                                  0
1467 
1468 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_ADDR(x)                                                       ((x) + 0x128)
1469 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_PHYS(x)                                                       ((x) + 0x128)
1470 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_OFFS                                                          (0x128)
1471 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_RMSK                                                          0x3f3f3f3f
1472 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_POR                                                           0x00000000
1473 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_POR_RMSK                                                      0xffffffff
1474 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_ATTR                                                                       0x1
1475 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_IN(x)            \
1476                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_ADDR(x))
1477 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_INM(x, m)            \
1478                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_ADDR(x), m)
1479 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_WR_CMD_FIFO_WR_PTR_BMSK                                       0x3f000000
1480 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_WR_CMD_FIFO_WR_PTR_SHFT                                               24
1481 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_WR_CMD_FIFO_RD_PTR_BMSK                                         0x3f0000
1482 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_WR_CMD_FIFO_RD_PTR_SHFT                                               16
1483 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_RD_CMD_FIFO_WR_PTR_BMSK                                           0x3f00
1484 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_RD_CMD_FIFO_WR_PTR_SHFT                                                8
1485 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_RD_CMD_FIFO_RD_PTR_BMSK                                             0x3f
1486 #define HWIO_UMAC_MXI_R0_MXI_CMD_FIFO_DBG_STS_RD_CMD_FIFO_RD_PTR_SHFT                                                0
1487 
1488 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_ADDR(x)                                                      ((x) + 0x12c)
1489 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_PHYS(x)                                                      ((x) + 0x12c)
1490 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_OFFS                                                         (0x12c)
1491 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_RMSK                                                         0xffffffff
1492 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_POR                                                          0x00000000
1493 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_POR_RMSK                                                     0xffffffff
1494 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_ATTR                                                                      0x1
1495 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_IN(x)            \
1496                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_ADDR(x))
1497 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_INM(x, m)            \
1498                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_ADDR(x), m)
1499 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_VALUE_BMSK                                                   0xffffffff
1500 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_LO_VALUE_SHFT                                                            0
1501 
1502 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_ADDR(x)                                                      ((x) + 0x130)
1503 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_PHYS(x)                                                      ((x) + 0x130)
1504 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_OFFS                                                         (0x130)
1505 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_RMSK                                                         0xffffffff
1506 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_POR                                                          0x00000000
1507 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_POR_RMSK                                                     0xffffffff
1508 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_ATTR                                                                      0x1
1509 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_IN(x)            \
1510                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_ADDR(x))
1511 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_INM(x, m)            \
1512                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_ADDR(x), m)
1513 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_VALUE_BMSK                                                   0xffffffff
1514 #define HWIO_UMAC_MXI_R0_MXI_CMD_RD_CMD_DBG_HI_VALUE_SHFT                                                            0
1515 
1516 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_ADDR(x)                                                      ((x) + 0x134)
1517 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_PHYS(x)                                                      ((x) + 0x134)
1518 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_OFFS                                                         (0x134)
1519 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_RMSK                                                         0xffffffff
1520 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_POR                                                          0x00000000
1521 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_POR_RMSK                                                     0xffffffff
1522 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_ATTR                                                                      0x1
1523 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_IN(x)            \
1524                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_ADDR(x))
1525 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_INM(x, m)            \
1526                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_ADDR(x), m)
1527 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_VALUE_BMSK                                                   0xffffffff
1528 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_LO_VALUE_SHFT                                                            0
1529 
1530 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_ADDR(x)                                                      ((x) + 0x138)
1531 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_PHYS(x)                                                      ((x) + 0x138)
1532 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_OFFS                                                         (0x138)
1533 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_RMSK                                                         0xffffffff
1534 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_POR                                                          0x00000000
1535 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_POR_RMSK                                                     0xffffffff
1536 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_ATTR                                                                      0x1
1537 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_IN(x)            \
1538                 in_dword(HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_ADDR(x))
1539 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_INM(x, m)            \
1540                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_ADDR(x), m)
1541 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_VALUE_BMSK                                                   0xffffffff
1542 #define HWIO_UMAC_MXI_R0_MXI_CMD_WR_CMD_DBG_HI_VALUE_SHFT                                                            0
1543 
1544 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ADDR(x)                                                   ((x) + 0x13c)
1545 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_PHYS(x)                                                   ((x) + 0x13c)
1546 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_OFFS                                                      (0x13c)
1547 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_RMSK                                                      0xffffffff
1548 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_POR                                                       0x00000000
1549 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_POR_RMSK                                                  0xffffffff
1550 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ATTR                                                                   0x3
1551 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_IN(x)            \
1552                 in_dword(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ADDR(x))
1553 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_INM(x, m)            \
1554                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ADDR(x), m)
1555 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_OUT(x, v)            \
1556                 out_dword(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ADDR(x),v)
1557 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_OUTM(x,m,v) \
1558                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_IN(x))
1559 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_REG_INT_ADDR_MASK_LSB_BMSK                                0xffffffff
1560 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_LSB_REG_INT_ADDR_MASK_LSB_SHFT                                         0
1561 
1562 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ADDR(x)                                                   ((x) + 0x140)
1563 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_PHYS(x)                                                   ((x) + 0x140)
1564 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_OFFS                                                      (0x140)
1565 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_RMSK                                                            0xff
1566 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_POR                                                       0x00000010
1567 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_POR_RMSK                                                  0xffffffff
1568 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ATTR                                                                   0x3
1569 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_IN(x)            \
1570                 in_dword(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ADDR(x))
1571 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_INM(x, m)            \
1572                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ADDR(x), m)
1573 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_OUT(x, v)            \
1574                 out_dword(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ADDR(x),v)
1575 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_OUTM(x,m,v) \
1576                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_IN(x))
1577 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_REG_INT_ADDR_MASK_MSB_BMSK                                      0xff
1578 #define HWIO_UMAC_MXI_R0_MXI_SS_INT_ADDR_MASK_MSB_REG_INT_ADDR_MASK_MSB_SHFT                                         0
1579 
1580 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ADDR(x)                                                      ((x) + 0x144)
1581 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_PHYS(x)                                                      ((x) + 0x144)
1582 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_OFFS                                                         (0x144)
1583 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_RMSK                                                         0xffffffff
1584 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_POR                                                          0x00b80000
1585 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_POR_RMSK                                                     0xffffffff
1586 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ATTR                                                                      0x3
1587 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_IN(x)            \
1588                 in_dword(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ADDR(x))
1589 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_INM(x, m)            \
1590                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ADDR(x), m)
1591 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_OUT(x, v)            \
1592                 out_dword(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ADDR(x),v)
1593 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_OUTM(x,m,v) \
1594                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_IN(x))
1595 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_REG_SS_ADDR_RANGE_LSB_BMSK                                   0xffffffff
1596 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_LSB_REG_SS_ADDR_RANGE_LSB_SHFT                                            0
1597 
1598 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ADDR(x)                                                      ((x) + 0x148)
1599 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_PHYS(x)                                                      ((x) + 0x148)
1600 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_OFFS                                                         (0x148)
1601 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_RMSK                                                               0xff
1602 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_POR                                                          0x00000010
1603 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_POR_RMSK                                                     0xffffffff
1604 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ATTR                                                                      0x3
1605 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_IN(x)            \
1606                 in_dword(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ADDR(x))
1607 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_INM(x, m)            \
1608                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ADDR(x), m)
1609 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_OUT(x, v)            \
1610                 out_dword(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ADDR(x),v)
1611 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_OUTM(x,m,v) \
1612                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_IN(x))
1613 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_REG_SS_ADDR_RANGE_MSB_BMSK                                         0xff
1614 #define HWIO_UMAC_MXI_R0_MXI_SS_ADDR_RANGE_MSB_REG_SS_ADDR_RANGE_MSB_SHFT                                            0
1615 
1616 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR(x)                                                         ((x) + 0x14c)
1617 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_PHYS(x)                                                         ((x) + 0x14c)
1618 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_OFFS                                                            (0x14c)
1619 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_RMSK                                                            0xff13ff13
1620 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_POR                                                             0x00000000
1621 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_POR_RMSK                                                        0xffffffff
1622 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ATTR                                                                         0x3
1623 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_IN(x)            \
1624                 in_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR(x))
1625 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_INM(x, m)            \
1626                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR(x), m)
1627 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_OUT(x, v)            \
1628                 out_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR(x),v)
1629 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_OUTM(x,m,v) \
1630                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_IN(x))
1631 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_PORT_ID_BMSK                                          0xff000000
1632 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_PORT_ID_SHFT                                                  24
1633 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_ERR_INJ_DONE_BMSK                                       0x100000
1634 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_ERR_INJ_DONE_SHFT                                             20
1635 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_PORT_CHK_EN_BMSK                                         0x20000
1636 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_PORT_CHK_EN_SHFT                                              17
1637 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_INJ_ENABLE_BMSK                                          0x10000
1638 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_DATA_ADDR_INJ_ENABLE_SHFT                                               16
1639 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_PORT_ID_BMSK                                                   0xff00
1640 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_PORT_ID_SHFT                                                        8
1641 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_ERR_INJ_DONE_BMSK                                                0x10
1642 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_ERR_INJ_DONE_SHFT                                                   4
1643 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_PORT_CHK_EN_BMSK                                                  0x2
1644 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_PORT_CHK_EN_SHFT                                                    1
1645 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_INJ_ENABLE_BMSK                                                   0x1
1646 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_CFG_ADDR_INJ_ENABLE_SHFT                                                     0
1647 
1648 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR(x)                                                         ((x) + 0x150)
1649 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_PHYS(x)                                                         ((x) + 0x150)
1650 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_OFFS                                                            (0x150)
1651 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_RMSK                                                            0xff07ff07
1652 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_POR                                                             0x00000000
1653 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_POR_RMSK                                                        0xffffffff
1654 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ATTR                                                                         0x3
1655 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_IN(x)            \
1656                 in_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR(x))
1657 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_INM(x, m)            \
1658                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR(x), m)
1659 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_OUT(x, v)            \
1660                 out_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR(x),v)
1661 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_OUTM(x,m,v) \
1662                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_IN(x))
1663 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_PORT_ID_BMSK                                          0xff000000
1664 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_PORT_ID_SHFT                                                  24
1665 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_ERR_INJ_DONE_BMSK                                        0x40000
1666 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_ERR_INJ_DONE_SHFT                                             18
1667 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_PORT_CHK_EN_BMSK                                         0x20000
1668 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_PORT_CHK_EN_SHFT                                              17
1669 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_INJ_ENABLE_BMSK                                          0x10000
1670 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_DATA_ADDR_INJ_ENABLE_SHFT                                               16
1671 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_PORT_ID_BMSK                                                   0xff00
1672 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_PORT_ID_SHFT                                                        8
1673 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_ERR_INJ_DONE_BMSK                                                 0x4
1674 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_ERR_INJ_DONE_SHFT                                                   2
1675 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_PORT_CHK_EN_BMSK                                                  0x2
1676 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_PORT_CHK_EN_SHFT                                                    1
1677 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_INJ_ENABLE_BMSK                                                   0x1
1678 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_CFG_ADDR_INJ_ENABLE_SHFT                                                     0
1679 
1680 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ADDR(x)                                                   ((x) + 0x154)
1681 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_PHYS(x)                                                   ((x) + 0x154)
1682 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_OFFS                                                      (0x154)
1683 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_RMSK                                                      0xffffffff
1684 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_POR                                                       0x00000000
1685 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_POR_RMSK                                                  0xffffffff
1686 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ATTR                                                                   0x3
1687 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_IN(x)            \
1688                 in_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ADDR(x))
1689 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_INM(x, m)            \
1690                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ADDR(x), m)
1691 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_OUT(x, v)            \
1692                 out_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ADDR(x),v)
1693 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_OUTM(x,m,v) \
1694                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_IN(x))
1695 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ERR_ADDR_LSB_BMSK                                         0xffffffff
1696 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_0_ERR_ADDR_LSB_SHFT                                                  0
1697 
1698 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ADDR(x)                                                   ((x) + 0x158)
1699 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_PHYS(x)                                                   ((x) + 0x158)
1700 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_OFFS                                                      (0x158)
1701 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_RMSK                                                            0xff
1702 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_POR                                                       0x00000000
1703 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_POR_RMSK                                                  0xffffffff
1704 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ATTR                                                                   0x3
1705 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_IN(x)            \
1706                 in_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ADDR(x))
1707 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_INM(x, m)            \
1708                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ADDR(x), m)
1709 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_OUT(x, v)            \
1710                 out_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ADDR(x),v)
1711 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_OUTM(x,m,v) \
1712                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_IN(x))
1713 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ERR_ADDR_MSB_BMSK                                               0xff
1714 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_ADDR_IX_1_ERR_ADDR_MSB_SHFT                                                  0
1715 
1716 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ADDR(x)                                                   ((x) + 0x15c)
1717 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_PHYS(x)                                                   ((x) + 0x15c)
1718 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_OFFS                                                      (0x15c)
1719 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_RMSK                                                      0xffffffff
1720 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_POR                                                       0x00000000
1721 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_POR_RMSK                                                  0xffffffff
1722 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ATTR                                                                   0x3
1723 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_IN(x)            \
1724                 in_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ADDR(x))
1725 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_INM(x, m)            \
1726                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ADDR(x), m)
1727 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_OUT(x, v)            \
1728                 out_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ADDR(x),v)
1729 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_OUTM(x,m,v) \
1730                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_IN(x))
1731 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ERR_DATA_LSB_BMSK                                         0xffffffff
1732 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_0_ERR_DATA_LSB_SHFT                                                  0
1733 
1734 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ADDR(x)                                                   ((x) + 0x160)
1735 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_PHYS(x)                                                   ((x) + 0x160)
1736 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_OFFS                                                      (0x160)
1737 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_RMSK                                                      0xffffffff
1738 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_POR                                                       0x00000000
1739 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_POR_RMSK                                                  0xffffffff
1740 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ATTR                                                                   0x3
1741 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_IN(x)            \
1742                 in_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ADDR(x))
1743 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_INM(x, m)            \
1744                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ADDR(x), m)
1745 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_OUT(x, v)            \
1746                 out_dword(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ADDR(x),v)
1747 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_OUTM(x,m,v) \
1748                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_IN(x))
1749 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ERR_DATA_MSB_BMSK                                         0xffffffff
1750 #define HWIO_UMAC_MXI_R0_GXI_WR_ERR_INJ_DATA_IX_1_ERR_DATA_MSB_SHFT                                                  0
1751 
1752 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ADDR(x)                                                   ((x) + 0x164)
1753 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_PHYS(x)                                                   ((x) + 0x164)
1754 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_OFFS                                                      (0x164)
1755 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_RMSK                                                      0xffffffff
1756 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_POR                                                       0x00000000
1757 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_POR_RMSK                                                  0xffffffff
1758 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ATTR                                                                   0x3
1759 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_IN(x)            \
1760                 in_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ADDR(x))
1761 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_INM(x, m)            \
1762                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ADDR(x), m)
1763 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_OUT(x, v)            \
1764                 out_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ADDR(x),v)
1765 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_OUTM(x,m,v) \
1766                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_IN(x))
1767 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ERR_ADDR_LSB_BMSK                                         0xffffffff
1768 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_0_ERR_ADDR_LSB_SHFT                                                  0
1769 
1770 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ADDR(x)                                                   ((x) + 0x168)
1771 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_PHYS(x)                                                   ((x) + 0x168)
1772 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_OFFS                                                      (0x168)
1773 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_RMSK                                                            0xff
1774 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_POR                                                       0x00000000
1775 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_POR_RMSK                                                  0xffffffff
1776 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ATTR                                                                   0x3
1777 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_IN(x)            \
1778                 in_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ADDR(x))
1779 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_INM(x, m)            \
1780                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ADDR(x), m)
1781 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_OUT(x, v)            \
1782                 out_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ADDR(x),v)
1783 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_OUTM(x,m,v) \
1784                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_IN(x))
1785 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ERR_ADDR_MSB_BMSK                                               0xff
1786 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_ADDR_IX_1_ERR_ADDR_MSB_SHFT                                                  0
1787 
1788 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ADDR(x)                                                   ((x) + 0x16c)
1789 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_PHYS(x)                                                   ((x) + 0x16c)
1790 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_OFFS                                                      (0x16c)
1791 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_RMSK                                                      0xffffffff
1792 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_POR                                                       0x00000000
1793 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_POR_RMSK                                                  0xffffffff
1794 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ATTR                                                                   0x3
1795 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_IN(x)            \
1796                 in_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ADDR(x))
1797 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_INM(x, m)            \
1798                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ADDR(x), m)
1799 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_OUT(x, v)            \
1800                 out_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ADDR(x),v)
1801 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_OUTM(x,m,v) \
1802                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_IN(x))
1803 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ERR_DATA_LSB_BMSK                                         0xffffffff
1804 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_0_ERR_DATA_LSB_SHFT                                                  0
1805 
1806 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ADDR(x)                                                   ((x) + 0x170)
1807 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_PHYS(x)                                                   ((x) + 0x170)
1808 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_OFFS                                                      (0x170)
1809 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_RMSK                                                      0xffffffff
1810 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_POR                                                       0x00000000
1811 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_POR_RMSK                                                  0xffffffff
1812 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ATTR                                                                   0x3
1813 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_IN(x)            \
1814                 in_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ADDR(x))
1815 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_INM(x, m)            \
1816                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ADDR(x), m)
1817 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_OUT(x, v)            \
1818                 out_dword(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ADDR(x),v)
1819 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_OUTM(x,m,v) \
1820                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_IN(x))
1821 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ERR_DATA_MSB_BMSK                                         0xffffffff
1822 #define HWIO_UMAC_MXI_R0_GXI_RD_ERR_INJ_DATA_IX_1_ERR_DATA_MSB_SHFT                                                  0
1823 
1824 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ADDR(x)                                              ((x) + 0x174)
1825 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_PHYS(x)                                              ((x) + 0x174)
1826 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_OFFS                                                 (0x174)
1827 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_RMSK                                                 0x3fffffff
1828 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_POR                                                  0x08000000
1829 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_POR_RMSK                                             0xffffffff
1830 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ATTR                                                              0x3
1831 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_IN(x)            \
1832                 in_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ADDR(x))
1833 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_INM(x, m)            \
1834                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ADDR(x), m)
1835 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_OUT(x, v)            \
1836                 out_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ADDR(x),v)
1837 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_OUTM(x,m,v) \
1838                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_IN(x))
1839 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TIMING_TRACKER_UNIT_BMSK                             0x20000000
1840 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TIMING_TRACKER_UNIT_SHFT                                     29
1841 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACK_WRITES_ENABLE_BMSK                             0x10000000
1842 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACK_WRITES_ENABLE_SHFT                                     28
1843 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACK_READS_ENABLE_BMSK                               0x8000000
1844 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACK_READS_ENABLE_SHFT                                      27
1845 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACKING_EN_FOR_TIMEOUT_BMSK                          0x4000000
1846 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACKING_EN_FOR_TIMEOUT_SHFT                                 26
1847 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACKING_EN_FOR_ERROR_BMSK                            0x2000000
1848 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_TRACKING_EN_FOR_ERROR_SHFT                                   25
1849 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_BMSK                                        0x1ffffff
1850 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_SHFT                                                0
1851 
1852 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ADDR(x)                               ((x) + 0x178)
1853 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_PHYS(x)                               ((x) + 0x178)
1854 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_OFFS                                  (0x178)
1855 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_RMSK                                  0xffffffff
1856 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_POR                                   0x00000000
1857 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_POR_RMSK                              0xffffffff
1858 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ATTR                                               0x3
1859 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_IN(x)            \
1860                 in_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ADDR(x))
1861 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_INM(x, m)            \
1862                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ADDR(x), m)
1863 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_OUT(x, v)            \
1864                 out_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ADDR(x),v)
1865 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_OUTM(x,m,v) \
1866                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_IN(x))
1867 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ID_BITMAP_BMSK                        0xffffffff
1868 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_0_ID_BITMAP_SHFT                                 0
1869 
1870 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ADDR(x)                               ((x) + 0x17c)
1871 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_PHYS(x)                               ((x) + 0x17c)
1872 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_OFFS                                  (0x17c)
1873 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_RMSK                                  0xffffffff
1874 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_POR                                   0x00000000
1875 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_POR_RMSK                              0xffffffff
1876 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ATTR                                               0x3
1877 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_IN(x)            \
1878                 in_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ADDR(x))
1879 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_INM(x, m)            \
1880                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ADDR(x), m)
1881 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_OUT(x, v)            \
1882                 out_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ADDR(x),v)
1883 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_OUTM(x,m,v) \
1884                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_IN(x))
1885 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ID_BITMAP_BMSK                        0xffffffff
1886 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_CTRL_ID_BITMAP_IX_1_ID_BITMAP_SHFT                                 0
1887 
1888 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ADDR(x)                                            ((x) + 0x180)
1889 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_PHYS(x)                                            ((x) + 0x180)
1890 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_OFFS                                               (0x180)
1891 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_RMSK                                                      0xf
1892 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_POR                                                0x00000000
1893 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_POR_RMSK                                           0xffffffff
1894 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ATTR                                                            0x1
1895 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_IN(x)            \
1896                 in_dword(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ADDR(x))
1897 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_INM(x, m)            \
1898                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ADDR(x), m)
1899 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ERROR_TRACKING_ARRAY_INDEX_BMSK                           0xc
1900 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_ERROR_TRACKING_ARRAY_INDEX_SHFT                             2
1901 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_AXI_TIMEOUT_STATUS_BMSK                                   0x2
1902 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_AXI_TIMEOUT_STATUS_SHFT                                     1
1903 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_AXI_ERROR_STATUS_BMSK                                     0x1
1904 #define HWIO_UMAC_MXI_R0_MXI_TRANSACTION_TRACKING_STATUS_AXI_ERROR_STATUS_SHFT                                       0
1905 
1906 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ADDR(base,n)                                       ((base) + 0X184 + (0x4*(n)))
1907 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_PHYS(base,n)                                       ((base) + 0X184 + (0x4*(n)))
1908 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_OFFS(n)                                            (0X184 + (0x4*(n)))
1909 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_RMSK                                               0xffffffff
1910 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_MAXn                                                        3
1911 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_POR                                                0x00000000
1912 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_POR_RMSK                                           0xffffffff
1913 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ATTR                                                            0x1
1914 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_INI(base,n)                \
1915                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ADDR(base,n), HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_RMSK)
1916 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_INMI(base,n,mask)        \
1917                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ADDR(base,n), mask)
1918 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ADDR_LOW_BMSK                                      0xffffffff
1919 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_L0_n_ADDR_LOW_SHFT                                               0
1920 
1921 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ADDR(base,n)                                       ((base) + 0X194 + (0x4*(n)))
1922 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_PHYS(base,n)                                       ((base) + 0X194 + (0x4*(n)))
1923 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_OFFS(n)                                            (0X194 + (0x4*(n)))
1924 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_RMSK                                               0x3fffffff
1925 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_MAXn                                                        3
1926 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_POR                                                0x00000000
1927 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_POR_RMSK                                           0xffffffff
1928 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ATTR                                                            0x1
1929 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_INI(base,n)                \
1930                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ADDR(base,n), HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_RMSK)
1931 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_INMI(base,n,mask)        \
1932                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ADDR(base,n), mask)
1933 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_ONGOING_BMSK                           0x20000000
1934 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_ONGOING_SHFT                                   29
1935 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_NEXT_MISSED_CAPTURED_COUNT_BMSK                    0x1c000000
1936 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_NEXT_MISSED_CAPTURED_COUNT_SHFT                            26
1937 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_SIZE_BMSK                               0x3ffc000
1938 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_SIZE_SHFT                                      14
1939 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_TYPE_BMSK                                  0x2000
1940 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_TRANSACTION_TYPE_SHFT                                      13
1941 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_MID_BMSK                                               0x1f00
1942 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_MID_SHFT                                                    8
1943 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ADDR_HIGH_BMSK                                           0xff
1944 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_DETAILS_ARRAY_HI_n_ADDR_HIGH_SHFT                                              0
1945 
1946 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_ADDR(base,n)                                       ((base) + 0X1A4 + (0x4*(n)))
1947 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_PHYS(base,n)                                       ((base) + 0X1A4 + (0x4*(n)))
1948 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_OFFS(n)                                            (0X1A4 + (0x4*(n)))
1949 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_RMSK                                                    0xfff
1950 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_MAXn                                                        3
1951 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_POR                                                0x00000000
1952 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_POR_RMSK                                           0xffffffff
1953 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_ATTR                                                            0x1
1954 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_INI(base,n)                \
1955                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_ADDR(base,n), HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_RMSK)
1956 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_INMI(base,n,mask)        \
1957                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_ADDR(base,n), mask)
1958 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_TRANSACTION_TIME_BMSK                                   0xfff
1959 #define HWIO_UMAC_MXI_R0_MXI_TRACKING_TRANSACTION_TIME_n_TRANSACTION_TIME_SHFT                                       0
1960 
1961 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_ADDR(x)                                                 ((x) + 0x1b4)
1962 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_PHYS(x)                                                 ((x) + 0x1b4)
1963 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_OFFS                                                    (0x1b4)
1964 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_RMSK                                                    0xffffffff
1965 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_POR                                                     0x00000000
1966 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_POR_RMSK                                                0xffffffff
1967 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_ATTR                                                                 0x1
1968 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_IN(x)            \
1969                 in_dword(HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_ADDR(x))
1970 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_INM(x, m)            \
1971                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_ADDR(x), m)
1972 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_TIMESTAMP_BMSK                                          0xffffffff
1973 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_0_TIMESTAMP_SHFT                                                   0
1974 
1975 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_ADDR(x)                                                 ((x) + 0x1b8)
1976 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_PHYS(x)                                                 ((x) + 0x1b8)
1977 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_OFFS                                                    (0x1b8)
1978 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_RMSK                                                    0xffffffff
1979 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_POR                                                     0x00000000
1980 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_POR_RMSK                                                0xffffffff
1981 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_ATTR                                                                 0x1
1982 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_IN(x)            \
1983                 in_dword(HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_ADDR(x))
1984 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_INM(x, m)            \
1985                 in_dword_masked(HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_ADDR(x), m)
1986 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_TIMESTAMP_BMSK                                          0xffffffff
1987 #define HWIO_UMAC_MXI_R0_MXI_CURRENT_TIMESTAMP_IX_1_TIMESTAMP_SHFT                                                   0
1988 
1989 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ADDR(x)                                                  ((x) + 0x1bc)
1990 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_PHYS(x)                                                  ((x) + 0x1bc)
1991 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_OFFS                                                     (0x1bc)
1992 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_RMSK                                                          0xfff
1993 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_POR                                                      0x00000049
1994 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_POR_RMSK                                                 0xffffffff
1995 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ATTR                                                                  0x3
1996 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_IN(x)            \
1997                 in_dword(HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ADDR(x))
1998 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_INM(x, m)            \
1999                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ADDR(x), m)
2000 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_OUT(x, v)            \
2001                 out_dword(HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ADDR(x),v)
2002 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_OUTM(x,m,v) \
2003                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_ADDR(x),m,v,HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_IN(x))
2004 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TQM_SEC_BIT_OVERRIDE_VAL_BMSK                                 0xc00
2005 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TQM_SEC_BIT_OVERRIDE_VAL_SHFT                                    10
2006 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TQM_SEC_BIT_OVERRIDE_EN_BMSK                                  0x200
2007 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TQM_SEC_BIT_OVERRIDE_EN_SHFT                                      9
2008 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_REO_SEC_BIT_OVERRIDE_VAL_BMSK                                 0x180
2009 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_REO_SEC_BIT_OVERRIDE_VAL_SHFT                                     7
2010 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_REO_SEC_BIT_OVERRIDE_EN_BMSK                                   0x40
2011 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_REO_SEC_BIT_OVERRIDE_EN_SHFT                                      6
2012 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_WBM_SEC_BIT_OVERRIDE_VAL_BMSK                                  0x30
2013 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_WBM_SEC_BIT_OVERRIDE_VAL_SHFT                                     4
2014 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_WBM_SEC_BIT_OVERRIDE_EN_BMSK                                    0x8
2015 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_WBM_SEC_BIT_OVERRIDE_EN_SHFT                                      3
2016 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TCL_SEC_BIT_OVERRIDE_VAL_BMSK                                   0x6
2017 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TCL_SEC_BIT_OVERRIDE_VAL_SHFT                                     1
2018 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TCL_SEC_BIT_OVERRIDE_EN_BMSK                                    0x1
2019 #define HWIO_UMAC_MXI_R0_GXI_SECURITY_BIT_OVERRIDE_TCL_SEC_BIT_OVERRIDE_EN_SHFT                                      0
2020 
2021 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_ADDR(x)                                                        ((x) + 0x1c0)
2022 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_PHYS(x)                                                        ((x) + 0x1c0)
2023 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_OFFS                                                           (0x1c0)
2024 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_RMSK                                                            0x1ff01ff
2025 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_POR                                                            0x00000000
2026 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_POR_RMSK                                                       0xffffffff
2027 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_ATTR                                                                        0x1
2028 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_IN(x)            \
2029                 in_dword(HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_ADDR(x))
2030 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_INM(x, m)            \
2031                 in_dword_masked(HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_ADDR(x), m)
2032 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_WR_FLUSH_CNT_NOT_ZERO_BMSK                                      0x1000000
2033 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_WR_FLUSH_CNT_NOT_ZERO_SHFT                                             24
2034 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_WR_PORT_ID_BMSK                                                  0xff0000
2035 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_WR_PORT_ID_SHFT                                                        16
2036 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_RD_FLUSH_CNT_NOT_ZERO_BMSK                                          0x100
2037 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_RD_FLUSH_CNT_NOT_ZERO_SHFT                                              8
2038 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_RD_PORT_ID_BMSK                                                      0xff
2039 #define HWIO_UMAC_MXI_R0_GXI_FLUSH_ERR_STATS_RD_PORT_ID_SHFT                                                         0
2040 
2041 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ADDR(x)                                     ((x) + 0x1c4)
2042 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_PHYS(x)                                     ((x) + 0x1c4)
2043 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_OFFS                                        (0x1c4)
2044 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_RMSK                                        0xffffffff
2045 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_POR                                         0x00000000
2046 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_POR_RMSK                                    0xffffffff
2047 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ATTR                                                     0x3
2048 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_IN(x)            \
2049                 in_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ADDR(x))
2050 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_INM(x, m)            \
2051                 in_dword_masked(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ADDR(x), m)
2052 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_OUT(x, v)            \
2053                 out_dword(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ADDR(x),v)
2054 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_OUTM(x,m,v) \
2055                 out_dword_masked_ns(HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_ADDR(x),m,v,HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_IN(x))
2056 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_VALUE_BMSK                                  0xffffffff
2057 #define HWIO_UMAC_MXI_R0_WMAC_GXI_GXI_WR_ERR_STALL_DISABLE_IX_2_VALUE_SHFT                                           0
2058 
2059 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ADDR(x)                                                               ((x) + 0x500)
2060 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_PHYS(x)                                                               ((x) + 0x500)
2061 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_OFFS                                                                  (0x500)
2062 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_RMSK                                                                     0x1001f
2063 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_POR                                                                   0x00000000
2064 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_POR_RMSK                                                              0xffffffff
2065 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ATTR                                                                               0x3
2066 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_IN(x)            \
2067                 in_dword(HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ADDR(x))
2068 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_INM(x, m)            \
2069                 in_dword_masked(HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ADDR(x), m)
2070 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_OUT(x, v)            \
2071                 out_dword(HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ADDR(x),v)
2072 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_OUTM(x,m,v) \
2073                 out_dword_masked_ns(HWIO_UMAC_MXI_R1_TESTBUS_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R1_TESTBUS_CTRL_IN(x))
2074 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_HW_ERROR_INTERRUPT_TESTBUS_OVERWRITE_BMSK                                0x10000
2075 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_HW_ERROR_INTERRUPT_TESTBUS_OVERWRITE_SHFT                                     16
2076 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_TESTBUS_SELECT_BMSK                                                         0x1f
2077 #define HWIO_UMAC_MXI_R1_TESTBUS_CTRL_TESTBUS_SELECT_SHFT                                                            0
2078 
2079 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ADDR(x)                                                             ((x) + 0x504)
2080 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_PHYS(x)                                                             ((x) + 0x504)
2081 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_OFFS                                                                (0x504)
2082 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_RMSK                                                                0xffffffff
2083 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_POR                                                                 0xffffffff
2084 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_POR_RMSK                                                            0xffffffff
2085 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ATTR                                                                             0x3
2086 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_IN(x)            \
2087                 in_dword(HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ADDR(x))
2088 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_INM(x, m)            \
2089                 in_dword_masked(HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ADDR(x), m)
2090 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_OUT(x, v)            \
2091                 out_dword(HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ADDR(x),v)
2092 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_OUTM(x,m,v) \
2093                 out_dword_masked_ns(HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_ADDR(x),m,v,HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_IN(x))
2094 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_MASK_BMSK                                                           0xffffffff
2095 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_0_MASK_SHFT                                                                    0
2096 
2097 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_ADDR(base,n)                                                 ((base) + 0X508 + (0x4*(n)))
2098 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_PHYS(base,n)                                                 ((base) + 0X508 + (0x4*(n)))
2099 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_OFFS(n)                                                      (0X508 + (0x4*(n)))
2100 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_RMSK                                                         0xffffffff
2101 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_MAXn                                                                 63
2102 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_POR                                                          0x00000000
2103 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_POR_RMSK                                                     0xffffffff
2104 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_ATTR                                                                      0x1
2105 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_INI(base,n)                \
2106                 in_dword_masked(HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_ADDR(base,n), HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_RMSK)
2107 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_INMI(base,n,mask)        \
2108                 in_dword_masked(HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_ADDR(base,n), mask)
2109 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_DATA_BMSK                                                    0xffffffff
2110 #define HWIO_UMAC_MXI_R1_MXI_TESTBUS_CAPTURE_n_DATA_SHFT                                                             0
2111 
2112 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ADDR(x)                                                             ((x) + 0x608)
2113 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_PHYS(x)                                                             ((x) + 0x608)
2114 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_OFFS                                                                (0x608)
2115 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_RMSK                                                                0xffffffff
2116 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_POR                                                                 0xffffffff
2117 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_POR_RMSK                                                            0xffffffff
2118 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ATTR                                                                             0x3
2119 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_IN(x)            \
2120                 in_dword(HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ADDR(x))
2121 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_INM(x, m)            \
2122                 in_dword_masked(HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ADDR(x), m)
2123 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_OUT(x, v)            \
2124                 out_dword(HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ADDR(x),v)
2125 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_OUTM(x,m,v) \
2126                 out_dword_masked_ns(HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_ADDR(x),m,v,HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_IN(x))
2127 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_MASK_BMSK                                                           0xffffffff
2128 #define HWIO_UMAC_MXI_R1_EVENTMASK_IX_1_MASK_SHFT                                                                    0
2129 
2130 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                                  ((x) + 0x60c)
2131 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                                  ((x) + 0x60c)
2132 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                                     (0x60c)
2133 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                                     0xffffffff
2134 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_POR                                                      0x7ffe0002
2135 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                                 0xffffffff
2136 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                                  0x3
2137 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
2138                 in_dword(HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
2139 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
2140                 in_dword_masked(HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
2141 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
2142                 out_dword(HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
2143 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
2144                 out_dword_masked_ns(HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
2145 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                                   0xfffe0000
2146 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                           17
2147 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                                    0x1fffc
2148 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                                          2
2149 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                                 0x2
2150 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                                   1
2151 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                                  0x1
2152 #define HWIO_UMAC_MXI_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                                    0
2153 
2154 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ADDR(x)                                                          ((x) + 0x610)
2155 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_PHYS(x)                                                          ((x) + 0x610)
2156 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_OFFS                                                             (0x610)
2157 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_RMSK                                                                    0x1
2158 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_POR                                                              0x00000000
2159 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_POR_RMSK                                                         0xffffffff
2160 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ATTR                                                                          0x3
2161 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_IN(x)            \
2162                 in_dword(HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ADDR(x))
2163 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_INM(x, m)            \
2164                 in_dword_masked(HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ADDR(x), m)
2165 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_OUT(x, v)            \
2166                 out_dword(HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ADDR(x),v)
2167 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
2168                 out_dword_masked_ns(HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_IN(x))
2169 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                             0x1
2170 #define HWIO_UMAC_MXI_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                               0
2171 
2172 
2173 
2174 #define WBM_REG_REG_BASE                                                                                        (UMAC_BASE      + 0x00034000)
2175 #define WBM_REG_REG_BASE_SIZE                                                                                   0x4000
2176 #define WBM_REG_REG_BASE_USED                                                                                   0x3144
2177 #define WBM_REG_REG_BASE_PHYS                                                                                   (UMAC_BASE_PHYS + 0x00034000)
2178 #define WBM_REG_REG_BASE_OFFS                                                                                   0x00034000
2179 
2180 #define HWIO_WBM_R0_GENERAL_ENABLE_ADDR(x)                                                                      ((x) + 0x0)
2181 #define HWIO_WBM_R0_GENERAL_ENABLE_PHYS(x)                                                                      ((x) + 0x0)
2182 #define HWIO_WBM_R0_GENERAL_ENABLE_OFFS                                                                         (0x0)
2183 #define HWIO_WBM_R0_GENERAL_ENABLE_RMSK                                                                              0x9ff
2184 #define HWIO_WBM_R0_GENERAL_ENABLE_POR                                                                          0x00000020
2185 #define HWIO_WBM_R0_GENERAL_ENABLE_POR_RMSK                                                                     0xffffffff
2186 #define HWIO_WBM_R0_GENERAL_ENABLE_ATTR                                                                                      0x3
2187 #define HWIO_WBM_R0_GENERAL_ENABLE_IN(x)            \
2188                 in_dword(HWIO_WBM_R0_GENERAL_ENABLE_ADDR(x))
2189 #define HWIO_WBM_R0_GENERAL_ENABLE_INM(x, m)            \
2190                 in_dword_masked(HWIO_WBM_R0_GENERAL_ENABLE_ADDR(x), m)
2191 #define HWIO_WBM_R0_GENERAL_ENABLE_OUT(x, v)            \
2192                 out_dword(HWIO_WBM_R0_GENERAL_ENABLE_ADDR(x),v)
2193 #define HWIO_WBM_R0_GENERAL_ENABLE_OUTM(x,m,v) \
2194                 out_dword_masked_ns(HWIO_WBM_R0_GENERAL_ENABLE_ADDR(x),m,v,HWIO_WBM_R0_GENERAL_ENABLE_IN(x))
2195 #define HWIO_WBM_R0_GENERAL_ENABLE_LOWER_WATERMARK_DISABLE_BMSK                                                      0x800
2196 #define HWIO_WBM_R0_GENERAL_ENABLE_LOWER_WATERMARK_DISABLE_SHFT                                                         11
2197 #define HWIO_WBM_R0_GENERAL_ENABLE_LPM_CACHE_SELF_FLUSH_ENABLE_BMSK                                                  0x100
2198 #define HWIO_WBM_R0_GENERAL_ENABLE_LPM_CACHE_SELF_FLUSH_ENABLE_SHFT                                                      8
2199 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_DESC_CONTENT_CLEAR_ENABLE_BMSK                                                0x80
2200 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_DESC_CONTENT_CLEAR_ENABLE_SHFT                                                   7
2201 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_DESC_BYPASS_DISABLE_BMSK                                                      0x40
2202 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_DESC_BYPASS_DISABLE_SHFT                                                         6
2203 #define HWIO_WBM_R0_GENERAL_ENABLE_MSDU_BUFFER_BYPASS_DISABLE_BMSK                                                    0x20
2204 #define HWIO_WBM_R0_GENERAL_ENABLE_MSDU_BUFFER_BYPASS_DISABLE_SHFT                                                       5
2205 #define HWIO_WBM_R0_GENERAL_ENABLE_RELEASE_FUNCTION_ENABLE_BMSK                                                       0x10
2206 #define HWIO_WBM_R0_GENERAL_ENABLE_RELEASE_FUNCTION_ENABLE_SHFT                                                          4
2207 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_IDLE_LIST_CONSUMER_ENABLE_BMSK                                                 0x8
2208 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_IDLE_LIST_CONSUMER_ENABLE_SHFT                                                   3
2209 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_IDLE_LIST_PRODUCER_ENABLE_BMSK                                                 0x4
2210 #define HWIO_WBM_R0_GENERAL_ENABLE_LINK_IDLE_LIST_PRODUCER_ENABLE_SHFT                                                   2
2211 #define HWIO_WBM_R0_GENERAL_ENABLE_BUFFER_IDLE_LIST_CONSUMER_ENABLE_BMSK                                               0x2
2212 #define HWIO_WBM_R0_GENERAL_ENABLE_BUFFER_IDLE_LIST_CONSUMER_ENABLE_SHFT                                                 1
2213 #define HWIO_WBM_R0_GENERAL_ENABLE_BUFFER_IDLE_LIST_PRODUCER_ENABLE_BMSK                                               0x1
2214 #define HWIO_WBM_R0_GENERAL_ENABLE_BUFFER_IDLE_LIST_PRODUCER_ENABLE_SHFT                                                 0
2215 
2216 #define HWIO_WBM_R0_DUP_DET_CFG_ADDR(x)                                                                         ((x) + 0x4)
2217 #define HWIO_WBM_R0_DUP_DET_CFG_PHYS(x)                                                                         ((x) + 0x4)
2218 #define HWIO_WBM_R0_DUP_DET_CFG_OFFS                                                                            (0x4)
2219 #define HWIO_WBM_R0_DUP_DET_CFG_RMSK                                                                                 0x1ff
2220 #define HWIO_WBM_R0_DUP_DET_CFG_POR                                                                             0x000000ff
2221 #define HWIO_WBM_R0_DUP_DET_CFG_POR_RMSK                                                                        0xffffffff
2222 #define HWIO_WBM_R0_DUP_DET_CFG_ATTR                                                                                         0x3
2223 #define HWIO_WBM_R0_DUP_DET_CFG_IN(x)            \
2224                 in_dword(HWIO_WBM_R0_DUP_DET_CFG_ADDR(x))
2225 #define HWIO_WBM_R0_DUP_DET_CFG_INM(x, m)            \
2226                 in_dword_masked(HWIO_WBM_R0_DUP_DET_CFG_ADDR(x), m)
2227 #define HWIO_WBM_R0_DUP_DET_CFG_OUT(x, v)            \
2228                 out_dword(HWIO_WBM_R0_DUP_DET_CFG_ADDR(x),v)
2229 #define HWIO_WBM_R0_DUP_DET_CFG_OUTM(x,m,v) \
2230                 out_dword_masked_ns(HWIO_WBM_R0_DUP_DET_CFG_ADDR(x),m,v,HWIO_WBM_R0_DUP_DET_CFG_IN(x))
2231 #define HWIO_WBM_R0_DUP_DET_CFG_IDLE_DIST_DUP_CHECK_BMSK                                                             0x100
2232 #define HWIO_WBM_R0_DUP_DET_CFG_IDLE_DIST_DUP_CHECK_SHFT                                                                 8
2233 #define HWIO_WBM_R0_DUP_DET_CFG_SW_TX_RELEASE_RING_EN_BMSK                                                            0x80
2234 #define HWIO_WBM_R0_DUP_DET_CFG_SW_TX_RELEASE_RING_EN_SHFT                                                               7
2235 #define HWIO_WBM_R0_DUP_DET_CFG_FW_TX_RELEASE_RING_EN_BMSK                                                            0x40
2236 #define HWIO_WBM_R0_DUP_DET_CFG_FW_TX_RELEASE_RING_EN_SHFT                                                               6
2237 #define HWIO_WBM_R0_DUP_DET_CFG_TQM_RELEASE_RING_EN_BMSK                                                              0x20
2238 #define HWIO_WBM_R0_DUP_DET_CFG_TQM_RELEASE_RING_EN_SHFT                                                                 5
2239 #define HWIO_WBM_R0_DUP_DET_CFG_SW_RX_RELEASE_RING_EN_BMSK                                                            0x10
2240 #define HWIO_WBM_R0_DUP_DET_CFG_SW_RX_RELEASE_RING_EN_SHFT                                                               4
2241 #define HWIO_WBM_R0_DUP_DET_CFG_FW_RX_RELEASE_RING_EN_BMSK                                                             0x8
2242 #define HWIO_WBM_R0_DUP_DET_CFG_FW_RX_RELEASE_RING_EN_SHFT                                                               3
2243 #define HWIO_WBM_R0_DUP_DET_CFG_REO_RELEASE_RING_EN_BMSK                                                               0x4
2244 #define HWIO_WBM_R0_DUP_DET_CFG_REO_RELEASE_RING_EN_SHFT                                                                 2
2245 #define HWIO_WBM_R0_DUP_DET_CFG_RXDMA_RELEASE_RING_EN_BMSK                                                             0x2
2246 #define HWIO_WBM_R0_DUP_DET_CFG_RXDMA_RELEASE_RING_EN_SHFT                                                               1
2247 #define HWIO_WBM_R0_DUP_DET_CFG_DUPLICATE_DETECTION_ENABLE_BMSK                                                        0x1
2248 #define HWIO_WBM_R0_DUP_DET_CFG_DUPLICATE_DETECTION_ENABLE_SHFT                                                          0
2249 
2250 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x)                                                           ((x) + 0x8)
2251 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_PHYS(x)                                                           ((x) + 0x8)
2252 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_OFFS                                                              (0x8)
2253 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_RMSK                                                                  0xffff
2254 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_POR                                                               0x00000000
2255 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_POR_RMSK                                                          0xffffffff
2256 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ATTR                                                                           0x3
2257 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_IN(x)            \
2258                 in_dword(HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x))
2259 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_INM(x, m)            \
2260                 in_dword_masked(HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x), m)
2261 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_OUT(x, v)            \
2262                 out_dword(HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x),v)
2263 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_OUTM(x,m,v) \
2264                 out_dword_masked_ns(HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x),m,v,HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_IN(x))
2265 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT4_SRNG_P_MLO_BMSK                                          0xc000
2266 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT4_SRNG_P_MLO_SHFT                                              14
2267 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT3_SRNG_P_MLO_BMSK                                          0x3000
2268 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT3_SRNG_P_MLO_SHFT                                              12
2269 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN4_SRNG_C_MLO_BMSK                                            0xc00
2270 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN4_SRNG_C_MLO_SHFT                                               10
2271 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN3_SRNG_C_MLO_BMSK                                            0x300
2272 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN3_SRNG_C_MLO_SHFT                                                8
2273 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT2_SRNG_P_MLO_BMSK                                            0xc0
2274 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT2_SRNG_P_MLO_SHFT                                               6
2275 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT1_SRNG_P_MLO_BMSK                                            0x30
2276 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_OUT1_SRNG_P_MLO_SHFT                                               4
2277 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN2_SRNG_C_MLO_BMSK                                              0xc
2278 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN2_SRNG_C_MLO_SHFT                                                2
2279 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN1_SRNG_C_MLO_BMSK                                              0x3
2280 #define HWIO_WBM_R0_MLO_GXI_TRANSFER_PRIORITY_WBM2WBM_IN1_SRNG_C_MLO_SHFT                                                0
2281 
2282 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x)                                                               ((x) + 0xc)
2283 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_PHYS(x)                                                               ((x) + 0xc)
2284 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_OFFS                                                                  (0xc)
2285 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_RMSK                                                                         0xf
2286 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_POR                                                                   0x00000000
2287 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_POR_RMSK                                                              0xffffffff
2288 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ATTR                                                                               0x3
2289 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_IN(x)            \
2290                 in_dword(HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x))
2291 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_INM(x, m)            \
2292                 in_dword_masked(HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x), m)
2293 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_OUT(x, v)            \
2294                 out_dword(HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x),v)
2295 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_OUTM(x,m,v) \
2296                 out_dword_masked_ns(HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_IN(x))
2297 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT4_BMSK                                                            0x8
2298 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT4_SHFT                                                              3
2299 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT3_BMSK                                                            0x4
2300 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT3_SHFT                                                              2
2301 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT2_BMSK                                                            0x2
2302 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT2_SHFT                                                              1
2303 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT1_BMSK                                                            0x1
2304 #define HWIO_WBM_R0_MLO_POSTED_WRITE_CTRL_WBM2WBM_OUT1_SHFT                                                              0
2305 
2306 #define HWIO_WBM_R0_VC_ID_CFG_ADDR(x)                                                                           ((x) + 0x10)
2307 #define HWIO_WBM_R0_VC_ID_CFG_PHYS(x)                                                                           ((x) + 0x10)
2308 #define HWIO_WBM_R0_VC_ID_CFG_OFFS                                                                              (0x10)
2309 #define HWIO_WBM_R0_VC_ID_CFG_RMSK                                                                                 0xffbbe
2310 #define HWIO_WBM_R0_VC_ID_CFG_POR                                                                               0x00000800
2311 #define HWIO_WBM_R0_VC_ID_CFG_POR_RMSK                                                                          0xffffffff
2312 #define HWIO_WBM_R0_VC_ID_CFG_ATTR                                                                                           0x3
2313 #define HWIO_WBM_R0_VC_ID_CFG_IN(x)            \
2314                 in_dword(HWIO_WBM_R0_VC_ID_CFG_ADDR(x))
2315 #define HWIO_WBM_R0_VC_ID_CFG_INM(x, m)            \
2316                 in_dword_masked(HWIO_WBM_R0_VC_ID_CFG_ADDR(x), m)
2317 #define HWIO_WBM_R0_VC_ID_CFG_OUT(x, v)            \
2318                 out_dword(HWIO_WBM_R0_VC_ID_CFG_ADDR(x),v)
2319 #define HWIO_WBM_R0_VC_ID_CFG_OUTM(x,m,v) \
2320                 out_dword_masked_ns(HWIO_WBM_R0_VC_ID_CFG_ADDR(x),m,v,HWIO_WBM_R0_VC_ID_CFG_IN(x))
2321 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT4_VC_ID_BMSK                                                              0x80000
2322 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT4_VC_ID_SHFT                                                                   19
2323 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT3_VC_ID_BMSK                                                              0x40000
2324 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT3_VC_ID_SHFT                                                                   18
2325 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN4_VC_ID_BMSK                                                               0x20000
2326 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN4_VC_ID_SHFT                                                                    17
2327 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN3_VC_ID_BMSK                                                               0x10000
2328 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN3_VC_ID_SHFT                                                                    16
2329 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT2_VC_ID_BMSK                                                               0x8000
2330 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT2_VC_ID_SHFT                                                                   15
2331 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT1_VC_ID_BMSK                                                               0x4000
2332 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_OUT1_VC_ID_SHFT                                                                   14
2333 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN2_VC_ID_BMSK                                                                0x2000
2334 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN2_VC_ID_SHFT                                                                    13
2335 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN1_VC_ID_BMSK                                                                0x1000
2336 #define HWIO_WBM_R0_VC_ID_CFG_WBM2WBM_IN1_VC_ID_SHFT                                                                    12
2337 #define HWIO_WBM_R0_VC_ID_CFG_VA_GXI_VC_ID_BMSK                                                                      0x800
2338 #define HWIO_WBM_R0_VC_ID_CFG_VA_GXI_VC_ID_SHFT                                                                         11
2339 #define HWIO_WBM_R0_VC_ID_CFG_CACHE1_GXI_VC_ID_BMSK                                                                  0x200
2340 #define HWIO_WBM_R0_VC_ID_CFG_CACHE1_GXI_VC_ID_SHFT                                                                      9
2341 #define HWIO_WBM_R0_VC_ID_CFG_IDLE_LINK_P_RING_VC_ID_BMSK                                                            0x100
2342 #define HWIO_WBM_R0_VC_ID_CFG_IDLE_LINK_P_RING_VC_ID_SHFT                                                                8
2343 #define HWIO_WBM_R0_VC_ID_CFG_IDLE_LINK_C_RING_VC_ID_BMSK                                                             0x80
2344 #define HWIO_WBM_R0_VC_ID_CFG_IDLE_LINK_C_RING_VC_ID_SHFT                                                                7
2345 #define HWIO_WBM_R0_VC_ID_CFG_RXDMA0_RELEASE_RING_VC_ID_BMSK                                                          0x20
2346 #define HWIO_WBM_R0_VC_ID_CFG_RXDMA0_RELEASE_RING_VC_ID_SHFT                                                             5
2347 #define HWIO_WBM_R0_VC_ID_CFG_FW_RELEASE_RING_VC_ID_BMSK                                                              0x10
2348 #define HWIO_WBM_R0_VC_ID_CFG_FW_RELEASE_RING_VC_ID_SHFT                                                                 4
2349 #define HWIO_WBM_R0_VC_ID_CFG_SW_RELEASE_RING_VC_ID_BMSK                                                               0x8
2350 #define HWIO_WBM_R0_VC_ID_CFG_SW_RELEASE_RING_VC_ID_SHFT                                                                 3
2351 #define HWIO_WBM_R0_VC_ID_CFG_REO_RELEASE_RING_VC_ID_BMSK                                                              0x4
2352 #define HWIO_WBM_R0_VC_ID_CFG_REO_RELEASE_RING_VC_ID_SHFT                                                                2
2353 #define HWIO_WBM_R0_VC_ID_CFG_TQM_RELEASE_RING_VC_ID_BMSK                                                              0x2
2354 #define HWIO_WBM_R0_VC_ID_CFG_TQM_RELEASE_RING_VC_ID_SHFT                                                                1
2355 
2356 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_ADDR(x)                                                                 ((x) + 0x14)
2357 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_PHYS(x)                                                                 ((x) + 0x14)
2358 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_OFFS                                                                    (0x14)
2359 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RMSK                                                                          0xfe
2360 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_POR                                                                     0x00000000
2361 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_POR_RMSK                                                                0xffffffff
2362 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_ATTR                                                                                 0x3
2363 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_IN(x)            \
2364                 in_dword(HWIO_WBM_R0_RELEASE_RING_ENABLE_ADDR(x))
2365 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_INM(x, m)            \
2366                 in_dword_masked(HWIO_WBM_R0_RELEASE_RING_ENABLE_ADDR(x), m)
2367 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_OUT(x, v)            \
2368                 out_dword(HWIO_WBM_R0_RELEASE_RING_ENABLE_ADDR(x),v)
2369 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_OUTM(x,m,v) \
2370                 out_dword_masked_ns(HWIO_WBM_R0_RELEASE_RING_ENABLE_ADDR(x),m,v,HWIO_WBM_R0_RELEASE_RING_ENABLE_IN(x))
2371 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA2_RELEASE_RING_ENABLE_BMSK                                               0x80
2372 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA2_RELEASE_RING_ENABLE_SHFT                                                  7
2373 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA1_RELEASE_RING_ENABLE_BMSK                                               0x40
2374 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA1_RELEASE_RING_ENABLE_SHFT                                                  6
2375 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA0_RELEASE_RING_ENABLE_BMSK                                               0x20
2376 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_RXDMA0_RELEASE_RING_ENABLE_SHFT                                                  5
2377 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_FW_RELEASE_RING_ENABLE_BMSK                                                   0x10
2378 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_FW_RELEASE_RING_ENABLE_SHFT                                                      4
2379 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_SW_RELEASE_RING_ENABLE_BMSK                                                    0x8
2380 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_SW_RELEASE_RING_ENABLE_SHFT                                                      3
2381 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_REO_RELEASE_RING_ENABLE_BMSK                                                   0x4
2382 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_REO_RELEASE_RING_ENABLE_SHFT                                                     2
2383 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_TQM_RELEASE_RING_ENABLE_BMSK                                                   0x2
2384 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_TQM_RELEASE_RING_ENABLE_SHFT                                                     1
2385 
2386 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ADDR(x)                                                               ((x) + 0x18)
2387 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_PHYS(x)                                                               ((x) + 0x18)
2388 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_OFFS                                                                  (0x18)
2389 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_RMSK                                                                        0x1e
2390 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_POR                                                                   0x00000000
2391 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_POR_RMSK                                                              0xffffffff
2392 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ATTR                                                                               0x3
2393 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_IN(x)            \
2394                 in_dword(HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ADDR(x))
2395 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_INM(x, m)            \
2396                 in_dword_masked(HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ADDR(x), m)
2397 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_OUT(x, v)            \
2398                 out_dword(HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ADDR(x),v)
2399 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_OUTM(x,m,v) \
2400                 out_dword_masked_ns(HWIO_WBM_R0_RELEASE_RING_ENABLE_2_ADDR(x),m,v,HWIO_WBM_R0_RELEASE_RING_ENABLE_2_IN(x))
2401 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN4_RELEASE_RING_ENABLE_BMSK                                            0x10
2402 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN4_RELEASE_RING_ENABLE_SHFT                                               4
2403 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN3_RELEASE_RING_ENABLE_BMSK                                             0x8
2404 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN3_RELEASE_RING_ENABLE_SHFT                                               3
2405 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN2_RELEASE_RING_ENABLE_BMSK                                             0x4
2406 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN2_RELEASE_RING_ENABLE_SHFT                                               2
2407 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN1_RELEASE_RING_ENABLE_BMSK                                             0x2
2408 #define HWIO_WBM_R0_RELEASE_RING_ENABLE_2_MLO_IN1_RELEASE_RING_ENABLE_SHFT                                               1
2409 
2410 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ADDR(x)                                                             ((x) + 0x1c)
2411 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_PHYS(x)                                                             ((x) + 0x1c)
2412 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_OFFS                                                                (0x1c)
2413 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_RMSK                                                                      0x3f
2414 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_POR                                                                 0x00000000
2415 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_POR_RMSK                                                            0xffffffff
2416 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ATTR                                                                             0x3
2417 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_IN(x)            \
2418                 in_dword(HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ADDR(x))
2419 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_INM(x, m)            \
2420                 in_dword_masked(HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ADDR(x), m)
2421 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_OUT(x, v)            \
2422                 out_dword(HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ADDR(x),v)
2423 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_OUTM(x,m,v) \
2424                 out_dword_masked_ns(HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_ADDR(x),m,v,HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_IN(x))
2425 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA2_BUF_RING_ENABLE_BMSK                                           0x20
2426 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA2_BUF_RING_ENABLE_SHFT                                              5
2427 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA1_BUF_RING_ENABLE_BMSK                                           0x10
2428 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA1_BUF_RING_ENABLE_SHFT                                              4
2429 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA0_BUF_RING_ENABLE_BMSK                                            0x8
2430 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2RXDMA0_BUF_RING_ENABLE_SHFT                                              3
2431 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2FW_BUF_RING_ENABLE_BMSK                                                0x4
2432 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2FW_BUF_RING_ENABLE_SHFT                                                  2
2433 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2SW_BUF_RING_ENABLE_BMSK                                                0x2
2434 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2SW_BUF_RING_ENABLE_SHFT                                                  1
2435 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2PPE_BUF_RING_ENABLE_BMSK                                               0x1
2436 #define HWIO_WBM_R0_MSDU_BUFFER_RING_ENABLE_WBM2PPE_BUF_RING_ENABLE_SHFT                                                 0
2437 
2438 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ADDR(x)                                                               ((x) + 0x20)
2439 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_PHYS(x)                                                               ((x) + 0x20)
2440 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_OFFS                                                                  (0x20)
2441 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_RMSK                                                                        0x7f
2442 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_POR                                                                   0x00000000
2443 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_POR_RMSK                                                              0xffffffff
2444 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ATTR                                                                               0x3
2445 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_IN(x)            \
2446                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ADDR(x))
2447 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_INM(x, m)            \
2448                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ADDR(x), m)
2449 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_OUT(x, v)            \
2450                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ADDR(x),v)
2451 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_OUTM(x,m,v) \
2452                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_ENABLE_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_ENABLE_IN(x))
2453 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA2_LINK_RING_ENABLE_BMSK                                            0x40
2454 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA2_LINK_RING_ENABLE_SHFT                                               6
2455 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA1_LINK_RING_ENABLE_BMSK                                            0x20
2456 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA1_LINK_RING_ENABLE_SHFT                                               5
2457 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA0_LINK_RING_ENABLE_BMSK                                            0x10
2458 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2RXDMA0_LINK_RING_ENABLE_SHFT                                               4
2459 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2FW_LINK_RING_ENABLE_BMSK                                                 0x8
2460 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2FW_LINK_RING_ENABLE_SHFT                                                   3
2461 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2SW_LINK_RING_ENABLE_BMSK                                                 0x4
2462 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2SW_LINK_RING_ENABLE_SHFT                                                   2
2463 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2REO_LINK_RING_ENABLE_BMSK                                                0x2
2464 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2REO_LINK_RING_ENABLE_SHFT                                                  1
2465 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2TQM_LINK_RING_ENABLE_BMSK                                                0x1
2466 #define HWIO_WBM_R0_LINK_DESC_RING_ENABLE_WBM2TQM_LINK_RING_ENABLE_SHFT                                                  0
2467 
2468 #define HWIO_WBM_R0_OWN_CHIP_ID_ADDR(x)                                                                         ((x) + 0x24)
2469 #define HWIO_WBM_R0_OWN_CHIP_ID_PHYS(x)                                                                         ((x) + 0x24)
2470 #define HWIO_WBM_R0_OWN_CHIP_ID_OFFS                                                                            (0x24)
2471 #define HWIO_WBM_R0_OWN_CHIP_ID_RMSK                                                                                   0xf
2472 #define HWIO_WBM_R0_OWN_CHIP_ID_POR                                                                             0x00000001
2473 #define HWIO_WBM_R0_OWN_CHIP_ID_POR_RMSK                                                                        0xffffffff
2474 #define HWIO_WBM_R0_OWN_CHIP_ID_ATTR                                                                                         0x3
2475 #define HWIO_WBM_R0_OWN_CHIP_ID_IN(x)            \
2476                 in_dword(HWIO_WBM_R0_OWN_CHIP_ID_ADDR(x))
2477 #define HWIO_WBM_R0_OWN_CHIP_ID_INM(x, m)            \
2478                 in_dword_masked(HWIO_WBM_R0_OWN_CHIP_ID_ADDR(x), m)
2479 #define HWIO_WBM_R0_OWN_CHIP_ID_OUT(x, v)            \
2480                 out_dword(HWIO_WBM_R0_OWN_CHIP_ID_ADDR(x),v)
2481 #define HWIO_WBM_R0_OWN_CHIP_ID_OUTM(x,m,v) \
2482                 out_dword_masked_ns(HWIO_WBM_R0_OWN_CHIP_ID_ADDR(x),m,v,HWIO_WBM_R0_OWN_CHIP_ID_IN(x))
2483 #define HWIO_WBM_R0_OWN_CHIP_ID_RBM_BMSK                                                                               0xf
2484 #define HWIO_WBM_R0_OWN_CHIP_ID_RBM_SHFT                                                                                 0
2485 
2486 #define HWIO_WBM_R0_MLO_OUT1_CFG_ADDR(x)                                                                        ((x) + 0x28)
2487 #define HWIO_WBM_R0_MLO_OUT1_CFG_PHYS(x)                                                                        ((x) + 0x28)
2488 #define HWIO_WBM_R0_MLO_OUT1_CFG_OFFS                                                                           (0x28)
2489 #define HWIO_WBM_R0_MLO_OUT1_CFG_RMSK                                                                                0x3ff
2490 #define HWIO_WBM_R0_MLO_OUT1_CFG_POR                                                                            0x00000005
2491 #define HWIO_WBM_R0_MLO_OUT1_CFG_POR_RMSK                                                                       0xffffffff
2492 #define HWIO_WBM_R0_MLO_OUT1_CFG_ATTR                                                                                        0x3
2493 #define HWIO_WBM_R0_MLO_OUT1_CFG_IN(x)            \
2494                 in_dword(HWIO_WBM_R0_MLO_OUT1_CFG_ADDR(x))
2495 #define HWIO_WBM_R0_MLO_OUT1_CFG_INM(x, m)            \
2496                 in_dword_masked(HWIO_WBM_R0_MLO_OUT1_CFG_ADDR(x), m)
2497 #define HWIO_WBM_R0_MLO_OUT1_CFG_OUT(x, v)            \
2498                 out_dword(HWIO_WBM_R0_MLO_OUT1_CFG_ADDR(x),v)
2499 #define HWIO_WBM_R0_MLO_OUT1_CFG_OUTM(x,m,v) \
2500                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT1_CFG_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT1_CFG_IN(x))
2501 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM2_BMSK                                                                           0x3c0
2502 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM2_SHFT                                                                               6
2503 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM2_ENABLE_BMSK                                                                     0x20
2504 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM2_ENABLE_SHFT                                                                        5
2505 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM1_BMSK                                                                            0x1e
2506 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM1_SHFT                                                                               1
2507 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM1_ENABLE_BMSK                                                                      0x1
2508 #define HWIO_WBM_R0_MLO_OUT1_CFG_RBM1_ENABLE_SHFT                                                                        0
2509 
2510 #define HWIO_WBM_R0_MLO_OUT2_CFG_ADDR(x)                                                                        ((x) + 0x2c)
2511 #define HWIO_WBM_R0_MLO_OUT2_CFG_PHYS(x)                                                                        ((x) + 0x2c)
2512 #define HWIO_WBM_R0_MLO_OUT2_CFG_OFFS                                                                           (0x2c)
2513 #define HWIO_WBM_R0_MLO_OUT2_CFG_RMSK                                                                                0x3ff
2514 #define HWIO_WBM_R0_MLO_OUT2_CFG_POR                                                                            0x00000007
2515 #define HWIO_WBM_R0_MLO_OUT2_CFG_POR_RMSK                                                                       0xffffffff
2516 #define HWIO_WBM_R0_MLO_OUT2_CFG_ATTR                                                                                        0x3
2517 #define HWIO_WBM_R0_MLO_OUT2_CFG_IN(x)            \
2518                 in_dword(HWIO_WBM_R0_MLO_OUT2_CFG_ADDR(x))
2519 #define HWIO_WBM_R0_MLO_OUT2_CFG_INM(x, m)            \
2520                 in_dword_masked(HWIO_WBM_R0_MLO_OUT2_CFG_ADDR(x), m)
2521 #define HWIO_WBM_R0_MLO_OUT2_CFG_OUT(x, v)            \
2522                 out_dword(HWIO_WBM_R0_MLO_OUT2_CFG_ADDR(x),v)
2523 #define HWIO_WBM_R0_MLO_OUT2_CFG_OUTM(x,m,v) \
2524                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT2_CFG_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT2_CFG_IN(x))
2525 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM2_BMSK                                                                           0x3c0
2526 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM2_SHFT                                                                               6
2527 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM2_ENABLE_BMSK                                                                     0x20
2528 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM2_ENABLE_SHFT                                                                        5
2529 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM1_BMSK                                                                            0x1e
2530 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM1_SHFT                                                                               1
2531 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM1_ENABLE_BMSK                                                                      0x1
2532 #define HWIO_WBM_R0_MLO_OUT2_CFG_RBM1_ENABLE_SHFT                                                                        0
2533 
2534 #define HWIO_WBM_R0_MISC_RING_ENABLE_ADDR(x)                                                                    ((x) + 0x30)
2535 #define HWIO_WBM_R0_MISC_RING_ENABLE_PHYS(x)                                                                    ((x) + 0x30)
2536 #define HWIO_WBM_R0_MISC_RING_ENABLE_OFFS                                                                       (0x30)
2537 #define HWIO_WBM_R0_MISC_RING_ENABLE_RMSK                                                                           0x1fff
2538 #define HWIO_WBM_R0_MISC_RING_ENABLE_POR                                                                        0x00001fff
2539 #define HWIO_WBM_R0_MISC_RING_ENABLE_POR_RMSK                                                                   0xffffffff
2540 #define HWIO_WBM_R0_MISC_RING_ENABLE_ATTR                                                                                    0x3
2541 #define HWIO_WBM_R0_MISC_RING_ENABLE_IN(x)            \
2542                 in_dword(HWIO_WBM_R0_MISC_RING_ENABLE_ADDR(x))
2543 #define HWIO_WBM_R0_MISC_RING_ENABLE_INM(x, m)            \
2544                 in_dword_masked(HWIO_WBM_R0_MISC_RING_ENABLE_ADDR(x), m)
2545 #define HWIO_WBM_R0_MISC_RING_ENABLE_OUT(x, v)            \
2546                 out_dword(HWIO_WBM_R0_MISC_RING_ENABLE_ADDR(x),v)
2547 #define HWIO_WBM_R0_MISC_RING_ENABLE_OUTM(x,m,v) \
2548                 out_dword_masked_ns(HWIO_WBM_R0_MISC_RING_ENABLE_ADDR(x),m,v,HWIO_WBM_R0_MISC_RING_ENABLE_IN(x))
2549 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT4_MLO_RELEASE_RING_ENABLE_BMSK                                      0x1000
2550 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT4_MLO_RELEASE_RING_ENABLE_SHFT                                          12
2551 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT3_MLO_RELEASE_RING_ENABLE_BMSK                                       0x800
2552 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT3_MLO_RELEASE_RING_ENABLE_SHFT                                          11
2553 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT2_MLO_RELEASE_RING_ENABLE_BMSK                                       0x400
2554 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT2_MLO_RELEASE_RING_ENABLE_SHFT                                          10
2555 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT1_MLO_RELEASE_RING_ENABLE_BMSK                                       0x200
2556 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2WBM_OUT1_MLO_RELEASE_RING_ENABLE_SHFT                                           9
2557 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW6_RELEASE_RING_ENABLE_BMSK                                                0x100
2558 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW6_RELEASE_RING_ENABLE_SHFT                                                    8
2559 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW5_RELEASE_RING_ENABLE_BMSK                                                 0x80
2560 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW5_RELEASE_RING_ENABLE_SHFT                                                    7
2561 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM_ERROR_RELEASE_RING_ENABLE_BMSK                                               0x40
2562 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM_ERROR_RELEASE_RING_ENABLE_SHFT                                                  6
2563 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW4_RELEASE_RING_ENABLE_BMSK                                                 0x20
2564 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW4_RELEASE_RING_ENABLE_SHFT                                                    5
2565 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW3_RELEASE_RING_ENABLE_BMSK                                                 0x10
2566 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW3_RELEASE_RING_ENABLE_SHFT                                                    4
2567 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW2_RELEASE_RING_ENABLE_BMSK                                                  0x8
2568 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW2_RELEASE_RING_ENABLE_SHFT                                                    3
2569 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW1_RELEASE_RING_ENABLE_BMSK                                                  0x4
2570 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW1_RELEASE_RING_ENABLE_SHFT                                                    2
2571 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW0_RELEASE_RING_ENABLE_BMSK                                                  0x2
2572 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2SW0_RELEASE_RING_ENABLE_SHFT                                                    1
2573 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2FW_RELEASE_RING_ENABLE_BMSK                                                   0x1
2574 #define HWIO_WBM_R0_MISC_RING_ENABLE_WBM2FW_RELEASE_RING_ENABLE_SHFT                                                     0
2575 
2576 #define HWIO_WBM_R0_RELEASE_RING_STATUS_ADDR(x)                                                                 ((x) + 0x34)
2577 #define HWIO_WBM_R0_RELEASE_RING_STATUS_PHYS(x)                                                                 ((x) + 0x34)
2578 #define HWIO_WBM_R0_RELEASE_RING_STATUS_OFFS                                                                    (0x34)
2579 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RMSK                                                                          0xfe
2580 #define HWIO_WBM_R0_RELEASE_RING_STATUS_POR                                                                     0x00000000
2581 #define HWIO_WBM_R0_RELEASE_RING_STATUS_POR_RMSK                                                                0xffffffff
2582 #define HWIO_WBM_R0_RELEASE_RING_STATUS_ATTR                                                                                 0x1
2583 #define HWIO_WBM_R0_RELEASE_RING_STATUS_IN(x)            \
2584                 in_dword(HWIO_WBM_R0_RELEASE_RING_STATUS_ADDR(x))
2585 #define HWIO_WBM_R0_RELEASE_RING_STATUS_INM(x, m)            \
2586                 in_dword_masked(HWIO_WBM_R0_RELEASE_RING_STATUS_ADDR(x), m)
2587 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA2_RELEASE_RING_NOT_IDLE_BMSK                                             0x80
2588 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA2_RELEASE_RING_NOT_IDLE_SHFT                                                7
2589 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA1_RELEASE_RING_NOT_IDLE_BMSK                                             0x40
2590 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA1_RELEASE_RING_NOT_IDLE_SHFT                                                6
2591 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA0_RELEASE_RING_NOT_IDLE_BMSK                                             0x20
2592 #define HWIO_WBM_R0_RELEASE_RING_STATUS_RXDMA0_RELEASE_RING_NOT_IDLE_SHFT                                                5
2593 #define HWIO_WBM_R0_RELEASE_RING_STATUS_FW_RELEASE_RING_NOT_IDLE_BMSK                                                 0x10
2594 #define HWIO_WBM_R0_RELEASE_RING_STATUS_FW_RELEASE_RING_NOT_IDLE_SHFT                                                    4
2595 #define HWIO_WBM_R0_RELEASE_RING_STATUS_SW_RELEASE_RING_NOT_IDLE_BMSK                                                  0x8
2596 #define HWIO_WBM_R0_RELEASE_RING_STATUS_SW_RELEASE_RING_NOT_IDLE_SHFT                                                    3
2597 #define HWIO_WBM_R0_RELEASE_RING_STATUS_REO_RELEASE_RING_NOT_IDLE_BMSK                                                 0x4
2598 #define HWIO_WBM_R0_RELEASE_RING_STATUS_REO_RELEASE_RING_NOT_IDLE_SHFT                                                   2
2599 #define HWIO_WBM_R0_RELEASE_RING_STATUS_TQM_RELEASE_RING_NOT_IDLE_BMSK                                                 0x2
2600 #define HWIO_WBM_R0_RELEASE_RING_STATUS_TQM_RELEASE_RING_NOT_IDLE_SHFT                                                   1
2601 
2602 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_ADDR(x)                                                               ((x) + 0x38)
2603 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_PHYS(x)                                                               ((x) + 0x38)
2604 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_OFFS                                                                  (0x38)
2605 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_RMSK                                                                        0x1e
2606 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_POR                                                                   0x00000000
2607 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_POR_RMSK                                                              0xffffffff
2608 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_ATTR                                                                               0x1
2609 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_IN(x)            \
2610                 in_dword(HWIO_WBM_R0_RELEASE_RING_STATUS_2_ADDR(x))
2611 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_INM(x, m)            \
2612                 in_dword_masked(HWIO_WBM_R0_RELEASE_RING_STATUS_2_ADDR(x), m)
2613 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN4_MLO_RING_NOT_IDLE_BMSK                                          0x10
2614 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN4_MLO_RING_NOT_IDLE_SHFT                                             4
2615 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN3_MLO_RING_NOT_IDLE_BMSK                                           0x8
2616 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN3_MLO_RING_NOT_IDLE_SHFT                                             3
2617 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN2_MLO_RING_NOT_IDLE_BMSK                                           0x4
2618 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN2_MLO_RING_NOT_IDLE_SHFT                                             2
2619 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN1_MLO_RING_NOT_IDLE_BMSK                                           0x2
2620 #define HWIO_WBM_R0_RELEASE_RING_STATUS_2_WBM2WBM_IN1_MLO_RING_NOT_IDLE_SHFT                                             1
2621 
2622 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_ADDR(x)                                                                ((x) + 0x3c)
2623 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_PHYS(x)                                                                ((x) + 0x3c)
2624 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_OFFS                                                                   (0x3c)
2625 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_RMSK                                                                      0xfffff
2626 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_POR                                                                    0x00000000
2627 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_POR_RMSK                                                               0xffffffff
2628 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_ATTR                                                                                0x3
2629 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_IN(x)            \
2630                 in_dword(HWIO_WBM_R0_DUP_DET_START_COOKIE_ADDR(x))
2631 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_INM(x, m)            \
2632                 in_dword_masked(HWIO_WBM_R0_DUP_DET_START_COOKIE_ADDR(x), m)
2633 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_OUT(x, v)            \
2634                 out_dword(HWIO_WBM_R0_DUP_DET_START_COOKIE_ADDR(x),v)
2635 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_OUTM(x,m,v) \
2636                 out_dword_masked_ns(HWIO_WBM_R0_DUP_DET_START_COOKIE_ADDR(x),m,v,HWIO_WBM_R0_DUP_DET_START_COOKIE_IN(x))
2637 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_DUP_DET_START_COOKIE_BMSK                                                 0xfffff
2638 #define HWIO_WBM_R0_DUP_DET_START_COOKIE_DUP_DET_START_COOKIE_SHFT                                                       0
2639 
2640 #define HWIO_WBM_R0_SW_COOKIE_CFG0_ADDR(x)                                                                      ((x) + 0x40)
2641 #define HWIO_WBM_R0_SW_COOKIE_CFG0_PHYS(x)                                                                      ((x) + 0x40)
2642 #define HWIO_WBM_R0_SW_COOKIE_CFG0_OFFS                                                                         (0x40)
2643 #define HWIO_WBM_R0_SW_COOKIE_CFG0_RMSK                                                                         0xffffffff
2644 #define HWIO_WBM_R0_SW_COOKIE_CFG0_POR                                                                          0x00000000
2645 #define HWIO_WBM_R0_SW_COOKIE_CFG0_POR_RMSK                                                                     0xffffffff
2646 #define HWIO_WBM_R0_SW_COOKIE_CFG0_ATTR                                                                                      0x3
2647 #define HWIO_WBM_R0_SW_COOKIE_CFG0_IN(x)            \
2648                 in_dword(HWIO_WBM_R0_SW_COOKIE_CFG0_ADDR(x))
2649 #define HWIO_WBM_R0_SW_COOKIE_CFG0_INM(x, m)            \
2650                 in_dword_masked(HWIO_WBM_R0_SW_COOKIE_CFG0_ADDR(x), m)
2651 #define HWIO_WBM_R0_SW_COOKIE_CFG0_OUT(x, v)            \
2652                 out_dword(HWIO_WBM_R0_SW_COOKIE_CFG0_ADDR(x),v)
2653 #define HWIO_WBM_R0_SW_COOKIE_CFG0_OUTM(x,m,v) \
2654                 out_dword_masked_ns(HWIO_WBM_R0_SW_COOKIE_CFG0_ADDR(x),m,v,HWIO_WBM_R0_SW_COOKIE_CFG0_IN(x))
2655 #define HWIO_WBM_R0_SW_COOKIE_CFG0_CMEM_LUT_BASE_ADDR_31_0_BMSK                                                 0xffffffff
2656 #define HWIO_WBM_R0_SW_COOKIE_CFG0_CMEM_LUT_BASE_ADDR_31_0_SHFT                                                          0
2657 
2658 #define HWIO_WBM_R0_SW_COOKIE_CFG1_ADDR(x)                                                                      ((x) + 0x44)
2659 #define HWIO_WBM_R0_SW_COOKIE_CFG1_PHYS(x)                                                                      ((x) + 0x44)
2660 #define HWIO_WBM_R0_SW_COOKIE_CFG1_OFFS                                                                         (0x44)
2661 #define HWIO_WBM_R0_SW_COOKIE_CFG1_RMSK                                                                            0x7ffff
2662 #define HWIO_WBM_R0_SW_COOKIE_CFG1_POR                                                                          0x00011700
2663 #define HWIO_WBM_R0_SW_COOKIE_CFG1_POR_RMSK                                                                     0xffffffff
2664 #define HWIO_WBM_R0_SW_COOKIE_CFG1_ATTR                                                                                      0x3
2665 #define HWIO_WBM_R0_SW_COOKIE_CFG1_IN(x)            \
2666                 in_dword(HWIO_WBM_R0_SW_COOKIE_CFG1_ADDR(x))
2667 #define HWIO_WBM_R0_SW_COOKIE_CFG1_INM(x, m)            \
2668                 in_dword_masked(HWIO_WBM_R0_SW_COOKIE_CFG1_ADDR(x), m)
2669 #define HWIO_WBM_R0_SW_COOKIE_CFG1_OUT(x, v)            \
2670                 out_dword(HWIO_WBM_R0_SW_COOKIE_CFG1_ADDR(x),v)
2671 #define HWIO_WBM_R0_SW_COOKIE_CFG1_OUTM(x,m,v) \
2672                 out_dword_masked_ns(HWIO_WBM_R0_SW_COOKIE_CFG1_ADDR(x),m,v,HWIO_WBM_R0_SW_COOKIE_CFG1_IN(x))
2673 #define HWIO_WBM_R0_SW_COOKIE_CFG1_PAGE_ALIGNMENT_BMSK                                                             0x40000
2674 #define HWIO_WBM_R0_SW_COOKIE_CFG1_PAGE_ALIGNMENT_SHFT                                                                  18
2675 #define HWIO_WBM_R0_SW_COOKIE_CFG1_COOKIE_OFFSET_MSB_BMSK                                                          0x3e000
2676 #define HWIO_WBM_R0_SW_COOKIE_CFG1_COOKIE_OFFSET_MSB_SHFT                                                               13
2677 #define HWIO_WBM_R0_SW_COOKIE_CFG1_COOKIE_PAGE_MSB_BMSK                                                             0x1f00
2678 #define HWIO_WBM_R0_SW_COOKIE_CFG1_COOKIE_PAGE_MSB_SHFT                                                                  8
2679 #define HWIO_WBM_R0_SW_COOKIE_CFG1_CMEM_LUT_BASE_ADDR_39_32_BMSK                                                      0xff
2680 #define HWIO_WBM_R0_SW_COOKIE_CFG1_CMEM_LUT_BASE_ADDR_39_32_SHFT                                                         0
2681 
2682 #define HWIO_WBM_R0_BP_WARNING_STATUS_ADDR(x)                                                                   ((x) + 0x48)
2683 #define HWIO_WBM_R0_BP_WARNING_STATUS_PHYS(x)                                                                   ((x) + 0x48)
2684 #define HWIO_WBM_R0_BP_WARNING_STATUS_OFFS                                                                      (0x48)
2685 #define HWIO_WBM_R0_BP_WARNING_STATUS_RMSK                                                                      0xffffffff
2686 #define HWIO_WBM_R0_BP_WARNING_STATUS_POR                                                                       0x00000000
2687 #define HWIO_WBM_R0_BP_WARNING_STATUS_POR_RMSK                                                                  0xffffffff
2688 #define HWIO_WBM_R0_BP_WARNING_STATUS_ATTR                                                                                   0x1
2689 #define HWIO_WBM_R0_BP_WARNING_STATUS_IN(x)            \
2690                 in_dword(HWIO_WBM_R0_BP_WARNING_STATUS_ADDR(x))
2691 #define HWIO_WBM_R0_BP_WARNING_STATUS_INM(x, m)            \
2692                 in_dword_masked(HWIO_WBM_R0_BP_WARNING_STATUS_ADDR(x), m)
2693 #define HWIO_WBM_R0_BP_WARNING_STATUS_BP_STATUS_BMSK                                                            0xffffffff
2694 #define HWIO_WBM_R0_BP_WARNING_STATUS_BP_STATUS_SHFT                                                                     0
2695 
2696 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_ADDR(x)                                                             ((x) + 0x4c)
2697 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_PHYS(x)                                                             ((x) + 0x4c)
2698 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_OFFS                                                                (0x4c)
2699 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_RMSK                                                                      0x3f
2700 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_POR                                                                 0x00000000
2701 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_POR_RMSK                                                            0xffffffff
2702 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_ATTR                                                                             0x1
2703 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_IN(x)            \
2704                 in_dword(HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_ADDR(x))
2705 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_INM(x, m)            \
2706                 in_dword_masked(HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_ADDR(x), m)
2707 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA2_BUF_RING_NOT_IDLE_BMSK                                         0x20
2708 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA2_BUF_RING_NOT_IDLE_SHFT                                            5
2709 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA1_BUF_RING_NOT_IDLE_BMSK                                         0x10
2710 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA1_BUF_RING_NOT_IDLE_SHFT                                            4
2711 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA0_BUF_RING_NOT_IDLE_BMSK                                          0x8
2712 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2RXDMA0_BUF_RING_NOT_IDLE_SHFT                                            3
2713 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2FW_BUF_RING_NOT_IDLE_BMSK                                              0x4
2714 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2FW_BUF_RING_NOT_IDLE_SHFT                                                2
2715 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2SW_BUF_RING_NOT_IDLE_BMSK                                              0x2
2716 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2SW_BUF_RING_NOT_IDLE_SHFT                                                1
2717 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2PPE_BUF_RING_NOT_IDLE_BMSK                                             0x1
2718 #define HWIO_WBM_R0_MSDU_BUFFER_RING_STATUS_WBM2PPE_BUF_RING_NOT_IDLE_SHFT                                               0
2719 
2720 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_ADDR(x)                                                               ((x) + 0x50)
2721 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_PHYS(x)                                                               ((x) + 0x50)
2722 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_OFFS                                                                  (0x50)
2723 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_RMSK                                                                        0x7f
2724 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_POR                                                                   0x00000000
2725 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_POR_RMSK                                                              0xffffffff
2726 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_ATTR                                                                               0x1
2727 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_IN(x)            \
2728                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_STATUS_ADDR(x))
2729 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_INM(x, m)            \
2730                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_STATUS_ADDR(x), m)
2731 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA2_LINK_RING_NOT_IDLE_BMSK                                          0x40
2732 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA2_LINK_RING_NOT_IDLE_SHFT                                             6
2733 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA1_LINK_RING_NOT_IDLE_BMSK                                          0x20
2734 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA1_LINK_RING_NOT_IDLE_SHFT                                             5
2735 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA0_LINK_RING_NOT_IDLE_BMSK                                          0x10
2736 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2RXDMA0_LINK_RING_NOT_IDLE_SHFT                                             4
2737 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2FW_LINK_RING_NOT_IDLE_BMSK                                               0x8
2738 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2FW_LINK_RING_NOT_IDLE_SHFT                                                 3
2739 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2SW_LINK_RING_NOT_IDLE_BMSK                                               0x4
2740 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2SW_LINK_RING_NOT_IDLE_SHFT                                                 2
2741 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2REO_LINK_RING_NOT_IDLE_BMSK                                              0x2
2742 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2REO_LINK_RING_NOT_IDLE_SHFT                                                1
2743 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2TQM_LINK_RING_NOT_IDLE_BMSK                                              0x1
2744 #define HWIO_WBM_R0_LINK_DESC_RING_STATUS_WBM2TQM_LINK_RING_NOT_IDLE_SHFT                                                0
2745 
2746 #define HWIO_WBM_R0_MISC_RING_STATUS_ADDR(x)                                                                    ((x) + 0x54)
2747 #define HWIO_WBM_R0_MISC_RING_STATUS_PHYS(x)                                                                    ((x) + 0x54)
2748 #define HWIO_WBM_R0_MISC_RING_STATUS_OFFS                                                                       (0x54)
2749 #define HWIO_WBM_R0_MISC_RING_STATUS_RMSK                                                                           0x1fff
2750 #define HWIO_WBM_R0_MISC_RING_STATUS_POR                                                                        0x00000000
2751 #define HWIO_WBM_R0_MISC_RING_STATUS_POR_RMSK                                                                   0xffffffff
2752 #define HWIO_WBM_R0_MISC_RING_STATUS_ATTR                                                                                    0x1
2753 #define HWIO_WBM_R0_MISC_RING_STATUS_IN(x)            \
2754                 in_dword(HWIO_WBM_R0_MISC_RING_STATUS_ADDR(x))
2755 #define HWIO_WBM_R0_MISC_RING_STATUS_INM(x, m)            \
2756                 in_dword_masked(HWIO_WBM_R0_MISC_RING_STATUS_ADDR(x), m)
2757 #define HWIO_WBM_R0_MISC_RING_STATUS_SW6_BUFFER_RING_NOT_IDLE_BMSK                                                  0x1000
2758 #define HWIO_WBM_R0_MISC_RING_STATUS_SW6_BUFFER_RING_NOT_IDLE_SHFT                                                      12
2759 #define HWIO_WBM_R0_MISC_RING_STATUS_SW5_BUFFER_RING_NOT_IDLE_BMSK                                                   0x800
2760 #define HWIO_WBM_R0_MISC_RING_STATUS_SW5_BUFFER_RING_NOT_IDLE_SHFT                                                      11
2761 #define HWIO_WBM_R0_MISC_RING_STATUS_ERROR_RELEASE_RING_NOT_IDLE_BMSK                                                0x400
2762 #define HWIO_WBM_R0_MISC_RING_STATUS_ERROR_RELEASE_RING_NOT_IDLE_SHFT                                                   10
2763 #define HWIO_WBM_R0_MISC_RING_STATUS_SW4_BUFFER_RING_NOT_IDLE_BMSK                                                   0x200
2764 #define HWIO_WBM_R0_MISC_RING_STATUS_SW4_BUFFER_RING_NOT_IDLE_SHFT                                                       9
2765 #define HWIO_WBM_R0_MISC_RING_STATUS_SW3_BUFFER_RING_NOT_IDLE_BMSK                                                   0x100
2766 #define HWIO_WBM_R0_MISC_RING_STATUS_SW3_BUFFER_RING_NOT_IDLE_SHFT                                                       8
2767 #define HWIO_WBM_R0_MISC_RING_STATUS_SW2_BUFFER_RING_NOT_IDLE_BMSK                                                    0x80
2768 #define HWIO_WBM_R0_MISC_RING_STATUS_SW2_BUFFER_RING_NOT_IDLE_SHFT                                                       7
2769 #define HWIO_WBM_R0_MISC_RING_STATUS_SW1_BUFFER_RING_NOT_IDLE_BMSK                                                    0x40
2770 #define HWIO_WBM_R0_MISC_RING_STATUS_SW1_BUFFER_RING_NOT_IDLE_SHFT                                                       6
2771 #define HWIO_WBM_R0_MISC_RING_STATUS_SW0_BUFFER_RING_NOT_IDLE_BMSK                                                    0x20
2772 #define HWIO_WBM_R0_MISC_RING_STATUS_SW0_BUFFER_RING_NOT_IDLE_SHFT                                                       5
2773 #define HWIO_WBM_R0_MISC_RING_STATUS_FW_BUFFER_RING_NOT_IDLE_BMSK                                                     0x10
2774 #define HWIO_WBM_R0_MISC_RING_STATUS_FW_BUFFER_RING_NOT_IDLE_SHFT                                                        4
2775 #define HWIO_WBM_R0_MISC_RING_STATUS_LINK_IDLE_LIST_CONSUMER_NOT_IDLE_BMSK                                             0x8
2776 #define HWIO_WBM_R0_MISC_RING_STATUS_LINK_IDLE_LIST_CONSUMER_NOT_IDLE_SHFT                                               3
2777 #define HWIO_WBM_R0_MISC_RING_STATUS_LINK_IDLE_LIST_PRODUCER_NOT_IDLE_BMSK                                             0x4
2778 #define HWIO_WBM_R0_MISC_RING_STATUS_LINK_IDLE_LIST_PRODUCER_NOT_IDLE_SHFT                                               2
2779 #define HWIO_WBM_R0_MISC_RING_STATUS_BUFFER_IDLE_LIST_CONSUMER_NOT_IDLE_BMSK                                           0x2
2780 #define HWIO_WBM_R0_MISC_RING_STATUS_BUFFER_IDLE_LIST_CONSUMER_NOT_IDLE_SHFT                                             1
2781 #define HWIO_WBM_R0_MISC_RING_STATUS_BUFFER_IDLE_LIST_PRODUCER_NOT_IDLE_BMSK                                           0x1
2782 #define HWIO_WBM_R0_MISC_RING_STATUS_BUFFER_IDLE_LIST_PRODUCER_NOT_IDLE_SHFT                                             0
2783 
2784 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_ADDR(x)                                                                  ((x) + 0x58)
2785 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_PHYS(x)                                                                  ((x) + 0x58)
2786 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_OFFS                                                                     (0x58)
2787 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_RMSK                                                                        0x13fff
2788 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_POR                                                                      0x00000000
2789 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_POR_RMSK                                                                 0xffffffff
2790 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_ATTR                                                                                  0x3
2791 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_IN(x)            \
2792                 in_dword(HWIO_WBM_R0_RELEASE_RING_FLUSH_ADDR(x))
2793 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_INM(x, m)            \
2794                 in_dword_masked(HWIO_WBM_R0_RELEASE_RING_FLUSH_ADDR(x), m)
2795 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_OUT(x, v)            \
2796                 out_dword(HWIO_WBM_R0_RELEASE_RING_FLUSH_ADDR(x),v)
2797 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_OUTM(x,m,v) \
2798                 out_dword_masked_ns(HWIO_WBM_R0_RELEASE_RING_FLUSH_ADDR(x),m,v,HWIO_WBM_R0_RELEASE_RING_FLUSH_IN(x))
2799 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_RELEASE_RING_AGE_IN_FLUSH_BMSK                                              0x10000
2800 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_RELEASE_RING_AGE_IN_FLUSH_SHFT                                                   16
2801 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_SW_RELEASE_FIFO_FLUSH_BMSK                                                   0x2000
2802 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_SW_RELEASE_FIFO_FLUSH_SHFT                                                       13
2803 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_SW_RELEASE_RING_AGE_FLUSH_BMSK                                               0x1000
2804 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_SW_RELEASE_RING_AGE_FLUSH_SHFT                                                   12
2805 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_RELEASE_RING_AGE_TIMEOUT_BMSK                                                 0xfff
2806 #define HWIO_WBM_R0_RELEASE_RING_FLUSH_RELEASE_RING_AGE_TIMEOUT_SHFT                                                     0
2807 
2808 #define HWIO_WBM_R0_IDLE_STATUS_ADDR(x)                                                                         ((x) + 0x5c)
2809 #define HWIO_WBM_R0_IDLE_STATUS_PHYS(x)                                                                         ((x) + 0x5c)
2810 #define HWIO_WBM_R0_IDLE_STATUS_OFFS                                                                            (0x5c)
2811 #define HWIO_WBM_R0_IDLE_STATUS_RMSK                                                                              0x77ffff
2812 #define HWIO_WBM_R0_IDLE_STATUS_POR                                                                             0x00000000
2813 #define HWIO_WBM_R0_IDLE_STATUS_POR_RMSK                                                                        0xffffffff
2814 #define HWIO_WBM_R0_IDLE_STATUS_ATTR                                                                                         0x1
2815 #define HWIO_WBM_R0_IDLE_STATUS_IN(x)            \
2816                 in_dword(HWIO_WBM_R0_IDLE_STATUS_ADDR(x))
2817 #define HWIO_WBM_R0_IDLE_STATUS_INM(x, m)            \
2818                 in_dword_masked(HWIO_WBM_R0_IDLE_STATUS_ADDR(x), m)
2819 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT4_MLO_PROD_FIFO_IN_IDLE_BMSK                                           0x400000
2820 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT4_MLO_PROD_FIFO_IN_IDLE_SHFT                                                 22
2821 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT3_MLO_PROD_FIFO_IN_IDLE_BMSK                                           0x200000
2822 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT3_MLO_PROD_FIFO_IN_IDLE_SHFT                                                 21
2823 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT2_MLO_PROD_FIFO_IN_IDLE_BMSK                                           0x100000
2824 #define HWIO_WBM_R0_IDLE_STATUS_WBM2WBM_OUT2_MLO_PROD_FIFO_IN_IDLE_SHFT                                                 20
2825 #define HWIO_WBM_R0_IDLE_STATUS_SW6_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                  0x40000
2826 #define HWIO_WBM_R0_IDLE_STATUS_SW6_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                       18
2827 #define HWIO_WBM_R0_IDLE_STATUS_SW5_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                  0x20000
2828 #define HWIO_WBM_R0_IDLE_STATUS_SW5_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                       17
2829 #define HWIO_WBM_R0_IDLE_STATUS_ERROR_RELEASE_PROD_FIFO_IN_IDLE_BMSK                                               0x10000
2830 #define HWIO_WBM_R0_IDLE_STATUS_ERROR_RELEASE_PROD_FIFO_IN_IDLE_SHFT                                                    16
2831 #define HWIO_WBM_R0_IDLE_STATUS_ALL_IN_IDLE_BMSK                                                                    0x8000
2832 #define HWIO_WBM_R0_IDLE_STATUS_ALL_IN_IDLE_SHFT                                                                        15
2833 #define HWIO_WBM_R0_IDLE_STATUS_ALL_APPLICATION_LOGIC_IN_IDLE_BMSK                                                  0x4000
2834 #define HWIO_WBM_R0_IDLE_STATUS_ALL_APPLICATION_LOGIC_IN_IDLE_SHFT                                                      14
2835 #define HWIO_WBM_R0_IDLE_STATUS_ALL_CONSUMER_RINGS_IN_IDLE_BMSK                                                     0x2000
2836 #define HWIO_WBM_R0_IDLE_STATUS_ALL_CONSUMER_RINGS_IN_IDLE_SHFT                                                         13
2837 #define HWIO_WBM_R0_IDLE_STATUS_ALL_PRODUCER_RINGS_IN_IDLE_BMSK                                                     0x1000
2838 #define HWIO_WBM_R0_IDLE_STATUS_ALL_PRODUCER_RINGS_IN_IDLE_SHFT                                                         12
2839 #define HWIO_WBM_R0_IDLE_STATUS_SW4_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                    0x800
2840 #define HWIO_WBM_R0_IDLE_STATUS_SW4_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                       11
2841 #define HWIO_WBM_R0_IDLE_STATUS_SW3_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                    0x400
2842 #define HWIO_WBM_R0_IDLE_STATUS_SW3_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                       10
2843 #define HWIO_WBM_R0_IDLE_STATUS_SW2_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                    0x200
2844 #define HWIO_WBM_R0_IDLE_STATUS_SW2_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                        9
2845 #define HWIO_WBM_R0_IDLE_STATUS_SW1_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                    0x100
2846 #define HWIO_WBM_R0_IDLE_STATUS_SW1_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                        8
2847 #define HWIO_WBM_R0_IDLE_STATUS_SW0_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                     0x80
2848 #define HWIO_WBM_R0_IDLE_STATUS_SW0_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                        7
2849 #define HWIO_WBM_R0_IDLE_STATUS_FW_BUFFER_PROD_FIFO_IN_IDLE_BMSK                                                      0x40
2850 #define HWIO_WBM_R0_IDLE_STATUS_FW_BUFFER_PROD_FIFO_IN_IDLE_SHFT                                                         6
2851 #define HWIO_WBM_R0_IDLE_STATUS_LINK_DESC_ZERO_OUT_FIFO_IN_IDLE_BMSK                                                  0x20
2852 #define HWIO_WBM_R0_IDLE_STATUS_LINK_DESC_ZERO_OUT_FIFO_IN_IDLE_SHFT                                                     5
2853 #define HWIO_WBM_R0_IDLE_STATUS_LINK_IDLE_LIST_DIST_FIFO_IN_IDLE_BMSK                                                 0x10
2854 #define HWIO_WBM_R0_IDLE_STATUS_LINK_IDLE_LIST_DIST_FIFO_IN_IDLE_SHFT                                                    4
2855 #define HWIO_WBM_R0_IDLE_STATUS_LINK_IDLE_LIST_PROD_FIFO_IN_IDLE_BMSK                                                  0x8
2856 #define HWIO_WBM_R0_IDLE_STATUS_LINK_IDLE_LIST_PROD_FIFO_IN_IDLE_SHFT                                                    3
2857 #define HWIO_WBM_R0_IDLE_STATUS_BUFFER_IDLE_LIST_DIST_FIFO_IN_IDLE_BMSK                                                0x4
2858 #define HWIO_WBM_R0_IDLE_STATUS_BUFFER_IDLE_LIST_DIST_FIFO_IN_IDLE_SHFT                                                  2
2859 #define HWIO_WBM_R0_IDLE_STATUS_BUFFER_IDLE_LIST_PROD_FIFO_IN_IDLE_BMSK                                                0x2
2860 #define HWIO_WBM_R0_IDLE_STATUS_BUFFER_IDLE_LIST_PROD_FIFO_IN_IDLE_SHFT                                                  1
2861 #define HWIO_WBM_R0_IDLE_STATUS_RELEASE_PARSER_FIFO_IN_IDLE_BMSK                                                       0x1
2862 #define HWIO_WBM_R0_IDLE_STATUS_RELEASE_PARSER_FIFO_IN_IDLE_SHFT                                                         0
2863 
2864 #define HWIO_WBM_R0_IDLE_SEQUENCE_ADDR(x)                                                                       ((x) + 0x70)
2865 #define HWIO_WBM_R0_IDLE_SEQUENCE_PHYS(x)                                                                       ((x) + 0x70)
2866 #define HWIO_WBM_R0_IDLE_SEQUENCE_OFFS                                                                          (0x70)
2867 #define HWIO_WBM_R0_IDLE_SEQUENCE_RMSK                                                                                0x3f
2868 #define HWIO_WBM_R0_IDLE_SEQUENCE_POR                                                                           0x00000000
2869 #define HWIO_WBM_R0_IDLE_SEQUENCE_POR_RMSK                                                                      0xffffffff
2870 #define HWIO_WBM_R0_IDLE_SEQUENCE_ATTR                                                                                       0x1
2871 #define HWIO_WBM_R0_IDLE_SEQUENCE_IN(x)            \
2872                 in_dword(HWIO_WBM_R0_IDLE_SEQUENCE_ADDR(x))
2873 #define HWIO_WBM_R0_IDLE_SEQUENCE_INM(x, m)            \
2874                 in_dword_masked(HWIO_WBM_R0_IDLE_SEQUENCE_ADDR(x), m)
2875 #define HWIO_WBM_R0_IDLE_SEQUENCE_WBM_RELEASE_RING_NOT_EMPTY_BMSK                                                     0x20
2876 #define HWIO_WBM_R0_IDLE_SEQUENCE_WBM_RELEASE_RING_NOT_EMPTY_SHFT                                                        5
2877 #define HWIO_WBM_R0_IDLE_SEQUENCE_WBM_IN_IDLE_BMSK                                                                    0x10
2878 #define HWIO_WBM_R0_IDLE_SEQUENCE_WBM_IN_IDLE_SHFT                                                                       4
2879 #define HWIO_WBM_R0_IDLE_SEQUENCE_IDLE_SEQUENCE_STATE_BMSK                                                             0xf
2880 #define HWIO_WBM_R0_IDLE_SEQUENCE_IDLE_SEQUENCE_STATE_SHFT                                                               0
2881 
2882 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_ADDR(x)                                                                 ((x) + 0x74)
2883 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_PHYS(x)                                                                 ((x) + 0x74)
2884 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_OFFS                                                                    (0x74)
2885 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_RMSK                                                                           0x7
2886 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_POR                                                                     0x00000000
2887 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_POR_RMSK                                                                0xffffffff
2888 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_ATTR                                                                                 0x3
2889 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_IN(x)            \
2890                 in_dword(HWIO_WBM_R0_MSDU_PARSER_CONTROL_ADDR(x))
2891 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_INM(x, m)            \
2892                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_CONTROL_ADDR(x), m)
2893 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_OUT(x, v)            \
2894                 out_dword(HWIO_WBM_R0_MSDU_PARSER_CONTROL_ADDR(x),v)
2895 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_OUTM(x,m,v) \
2896                 out_dword_masked_ns(HWIO_WBM_R0_MSDU_PARSER_CONTROL_ADDR(x),m,v,HWIO_WBM_R0_MSDU_PARSER_CONTROL_IN(x))
2897 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_DISABLE_CACHE_2_BMSK                                                           0x4
2898 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_DISABLE_CACHE_2_SHFT                                                             2
2899 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_FLUSH_CACHE_2_BMSK                                                             0x2
2900 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_FLUSH_CACHE_2_SHFT                                                               1
2901 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_FLUSH_CACHE_1_BMSK                                                             0x1
2902 #define HWIO_WBM_R0_MSDU_PARSER_CONTROL_FLUSH_CACHE_1_SHFT                                                               0
2903 
2904 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_ADDR(x)                                                                  ((x) + 0x78)
2905 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_PHYS(x)                                                                  ((x) + 0x78)
2906 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_OFFS                                                                     (0x78)
2907 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_RMSK                                                                          0xfff
2908 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_POR                                                                      0x00000441
2909 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_POR_RMSK                                                                 0xffffffff
2910 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_ATTR                                                                                  0x1
2911 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_IN(x)            \
2912                 in_dword(HWIO_WBM_R0_MSDU_PARSER_STATUS_ADDR(x))
2913 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_INM(x, m)            \
2914                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_STATUS_ADDR(x), m)
2915 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_FLUSH_CACHE_1_DONE_BMSK                                                       0x800
2916 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_FLUSH_CACHE_1_DONE_SHFT                                                          11
2917 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_PARSER_CMD_FIFO_EMPTY_BMSK                                               0x400
2918 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_PARSER_CMD_FIFO_EMPTY_SHFT                                                  10
2919 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_DELINK_PARSER_STATE_BMSK                                                 0x3c0
2920 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_DELINK_PARSER_STATE_SHFT                                                     6
2921 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_PARSER_CMD_FIFO_IN_IDLE_BMSK                                              0x20
2922 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_MSDU_PARSER_CMD_FIFO_IN_IDLE_SHFT                                                 5
2923 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_CACHE_1_STATE_BMSK                                                             0x1f
2924 #define HWIO_WBM_R0_MSDU_PARSER_STATUS_CACHE_1_STATE_SHFT                                                                0
2925 
2926 #define HWIO_WBM_R0_MISC_CONTROL_ADDR(x)                                                                        ((x) + 0x7c)
2927 #define HWIO_WBM_R0_MISC_CONTROL_PHYS(x)                                                                        ((x) + 0x7c)
2928 #define HWIO_WBM_R0_MISC_CONTROL_OFFS                                                                           (0x7c)
2929 #define HWIO_WBM_R0_MISC_CONTROL_RMSK                                                                           0xffffffff
2930 #define HWIO_WBM_R0_MISC_CONTROL_POR                                                                            0x000001c0
2931 #define HWIO_WBM_R0_MISC_CONTROL_POR_RMSK                                                                       0xffffffff
2932 #define HWIO_WBM_R0_MISC_CONTROL_ATTR                                                                                        0x3
2933 #define HWIO_WBM_R0_MISC_CONTROL_IN(x)            \
2934                 in_dword(HWIO_WBM_R0_MISC_CONTROL_ADDR(x))
2935 #define HWIO_WBM_R0_MISC_CONTROL_INM(x, m)            \
2936                 in_dword_masked(HWIO_WBM_R0_MISC_CONTROL_ADDR(x), m)
2937 #define HWIO_WBM_R0_MISC_CONTROL_OUT(x, v)            \
2938                 out_dword(HWIO_WBM_R0_MISC_CONTROL_ADDR(x),v)
2939 #define HWIO_WBM_R0_MISC_CONTROL_OUTM(x,m,v) \
2940                 out_dword_masked_ns(HWIO_WBM_R0_MISC_CONTROL_ADDR(x),m,v,HWIO_WBM_R0_MISC_CONTROL_IN(x))
2941 #define HWIO_WBM_R0_MISC_CONTROL_SPARE_CONTROL_BMSK                                                             0xfffffffc
2942 #define HWIO_WBM_R0_MISC_CONTROL_SPARE_CONTROL_SHFT                                                                      2
2943 #define HWIO_WBM_R0_MISC_CONTROL_GXI_WRITE_STRUCT_SWAP_BMSK                                                            0x2
2944 #define HWIO_WBM_R0_MISC_CONTROL_GXI_WRITE_STRUCT_SWAP_SHFT                                                              1
2945 #define HWIO_WBM_R0_MISC_CONTROL_GXI_READ_STRUCT_SWAP_BMSK                                                             0x1
2946 #define HWIO_WBM_R0_MISC_CONTROL_GXI_READ_STRUCT_SWAP_SHFT                                                               0
2947 
2948 #define HWIO_WBM_R0_SPARE_CTRL_2_ADDR(x)                                                                        ((x) + 0x80)
2949 #define HWIO_WBM_R0_SPARE_CTRL_2_PHYS(x)                                                                        ((x) + 0x80)
2950 #define HWIO_WBM_R0_SPARE_CTRL_2_OFFS                                                                           (0x80)
2951 #define HWIO_WBM_R0_SPARE_CTRL_2_RMSK                                                                           0xffffffff
2952 #define HWIO_WBM_R0_SPARE_CTRL_2_POR                                                                            0x00000000
2953 #define HWIO_WBM_R0_SPARE_CTRL_2_POR_RMSK                                                                       0xffffffff
2954 #define HWIO_WBM_R0_SPARE_CTRL_2_ATTR                                                                                        0x3
2955 #define HWIO_WBM_R0_SPARE_CTRL_2_IN(x)            \
2956                 in_dword(HWIO_WBM_R0_SPARE_CTRL_2_ADDR(x))
2957 #define HWIO_WBM_R0_SPARE_CTRL_2_INM(x, m)            \
2958                 in_dword_masked(HWIO_WBM_R0_SPARE_CTRL_2_ADDR(x), m)
2959 #define HWIO_WBM_R0_SPARE_CTRL_2_OUT(x, v)            \
2960                 out_dword(HWIO_WBM_R0_SPARE_CTRL_2_ADDR(x),v)
2961 #define HWIO_WBM_R0_SPARE_CTRL_2_OUTM(x,m,v) \
2962                 out_dword_masked_ns(HWIO_WBM_R0_SPARE_CTRL_2_ADDR(x),m,v,HWIO_WBM_R0_SPARE_CTRL_2_IN(x))
2963 #define HWIO_WBM_R0_SPARE_CTRL_2_SPARE_CONTROL_2_BMSK                                                           0xffffffff
2964 #define HWIO_WBM_R0_SPARE_CTRL_2_SPARE_CONTROL_2_SHFT                                                                    0
2965 
2966 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_ADDR(x)                                                                  ((x) + 0x84)
2967 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_PHYS(x)                                                                  ((x) + 0x84)
2968 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_OFFS                                                                     (0x84)
2969 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_RMSK                                                                      0x3ffffcf
2970 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_POR                                                                      0x00000000
2971 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_POR_RMSK                                                                 0xffffffff
2972 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_ATTR                                                                                  0x3
2973 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_IN(x)            \
2974                 in_dword(HWIO_WBM_R0_RING_PRIORITY_CFG0_ADDR(x))
2975 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_INM(x, m)            \
2976                 in_dword_masked(HWIO_WBM_R0_RING_PRIORITY_CFG0_ADDR(x), m)
2977 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_OUT(x, v)            \
2978                 out_dword(HWIO_WBM_R0_RING_PRIORITY_CFG0_ADDR(x),v)
2979 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_OUTM(x,m,v) \
2980                 out_dword_masked_ns(HWIO_WBM_R0_RING_PRIORITY_CFG0_ADDR(x),m,v,HWIO_WBM_R0_RING_PRIORITY_CFG0_IN(x))
2981 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2RXDMA0_LINK_RING_PRIORITY_BMSK                                        0x3000000
2982 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2RXDMA0_LINK_RING_PRIORITY_SHFT                                               24
2983 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2FW_LINK_RING_PRIORITY_BMSK                                             0xc00000
2984 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2FW_LINK_RING_PRIORITY_SHFT                                                   22
2985 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2SW_LINK_RING_PRIORITY_BMSK                                             0x300000
2986 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2SW_LINK_RING_PRIORITY_SHFT                                                   20
2987 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2REO_LINK_RING_PRIORITY_BMSK                                             0xc0000
2988 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2REO_LINK_RING_PRIORITY_SHFT                                                  18
2989 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2TQM_LINK_RING_PRIORITY_BMSK                                             0x30000
2990 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_WBM2TQM_LINK_RING_PRIORITY_SHFT                                                  16
2991 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_RXDMA0_RELEASE_RING_PRIORITY_BMSK                                            0xc000
2992 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_RXDMA0_RELEASE_RING_PRIORITY_SHFT                                                14
2993 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_FW_RELEASE_RING_PRIORITY_BMSK                                                0x3000
2994 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_FW_RELEASE_RING_PRIORITY_SHFT                                                    12
2995 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_SW_RELEASE_RING_PRIORITY_BMSK                                                 0xc00
2996 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_SW_RELEASE_RING_PRIORITY_SHFT                                                    10
2997 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_REO_RELEASE_RING_PRIORITY_BMSK                                                0x300
2998 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_REO_RELEASE_RING_PRIORITY_SHFT                                                    8
2999 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_TQM_RELEASE_RING_PRIORITY_BMSK                                                 0xc0
3000 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_TQM_RELEASE_RING_PRIORITY_SHFT                                                    6
3001 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_LINK_IDLE_LIST_CONSUMER_RING_PRIORITY_BMSK                                      0xc
3002 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_LINK_IDLE_LIST_CONSUMER_RING_PRIORITY_SHFT                                        2
3003 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_LINK_IDLE_LIST_PRODUCER_RING_PRIORITY_BMSK                                      0x3
3004 #define HWIO_WBM_R0_RING_PRIORITY_CFG0_LINK_IDLE_LIST_PRODUCER_RING_PRIORITY_SHFT                                        0
3005 
3006 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_ADDR(x)                                                                  ((x) + 0x88)
3007 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_PHYS(x)                                                                  ((x) + 0x88)
3008 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_OFFS                                                                     (0x88)
3009 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_RMSK                                                                        0xfffff
3010 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_POR                                                                      0x00000000
3011 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_POR_RMSK                                                                 0xffffffff
3012 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_ATTR                                                                                  0x3
3013 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_IN(x)            \
3014                 in_dword(HWIO_WBM_R0_RING_PRIORITY_CFG1_ADDR(x))
3015 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_INM(x, m)            \
3016                 in_dword_masked(HWIO_WBM_R0_RING_PRIORITY_CFG1_ADDR(x), m)
3017 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_OUT(x, v)            \
3018                 out_dword(HWIO_WBM_R0_RING_PRIORITY_CFG1_ADDR(x),v)
3019 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_OUTM(x,m,v) \
3020                 out_dword_masked_ns(HWIO_WBM_R0_RING_PRIORITY_CFG1_ADDR(x),m,v,HWIO_WBM_R0_RING_PRIORITY_CFG1_IN(x))
3021 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_SW_COOKIE_CONV_GXI_PRIORITY_BMSK                                            0xc0000
3022 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_SW_COOKIE_CONV_GXI_PRIORITY_SHFT                                                 18
3023 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW6_RELEASE_RING_PRIORITY_BMSK                                          0x30000
3024 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW6_RELEASE_RING_PRIORITY_SHFT                                               16
3025 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW5_RELEASE_RING_PRIORITY_BMSK                                           0xc000
3026 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW5_RELEASE_RING_PRIORITY_SHFT                                               14
3027 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM_ERROR_RELEASE_RING_PRIORITY_BMSK                                         0x3000
3028 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM_ERROR_RELEASE_RING_PRIORITY_SHFT                                             12
3029 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW4_RELEASE_RING_PRIORITY_BMSK                                            0xc00
3030 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW4_RELEASE_RING_PRIORITY_SHFT                                               10
3031 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW3_RELEASE_RING_PRIORITY_BMSK                                            0x300
3032 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW3_RELEASE_RING_PRIORITY_SHFT                                                8
3033 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW2_RELEASE_RING_PRIORITY_BMSK                                             0xc0
3034 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW2_RELEASE_RING_PRIORITY_SHFT                                                6
3035 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW1_RELEASE_RING_PRIORITY_BMSK                                             0x30
3036 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW1_RELEASE_RING_PRIORITY_SHFT                                                4
3037 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW0_RELEASE_RING_PRIORITY_BMSK                                              0xc
3038 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2SW0_RELEASE_RING_PRIORITY_SHFT                                                2
3039 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2FW_RELEASE_RING_PRIORITY_BMSK                                               0x3
3040 #define HWIO_WBM_R0_RING_PRIORITY_CFG1_WBM2FW_RELEASE_RING_PRIORITY_SHFT                                                 0
3041 
3042 #define HWIO_WBM_R0_WBM_CFG_2_ADDR(x)                                                                           ((x) + 0x90)
3043 #define HWIO_WBM_R0_WBM_CFG_2_PHYS(x)                                                                           ((x) + 0x90)
3044 #define HWIO_WBM_R0_WBM_CFG_2_OFFS                                                                              (0x90)
3045 #define HWIO_WBM_R0_WBM_CFG_2_RMSK                                                                                    0x4b
3046 #define HWIO_WBM_R0_WBM_CFG_2_POR                                                                               0x00000040
3047 #define HWIO_WBM_R0_WBM_CFG_2_POR_RMSK                                                                          0xffffffff
3048 #define HWIO_WBM_R0_WBM_CFG_2_ATTR                                                                                           0x3
3049 #define HWIO_WBM_R0_WBM_CFG_2_IN(x)            \
3050                 in_dword(HWIO_WBM_R0_WBM_CFG_2_ADDR(x))
3051 #define HWIO_WBM_R0_WBM_CFG_2_INM(x, m)            \
3052                 in_dword_masked(HWIO_WBM_R0_WBM_CFG_2_ADDR(x), m)
3053 #define HWIO_WBM_R0_WBM_CFG_2_OUT(x, v)            \
3054                 out_dword(HWIO_WBM_R0_WBM_CFG_2_ADDR(x),v)
3055 #define HWIO_WBM_R0_WBM_CFG_2_OUTM(x,m,v) \
3056                 out_dword_masked_ns(HWIO_WBM_R0_WBM_CFG_2_ADDR(x),m,v,HWIO_WBM_R0_WBM_CFG_2_IN(x))
3057 #define HWIO_WBM_R0_WBM_CFG_2_COOKIE_DEBUG_SEL_BMSK                                                                   0x40
3058 #define HWIO_WBM_R0_WBM_CFG_2_COOKIE_DEBUG_SEL_SHFT                                                                      6
3059 #define HWIO_WBM_R0_WBM_CFG_2_COOKIE_CONV_INDICATION_EN_BMSK                                                           0x8
3060 #define HWIO_WBM_R0_WBM_CFG_2_COOKIE_CONV_INDICATION_EN_SHFT                                                             3
3061 #define HWIO_WBM_R0_WBM_CFG_2_ERROR_PATH_COOKIE_CONV_EN_BMSK                                                           0x2
3062 #define HWIO_WBM_R0_WBM_CFG_2_ERROR_PATH_COOKIE_CONV_EN_SHFT                                                             1
3063 #define HWIO_WBM_R0_WBM_CFG_2_RELEASE_PATH_COOKIE_CONV_EN_BMSK                                                         0x1
3064 #define HWIO_WBM_R0_WBM_CFG_2_RELEASE_PATH_COOKIE_CONV_EN_SHFT                                                           0
3065 
3066 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ADDR(x)                                                               ((x) + 0x94)
3067 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_PHYS(x)                                                               ((x) + 0x94)
3068 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_OFFS                                                                  (0x94)
3069 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_RMSK                                                                       0x1ff
3070 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_POR                                                                   0x000001fe
3071 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_POR_RMSK                                                              0xffffffff
3072 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ATTR                                                                               0x3
3073 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_IN(x)            \
3074                 in_dword(HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ADDR(x))
3075 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_INM(x, m)            \
3076                 in_dword_masked(HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ADDR(x), m)
3077 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_OUT(x, v)            \
3078                 out_dword(HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ADDR(x),v)
3079 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_OUTM(x,m,v) \
3080                 out_dword_masked_ns(HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_ADDR(x),m,v,HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_IN(x))
3081 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM_COOKIE_CONV_GLOBAL_ENABLE_BMSK                                         0x100
3082 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM_COOKIE_CONV_GLOBAL_ENABLE_SHFT                                             8
3083 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW6_COOKIE_CONVERSION_EN_BMSK                                           0x80
3084 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW6_COOKIE_CONVERSION_EN_SHFT                                              7
3085 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW5_COOKIE_CONVERSION_EN_BMSK                                           0x40
3086 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW5_COOKIE_CONVERSION_EN_SHFT                                              6
3087 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW4_COOKIE_CONVERSION_EN_BMSK                                           0x20
3088 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW4_COOKIE_CONVERSION_EN_SHFT                                              5
3089 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW3_COOKIE_CONVERSION_EN_BMSK                                           0x10
3090 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW3_COOKIE_CONVERSION_EN_SHFT                                              4
3091 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW2_COOKIE_CONVERSION_EN_BMSK                                            0x8
3092 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW2_COOKIE_CONVERSION_EN_SHFT                                              3
3093 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW1_COOKIE_CONVERSION_EN_BMSK                                            0x4
3094 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW1_COOKIE_CONVERSION_EN_SHFT                                              2
3095 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW0_COOKIE_CONVERSION_EN_BMSK                                            0x2
3096 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2SW0_COOKIE_CONVERSION_EN_SHFT                                              1
3097 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2FW_COOKIE_CONVERSION_EN_BMSK                                             0x1
3098 #define HWIO_WBM_R0_SW_COOKIE_CONVERT_CFG_WBM2FW_COOKIE_CONVERSION_EN_SHFT                                               0
3099 
3100 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_ADDR(x)                                                                 ((x) + 0x98)
3101 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_PHYS(x)                                                                 ((x) + 0x98)
3102 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_OFFS                                                                    (0x98)
3103 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_RMSK                                                                    0xffffffff
3104 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_POR                                                                     0x00000000
3105 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_POR_RMSK                                                                0xffffffff
3106 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_ATTR                                                                                 0x3
3107 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_IN(x)            \
3108                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG0_ADDR(x))
3109 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_INM(x, m)            \
3110                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG0_ADDR(x), m)
3111 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_OUT(x, v)            \
3112                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG0_ADDR(x),v)
3113 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_OUTM(x,m,v) \
3114                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG0_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG0_IN(x))
3115 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_WBM2REO_LINK_RING_WATERMARK_BMSK                                        0xffff0000
3116 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_WBM2REO_LINK_RING_WATERMARK_SHFT                                                16
3117 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_WBM2TQM_LINK_RING_WATERMARK_BMSK                                            0xffff
3118 #define HWIO_WBM_R0_LINK_DESC_RING_CFG0_WBM2TQM_LINK_RING_WATERMARK_SHFT                                                 0
3119 
3120 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_ADDR(x)                                                                 ((x) + 0x9c)
3121 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_PHYS(x)                                                                 ((x) + 0x9c)
3122 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_OFFS                                                                    (0x9c)
3123 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_RMSK                                                                    0xffffffff
3124 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_POR                                                                     0x00000000
3125 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_POR_RMSK                                                                0xffffffff
3126 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_ATTR                                                                                 0x3
3127 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_IN(x)            \
3128                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG1_ADDR(x))
3129 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_INM(x, m)            \
3130                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG1_ADDR(x), m)
3131 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_OUT(x, v)            \
3132                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG1_ADDR(x),v)
3133 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_OUTM(x,m,v) \
3134                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG1_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG1_IN(x))
3135 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_WBM2FW_LINK_RING_WATERMARK_BMSK                                         0xffff0000
3136 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_WBM2FW_LINK_RING_WATERMARK_SHFT                                                 16
3137 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_WBM2SW_LINK_RING_WATERMARK_BMSK                                             0xffff
3138 #define HWIO_WBM_R0_LINK_DESC_RING_CFG1_WBM2SW_LINK_RING_WATERMARK_SHFT                                                  0
3139 
3140 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_ADDR(x)                                                                 ((x) + 0xa0)
3141 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_PHYS(x)                                                                 ((x) + 0xa0)
3142 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_OFFS                                                                    (0xa0)
3143 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_RMSK                                                                        0xffff
3144 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_POR                                                                     0x00000000
3145 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_POR_RMSK                                                                0xffffffff
3146 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_ATTR                                                                                 0x3
3147 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_IN(x)            \
3148                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG2_ADDR(x))
3149 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_INM(x, m)            \
3150                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG2_ADDR(x), m)
3151 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_OUT(x, v)            \
3152                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG2_ADDR(x),v)
3153 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_OUTM(x,m,v) \
3154                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG2_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG2_IN(x))
3155 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_WBM2RXDMA0_LINK_RING_WATERMARK_BMSK                                         0xffff
3156 #define HWIO_WBM_R0_LINK_DESC_RING_CFG2_WBM2RXDMA0_LINK_RING_WATERMARK_SHFT                                              0
3157 
3158 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_ADDR(x)                                                                 ((x) + 0xa4)
3159 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_PHYS(x)                                                                 ((x) + 0xa4)
3160 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_OFFS                                                                    (0xa4)
3161 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_RMSK                                                                    0xffffffff
3162 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_POR                                                                     0x00000000
3163 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_POR_RMSK                                                                0xffffffff
3164 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_ATTR                                                                                 0x3
3165 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_IN(x)            \
3166                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG3_ADDR(x))
3167 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_INM(x, m)            \
3168                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG3_ADDR(x), m)
3169 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_OUT(x, v)            \
3170                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG3_ADDR(x),v)
3171 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_OUTM(x,m,v) \
3172                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG3_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG3_IN(x))
3173 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_WBM2REO_LINK_RING_WATERMARK_LOWER_BMSK                                  0xffff0000
3174 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_WBM2REO_LINK_RING_WATERMARK_LOWER_SHFT                                          16
3175 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_WBM2TQM_LINK_RING_WATERMARK_LOWER_BMSK                                      0xffff
3176 #define HWIO_WBM_R0_LINK_DESC_RING_CFG3_WBM2TQM_LINK_RING_WATERMARK_LOWER_SHFT                                           0
3177 
3178 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_ADDR(x)                                                                 ((x) + 0xa8)
3179 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_PHYS(x)                                                                 ((x) + 0xa8)
3180 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_OFFS                                                                    (0xa8)
3181 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_RMSK                                                                    0xffffffff
3182 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_POR                                                                     0x00000000
3183 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_POR_RMSK                                                                0xffffffff
3184 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_ATTR                                                                                 0x3
3185 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_IN(x)            \
3186                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG4_ADDR(x))
3187 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_INM(x, m)            \
3188                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG4_ADDR(x), m)
3189 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_OUT(x, v)            \
3190                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG4_ADDR(x),v)
3191 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_OUTM(x,m,v) \
3192                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG4_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG4_IN(x))
3193 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_WBM2FW_LINK_RING_WATERMARK_LOWER_BMSK                                   0xffff0000
3194 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_WBM2FW_LINK_RING_WATERMARK_LOWER_SHFT                                           16
3195 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_WBM2SW_LINK_RING_WATERMARK_LOWER_BMSK                                       0xffff
3196 #define HWIO_WBM_R0_LINK_DESC_RING_CFG4_WBM2SW_LINK_RING_WATERMARK_LOWER_SHFT                                            0
3197 
3198 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_ADDR(x)                                                                 ((x) + 0xac)
3199 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_PHYS(x)                                                                 ((x) + 0xac)
3200 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_OFFS                                                                    (0xac)
3201 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_RMSK                                                                        0xffff
3202 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_POR                                                                     0x00000000
3203 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_POR_RMSK                                                                0xffffffff
3204 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_ATTR                                                                                 0x3
3205 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_IN(x)            \
3206                 in_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG5_ADDR(x))
3207 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_INM(x, m)            \
3208                 in_dword_masked(HWIO_WBM_R0_LINK_DESC_RING_CFG5_ADDR(x), m)
3209 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_OUT(x, v)            \
3210                 out_dword(HWIO_WBM_R0_LINK_DESC_RING_CFG5_ADDR(x),v)
3211 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_OUTM(x,m,v) \
3212                 out_dword_masked_ns(HWIO_WBM_R0_LINK_DESC_RING_CFG5_ADDR(x),m,v,HWIO_WBM_R0_LINK_DESC_RING_CFG5_IN(x))
3213 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_WBM2RXDMA0_LINK_RING_WATERMARK_LOWER_BMSK                                   0xffff
3214 #define HWIO_WBM_R0_LINK_DESC_RING_CFG5_WBM2RXDMA0_LINK_RING_WATERMARK_LOWER_SHFT                                        0
3215 
3216 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_ADDR(x)                                                                    ((x) + 0xb0)
3217 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_PHYS(x)                                                                    ((x) + 0xb0)
3218 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_OFFS                                                                       (0xb0)
3219 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_RMSK                                                                           0x3fff
3220 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_POR                                                                        0x00000000
3221 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_POR_RMSK                                                                   0xffffffff
3222 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_ATTR                                                                                    0x3
3223 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_IN(x)            \
3224                 in_dword(HWIO_WBM_R0_WATCHDOG_TIMEOUT_ADDR(x))
3225 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_INM(x, m)            \
3226                 in_dword_masked(HWIO_WBM_R0_WATCHDOG_TIMEOUT_ADDR(x), m)
3227 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_OUT(x, v)            \
3228                 out_dword(HWIO_WBM_R0_WATCHDOG_TIMEOUT_ADDR(x),v)
3229 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_OUTM(x,m,v) \
3230                 out_dword_masked_ns(HWIO_WBM_R0_WATCHDOG_TIMEOUT_ADDR(x),m,v,HWIO_WBM_R0_WATCHDOG_TIMEOUT_IN(x))
3231 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_BMSK                                                          0x3000
3232 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_SHFT                                                              12
3233 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_VALUE_BMSK                                                                      0xfff
3234 #define HWIO_WBM_R0_WATCHDOG_TIMEOUT_VALUE_SHFT                                                                          0
3235 
3236 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ADDR(x)                                                            ((x) + 0xb4)
3237 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_PHYS(x)                                                            ((x) + 0xb4)
3238 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_OFFS                                                               (0xb4)
3239 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_RMSK                                                                   0x3fff
3240 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_POR                                                                0x00000000
3241 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_POR_RMSK                                                           0xffffffff
3242 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ATTR                                                                            0x3
3243 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_IN(x)            \
3244                 in_dword(HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ADDR(x))
3245 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_INM(x, m)            \
3246                 in_dword_masked(HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ADDR(x), m)
3247 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_OUT(x, v)            \
3248                 out_dword(HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ADDR(x),v)
3249 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_OUTM(x,m,v) \
3250                 out_dword_masked_ns(HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_ADDR(x),m,v,HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_IN(x))
3251 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_BMSK                                                  0x3000
3252 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_SHFT                                                      12
3253 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_VALUE_BMSK                                                              0xfff
3254 #define HWIO_WBM_R0_WARNING_WATCHDOG_TIMEOUT_VALUE_SHFT                                                                  0
3255 
3256 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ADDR(x)                                                       ((x) + 0xb8)
3257 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_PHYS(x)                                                       ((x) + 0xb8)
3258 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_OFFS                                                          (0xb8)
3259 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_RMSK                                                              0x3fff
3260 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_POR                                                           0x00000000
3261 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_POR_RMSK                                                      0xffffffff
3262 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ATTR                                                                       0x3
3263 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_IN(x)            \
3264                 in_dword(HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ADDR(x))
3265 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_INM(x, m)            \
3266                 in_dword_masked(HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ADDR(x), m)
3267 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_OUT(x, v)            \
3268                 out_dword(HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ADDR(x),v)
3269 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_OUTM(x,m,v) \
3270                 out_dword_masked_ns(HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_ADDR(x),m,v,HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_IN(x))
3271 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_RESOLUTION_UNITS_BMSK                                             0x3000
3272 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_RESOLUTION_UNITS_SHFT                                                 12
3273 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_VALUE_BMSK                                                         0xfff
3274 #define HWIO_WBM_R0_CACHE_CTRL_LPM_WATCHDOG_LIMIT_VALUE_SHFT                                                             0
3275 
3276 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_ADDR(x)                                                            ((x) + 0xbc)
3277 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_PHYS(x)                                                            ((x) + 0xbc)
3278 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_OFFS                                                               (0xbc)
3279 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_RMSK                                                                 0x1fffff
3280 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_POR                                                                0x00000000
3281 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_POR_RMSK                                                           0xffffffff
3282 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_ATTR                                                                            0x1
3283 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_IN(x)            \
3284                 in_dword(HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_ADDR(x))
3285 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_INM(x, m)            \
3286                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_ADDR(x), m)
3287 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_RD_DATA_DEST_ERR_BMSK                                                0x1e0000
3288 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_RD_DATA_DEST_ERR_SHFT                                                      17
3289 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_RD_DATA_DEST_BMSK                                                     0x1fff0
3290 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_RD_DATA_DEST_SHFT                                                           4
3291 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_P_STATE_ENC_BMSK                                                          0xf
3292 #define HWIO_WBM_R0_RLS_PARSER_SM_STUCK_INFO_P_STATE_ENC_SHFT                                                            0
3293 
3294 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ADDR(x)                                                              ((x) + 0xc0)
3295 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_PHYS(x)                                                              ((x) + 0xc0)
3296 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_OFFS                                                                 (0xc0)
3297 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_RMSK                                                                 0xffffffff
3298 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_POR                                                                  0x00000000
3299 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_POR_RMSK                                                             0xffffffff
3300 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ATTR                                                                              0x1
3301 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_IN(x)            \
3302                 in_dword(HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ADDR(x))
3303 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_INM(x, m)            \
3304                 in_dword_masked(HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ADDR(x), m)
3305 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_OCCURRENCE_BMSK                                                0x80000000
3306 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_OCCURRENCE_SHFT                                                        31
3307 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_SOURCE_BMSK                                                    0x40000000
3308 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_SOURCE_SHFT                                                            30
3309 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_TYPE_BMSK                                                      0x30000000
3310 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_ERROR_TYPE_SHFT                                                              28
3311 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_SW_BUFFER_COOKIE_BMSK                                                 0xffffe00
3312 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_SW_BUFFER_COOKIE_SHFT                                                         9
3313 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_BM_ACTION_BMSK                                                            0x180
3314 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_BM_ACTION_SHFT                                                                7
3315 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_BUFFER_DESC_TYPE_BMSK                                                      0x70
3316 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_BUFFER_DESC_TYPE_SHFT                                                         4
3317 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_RETURN_BUFFER_MANAGER_BMSK                                                  0xf
3318 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE_RETURN_BUFFER_MANAGER_SHFT                                                    0
3319 
3320 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_ADDR(x)                                                             ((x) + 0xc4)
3321 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_PHYS(x)                                                             ((x) + 0xc4)
3322 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_OFFS                                                                (0xc4)
3323 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_RMSK                                                                       0x7
3324 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_POR                                                                 0x00000000
3325 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_POR_RMSK                                                            0xffffffff
3326 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_ATTR                                                                             0x1
3327 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_IN(x)            \
3328                 in_dword(HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_ADDR(x))
3329 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_INM(x, m)            \
3330                 in_dword_masked(HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_ADDR(x), m)
3331 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_RELEASE_SOURCE_MODULE_BMSK                                                 0x7
3332 #define HWIO_WBM_R0_INTERRUPT_DATA_CAPTURE2_RELEASE_SOURCE_MODULE_SHFT                                                   0
3333 
3334 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ADDR(x)                                                                ((x) + 0xc8)
3335 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_PHYS(x)                                                                ((x) + 0xc8)
3336 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_OFFS                                                                   (0xc8)
3337 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_RMSK                                                                      0x7ffff
3338 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_POR                                                                    0x00000000
3339 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_POR_RMSK                                                               0xffffffff
3340 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ATTR                                                                                0x1
3341 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_IN(x)            \
3342                 in_dword(HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ADDR(x))
3343 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_INM(x, m)            \
3344                 in_dword_masked(HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ADDR(x), m)
3345 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ERR_TYPE_BMSK                                                             0x60000
3346 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ERR_TYPE_SHFT                                                                  17
3347 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ERR_ADDR_BMSK                                                             0x1ffff
3348 #define HWIO_WBM_R0_INVALID_APB_ACC_ADDR_ERR_ADDR_SHFT                                                                   0
3349 
3350 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ADDR(x)                                                        ((x) + 0xcc)
3351 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_PHYS(x)                                                        ((x) + 0xcc)
3352 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_OFFS                                                           (0xcc)
3353 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_RMSK                                                                  0x7
3354 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_POR                                                            0x00000000
3355 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_POR_RMSK                                                       0xffffffff
3356 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ATTR                                                                        0x3
3357 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_IN(x)            \
3358                 in_dword(HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ADDR(x))
3359 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_INM(x, m)            \
3360                 in_dword_masked(HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ADDR(x), m)
3361 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_OUT(x, v)            \
3362                 out_dword(HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ADDR(x),v)
3363 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_OUTM(x,m,v) \
3364                 out_dword_masked_ns(HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_ADDR(x),m,v,HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_IN(x))
3365 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_BYPASS_COUNTER_FULL_BMSK                                              0x4
3366 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_BYPASS_COUNTER_FULL_SHFT                                                2
3367 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_FREEPOOL_COUNTER_FULL_BMSK                                            0x2
3368 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_FREEPOOL_COUNTER_FULL_SHFT                                              1
3369 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_COUNTER_CLR_BMSK                                                      0x1
3370 #define HWIO_WBM_R0_WATERMARK_LOWER_COUNTER_CTRL_COUNTER_CLR_SHFT                                                        0
3371 
3372 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_ADDR(x)                                                     ((x) + 0xd0)
3373 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_PHYS(x)                                                     ((x) + 0xd0)
3374 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_OFFS                                                        (0xd0)
3375 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_RMSK                                                        0xffffffff
3376 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_POR                                                         0x00000000
3377 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_POR_RMSK                                                    0xffffffff
3378 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_ATTR                                                                     0x1
3379 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_IN(x)            \
3380                 in_dword(HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_ADDR(x))
3381 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_INM(x, m)            \
3382                 in_dword_masked(HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_ADDR(x), m)
3383 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_VALUE_BMSK                                                  0xffffffff
3384 #define HWIO_WBM_R0_FREEPOOL_PATH_LINK_DIST_COUNTER_VALUE_SHFT                                                           0
3385 
3386 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_ADDR(x)                                                       ((x) + 0xd4)
3387 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_PHYS(x)                                                       ((x) + 0xd4)
3388 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_OFFS                                                          (0xd4)
3389 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_RMSK                                                          0xffffffff
3390 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_POR                                                           0x00000000
3391 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_POR_RMSK                                                      0xffffffff
3392 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_ATTR                                                                       0x1
3393 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_IN(x)            \
3394                 in_dword(HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_ADDR(x))
3395 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_INM(x, m)            \
3396                 in_dword_masked(HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_ADDR(x), m)
3397 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_VALUE_BMSK                                                    0xffffffff
3398 #define HWIO_WBM_R0_BYPASS_PATH_LINK_DIST_COUNTER_VALUE_SHFT                                                             0
3399 
3400 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_ADDR(x)                                                            ((x) + 0xd8)
3401 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_PHYS(x)                                                            ((x) + 0xd8)
3402 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_OFFS                                                               (0xd8)
3403 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_RMSK                                                               0xffffffff
3404 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_POR                                                                0x00000000
3405 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_POR_RMSK                                                           0xffffffff
3406 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_ATTR                                                                            0x1
3407 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_IN(x)            \
3408                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_ADDR(x))
3409 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_INM(x, m)            \
3410                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_ADDR(x), m)
3411 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_VALUE_BMSK                                                         0xffffffff
3412 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_TQM_VALUE_SHFT                                                                  0
3413 
3414 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_ADDR(x)                                                            ((x) + 0xdc)
3415 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_PHYS(x)                                                            ((x) + 0xdc)
3416 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_OFFS                                                               (0xdc)
3417 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_RMSK                                                               0xffffffff
3418 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_POR                                                                0x00000000
3419 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_POR_RMSK                                                           0xffffffff
3420 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_ATTR                                                                            0x1
3421 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_IN(x)            \
3422                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_ADDR(x))
3423 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_INM(x, m)            \
3424                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_ADDR(x), m)
3425 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_VALUE_BMSK                                                         0xffffffff
3426 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_REO_VALUE_SHFT                                                                  0
3427 
3428 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_ADDR(x)                                                             ((x) + 0xe0)
3429 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_PHYS(x)                                                             ((x) + 0xe0)
3430 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_OFFS                                                                (0xe0)
3431 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_RMSK                                                                0xffffffff
3432 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_POR                                                                 0x00000000
3433 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_POR_RMSK                                                            0xffffffff
3434 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_ATTR                                                                             0x1
3435 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_IN(x)            \
3436                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_ADDR(x))
3437 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_INM(x, m)            \
3438                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_ADDR(x), m)
3439 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_VALUE_BMSK                                                          0xffffffff
3440 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_SW_VALUE_SHFT                                                                   0
3441 
3442 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_ADDR(x)                                                             ((x) + 0xe4)
3443 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_PHYS(x)                                                             ((x) + 0xe4)
3444 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_OFFS                                                                (0xe4)
3445 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_RMSK                                                                0xffffffff
3446 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_POR                                                                 0x00000000
3447 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_POR_RMSK                                                            0xffffffff
3448 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_ATTR                                                                             0x1
3449 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_IN(x)            \
3450                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_ADDR(x))
3451 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_INM(x, m)            \
3452                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_ADDR(x), m)
3453 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_VALUE_BMSK                                                          0xffffffff
3454 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_FW_VALUE_SHFT                                                                   0
3455 
3456 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_ADDR(x)                                                          ((x) + 0xe8)
3457 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_PHYS(x)                                                          ((x) + 0xe8)
3458 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_OFFS                                                             (0xe8)
3459 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_RMSK                                                             0xffffffff
3460 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_POR                                                              0x00000000
3461 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_POR_RMSK                                                         0xffffffff
3462 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_ATTR                                                                          0x1
3463 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_IN(x)            \
3464                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_ADDR(x))
3465 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_INM(x, m)            \
3466                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_ADDR(x), m)
3467 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_VALUE_BMSK                                                       0xffffffff
3468 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_RXDMA_VALUE_SHFT                                                                0
3469 
3470 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ADDR(x)                                                            ((x) + 0xec)
3471 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_PHYS(x)                                                            ((x) + 0xec)
3472 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_OFFS                                                               (0xec)
3473 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_RMSK                                                                     0x1f
3474 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_POR                                                                0x00000000
3475 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_POR_RMSK                                                           0xffffffff
3476 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ATTR                                                                            0x3
3477 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_IN(x)            \
3478                 in_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ADDR(x))
3479 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_INM(x, m)            \
3480                 in_dword_masked(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ADDR(x), m)
3481 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_OUT(x, v)            \
3482                 out_dword(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ADDR(x),v)
3483 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_OUTM(x,m,v) \
3484                 out_dword_masked_ns(HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_ADDR(x),m,v,HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_IN(x))
3485 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_RXDMA_CLR_BMSK                                                           0x10
3486 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_RXDMA_CLR_SHFT                                                              4
3487 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_FW_CLR_BMSK                                                               0x8
3488 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_FW_CLR_SHFT                                                                 3
3489 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_SW_CLR_BMSK                                                               0x4
3490 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_SW_CLR_SHFT                                                                 2
3491 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_REO_CLR_BMSK                                                              0x2
3492 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_REO_CLR_SHFT                                                                1
3493 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_TQM_CLR_BMSK                                                              0x1
3494 #define HWIO_WBM_R0_VALID_BELOW_LT_COUNT_CLR_TQM_CLR_SHFT                                                                0
3495 
3496 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_ADDR(x)                                                    ((x) + 0xf0)
3497 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_PHYS(x)                                                    ((x) + 0xf0)
3498 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_OFFS                                                       (0xf0)
3499 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_RMSK                                                        0x1ffffff
3500 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_POR                                                        0x00000000
3501 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_POR_RMSK                                                   0xffffffff
3502 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_ATTR                                                                    0x1
3503 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_IN(x)            \
3504                 in_dword(HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_ADDR(x))
3505 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_INM(x, m)            \
3506                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_ADDR(x), m)
3507 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_COUNT_BMSK                                                  0x1e00000
3508 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_COUNT_SHFT                                                         21
3509 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_COOKIE_BMSK                                                  0x1ffffe
3510 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_COOKIE_SHFT                                                         1
3511 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_VALID_BMSK                                                        0x1
3512 #define HWIO_WBM_R0_MSDU_PARSE_DUP_DETECT_INDICATION_VALID_SHFT                                                          0
3513 
3514 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_ADDR(x)                                                     ((x) + 0xf4)
3515 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_PHYS(x)                                                     ((x) + 0xf4)
3516 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_OFFS                                                        (0xf4)
3517 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_RMSK                                                         0x1ffffff
3518 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_POR                                                         0x00000000
3519 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_POR_RMSK                                                    0xffffffff
3520 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_ATTR                                                                     0x1
3521 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_IN(x)            \
3522                 in_dword(HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_ADDR(x))
3523 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_INM(x, m)            \
3524                 in_dword_masked(HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_ADDR(x), m)
3525 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_COUNT_BMSK                                                   0x1e00000
3526 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_COUNT_SHFT                                                          21
3527 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_COOKIE_BMSK                                                   0x1ffffe
3528 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_COOKIE_SHFT                                                          1
3529 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_VALID_BMSK                                                         0x1
3530 #define HWIO_WBM_R0_RLS_PARSE_DUP_DETECT_INDICATION_VALID_SHFT                                                           0
3531 
3532 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_ADDR(x)                                                        ((x) + 0xf8)
3533 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_PHYS(x)                                                        ((x) + 0xf8)
3534 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_OFFS                                                           (0xf8)
3535 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_RMSK                                                            0x1ffffff
3536 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_POR                                                            0x00000000
3537 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_POR_RMSK                                                       0xffffffff
3538 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_ATTR                                                                        0x1
3539 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_IN(x)            \
3540                 in_dword(HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_ADDR(x))
3541 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_INM(x, m)            \
3542                 in_dword_masked(HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_ADDR(x), m)
3543 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_COUNT_BMSK                                                      0x1e00000
3544 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_COUNT_SHFT                                                             21
3545 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_COOKIE_BMSK                                                      0x1ffffe
3546 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_COOKIE_SHFT                                                             1
3547 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_VALID_BMSK                                                            0x1
3548 #define HWIO_WBM_R0_IDLE_DIST_DUP_DET_INDICATION_VALID_SHFT                                                              0
3549 
3550 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_ADDR(x)                                                               ((x) + 0xfc)
3551 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_PHYS(x)                                                               ((x) + 0xfc)
3552 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_OFFS                                                                  (0xfc)
3553 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_RMSK                                                                     0xfffff
3554 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_POR                                                                   0x00000000
3555 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_POR_RMSK                                                              0xffffffff
3556 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_ATTR                                                                               0x1
3557 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_IN(x)            \
3558                 in_dword(HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_ADDR(x))
3559 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_INM(x, m)            \
3560                 in_dword_masked(HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_ADDR(x), m)
3561 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_COUNT_BMSK                                                               0xfffff
3562 #define HWIO_WBM_R0_TQM_LINKS_DISTRIBUTED_COUNT_SHFT                                                                     0
3563 
3564 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_ADDR(x)                                                               ((x) + 0x100)
3565 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_PHYS(x)                                                               ((x) + 0x100)
3566 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_OFFS                                                                  (0x100)
3567 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_RMSK                                                                     0xfffff
3568 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_POR                                                                   0x00000000
3569 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_POR_RMSK                                                              0xffffffff
3570 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_ATTR                                                                               0x1
3571 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_IN(x)            \
3572                 in_dword(HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_ADDR(x))
3573 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_INM(x, m)            \
3574                 in_dword_masked(HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_ADDR(x), m)
3575 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_COUNT_BMSK                                                               0xfffff
3576 #define HWIO_WBM_R0_REO_LINKS_DISTRIBUTED_COUNT_SHFT                                                                     0
3577 
3578 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_ADDR(x)                                                                ((x) + 0x104)
3579 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_PHYS(x)                                                                ((x) + 0x104)
3580 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_OFFS                                                                   (0x104)
3581 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_RMSK                                                                      0xfffff
3582 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_POR                                                                    0x00000000
3583 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_POR_RMSK                                                               0xffffffff
3584 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_ATTR                                                                                0x1
3585 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_IN(x)            \
3586                 in_dword(HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_ADDR(x))
3587 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_INM(x, m)            \
3588                 in_dword_masked(HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_ADDR(x), m)
3589 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_COUNT_BMSK                                                                0xfffff
3590 #define HWIO_WBM_R0_SW_LINKS_DISTRIBUTED_COUNT_SHFT                                                                      0
3591 
3592 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_ADDR(x)                                                                ((x) + 0x108)
3593 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_PHYS(x)                                                                ((x) + 0x108)
3594 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_OFFS                                                                   (0x108)
3595 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_RMSK                                                                      0xfffff
3596 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_POR                                                                    0x00000000
3597 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_POR_RMSK                                                               0xffffffff
3598 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_ATTR                                                                                0x1
3599 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_IN(x)            \
3600                 in_dword(HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_ADDR(x))
3601 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_INM(x, m)            \
3602                 in_dword_masked(HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_ADDR(x), m)
3603 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_COUNT_BMSK                                                                0xfffff
3604 #define HWIO_WBM_R0_FW_LINKS_DISTRIBUTED_COUNT_SHFT                                                                      0
3605 
3606 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_ADDR(x)                                                            ((x) + 0x10c)
3607 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_PHYS(x)                                                            ((x) + 0x10c)
3608 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_OFFS                                                               (0x10c)
3609 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_RMSK                                                                  0xfffff
3610 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_POR                                                                0x00000000
3611 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_POR_RMSK                                                           0xffffffff
3612 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_ATTR                                                                            0x1
3613 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_IN(x)            \
3614                 in_dword(HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_ADDR(x))
3615 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_INM(x, m)            \
3616                 in_dword_masked(HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_ADDR(x), m)
3617 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_COUNT_BMSK                                                            0xfffff
3618 #define HWIO_WBM_R0_RXDMA0_LINKS_DISTRIBUTED_COUNT_SHFT                                                                  0
3619 
3620 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_ADDR(x)                                                             ((x) + 0x110)
3621 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_PHYS(x)                                                             ((x) + 0x110)
3622 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_OFFS                                                                (0x110)
3623 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_RMSK                                                                   0xfffff
3624 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_POR                                                                 0x00000000
3625 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_POR_RMSK                                                            0xffffffff
3626 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_ATTR                                                                             0x1
3627 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_IN(x)            \
3628                 in_dword(HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_ADDR(x))
3629 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_INM(x, m)            \
3630                 in_dword_masked(HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_ADDR(x), m)
3631 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_COUNT_BMSK                                                             0xfffff
3632 #define HWIO_WBM_R0_TOTAL_LINKS_DISTRIBUTED_COUNT_SHFT                                                                   0
3633 
3634 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_ADDR(x)                                                               ((x) + 0x114)
3635 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_PHYS(x)                                                               ((x) + 0x114)
3636 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_OFFS                                                                  (0x114)
3637 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_RMSK                                                                     0xfffff
3638 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_POR                                                                   0x00000000
3639 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_POR_RMSK                                                              0xffffffff
3640 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_ATTR                                                                               0x1
3641 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_IN(x)            \
3642                 in_dword(HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_ADDR(x))
3643 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_INM(x, m)            \
3644                 in_dword_masked(HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_ADDR(x), m)
3645 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_COUNT_BMSK                                                               0xfffff
3646 #define HWIO_WBM_R0_TOTAL_LINKS_AVAILABLE_COUNT_SHFT                                                                     0
3647 
3648 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ADDR(x)                                                                ((x) + 0x118)
3649 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_PHYS(x)                                                                ((x) + 0x118)
3650 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_OFFS                                                                   (0x118)
3651 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_RMSK                                                                        0x3ff
3652 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_POR                                                                    0x00000000
3653 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_POR_RMSK                                                               0xffffffff
3654 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ATTR                                                                                0x3
3655 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_IN(x)            \
3656                 in_dword(HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ADDR(x))
3657 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_INM(x, m)            \
3658                 in_dword_masked(HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ADDR(x), m)
3659 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_OUT(x, v)            \
3660                 out_dword(HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ADDR(x),v)
3661 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_OUTM(x,m,v) \
3662                 out_dword_masked_ns(HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_IN(x))
3663 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3fe
3664 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_RD_PTR_SHFT                                                                     1
3665 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_RD_VALID_BMSK                                                                 0x1
3666 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_CTRL_RD_VALID_SHFT                                                                   0
3667 
3668 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_ADDR(x)                                                              ((x) + 0x11c)
3669 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_PHYS(x)                                                              ((x) + 0x11c)
3670 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_OFFS                                                                 (0x11c)
3671 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_RMSK                                                                 0xffffffff
3672 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_POR                                                                  0x00000000
3673 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_POR_RMSK                                                             0xffffffff
3674 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_ATTR                                                                              0x1
3675 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_IN(x)            \
3676                 in_dword(HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_ADDR(x))
3677 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_INM(x, m)            \
3678                 in_dword_masked(HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_ADDR(x), m)
3679 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_RD_DATA_BMSK                                                         0xffffffff
3680 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                  0
3681 
3682 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_ADDR(x)                                                              ((x) + 0x120)
3683 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_PHYS(x)                                                              ((x) + 0x120)
3684 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_OFFS                                                                 (0x120)
3685 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_RMSK                                                                 0xffffffff
3686 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_POR                                                                  0x00000000
3687 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_POR_RMSK                                                             0xffffffff
3688 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_ATTR                                                                              0x1
3689 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_IN(x)            \
3690                 in_dword(HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_ADDR(x))
3691 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_INM(x, m)            \
3692                 in_dword_masked(HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_ADDR(x), m)
3693 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_RD_DATA_BMSK                                                         0xffffffff
3694 #define HWIO_WBM_R0_DUP_DET_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                  0
3695 
3696 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_ADDR(x)                                                              ((x) + 0x124)
3697 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_PHYS(x)                                                              ((x) + 0x124)
3698 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_OFFS                                                                 (0x124)
3699 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_RMSK                                                                      0x1ff
3700 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_POR                                                                  0x00000000
3701 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_POR_RMSK                                                             0xffffffff
3702 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_ATTR                                                                              0x1
3703 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_IN(x)            \
3704                 in_dword(HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_ADDR(x))
3705 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_INM(x, m)            \
3706                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_ADDR(x), m)
3707 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                         0x1e0
3708 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                             5
3709 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_UD_CNT_BMSK                                                                0x1f
3710 #define HWIO_WBM_R0_IDLE_LIST_FIFO_DETAILS_UD_CNT_SHFT                                                                   0
3711 
3712 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ADDR(x)                                                              ((x) + 0x128)
3713 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_PHYS(x)                                                              ((x) + 0x128)
3714 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_OFFS                                                                 (0x128)
3715 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_RMSK                                                                       0x1f
3716 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_POR                                                                  0x00000000
3717 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_POR_RMSK                                                             0xffffffff
3718 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ATTR                                                                              0x3
3719 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_IN(x)            \
3720                 in_dword(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ADDR(x))
3721 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_INM(x, m)            \
3722                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ADDR(x), m)
3723 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_OUT(x, v)            \
3724                 out_dword(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ADDR(x),v)
3725 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_OUTM(x,m,v) \
3726                 out_dword_masked_ns(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_IN(x))
3727 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_RD_PTR_BMSK                                                                0x1e
3728 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_RD_PTR_SHFT                                                                   1
3729 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_RD_VALID_BMSK                                                               0x1
3730 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_CTRL_RD_VALID_SHFT                                                                 0
3731 
3732 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_ADDR(x)                                                            ((x) + 0x12c)
3733 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_PHYS(x)                                                            ((x) + 0x12c)
3734 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_OFFS                                                               (0x12c)
3735 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_RMSK                                                               0xffffffff
3736 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_POR                                                                0x00000000
3737 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_POR_RMSK                                                           0xffffffff
3738 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_ATTR                                                                            0x1
3739 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_IN(x)            \
3740                 in_dword(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_ADDR(x))
3741 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_INM(x, m)            \
3742                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_ADDR(x), m)
3743 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_RD_DATA_BMSK                                                       0xffffffff
3744 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                0
3745 
3746 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_ADDR(x)                                                            ((x) + 0x130)
3747 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_PHYS(x)                                                            ((x) + 0x130)
3748 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_OFFS                                                               (0x130)
3749 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_RMSK                                                               0xffffffff
3750 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_POR                                                                0x00000000
3751 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_POR_RMSK                                                           0xffffffff
3752 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_ATTR                                                                            0x1
3753 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_IN(x)            \
3754                 in_dword(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_ADDR(x))
3755 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_INM(x, m)            \
3756                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_ADDR(x), m)
3757 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_RD_DATA_BMSK                                                       0xffffffff
3758 #define HWIO_WBM_R0_IDLE_LIST_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                0
3759 
3760 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_ADDR(x)                                                              ((x) + 0x134)
3761 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_PHYS(x)                                                              ((x) + 0x134)
3762 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_OFFS                                                                 (0x134)
3763 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_RMSK                                                                    0x3ffff
3764 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_POR                                                                  0x00000000
3765 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_POR_RMSK                                                             0xffffffff
3766 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_ATTR                                                                              0x1
3767 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_IN(x)            \
3768                 in_dword(HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_ADDR(x))
3769 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_INM(x, m)            \
3770                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_ADDR(x), m)
3771 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_INTERNAL_BF_RDPTR_BMSK                                                  0x3c000
3772 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_INTERNAL_BF_RDPTR_SHFT                                                       14
3773 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_BUD_CNT_BMSK                                                             0x3e00
3774 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_BUD_CNT_SHFT                                                                  9
3775 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_INTERNAL_RDPTR_BMSK                                                       0x1e0
3776 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_INTERNAL_RDPTR_SHFT                                                           5
3777 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                0x1f
3778 #define HWIO_WBM_R0_IDLE_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                   0
3779 
3780 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ADDR(x)                                                              ((x) + 0x138)
3781 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_PHYS(x)                                                              ((x) + 0x138)
3782 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_OFFS                                                                 (0x138)
3783 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_RMSK                                                                       0x1f
3784 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_POR                                                                  0x00000000
3785 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_POR_RMSK                                                             0xffffffff
3786 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ATTR                                                                              0x3
3787 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_IN(x)            \
3788                 in_dword(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ADDR(x))
3789 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_INM(x, m)            \
3790                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ADDR(x), m)
3791 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_OUT(x, v)            \
3792                 out_dword(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ADDR(x),v)
3793 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
3794                 out_dword_masked_ns(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_IN(x))
3795 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                0x1e
3796 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                   1
3797 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                               0x1
3798 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                 0
3799 
3800 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_ADDR(x)                                                            ((x) + 0x13c)
3801 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_PHYS(x)                                                            ((x) + 0x13c)
3802 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_OFFS                                                               (0x13c)
3803 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_RMSK                                                               0xffffffff
3804 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_POR                                                                0x00000000
3805 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_POR_RMSK                                                           0xffffffff
3806 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_ATTR                                                                            0x1
3807 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_IN(x)            \
3808                 in_dword(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_ADDR(x))
3809 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_INM(x, m)            \
3810                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_ADDR(x), m)
3811 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                       0xffffffff
3812 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                0
3813 
3814 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_ADDR(x)                                                            ((x) + 0x140)
3815 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_PHYS(x)                                                            ((x) + 0x140)
3816 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_OFFS                                                               (0x140)
3817 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_RMSK                                                               0xffffffff
3818 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_POR                                                                0x00000000
3819 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_POR_RMSK                                                           0xffffffff
3820 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_ATTR                                                                            0x1
3821 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_IN(x)            \
3822                 in_dword(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_ADDR(x))
3823 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_INM(x, m)            \
3824                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_ADDR(x), m)
3825 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                       0xffffffff
3826 #define HWIO_WBM_R0_IDLE_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                0
3827 
3828 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ADDR(x)                                                           ((x) + 0x144)
3829 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_PHYS(x)                                                           ((x) + 0x144)
3830 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_OFFS                                                              (0x144)
3831 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_RMSK                                                                    0x1f
3832 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_POR                                                               0x00000000
3833 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_POR_RMSK                                                          0xffffffff
3834 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ATTR                                                                           0x3
3835 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_IN(x)            \
3836                 in_dword(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ADDR(x))
3837 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_INM(x, m)            \
3838                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ADDR(x), m)
3839 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_OUT(x, v)            \
3840                 out_dword(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ADDR(x),v)
3841 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_OUTM(x,m,v) \
3842                 out_dword_masked_ns(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_IN(x))
3843 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_RD_PTR_BMSK                                                             0x1e
3844 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_RD_PTR_SHFT                                                                1
3845 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_RD_VALID_BMSK                                                            0x1
3846 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_CTRL_RD_VALID_SHFT                                                              0
3847 
3848 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_ADDR(x)                                                         ((x) + 0x148)
3849 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_PHYS(x)                                                         ((x) + 0x148)
3850 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_OFFS                                                            (0x148)
3851 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_RMSK                                                            0xffffffff
3852 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_POR                                                             0x00000000
3853 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_POR_RMSK                                                        0xffffffff
3854 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_ATTR                                                                         0x1
3855 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_IN(x)            \
3856                 in_dword(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_ADDR(x))
3857 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_INM(x, m)            \
3858                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_ADDR(x), m)
3859 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_RD_DATA_BMSK                                                    0xffffffff
3860 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_0_RD_DATA_SHFT                                                             0
3861 
3862 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_ADDR(x)                                                         ((x) + 0x14c)
3863 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_PHYS(x)                                                         ((x) + 0x14c)
3864 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_OFFS                                                            (0x14c)
3865 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_RMSK                                                            0xffffffff
3866 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_POR                                                             0x00000000
3867 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_POR_RMSK                                                        0xffffffff
3868 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_ATTR                                                                         0x1
3869 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_IN(x)            \
3870                 in_dword(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_ADDR(x))
3871 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_INM(x, m)            \
3872                 in_dword_masked(HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_ADDR(x), m)
3873 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_RD_DATA_BMSK                                                    0xffffffff
3874 #define HWIO_WBM_R0_IDLE_PROD_BP_FIFO_RD_DATA_1_RD_DATA_SHFT                                                             0
3875 
3876 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_ADDR(x)                                                             ((x) + 0x150)
3877 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_PHYS(x)                                                             ((x) + 0x150)
3878 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_OFFS                                                                (0x150)
3879 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_RMSK                                                                     0x7ff
3880 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_POR                                                                 0x00000000
3881 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_POR_RMSK                                                            0xffffffff
3882 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_ATTR                                                                             0x1
3883 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_IN(x)            \
3884                 in_dword(HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_ADDR(x))
3885 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_INM(x, m)            \
3886                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_ADDR(x), m)
3887 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                        0x7c0
3888 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                            6
3889 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_UD_CNT_BMSK                                                               0x3f
3890 #define HWIO_WBM_R0_RLS_PARSER_FIFO_DETAILS_UD_CNT_SHFT                                                                  0
3891 
3892 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ADDR(x)                                                             ((x) + 0x154)
3893 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_PHYS(x)                                                             ((x) + 0x154)
3894 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_OFFS                                                                (0x154)
3895 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_RMSK                                                                      0x3f
3896 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_POR                                                                 0x00000000
3897 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_POR_RMSK                                                            0xffffffff
3898 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ATTR                                                                             0x3
3899 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_IN(x)            \
3900                 in_dword(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ADDR(x))
3901 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_INM(x, m)            \
3902                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ADDR(x), m)
3903 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_OUT(x, v)            \
3904                 out_dword(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ADDR(x),v)
3905 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_OUTM(x,m,v) \
3906                 out_dword_masked_ns(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_IN(x))
3907 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_RD_PTR_BMSK                                                               0x3e
3908 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_RD_PTR_SHFT                                                                  1
3909 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_RD_VALID_BMSK                                                              0x1
3910 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_CTRL_RD_VALID_SHFT                                                                0
3911 
3912 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_ADDR(x)                                                           ((x) + 0x158)
3913 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_PHYS(x)                                                           ((x) + 0x158)
3914 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_OFFS                                                              (0x158)
3915 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_RMSK                                                              0xffffffff
3916 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_POR                                                               0x00000000
3917 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_POR_RMSK                                                          0xffffffff
3918 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_ATTR                                                                           0x1
3919 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_IN(x)            \
3920                 in_dword(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_ADDR(x))
3921 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_INM(x, m)            \
3922                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_ADDR(x), m)
3923 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_RD_DATA_BMSK                                                      0xffffffff
3924 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_0_RD_DATA_SHFT                                                               0
3925 
3926 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_ADDR(x)                                                           ((x) + 0x15c)
3927 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_PHYS(x)                                                           ((x) + 0x15c)
3928 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_OFFS                                                              (0x15c)
3929 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_RMSK                                                              0xffffffff
3930 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_POR                                                               0x00000000
3931 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_POR_RMSK                                                          0xffffffff
3932 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_ATTR                                                                           0x1
3933 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_IN(x)            \
3934                 in_dword(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_ADDR(x))
3935 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_INM(x, m)            \
3936                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_ADDR(x), m)
3937 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_RD_DATA_BMSK                                                      0xffffffff
3938 #define HWIO_WBM_R0_RLS_PARSER_FIFO_RD_DATA_1_RD_DATA_SHFT                                                               0
3939 
3940 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x160)
3941 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x160)
3942 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_OFFS                                                                  (0x160)
3943 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
3944 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_POR                                                                   0x00000000
3945 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
3946 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_ATTR                                                                               0x1
3947 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_IN(x)            \
3948                 in_dword(HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_ADDR(x))
3949 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_INM(x, m)            \
3950                 in_dword_masked(HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_ADDR(x), m)
3951 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
3952 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
3953 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
3954 #define HWIO_WBM_R0_SW0_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
3955 
3956 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x164)
3957 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x164)
3958 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x164)
3959 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
3960 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
3961 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
3962 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
3963 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_IN(x)            \
3964                 in_dword(HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ADDR(x))
3965 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_INM(x, m)            \
3966                 in_dword_masked(HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ADDR(x), m)
3967 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_OUT(x, v)            \
3968                 out_dword(HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ADDR(x),v)
3969 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
3970                 out_dword_masked_ns(HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_IN(x))
3971 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
3972 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
3973 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
3974 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
3975 
3976 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x168)
3977 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x168)
3978 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x168)
3979 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
3980 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
3981 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
3982 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
3983 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_IN(x)            \
3984                 in_dword(HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_ADDR(x))
3985 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_INM(x, m)            \
3986                 in_dword_masked(HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_ADDR(x), m)
3987 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
3988 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
3989 
3990 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x16c)
3991 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x16c)
3992 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x16c)
3993 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
3994 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
3995 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
3996 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
3997 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_IN(x)            \
3998                 in_dword(HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_ADDR(x))
3999 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4000                 in_dword_masked(HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4001 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4002 #define HWIO_WBM_R0_SW0_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4003 
4004 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x170)
4005 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x170)
4006 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_OFFS                                                                  (0x170)
4007 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4008 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4009 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4010 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4011 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_IN(x)            \
4012                 in_dword(HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_ADDR(x))
4013 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_INM(x, m)            \
4014                 in_dword_masked(HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_ADDR(x), m)
4015 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4016 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4017 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4018 #define HWIO_WBM_R0_SW1_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4019 
4020 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x174)
4021 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x174)
4022 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x174)
4023 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4024 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4025 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4026 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4027 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_IN(x)            \
4028                 in_dword(HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ADDR(x))
4029 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_INM(x, m)            \
4030                 in_dword_masked(HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ADDR(x), m)
4031 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4032                 out_dword(HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ADDR(x),v)
4033 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4034                 out_dword_masked_ns(HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_IN(x))
4035 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4036 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4037 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4038 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4039 
4040 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x178)
4041 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x178)
4042 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x178)
4043 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4044 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4045 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4046 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4047 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_IN(x)            \
4048                 in_dword(HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_ADDR(x))
4049 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4050                 in_dword_masked(HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4051 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4052 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4053 
4054 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x17c)
4055 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x17c)
4056 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x17c)
4057 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4058 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4059 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4060 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4061 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_IN(x)            \
4062                 in_dword(HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_ADDR(x))
4063 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4064                 in_dword_masked(HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4065 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4066 #define HWIO_WBM_R0_SW1_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4067 
4068 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x180)
4069 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x180)
4070 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_OFFS                                                                  (0x180)
4071 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4072 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4073 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4074 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4075 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_IN(x)            \
4076                 in_dword(HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_ADDR(x))
4077 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_INM(x, m)            \
4078                 in_dword_masked(HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_ADDR(x), m)
4079 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4080 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4081 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4082 #define HWIO_WBM_R0_SW2_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4083 
4084 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x184)
4085 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x184)
4086 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x184)
4087 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4088 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4089 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4090 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4091 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_IN(x)            \
4092                 in_dword(HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ADDR(x))
4093 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_INM(x, m)            \
4094                 in_dword_masked(HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ADDR(x), m)
4095 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4096                 out_dword(HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ADDR(x),v)
4097 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4098                 out_dword_masked_ns(HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_IN(x))
4099 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4100 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4101 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4102 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4103 
4104 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x188)
4105 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x188)
4106 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x188)
4107 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4108 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4109 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4110 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4111 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_IN(x)            \
4112                 in_dword(HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_ADDR(x))
4113 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4114                 in_dword_masked(HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4115 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4116 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4117 
4118 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x18c)
4119 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x18c)
4120 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x18c)
4121 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4122 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4123 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4124 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4125 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_IN(x)            \
4126                 in_dword(HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_ADDR(x))
4127 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4128                 in_dword_masked(HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4129 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4130 #define HWIO_WBM_R0_SW2_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4131 
4132 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x190)
4133 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x190)
4134 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_OFFS                                                                  (0x190)
4135 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4136 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4137 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4138 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4139 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_IN(x)            \
4140                 in_dword(HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_ADDR(x))
4141 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_INM(x, m)            \
4142                 in_dword_masked(HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_ADDR(x), m)
4143 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4144 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4145 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4146 #define HWIO_WBM_R0_SW3_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4147 
4148 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x194)
4149 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x194)
4150 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x194)
4151 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4152 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4153 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4154 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4155 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_IN(x)            \
4156                 in_dword(HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ADDR(x))
4157 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_INM(x, m)            \
4158                 in_dword_masked(HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ADDR(x), m)
4159 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4160                 out_dword(HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ADDR(x),v)
4161 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4162                 out_dword_masked_ns(HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_IN(x))
4163 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4164 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4165 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4166 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4167 
4168 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x198)
4169 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x198)
4170 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x198)
4171 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4172 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4173 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4174 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4175 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_IN(x)            \
4176                 in_dword(HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_ADDR(x))
4177 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4178                 in_dword_masked(HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4179 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4180 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4181 
4182 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x19c)
4183 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x19c)
4184 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x19c)
4185 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4186 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4187 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4188 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4189 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_IN(x)            \
4190                 in_dword(HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_ADDR(x))
4191 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4192                 in_dword_masked(HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4193 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4194 #define HWIO_WBM_R0_SW3_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4195 
4196 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x1a0)
4197 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x1a0)
4198 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_OFFS                                                                  (0x1a0)
4199 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4200 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4201 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4202 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4203 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_IN(x)            \
4204                 in_dword(HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_ADDR(x))
4205 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_INM(x, m)            \
4206                 in_dword_masked(HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_ADDR(x), m)
4207 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4208 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4209 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4210 #define HWIO_WBM_R0_SW4_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4211 
4212 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x1a4)
4213 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x1a4)
4214 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x1a4)
4215 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4216 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4217 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4218 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4219 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_IN(x)            \
4220                 in_dword(HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ADDR(x))
4221 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_INM(x, m)            \
4222                 in_dword_masked(HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ADDR(x), m)
4223 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4224                 out_dword(HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ADDR(x),v)
4225 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4226                 out_dword_masked_ns(HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_IN(x))
4227 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4228 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4229 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4230 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4231 
4232 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x1a8)
4233 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x1a8)
4234 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x1a8)
4235 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4236 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4237 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4238 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4239 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_IN(x)            \
4240                 in_dword(HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_ADDR(x))
4241 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4242                 in_dword_masked(HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4243 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4244 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4245 
4246 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x1ac)
4247 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x1ac)
4248 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x1ac)
4249 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4250 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4251 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4252 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4253 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_IN(x)            \
4254                 in_dword(HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_ADDR(x))
4255 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4256                 in_dword_masked(HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4257 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4258 #define HWIO_WBM_R0_SW4_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4259 
4260 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x1b0)
4261 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x1b0)
4262 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_OFFS                                                                  (0x1b0)
4263 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4264 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4265 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4266 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4267 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_IN(x)            \
4268                 in_dword(HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_ADDR(x))
4269 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_INM(x, m)            \
4270                 in_dword_masked(HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_ADDR(x), m)
4271 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4272 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4273 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4274 #define HWIO_WBM_R0_SW5_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4275 
4276 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x1b4)
4277 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x1b4)
4278 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x1b4)
4279 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4280 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4281 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4282 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4283 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_IN(x)            \
4284                 in_dword(HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ADDR(x))
4285 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_INM(x, m)            \
4286                 in_dword_masked(HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ADDR(x), m)
4287 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4288                 out_dword(HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ADDR(x),v)
4289 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4290                 out_dword_masked_ns(HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_IN(x))
4291 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4292 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4293 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4294 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4295 
4296 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x1b8)
4297 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x1b8)
4298 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x1b8)
4299 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4300 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4301 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4302 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4303 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_IN(x)            \
4304                 in_dword(HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_ADDR(x))
4305 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4306                 in_dword_masked(HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4307 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4308 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4309 
4310 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x1bc)
4311 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x1bc)
4312 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x1bc)
4313 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4314 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4315 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4316 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4317 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_IN(x)            \
4318                 in_dword(HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_ADDR(x))
4319 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4320                 in_dword_masked(HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4321 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4322 #define HWIO_WBM_R0_SW5_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4323 
4324 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x1c0)
4325 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x1c0)
4326 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_OFFS                                                                  (0x1c0)
4327 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4328 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4329 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4330 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4331 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_IN(x)            \
4332                 in_dword(HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_ADDR(x))
4333 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_INM(x, m)            \
4334                 in_dword_masked(HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_ADDR(x), m)
4335 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4336 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4337 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4338 #define HWIO_WBM_R0_SW6_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4339 
4340 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x1c4)
4341 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x1c4)
4342 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x1c4)
4343 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4344 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4345 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4346 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4347 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_IN(x)            \
4348                 in_dword(HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ADDR(x))
4349 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_INM(x, m)            \
4350                 in_dword_masked(HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ADDR(x), m)
4351 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4352                 out_dword(HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ADDR(x),v)
4353 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4354                 out_dword_masked_ns(HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_IN(x))
4355 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4356 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4357 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4358 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4359 
4360 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x1c8)
4361 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x1c8)
4362 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x1c8)
4363 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4364 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4365 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4366 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4367 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_IN(x)            \
4368                 in_dword(HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_ADDR(x))
4369 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4370                 in_dword_masked(HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4371 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4372 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4373 
4374 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x1cc)
4375 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x1cc)
4376 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x1cc)
4377 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4378 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4379 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4380 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4381 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_IN(x)            \
4382                 in_dword(HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_ADDR(x))
4383 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4384                 in_dword_masked(HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4385 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4386 #define HWIO_WBM_R0_SW6_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4387 
4388 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_ADDR(x)                                                                ((x) + 0x1d0)
4389 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_PHYS(x)                                                                ((x) + 0x1d0)
4390 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_OFFS                                                                   (0x1d0)
4391 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_RMSK                                                                        0xfbf
4392 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_POR                                                                    0x00000000
4393 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_POR_RMSK                                                               0xffffffff
4394 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_ATTR                                                                                0x1
4395 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_IN(x)            \
4396                 in_dword(HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_ADDR(x))
4397 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_INM(x, m)            \
4398                 in_dword_masked(HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_ADDR(x), m)
4399 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                           0xf80
4400 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                               7
4401 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                  0x3f
4402 #define HWIO_WBM_R0_FW_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                     0
4403 
4404 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ADDR(x)                                                                ((x) + 0x1d4)
4405 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_PHYS(x)                                                                ((x) + 0x1d4)
4406 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_OFFS                                                                   (0x1d4)
4407 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_RMSK                                                                         0x3f
4408 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_POR                                                                    0x00000000
4409 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_POR_RMSK                                                               0xffffffff
4410 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ATTR                                                                                0x3
4411 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_IN(x)            \
4412                 in_dword(HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ADDR(x))
4413 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_INM(x, m)            \
4414                 in_dword_masked(HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ADDR(x), m)
4415 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4416                 out_dword(HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ADDR(x),v)
4417 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4418                 out_dword_masked_ns(HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_IN(x))
4419 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                  0x3e
4420 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                     1
4421 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                 0x1
4422 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                   0
4423 
4424 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_ADDR(x)                                                              ((x) + 0x1d8)
4425 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_PHYS(x)                                                              ((x) + 0x1d8)
4426 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_OFFS                                                                 (0x1d8)
4427 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_RMSK                                                                 0xffffffff
4428 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_POR                                                                  0x00000000
4429 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_POR_RMSK                                                             0xffffffff
4430 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_ATTR                                                                              0x1
4431 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_IN(x)            \
4432                 in_dword(HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_ADDR(x))
4433 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4434                 in_dword_masked(HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4435 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                         0xffffffff
4436 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                  0
4437 
4438 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_ADDR(x)                                                              ((x) + 0x1dc)
4439 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_PHYS(x)                                                              ((x) + 0x1dc)
4440 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_OFFS                                                                 (0x1dc)
4441 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_RMSK                                                                 0xffffffff
4442 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_POR                                                                  0x00000000
4443 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_POR_RMSK                                                             0xffffffff
4444 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_ATTR                                                                              0x1
4445 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_IN(x)            \
4446                 in_dword(HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_ADDR(x))
4447 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4448                 in_dword_masked(HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4449 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                         0xffffffff
4450 #define HWIO_WBM_R0_FW_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                  0
4451 
4452 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_ADDR(x)                                                               ((x) + 0x1e0)
4453 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_PHYS(x)                                                               ((x) + 0x1e0)
4454 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_OFFS                                                                  (0x1e0)
4455 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_RMSK                                                                       0xfbf
4456 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_POR                                                                   0x00000000
4457 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_POR_RMSK                                                              0xffffffff
4458 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_ATTR                                                                               0x1
4459 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_IN(x)            \
4460                 in_dword(HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_ADDR(x))
4461 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_INM(x, m)            \
4462                 in_dword_masked(HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_ADDR(x), m)
4463 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                          0xf80
4464 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                              7
4465 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                                 0x3f
4466 #define HWIO_WBM_R0_ERR_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                                    0
4467 
4468 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ADDR(x)                                                               ((x) + 0x1e4)
4469 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_PHYS(x)                                                               ((x) + 0x1e4)
4470 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_OFFS                                                                  (0x1e4)
4471 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_RMSK                                                                        0x3f
4472 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_POR                                                                   0x00000000
4473 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_POR_RMSK                                                              0xffffffff
4474 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ATTR                                                                               0x3
4475 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_IN(x)            \
4476                 in_dword(HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ADDR(x))
4477 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_INM(x, m)            \
4478                 in_dword_masked(HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ADDR(x), m)
4479 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4480                 out_dword(HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ADDR(x),v)
4481 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4482                 out_dword_masked_ns(HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_IN(x))
4483 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                                 0x3e
4484 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                                    1
4485 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                                0x1
4486 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                                  0
4487 
4488 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_ADDR(x)                                                             ((x) + 0x1e8)
4489 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_PHYS(x)                                                             ((x) + 0x1e8)
4490 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_OFFS                                                                (0x1e8)
4491 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_RMSK                                                                0xffffffff
4492 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_POR                                                                 0x00000000
4493 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_POR_RMSK                                                            0xffffffff
4494 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_ATTR                                                                             0x1
4495 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_IN(x)            \
4496                 in_dword(HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_ADDR(x))
4497 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4498                 in_dword_masked(HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4499 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                        0xffffffff
4500 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                                 0
4501 
4502 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_ADDR(x)                                                             ((x) + 0x1ec)
4503 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_PHYS(x)                                                             ((x) + 0x1ec)
4504 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_OFFS                                                                (0x1ec)
4505 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_RMSK                                                                0xffffffff
4506 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_POR                                                                 0x00000000
4507 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_POR_RMSK                                                            0xffffffff
4508 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_ATTR                                                                             0x1
4509 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_IN(x)            \
4510                 in_dword(HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_ADDR(x))
4511 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4512                 in_dword_masked(HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4513 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                        0xffffffff
4514 #define HWIO_WBM_R0_ERR_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                                 0
4515 
4516 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_ADDR(x)                                                          ((x) + 0x1f0)
4517 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_PHYS(x)                                                          ((x) + 0x1f0)
4518 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_OFFS                                                             (0x1f0)
4519 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_RMSK                                                                  0xfbf
4520 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_POR                                                              0x00000000
4521 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_POR_RMSK                                                         0xffffffff
4522 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_ATTR                                                                          0x1
4523 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_IN(x)            \
4524                 in_dword(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_ADDR(x))
4525 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_INM(x, m)            \
4526                 in_dword_masked(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_ADDR(x), m)
4527 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                     0xf80
4528 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                         7
4529 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                            0x3f
4530 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                               0
4531 
4532 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ADDR(x)                                                          ((x) + 0x1f4)
4533 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_PHYS(x)                                                          ((x) + 0x1f4)
4534 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_OFFS                                                             (0x1f4)
4535 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_RMSK                                                                   0x3f
4536 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_POR                                                              0x00000000
4537 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_POR_RMSK                                                         0xffffffff
4538 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ATTR                                                                          0x3
4539 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_IN(x)            \
4540                 in_dword(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ADDR(x))
4541 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_INM(x, m)            \
4542                 in_dword_masked(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ADDR(x), m)
4543 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4544                 out_dword(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ADDR(x),v)
4545 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4546                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_IN(x))
4547 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                            0x3e
4548 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                               1
4549 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                           0x1
4550 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                             0
4551 
4552 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_ADDR(x)                                                        ((x) + 0x1f8)
4553 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_PHYS(x)                                                        ((x) + 0x1f8)
4554 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_OFFS                                                           (0x1f8)
4555 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_RMSK                                                           0xffffffff
4556 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_POR                                                            0x00000000
4557 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_POR_RMSK                                                       0xffffffff
4558 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_ATTR                                                                        0x1
4559 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_IN(x)            \
4560                 in_dword(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_ADDR(x))
4561 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4562                 in_dword_masked(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4563 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                   0xffffffff
4564 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                            0
4565 
4566 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_ADDR(x)                                                        ((x) + 0x1fc)
4567 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_PHYS(x)                                                        ((x) + 0x1fc)
4568 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_OFFS                                                           (0x1fc)
4569 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_RMSK                                                           0xffffffff
4570 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_POR                                                            0x00000000
4571 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_POR_RMSK                                                       0xffffffff
4572 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_ATTR                                                                        0x1
4573 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_IN(x)            \
4574                 in_dword(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_ADDR(x))
4575 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4576                 in_dword_masked(HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4577 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                   0xffffffff
4578 #define HWIO_WBM_R0_MLO_OUT1_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                            0
4579 
4580 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_ADDR(x)                                                          ((x) + 0x200)
4581 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_PHYS(x)                                                          ((x) + 0x200)
4582 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_OFFS                                                             (0x200)
4583 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_RMSK                                                                  0xfbf
4584 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_POR                                                              0x00000000
4585 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_POR_RMSK                                                         0xffffffff
4586 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_ATTR                                                                          0x1
4587 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_IN(x)            \
4588                 in_dword(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_ADDR(x))
4589 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_INM(x, m)            \
4590                 in_dword_masked(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_ADDR(x), m)
4591 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                     0xf80
4592 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                         7
4593 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                            0x3f
4594 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                               0
4595 
4596 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ADDR(x)                                                          ((x) + 0x204)
4597 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_PHYS(x)                                                          ((x) + 0x204)
4598 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_OFFS                                                             (0x204)
4599 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_RMSK                                                                   0x3f
4600 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_POR                                                              0x00000000
4601 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_POR_RMSK                                                         0xffffffff
4602 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ATTR                                                                          0x3
4603 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_IN(x)            \
4604                 in_dword(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ADDR(x))
4605 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_INM(x, m)            \
4606                 in_dword_masked(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ADDR(x), m)
4607 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_OUT(x, v)            \
4608                 out_dword(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ADDR(x),v)
4609 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
4610                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_IN(x))
4611 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                            0x3e
4612 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                               1
4613 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                           0x1
4614 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                             0
4615 
4616 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_ADDR(x)                                                        ((x) + 0x208)
4617 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_PHYS(x)                                                        ((x) + 0x208)
4618 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_OFFS                                                           (0x208)
4619 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_RMSK                                                           0xffffffff
4620 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_POR                                                            0x00000000
4621 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_POR_RMSK                                                       0xffffffff
4622 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_ATTR                                                                        0x1
4623 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_IN(x)            \
4624                 in_dword(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_ADDR(x))
4625 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_INM(x, m)            \
4626                 in_dword_masked(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_ADDR(x), m)
4627 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                   0xffffffff
4628 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                            0
4629 
4630 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_ADDR(x)                                                        ((x) + 0x20c)
4631 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_PHYS(x)                                                        ((x) + 0x20c)
4632 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_OFFS                                                           (0x20c)
4633 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_RMSK                                                           0xffffffff
4634 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_POR                                                            0x00000000
4635 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_POR_RMSK                                                       0xffffffff
4636 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_ATTR                                                                        0x1
4637 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_IN(x)            \
4638                 in_dword(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_ADDR(x))
4639 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_INM(x, m)            \
4640                 in_dword_masked(HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_ADDR(x), m)
4641 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                   0xffffffff
4642 #define HWIO_WBM_R0_MLO_OUT2_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                            0
4643 
4644 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ADDR(x)                                                            ((x) + 0x210)
4645 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_PHYS(x)                                                            ((x) + 0x210)
4646 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_OFFS                                                               (0x210)
4647 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_RMSK                                                                     0x7f
4648 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_POR                                                                0x00000000
4649 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_POR_RMSK                                                           0xffffffff
4650 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ATTR                                                                            0x3
4651 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_IN(x)            \
4652                 in_dword(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ADDR(x))
4653 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_INM(x, m)            \
4654                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ADDR(x), m)
4655 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_OUT(x, v)            \
4656                 out_dword(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ADDR(x),v)
4657 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_OUTM(x,m,v) \
4658                 out_dword_masked_ns(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_IN(x))
4659 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_RD_PTR_BMSK                                                              0x7e
4660 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_RD_PTR_SHFT                                                                 1
4661 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_RD_VALID_BMSK                                                             0x1
4662 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_CTRL_RD_VALID_SHFT                                                               0
4663 
4664 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_ADDR(x)                                                            ((x) + 0x214)
4665 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_PHYS(x)                                                            ((x) + 0x214)
4666 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_OFFS                                                               (0x214)
4667 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_RMSK                                                                   0x1fff
4668 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_POR                                                                0x00000000
4669 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_POR_RMSK                                                           0xffffffff
4670 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_ATTR                                                                            0x1
4671 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_IN(x)            \
4672                 in_dword(HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_ADDR(x))
4673 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_INM(x, m)            \
4674                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_ADDR(x), m)
4675 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                      0x1f80
4676 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                           7
4677 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_UD_CNT_BMSK                                                              0x7f
4678 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_DETAILS_UD_CNT_SHFT                                                                 0
4679 
4680 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_ADDR(x)                                                          ((x) + 0x218)
4681 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_PHYS(x)                                                          ((x) + 0x218)
4682 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_OFFS                                                             (0x218)
4683 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_RMSK                                                             0xffffffff
4684 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_POR                                                              0x00000000
4685 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_POR_RMSK                                                         0xffffffff
4686 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_ATTR                                                                          0x1
4687 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_IN(x)            \
4688                 in_dword(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_ADDR(x))
4689 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_INM(x, m)            \
4690                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_ADDR(x), m)
4691 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_RD_DATA_BMSK                                                     0xffffffff
4692 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_0_RD_DATA_SHFT                                                              0
4693 
4694 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_ADDR(x)                                                          ((x) + 0x21c)
4695 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_PHYS(x)                                                          ((x) + 0x21c)
4696 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_OFFS                                                             (0x21c)
4697 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_RMSK                                                             0xffffffff
4698 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_POR                                                              0x00000000
4699 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_POR_RMSK                                                         0xffffffff
4700 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_ATTR                                                                          0x1
4701 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_IN(x)            \
4702                 in_dword(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_ADDR(x))
4703 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_INM(x, m)            \
4704                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_ADDR(x), m)
4705 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_RD_DATA_BMSK                                                     0xffffffff
4706 #define HWIO_WBM_R0_MSDU_PARSER_FIFO_RD_DATA_1_RD_DATA_SHFT                                                              0
4707 
4708 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_ADDR(x)                                                            ((x) + 0x220)
4709 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_PHYS(x)                                                            ((x) + 0x220)
4710 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_OFFS                                                               (0x220)
4711 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_RMSK                                                                     0x1f
4712 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_POR                                                                0x00000000
4713 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_POR_RMSK                                                           0xffffffff
4714 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_ATTR                                                                            0x1
4715 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_IN(x)            \
4716                 in_dword(HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_ADDR(x))
4717 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_INM(x, m)            \
4718                 in_dword_masked(HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_ADDR(x), m)
4719 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                        0x18
4720 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                           3
4721 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_UD_CNT_BMSK                                                               0x7
4722 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_DETAILS_UD_CNT_SHFT                                                                 0
4723 
4724 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ADDR(x)                                                            ((x) + 0x224)
4725 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_PHYS(x)                                                            ((x) + 0x224)
4726 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_OFFS                                                               (0x224)
4727 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_RMSK                                                                      0x7
4728 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_POR                                                                0x00000000
4729 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_POR_RMSK                                                           0xffffffff
4730 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ATTR                                                                            0x3
4731 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_IN(x)            \
4732                 in_dword(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ADDR(x))
4733 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_INM(x, m)            \
4734                 in_dword_masked(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ADDR(x), m)
4735 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_OUT(x, v)            \
4736                 out_dword(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ADDR(x),v)
4737 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_OUTM(x,m,v) \
4738                 out_dword_masked_ns(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_IN(x))
4739 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_RD_PTR_BMSK                                                               0x6
4740 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_RD_PTR_SHFT                                                                 1
4741 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_RD_VALID_BMSK                                                             0x1
4742 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_CTRL_RD_VALID_SHFT                                                               0
4743 
4744 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_ADDR(x)                                                          ((x) + 0x228)
4745 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_PHYS(x)                                                          ((x) + 0x228)
4746 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_OFFS                                                             (0x228)
4747 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_RMSK                                                             0xffffffff
4748 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_POR                                                              0x00000000
4749 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_POR_RMSK                                                         0xffffffff
4750 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_ATTR                                                                          0x1
4751 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_IN(x)            \
4752                 in_dword(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_ADDR(x))
4753 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_INM(x, m)            \
4754                 in_dword_masked(HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_ADDR(x), m)
4755 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_RD_DATA_BMSK                                                     0xffffffff
4756 #define HWIO_WBM_R0_CACHE_CTRL0_FIFO_RD_DATA_0_RD_DATA_SHFT                                                              0
4757 
4758 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_ADDR(x)                                                     ((x) + 0x238)
4759 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_PHYS(x)                                                     ((x) + 0x238)
4760 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_OFFS                                                        (0x238)
4761 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_RMSK                                                         0xfffffff
4762 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_POR                                                         0x00000000
4763 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_POR_RMSK                                                    0xffffffff
4764 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_ATTR                                                                     0x1
4765 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_IN(x)            \
4766                 in_dword(HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_ADDR(x))
4767 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_INM(x, m)            \
4768                 in_dword_masked(HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_ADDR(x), m)
4769 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_VALUE_BMSK                                                   0xfffffff
4770 #define HWIO_WBM_R0_MSDU_PARSER_CURRENT_COOKIE_INFO_VALUE_SHFT                                                           0
4771 
4772 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_ADDR(x)                                                      ((x) + 0x23c)
4773 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_PHYS(x)                                                      ((x) + 0x23c)
4774 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_OFFS                                                         (0x23c)
4775 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_RMSK                                                          0xfffffff
4776 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_POR                                                          0x00000000
4777 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_POR_RMSK                                                     0xffffffff
4778 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_ATTR                                                                      0x1
4779 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_IN(x)            \
4780                 in_dword(HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_ADDR(x))
4781 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_INM(x, m)            \
4782                 in_dword_masked(HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_ADDR(x), m)
4783 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_VALUE_BMSK                                                    0xfffffff
4784 #define HWIO_WBM_R0_RLS_PARSER_CURRENT_COOKIE_INFO_VALUE_SHFT                                                            0
4785 
4786 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_ADDR(x)                                                                   ((x) + 0x240)
4787 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_PHYS(x)                                                                   ((x) + 0x240)
4788 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_OFFS                                                                      (0x240)
4789 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_RMSK                                                                           0x7ff
4790 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_POR                                                                       0x00000010
4791 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_POR_RMSK                                                                  0xffffffff
4792 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_ATTR                                                                                   0x3
4793 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_IN(x)            \
4794                 in_dword(HWIO_WBM_R0_IDLE_LIST_CONTROL_ADDR(x))
4795 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_INM(x, m)            \
4796                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_CONTROL_ADDR(x), m)
4797 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_OUT(x, v)            \
4798                 out_dword(HWIO_WBM_R0_IDLE_LIST_CONTROL_ADDR(x),v)
4799 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_OUTM(x,m,v) \
4800                 out_dword_masked_ns(HWIO_WBM_R0_IDLE_LIST_CONTROL_ADDR(x),m,v,HWIO_WBM_R0_IDLE_LIST_CONTROL_IN(x))
4801 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_SCATTER_BUFFER_SIZE_BMSK                                                       0x7fc
4802 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_SCATTER_BUFFER_SIZE_SHFT                                                           2
4803 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_LINK_DESC_IDLE_LIST_MODE_BMSK                                                    0x2
4804 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_LINK_DESC_IDLE_LIST_MODE_SHFT                                                      1
4805 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_BUFFER_IDLE_LIST_MODE_BMSK                                                       0x1
4806 #define HWIO_WBM_R0_IDLE_LIST_CONTROL_BUFFER_IDLE_LIST_MODE_SHFT                                                         0
4807 
4808 #define HWIO_WBM_R0_IDLE_LIST_SIZE_ADDR(x)                                                                      ((x) + 0x244)
4809 #define HWIO_WBM_R0_IDLE_LIST_SIZE_PHYS(x)                                                                      ((x) + 0x244)
4810 #define HWIO_WBM_R0_IDLE_LIST_SIZE_OFFS                                                                         (0x244)
4811 #define HWIO_WBM_R0_IDLE_LIST_SIZE_RMSK                                                                         0xffffffff
4812 #define HWIO_WBM_R0_IDLE_LIST_SIZE_POR                                                                          0x00020002
4813 #define HWIO_WBM_R0_IDLE_LIST_SIZE_POR_RMSK                                                                     0xffffffff
4814 #define HWIO_WBM_R0_IDLE_LIST_SIZE_ATTR                                                                                      0x3
4815 #define HWIO_WBM_R0_IDLE_LIST_SIZE_IN(x)            \
4816                 in_dword(HWIO_WBM_R0_IDLE_LIST_SIZE_ADDR(x))
4817 #define HWIO_WBM_R0_IDLE_LIST_SIZE_INM(x, m)            \
4818                 in_dword_masked(HWIO_WBM_R0_IDLE_LIST_SIZE_ADDR(x), m)
4819 #define HWIO_WBM_R0_IDLE_LIST_SIZE_OUT(x, v)            \
4820                 out_dword(HWIO_WBM_R0_IDLE_LIST_SIZE_ADDR(x),v)
4821 #define HWIO_WBM_R0_IDLE_LIST_SIZE_OUTM(x,m,v) \
4822                 out_dword_masked_ns(HWIO_WBM_R0_IDLE_LIST_SIZE_ADDR(x),m,v,HWIO_WBM_R0_IDLE_LIST_SIZE_IN(x))
4823 #define HWIO_WBM_R0_IDLE_LIST_SIZE_SCATTER_RING_SIZE_OF_IDLE_LINK_DESC_LIST_BMSK                                0xffff0000
4824 #define HWIO_WBM_R0_IDLE_LIST_SIZE_SCATTER_RING_SIZE_OF_IDLE_LINK_DESC_LIST_SHFT                                        16
4825 #define HWIO_WBM_R0_IDLE_LIST_SIZE_SCATTER_RING_SIZE_OF_IDLE_BUF_LIST_BMSK                                          0xffff
4826 #define HWIO_WBM_R0_IDLE_LIST_SIZE_SCATTER_RING_SIZE_OF_IDLE_BUF_LIST_SHFT                                               0
4827 
4828 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ADDR(x)                                                   ((x) + 0x250)
4829 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_PHYS(x)                                                   ((x) + 0x250)
4830 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_OFFS                                                      (0x250)
4831 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_RMSK                                                      0xffffffff
4832 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_POR                                                       0x00000000
4833 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_POR_RMSK                                                  0xffffffff
4834 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ATTR                                                                   0x3
4835 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_IN(x)            \
4836                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ADDR(x))
4837 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_INM(x, m)            \
4838                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ADDR(x), m)
4839 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_OUT(x, v)            \
4840                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ADDR(x),v)
4841 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_OUTM(x,m,v) \
4842                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_IN(x))
4843 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_BASE_ADDRESS_31_0_BMSK                                    0xffffffff
4844 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_LSB_BASE_ADDRESS_31_0_SHFT                                             0
4845 
4846 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDR(x)                                                   ((x) + 0x254)
4847 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_PHYS(x)                                                   ((x) + 0x254)
4848 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_OFFS                                                      (0x254)
4849 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_RMSK                                                      0xffffffff
4850 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_POR                                                       0x00000000
4851 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_POR_RMSK                                                  0xffffffff
4852 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ATTR                                                                   0x3
4853 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_IN(x)            \
4854                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDR(x))
4855 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_INM(x, m)            \
4856                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDR(x), m)
4857 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_OUT(x, v)            \
4858                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDR(x),v)
4859 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_OUTM(x,m,v) \
4860                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_IN(x))
4861 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDRESS_MATCH_TAG_BMSK                                    0xffffff00
4862 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_ADDRESS_MATCH_TAG_SHFT                                             8
4863 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_BASE_ADDRESS_39_32_BMSK                                         0xff
4864 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_LIST_BASE_MSB_BASE_ADDRESS_39_32_SHFT                                            0
4865 
4866 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ADDR(x)                                               ((x) + 0x260)
4867 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_PHYS(x)                                               ((x) + 0x260)
4868 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_OFFS                                                  (0x260)
4869 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_RMSK                                                  0xffffffff
4870 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_POR                                                   0x00000000
4871 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_POR_RMSK                                              0xffffffff
4872 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ATTR                                                               0x3
4873 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_IN(x)            \
4874                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ADDR(x))
4875 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_INM(x, m)            \
4876                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ADDR(x), m)
4877 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_OUT(x, v)            \
4878                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ADDR(x),v)
4879 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_OUTM(x,m,v) \
4880                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_IN(x))
4881 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_BUFFER_ADDRESS_31_0_BMSK                              0xffffffff
4882 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX0_BUFFER_ADDRESS_31_0_SHFT                                       0
4883 
4884 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ADDR(x)                                               ((x) + 0x264)
4885 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_PHYS(x)                                               ((x) + 0x264)
4886 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_OFFS                                                  (0x264)
4887 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_RMSK                                                    0x1fffff
4888 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_POR                                                   0x00000000
4889 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_POR_RMSK                                              0xffffffff
4890 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ATTR                                                               0x3
4891 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_IN(x)            \
4892                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ADDR(x))
4893 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_INM(x, m)            \
4894                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ADDR(x), m)
4895 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_OUT(x, v)            \
4896                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ADDR(x),v)
4897 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_OUTM(x,m,v) \
4898                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_IN(x))
4899 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_HEAD_POINTER_OFFSET_BMSK                                0x1fff00
4900 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_HEAD_POINTER_OFFSET_SHFT                                       8
4901 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_BUFFER_ADDRESS_39_32_BMSK                                   0xff
4902 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HEAD_INFO_IX1_BUFFER_ADDRESS_39_32_SHFT                                      0
4903 
4904 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ADDR(x)                                               ((x) + 0x270)
4905 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_PHYS(x)                                               ((x) + 0x270)
4906 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_OFFS                                                  (0x270)
4907 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_RMSK                                                  0xffffffff
4908 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_POR                                                   0x00000000
4909 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_POR_RMSK                                              0xffffffff
4910 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ATTR                                                               0x3
4911 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_IN(x)            \
4912                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ADDR(x))
4913 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_INM(x, m)            \
4914                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ADDR(x), m)
4915 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_OUT(x, v)            \
4916                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ADDR(x),v)
4917 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_OUTM(x,m,v) \
4918                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_IN(x))
4919 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_BUFFER_ADDRESS_31_0_BMSK                              0xffffffff
4920 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX0_BUFFER_ADDRESS_31_0_SHFT                                       0
4921 
4922 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ADDR(x)                                               ((x) + 0x274)
4923 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_PHYS(x)                                               ((x) + 0x274)
4924 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_OFFS                                                  (0x274)
4925 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_RMSK                                                    0x1fffff
4926 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_POR                                                   0x00000000
4927 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_POR_RMSK                                              0xffffffff
4928 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ATTR                                                               0x3
4929 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_IN(x)            \
4930                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ADDR(x))
4931 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_INM(x, m)            \
4932                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ADDR(x), m)
4933 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_OUT(x, v)            \
4934                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ADDR(x),v)
4935 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_OUTM(x,m,v) \
4936                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_IN(x))
4937 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_TAIL_POINTER_OFFSET_BMSK                                0x1fff00
4938 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_TAIL_POINTER_OFFSET_SHFT                                       8
4939 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_BUFFER_ADDRESS_39_32_BMSK                                   0xff
4940 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TAIL_INFO_IX1_BUFFER_ADDRESS_39_32_SHFT                                      0
4941 
4942 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ADDR(x)                                                          ((x) + 0x27c)
4943 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_PHYS(x)                                                          ((x) + 0x27c)
4944 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_OFFS                                                             (0x27c)
4945 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_RMSK                                                                0xfffff
4946 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_POR                                                              0x00000000
4947 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_POR_RMSK                                                         0xffffffff
4948 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ATTR                                                                          0x3
4949 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_IN(x)            \
4950                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ADDR(x))
4951 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_INM(x, m)            \
4952                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ADDR(x), m)
4953 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_OUT(x, v)            \
4954                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ADDR(x),v)
4955 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_OUTM(x,m,v) \
4956                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_IN(x))
4957 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_SCAT_HEAD_PTR_BMSK                                                  0xfffff
4958 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_HP_SCAT_HEAD_PTR_SHFT                                                        0
4959 
4960 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ADDR(x)                                                          ((x) + 0x284)
4961 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_PHYS(x)                                                          ((x) + 0x284)
4962 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_OFFS                                                             (0x284)
4963 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_RMSK                                                                0xfffff
4964 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_POR                                                              0x00000000
4965 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_POR_RMSK                                                         0xffffffff
4966 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ATTR                                                                          0x3
4967 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_IN(x)            \
4968                 in_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ADDR(x))
4969 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_INM(x, m)            \
4970                 in_dword_masked(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ADDR(x), m)
4971 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_OUT(x, v)            \
4972                 out_dword(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ADDR(x),v)
4973 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_OUTM(x,m,v) \
4974                 out_dword_masked_ns(HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_ADDR(x),m,v,HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_IN(x))
4975 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_SCAT_TAIL_PTR_BMSK                                                  0xfffff
4976 #define HWIO_WBM_R0_SCATTERED_LINK_DESC_PTR_TP_SCAT_TAIL_PTR_SHFT                                                        0
4977 
4978 #define HWIO_WBM_R0_CLK_GATE_CTRL_ADDR(x)                                                                       ((x) + 0x288)
4979 #define HWIO_WBM_R0_CLK_GATE_CTRL_PHYS(x)                                                                       ((x) + 0x288)
4980 #define HWIO_WBM_R0_CLK_GATE_CTRL_OFFS                                                                          (0x288)
4981 #define HWIO_WBM_R0_CLK_GATE_CTRL_RMSK                                                                           0x3ffffff
4982 #define HWIO_WBM_R0_CLK_GATE_CTRL_POR                                                                           0x00020000
4983 #define HWIO_WBM_R0_CLK_GATE_CTRL_POR_RMSK                                                                      0xffffffff
4984 #define HWIO_WBM_R0_CLK_GATE_CTRL_ATTR                                                                                       0x3
4985 #define HWIO_WBM_R0_CLK_GATE_CTRL_IN(x)            \
4986                 in_dword(HWIO_WBM_R0_CLK_GATE_CTRL_ADDR(x))
4987 #define HWIO_WBM_R0_CLK_GATE_CTRL_INM(x, m)            \
4988                 in_dword_masked(HWIO_WBM_R0_CLK_GATE_CTRL_ADDR(x), m)
4989 #define HWIO_WBM_R0_CLK_GATE_CTRL_OUT(x, v)            \
4990                 out_dword(HWIO_WBM_R0_CLK_GATE_CTRL_ADDR(x),v)
4991 #define HWIO_WBM_R0_CLK_GATE_CTRL_OUTM(x,m,v) \
4992                 out_dword_masked_ns(HWIO_WBM_R0_CLK_GATE_CTRL_ADDR(x),m,v,HWIO_WBM_R0_CLK_GATE_CTRL_IN(x))
4993 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE1_BMSK                                                         0x3fc0000
4994 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE1_SHFT                                                                18
4995 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_ENS_EXTEND_BMSK                                                              0x20000
4996 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_ENS_EXTEND_SHFT                                                                   17
4997 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE_APB_BMSK                                                        0x10000
4998 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE_APB_SHFT                                                             16
4999 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE_BMSK                                                             0xffff
5000 #define HWIO_WBM_R0_CLK_GATE_CTRL_CLK_GATE_DISABLE_SHFT                                                                  0
5001 
5002 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x28c)
5003 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x28c)
5004 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_OFFS                                                              (0x28c)
5005 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_RMSK                                                              0xffffffff
5006 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_POR                                                               0x00000000
5007 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
5008 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ATTR                                                                           0x3
5009 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_IN(x)            \
5010                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x))
5011 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_INM(x, m)            \
5012                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x), m)
5013 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_OUT(x, v)            \
5014                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x),v)
5015 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
5016                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_IN(x))
5017 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
5018 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
5019 
5020 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x290)
5021 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x290)
5022 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_OFFS                                                              (0x290)
5023 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_RMSK                                                                0xffffff
5024 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_POR                                                               0x00000000
5025 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
5026 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ATTR                                                                           0x3
5027 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_IN(x)            \
5028                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x))
5029 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_INM(x, m)            \
5030                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x), m)
5031 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_OUT(x, v)            \
5032                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x),v)
5033 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
5034                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_IN(x))
5035 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
5036 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
5037 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
5038 #define HWIO_WBM_R0_TQM_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
5039 
5040 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_ADDR(x)                                                                 ((x) + 0x294)
5041 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_PHYS(x)                                                                 ((x) + 0x294)
5042 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_OFFS                                                                    (0x294)
5043 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_RMSK                                                                          0xff
5044 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_POR                                                                     0x00000000
5045 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_POR_RMSK                                                                0xffffffff
5046 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_ATTR                                                                                 0x3
5047 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_IN(x)            \
5048                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_ID_ADDR(x))
5049 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_INM(x, m)            \
5050                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_ID_ADDR(x), m)
5051 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_OUT(x, v)            \
5052                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_ID_ADDR(x),v)
5053 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_OUTM(x,m,v) \
5054                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_ID_IN(x))
5055 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
5056 #define HWIO_WBM_R0_TQM_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                  0
5057 
5058 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_ADDR(x)                                                             ((x) + 0x298)
5059 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_PHYS(x)                                                             ((x) + 0x298)
5060 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_OFFS                                                                (0x298)
5061 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_RMSK                                                                0xffffffff
5062 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_POR                                                                 0x00000000
5063 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_POR_RMSK                                                            0xffffffff
5064 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_ATTR                                                                             0x1
5065 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_IN(x)            \
5066                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_ADDR(x))
5067 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_INM(x, m)            \
5068                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_ADDR(x), m)
5069 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
5070 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
5071 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
5072 #define HWIO_WBM_R0_TQM_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
5073 
5074 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ADDR(x)                                                               ((x) + 0x29c)
5075 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_PHYS(x)                                                               ((x) + 0x29c)
5076 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_OFFS                                                                  (0x29c)
5077 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_RMSK                                                                    0x3fffff
5078 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_POR                                                                   0x00000080
5079 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_POR_RMSK                                                              0xffffffff
5080 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ATTR                                                                               0x3
5081 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_IN(x)            \
5082                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ADDR(x))
5083 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_INM(x, m)            \
5084                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ADDR(x), m)
5085 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_OUT(x, v)            \
5086                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ADDR(x),v)
5087 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_OUTM(x,m,v) \
5088                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_MISC_IN(x))
5089 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
5090 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                            14
5091 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
5092 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
5093 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
5094 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
5095 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
5096 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
5097 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
5098 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                               6
5099 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
5100 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
5101 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
5102 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
5103 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
5104 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
5105 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
5106 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                              2
5107 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
5108 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
5109 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
5110 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
5111 
5112 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x2a8)
5113 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x2a8)
5114 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_OFFS                                                           (0x2a8)
5115 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
5116 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_POR                                                            0x00000000
5117 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
5118 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ATTR                                                                        0x3
5119 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_IN(x)            \
5120                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ADDR(x))
5121 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_INM(x, m)            \
5122                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ADDR(x), m)
5123 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_OUT(x, v)            \
5124                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ADDR(x),v)
5125 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_OUTM(x,m,v) \
5126                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_IN(x))
5127 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
5128 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
5129 
5130 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x2ac)
5131 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x2ac)
5132 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_OFFS                                                           (0x2ac)
5133 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_RMSK                                                                 0xff
5134 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_POR                                                            0x00000000
5135 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
5136 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ATTR                                                                        0x3
5137 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_IN(x)            \
5138                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ADDR(x))
5139 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_INM(x, m)            \
5140                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ADDR(x), m)
5141 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_OUT(x, v)            \
5142                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ADDR(x),v)
5143 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_OUTM(x,m,v) \
5144                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_IN(x))
5145 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
5146 #define HWIO_WBM_R0_TQM_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
5147 
5148 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x2bc)
5149 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x2bc)
5150 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x2bc)
5151 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
5152 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
5153 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
5154 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
5155 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
5156                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
5157 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
5158                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
5159 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
5160                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
5161 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
5162                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x))
5163 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
5164 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
5165 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
5166 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
5167 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
5168 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
5169 
5170 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x2c0)
5171 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x2c0)
5172 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x2c0)
5173 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
5174 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
5175 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
5176 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
5177 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
5178                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
5179 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
5180                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
5181 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
5182                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
5183 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
5184                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x))
5185 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
5186 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
5187 
5188 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x2c4)
5189 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x2c4)
5190 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x2c4)
5191 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
5192 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
5193 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
5194 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
5195 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_IN(x)            \
5196                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x))
5197 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_INM(x, m)            \
5198                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x), m)
5199 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
5200 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
5201 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
5202 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
5203 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
5204 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
5205 
5206 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x2c8)
5207 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x2c8)
5208 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x2c8)
5209 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
5210 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
5211 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
5212 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
5213 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
5214                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
5215 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
5216                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
5217 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
5218                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
5219 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
5220                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x))
5221 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
5222 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
5223 
5224 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x2cc)
5225 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x2cc)
5226 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x2cc)
5227 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
5228 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
5229 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
5230 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
5231 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
5232                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
5233 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
5234                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
5235 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
5236                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
5237 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
5238                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x))
5239 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
5240 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
5241 
5242 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x2d0)
5243 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x2d0)
5244 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x2d0)
5245 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
5246 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
5247 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
5248 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
5249 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
5250                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
5251 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
5252                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
5253 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
5254 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
5255 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
5256 #define HWIO_WBM_R0_TQM_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
5257 
5258 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x2d4)
5259 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x2d4)
5260 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                         (0x2d4)
5261 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
5262 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_POR                                                          0x00000000
5263 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
5264 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
5265 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
5266                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
5267 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
5268                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
5269 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
5270                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
5271 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
5272                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_IN(x))
5273 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
5274 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
5275 
5276 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x2d8)
5277 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x2d8)
5278 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                         (0x2d8)
5279 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
5280 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_POR                                                          0x00000000
5281 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
5282 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
5283 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
5284                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
5285 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
5286                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
5287 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
5288                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
5289 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
5290                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_IN(x))
5291 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
5292 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
5293 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
5294 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
5295 
5296 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x2dc)
5297 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x2dc)
5298 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_OFFS                                                             (0x2dc)
5299 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_RMSK                                                             0xffffffff
5300 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_POR                                                              0x00000000
5301 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
5302 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ATTR                                                                          0x3
5303 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_IN(x)            \
5304                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x))
5305 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_INM(x, m)            \
5306                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x), m)
5307 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
5308                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x),v)
5309 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
5310                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_IN(x))
5311 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
5312 #define HWIO_WBM_R0_TQM_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                                0
5313 
5314 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x2fc)
5315 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x2fc)
5316 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x2fc)
5317 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
5318 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
5319 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
5320 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
5321 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
5322                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
5323 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
5324                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
5325 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
5326                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
5327 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
5328                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
5329 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
5330 #define HWIO_WBM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
5331 
5332 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x)                                                             ((x) + 0x300)
5333 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_PHYS(x)                                                             ((x) + 0x300)
5334 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_OFFS                                                                (0x300)
5335 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_RMSK                                                                0xffff003f
5336 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_POR                                                                 0x00000000
5337 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_POR_RMSK                                                            0xffffffff
5338 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ATTR                                                                             0x3
5339 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_IN(x)            \
5340                 in_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x))
5341 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_INM(x, m)            \
5342                 in_dword_masked(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x), m)
5343 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_OUT(x, v)            \
5344                 out_dword(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x),v)
5345 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_OUTM(x,m,v) \
5346                 out_dword_masked_ns(HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_IN(x))
5347 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
5348 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
5349 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
5350 #define HWIO_WBM_R0_TQM_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
5351 
5352 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x304)
5353 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x304)
5354 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_OFFS                                                              (0x304)
5355 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_RMSK                                                              0xffffffff
5356 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_POR                                                               0x00000000
5357 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
5358 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ATTR                                                                           0x3
5359 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_IN(x)            \
5360                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x))
5361 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_INM(x, m)            \
5362                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x), m)
5363 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_OUT(x, v)            \
5364                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x),v)
5365 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
5366                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_IN(x))
5367 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
5368 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
5369 
5370 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x308)
5371 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x308)
5372 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_OFFS                                                              (0x308)
5373 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_RMSK                                                                0xffffff
5374 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_POR                                                               0x00000000
5375 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
5376 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ATTR                                                                           0x3
5377 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_IN(x)            \
5378                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x))
5379 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_INM(x, m)            \
5380                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x), m)
5381 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_OUT(x, v)            \
5382                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x),v)
5383 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
5384                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_IN(x))
5385 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
5386 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
5387 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
5388 #define HWIO_WBM_R0_REO_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
5389 
5390 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_ADDR(x)                                                                 ((x) + 0x30c)
5391 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_PHYS(x)                                                                 ((x) + 0x30c)
5392 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_OFFS                                                                    (0x30c)
5393 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_RMSK                                                                          0xff
5394 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_POR                                                                     0x00000000
5395 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_POR_RMSK                                                                0xffffffff
5396 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_ATTR                                                                                 0x3
5397 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_IN(x)            \
5398                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_ID_ADDR(x))
5399 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_INM(x, m)            \
5400                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_ID_ADDR(x), m)
5401 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_OUT(x, v)            \
5402                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_ID_ADDR(x),v)
5403 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_OUTM(x,m,v) \
5404                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_ID_IN(x))
5405 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
5406 #define HWIO_WBM_R0_REO_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                  0
5407 
5408 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_ADDR(x)                                                             ((x) + 0x310)
5409 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_PHYS(x)                                                             ((x) + 0x310)
5410 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_OFFS                                                                (0x310)
5411 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_RMSK                                                                0xffffffff
5412 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_POR                                                                 0x00000000
5413 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_POR_RMSK                                                            0xffffffff
5414 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_ATTR                                                                             0x1
5415 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_IN(x)            \
5416                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_STATUS_ADDR(x))
5417 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_INM(x, m)            \
5418                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_STATUS_ADDR(x), m)
5419 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
5420 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
5421 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
5422 #define HWIO_WBM_R0_REO_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
5423 
5424 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_ADDR(x)                                                               ((x) + 0x314)
5425 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_PHYS(x)                                                               ((x) + 0x314)
5426 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_OFFS                                                                  (0x314)
5427 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_RMSK                                                                    0x3fffff
5428 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_POR                                                                   0x00000080
5429 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_POR_RMSK                                                              0xffffffff
5430 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_ATTR                                                                               0x3
5431 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_IN(x)            \
5432                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_MISC_ADDR(x))
5433 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_INM(x, m)            \
5434                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_MISC_ADDR(x), m)
5435 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_OUT(x, v)            \
5436                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_MISC_ADDR(x),v)
5437 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_OUTM(x,m,v) \
5438                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_MISC_IN(x))
5439 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
5440 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                            14
5441 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
5442 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
5443 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
5444 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
5445 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
5446 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
5447 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
5448 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                               6
5449 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
5450 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
5451 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
5452 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
5453 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
5454 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
5455 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
5456 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                              2
5457 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
5458 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
5459 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
5460 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
5461 
5462 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x320)
5463 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x320)
5464 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_OFFS                                                           (0x320)
5465 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
5466 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_POR                                                            0x00000000
5467 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
5468 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ATTR                                                                        0x3
5469 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_IN(x)            \
5470                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ADDR(x))
5471 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_INM(x, m)            \
5472                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ADDR(x), m)
5473 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_OUT(x, v)            \
5474                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ADDR(x),v)
5475 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_OUTM(x,m,v) \
5476                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_IN(x))
5477 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
5478 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
5479 
5480 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x324)
5481 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x324)
5482 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_OFFS                                                           (0x324)
5483 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_RMSK                                                                 0xff
5484 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_POR                                                            0x00000000
5485 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
5486 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ATTR                                                                        0x3
5487 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_IN(x)            \
5488                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ADDR(x))
5489 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_INM(x, m)            \
5490                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ADDR(x), m)
5491 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_OUT(x, v)            \
5492                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ADDR(x),v)
5493 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_OUTM(x,m,v) \
5494                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_IN(x))
5495 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
5496 #define HWIO_WBM_R0_REO_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
5497 
5498 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x334)
5499 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x334)
5500 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x334)
5501 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
5502 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
5503 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
5504 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
5505 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
5506                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
5507 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
5508                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
5509 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
5510                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
5511 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
5512                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x))
5513 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
5514 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
5515 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
5516 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
5517 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
5518 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
5519 
5520 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x338)
5521 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x338)
5522 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x338)
5523 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
5524 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
5525 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
5526 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
5527 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
5528                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
5529 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
5530                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
5531 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
5532                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
5533 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
5534                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x))
5535 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
5536 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
5537 
5538 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x33c)
5539 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x33c)
5540 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x33c)
5541 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
5542 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
5543 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
5544 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
5545 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_IN(x)            \
5546                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x))
5547 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_INM(x, m)            \
5548                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x), m)
5549 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
5550 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
5551 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
5552 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
5553 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
5554 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
5555 
5556 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x340)
5557 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x340)
5558 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x340)
5559 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
5560 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
5561 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
5562 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
5563 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
5564                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
5565 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
5566                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
5567 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
5568                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
5569 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
5570                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x))
5571 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
5572 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
5573 
5574 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x344)
5575 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x344)
5576 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x344)
5577 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
5578 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
5579 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
5580 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
5581 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
5582                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
5583 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
5584                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
5585 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
5586                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
5587 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
5588                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x))
5589 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
5590 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
5591 
5592 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x348)
5593 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x348)
5594 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x348)
5595 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
5596 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
5597 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
5598 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
5599 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
5600                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
5601 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
5602                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
5603 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
5604 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
5605 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
5606 #define HWIO_WBM_R0_REO_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
5607 
5608 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x34c)
5609 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x34c)
5610 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                         (0x34c)
5611 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
5612 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_POR                                                          0x00000000
5613 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
5614 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
5615 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
5616                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
5617 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
5618                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
5619 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
5620                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
5621 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
5622                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_IN(x))
5623 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
5624 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
5625 
5626 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x350)
5627 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x350)
5628 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                         (0x350)
5629 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
5630 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_POR                                                          0x00000000
5631 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
5632 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
5633 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
5634                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
5635 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
5636                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
5637 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
5638                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
5639 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
5640                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_IN(x))
5641 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
5642 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
5643 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
5644 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
5645 
5646 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x354)
5647 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x354)
5648 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_OFFS                                                             (0x354)
5649 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_RMSK                                                             0xffffffff
5650 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_POR                                                              0x00000000
5651 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
5652 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ATTR                                                                          0x3
5653 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_IN(x)            \
5654                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ADDR(x))
5655 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_INM(x, m)            \
5656                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ADDR(x), m)
5657 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
5658                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ADDR(x),v)
5659 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
5660                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_IN(x))
5661 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
5662 #define HWIO_WBM_R0_REO_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                                0
5663 
5664 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x374)
5665 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x374)
5666 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x374)
5667 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
5668 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
5669 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
5670 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
5671 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
5672                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
5673 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
5674                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
5675 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
5676                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
5677 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
5678                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
5679 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
5680 #define HWIO_WBM_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
5681 
5682 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ADDR(x)                                                             ((x) + 0x378)
5683 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_PHYS(x)                                                             ((x) + 0x378)
5684 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_OFFS                                                                (0x378)
5685 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_RMSK                                                                0xffff003f
5686 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_POR                                                                 0x00000000
5687 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_POR_RMSK                                                            0xffffffff
5688 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ATTR                                                                             0x3
5689 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_IN(x)            \
5690                 in_dword(HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ADDR(x))
5691 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_INM(x, m)            \
5692                 in_dword_masked(HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ADDR(x), m)
5693 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_OUT(x, v)            \
5694                 out_dword(HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ADDR(x),v)
5695 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_OUTM(x,m,v) \
5696                 out_dword_masked_ns(HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_IN(x))
5697 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
5698 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
5699 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
5700 #define HWIO_WBM_R0_REO_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
5701 
5702 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x37c)
5703 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x37c)
5704 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_OFFS                                                               (0x37c)
5705 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_RMSK                                                               0xffffffff
5706 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_POR                                                                0x00000000
5707 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
5708 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ATTR                                                                            0x3
5709 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_IN(x)            \
5710                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ADDR(x))
5711 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_INM(x, m)            \
5712                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ADDR(x), m)
5713 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_OUT(x, v)            \
5714                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ADDR(x),v)
5715 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
5716                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_IN(x))
5717 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
5718 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
5719 
5720 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x380)
5721 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x380)
5722 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_OFFS                                                               (0x380)
5723 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_RMSK                                                                 0xffffff
5724 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_POR                                                                0x00000000
5725 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
5726 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ATTR                                                                            0x3
5727 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_IN(x)            \
5728                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ADDR(x))
5729 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_INM(x, m)            \
5730                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ADDR(x), m)
5731 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_OUT(x, v)            \
5732                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ADDR(x),v)
5733 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
5734                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_IN(x))
5735 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
5736 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
5737 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
5738 #define HWIO_WBM_R0_SW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
5739 
5740 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_ADDR(x)                                                                  ((x) + 0x384)
5741 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_PHYS(x)                                                                  ((x) + 0x384)
5742 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_OFFS                                                                     (0x384)
5743 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_RMSK                                                                           0xff
5744 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_POR                                                                      0x00000000
5745 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_POR_RMSK                                                                 0xffffffff
5746 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_ATTR                                                                                  0x3
5747 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_IN(x)            \
5748                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_ID_ADDR(x))
5749 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_INM(x, m)            \
5750                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_ID_ADDR(x), m)
5751 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_OUT(x, v)            \
5752                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_ID_ADDR(x),v)
5753 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_OUTM(x,m,v) \
5754                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_ID_IN(x))
5755 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
5756 #define HWIO_WBM_R0_SW_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                   0
5757 
5758 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_ADDR(x)                                                              ((x) + 0x388)
5759 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_PHYS(x)                                                              ((x) + 0x388)
5760 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_OFFS                                                                 (0x388)
5761 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_RMSK                                                                 0xffffffff
5762 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_POR                                                                  0x00000000
5763 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_POR_RMSK                                                             0xffffffff
5764 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_ATTR                                                                              0x1
5765 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_IN(x)            \
5766                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_STATUS_ADDR(x))
5767 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_INM(x, m)            \
5768                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_STATUS_ADDR(x), m)
5769 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
5770 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
5771 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
5772 #define HWIO_WBM_R0_SW_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
5773 
5774 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_ADDR(x)                                                                ((x) + 0x38c)
5775 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_PHYS(x)                                                                ((x) + 0x38c)
5776 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_OFFS                                                                   (0x38c)
5777 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_RMSK                                                                     0x3fffff
5778 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_POR                                                                    0x00000080
5779 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_POR_RMSK                                                               0xffffffff
5780 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_ATTR                                                                                0x3
5781 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_IN(x)            \
5782                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_MISC_ADDR(x))
5783 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_INM(x, m)            \
5784                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_MISC_ADDR(x), m)
5785 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_OUT(x, v)            \
5786                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_MISC_ADDR(x),v)
5787 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_OUTM(x,m,v) \
5788                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_MISC_IN(x))
5789 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
5790 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                             14
5791 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
5792 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
5793 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
5794 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
5795 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
5796 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
5797 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
5798 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                                6
5799 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
5800 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
5801 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
5802 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
5803 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
5804 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
5805 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
5806 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                               2
5807 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
5808 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
5809 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
5810 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
5811 
5812 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x398)
5813 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x398)
5814 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_OFFS                                                            (0x398)
5815 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
5816 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_POR                                                             0x00000000
5817 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
5818 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ATTR                                                                         0x3
5819 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_IN(x)            \
5820                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ADDR(x))
5821 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_INM(x, m)            \
5822                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ADDR(x), m)
5823 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_OUT(x, v)            \
5824                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ADDR(x),v)
5825 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_OUTM(x,m,v) \
5826                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_IN(x))
5827 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
5828 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
5829 
5830 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x39c)
5831 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x39c)
5832 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_OFFS                                                            (0x39c)
5833 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_RMSK                                                                  0xff
5834 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_POR                                                             0x00000000
5835 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
5836 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ATTR                                                                         0x3
5837 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_IN(x)            \
5838                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ADDR(x))
5839 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_INM(x, m)            \
5840                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ADDR(x), m)
5841 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_OUT(x, v)            \
5842                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ADDR(x),v)
5843 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_OUTM(x,m,v) \
5844                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_IN(x))
5845 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
5846 #define HWIO_WBM_R0_SW_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
5847 
5848 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x3ac)
5849 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x3ac)
5850 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x3ac)
5851 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
5852 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
5853 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
5854 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
5855 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
5856                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
5857 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
5858                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
5859 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
5860                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
5861 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
5862                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x))
5863 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
5864 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
5865 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
5866 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
5867 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
5868 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
5869 
5870 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x3b0)
5871 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x3b0)
5872 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x3b0)
5873 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
5874 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
5875 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
5876 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
5877 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
5878                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
5879 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
5880                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
5881 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
5882                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
5883 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
5884                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x))
5885 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
5886 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
5887 
5888 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x3b4)
5889 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x3b4)
5890 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x3b4)
5891 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
5892 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
5893 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
5894 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
5895 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_IN(x)            \
5896                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x))
5897 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_INM(x, m)            \
5898                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x), m)
5899 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
5900 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
5901 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
5902 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
5903 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
5904 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
5905 
5906 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x3b8)
5907 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x3b8)
5908 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x3b8)
5909 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
5910 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
5911 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
5912 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
5913 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
5914                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
5915 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
5916                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
5917 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
5918                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
5919 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
5920                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x))
5921 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
5922 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
5923 
5924 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x3bc)
5925 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x3bc)
5926 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x3bc)
5927 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
5928 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
5929 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
5930 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
5931 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
5932                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
5933 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
5934                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
5935 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
5936                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
5937 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
5938                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x))
5939 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
5940 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
5941 
5942 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x3c0)
5943 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x3c0)
5944 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x3c0)
5945 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
5946 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
5947 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
5948 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
5949 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
5950                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
5951 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
5952                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
5953 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
5954 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
5955 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
5956 #define HWIO_WBM_R0_SW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
5957 
5958 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x3c4)
5959 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x3c4)
5960 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                          (0x3c4)
5961 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
5962 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_POR                                                           0x00000000
5963 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
5964 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
5965 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
5966                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
5967 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
5968                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
5969 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
5970                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
5971 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
5972                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_IN(x))
5973 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
5974 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
5975 
5976 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x3c8)
5977 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x3c8)
5978 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                          (0x3c8)
5979 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
5980 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_POR                                                           0x00000000
5981 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
5982 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
5983 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
5984                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
5985 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
5986                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
5987 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
5988                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
5989 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
5990                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_IN(x))
5991 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
5992 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
5993 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
5994 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
5995 
5996 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x3cc)
5997 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x3cc)
5998 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_OFFS                                                              (0x3cc)
5999 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_RMSK                                                              0xffffffff
6000 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_POR                                                               0x00000000
6001 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
6002 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ATTR                                                                           0x3
6003 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_IN(x)            \
6004                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ADDR(x))
6005 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_INM(x, m)            \
6006                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ADDR(x), m)
6007 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
6008                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ADDR(x),v)
6009 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
6010                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_IN(x))
6011 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
6012 #define HWIO_WBM_R0_SW_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                                 0
6013 
6014 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x3ec)
6015 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x3ec)
6016 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x3ec)
6017 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
6018 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
6019 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
6020 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
6021 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
6022                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
6023 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
6024                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
6025 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
6026                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
6027 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
6028                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
6029 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
6030 #define HWIO_WBM_R0_SW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
6031 
6032 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ADDR(x)                                                              ((x) + 0x3f0)
6033 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_PHYS(x)                                                              ((x) + 0x3f0)
6034 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_OFFS                                                                 (0x3f0)
6035 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_RMSK                                                                 0xffff003f
6036 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_POR                                                                  0x00000000
6037 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_POR_RMSK                                                             0xffffffff
6038 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ATTR                                                                              0x3
6039 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_IN(x)            \
6040                 in_dword(HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ADDR(x))
6041 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_INM(x, m)            \
6042                 in_dword_masked(HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ADDR(x), m)
6043 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_OUT(x, v)            \
6044                 out_dword(HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ADDR(x),v)
6045 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_OUTM(x,m,v) \
6046                 out_dword_masked_ns(HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_IN(x))
6047 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
6048 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
6049 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
6050 #define HWIO_WBM_R0_SW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
6051 
6052 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x4e4)
6053 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x4e4)
6054 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_OFFS                                                               (0x4e4)
6055 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_RMSK                                                               0xffffffff
6056 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_POR                                                                0x00000000
6057 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
6058 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ATTR                                                                            0x3
6059 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_IN(x)            \
6060                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ADDR(x))
6061 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_INM(x, m)            \
6062                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ADDR(x), m)
6063 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_OUT(x, v)            \
6064                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ADDR(x),v)
6065 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
6066                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_IN(x))
6067 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
6068 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
6069 
6070 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x4e8)
6071 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x4e8)
6072 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_OFFS                                                               (0x4e8)
6073 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_RMSK                                                                 0xffffff
6074 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_POR                                                                0x00000000
6075 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
6076 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ATTR                                                                            0x3
6077 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_IN(x)            \
6078                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ADDR(x))
6079 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_INM(x, m)            \
6080                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ADDR(x), m)
6081 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_OUT(x, v)            \
6082                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ADDR(x),v)
6083 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
6084                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_IN(x))
6085 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
6086 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
6087 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
6088 #define HWIO_WBM_R0_FW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
6089 
6090 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_ADDR(x)                                                                  ((x) + 0x4ec)
6091 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_PHYS(x)                                                                  ((x) + 0x4ec)
6092 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_OFFS                                                                     (0x4ec)
6093 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_RMSK                                                                           0xff
6094 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_POR                                                                      0x00000000
6095 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_POR_RMSK                                                                 0xffffffff
6096 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_ATTR                                                                                  0x3
6097 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_IN(x)            \
6098                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_ID_ADDR(x))
6099 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_INM(x, m)            \
6100                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_ID_ADDR(x), m)
6101 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_OUT(x, v)            \
6102                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_ID_ADDR(x),v)
6103 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_OUTM(x,m,v) \
6104                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_ID_IN(x))
6105 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
6106 #define HWIO_WBM_R0_FW_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                   0
6107 
6108 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_ADDR(x)                                                              ((x) + 0x4f0)
6109 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_PHYS(x)                                                              ((x) + 0x4f0)
6110 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_OFFS                                                                 (0x4f0)
6111 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_RMSK                                                                 0xffffffff
6112 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_POR                                                                  0x00000000
6113 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_POR_RMSK                                                             0xffffffff
6114 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_ATTR                                                                              0x1
6115 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_IN(x)            \
6116                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_STATUS_ADDR(x))
6117 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_INM(x, m)            \
6118                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_STATUS_ADDR(x), m)
6119 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
6120 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
6121 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
6122 #define HWIO_WBM_R0_FW_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
6123 
6124 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_ADDR(x)                                                                ((x) + 0x4f4)
6125 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_PHYS(x)                                                                ((x) + 0x4f4)
6126 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_OFFS                                                                   (0x4f4)
6127 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_RMSK                                                                     0x3fffff
6128 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_POR                                                                    0x00000080
6129 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_POR_RMSK                                                               0xffffffff
6130 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_ATTR                                                                                0x3
6131 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_IN(x)            \
6132                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_MISC_ADDR(x))
6133 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_INM(x, m)            \
6134                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_MISC_ADDR(x), m)
6135 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_OUT(x, v)            \
6136                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_MISC_ADDR(x),v)
6137 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_OUTM(x,m,v) \
6138                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_MISC_IN(x))
6139 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
6140 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                             14
6141 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
6142 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
6143 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
6144 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
6145 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
6146 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
6147 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
6148 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                                6
6149 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
6150 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
6151 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
6152 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
6153 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
6154 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
6155 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
6156 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                               2
6157 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
6158 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
6159 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
6160 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
6161 
6162 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x500)
6163 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x500)
6164 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_OFFS                                                            (0x500)
6165 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
6166 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_POR                                                             0x00000000
6167 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
6168 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ATTR                                                                         0x3
6169 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_IN(x)            \
6170                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ADDR(x))
6171 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_INM(x, m)            \
6172                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ADDR(x), m)
6173 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_OUT(x, v)            \
6174                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ADDR(x),v)
6175 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_OUTM(x,m,v) \
6176                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_IN(x))
6177 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
6178 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
6179 
6180 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x504)
6181 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x504)
6182 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_OFFS                                                            (0x504)
6183 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_RMSK                                                                  0xff
6184 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_POR                                                             0x00000000
6185 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
6186 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ATTR                                                                         0x3
6187 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_IN(x)            \
6188                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ADDR(x))
6189 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_INM(x, m)            \
6190                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ADDR(x), m)
6191 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_OUT(x, v)            \
6192                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ADDR(x),v)
6193 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_OUTM(x,m,v) \
6194                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_IN(x))
6195 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
6196 #define HWIO_WBM_R0_FW_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
6197 
6198 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x514)
6199 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x514)
6200 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x514)
6201 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
6202 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
6203 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
6204 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
6205 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
6206                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
6207 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
6208                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
6209 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
6210                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
6211 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
6212                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x))
6213 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
6214 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
6215 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
6216 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
6217 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
6218 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
6219 
6220 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x518)
6221 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x518)
6222 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x518)
6223 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
6224 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
6225 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
6226 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
6227 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
6228                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
6229 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
6230                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
6231 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
6232                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
6233 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
6234                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x))
6235 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
6236 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
6237 
6238 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x51c)
6239 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x51c)
6240 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x51c)
6241 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
6242 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
6243 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
6244 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
6245 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_IN(x)            \
6246                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x))
6247 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_INM(x, m)            \
6248                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x), m)
6249 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
6250 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
6251 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
6252 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
6253 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
6254 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
6255 
6256 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x520)
6257 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x520)
6258 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x520)
6259 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
6260 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
6261 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
6262 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
6263 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
6264                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
6265 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
6266                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
6267 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
6268                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
6269 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
6270                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x))
6271 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
6272 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
6273 
6274 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x524)
6275 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x524)
6276 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x524)
6277 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
6278 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
6279 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
6280 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
6281 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
6282                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
6283 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
6284                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
6285 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
6286                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
6287 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
6288                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x))
6289 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
6290 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
6291 
6292 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x528)
6293 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x528)
6294 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x528)
6295 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
6296 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
6297 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
6298 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
6299 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
6300                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
6301 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
6302                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
6303 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
6304 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
6305 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
6306 #define HWIO_WBM_R0_FW_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
6307 
6308 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x52c)
6309 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x52c)
6310 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                          (0x52c)
6311 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
6312 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_POR                                                           0x00000000
6313 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
6314 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
6315 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
6316                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
6317 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
6318                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
6319 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
6320                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
6321 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
6322                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_IN(x))
6323 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
6324 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
6325 
6326 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x530)
6327 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x530)
6328 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                          (0x530)
6329 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
6330 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_POR                                                           0x00000000
6331 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
6332 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
6333 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
6334                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
6335 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
6336                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
6337 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
6338                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
6339 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
6340                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_IN(x))
6341 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
6342 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
6343 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
6344 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
6345 
6346 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x534)
6347 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x534)
6348 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_OFFS                                                              (0x534)
6349 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_RMSK                                                              0xffffffff
6350 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_POR                                                               0x00000000
6351 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
6352 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ATTR                                                                           0x3
6353 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_IN(x)            \
6354                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ADDR(x))
6355 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_INM(x, m)            \
6356                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ADDR(x), m)
6357 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
6358                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ADDR(x),v)
6359 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
6360                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_IN(x))
6361 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
6362 #define HWIO_WBM_R0_FW_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                                 0
6363 
6364 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x554)
6365 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x554)
6366 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x554)
6367 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
6368 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
6369 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
6370 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
6371 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
6372                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
6373 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
6374                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
6375 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
6376                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
6377 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
6378                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
6379 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
6380 #define HWIO_WBM_R0_FW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
6381 
6382 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ADDR(x)                                                              ((x) + 0x558)
6383 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_PHYS(x)                                                              ((x) + 0x558)
6384 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_OFFS                                                                 (0x558)
6385 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_RMSK                                                                 0xffff003f
6386 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_POR                                                                  0x00000000
6387 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_POR_RMSK                                                             0xffffffff
6388 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ATTR                                                                              0x3
6389 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_IN(x)            \
6390                 in_dword(HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ADDR(x))
6391 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_INM(x, m)            \
6392                 in_dword_masked(HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ADDR(x), m)
6393 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_OUT(x, v)            \
6394                 out_dword(HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ADDR(x),v)
6395 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_OUTM(x,m,v) \
6396                 out_dword_masked_ns(HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_IN(x))
6397 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
6398 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
6399 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
6400 #define HWIO_WBM_R0_FW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
6401 
6402 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ADDR(x)                                                        ((x) + 0x55c)
6403 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_PHYS(x)                                                        ((x) + 0x55c)
6404 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_OFFS                                                           (0x55c)
6405 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_RMSK                                                           0xffffffff
6406 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_POR                                                            0x00000000
6407 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_POR_RMSK                                                       0xffffffff
6408 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ATTR                                                                        0x3
6409 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_IN(x)            \
6410                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ADDR(x))
6411 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_INM(x, m)            \
6412                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ADDR(x), m)
6413 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_OUT(x, v)            \
6414                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ADDR(x),v)
6415 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
6416                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_IN(x))
6417 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                        0xffffffff
6418 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                 0
6419 
6420 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ADDR(x)                                                        ((x) + 0x560)
6421 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_PHYS(x)                                                        ((x) + 0x560)
6422 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_OFFS                                                           (0x560)
6423 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_RMSK                                                             0xffffff
6424 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_POR                                                            0x00000000
6425 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_POR_RMSK                                                       0xffffffff
6426 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ATTR                                                                        0x3
6427 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_IN(x)            \
6428                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ADDR(x))
6429 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_INM(x, m)            \
6430                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ADDR(x), m)
6431 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_OUT(x, v)            \
6432                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ADDR(x),v)
6433 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
6434                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_IN(x))
6435 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                   0xffff00
6436 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                          8
6437 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                              0xff
6438 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                 0
6439 
6440 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ADDR(x)                                                              ((x) + 0x564)
6441 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_PHYS(x)                                                              ((x) + 0x564)
6442 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_OFFS                                                                 (0x564)
6443 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_RMSK                                                                       0xff
6444 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_POR                                                                  0x00000000
6445 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_POR_RMSK                                                             0xffffffff
6446 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ATTR                                                                              0x3
6447 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_IN(x)            \
6448                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ADDR(x))
6449 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_INM(x, m)            \
6450                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ADDR(x), m)
6451 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_OUT(x, v)            \
6452                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ADDR(x),v)
6453 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_OUTM(x,m,v) \
6454                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_IN(x))
6455 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                            0xff
6456 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                               0
6457 
6458 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_ADDR(x)                                                          ((x) + 0x568)
6459 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_PHYS(x)                                                          ((x) + 0x568)
6460 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_OFFS                                                             (0x568)
6461 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_RMSK                                                             0xffffffff
6462 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_POR                                                              0x00000000
6463 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_POR_RMSK                                                         0xffffffff
6464 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_ATTR                                                                          0x1
6465 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_IN(x)            \
6466                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_ADDR(x))
6467 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_INM(x, m)            \
6468                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_ADDR(x), m)
6469 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                             0xffff0000
6470 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                     16
6471 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                 0xffff
6472 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                      0
6473 
6474 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ADDR(x)                                                            ((x) + 0x56c)
6475 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_PHYS(x)                                                            ((x) + 0x56c)
6476 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_OFFS                                                               (0x56c)
6477 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_RMSK                                                                 0x3fffff
6478 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_POR                                                                0x00000080
6479 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_POR_RMSK                                                           0xffffffff
6480 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ATTR                                                                            0x3
6481 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_IN(x)            \
6482                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ADDR(x))
6483 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_INM(x, m)            \
6484                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ADDR(x), m)
6485 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_OUT(x, v)            \
6486                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ADDR(x),v)
6487 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_OUTM(x,m,v) \
6488                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_IN(x))
6489 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                   0x3fc000
6490 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                         14
6491 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                    0x3000
6492 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                        12
6493 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                     0xf00
6494 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                         8
6495 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                        0x80
6496 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                           7
6497 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                         0x40
6498 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                            6
6499 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                   0x20
6500 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                      5
6501 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                    0x10
6502 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                       4
6503 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                         0x8
6504 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                           3
6505 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                         0x4
6506 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                           2
6507 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                      0x2
6508 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                        1
6509 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                      0x1
6510 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                        0
6511 
6512 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ADDR(x)                                                     ((x) + 0x578)
6513 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_PHYS(x)                                                     ((x) + 0x578)
6514 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_OFFS                                                        (0x578)
6515 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_RMSK                                                        0xffffffff
6516 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_POR                                                         0x00000000
6517 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_POR_RMSK                                                    0xffffffff
6518 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ATTR                                                                     0x3
6519 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_IN(x)            \
6520                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ADDR(x))
6521 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_INM(x, m)            \
6522                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ADDR(x), m)
6523 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_OUT(x, v)            \
6524                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ADDR(x),v)
6525 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_OUTM(x,m,v) \
6526                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_IN(x))
6527 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                   0xffffffff
6528 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                            0
6529 
6530 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ADDR(x)                                                     ((x) + 0x57c)
6531 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_PHYS(x)                                                     ((x) + 0x57c)
6532 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_OFFS                                                        (0x57c)
6533 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_RMSK                                                              0xff
6534 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_POR                                                         0x00000000
6535 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_POR_RMSK                                                    0xffffffff
6536 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ATTR                                                                     0x3
6537 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_IN(x)            \
6538                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ADDR(x))
6539 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_INM(x, m)            \
6540                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ADDR(x), m)
6541 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_OUT(x, v)            \
6542                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ADDR(x),v)
6543 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_OUTM(x,m,v) \
6544                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_IN(x))
6545 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                         0xff
6546 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                            0
6547 
6548 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                          ((x) + 0x58c)
6549 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                          ((x) + 0x58c)
6550 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OFFS                                             (0x58c)
6551 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_RMSK                                             0xffffffff
6552 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR                                              0x00000000
6553 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                         0xffffffff
6554 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                          0x3
6555 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
6556                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
6557 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
6558                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
6559 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
6560                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
6561 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
6562                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_IN(x))
6563 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                   0xffff0000
6564 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                           16
6565 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                               0x8000
6566 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                   15
6567 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                         0x7fff
6568 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                              0
6569 
6570 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                          ((x) + 0x590)
6571 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                          ((x) + 0x590)
6572 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OFFS                                             (0x590)
6573 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                 0xffff
6574 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR                                              0x00000000
6575 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                         0xffffffff
6576 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                          0x3
6577 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
6578                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
6579 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
6580                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
6581 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
6582                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
6583 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
6584                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_IN(x))
6585 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                   0xffff
6586 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                        0
6587 
6588 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x)                                             ((x) + 0x594)
6589 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_PHYS(x)                                             ((x) + 0x594)
6590 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_OFFS                                                (0x594)
6591 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_RMSK                                                0xffffffff
6592 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_POR                                                 0x00000000
6593 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_POR_RMSK                                            0xffffffff
6594 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_ATTR                                                             0x1
6595 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_IN(x)            \
6596                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x))
6597 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_INM(x, m)            \
6598                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_ADDR(x), m)
6599 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                  0xffff0000
6600 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                          16
6601 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                             0x8000
6602 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                 15
6603 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                       0x7fff
6604 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                            0
6605 
6606 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                          ((x) + 0x598)
6607 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                          ((x) + 0x598)
6608 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OFFS                                             (0x598)
6609 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                  0x3ff
6610 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR                                              0x00000000
6611 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                         0xffffffff
6612 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                          0x3
6613 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
6614                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
6615 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
6616                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
6617 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
6618                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
6619 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
6620                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_IN(x))
6621 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                               0x3ff
6622 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                   0
6623 
6624 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                         ((x) + 0x59c)
6625 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                         ((x) + 0x59c)
6626 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OFFS                                            (0x59c)
6627 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                   0x7
6628 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR                                             0x00000003
6629 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                        0xffffffff
6630 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                         0x3
6631 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
6632                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
6633 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
6634                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
6635 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
6636                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
6637 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
6638                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_IN(x))
6639 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                              0x7
6640 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                0
6641 
6642 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                        ((x) + 0x5a0)
6643 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                        ((x) + 0x5a0)
6644 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_OFFS                                           (0x5a0)
6645 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_RMSK                                             0xffffff
6646 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR                                            0x00000000
6647 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                       0xffffffff
6648 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                        0x1
6649 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
6650                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
6651 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
6652                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
6653 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                              0xff0000
6654 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                    16
6655 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                             0xffff
6656 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                  0
6657 
6658 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                   ((x) + 0x5a4)
6659 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                   ((x) + 0x5a4)
6660 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                      (0x5a4)
6661 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                      0xffffffff
6662 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_POR                                                       0x00000000
6663 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                  0xffffffff
6664 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                   0x3
6665 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
6666                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
6667 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
6668                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
6669 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
6670                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
6671 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
6672                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_IN(x))
6673 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                 0xffffffff
6674 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                          0
6675 
6676 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                   ((x) + 0x5a8)
6677 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                   ((x) + 0x5a8)
6678 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                      (0x5a8)
6679 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                           0x1ff
6680 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_POR                                                       0x00000000
6681 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                  0xffffffff
6682 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                   0x3
6683 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
6684                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
6685 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
6686                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
6687 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
6688                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
6689 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
6690                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_IN(x))
6691 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                               0x100
6692 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                   8
6693 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                       0xff
6694 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                          0
6695 
6696 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ADDR(x)                                                       ((x) + 0x5ac)
6697 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_PHYS(x)                                                       ((x) + 0x5ac)
6698 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_OFFS                                                          (0x5ac)
6699 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_RMSK                                                          0xffffffff
6700 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_POR                                                           0x00000000
6701 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_POR_RMSK                                                      0xffffffff
6702 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ATTR                                                                       0x3
6703 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_IN(x)            \
6704                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ADDR(x))
6705 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_INM(x, m)            \
6706                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ADDR(x), m)
6707 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
6708                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ADDR(x),v)
6709 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
6710                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_IN(x))
6711 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                    0xffffffff
6712 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                             0
6713 
6714 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                 ((x) + 0x5cc)
6715 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                 ((x) + 0x5cc)
6716 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                    (0x5cc)
6717 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                        0xffff
6718 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                     0x00000000
6719 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                0xffffffff
6720 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                 0x3
6721 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
6722                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
6723 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
6724                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
6725 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
6726                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
6727 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
6728                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
6729 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                     0xffff
6730 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                          0
6731 
6732 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ADDR(x)                                                          ((x) + 0x5d0)
6733 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_PHYS(x)                                                          ((x) + 0x5d0)
6734 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_OFFS                                                             (0x5d0)
6735 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_RMSK                                                             0xffff003f
6736 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_POR                                                              0x00000000
6737 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_POR_RMSK                                                         0xffffffff
6738 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ATTR                                                                          0x3
6739 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_IN(x)            \
6740                 in_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ADDR(x))
6741 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_INM(x, m)            \
6742                 in_dword_masked(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ADDR(x), m)
6743 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_OUT(x, v)            \
6744                 out_dword(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ADDR(x),v)
6745 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_OUTM(x,m,v) \
6746                 out_dword_masked_ns(HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_IN(x))
6747 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                    0xffff0000
6748 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                            16
6749 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                           0x3f
6750 #define HWIO_WBM_R0_RXDMA0_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                              0
6751 
6752 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0x994)
6753 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0x994)
6754 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_OFFS                                                             (0x994)
6755 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_RMSK                                                             0xffffffff
6756 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_POR                                                              0x00000000
6757 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
6758 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ATTR                                                                          0x3
6759 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_IN(x)            \
6760                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x))
6761 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_INM(x, m)            \
6762                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x), m)
6763 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_OUT(x, v)            \
6764                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x),v)
6765 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_OUTM(x,m,v) \
6766                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_IN(x))
6767 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
6768 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
6769 
6770 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0x998)
6771 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0x998)
6772 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_OFFS                                                             (0x998)
6773 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_RMSK                                                               0xffffff
6774 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_POR                                                              0x00000000
6775 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
6776 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ATTR                                                                          0x3
6777 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_IN(x)            \
6778                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x))
6779 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_INM(x, m)            \
6780                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x), m)
6781 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_OUT(x, v)            \
6782                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x),v)
6783 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_OUTM(x,m,v) \
6784                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_IN(x))
6785 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
6786 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
6787 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
6788 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
6789 
6790 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ADDR(x)                                                                ((x) + 0x99c)
6791 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_PHYS(x)                                                                ((x) + 0x99c)
6792 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_OFFS                                                                   (0x99c)
6793 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_RMSK                                                                       0xffff
6794 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_POR                                                                    0x00000000
6795 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_POR_RMSK                                                               0xffffffff
6796 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ATTR                                                                                0x3
6797 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_IN(x)            \
6798                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ADDR(x))
6799 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_INM(x, m)            \
6800                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ADDR(x), m)
6801 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_OUT(x, v)            \
6802                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ADDR(x),v)
6803 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_OUTM(x,m,v) \
6804                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_IN(x))
6805 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_RING_ID_BMSK                                                               0xff00
6806 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_RING_ID_SHFT                                                                    8
6807 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
6808 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                 0
6809 
6810 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x)                                                            ((x) + 0x9a0)
6811 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_PHYS(x)                                                            ((x) + 0x9a0)
6812 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_OFFS                                                               (0x9a0)
6813 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_RMSK                                                               0xffffffff
6814 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_POR                                                                0x00000000
6815 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_POR_RMSK                                                           0xffffffff
6816 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_ATTR                                                                            0x1
6817 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_IN(x)            \
6818                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x))
6819 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_INM(x, m)            \
6820                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x), m)
6821 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
6822 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
6823 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
6824 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
6825 
6826 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x)                                                              ((x) + 0x9a4)
6827 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_PHYS(x)                                                              ((x) + 0x9a4)
6828 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_OFFS                                                                 (0x9a4)
6829 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_RMSK                                                                  0x7ffffff
6830 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_POR                                                                  0x00000080
6831 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_POR_RMSK                                                             0xffffffff
6832 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ATTR                                                                              0x3
6833 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_IN(x)            \
6834                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x))
6835 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_INM(x, m)            \
6836                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x), m)
6837 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_OUT(x, v)            \
6838                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x),v)
6839 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_OUTM(x,m,v) \
6840                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_IN(x))
6841 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
6842 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
6843 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
6844 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_LOOP_CNT_SHFT                                                                22
6845 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
6846 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                           14
6847 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
6848 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
6849 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
6850 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
6851 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
6852 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
6853 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
6854 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                              6
6855 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
6856 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
6857 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
6858 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
6859 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
6860 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
6861 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
6862 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_SECURITY_BIT_SHFT                                                             2
6863 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
6864 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
6865 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
6866 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
6867 
6868 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0x9a8)
6869 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0x9a8)
6870 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_OFFS                                                          (0x9a8)
6871 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
6872 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_POR                                                           0x00000000
6873 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
6874 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ATTR                                                                       0x3
6875 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_IN(x)            \
6876                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ADDR(x))
6877 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
6878                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
6879 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
6880                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
6881 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
6882                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_IN(x))
6883 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
6884 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
6885 
6886 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0x9ac)
6887 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0x9ac)
6888 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_OFFS                                                          (0x9ac)
6889 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_RMSK                                                                0xff
6890 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_POR                                                           0x00000000
6891 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
6892 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ATTR                                                                       0x3
6893 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_IN(x)            \
6894                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ADDR(x))
6895 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
6896                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
6897 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
6898                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
6899 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
6900                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_IN(x))
6901 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
6902 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
6903 
6904 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0x9b8)
6905 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0x9b8)
6906 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                   (0x9b8)
6907 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
6908 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
6909 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
6910 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
6911 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
6912                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
6913 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
6914                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
6915 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
6916                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
6917 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
6918                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_IN(x))
6919 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
6920 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
6921 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
6922 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
6923 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
6924 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
6925 
6926 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0x9bc)
6927 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0x9bc)
6928 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_OFFS                                                  (0x9bc)
6929 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
6930 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
6931 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
6932 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
6933 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
6934                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
6935 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
6936                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
6937 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
6938 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
6939 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
6940 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
6941 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
6942 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
6943 
6944 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0x9c0)
6945 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0x9c0)
6946 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0x9c0)
6947 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
6948 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
6949 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
6950 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
6951 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
6952                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
6953 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
6954                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
6955 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
6956                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
6957 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
6958                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
6959 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
6960 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
6961 
6962 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0x9dc)
6963 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0x9dc)
6964 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OFFS                                                        (0x9dc)
6965 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
6966 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_POR                                                         0x00000000
6967 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
6968 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
6969 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_IN(x)            \
6970                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x))
6971 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
6972                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
6973 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
6974                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
6975 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
6976                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_IN(x))
6977 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
6978 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
6979 
6980 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0x9e0)
6981 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0x9e0)
6982 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OFFS                                                        (0x9e0)
6983 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
6984 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_POR                                                         0x00000000
6985 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
6986 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
6987 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_IN(x)            \
6988                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x))
6989 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
6990                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
6991 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
6992                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
6993 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
6994                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_IN(x))
6995 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
6996 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
6997 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
6998 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
6999 
7000 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0x9e4)
7001 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0x9e4)
7002 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OFFS                                                            (0x9e4)
7003 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_RMSK                                                            0xffffffff
7004 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_POR                                                             0x00000000
7005 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
7006 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ATTR                                                                         0x3
7007 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_IN(x)            \
7008                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x))
7009 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_INM(x, m)            \
7010                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x), m)
7011 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OUT(x, v)            \
7012                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x),v)
7013 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
7014                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_IN(x))
7015 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
7016 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI1_DATA_VALUE_SHFT                                                               0
7017 
7018 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0x9e8)
7019 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0x9e8)
7020 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0x9e8)
7021 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
7022 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
7023 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
7024 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
7025 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
7026                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
7027 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
7028                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
7029 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
7030                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
7031 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
7032                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
7033 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
7034 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
7035 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
7036 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
7037 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
7038 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
7039 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
7040 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
7041 
7042 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0x9ec)
7043 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0x9ec)
7044 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_OFFS                                                        (0x9ec)
7045 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
7046 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_POR                                                         0x00000000
7047 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
7048 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
7049 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_IN(x)            \
7050                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR(x))
7051 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_INM(x, m)            \
7052                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR(x), m)
7053 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_OUT(x, v)            \
7054                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR(x),v)
7055 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
7056                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_IN(x))
7057 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
7058 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
7059 
7060 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0x9f0)
7061 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0x9f0)
7062 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_OFFS                                                        (0x9f0)
7063 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
7064 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_POR                                                         0x00000000
7065 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
7066 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
7067 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_IN(x)            \
7068                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR(x))
7069 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_INM(x, m)            \
7070                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR(x), m)
7071 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_OUT(x, v)            \
7072                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR(x),v)
7073 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
7074                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_IN(x))
7075 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
7076 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
7077 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
7078 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
7079 
7080 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0x9f4)
7081 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0x9f4)
7082 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_OFFS                                                            (0x9f4)
7083 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_RMSK                                                            0xffffffff
7084 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_POR                                                             0x00000000
7085 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
7086 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ATTR                                                                         0x3
7087 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_IN(x)            \
7088                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ADDR(x))
7089 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_INM(x, m)            \
7090                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ADDR(x), m)
7091 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_OUT(x, v)            \
7092                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ADDR(x),v)
7093 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_OUTM(x,m,v) \
7094                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_IN(x))
7095 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
7096 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MSI2_DATA_VALUE_SHFT                                                               0
7097 
7098 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0xa04)
7099 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0xa04)
7100 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                      (0xa04)
7101 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
7102 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
7103 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
7104 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
7105 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
7106                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
7107 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
7108                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
7109 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
7110                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
7111 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
7112                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_IN(x))
7113 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
7114 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
7115 
7116 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x)                                                            ((x) + 0xa08)
7117 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_PHYS(x)                                                            ((x) + 0xa08)
7118 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_OFFS                                                               (0xa08)
7119 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_RMSK                                                               0xffff003f
7120 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_POR                                                                0x00000000
7121 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_POR_RMSK                                                           0xffffffff
7122 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ATTR                                                                            0x3
7123 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_IN(x)            \
7124                 in_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x))
7125 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_INM(x, m)            \
7126                 in_dword_masked(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x), m)
7127 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_OUT(x, v)            \
7128                 out_dword(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x),v)
7129 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_OUTM(x,m,v) \
7130                 out_dword_masked_ns(HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_IN(x))
7131 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
7132 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
7133 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
7134 #define HWIO_WBM_R0_WBM2TQM_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
7135 
7136 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0xa0c)
7137 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0xa0c)
7138 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_OFFS                                                             (0xa0c)
7139 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_RMSK                                                             0xffffffff
7140 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_POR                                                              0x00000000
7141 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
7142 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ATTR                                                                          0x3
7143 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_IN(x)            \
7144                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x))
7145 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_INM(x, m)            \
7146                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x), m)
7147 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_OUT(x, v)            \
7148                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x),v)
7149 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_OUTM(x,m,v) \
7150                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_IN(x))
7151 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
7152 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
7153 
7154 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0xa10)
7155 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0xa10)
7156 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_OFFS                                                             (0xa10)
7157 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_RMSK                                                               0xffffff
7158 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_POR                                                              0x00000000
7159 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
7160 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ATTR                                                                          0x3
7161 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_IN(x)            \
7162                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x))
7163 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_INM(x, m)            \
7164                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x), m)
7165 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_OUT(x, v)            \
7166                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x),v)
7167 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_OUTM(x,m,v) \
7168                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_IN(x))
7169 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
7170 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
7171 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
7172 #define HWIO_WBM_R0_WBM2REO_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
7173 
7174 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ADDR(x)                                                                ((x) + 0xa14)
7175 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_PHYS(x)                                                                ((x) + 0xa14)
7176 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_OFFS                                                                   (0xa14)
7177 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_RMSK                                                                       0xffff
7178 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_POR                                                                    0x00000000
7179 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_POR_RMSK                                                               0xffffffff
7180 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ATTR                                                                                0x3
7181 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_IN(x)            \
7182                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ADDR(x))
7183 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_INM(x, m)            \
7184                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ADDR(x), m)
7185 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_OUT(x, v)            \
7186                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ADDR(x),v)
7187 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_OUTM(x,m,v) \
7188                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_ID_IN(x))
7189 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_RING_ID_BMSK                                                               0xff00
7190 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_RING_ID_SHFT                                                                    8
7191 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
7192 #define HWIO_WBM_R0_WBM2REO_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                 0
7193 
7194 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_ADDR(x)                                                            ((x) + 0xa18)
7195 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_PHYS(x)                                                            ((x) + 0xa18)
7196 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_OFFS                                                               (0xa18)
7197 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_RMSK                                                               0xffffffff
7198 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_POR                                                                0x00000000
7199 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_POR_RMSK                                                           0xffffffff
7200 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_ATTR                                                                            0x1
7201 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_IN(x)            \
7202                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_ADDR(x))
7203 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_INM(x, m)            \
7204                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_ADDR(x), m)
7205 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
7206 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
7207 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
7208 #define HWIO_WBM_R0_WBM2REO_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
7209 
7210 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADDR(x)                                                              ((x) + 0xa1c)
7211 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_PHYS(x)                                                              ((x) + 0xa1c)
7212 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_OFFS                                                                 (0xa1c)
7213 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_RMSK                                                                  0x7ffffff
7214 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_POR                                                                  0x00000080
7215 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_POR_RMSK                                                             0xffffffff
7216 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ATTR                                                                              0x3
7217 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_IN(x)            \
7218                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADDR(x))
7219 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_INM(x, m)            \
7220                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADDR(x), m)
7221 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_OUT(x, v)            \
7222                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADDR(x),v)
7223 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_OUTM(x,m,v) \
7224                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_IN(x))
7225 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
7226 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
7227 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
7228 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_LOOP_CNT_SHFT                                                                22
7229 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
7230 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                           14
7231 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
7232 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
7233 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
7234 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
7235 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
7236 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
7237 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
7238 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                              6
7239 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
7240 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
7241 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
7242 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
7243 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
7244 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
7245 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
7246 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_SECURITY_BIT_SHFT                                                             2
7247 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
7248 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
7249 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
7250 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
7251 
7252 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0xa20)
7253 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0xa20)
7254 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_OFFS                                                          (0xa20)
7255 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
7256 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_POR                                                           0x00000000
7257 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
7258 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ATTR                                                                       0x3
7259 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_IN(x)            \
7260                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ADDR(x))
7261 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
7262                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
7263 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
7264                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
7265 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
7266                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_IN(x))
7267 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
7268 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
7269 
7270 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0xa24)
7271 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0xa24)
7272 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_OFFS                                                          (0xa24)
7273 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_RMSK                                                                0xff
7274 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_POR                                                           0x00000000
7275 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
7276 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ATTR                                                                       0x3
7277 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_IN(x)            \
7278                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ADDR(x))
7279 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
7280                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
7281 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
7282                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
7283 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
7284                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_IN(x))
7285 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
7286 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
7287 
7288 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0xa30)
7289 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0xa30)
7290 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                   (0xa30)
7291 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
7292 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
7293 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
7294 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
7295 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
7296                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
7297 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
7298                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
7299 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
7300                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
7301 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
7302                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_IN(x))
7303 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
7304 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
7305 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
7306 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
7307 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
7308 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
7309 
7310 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0xa34)
7311 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0xa34)
7312 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_OFFS                                                  (0xa34)
7313 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
7314 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
7315 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
7316 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
7317 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
7318                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
7319 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
7320                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
7321 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
7322 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
7323 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
7324 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
7325 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
7326 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
7327 
7328 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0xa38)
7329 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0xa38)
7330 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0xa38)
7331 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
7332 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
7333 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
7334 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
7335 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
7336                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
7337 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
7338                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
7339 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
7340                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
7341 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
7342                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
7343 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
7344 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
7345 
7346 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0xa54)
7347 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0xa54)
7348 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_OFFS                                                        (0xa54)
7349 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
7350 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_POR                                                         0x00000000
7351 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
7352 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
7353 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_IN(x)            \
7354                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR(x))
7355 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
7356                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
7357 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
7358                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
7359 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
7360                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_IN(x))
7361 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
7362 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
7363 
7364 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0xa58)
7365 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0xa58)
7366 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_OFFS                                                        (0xa58)
7367 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
7368 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_POR                                                         0x00000000
7369 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
7370 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
7371 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_IN(x)            \
7372                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR(x))
7373 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
7374                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
7375 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
7376                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
7377 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
7378                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_IN(x))
7379 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
7380 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
7381 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
7382 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
7383 
7384 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0xa5c)
7385 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0xa5c)
7386 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_OFFS                                                            (0xa5c)
7387 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_RMSK                                                            0xffffffff
7388 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_POR                                                             0x00000000
7389 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
7390 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ATTR                                                                         0x3
7391 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_IN(x)            \
7392                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ADDR(x))
7393 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_INM(x, m)            \
7394                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ADDR(x), m)
7395 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_OUT(x, v)            \
7396                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ADDR(x),v)
7397 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
7398                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_IN(x))
7399 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
7400 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI1_DATA_VALUE_SHFT                                                               0
7401 
7402 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0xa60)
7403 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0xa60)
7404 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0xa60)
7405 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
7406 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
7407 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
7408 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
7409 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
7410                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
7411 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
7412                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
7413 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
7414                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
7415 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
7416                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
7417 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
7418 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
7419 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
7420 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
7421 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
7422 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
7423 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
7424 #define HWIO_WBM_R0_WBM2REO_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
7425 
7426 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0xa64)
7427 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0xa64)
7428 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_OFFS                                                        (0xa64)
7429 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
7430 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_POR                                                         0x00000000
7431 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
7432 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
7433 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_IN(x)            \
7434                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR(x))
7435 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_INM(x, m)            \
7436                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR(x), m)
7437 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_OUT(x, v)            \
7438                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR(x),v)
7439 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
7440                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_IN(x))
7441 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
7442 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
7443 
7444 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0xa68)
7445 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0xa68)
7446 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_OFFS                                                        (0xa68)
7447 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
7448 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_POR                                                         0x00000000
7449 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
7450 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
7451 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_IN(x)            \
7452                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR(x))
7453 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_INM(x, m)            \
7454                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR(x), m)
7455 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_OUT(x, v)            \
7456                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR(x),v)
7457 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
7458                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_IN(x))
7459 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
7460 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
7461 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
7462 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
7463 
7464 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0xa6c)
7465 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0xa6c)
7466 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_OFFS                                                            (0xa6c)
7467 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_RMSK                                                            0xffffffff
7468 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_POR                                                             0x00000000
7469 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
7470 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ATTR                                                                         0x3
7471 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_IN(x)            \
7472                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ADDR(x))
7473 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_INM(x, m)            \
7474                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ADDR(x), m)
7475 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_OUT(x, v)            \
7476                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ADDR(x),v)
7477 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_OUTM(x,m,v) \
7478                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_IN(x))
7479 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
7480 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MSI2_DATA_VALUE_SHFT                                                               0
7481 
7482 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0xa7c)
7483 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0xa7c)
7484 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                      (0xa7c)
7485 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
7486 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
7487 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
7488 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
7489 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
7490                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
7491 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
7492                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
7493 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
7494                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
7495 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
7496                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_IN(x))
7497 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
7498 #define HWIO_WBM_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
7499 
7500 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x)                                                            ((x) + 0xa80)
7501 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_PHYS(x)                                                            ((x) + 0xa80)
7502 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_OFFS                                                               (0xa80)
7503 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_RMSK                                                               0xffff003f
7504 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_POR                                                                0x00000000
7505 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_POR_RMSK                                                           0xffffffff
7506 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ATTR                                                                            0x3
7507 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_IN(x)            \
7508                 in_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x))
7509 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_INM(x, m)            \
7510                 in_dword_masked(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x), m)
7511 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_OUT(x, v)            \
7512                 out_dword(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x),v)
7513 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_OUTM(x,m,v) \
7514                 out_dword_masked_ns(HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_IN(x))
7515 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
7516 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
7517 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
7518 #define HWIO_WBM_R0_WBM2REO_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
7519 
7520 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xa84)
7521 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xa84)
7522 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_OFFS                                                              (0xa84)
7523 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_RMSK                                                              0xffffffff
7524 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_POR                                                               0x00000000
7525 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
7526 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ATTR                                                                           0x3
7527 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_IN(x)            \
7528                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ADDR(x))
7529 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_INM(x, m)            \
7530                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ADDR(x), m)
7531 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_OUT(x, v)            \
7532                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ADDR(x),v)
7533 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_OUTM(x,m,v) \
7534                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_IN(x))
7535 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
7536 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
7537 
7538 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xa88)
7539 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xa88)
7540 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_OFFS                                                              (0xa88)
7541 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_RMSK                                                                0xffffff
7542 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_POR                                                               0x00000000
7543 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
7544 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ATTR                                                                           0x3
7545 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_IN(x)            \
7546                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ADDR(x))
7547 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_INM(x, m)            \
7548                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ADDR(x), m)
7549 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_OUT(x, v)            \
7550                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ADDR(x),v)
7551 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_OUTM(x,m,v) \
7552                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_IN(x))
7553 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
7554 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
7555 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
7556 #define HWIO_WBM_R0_WBM2SW_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
7557 
7558 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ADDR(x)                                                                 ((x) + 0xa8c)
7559 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_PHYS(x)                                                                 ((x) + 0xa8c)
7560 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_OFFS                                                                    (0xa8c)
7561 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_RMSK                                                                        0xffff
7562 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_POR                                                                     0x00000000
7563 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_POR_RMSK                                                                0xffffffff
7564 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ATTR                                                                                 0x3
7565 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_IN(x)            \
7566                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ADDR(x))
7567 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_INM(x, m)            \
7568                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ADDR(x), m)
7569 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_OUT(x, v)            \
7570                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ADDR(x),v)
7571 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_OUTM(x,m,v) \
7572                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_ID_IN(x))
7573 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_RING_ID_BMSK                                                                0xff00
7574 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_RING_ID_SHFT                                                                     8
7575 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
7576 #define HWIO_WBM_R0_WBM2SW_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                  0
7577 
7578 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_ADDR(x)                                                             ((x) + 0xa90)
7579 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_PHYS(x)                                                             ((x) + 0xa90)
7580 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_OFFS                                                                (0xa90)
7581 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_RMSK                                                                0xffffffff
7582 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_POR                                                                 0x00000000
7583 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_POR_RMSK                                                            0xffffffff
7584 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_ATTR                                                                             0x1
7585 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_IN(x)            \
7586                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_ADDR(x))
7587 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_INM(x, m)            \
7588                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_ADDR(x), m)
7589 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
7590 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
7591 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
7592 #define HWIO_WBM_R0_WBM2SW_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
7593 
7594 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADDR(x)                                                               ((x) + 0xa94)
7595 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_PHYS(x)                                                               ((x) + 0xa94)
7596 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_OFFS                                                                  (0xa94)
7597 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_RMSK                                                                   0x7ffffff
7598 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_POR                                                                   0x00000080
7599 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_POR_RMSK                                                              0xffffffff
7600 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ATTR                                                                               0x3
7601 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_IN(x)            \
7602                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADDR(x))
7603 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_INM(x, m)            \
7604                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADDR(x), m)
7605 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_OUT(x, v)            \
7606                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADDR(x),v)
7607 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_OUTM(x,m,v) \
7608                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_IN(x))
7609 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
7610 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
7611 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
7612 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_LOOP_CNT_SHFT                                                                 22
7613 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
7614 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                            14
7615 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
7616 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
7617 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
7618 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
7619 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
7620 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
7621 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
7622 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                               6
7623 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
7624 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
7625 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
7626 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
7627 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
7628 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
7629 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
7630 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_SECURITY_BIT_SHFT                                                              2
7631 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
7632 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
7633 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
7634 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
7635 
7636 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xa98)
7637 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xa98)
7638 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_OFFS                                                           (0xa98)
7639 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
7640 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_POR                                                            0x00000000
7641 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
7642 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ATTR                                                                        0x3
7643 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_IN(x)            \
7644                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ADDR(x))
7645 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
7646                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
7647 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
7648                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
7649 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
7650                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_IN(x))
7651 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
7652 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
7653 
7654 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xa9c)
7655 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xa9c)
7656 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_OFFS                                                           (0xa9c)
7657 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_RMSK                                                                 0xff
7658 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_POR                                                            0x00000000
7659 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
7660 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ATTR                                                                        0x3
7661 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_IN(x)            \
7662                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ADDR(x))
7663 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
7664                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
7665 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
7666                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
7667 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
7668                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_IN(x))
7669 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
7670 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
7671 
7672 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0xaa8)
7673 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0xaa8)
7674 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                    (0xaa8)
7675 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
7676 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
7677 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
7678 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
7679 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
7680                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
7681 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
7682                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
7683 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
7684                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
7685 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
7686                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_IN(x))
7687 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
7688 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
7689 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
7690 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
7691 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
7692 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
7693 
7694 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0xaac)
7695 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0xaac)
7696 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_OFFS                                                   (0xaac)
7697 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
7698 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
7699 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
7700 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
7701 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
7702                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
7703 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
7704                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
7705 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
7706 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
7707 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
7708 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
7709 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
7710 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
7711 
7712 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0xab0)
7713 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0xab0)
7714 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0xab0)
7715 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
7716 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
7717 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
7718 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
7719 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
7720                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
7721 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
7722                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
7723 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
7724                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
7725 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
7726                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
7727 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
7728 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
7729 
7730 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xacc)
7731 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xacc)
7732 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_OFFS                                                         (0xacc)
7733 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
7734 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_POR                                                          0x00000000
7735 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
7736 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
7737 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_IN(x)            \
7738                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR(x))
7739 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
7740                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
7741 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
7742                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
7743 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
7744                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_IN(x))
7745 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
7746 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
7747 
7748 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xad0)
7749 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xad0)
7750 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_OFFS                                                         (0xad0)
7751 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
7752 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_POR                                                          0x00000000
7753 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
7754 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
7755 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_IN(x)            \
7756                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR(x))
7757 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
7758                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
7759 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
7760                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
7761 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
7762                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_IN(x))
7763 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
7764 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
7765 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
7766 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
7767 
7768 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xad4)
7769 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xad4)
7770 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_OFFS                                                             (0xad4)
7771 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_RMSK                                                             0xffffffff
7772 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_POR                                                              0x00000000
7773 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
7774 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ATTR                                                                          0x3
7775 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_IN(x)            \
7776                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ADDR(x))
7777 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_INM(x, m)            \
7778                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ADDR(x), m)
7779 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_OUT(x, v)            \
7780                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ADDR(x),v)
7781 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
7782                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_IN(x))
7783 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
7784 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI1_DATA_VALUE_SHFT                                                                0
7785 
7786 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0xad8)
7787 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0xad8)
7788 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0xad8)
7789 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
7790 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
7791 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
7792 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
7793 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
7794                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
7795 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
7796                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
7797 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
7798                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
7799 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
7800                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
7801 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
7802 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
7803 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
7804 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
7805 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
7806 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
7807 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
7808 #define HWIO_WBM_R0_WBM2SW_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
7809 
7810 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0xadc)
7811 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0xadc)
7812 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_OFFS                                                         (0xadc)
7813 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
7814 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_POR                                                          0x00000000
7815 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
7816 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
7817 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_IN(x)            \
7818                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR(x))
7819 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_INM(x, m)            \
7820                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR(x), m)
7821 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_OUT(x, v)            \
7822                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR(x),v)
7823 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
7824                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_IN(x))
7825 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
7826 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
7827 
7828 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0xae0)
7829 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0xae0)
7830 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_OFFS                                                         (0xae0)
7831 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
7832 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_POR                                                          0x00000000
7833 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
7834 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
7835 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_IN(x)            \
7836                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR(x))
7837 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_INM(x, m)            \
7838                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR(x), m)
7839 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_OUT(x, v)            \
7840                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR(x),v)
7841 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
7842                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_IN(x))
7843 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
7844 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
7845 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
7846 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
7847 
7848 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0xae4)
7849 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0xae4)
7850 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_OFFS                                                             (0xae4)
7851 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_RMSK                                                             0xffffffff
7852 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_POR                                                              0x00000000
7853 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
7854 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ATTR                                                                          0x3
7855 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_IN(x)            \
7856                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ADDR(x))
7857 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_INM(x, m)            \
7858                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ADDR(x), m)
7859 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_OUT(x, v)            \
7860                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ADDR(x),v)
7861 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_OUTM(x,m,v) \
7862                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_IN(x))
7863 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
7864 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MSI2_DATA_VALUE_SHFT                                                                0
7865 
7866 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xaf4)
7867 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xaf4)
7868 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xaf4)
7869 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
7870 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
7871 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
7872 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
7873 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
7874                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
7875 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
7876                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
7877 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
7878                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
7879 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
7880                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_IN(x))
7881 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
7882 #define HWIO_WBM_R0_WBM2SW_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
7883 
7884 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ADDR(x)                                                             ((x) + 0xaf8)
7885 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_PHYS(x)                                                             ((x) + 0xaf8)
7886 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_OFFS                                                                (0xaf8)
7887 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_RMSK                                                                0xffff003f
7888 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_POR                                                                 0x00000000
7889 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_POR_RMSK                                                            0xffffffff
7890 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ATTR                                                                             0x3
7891 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_IN(x)            \
7892                 in_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ADDR(x))
7893 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_INM(x, m)            \
7894                 in_dword_masked(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ADDR(x), m)
7895 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_OUT(x, v)            \
7896                 out_dword(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ADDR(x),v)
7897 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_OUTM(x,m,v) \
7898                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_IN(x))
7899 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
7900 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
7901 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
7902 #define HWIO_WBM_R0_WBM2SW_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
7903 
7904 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xafc)
7905 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xafc)
7906 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_OFFS                                                              (0xafc)
7907 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_RMSK                                                              0xffffffff
7908 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_POR                                                               0x00000000
7909 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
7910 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ATTR                                                                           0x3
7911 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_IN(x)            \
7912                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ADDR(x))
7913 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_INM(x, m)            \
7914                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ADDR(x), m)
7915 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_OUT(x, v)            \
7916                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ADDR(x),v)
7917 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_OUTM(x,m,v) \
7918                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_IN(x))
7919 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
7920 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
7921 
7922 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xb00)
7923 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xb00)
7924 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_OFFS                                                              (0xb00)
7925 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_RMSK                                                                0xffffff
7926 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_POR                                                               0x00000000
7927 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
7928 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ATTR                                                                           0x3
7929 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_IN(x)            \
7930                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ADDR(x))
7931 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_INM(x, m)            \
7932                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ADDR(x), m)
7933 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_OUT(x, v)            \
7934                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ADDR(x),v)
7935 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_OUTM(x,m,v) \
7936                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_IN(x))
7937 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
7938 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
7939 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
7940 #define HWIO_WBM_R0_WBM2FW_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
7941 
7942 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ADDR(x)                                                                 ((x) + 0xb04)
7943 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_PHYS(x)                                                                 ((x) + 0xb04)
7944 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_OFFS                                                                    (0xb04)
7945 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_RMSK                                                                        0xffff
7946 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_POR                                                                     0x00000000
7947 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_POR_RMSK                                                                0xffffffff
7948 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ATTR                                                                                 0x3
7949 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_IN(x)            \
7950                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ADDR(x))
7951 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_INM(x, m)            \
7952                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ADDR(x), m)
7953 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_OUT(x, v)            \
7954                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ADDR(x),v)
7955 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_OUTM(x,m,v) \
7956                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_ID_IN(x))
7957 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_RING_ID_BMSK                                                                0xff00
7958 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_RING_ID_SHFT                                                                     8
7959 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
7960 #define HWIO_WBM_R0_WBM2FW_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                  0
7961 
7962 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_ADDR(x)                                                             ((x) + 0xb08)
7963 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_PHYS(x)                                                             ((x) + 0xb08)
7964 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_OFFS                                                                (0xb08)
7965 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_RMSK                                                                0xffffffff
7966 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_POR                                                                 0x00000000
7967 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_POR_RMSK                                                            0xffffffff
7968 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_ATTR                                                                             0x1
7969 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_IN(x)            \
7970                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_ADDR(x))
7971 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_INM(x, m)            \
7972                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_ADDR(x), m)
7973 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
7974 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
7975 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
7976 #define HWIO_WBM_R0_WBM2FW_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
7977 
7978 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADDR(x)                                                               ((x) + 0xb0c)
7979 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_PHYS(x)                                                               ((x) + 0xb0c)
7980 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_OFFS                                                                  (0xb0c)
7981 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_RMSK                                                                   0x7ffffff
7982 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_POR                                                                   0x00000080
7983 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_POR_RMSK                                                              0xffffffff
7984 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ATTR                                                                               0x3
7985 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_IN(x)            \
7986                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADDR(x))
7987 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_INM(x, m)            \
7988                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADDR(x), m)
7989 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_OUT(x, v)            \
7990                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADDR(x),v)
7991 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_OUTM(x,m,v) \
7992                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_IN(x))
7993 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
7994 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
7995 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
7996 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_LOOP_CNT_SHFT                                                                 22
7997 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
7998 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                            14
7999 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
8000 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
8001 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
8002 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
8003 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
8004 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
8005 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
8006 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                               6
8007 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
8008 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
8009 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
8010 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
8011 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
8012 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
8013 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
8014 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_SECURITY_BIT_SHFT                                                              2
8015 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
8016 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
8017 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
8018 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
8019 
8020 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xb10)
8021 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xb10)
8022 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_OFFS                                                           (0xb10)
8023 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
8024 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_POR                                                            0x00000000
8025 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
8026 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ATTR                                                                        0x3
8027 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_IN(x)            \
8028                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ADDR(x))
8029 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
8030                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
8031 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
8032                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
8033 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
8034                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_IN(x))
8035 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
8036 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
8037 
8038 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xb14)
8039 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xb14)
8040 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_OFFS                                                           (0xb14)
8041 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_RMSK                                                                 0xff
8042 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_POR                                                            0x00000000
8043 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
8044 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ATTR                                                                        0x3
8045 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_IN(x)            \
8046                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ADDR(x))
8047 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
8048                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
8049 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
8050                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
8051 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
8052                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_IN(x))
8053 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
8054 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
8055 
8056 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0xb20)
8057 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0xb20)
8058 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                    (0xb20)
8059 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
8060 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
8061 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
8062 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
8063 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
8064                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
8065 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
8066                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
8067 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
8068                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
8069 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
8070                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_IN(x))
8071 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
8072 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
8073 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
8074 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
8075 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
8076 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
8077 
8078 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0xb24)
8079 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0xb24)
8080 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_OFFS                                                   (0xb24)
8081 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
8082 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
8083 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
8084 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
8085 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
8086                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
8087 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
8088                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
8089 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
8090 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
8091 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
8092 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
8093 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
8094 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
8095 
8096 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0xb28)
8097 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0xb28)
8098 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0xb28)
8099 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
8100 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
8101 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
8102 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
8103 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
8104                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
8105 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
8106                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
8107 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
8108                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
8109 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
8110                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
8111 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
8112 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
8113 
8114 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xb44)
8115 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xb44)
8116 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_OFFS                                                         (0xb44)
8117 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
8118 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_POR                                                          0x00000000
8119 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
8120 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
8121 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_IN(x)            \
8122                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR(x))
8123 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
8124                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
8125 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
8126                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
8127 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
8128                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_IN(x))
8129 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
8130 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
8131 
8132 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xb48)
8133 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xb48)
8134 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_OFFS                                                         (0xb48)
8135 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
8136 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_POR                                                          0x00000000
8137 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
8138 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
8139 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_IN(x)            \
8140                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR(x))
8141 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
8142                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
8143 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
8144                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
8145 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
8146                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_IN(x))
8147 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
8148 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
8149 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
8150 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
8151 
8152 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xb4c)
8153 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xb4c)
8154 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_OFFS                                                             (0xb4c)
8155 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_RMSK                                                             0xffffffff
8156 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_POR                                                              0x00000000
8157 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
8158 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ATTR                                                                          0x3
8159 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_IN(x)            \
8160                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ADDR(x))
8161 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_INM(x, m)            \
8162                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ADDR(x), m)
8163 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_OUT(x, v)            \
8164                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ADDR(x),v)
8165 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
8166                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_IN(x))
8167 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
8168 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI1_DATA_VALUE_SHFT                                                                0
8169 
8170 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0xb50)
8171 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0xb50)
8172 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0xb50)
8173 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
8174 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
8175 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
8176 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
8177 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
8178                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
8179 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
8180                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
8181 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
8182                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
8183 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
8184                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
8185 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
8186 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
8187 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
8188 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
8189 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
8190 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
8191 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
8192 #define HWIO_WBM_R0_WBM2FW_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
8193 
8194 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0xb54)
8195 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0xb54)
8196 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_OFFS                                                         (0xb54)
8197 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
8198 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_POR                                                          0x00000000
8199 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
8200 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
8201 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_IN(x)            \
8202                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR(x))
8203 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_INM(x, m)            \
8204                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR(x), m)
8205 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_OUT(x, v)            \
8206                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR(x),v)
8207 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
8208                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_IN(x))
8209 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
8210 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
8211 
8212 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0xb58)
8213 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0xb58)
8214 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_OFFS                                                         (0xb58)
8215 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
8216 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_POR                                                          0x00000000
8217 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
8218 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
8219 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_IN(x)            \
8220                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR(x))
8221 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_INM(x, m)            \
8222                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR(x), m)
8223 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_OUT(x, v)            \
8224                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR(x),v)
8225 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
8226                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_IN(x))
8227 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
8228 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
8229 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
8230 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
8231 
8232 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0xb5c)
8233 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0xb5c)
8234 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_OFFS                                                             (0xb5c)
8235 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_RMSK                                                             0xffffffff
8236 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_POR                                                              0x00000000
8237 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
8238 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ATTR                                                                          0x3
8239 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_IN(x)            \
8240                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ADDR(x))
8241 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_INM(x, m)            \
8242                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ADDR(x), m)
8243 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_OUT(x, v)            \
8244                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ADDR(x),v)
8245 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_OUTM(x,m,v) \
8246                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_IN(x))
8247 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
8248 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MSI2_DATA_VALUE_SHFT                                                                0
8249 
8250 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xb6c)
8251 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xb6c)
8252 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xb6c)
8253 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
8254 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
8255 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
8256 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
8257 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
8258                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
8259 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
8260                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
8261 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
8262                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
8263 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
8264                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_IN(x))
8265 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
8266 #define HWIO_WBM_R0_WBM2FW_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
8267 
8268 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ADDR(x)                                                             ((x) + 0xb70)
8269 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_PHYS(x)                                                             ((x) + 0xb70)
8270 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_OFFS                                                                (0xb70)
8271 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_RMSK                                                                0xffff003f
8272 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_POR                                                                 0x00000000
8273 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_POR_RMSK                                                            0xffffffff
8274 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ATTR                                                                             0x3
8275 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_IN(x)            \
8276                 in_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ADDR(x))
8277 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_INM(x, m)            \
8278                 in_dword_masked(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ADDR(x), m)
8279 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_OUT(x, v)            \
8280                 out_dword(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ADDR(x),v)
8281 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_OUTM(x,m,v) \
8282                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_IN(x))
8283 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
8284 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
8285 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
8286 #define HWIO_WBM_R0_WBM2FW_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
8287 
8288 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xb74)
8289 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xb74)
8290 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_OFFS                                                          (0xb74)
8291 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_RMSK                                                          0xffffffff
8292 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_POR                                                           0x00000000
8293 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
8294 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ATTR                                                                       0x3
8295 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_IN(x)            \
8296                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ADDR(x))
8297 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_INM(x, m)            \
8298                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ADDR(x), m)
8299 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_OUT(x, v)            \
8300                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ADDR(x),v)
8301 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_OUTM(x,m,v) \
8302                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_IN(x))
8303 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
8304 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
8305 
8306 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xb78)
8307 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xb78)
8308 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_OFFS                                                          (0xb78)
8309 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_RMSK                                                            0xffffff
8310 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_POR                                                           0x00000000
8311 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
8312 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ATTR                                                                       0x3
8313 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_IN(x)            \
8314                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ADDR(x))
8315 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_INM(x, m)            \
8316                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ADDR(x), m)
8317 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_OUT(x, v)            \
8318                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ADDR(x),v)
8319 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_OUTM(x,m,v) \
8320                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_IN(x))
8321 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                  0xffff00
8322 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
8323 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
8324 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
8325 
8326 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ADDR(x)                                                             ((x) + 0xb7c)
8327 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_PHYS(x)                                                             ((x) + 0xb7c)
8328 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_OFFS                                                                (0xb7c)
8329 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_RMSK                                                                    0xffff
8330 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_POR                                                                 0x00000000
8331 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_POR_RMSK                                                            0xffffffff
8332 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ATTR                                                                             0x3
8333 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_IN(x)            \
8334                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ADDR(x))
8335 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_INM(x, m)            \
8336                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ADDR(x), m)
8337 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_OUT(x, v)            \
8338                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ADDR(x),v)
8339 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_OUTM(x,m,v) \
8340                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_IN(x))
8341 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_RING_ID_BMSK                                                            0xff00
8342 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_RING_ID_SHFT                                                                 8
8343 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
8344 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_ID_ENTRY_SIZE_SHFT                                                              0
8345 
8346 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_ADDR(x)                                                         ((x) + 0xb80)
8347 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_PHYS(x)                                                         ((x) + 0xb80)
8348 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_OFFS                                                            (0xb80)
8349 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_RMSK                                                            0xffffffff
8350 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_POR                                                             0x00000000
8351 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_POR_RMSK                                                        0xffffffff
8352 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_ATTR                                                                         0x1
8353 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_IN(x)            \
8354                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_ADDR(x))
8355 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_INM(x, m)            \
8356                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_ADDR(x), m)
8357 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
8358 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
8359 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
8360 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
8361 
8362 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADDR(x)                                                           ((x) + 0xb84)
8363 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_PHYS(x)                                                           ((x) + 0xb84)
8364 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_OFFS                                                              (0xb84)
8365 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_RMSK                                                               0x7ffffff
8366 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_POR                                                               0x00000080
8367 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_POR_RMSK                                                          0xffffffff
8368 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ATTR                                                                           0x3
8369 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_IN(x)            \
8370                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADDR(x))
8371 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_INM(x, m)            \
8372                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADDR(x), m)
8373 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_OUT(x, v)            \
8374                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADDR(x),v)
8375 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_OUTM(x,m,v) \
8376                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_IN(x))
8377 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
8378 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
8379 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
8380 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_LOOP_CNT_SHFT                                                             22
8381 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
8382 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                        14
8383 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
8384 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
8385 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
8386 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
8387 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
8388 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
8389 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
8390 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                           6
8391 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
8392 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
8393 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
8394 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
8395 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
8396 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
8397 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
8398 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_SECURITY_BIT_SHFT                                                          2
8399 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
8400 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
8401 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
8402 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
8403 
8404 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xb88)
8405 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xb88)
8406 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_OFFS                                                       (0xb88)
8407 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
8408 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_POR                                                        0x00000000
8409 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
8410 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ATTR                                                                    0x3
8411 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_IN(x)            \
8412                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ADDR(x))
8413 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
8414                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
8415 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
8416                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
8417 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
8418                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_IN(x))
8419 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
8420 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
8421 
8422 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xb8c)
8423 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xb8c)
8424 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_OFFS                                                       (0xb8c)
8425 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_RMSK                                                             0xff
8426 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_POR                                                        0x00000000
8427 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
8428 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ATTR                                                                    0x3
8429 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_IN(x)            \
8430                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ADDR(x))
8431 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
8432                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
8433 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
8434                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
8435 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
8436                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_IN(x))
8437 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
8438 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
8439 
8440 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xb98)
8441 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xb98)
8442 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                (0xb98)
8443 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
8444 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
8445 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
8446 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
8447 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
8448                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
8449 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
8450                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
8451 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
8452                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
8453 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
8454                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_IN(x))
8455 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
8456 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
8457 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
8458 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
8459 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
8460 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
8461 
8462 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xb9c)
8463 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xb9c)
8464 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_OFFS                                               (0xb9c)
8465 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
8466 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
8467 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
8468 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
8469 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
8470                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
8471 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
8472                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
8473 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
8474 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
8475 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
8476 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
8477 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
8478 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
8479 
8480 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xba0)
8481 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xba0)
8482 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xba0)
8483 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
8484 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
8485 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
8486 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
8487 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
8488                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
8489 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
8490                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
8491 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
8492                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
8493 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
8494                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
8495 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
8496 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
8497 
8498 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xbbc)
8499 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xbbc)
8500 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_OFFS                                                     (0xbbc)
8501 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
8502 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_POR                                                      0x00000000
8503 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
8504 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
8505 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_IN(x)            \
8506                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR(x))
8507 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
8508                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
8509 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
8510                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
8511 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
8512                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_IN(x))
8513 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
8514 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
8515 
8516 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xbc0)
8517 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xbc0)
8518 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_OFFS                                                     (0xbc0)
8519 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
8520 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_POR                                                      0x00000000
8521 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
8522 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
8523 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_IN(x)            \
8524                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR(x))
8525 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
8526                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
8527 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
8528                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
8529 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
8530                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_IN(x))
8531 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
8532 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
8533 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
8534 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
8535 
8536 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xbc4)
8537 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xbc4)
8538 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_OFFS                                                         (0xbc4)
8539 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_RMSK                                                         0xffffffff
8540 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_POR                                                          0x00000000
8541 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
8542 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ATTR                                                                      0x3
8543 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_IN(x)            \
8544                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ADDR(x))
8545 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_INM(x, m)            \
8546                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ADDR(x), m)
8547 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_OUT(x, v)            \
8548                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ADDR(x),v)
8549 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
8550                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_IN(x))
8551 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
8552 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI1_DATA_VALUE_SHFT                                                            0
8553 
8554 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xbc8)
8555 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xbc8)
8556 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xbc8)
8557 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffc0ffff
8558 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
8559 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
8560 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
8561 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
8562                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
8563 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
8564                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
8565 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
8566                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
8567 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
8568                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
8569 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
8570 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
8571 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
8572 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
8573 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
8574 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
8575 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                    0xffff
8576 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
8577 
8578 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xbcc)
8579 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xbcc)
8580 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_OFFS                                                     (0xbcc)
8581 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
8582 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_POR                                                      0x00000000
8583 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
8584 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
8585 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_IN(x)            \
8586                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR(x))
8587 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_INM(x, m)            \
8588                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR(x), m)
8589 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_OUT(x, v)            \
8590                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR(x),v)
8591 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
8592                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_IN(x))
8593 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
8594 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
8595 
8596 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xbd0)
8597 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xbd0)
8598 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_OFFS                                                     (0xbd0)
8599 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
8600 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_POR                                                      0x00000000
8601 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
8602 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
8603 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_IN(x)            \
8604                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR(x))
8605 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_INM(x, m)            \
8606                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR(x), m)
8607 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_OUT(x, v)            \
8608                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR(x),v)
8609 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
8610                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_IN(x))
8611 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
8612 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
8613 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
8614 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
8615 
8616 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xbd4)
8617 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xbd4)
8618 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_OFFS                                                         (0xbd4)
8619 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_RMSK                                                         0xffffffff
8620 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_POR                                                          0x00000000
8621 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
8622 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ATTR                                                                      0x3
8623 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_IN(x)            \
8624                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ADDR(x))
8625 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_INM(x, m)            \
8626                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ADDR(x), m)
8627 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_OUT(x, v)            \
8628                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ADDR(x),v)
8629 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_OUTM(x,m,v) \
8630                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_IN(x))
8631 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
8632 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MSI2_DATA_VALUE_SHFT                                                            0
8633 
8634 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xbe4)
8635 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xbe4)
8636 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xbe4)
8637 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
8638 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
8639 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
8640 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
8641 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
8642                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
8643 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
8644                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
8645 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
8646                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
8647 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
8648                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_IN(x))
8649 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
8650 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
8651 
8652 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ADDR(x)                                                         ((x) + 0xbe8)
8653 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_PHYS(x)                                                         ((x) + 0xbe8)
8654 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_OFFS                                                            (0xbe8)
8655 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_RMSK                                                            0xffff003f
8656 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_POR                                                             0x00000000
8657 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_POR_RMSK                                                        0xffffffff
8658 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ATTR                                                                         0x3
8659 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_IN(x)            \
8660                 in_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ADDR(x))
8661 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_INM(x, m)            \
8662                 in_dword_masked(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ADDR(x), m)
8663 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_OUT(x, v)            \
8664                 out_dword(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ADDR(x),v)
8665 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_OUTM(x,m,v) \
8666                 out_dword_masked_ns(HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_IN(x))
8667 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
8668 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
8669 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
8670 #define HWIO_WBM_R0_WBM2RXDMA0_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
8671 
8672 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ADDR(x)                                                         ((x) + 0xd3c)
8673 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_PHYS(x)                                                         ((x) + 0xd3c)
8674 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_OFFS                                                            (0xd3c)
8675 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_RMSK                                                            0xffffffff
8676 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_POR                                                             0x00000000
8677 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_POR_RMSK                                                        0xffffffff
8678 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ATTR                                                                         0x3
8679 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_IN(x)            \
8680                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ADDR(x))
8681 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_INM(x, m)            \
8682                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ADDR(x), m)
8683 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_OUT(x, v)            \
8684                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ADDR(x),v)
8685 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_OUTM(x,m,v) \
8686                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_IN(x))
8687 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                         0xffffffff
8688 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                  0
8689 
8690 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ADDR(x)                                                         ((x) + 0xd40)
8691 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_PHYS(x)                                                         ((x) + 0xd40)
8692 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_OFFS                                                            (0xd40)
8693 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_RMSK                                                             0xfffffff
8694 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_POR                                                             0x00000000
8695 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_POR_RMSK                                                        0xffffffff
8696 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ATTR                                                                         0x3
8697 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_IN(x)            \
8698                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ADDR(x))
8699 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_INM(x, m)            \
8700                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ADDR(x), m)
8701 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_OUT(x, v)            \
8702                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ADDR(x),v)
8703 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_OUTM(x,m,v) \
8704                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_IN(x))
8705 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                   0xfffff00
8706 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                           8
8707 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                               0xff
8708 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                  0
8709 
8710 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ADDR(x)                                                               ((x) + 0xd44)
8711 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_PHYS(x)                                                               ((x) + 0xd44)
8712 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_OFFS                                                                  (0xd44)
8713 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_RMSK                                                                      0xffff
8714 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_POR                                                                   0x00000000
8715 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_POR_RMSK                                                              0xffffffff
8716 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ATTR                                                                               0x3
8717 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_IN(x)            \
8718                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ADDR(x))
8719 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_INM(x, m)            \
8720                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ADDR(x), m)
8721 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_OUT(x, v)            \
8722                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ADDR(x),v)
8723 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_OUTM(x,m,v) \
8724                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_IN(x))
8725 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_RING_ID_BMSK                                                              0xff00
8726 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_RING_ID_SHFT                                                                   8
8727 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ENTRY_SIZE_BMSK                                                             0xff
8728 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                0
8729 
8730 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_ADDR(x)                                                           ((x) + 0xd48)
8731 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_PHYS(x)                                                           ((x) + 0xd48)
8732 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_OFFS                                                              (0xd48)
8733 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_RMSK                                                              0xffffffff
8734 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_POR                                                               0x00000000
8735 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_POR_RMSK                                                          0xffffffff
8736 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_ATTR                                                                           0x1
8737 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_IN(x)            \
8738                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_ADDR(x))
8739 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_INM(x, m)            \
8740                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_ADDR(x), m)
8741 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                              0xffff0000
8742 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                      16
8743 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                  0xffff
8744 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                       0
8745 
8746 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADDR(x)                                                             ((x) + 0xd4c)
8747 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_PHYS(x)                                                             ((x) + 0xd4c)
8748 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_OFFS                                                                (0xd4c)
8749 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_RMSK                                                                 0x7ffffff
8750 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_POR                                                                 0x00000080
8751 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_POR_RMSK                                                            0xffffffff
8752 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ATTR                                                                             0x3
8753 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_IN(x)            \
8754                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADDR(x))
8755 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_INM(x, m)            \
8756                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADDR(x), m)
8757 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_OUT(x, v)            \
8758                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADDR(x),v)
8759 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_OUTM(x,m,v) \
8760                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_IN(x))
8761 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                         0x4000000
8762 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                26
8763 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_LOOP_CNT_BMSK                                                        0x3c00000
8764 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_LOOP_CNT_SHFT                                                               22
8765 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                    0x3fc000
8766 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                          14
8767 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                     0x3000
8768 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                         12
8769 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                      0xf00
8770 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                          8
8771 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                         0x80
8772 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                            7
8773 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                          0x40
8774 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                             6
8775 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                    0x20
8776 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                       5
8777 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                     0x10
8778 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                        4
8779 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                          0x8
8780 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                            3
8781 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SECURITY_BIT_BMSK                                                          0x4
8782 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_SECURITY_BIT_SHFT                                                            2
8783 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                       0x2
8784 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                         1
8785 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                       0x1
8786 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                         0
8787 
8788 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ADDR(x)                                                      ((x) + 0xd50)
8789 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_PHYS(x)                                                      ((x) + 0xd50)
8790 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_OFFS                                                         (0xd50)
8791 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_RMSK                                                         0xffffffff
8792 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_POR                                                          0x00000000
8793 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_POR_RMSK                                                     0xffffffff
8794 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ATTR                                                                      0x3
8795 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_IN(x)            \
8796                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ADDR(x))
8797 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_INM(x, m)            \
8798                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ADDR(x), m)
8799 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_OUT(x, v)            \
8800                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ADDR(x),v)
8801 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_OUTM(x,m,v) \
8802                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_IN(x))
8803 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                    0xffffffff
8804 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                             0
8805 
8806 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ADDR(x)                                                      ((x) + 0xd54)
8807 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_PHYS(x)                                                      ((x) + 0xd54)
8808 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_OFFS                                                         (0xd54)
8809 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_RMSK                                                               0xff
8810 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_POR                                                          0x00000000
8811 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_POR_RMSK                                                     0xffffffff
8812 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ATTR                                                                      0x3
8813 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_IN(x)            \
8814                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ADDR(x))
8815 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_INM(x, m)            \
8816                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ADDR(x), m)
8817 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_OUT(x, v)            \
8818                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ADDR(x),v)
8819 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_OUTM(x,m,v) \
8820                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_IN(x))
8821 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                          0xff
8822 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                             0
8823 
8824 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ADDR(x)                                                      ((x) + 0xd58)
8825 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_PHYS(x)                                                      ((x) + 0xd58)
8826 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_OFFS                                                         (0xd58)
8827 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_RMSK                                                         0xffffffff
8828 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_POR                                                          0x00000000
8829 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_POR_RMSK                                                     0xffffffff
8830 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ATTR                                                                      0x3
8831 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_IN(x)            \
8832                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ADDR(x))
8833 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_INM(x, m)            \
8834                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ADDR(x), m)
8835 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_OUT(x, v)            \
8836                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ADDR(x),v)
8837 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_OUTM(x,m,v) \
8838                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_IN(x))
8839 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                    0xffffffff
8840 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                             0
8841 
8842 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ADDR(x)                                                      ((x) + 0xd5c)
8843 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_PHYS(x)                                                      ((x) + 0xd5c)
8844 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_OFFS                                                         (0xd5c)
8845 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_RMSK                                                               0xff
8846 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_POR                                                          0x00000000
8847 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_POR_RMSK                                                     0xffffffff
8848 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ATTR                                                                      0x3
8849 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_IN(x)            \
8850                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ADDR(x))
8851 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_INM(x, m)            \
8852                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ADDR(x), m)
8853 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_OUT(x, v)            \
8854                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ADDR(x),v)
8855 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_OUTM(x,m,v) \
8856                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_IN(x))
8857 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                          0xff
8858 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                             0
8859 
8860 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ADDR(x)                                               ((x) + 0xd60)
8861 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_PHYS(x)                                               ((x) + 0xd60)
8862 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_OFFS                                                  (0xd60)
8863 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_RMSK                                                  0xffffffff
8864 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_POR                                                   0x00000000
8865 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_POR_RMSK                                              0xffffffff
8866 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ATTR                                                               0x3
8867 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_IN(x)            \
8868                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ADDR(x))
8869 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_INM(x, m)            \
8870                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ADDR(x), m)
8871 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
8872                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),v)
8873 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
8874                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_IN(x))
8875 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                        0xffff0000
8876 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                16
8877 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                    0x8000
8878 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                        15
8879 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                              0x7fff
8880 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                   0
8881 
8882 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_ADDR(x)                                              ((x) + 0xd64)
8883 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_PHYS(x)                                              ((x) + 0xd64)
8884 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_OFFS                                                 (0xd64)
8885 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_RMSK                                                 0xffffffff
8886 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_POR                                                  0x00000000
8887 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_POR_RMSK                                             0xffffffff
8888 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_ATTR                                                              0x1
8889 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_IN(x)            \
8890                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_ADDR(x))
8891 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_INM(x, m)            \
8892                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_ADDR(x), m)
8893 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                   0xffff0000
8894 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                           16
8895 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                           0x8000
8896 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                               15
8897 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                        0x7fff
8898 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                             0
8899 
8900 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                            ((x) + 0xd68)
8901 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                            ((x) + 0xd68)
8902 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_OFFS                                               (0xd68)
8903 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_RMSK                                                    0x3ff
8904 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_POR                                                0x00000000
8905 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                           0xffffffff
8906 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ATTR                                                            0x3
8907 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_IN(x)            \
8908                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x))
8909 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
8910                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
8911 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
8912                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
8913 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
8914                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_IN(x))
8915 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                  0x3ff
8916 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                      0
8917 
8918 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                           ((x) + 0xd6c)
8919 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                           ((x) + 0xd6c)
8920 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_OFFS                                              (0xd6c)
8921 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_RMSK                                              0xffffffff
8922 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_POR                                               0x00000000
8923 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                          0xffffffff
8924 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                           0x3
8925 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
8926                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
8927 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
8928                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
8929 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
8930                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
8931 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
8932                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x))
8933 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                    0xffff0000
8934 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                            16
8935 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                0x8000
8936 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                    15
8937 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                          0x7fff
8938 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                               0
8939 
8940 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                           ((x) + 0xd70)
8941 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                           ((x) + 0xd70)
8942 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_OFFS                                              (0xd70)
8943 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                  0xffff
8944 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_POR                                               0x00000000
8945 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                          0xffffffff
8946 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                           0x3
8947 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
8948                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
8949 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
8950                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
8951 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
8952                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
8953 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
8954                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x))
8955 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                    0xffff
8956 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                         0
8957 
8958 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_ADDR(x)                                              ((x) + 0xd74)
8959 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_PHYS(x)                                              ((x) + 0xd74)
8960 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_OFFS                                                 (0xd74)
8961 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_RMSK                                                 0xffffffff
8962 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_POR                                                  0x00000000
8963 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_POR_RMSK                                             0xffffffff
8964 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_ATTR                                                              0x1
8965 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_IN(x)            \
8966                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_ADDR(x))
8967 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_INM(x, m)            \
8968                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_ADDR(x), m)
8969 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                   0xffff0000
8970 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                           16
8971 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                              0x8000
8972 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                  15
8973 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                        0x7fff
8974 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                             0
8975 
8976 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                           ((x) + 0xd78)
8977 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                           ((x) + 0xd78)
8978 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_OFFS                                              (0xd78)
8979 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                   0x3ff
8980 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_POR                                               0x00000000
8981 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                          0xffffffff
8982 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                           0x3
8983 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
8984                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
8985 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
8986                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
8987 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
8988                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
8989 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
8990                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x))
8991 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                0x3ff
8992 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                    0
8993 
8994 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                          ((x) + 0xd7c)
8995 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                          ((x) + 0xd7c)
8996 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_OFFS                                             (0xd7c)
8997 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                    0x7
8998 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_POR                                              0x00000003
8999 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                         0xffffffff
9000 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                          0x3
9001 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
9002                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
9003 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
9004                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
9005 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
9006                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
9007 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
9008                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x))
9009 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                               0x7
9010 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                 0
9011 
9012 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                         ((x) + 0xd80)
9013 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                         ((x) + 0xd80)
9014 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_OFFS                                            (0xd80)
9015 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_RMSK                                             0xfffffff
9016 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_POR                                             0x00000000
9017 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                        0xffffffff
9018 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                         0x1
9019 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
9020                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
9021 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
9022                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
9023 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                              0xff00000
9024 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                     20
9025 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                             0xfffff
9026 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                   0
9027 
9028 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x)                                              ((x) + 0xd84)
9029 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_PHYS(x)                                              ((x) + 0xd84)
9030 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_OFFS                                                 (0xd84)
9031 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_RMSK                                                 0xffcfffff
9032 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_POR                                                  0x00000000
9033 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_POR_RMSK                                             0xffffffff
9034 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ATTR                                                              0x3
9035 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_IN(x)            \
9036                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x))
9037 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
9038                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
9039 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
9040                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
9041 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
9042                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_IN(x))
9043 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                      0xff000000
9044 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                              24
9045 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                       0x800000
9046 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                             23
9047 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                     0x400000
9048 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                           22
9049 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                     0xfffff
9050 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                           0
9051 
9052 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                  ((x) + 0xd88)
9053 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                  ((x) + 0xd88)
9054 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                     (0xd88)
9055 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                         0xffff
9056 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_POR                                                      0x00000000
9057 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                 0xffffffff
9058 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                  0x3
9059 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
9060                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
9061 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
9062                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
9063 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
9064                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
9065 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
9066                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_IN(x))
9067 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                      0xffff
9068 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                           0
9069 
9070 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ADDR(x)                                                           ((x) + 0xd8c)
9071 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_PHYS(x)                                                           ((x) + 0xd8c)
9072 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_OFFS                                                              (0xd8c)
9073 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_RMSK                                                              0xffff003f
9074 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_POR                                                               0x00000000
9075 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_POR_RMSK                                                          0xffffffff
9076 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ATTR                                                                           0x3
9077 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_IN(x)            \
9078                 in_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ADDR(x))
9079 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_INM(x, m)            \
9080                 in_dword_masked(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ADDR(x), m)
9081 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_OUT(x, v)            \
9082                 out_dword(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ADDR(x),v)
9083 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_OUTM(x,m,v) \
9084                 out_dword_masked_ns(HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_IN(x))
9085 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                     0xffff0000
9086 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                             16
9087 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                            0x3f
9088 #define HWIO_WBM_R0_WBM_IDLE_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                               0
9089 
9090 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ADDR(x)                                                        ((x) + 0xd90)
9091 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_PHYS(x)                                                        ((x) + 0xd90)
9092 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_OFFS                                                           (0xd90)
9093 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_RMSK                                                           0xffffffff
9094 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_POR                                                            0x00000000
9095 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_POR_RMSK                                                       0xffffffff
9096 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ATTR                                                                        0x3
9097 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_IN(x)            \
9098                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ADDR(x))
9099 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_INM(x, m)            \
9100                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ADDR(x), m)
9101 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_OUT(x, v)            \
9102                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ADDR(x),v)
9103 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
9104                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_IN(x))
9105 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                        0xffffffff
9106 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                 0
9107 
9108 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ADDR(x)                                                        ((x) + 0xd94)
9109 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_PHYS(x)                                                        ((x) + 0xd94)
9110 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_OFFS                                                           (0xd94)
9111 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_RMSK                                                             0xffffff
9112 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_POR                                                            0x00000000
9113 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_POR_RMSK                                                       0xffffffff
9114 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ATTR                                                                        0x3
9115 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_IN(x)            \
9116                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ADDR(x))
9117 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_INM(x, m)            \
9118                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ADDR(x), m)
9119 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_OUT(x, v)            \
9120                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ADDR(x),v)
9121 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
9122                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_IN(x))
9123 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                   0xffff00
9124 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                          8
9125 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                              0xff
9126 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                 0
9127 
9128 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ADDR(x)                                                              ((x) + 0xd98)
9129 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_PHYS(x)                                                              ((x) + 0xd98)
9130 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_OFFS                                                                 (0xd98)
9131 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_RMSK                                                                     0xffff
9132 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_POR                                                                  0x00000000
9133 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_POR_RMSK                                                             0xffffffff
9134 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ATTR                                                                              0x3
9135 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_IN(x)            \
9136                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ADDR(x))
9137 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_INM(x, m)            \
9138                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ADDR(x), m)
9139 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_OUT(x, v)            \
9140                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ADDR(x),v)
9141 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_OUTM(x,m,v) \
9142                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_IN(x))
9143 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_RING_ID_BMSK                                                             0xff00
9144 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_RING_ID_SHFT                                                                  8
9145 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                            0xff
9146 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                               0
9147 
9148 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_ADDR(x)                                                          ((x) + 0xd9c)
9149 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_PHYS(x)                                                          ((x) + 0xd9c)
9150 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_OFFS                                                             (0xd9c)
9151 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_RMSK                                                             0xffffffff
9152 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_POR                                                              0x00000000
9153 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_POR_RMSK                                                         0xffffffff
9154 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_ATTR                                                                          0x1
9155 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_IN(x)            \
9156                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_ADDR(x))
9157 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_INM(x, m)            \
9158                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_ADDR(x), m)
9159 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                             0xffff0000
9160 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                     16
9161 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                 0xffff
9162 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                      0
9163 
9164 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADDR(x)                                                            ((x) + 0xda0)
9165 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_PHYS(x)                                                            ((x) + 0xda0)
9166 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_OFFS                                                               (0xda0)
9167 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_RMSK                                                                0x7ffffff
9168 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_POR                                                                0x00000080
9169 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_POR_RMSK                                                           0xffffffff
9170 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ATTR                                                                            0x3
9171 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_IN(x)            \
9172                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADDR(x))
9173 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_INM(x, m)            \
9174                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADDR(x), m)
9175 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_OUT(x, v)            \
9176                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADDR(x),v)
9177 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_OUTM(x,m,v) \
9178                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_IN(x))
9179 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                        0x4000000
9180 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                               26
9181 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                       0x3c00000
9182 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                              22
9183 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                   0x3fc000
9184 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                         14
9185 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                    0x3000
9186 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                        12
9187 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                     0xf00
9188 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                         8
9189 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                        0x80
9190 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                           7
9191 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                         0x40
9192 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                            6
9193 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                   0x20
9194 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                      5
9195 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                    0x10
9196 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                       4
9197 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                         0x8
9198 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                           3
9199 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                         0x4
9200 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                           2
9201 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                      0x2
9202 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                        1
9203 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                      0x1
9204 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                        0
9205 
9206 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                     ((x) + 0xda4)
9207 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                     ((x) + 0xda4)
9208 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_OFFS                                                        (0xda4)
9209 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_RMSK                                                        0xffffffff
9210 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_POR                                                         0x00000000
9211 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                    0xffffffff
9212 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                     0x3
9213 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
9214                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
9215 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
9216                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
9217 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
9218                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
9219 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
9220                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_IN(x))
9221 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                   0xffffffff
9222 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                            0
9223 
9224 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                     ((x) + 0xda8)
9225 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                     ((x) + 0xda8)
9226 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_OFFS                                                        (0xda8)
9227 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_RMSK                                                              0xff
9228 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_POR                                                         0x00000000
9229 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                    0xffffffff
9230 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                     0x3
9231 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
9232                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
9233 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
9234                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
9235 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
9236                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
9237 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
9238                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_IN(x))
9239 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                         0xff
9240 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                            0
9241 
9242 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                              ((x) + 0xdb4)
9243 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                              ((x) + 0xdb4)
9244 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                 (0xdb4)
9245 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                 0xffffffff
9246 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                  0x00000000
9247 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                             0xffffffff
9248 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                              0x3
9249 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
9250                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
9251 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
9252                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
9253 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
9254                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
9255 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
9256                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
9257 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
9258 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
9259 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                   0x8000
9260 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                       15
9261 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
9262 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                  0
9263 
9264 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                             ((x) + 0xdb8)
9265 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                             ((x) + 0xdb8)
9266 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                                (0xdb8)
9267 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                                0xffffffff
9268 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                 0x00000000
9269 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                            0xffffffff
9270 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                             0x1
9271 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
9272                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
9273 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
9274                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
9275 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                  0xffff0000
9276 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                          16
9277 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                          0x8000
9278 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                              15
9279 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                       0x7fff
9280 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                            0
9281 
9282 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                           ((x) + 0xdbc)
9283 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                           ((x) + 0xdbc)
9284 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                              (0xdbc)
9285 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                   0x3ff
9286 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                               0x00000000
9287 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                          0xffffffff
9288 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                           0x3
9289 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
9290                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
9291 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
9292                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
9293 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
9294                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
9295 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
9296                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
9297 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                 0x3ff
9298 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                     0
9299 
9300 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                   ((x) + 0xdd8)
9301 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                   ((x) + 0xdd8)
9302 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                      (0xdd8)
9303 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                      0xffffffff
9304 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_POR                                                       0x00000000
9305 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                  0xffffffff
9306 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                   0x3
9307 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
9308                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
9309 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
9310                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
9311 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
9312                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
9313 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
9314                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_IN(x))
9315 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                 0xffffffff
9316 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                          0
9317 
9318 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                   ((x) + 0xddc)
9319 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                   ((x) + 0xddc)
9320 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                      (0xddc)
9321 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                           0x1ff
9322 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_POR                                                       0x00000000
9323 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                  0xffffffff
9324 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                   0x3
9325 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
9326                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
9327 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
9328                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
9329 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
9330                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
9331 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
9332                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_IN(x))
9333 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                               0x100
9334 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                   8
9335 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                       0xff
9336 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                          0
9337 
9338 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ADDR(x)                                                       ((x) + 0xde0)
9339 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_PHYS(x)                                                       ((x) + 0xde0)
9340 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_OFFS                                                          (0xde0)
9341 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_RMSK                                                          0xffffffff
9342 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_POR                                                           0x00000000
9343 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_POR_RMSK                                                      0xffffffff
9344 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ATTR                                                                       0x3
9345 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_IN(x)            \
9346                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ADDR(x))
9347 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_INM(x, m)            \
9348                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ADDR(x), m)
9349 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
9350                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ADDR(x),v)
9351 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
9352                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_IN(x))
9353 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                    0xffffffff
9354 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                             0
9355 
9356 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                             ((x) + 0xde4)
9357 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                             ((x) + 0xde4)
9358 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                                (0xde4)
9359 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                                0xffc0ffff
9360 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                 0x00000000
9361 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                            0xffffffff
9362 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                             0x3
9363 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
9364                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
9365 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
9366                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
9367 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
9368                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
9369 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
9370                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
9371 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                     0xff000000
9372 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                             24
9373 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                      0x800000
9374 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                            23
9375 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                    0x400000
9376 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                          22
9377 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                     0xffff
9378 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                          0
9379 
9380 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                   ((x) + 0xde8)
9381 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                   ((x) + 0xde8)
9382 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                      (0xde8)
9383 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                      0xffffffff
9384 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_POR                                                       0x00000000
9385 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                  0xffffffff
9386 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                   0x3
9387 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
9388                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
9389 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
9390                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
9391 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
9392                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
9393 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
9394                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_IN(x))
9395 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                 0xffffffff
9396 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                          0
9397 
9398 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                   ((x) + 0xdec)
9399 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                   ((x) + 0xdec)
9400 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                      (0xdec)
9401 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                           0x1ff
9402 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_POR                                                       0x00000000
9403 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                  0xffffffff
9404 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                   0x3
9405 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
9406                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
9407 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
9408                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
9409 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
9410                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
9411 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
9412                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_IN(x))
9413 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                               0x100
9414 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                   8
9415 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                       0xff
9416 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                          0
9417 
9418 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ADDR(x)                                                       ((x) + 0xdf0)
9419 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_PHYS(x)                                                       ((x) + 0xdf0)
9420 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_OFFS                                                          (0xdf0)
9421 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_RMSK                                                          0xffffffff
9422 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_POR                                                           0x00000000
9423 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_POR_RMSK                                                      0xffffffff
9424 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ATTR                                                                       0x3
9425 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_IN(x)            \
9426                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ADDR(x))
9427 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_INM(x, m)            \
9428                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ADDR(x), m)
9429 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
9430                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ADDR(x),v)
9431 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
9432                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_IN(x))
9433 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                    0xffffffff
9434 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                             0
9435 
9436 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                 ((x) + 0xe00)
9437 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                 ((x) + 0xe00)
9438 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                    (0xe00)
9439 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                        0xffff
9440 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                     0x00000000
9441 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                0xffffffff
9442 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                 0x3
9443 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
9444                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
9445 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
9446                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
9447 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
9448                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
9449 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
9450                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
9451 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                     0xffff
9452 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                          0
9453 
9454 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ADDR(x)                                                          ((x) + 0xe04)
9455 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_PHYS(x)                                                          ((x) + 0xe04)
9456 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_OFFS                                                             (0xe04)
9457 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_RMSK                                                             0xffff003f
9458 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_POR                                                              0x00000000
9459 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_POR_RMSK                                                         0xffffffff
9460 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ATTR                                                                          0x3
9461 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_IN(x)            \
9462                 in_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ADDR(x))
9463 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_INM(x, m)            \
9464                 in_dword_masked(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ADDR(x), m)
9465 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_OUT(x, v)            \
9466                 out_dword(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ADDR(x),v)
9467 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_OUTM(x,m,v) \
9468                 out_dword_masked_ns(HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_IN(x))
9469 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                    0xffff0000
9470 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                            16
9471 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                           0x3f
9472 #define HWIO_WBM_R0_WBM2FW_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                              0
9473 
9474 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xe08)
9475 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xe08)
9476 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_OFFS                                                          (0xe08)
9477 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
9478 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
9479 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
9480 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
9481 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_IN(x)            \
9482                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ADDR(x))
9483 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_INM(x, m)            \
9484                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ADDR(x), m)
9485 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_OUT(x, v)            \
9486                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ADDR(x),v)
9487 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
9488                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_IN(x))
9489 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
9490 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
9491 
9492 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xe0c)
9493 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xe0c)
9494 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_OFFS                                                          (0xe0c)
9495 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
9496 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
9497 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
9498 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
9499 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_IN(x)            \
9500                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ADDR(x))
9501 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_INM(x, m)            \
9502                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ADDR(x), m)
9503 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_OUT(x, v)            \
9504                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ADDR(x),v)
9505 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
9506                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_IN(x))
9507 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
9508 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
9509 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
9510 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
9511 
9512 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0xe10)
9513 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0xe10)
9514 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_OFFS                                                                (0xe10)
9515 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_RMSK                                                                    0xffff
9516 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_POR                                                                 0x00000000
9517 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
9518 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ATTR                                                                             0x3
9519 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_IN(x)            \
9520                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ADDR(x))
9521 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_INM(x, m)            \
9522                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ADDR(x), m)
9523 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_OUT(x, v)            \
9524                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ADDR(x),v)
9525 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_OUTM(x,m,v) \
9526                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_IN(x))
9527 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
9528 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
9529 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
9530 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
9531 
9532 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0xe14)
9533 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0xe14)
9534 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_OFFS                                                            (0xe14)
9535 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
9536 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_POR                                                             0x00000000
9537 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
9538 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_ATTR                                                                         0x1
9539 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_IN(x)            \
9540                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_ADDR(x))
9541 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_INM(x, m)            \
9542                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_ADDR(x), m)
9543 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
9544 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
9545 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
9546 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
9547 
9548 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0xe18)
9549 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0xe18)
9550 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_OFFS                                                              (0xe18)
9551 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
9552 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_POR                                                               0x00000080
9553 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
9554 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ATTR                                                                           0x3
9555 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_IN(x)            \
9556                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADDR(x))
9557 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_INM(x, m)            \
9558                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADDR(x), m)
9559 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_OUT(x, v)            \
9560                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADDR(x),v)
9561 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_OUTM(x,m,v) \
9562                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_IN(x))
9563 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
9564 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
9565 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
9566 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
9567 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
9568 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
9569 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
9570 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
9571 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
9572 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
9573 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
9574 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
9575 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
9576 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
9577 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
9578 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
9579 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
9580 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
9581 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
9582 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
9583 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
9584 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
9585 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
9586 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
9587 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
9588 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
9589 
9590 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xe1c)
9591 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xe1c)
9592 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0xe1c)
9593 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
9594 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
9595 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
9596 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
9597 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
9598                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
9599 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
9600                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
9601 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
9602                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
9603 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
9604                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_IN(x))
9605 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
9606 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
9607 
9608 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xe20)
9609 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xe20)
9610 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0xe20)
9611 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
9612 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
9613 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
9614 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
9615 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
9616                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
9617 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
9618                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
9619 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
9620                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
9621 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
9622                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_IN(x))
9623 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
9624 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
9625 
9626 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xe2c)
9627 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xe2c)
9628 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0xe2c)
9629 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
9630 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
9631 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
9632 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
9633 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
9634                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
9635 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
9636                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
9637 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
9638                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
9639 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
9640                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
9641 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
9642 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
9643 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
9644 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
9645 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
9646 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
9647 
9648 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xe30)
9649 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xe30)
9650 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0xe30)
9651 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
9652 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
9653 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
9654 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
9655 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
9656                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
9657 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
9658                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
9659 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
9660 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
9661 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
9662 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
9663 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
9664 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
9665 
9666 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xe34)
9667 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xe34)
9668 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xe34)
9669 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
9670 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
9671 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
9672 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
9673 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
9674                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
9675 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
9676                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
9677 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
9678                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
9679 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
9680                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
9681 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
9682 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
9683 
9684 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xe50)
9685 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xe50)
9686 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0xe50)
9687 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
9688 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
9689 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
9690 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
9691 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
9692                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
9693 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
9694                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
9695 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
9696                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
9697 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
9698                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_IN(x))
9699 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
9700 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
9701 
9702 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xe54)
9703 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xe54)
9704 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0xe54)
9705 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
9706 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
9707 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
9708 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
9709 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
9710                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
9711 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
9712                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
9713 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
9714                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
9715 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
9716                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_IN(x))
9717 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
9718 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
9719 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
9720 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
9721 
9722 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xe58)
9723 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xe58)
9724 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_OFFS                                                         (0xe58)
9725 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
9726 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
9727 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
9728 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
9729 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_IN(x)            \
9730                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ADDR(x))
9731 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_INM(x, m)            \
9732                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ADDR(x), m)
9733 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
9734                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ADDR(x),v)
9735 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
9736                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_IN(x))
9737 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
9738 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
9739 
9740 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xe5c)
9741 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xe5c)
9742 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xe5c)
9743 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
9744 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
9745 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
9746 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
9747 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
9748                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
9749 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
9750                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
9751 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
9752                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
9753 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
9754                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
9755 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
9756 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
9757 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
9758 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
9759 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
9760 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
9761 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
9762 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
9763 
9764 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xe60)
9765 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xe60)
9766 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0xe60)
9767 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
9768 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
9769 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
9770 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
9771 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
9772                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
9773 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
9774                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
9775 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
9776                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
9777 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
9778                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_IN(x))
9779 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
9780 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
9781 
9782 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xe64)
9783 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xe64)
9784 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0xe64)
9785 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
9786 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
9787 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
9788 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
9789 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
9790                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
9791 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
9792                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
9793 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
9794                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
9795 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
9796                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_IN(x))
9797 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
9798 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
9799 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
9800 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
9801 
9802 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xe68)
9803 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xe68)
9804 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_OFFS                                                         (0xe68)
9805 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
9806 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
9807 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
9808 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
9809 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_IN(x)            \
9810                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ADDR(x))
9811 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_INM(x, m)            \
9812                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ADDR(x), m)
9813 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
9814                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ADDR(x),v)
9815 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
9816                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_IN(x))
9817 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
9818 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
9819 
9820 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xe78)
9821 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xe78)
9822 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xe78)
9823 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
9824 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
9825 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
9826 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
9827 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
9828                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
9829 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
9830                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
9831 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
9832                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
9833 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
9834                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
9835 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
9836 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
9837 
9838 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0xe7c)
9839 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0xe7c)
9840 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_OFFS                                                            (0xe7c)
9841 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
9842 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_POR                                                             0x00000000
9843 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
9844 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ATTR                                                                         0x3
9845 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_IN(x)            \
9846                 in_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ADDR(x))
9847 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_INM(x, m)            \
9848                 in_dword_masked(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ADDR(x), m)
9849 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_OUT(x, v)            \
9850                 out_dword(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ADDR(x),v)
9851 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_OUTM(x,m,v) \
9852                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_IN(x))
9853 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
9854 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
9855 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
9856 #define HWIO_WBM_R0_WBM2SW0_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
9857 
9858 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xe80)
9859 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xe80)
9860 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_OFFS                                                          (0xe80)
9861 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
9862 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
9863 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
9864 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
9865 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_IN(x)            \
9866                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ADDR(x))
9867 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_INM(x, m)            \
9868                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ADDR(x), m)
9869 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_OUT(x, v)            \
9870                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ADDR(x),v)
9871 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
9872                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_IN(x))
9873 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
9874 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
9875 
9876 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xe84)
9877 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xe84)
9878 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_OFFS                                                          (0xe84)
9879 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
9880 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
9881 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
9882 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
9883 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_IN(x)            \
9884                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ADDR(x))
9885 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_INM(x, m)            \
9886                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ADDR(x), m)
9887 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_OUT(x, v)            \
9888                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ADDR(x),v)
9889 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
9890                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_IN(x))
9891 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
9892 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
9893 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
9894 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
9895 
9896 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0xe88)
9897 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0xe88)
9898 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_OFFS                                                                (0xe88)
9899 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_RMSK                                                                    0xffff
9900 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_POR                                                                 0x00000000
9901 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
9902 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ATTR                                                                             0x3
9903 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_IN(x)            \
9904                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ADDR(x))
9905 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_INM(x, m)            \
9906                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ADDR(x), m)
9907 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_OUT(x, v)            \
9908                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ADDR(x),v)
9909 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_OUTM(x,m,v) \
9910                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_IN(x))
9911 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
9912 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
9913 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
9914 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
9915 
9916 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0xe8c)
9917 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0xe8c)
9918 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_OFFS                                                            (0xe8c)
9919 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
9920 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_POR                                                             0x00000000
9921 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
9922 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_ATTR                                                                         0x1
9923 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_IN(x)            \
9924                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_ADDR(x))
9925 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_INM(x, m)            \
9926                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_ADDR(x), m)
9927 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
9928 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
9929 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
9930 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
9931 
9932 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0xe90)
9933 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0xe90)
9934 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_OFFS                                                              (0xe90)
9935 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
9936 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_POR                                                               0x00000080
9937 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
9938 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ATTR                                                                           0x3
9939 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_IN(x)            \
9940                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADDR(x))
9941 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_INM(x, m)            \
9942                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADDR(x), m)
9943 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_OUT(x, v)            \
9944                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADDR(x),v)
9945 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_OUTM(x,m,v) \
9946                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_IN(x))
9947 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
9948 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
9949 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
9950 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
9951 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
9952 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
9953 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
9954 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
9955 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
9956 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
9957 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
9958 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
9959 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
9960 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
9961 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
9962 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
9963 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
9964 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
9965 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
9966 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
9967 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
9968 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
9969 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
9970 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
9971 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
9972 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
9973 
9974 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xe94)
9975 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xe94)
9976 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0xe94)
9977 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
9978 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
9979 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
9980 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
9981 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
9982                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
9983 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
9984                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
9985 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
9986                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
9987 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
9988                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_IN(x))
9989 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
9990 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
9991 
9992 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xe98)
9993 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xe98)
9994 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0xe98)
9995 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
9996 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
9997 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
9998 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
9999 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
10000                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
10001 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
10002                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
10003 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
10004                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
10005 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
10006                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_IN(x))
10007 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
10008 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
10009 
10010 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xea4)
10011 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xea4)
10012 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0xea4)
10013 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
10014 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
10015 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
10016 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
10017 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
10018                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
10019 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
10020                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
10021 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
10022                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
10023 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
10024                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
10025 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
10026 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
10027 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
10028 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
10029 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
10030 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
10031 
10032 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xea8)
10033 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xea8)
10034 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0xea8)
10035 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
10036 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
10037 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
10038 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
10039 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
10040                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
10041 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
10042                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
10043 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
10044 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
10045 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
10046 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
10047 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
10048 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
10049 
10050 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xeac)
10051 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xeac)
10052 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xeac)
10053 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
10054 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
10055 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
10056 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
10057 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
10058                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
10059 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
10060                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
10061 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
10062                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
10063 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
10064                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
10065 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
10066 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
10067 
10068 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xec8)
10069 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xec8)
10070 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0xec8)
10071 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
10072 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
10073 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
10074 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
10075 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
10076                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
10077 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
10078                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
10079 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
10080                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
10081 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
10082                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_IN(x))
10083 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
10084 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
10085 
10086 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xecc)
10087 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xecc)
10088 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0xecc)
10089 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
10090 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
10091 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
10092 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
10093 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
10094                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
10095 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
10096                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
10097 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
10098                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
10099 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
10100                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_IN(x))
10101 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
10102 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
10103 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
10104 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
10105 
10106 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xed0)
10107 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xed0)
10108 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_OFFS                                                         (0xed0)
10109 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
10110 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
10111 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
10112 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
10113 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_IN(x)            \
10114                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ADDR(x))
10115 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_INM(x, m)            \
10116                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ADDR(x), m)
10117 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
10118                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ADDR(x),v)
10119 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
10120                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_IN(x))
10121 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
10122 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
10123 
10124 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xed4)
10125 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xed4)
10126 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xed4)
10127 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
10128 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
10129 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
10130 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
10131 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
10132                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
10133 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
10134                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
10135 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
10136                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
10137 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
10138                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
10139 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
10140 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
10141 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
10142 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
10143 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
10144 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
10145 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
10146 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
10147 
10148 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xed8)
10149 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xed8)
10150 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0xed8)
10151 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
10152 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
10153 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
10154 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
10155 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
10156                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
10157 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
10158                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
10159 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
10160                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
10161 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
10162                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_IN(x))
10163 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
10164 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
10165 
10166 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xedc)
10167 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xedc)
10168 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0xedc)
10169 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
10170 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
10171 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
10172 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
10173 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
10174                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
10175 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
10176                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
10177 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
10178                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
10179 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
10180                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_IN(x))
10181 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
10182 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
10183 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
10184 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
10185 
10186 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xee0)
10187 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xee0)
10188 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_OFFS                                                         (0xee0)
10189 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
10190 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
10191 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
10192 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
10193 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_IN(x)            \
10194                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ADDR(x))
10195 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_INM(x, m)            \
10196                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ADDR(x), m)
10197 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
10198                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ADDR(x),v)
10199 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
10200                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_IN(x))
10201 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
10202 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
10203 
10204 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xef0)
10205 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xef0)
10206 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xef0)
10207 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
10208 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
10209 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
10210 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
10211 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
10212                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
10213 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
10214                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
10215 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
10216                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
10217 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
10218                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
10219 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
10220 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
10221 
10222 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0xef4)
10223 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0xef4)
10224 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_OFFS                                                            (0xef4)
10225 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
10226 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_POR                                                             0x00000000
10227 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
10228 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ATTR                                                                         0x3
10229 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_IN(x)            \
10230                 in_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ADDR(x))
10231 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_INM(x, m)            \
10232                 in_dword_masked(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ADDR(x), m)
10233 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_OUT(x, v)            \
10234                 out_dword(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ADDR(x),v)
10235 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_OUTM(x,m,v) \
10236                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_IN(x))
10237 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
10238 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
10239 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
10240 #define HWIO_WBM_R0_WBM2SW1_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
10241 
10242 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xef8)
10243 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xef8)
10244 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_OFFS                                                          (0xef8)
10245 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
10246 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
10247 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
10248 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
10249 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_IN(x)            \
10250                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ADDR(x))
10251 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_INM(x, m)            \
10252                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ADDR(x), m)
10253 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_OUT(x, v)            \
10254                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ADDR(x),v)
10255 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
10256                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_IN(x))
10257 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
10258 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
10259 
10260 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xefc)
10261 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xefc)
10262 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_OFFS                                                          (0xefc)
10263 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
10264 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
10265 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
10266 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
10267 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_IN(x)            \
10268                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ADDR(x))
10269 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_INM(x, m)            \
10270                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ADDR(x), m)
10271 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_OUT(x, v)            \
10272                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ADDR(x),v)
10273 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
10274                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_IN(x))
10275 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
10276 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
10277 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
10278 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
10279 
10280 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0xf00)
10281 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0xf00)
10282 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_OFFS                                                                (0xf00)
10283 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_RMSK                                                                    0xffff
10284 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_POR                                                                 0x00000000
10285 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
10286 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ATTR                                                                             0x3
10287 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_IN(x)            \
10288                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ADDR(x))
10289 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_INM(x, m)            \
10290                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ADDR(x), m)
10291 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_OUT(x, v)            \
10292                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ADDR(x),v)
10293 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_OUTM(x,m,v) \
10294                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_IN(x))
10295 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
10296 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
10297 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
10298 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
10299 
10300 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0xf04)
10301 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0xf04)
10302 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_OFFS                                                            (0xf04)
10303 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
10304 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_POR                                                             0x00000000
10305 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
10306 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_ATTR                                                                         0x1
10307 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_IN(x)            \
10308                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_ADDR(x))
10309 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_INM(x, m)            \
10310                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_ADDR(x), m)
10311 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
10312 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
10313 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
10314 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
10315 
10316 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0xf08)
10317 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0xf08)
10318 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_OFFS                                                              (0xf08)
10319 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
10320 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_POR                                                               0x00000080
10321 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
10322 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ATTR                                                                           0x3
10323 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_IN(x)            \
10324                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADDR(x))
10325 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_INM(x, m)            \
10326                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADDR(x), m)
10327 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_OUT(x, v)            \
10328                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADDR(x),v)
10329 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_OUTM(x,m,v) \
10330                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_IN(x))
10331 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
10332 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
10333 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
10334 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
10335 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
10336 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
10337 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
10338 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
10339 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
10340 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
10341 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
10342 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
10343 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
10344 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
10345 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
10346 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
10347 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
10348 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
10349 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
10350 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
10351 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
10352 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
10353 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
10354 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
10355 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
10356 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
10357 
10358 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xf0c)
10359 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xf0c)
10360 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0xf0c)
10361 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
10362 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
10363 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
10364 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
10365 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
10366                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
10367 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
10368                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
10369 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
10370                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
10371 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
10372                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_IN(x))
10373 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
10374 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
10375 
10376 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xf10)
10377 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xf10)
10378 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0xf10)
10379 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
10380 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
10381 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
10382 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
10383 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
10384                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
10385 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
10386                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
10387 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
10388                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
10389 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
10390                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_IN(x))
10391 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
10392 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
10393 
10394 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xf1c)
10395 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xf1c)
10396 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0xf1c)
10397 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
10398 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
10399 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
10400 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
10401 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
10402                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
10403 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
10404                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
10405 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
10406                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
10407 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
10408                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
10409 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
10410 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
10411 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
10412 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
10413 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
10414 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
10415 
10416 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xf20)
10417 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xf20)
10418 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0xf20)
10419 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
10420 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
10421 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
10422 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
10423 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
10424                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
10425 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
10426                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
10427 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
10428 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
10429 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
10430 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
10431 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
10432 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
10433 
10434 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xf24)
10435 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xf24)
10436 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xf24)
10437 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
10438 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
10439 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
10440 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
10441 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
10442                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
10443 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
10444                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
10445 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
10446                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
10447 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
10448                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
10449 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
10450 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
10451 
10452 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xf40)
10453 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xf40)
10454 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0xf40)
10455 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
10456 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
10457 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
10458 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
10459 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
10460                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
10461 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
10462                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
10463 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
10464                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
10465 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
10466                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_IN(x))
10467 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
10468 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
10469 
10470 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xf44)
10471 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xf44)
10472 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0xf44)
10473 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
10474 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
10475 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
10476 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
10477 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
10478                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
10479 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
10480                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
10481 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
10482                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
10483 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
10484                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_IN(x))
10485 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
10486 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
10487 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
10488 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
10489 
10490 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xf48)
10491 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xf48)
10492 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_OFFS                                                         (0xf48)
10493 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
10494 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
10495 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
10496 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
10497 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_IN(x)            \
10498                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ADDR(x))
10499 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_INM(x, m)            \
10500                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ADDR(x), m)
10501 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
10502                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ADDR(x),v)
10503 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
10504                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_IN(x))
10505 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
10506 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
10507 
10508 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xf4c)
10509 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xf4c)
10510 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xf4c)
10511 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
10512 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
10513 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
10514 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
10515 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
10516                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
10517 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
10518                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
10519 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
10520                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
10521 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
10522                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
10523 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
10524 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
10525 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
10526 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
10527 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
10528 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
10529 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
10530 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
10531 
10532 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xf50)
10533 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xf50)
10534 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0xf50)
10535 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
10536 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
10537 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
10538 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
10539 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
10540                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
10541 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
10542                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
10543 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
10544                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
10545 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
10546                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_IN(x))
10547 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
10548 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
10549 
10550 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xf54)
10551 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xf54)
10552 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0xf54)
10553 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
10554 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
10555 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
10556 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
10557 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
10558                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
10559 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
10560                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
10561 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
10562                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
10563 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
10564                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_IN(x))
10565 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
10566 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
10567 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
10568 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
10569 
10570 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xf58)
10571 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xf58)
10572 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_OFFS                                                         (0xf58)
10573 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
10574 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
10575 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
10576 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
10577 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_IN(x)            \
10578                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ADDR(x))
10579 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_INM(x, m)            \
10580                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ADDR(x), m)
10581 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
10582                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ADDR(x),v)
10583 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
10584                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_IN(x))
10585 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
10586 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
10587 
10588 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xf68)
10589 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xf68)
10590 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xf68)
10591 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
10592 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
10593 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
10594 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
10595 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
10596                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
10597 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
10598                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
10599 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
10600                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
10601 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
10602                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
10603 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
10604 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
10605 
10606 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0xf6c)
10607 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0xf6c)
10608 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_OFFS                                                            (0xf6c)
10609 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
10610 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_POR                                                             0x00000000
10611 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
10612 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ATTR                                                                         0x3
10613 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_IN(x)            \
10614                 in_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ADDR(x))
10615 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_INM(x, m)            \
10616                 in_dword_masked(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ADDR(x), m)
10617 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_OUT(x, v)            \
10618                 out_dword(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ADDR(x),v)
10619 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_OUTM(x,m,v) \
10620                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_IN(x))
10621 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
10622 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
10623 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
10624 #define HWIO_WBM_R0_WBM2SW2_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
10625 
10626 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xf70)
10627 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xf70)
10628 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_OFFS                                                          (0xf70)
10629 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
10630 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
10631 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
10632 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
10633 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_IN(x)            \
10634                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ADDR(x))
10635 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_INM(x, m)            \
10636                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ADDR(x), m)
10637 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_OUT(x, v)            \
10638                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ADDR(x),v)
10639 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
10640                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_IN(x))
10641 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
10642 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
10643 
10644 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xf74)
10645 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xf74)
10646 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_OFFS                                                          (0xf74)
10647 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
10648 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
10649 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
10650 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
10651 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_IN(x)            \
10652                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ADDR(x))
10653 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_INM(x, m)            \
10654                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ADDR(x), m)
10655 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_OUT(x, v)            \
10656                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ADDR(x),v)
10657 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
10658                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_IN(x))
10659 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
10660 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
10661 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
10662 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
10663 
10664 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0xf78)
10665 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0xf78)
10666 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_OFFS                                                                (0xf78)
10667 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_RMSK                                                                    0xffff
10668 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_POR                                                                 0x00000000
10669 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
10670 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ATTR                                                                             0x3
10671 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_IN(x)            \
10672                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ADDR(x))
10673 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_INM(x, m)            \
10674                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ADDR(x), m)
10675 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_OUT(x, v)            \
10676                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ADDR(x),v)
10677 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_OUTM(x,m,v) \
10678                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_IN(x))
10679 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
10680 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
10681 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
10682 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
10683 
10684 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0xf7c)
10685 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0xf7c)
10686 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_OFFS                                                            (0xf7c)
10687 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
10688 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_POR                                                             0x00000000
10689 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
10690 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_ATTR                                                                         0x1
10691 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_IN(x)            \
10692                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_ADDR(x))
10693 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_INM(x, m)            \
10694                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_ADDR(x), m)
10695 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
10696 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
10697 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
10698 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
10699 
10700 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0xf80)
10701 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0xf80)
10702 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_OFFS                                                              (0xf80)
10703 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
10704 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_POR                                                               0x00000080
10705 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
10706 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ATTR                                                                           0x3
10707 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_IN(x)            \
10708                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADDR(x))
10709 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_INM(x, m)            \
10710                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADDR(x), m)
10711 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_OUT(x, v)            \
10712                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADDR(x),v)
10713 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_OUTM(x,m,v) \
10714                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_IN(x))
10715 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
10716 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
10717 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
10718 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
10719 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
10720 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
10721 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
10722 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
10723 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
10724 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
10725 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
10726 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
10727 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
10728 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
10729 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
10730 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
10731 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
10732 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
10733 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
10734 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
10735 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
10736 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
10737 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
10738 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
10739 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
10740 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
10741 
10742 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xf84)
10743 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xf84)
10744 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0xf84)
10745 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
10746 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
10747 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
10748 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
10749 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
10750                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
10751 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
10752                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
10753 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
10754                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
10755 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
10756                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_IN(x))
10757 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
10758 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
10759 
10760 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xf88)
10761 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xf88)
10762 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0xf88)
10763 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
10764 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
10765 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
10766 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
10767 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
10768                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
10769 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
10770                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
10771 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
10772                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
10773 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
10774                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_IN(x))
10775 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
10776 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
10777 
10778 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xf94)
10779 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xf94)
10780 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0xf94)
10781 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
10782 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
10783 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
10784 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
10785 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
10786                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
10787 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
10788                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
10789 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
10790                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
10791 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
10792                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
10793 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
10794 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
10795 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
10796 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
10797 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
10798 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
10799 
10800 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xf98)
10801 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xf98)
10802 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0xf98)
10803 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
10804 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
10805 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
10806 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
10807 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
10808                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
10809 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
10810                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
10811 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
10812 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
10813 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
10814 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
10815 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
10816 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
10817 
10818 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xf9c)
10819 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xf9c)
10820 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xf9c)
10821 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
10822 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
10823 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
10824 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
10825 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
10826                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
10827 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
10828                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
10829 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
10830                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
10831 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
10832                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
10833 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
10834 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
10835 
10836 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xfb8)
10837 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xfb8)
10838 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0xfb8)
10839 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
10840 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
10841 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
10842 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
10843 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
10844                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
10845 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
10846                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
10847 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
10848                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
10849 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
10850                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_IN(x))
10851 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
10852 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
10853 
10854 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xfbc)
10855 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xfbc)
10856 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0xfbc)
10857 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
10858 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
10859 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
10860 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
10861 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
10862                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
10863 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
10864                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
10865 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
10866                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
10867 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
10868                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_IN(x))
10869 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
10870 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
10871 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
10872 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
10873 
10874 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xfc0)
10875 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xfc0)
10876 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_OFFS                                                         (0xfc0)
10877 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
10878 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
10879 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
10880 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
10881 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_IN(x)            \
10882                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ADDR(x))
10883 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_INM(x, m)            \
10884                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ADDR(x), m)
10885 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
10886                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ADDR(x),v)
10887 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
10888                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_IN(x))
10889 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
10890 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
10891 
10892 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xfc4)
10893 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xfc4)
10894 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xfc4)
10895 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
10896 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
10897 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
10898 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
10899 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
10900                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
10901 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
10902                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
10903 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
10904                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
10905 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
10906                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
10907 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
10908 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
10909 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
10910 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
10911 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
10912 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
10913 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
10914 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
10915 
10916 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xfc8)
10917 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xfc8)
10918 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0xfc8)
10919 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
10920 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
10921 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
10922 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
10923 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
10924                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
10925 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
10926                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
10927 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
10928                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
10929 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
10930                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_IN(x))
10931 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
10932 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
10933 
10934 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xfcc)
10935 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xfcc)
10936 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0xfcc)
10937 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
10938 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
10939 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
10940 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
10941 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
10942                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
10943 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
10944                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
10945 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
10946                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
10947 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
10948                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_IN(x))
10949 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
10950 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
10951 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
10952 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
10953 
10954 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xfd0)
10955 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xfd0)
10956 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_OFFS                                                         (0xfd0)
10957 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
10958 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
10959 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
10960 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
10961 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_IN(x)            \
10962                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ADDR(x))
10963 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_INM(x, m)            \
10964                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ADDR(x), m)
10965 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
10966                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ADDR(x),v)
10967 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
10968                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_IN(x))
10969 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
10970 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
10971 
10972 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xfe0)
10973 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xfe0)
10974 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xfe0)
10975 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
10976 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
10977 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
10978 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
10979 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
10980                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
10981 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
10982                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
10983 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
10984                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
10985 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
10986                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
10987 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
10988 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
10989 
10990 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0xfe4)
10991 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0xfe4)
10992 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_OFFS                                                            (0xfe4)
10993 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
10994 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_POR                                                             0x00000000
10995 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
10996 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ATTR                                                                         0x3
10997 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_IN(x)            \
10998                 in_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ADDR(x))
10999 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_INM(x, m)            \
11000                 in_dword_masked(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ADDR(x), m)
11001 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_OUT(x, v)            \
11002                 out_dword(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ADDR(x),v)
11003 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_OUTM(x,m,v) \
11004                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_IN(x))
11005 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
11006 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
11007 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
11008 #define HWIO_WBM_R0_WBM2SW3_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
11009 
11010 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xfe8)
11011 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xfe8)
11012 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_OFFS                                                          (0xfe8)
11013 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
11014 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
11015 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
11016 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
11017 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_IN(x)            \
11018                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ADDR(x))
11019 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_INM(x, m)            \
11020                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ADDR(x), m)
11021 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_OUT(x, v)            \
11022                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ADDR(x),v)
11023 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
11024                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_IN(x))
11025 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
11026 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
11027 
11028 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xfec)
11029 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xfec)
11030 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_OFFS                                                          (0xfec)
11031 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
11032 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
11033 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
11034 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
11035 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_IN(x)            \
11036                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ADDR(x))
11037 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_INM(x, m)            \
11038                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ADDR(x), m)
11039 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_OUT(x, v)            \
11040                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ADDR(x),v)
11041 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
11042                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_IN(x))
11043 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
11044 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
11045 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
11046 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
11047 
11048 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0xff0)
11049 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0xff0)
11050 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_OFFS                                                                (0xff0)
11051 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_RMSK                                                                    0xffff
11052 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_POR                                                                 0x00000000
11053 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
11054 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ATTR                                                                             0x3
11055 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_IN(x)            \
11056                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ADDR(x))
11057 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_INM(x, m)            \
11058                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ADDR(x), m)
11059 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_OUT(x, v)            \
11060                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ADDR(x),v)
11061 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_OUTM(x,m,v) \
11062                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_IN(x))
11063 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
11064 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
11065 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
11066 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
11067 
11068 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0xff4)
11069 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0xff4)
11070 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_OFFS                                                            (0xff4)
11071 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
11072 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_POR                                                             0x00000000
11073 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
11074 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_ATTR                                                                         0x1
11075 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_IN(x)            \
11076                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_ADDR(x))
11077 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_INM(x, m)            \
11078                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_ADDR(x), m)
11079 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
11080 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
11081 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
11082 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
11083 
11084 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0xff8)
11085 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0xff8)
11086 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_OFFS                                                              (0xff8)
11087 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
11088 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_POR                                                               0x00000080
11089 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
11090 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ATTR                                                                           0x3
11091 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_IN(x)            \
11092                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADDR(x))
11093 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_INM(x, m)            \
11094                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADDR(x), m)
11095 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_OUT(x, v)            \
11096                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADDR(x),v)
11097 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_OUTM(x,m,v) \
11098                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_IN(x))
11099 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
11100 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
11101 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
11102 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
11103 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
11104 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
11105 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
11106 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
11107 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
11108 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
11109 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
11110 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
11111 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
11112 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
11113 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
11114 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
11115 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
11116 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
11117 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
11118 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
11119 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
11120 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
11121 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
11122 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
11123 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
11124 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
11125 
11126 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xffc)
11127 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xffc)
11128 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0xffc)
11129 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
11130 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
11131 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
11132 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
11133 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
11134                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
11135 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
11136                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
11137 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
11138                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
11139 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
11140                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_IN(x))
11141 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
11142 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
11143 
11144 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0x1000)
11145 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0x1000)
11146 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0x1000)
11147 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
11148 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
11149 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
11150 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
11151 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
11152                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
11153 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
11154                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
11155 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
11156                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
11157 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
11158                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_IN(x))
11159 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
11160 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
11161 
11162 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0x100c)
11163 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0x100c)
11164 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0x100c)
11165 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
11166 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
11167 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
11168 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
11169 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
11170                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
11171 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
11172                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
11173 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
11174                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
11175 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
11176                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
11177 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
11178 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
11179 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
11180 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
11181 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
11182 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
11183 
11184 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0x1010)
11185 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0x1010)
11186 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0x1010)
11187 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
11188 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
11189 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
11190 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
11191 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
11192                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
11193 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
11194                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
11195 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
11196 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
11197 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
11198 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
11199 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
11200 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
11201 
11202 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0x1014)
11203 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0x1014)
11204 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0x1014)
11205 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
11206 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
11207 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
11208 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
11209 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
11210                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
11211 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
11212                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
11213 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
11214                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
11215 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
11216                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
11217 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
11218 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
11219 
11220 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0x1030)
11221 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0x1030)
11222 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0x1030)
11223 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
11224 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
11225 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
11226 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
11227 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
11228                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
11229 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
11230                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
11231 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
11232                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
11233 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
11234                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_IN(x))
11235 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
11236 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
11237 
11238 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0x1034)
11239 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0x1034)
11240 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0x1034)
11241 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
11242 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
11243 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
11244 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
11245 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
11246                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
11247 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
11248                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
11249 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
11250                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
11251 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
11252                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_IN(x))
11253 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
11254 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
11255 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
11256 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
11257 
11258 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0x1038)
11259 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0x1038)
11260 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_OFFS                                                         (0x1038)
11261 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
11262 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
11263 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
11264 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
11265 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_IN(x)            \
11266                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ADDR(x))
11267 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_INM(x, m)            \
11268                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ADDR(x), m)
11269 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
11270                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ADDR(x),v)
11271 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
11272                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_IN(x))
11273 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
11274 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
11275 
11276 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0x103c)
11277 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0x103c)
11278 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0x103c)
11279 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
11280 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
11281 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
11282 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
11283 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
11284                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
11285 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
11286                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
11287 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
11288                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
11289 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
11290                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
11291 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
11292 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
11293 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
11294 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
11295 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
11296 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
11297 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
11298 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
11299 
11300 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0x1040)
11301 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0x1040)
11302 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0x1040)
11303 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
11304 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
11305 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
11306 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
11307 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
11308                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
11309 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
11310                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
11311 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
11312                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
11313 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
11314                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_IN(x))
11315 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
11316 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
11317 
11318 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0x1044)
11319 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0x1044)
11320 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0x1044)
11321 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
11322 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
11323 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
11324 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
11325 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
11326                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
11327 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
11328                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
11329 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
11330                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
11331 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
11332                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_IN(x))
11333 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
11334 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
11335 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
11336 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
11337 
11338 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0x1048)
11339 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0x1048)
11340 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_OFFS                                                         (0x1048)
11341 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
11342 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
11343 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
11344 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
11345 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_IN(x)            \
11346                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ADDR(x))
11347 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_INM(x, m)            \
11348                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ADDR(x), m)
11349 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
11350                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ADDR(x),v)
11351 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
11352                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_IN(x))
11353 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
11354 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
11355 
11356 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0x1058)
11357 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0x1058)
11358 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0x1058)
11359 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
11360 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
11361 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
11362 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
11363 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
11364                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
11365 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
11366                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
11367 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
11368                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
11369 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
11370                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
11371 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
11372 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
11373 
11374 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0x105c)
11375 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0x105c)
11376 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_OFFS                                                            (0x105c)
11377 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
11378 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_POR                                                             0x00000000
11379 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
11380 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ATTR                                                                         0x3
11381 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_IN(x)            \
11382                 in_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ADDR(x))
11383 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_INM(x, m)            \
11384                 in_dword_masked(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ADDR(x), m)
11385 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_OUT(x, v)            \
11386                 out_dword(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ADDR(x),v)
11387 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_OUTM(x,m,v) \
11388                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_IN(x))
11389 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
11390 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
11391 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
11392 #define HWIO_WBM_R0_WBM2SW4_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
11393 
11394 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0x1060)
11395 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0x1060)
11396 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_OFFS                                                          (0x1060)
11397 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
11398 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
11399 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
11400 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
11401 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_IN(x)            \
11402                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ADDR(x))
11403 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_INM(x, m)            \
11404                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ADDR(x), m)
11405 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_OUT(x, v)            \
11406                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ADDR(x),v)
11407 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
11408                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_IN(x))
11409 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
11410 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
11411 
11412 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0x1064)
11413 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0x1064)
11414 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_OFFS                                                          (0x1064)
11415 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
11416 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
11417 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
11418 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
11419 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_IN(x)            \
11420                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ADDR(x))
11421 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_INM(x, m)            \
11422                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ADDR(x), m)
11423 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_OUT(x, v)            \
11424                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ADDR(x),v)
11425 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
11426                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_IN(x))
11427 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
11428 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
11429 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
11430 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
11431 
11432 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0x1068)
11433 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0x1068)
11434 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_OFFS                                                                (0x1068)
11435 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_RMSK                                                                    0xffff
11436 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_POR                                                                 0x00000000
11437 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
11438 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ATTR                                                                             0x3
11439 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_IN(x)            \
11440                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ADDR(x))
11441 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_INM(x, m)            \
11442                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ADDR(x), m)
11443 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_OUT(x, v)            \
11444                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ADDR(x),v)
11445 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_OUTM(x,m,v) \
11446                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_IN(x))
11447 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
11448 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
11449 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
11450 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
11451 
11452 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0x106c)
11453 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0x106c)
11454 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_OFFS                                                            (0x106c)
11455 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
11456 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_POR                                                             0x00000000
11457 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
11458 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_ATTR                                                                         0x1
11459 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_IN(x)            \
11460                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_ADDR(x))
11461 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_INM(x, m)            \
11462                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_ADDR(x), m)
11463 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
11464 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
11465 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
11466 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
11467 
11468 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0x1070)
11469 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0x1070)
11470 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_OFFS                                                              (0x1070)
11471 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
11472 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_POR                                                               0x00000080
11473 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
11474 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ATTR                                                                           0x3
11475 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_IN(x)            \
11476                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADDR(x))
11477 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_INM(x, m)            \
11478                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADDR(x), m)
11479 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_OUT(x, v)            \
11480                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADDR(x),v)
11481 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_OUTM(x,m,v) \
11482                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_IN(x))
11483 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
11484 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
11485 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
11486 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
11487 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
11488 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
11489 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
11490 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
11491 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
11492 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
11493 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
11494 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
11495 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
11496 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
11497 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
11498 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
11499 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
11500 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
11501 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
11502 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
11503 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
11504 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
11505 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
11506 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
11507 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
11508 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
11509 
11510 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0x1074)
11511 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0x1074)
11512 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0x1074)
11513 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
11514 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
11515 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
11516 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
11517 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
11518                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
11519 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
11520                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
11521 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
11522                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
11523 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
11524                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_IN(x))
11525 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
11526 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
11527 
11528 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0x1078)
11529 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0x1078)
11530 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0x1078)
11531 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
11532 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
11533 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
11534 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
11535 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
11536                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
11537 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
11538                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
11539 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
11540                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
11541 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
11542                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_IN(x))
11543 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
11544 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
11545 
11546 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0x1084)
11547 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0x1084)
11548 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0x1084)
11549 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
11550 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
11551 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
11552 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
11553 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
11554                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
11555 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
11556                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
11557 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
11558                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
11559 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
11560                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
11561 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
11562 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
11563 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
11564 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
11565 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
11566 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
11567 
11568 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0x1088)
11569 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0x1088)
11570 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0x1088)
11571 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
11572 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
11573 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
11574 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
11575 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
11576                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
11577 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
11578                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
11579 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
11580 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
11581 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
11582 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
11583 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
11584 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
11585 
11586 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0x108c)
11587 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0x108c)
11588 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0x108c)
11589 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
11590 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
11591 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
11592 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
11593 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
11594                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
11595 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
11596                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
11597 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
11598                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
11599 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
11600                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
11601 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
11602 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
11603 
11604 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0x10a8)
11605 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0x10a8)
11606 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0x10a8)
11607 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
11608 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
11609 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
11610 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
11611 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
11612                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
11613 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
11614                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
11615 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
11616                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
11617 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
11618                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_IN(x))
11619 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
11620 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
11621 
11622 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0x10ac)
11623 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0x10ac)
11624 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0x10ac)
11625 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
11626 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
11627 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
11628 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
11629 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
11630                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
11631 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
11632                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
11633 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
11634                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
11635 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
11636                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_IN(x))
11637 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
11638 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
11639 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
11640 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
11641 
11642 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0x10b0)
11643 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0x10b0)
11644 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_OFFS                                                         (0x10b0)
11645 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
11646 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
11647 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
11648 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
11649 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_IN(x)            \
11650                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ADDR(x))
11651 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_INM(x, m)            \
11652                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ADDR(x), m)
11653 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
11654                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ADDR(x),v)
11655 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
11656                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_IN(x))
11657 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
11658 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
11659 
11660 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0x10b4)
11661 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0x10b4)
11662 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0x10b4)
11663 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
11664 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
11665 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
11666 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
11667 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
11668                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
11669 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
11670                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
11671 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
11672                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
11673 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
11674                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
11675 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
11676 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
11677 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
11678 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
11679 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
11680 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
11681 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
11682 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
11683 
11684 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0x10b8)
11685 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0x10b8)
11686 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0x10b8)
11687 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
11688 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
11689 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
11690 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
11691 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
11692                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
11693 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
11694                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
11695 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
11696                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
11697 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
11698                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_IN(x))
11699 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
11700 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
11701 
11702 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0x10bc)
11703 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0x10bc)
11704 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0x10bc)
11705 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
11706 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
11707 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
11708 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
11709 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
11710                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
11711 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
11712                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
11713 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
11714                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
11715 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
11716                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_IN(x))
11717 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
11718 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
11719 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
11720 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
11721 
11722 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0x10c0)
11723 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0x10c0)
11724 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_OFFS                                                         (0x10c0)
11725 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
11726 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
11727 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
11728 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
11729 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_IN(x)            \
11730                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ADDR(x))
11731 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_INM(x, m)            \
11732                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ADDR(x), m)
11733 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
11734                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ADDR(x),v)
11735 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
11736                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_IN(x))
11737 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
11738 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
11739 
11740 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0x10d0)
11741 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0x10d0)
11742 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0x10d0)
11743 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
11744 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
11745 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
11746 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
11747 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
11748                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
11749 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
11750                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
11751 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
11752                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
11753 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
11754                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
11755 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
11756 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
11757 
11758 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0x10d4)
11759 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0x10d4)
11760 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_OFFS                                                            (0x10d4)
11761 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
11762 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_POR                                                             0x00000000
11763 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
11764 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ATTR                                                                         0x3
11765 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_IN(x)            \
11766                 in_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ADDR(x))
11767 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_INM(x, m)            \
11768                 in_dword_masked(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ADDR(x), m)
11769 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_OUT(x, v)            \
11770                 out_dword(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ADDR(x),v)
11771 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_OUTM(x,m,v) \
11772                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_IN(x))
11773 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
11774 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
11775 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
11776 #define HWIO_WBM_R0_WBM2SW5_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
11777 
11778 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0x10d8)
11779 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0x10d8)
11780 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_OFFS                                                          (0x10d8)
11781 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_RMSK                                                          0xffffffff
11782 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_POR                                                           0x00000000
11783 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
11784 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ATTR                                                                       0x3
11785 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_IN(x)            \
11786                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ADDR(x))
11787 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_INM(x, m)            \
11788                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ADDR(x), m)
11789 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_OUT(x, v)            \
11790                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ADDR(x),v)
11791 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
11792                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_IN(x))
11793 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
11794 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
11795 
11796 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0x10dc)
11797 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0x10dc)
11798 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_OFFS                                                          (0x10dc)
11799 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_RMSK                                                           0xfffffff
11800 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_POR                                                           0x00000000
11801 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
11802 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ATTR                                                                       0x3
11803 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_IN(x)            \
11804                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ADDR(x))
11805 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_INM(x, m)            \
11806                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ADDR(x), m)
11807 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_OUT(x, v)            \
11808                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ADDR(x),v)
11809 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
11810                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_IN(x))
11811 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                 0xfffff00
11812 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
11813 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
11814 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
11815 
11816 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ADDR(x)                                                             ((x) + 0x10e0)
11817 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_PHYS(x)                                                             ((x) + 0x10e0)
11818 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_OFFS                                                                (0x10e0)
11819 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_RMSK                                                                    0xffff
11820 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_POR                                                                 0x00000000
11821 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_POR_RMSK                                                            0xffffffff
11822 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ATTR                                                                             0x3
11823 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_IN(x)            \
11824                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ADDR(x))
11825 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_INM(x, m)            \
11826                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ADDR(x), m)
11827 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_OUT(x, v)            \
11828                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ADDR(x),v)
11829 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_OUTM(x,m,v) \
11830                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_IN(x))
11831 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_RING_ID_BMSK                                                            0xff00
11832 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_RING_ID_SHFT                                                                 8
11833 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
11834 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                              0
11835 
11836 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_ADDR(x)                                                         ((x) + 0x10e4)
11837 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_PHYS(x)                                                         ((x) + 0x10e4)
11838 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_OFFS                                                            (0x10e4)
11839 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_RMSK                                                            0xffffffff
11840 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_POR                                                             0x00000000
11841 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_POR_RMSK                                                        0xffffffff
11842 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_ATTR                                                                         0x1
11843 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_IN(x)            \
11844                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_ADDR(x))
11845 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_INM(x, m)            \
11846                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_ADDR(x), m)
11847 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
11848 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
11849 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
11850 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
11851 
11852 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADDR(x)                                                           ((x) + 0x10e8)
11853 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_PHYS(x)                                                           ((x) + 0x10e8)
11854 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_OFFS                                                              (0x10e8)
11855 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_RMSK                                                               0x7ffffff
11856 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_POR                                                               0x00000080
11857 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_POR_RMSK                                                          0xffffffff
11858 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ATTR                                                                           0x3
11859 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_IN(x)            \
11860                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADDR(x))
11861 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_INM(x, m)            \
11862                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADDR(x), m)
11863 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_OUT(x, v)            \
11864                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADDR(x),v)
11865 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_OUTM(x,m,v) \
11866                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_IN(x))
11867 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
11868 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
11869 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
11870 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                             22
11871 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
11872 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                        14
11873 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
11874 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
11875 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
11876 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
11877 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
11878 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
11879 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
11880 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                           6
11881 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
11882 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
11883 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
11884 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
11885 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
11886 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
11887 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
11888 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                          2
11889 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
11890 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
11891 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
11892 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
11893 
11894 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0x10ec)
11895 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0x10ec)
11896 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_OFFS                                                       (0x10ec)
11897 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
11898 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_POR                                                        0x00000000
11899 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
11900 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                    0x3
11901 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
11902                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
11903 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
11904                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
11905 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
11906                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
11907 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
11908                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_IN(x))
11909 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
11910 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
11911 
11912 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0x10f0)
11913 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0x10f0)
11914 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_OFFS                                                       (0x10f0)
11915 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_RMSK                                                             0xff
11916 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_POR                                                        0x00000000
11917 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
11918 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                    0x3
11919 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
11920                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
11921 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
11922                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
11923 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
11924                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
11925 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
11926                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_IN(x))
11927 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
11928 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
11929 
11930 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0x10fc)
11931 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0x10fc)
11932 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                (0x10fc)
11933 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
11934 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
11935 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
11936 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
11937 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
11938                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
11939 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
11940                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
11941 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
11942                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
11943 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
11944                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
11945 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
11946 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
11947 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
11948 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
11949 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
11950 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
11951 
11952 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0x1100)
11953 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0x1100)
11954 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                               (0x1100)
11955 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
11956 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
11957 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
11958 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
11959 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
11960                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
11961 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
11962                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
11963 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
11964 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
11965 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
11966 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
11967 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
11968 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
11969 
11970 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0x1104)
11971 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0x1104)
11972 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0x1104)
11973 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
11974 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
11975 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
11976 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
11977 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
11978                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
11979 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
11980                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
11981 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
11982                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
11983 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
11984                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
11985 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
11986 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
11987 
11988 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0x1120)
11989 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0x1120)
11990 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                     (0x1120)
11991 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
11992 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_POR                                                      0x00000000
11993 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
11994 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
11995 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
11996                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
11997 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
11998                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
11999 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
12000                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
12001 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
12002                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_IN(x))
12003 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
12004 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
12005 
12006 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0x1124)
12007 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0x1124)
12008 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                     (0x1124)
12009 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
12010 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_POR                                                      0x00000000
12011 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
12012 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
12013 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
12014                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
12015 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
12016                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
12017 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
12018                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
12019 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
12020                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_IN(x))
12021 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
12022 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
12023 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
12024 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
12025 
12026 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0x1128)
12027 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0x1128)
12028 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_OFFS                                                         (0x1128)
12029 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_RMSK                                                         0xffffffff
12030 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_POR                                                          0x00000000
12031 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
12032 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ATTR                                                                      0x3
12033 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_IN(x)            \
12034                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ADDR(x))
12035 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_INM(x, m)            \
12036                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ADDR(x), m)
12037 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
12038                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ADDR(x),v)
12039 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
12040                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_IN(x))
12041 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
12042 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                            0
12043 
12044 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0x112c)
12045 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0x112c)
12046 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                               (0x112c)
12047 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffcfffff
12048 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
12049 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
12050 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
12051 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
12052                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
12053 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
12054                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
12055 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
12056                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
12057 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
12058                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
12059 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
12060 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
12061 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
12062 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
12063 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
12064 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
12065 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                   0xfffff
12066 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
12067 
12068 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0x1130)
12069 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0x1130)
12070 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                     (0x1130)
12071 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
12072 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_POR                                                      0x00000000
12073 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
12074 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
12075 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
12076                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
12077 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
12078                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
12079 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
12080                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
12081 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
12082                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_IN(x))
12083 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
12084 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
12085 
12086 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0x1134)
12087 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0x1134)
12088 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                     (0x1134)
12089 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
12090 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_POR                                                      0x00000000
12091 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
12092 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
12093 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
12094                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
12095 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
12096                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
12097 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
12098                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
12099 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
12100                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_IN(x))
12101 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
12102 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
12103 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
12104 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
12105 
12106 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0x1138)
12107 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0x1138)
12108 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_OFFS                                                         (0x1138)
12109 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_RMSK                                                         0xffffffff
12110 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_POR                                                          0x00000000
12111 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
12112 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ATTR                                                                      0x3
12113 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_IN(x)            \
12114                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ADDR(x))
12115 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_INM(x, m)            \
12116                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ADDR(x), m)
12117 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
12118                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ADDR(x),v)
12119 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
12120                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_IN(x))
12121 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
12122 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                            0
12123 
12124 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0x1148)
12125 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0x1148)
12126 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                   (0x1148)
12127 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
12128 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
12129 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
12130 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
12131 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
12132                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
12133 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
12134                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
12135 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
12136                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
12137 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
12138                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
12139 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
12140 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
12141 
12142 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ADDR(x)                                                         ((x) + 0x114c)
12143 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_PHYS(x)                                                         ((x) + 0x114c)
12144 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_OFFS                                                            (0x114c)
12145 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_RMSK                                                            0xffff003f
12146 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_POR                                                             0x00000000
12147 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_POR_RMSK                                                        0xffffffff
12148 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ATTR                                                                         0x3
12149 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_IN(x)            \
12150                 in_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ADDR(x))
12151 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_INM(x, m)            \
12152                 in_dword_masked(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ADDR(x), m)
12153 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_OUT(x, v)            \
12154                 out_dword(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ADDR(x),v)
12155 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_OUTM(x,m,v) \
12156                 out_dword_masked_ns(HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_IN(x))
12157 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
12158 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
12159 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
12160 #define HWIO_WBM_R0_WBM2SW6_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
12161 
12162 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ADDR(x)                                                     ((x) + 0x1150)
12163 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_PHYS(x)                                                     ((x) + 0x1150)
12164 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_OFFS                                                        (0x1150)
12165 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_RMSK                                                        0xffffffff
12166 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_POR                                                         0x00000000
12167 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_POR_RMSK                                                    0xffffffff
12168 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ATTR                                                                     0x3
12169 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_IN(x)            \
12170                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ADDR(x))
12171 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_INM(x, m)            \
12172                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ADDR(x), m)
12173 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_OUT(x, v)            \
12174                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ADDR(x),v)
12175 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
12176                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_IN(x))
12177 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                     0xffffffff
12178 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                              0
12179 
12180 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ADDR(x)                                                     ((x) + 0x1154)
12181 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_PHYS(x)                                                     ((x) + 0x1154)
12182 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_OFFS                                                        (0x1154)
12183 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_RMSK                                                         0xfffffff
12184 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_POR                                                         0x00000000
12185 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_POR_RMSK                                                    0xffffffff
12186 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ATTR                                                                     0x3
12187 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_IN(x)            \
12188                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ADDR(x))
12189 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_INM(x, m)            \
12190                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ADDR(x), m)
12191 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_OUT(x, v)            \
12192                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ADDR(x),v)
12193 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
12194                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_IN(x))
12195 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                               0xfffff00
12196 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                       8
12197 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                           0xff
12198 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                              0
12199 
12200 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ADDR(x)                                                           ((x) + 0x1158)
12201 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_PHYS(x)                                                           ((x) + 0x1158)
12202 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_OFFS                                                              (0x1158)
12203 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_RMSK                                                                  0xffff
12204 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_POR                                                               0x00000000
12205 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_POR_RMSK                                                          0xffffffff
12206 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ATTR                                                                           0x3
12207 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_IN(x)            \
12208                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ADDR(x))
12209 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_INM(x, m)            \
12210                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ADDR(x), m)
12211 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_OUT(x, v)            \
12212                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ADDR(x),v)
12213 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_OUTM(x,m,v) \
12214                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_IN(x))
12215 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_RING_ID_BMSK                                                          0xff00
12216 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_RING_ID_SHFT                                                               8
12217 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                         0xff
12218 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                            0
12219 
12220 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_ADDR(x)                                                       ((x) + 0x115c)
12221 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_PHYS(x)                                                       ((x) + 0x115c)
12222 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_OFFS                                                          (0x115c)
12223 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_RMSK                                                          0xffffffff
12224 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_POR                                                           0x00000000
12225 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_POR_RMSK                                                      0xffffffff
12226 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_ATTR                                                                       0x1
12227 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_IN(x)            \
12228                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_ADDR(x))
12229 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_INM(x, m)            \
12230                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_ADDR(x), m)
12231 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                          0xffff0000
12232 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                  16
12233 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                              0xffff
12234 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                   0
12235 
12236 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADDR(x)                                                         ((x) + 0x1160)
12237 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_PHYS(x)                                                         ((x) + 0x1160)
12238 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_OFFS                                                            (0x1160)
12239 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_RMSK                                                             0x7ffffff
12240 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_POR                                                             0x00000080
12241 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_POR_RMSK                                                        0xffffffff
12242 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ATTR                                                                         0x3
12243 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_IN(x)            \
12244                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADDR(x))
12245 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_INM(x, m)            \
12246                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADDR(x), m)
12247 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_OUT(x, v)            \
12248                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADDR(x),v)
12249 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_OUTM(x,m,v) \
12250                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_IN(x))
12251 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                     0x4000000
12252 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                            26
12253 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                    0x3c00000
12254 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                           22
12255 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                0x3fc000
12256 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                      14
12257 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                 0x3000
12258 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                     12
12259 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                  0xf00
12260 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                      8
12261 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                     0x80
12262 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                        7
12263 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                      0x40
12264 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                         6
12265 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                0x20
12266 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                   5
12267 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                 0x10
12268 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                    4
12269 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                      0x8
12270 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                        3
12271 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                      0x4
12272 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                        2
12273 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                   0x2
12274 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                     1
12275 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                   0x1
12276 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                     0
12277 
12278 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                  ((x) + 0x1164)
12279 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                  ((x) + 0x1164)
12280 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_OFFS                                                     (0x1164)
12281 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_RMSK                                                     0xffffffff
12282 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_POR                                                      0x00000000
12283 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                 0xffffffff
12284 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                  0x3
12285 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
12286                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
12287 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
12288                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
12289 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
12290                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
12291 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
12292                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_IN(x))
12293 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                0xffffffff
12294 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                         0
12295 
12296 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                  ((x) + 0x1168)
12297 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                  ((x) + 0x1168)
12298 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_OFFS                                                     (0x1168)
12299 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_RMSK                                                           0xff
12300 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_POR                                                      0x00000000
12301 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                 0xffffffff
12302 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                  0x3
12303 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
12304                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
12305 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
12306                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
12307 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
12308                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
12309 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
12310                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_IN(x))
12311 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                      0xff
12312 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                         0
12313 
12314 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                           ((x) + 0x1174)
12315 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                           ((x) + 0x1174)
12316 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                              (0x1174)
12317 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                              0xffffffff
12318 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_POR                                               0x00000000
12319 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                          0xffffffff
12320 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                           0x3
12321 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
12322                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
12323 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
12324                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
12325 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
12326                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
12327 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
12328                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
12329 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                    0xffff0000
12330 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                            16
12331 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                0x8000
12332 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                    15
12333 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                          0x7fff
12334 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                               0
12335 
12336 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                          ((x) + 0x1178)
12337 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                          ((x) + 0x1178)
12338 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                             (0x1178)
12339 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                             0xffffffff
12340 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_POR                                              0x00000000
12341 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                         0xffffffff
12342 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                          0x1
12343 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
12344                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
12345 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
12346                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
12347 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK               0xffff0000
12348 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                       16
12349 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                       0x8000
12350 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                           15
12351 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                    0x7fff
12352 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                         0
12353 
12354 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                        ((x) + 0x117c)
12355 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                        ((x) + 0x117c)
12356 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                           (0x117c)
12357 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                0x3ff
12358 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                            0x00000000
12359 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                       0xffffffff
12360 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                        0x3
12361 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
12362                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
12363 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
12364                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
12365 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
12366                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
12367 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
12368                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
12369 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                              0x3ff
12370 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                  0
12371 
12372 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                ((x) + 0x1198)
12373 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                ((x) + 0x1198)
12374 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                   (0x1198)
12375 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                   0xffffffff
12376 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_POR                                                    0x00000000
12377 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                               0xffffffff
12378 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                0x3
12379 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
12380                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
12381 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
12382                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
12383 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
12384                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
12385 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
12386                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_IN(x))
12387 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                              0xffffffff
12388 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                       0
12389 
12390 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                ((x) + 0x119c)
12391 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                ((x) + 0x119c)
12392 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                   (0x119c)
12393 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                        0x1ff
12394 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_POR                                                    0x00000000
12395 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                               0xffffffff
12396 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                0x3
12397 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
12398                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
12399 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
12400                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
12401 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
12402                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
12403 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
12404                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_IN(x))
12405 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                            0x100
12406 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                8
12407 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                    0xff
12408 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                       0
12409 
12410 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ADDR(x)                                                    ((x) + 0x11a0)
12411 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_PHYS(x)                                                    ((x) + 0x11a0)
12412 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_OFFS                                                       (0x11a0)
12413 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_RMSK                                                       0xffffffff
12414 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_POR                                                        0x00000000
12415 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_POR_RMSK                                                   0xffffffff
12416 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ATTR                                                                    0x3
12417 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_IN(x)            \
12418                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ADDR(x))
12419 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_INM(x, m)            \
12420                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ADDR(x), m)
12421 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
12422                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ADDR(x),v)
12423 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
12424                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_IN(x))
12425 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                 0xffffffff
12426 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                          0
12427 
12428 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                          ((x) + 0x11a4)
12429 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                          ((x) + 0x11a4)
12430 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                             (0x11a4)
12431 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                             0xffcfffff
12432 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                              0x00000000
12433 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                         0xffffffff
12434 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                          0x3
12435 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
12436                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
12437 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
12438                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
12439 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
12440                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
12441 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
12442                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
12443 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                  0xff000000
12444 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                          24
12445 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                   0x800000
12446 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                         23
12447 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                 0x400000
12448 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                       22
12449 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                 0xfffff
12450 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                       0
12451 
12452 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                ((x) + 0x11a8)
12453 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                ((x) + 0x11a8)
12454 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                   (0x11a8)
12455 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                   0xffffffff
12456 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_POR                                                    0x00000000
12457 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                               0xffffffff
12458 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                0x3
12459 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
12460                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
12461 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
12462                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
12463 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
12464                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
12465 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
12466                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_IN(x))
12467 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                              0xffffffff
12468 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                       0
12469 
12470 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                ((x) + 0x11ac)
12471 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                ((x) + 0x11ac)
12472 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                   (0x11ac)
12473 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                        0x1ff
12474 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_POR                                                    0x00000000
12475 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                               0xffffffff
12476 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                0x3
12477 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
12478                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
12479 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
12480                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
12481 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
12482                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
12483 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
12484                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_IN(x))
12485 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                            0x100
12486 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                8
12487 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                    0xff
12488 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                       0
12489 
12490 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ADDR(x)                                                    ((x) + 0x11b0)
12491 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_PHYS(x)                                                    ((x) + 0x11b0)
12492 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_OFFS                                                       (0x11b0)
12493 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_RMSK                                                       0xffffffff
12494 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_POR                                                        0x00000000
12495 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_POR_RMSK                                                   0xffffffff
12496 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ATTR                                                                    0x3
12497 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_IN(x)            \
12498                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ADDR(x))
12499 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_INM(x, m)            \
12500                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ADDR(x), m)
12501 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
12502                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ADDR(x),v)
12503 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
12504                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_IN(x))
12505 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                 0xffffffff
12506 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                          0
12507 
12508 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                              ((x) + 0x11c0)
12509 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                              ((x) + 0x11c0)
12510 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                 (0x11c0)
12511 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                     0xffff
12512 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                  0x00000000
12513 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                             0xffffffff
12514 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                              0x3
12515 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
12516                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
12517 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
12518                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
12519 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
12520                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
12521 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
12522                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
12523 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                  0xffff
12524 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                       0
12525 
12526 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ADDR(x)                                                       ((x) + 0x11c4)
12527 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_PHYS(x)                                                       ((x) + 0x11c4)
12528 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_OFFS                                                          (0x11c4)
12529 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_RMSK                                                          0xffff003f
12530 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_POR                                                           0x00000000
12531 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_POR_RMSK                                                      0xffffffff
12532 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ATTR                                                                       0x3
12533 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_IN(x)            \
12534                 in_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ADDR(x))
12535 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_INM(x, m)            \
12536                 in_dword_masked(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ADDR(x), m)
12537 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_OUT(x, v)            \
12538                 out_dword(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ADDR(x),v)
12539 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_OUTM(x,m,v) \
12540                 out_dword_masked_ns(HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_IN(x))
12541 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                 0xffff0000
12542 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                         16
12543 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                        0x3f
12544 #define HWIO_WBM_R0_WBM_ERROR_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                           0
12545 
12546 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x11c8)
12547 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x11c8)
12548 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_OFFS                                                              (0x11c8)
12549 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_RMSK                                                              0xffffffff
12550 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_POR                                                               0x00000000
12551 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
12552 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ATTR                                                                           0x3
12553 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_IN(x)            \
12554                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ADDR(x))
12555 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_INM(x, m)            \
12556                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ADDR(x), m)
12557 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_OUT(x, v)            \
12558                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ADDR(x),v)
12559 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_OUTM(x,m,v) \
12560                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_IN(x))
12561 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
12562 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
12563 
12564 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x11cc)
12565 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x11cc)
12566 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_OFFS                                                              (0x11cc)
12567 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_RMSK                                                                0xffffff
12568 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_POR                                                               0x00000000
12569 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
12570 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ATTR                                                                           0x3
12571 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_IN(x)            \
12572                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ADDR(x))
12573 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_INM(x, m)            \
12574                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ADDR(x), m)
12575 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_OUT(x, v)            \
12576                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ADDR(x),v)
12577 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_OUTM(x,m,v) \
12578                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_IN(x))
12579 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
12580 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
12581 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
12582 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
12583 
12584 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ADDR(x)                                                                 ((x) + 0x11d0)
12585 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_PHYS(x)                                                                 ((x) + 0x11d0)
12586 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_OFFS                                                                    (0x11d0)
12587 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_RMSK                                                                          0xff
12588 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_POR                                                                     0x00000000
12589 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_POR_RMSK                                                                0xffffffff
12590 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ATTR                                                                                 0x3
12591 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_IN(x)            \
12592                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ADDR(x))
12593 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_INM(x, m)            \
12594                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ADDR(x), m)
12595 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_OUT(x, v)            \
12596                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ADDR(x),v)
12597 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_OUTM(x,m,v) \
12598                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_IN(x))
12599 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
12600 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_ID_ENTRY_SIZE_SHFT                                                                  0
12601 
12602 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_ADDR(x)                                                             ((x) + 0x11d4)
12603 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_PHYS(x)                                                             ((x) + 0x11d4)
12604 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_OFFS                                                                (0x11d4)
12605 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_RMSK                                                                0xffffffff
12606 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_POR                                                                 0x00000000
12607 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_POR_RMSK                                                            0xffffffff
12608 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_ATTR                                                                             0x1
12609 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_IN(x)            \
12610                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_ADDR(x))
12611 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_INM(x, m)            \
12612                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_ADDR(x), m)
12613 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
12614 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
12615 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
12616 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
12617 
12618 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ADDR(x)                                                               ((x) + 0x11d8)
12619 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_PHYS(x)                                                               ((x) + 0x11d8)
12620 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_OFFS                                                                  (0x11d8)
12621 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_RMSK                                                                    0x3fffff
12622 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_POR                                                                   0x00000080
12623 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_POR_RMSK                                                              0xffffffff
12624 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ATTR                                                                               0x3
12625 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_IN(x)            \
12626                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ADDR(x))
12627 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_INM(x, m)            \
12628                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ADDR(x), m)
12629 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_OUT(x, v)            \
12630                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ADDR(x),v)
12631 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_OUTM(x,m,v) \
12632                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_IN(x))
12633 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
12634 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SPARE_CONTROL_SHFT                                                            14
12635 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
12636 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
12637 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
12638 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
12639 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
12640 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
12641 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
12642 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SRNG_ENABLE_SHFT                                                               6
12643 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
12644 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
12645 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
12646 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
12647 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
12648 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
12649 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
12650 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_SECURITY_BIT_SHFT                                                              2
12651 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
12652 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
12653 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
12654 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
12655 
12656 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x11e4)
12657 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x11e4)
12658 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_OFFS                                                           (0x11e4)
12659 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
12660 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_POR                                                            0x00000000
12661 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
12662 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ATTR                                                                        0x3
12663 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_IN(x)            \
12664                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ADDR(x))
12665 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_INM(x, m)            \
12666                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ADDR(x), m)
12667 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_OUT(x, v)            \
12668                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ADDR(x),v)
12669 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
12670                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_IN(x))
12671 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
12672 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
12673 
12674 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x11e8)
12675 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x11e8)
12676 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_OFFS                                                           (0x11e8)
12677 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_RMSK                                                                 0xff
12678 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_POR                                                            0x00000000
12679 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
12680 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ATTR                                                                        0x3
12681 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_IN(x)            \
12682                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ADDR(x))
12683 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_INM(x, m)            \
12684                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ADDR(x), m)
12685 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_OUT(x, v)            \
12686                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ADDR(x),v)
12687 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
12688                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_IN(x))
12689 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
12690 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
12691 
12692 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x11f8)
12693 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x11f8)
12694 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x11f8)
12695 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
12696 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
12697 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
12698 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
12699 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
12700                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
12701 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
12702                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
12703 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
12704                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
12705 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
12706                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
12707 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
12708 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
12709 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
12710 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
12711 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
12712 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
12713 
12714 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x11fc)
12715 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x11fc)
12716 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x11fc)
12717 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
12718 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
12719 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
12720 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
12721 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
12722                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
12723 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
12724                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
12725 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
12726                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
12727 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
12728                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
12729 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
12730 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
12731 
12732 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x1200)
12733 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x1200)
12734 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x1200)
12735 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
12736 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
12737 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
12738 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
12739 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_IN(x)            \
12740                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x))
12741 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
12742                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
12743 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
12744 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
12745 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
12746 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
12747 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
12748 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
12749 
12750 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x1204)
12751 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x1204)
12752 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x1204)
12753 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
12754 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
12755 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
12756 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
12757 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
12758                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
12759 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
12760                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
12761 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
12762                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
12763 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
12764                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
12765 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
12766 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
12767 
12768 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x1208)
12769 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x1208)
12770 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x1208)
12771 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
12772 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
12773 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
12774 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
12775 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
12776                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
12777 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
12778                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
12779 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
12780                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
12781 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
12782                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
12783 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
12784 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
12785 
12786 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x120c)
12787 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x120c)
12788 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x120c)
12789 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
12790 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
12791 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
12792 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
12793 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
12794                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
12795 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
12796                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
12797 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
12798 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
12799 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
12800 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
12801 
12802 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x1210)
12803 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x1210)
12804 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_OFFS                                                         (0x1210)
12805 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
12806 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_POR                                                          0x00000000
12807 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
12808 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
12809 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_IN(x)            \
12810                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR(x))
12811 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_INM(x, m)            \
12812                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR(x), m)
12813 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_OUT(x, v)            \
12814                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR(x),v)
12815 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
12816                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_IN(x))
12817 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
12818 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
12819 
12820 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x1214)
12821 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x1214)
12822 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_OFFS                                                         (0x1214)
12823 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
12824 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_POR                                                          0x00000000
12825 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
12826 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
12827 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_IN(x)            \
12828                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR(x))
12829 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_INM(x, m)            \
12830                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR(x), m)
12831 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_OUT(x, v)            \
12832                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR(x),v)
12833 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
12834                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_IN(x))
12835 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
12836 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
12837 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
12838 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
12839 
12840 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x1218)
12841 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x1218)
12842 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_OFFS                                                             (0x1218)
12843 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_RMSK                                                             0xffffffff
12844 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_POR                                                              0x00000000
12845 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
12846 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ATTR                                                                          0x3
12847 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_IN(x)            \
12848                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ADDR(x))
12849 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_INM(x, m)            \
12850                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ADDR(x), m)
12851 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_OUT(x, v)            \
12852                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ADDR(x),v)
12853 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_OUTM(x,m,v) \
12854                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_IN(x))
12855 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
12856 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MSI1_DATA_VALUE_SHFT                                                                0
12857 
12858 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x1238)
12859 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x1238)
12860 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x1238)
12861 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
12862 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
12863 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
12864 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
12865 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_IN(x)            \
12866                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x))
12867 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
12868                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
12869 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
12870                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
12871 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
12872                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_IN(x))
12873 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
12874 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
12875 
12876 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ADDR(x)                                                       ((x) + 0x123c)
12877 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_PHYS(x)                                                       ((x) + 0x123c)
12878 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_OFFS                                                          (0x123c)
12879 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_RMSK                                                          0xffffffff
12880 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_POR                                                           0x00000000
12881 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_POR_RMSK                                                      0xffffffff
12882 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ATTR                                                                       0x3
12883 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_IN(x)            \
12884                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ADDR(x))
12885 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_INM(x, m)            \
12886                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ADDR(x), m)
12887 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_OUT(x, v)            \
12888                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ADDR(x),v)
12889 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_OUTM(x,m,v) \
12890                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_IN(x))
12891 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
12892 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
12893 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
12894 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
12895 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
12896 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
12897 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
12898 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                    7
12899 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
12900 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
12901 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
12902 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
12903 
12904 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x1240)
12905 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x1240)
12906 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                           (0x1240)
12907 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
12908 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                            0x00000000
12909 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
12910 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
12911 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
12912                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
12913 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
12914                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
12915 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
12916                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
12917 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
12918                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
12919 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
12920 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
12921 
12922 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x1244)
12923 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x1244)
12924 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x1244)
12925 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
12926 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
12927 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
12928 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
12929 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
12930                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
12931 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
12932                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
12933 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
12934                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
12935 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
12936                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
12937 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
12938 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
12939 
12940 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x1248)
12941 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x1248)
12942 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x1248)
12943 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
12944 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
12945 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
12946 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
12947 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
12948                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
12949 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
12950                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
12951 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
12952                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
12953 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
12954                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
12955 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
12956 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
12957 
12958 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x124c)
12959 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x124c)
12960 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                        (0x124c)
12961 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
12962 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
12963 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
12964 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
12965 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
12966                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
12967 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
12968                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
12969 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
12970                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
12971 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
12972                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
12973 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
12974 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
12975 
12976 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x1250)
12977 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x1250)
12978 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                        (0x1250)
12979 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
12980 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
12981 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
12982 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
12983 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
12984                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
12985 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
12986                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
12987 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
12988                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
12989 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
12990                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
12991 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
12992 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
12993 
12994 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ADDR(x)                                                             ((x) + 0x1254)
12995 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_PHYS(x)                                                             ((x) + 0x1254)
12996 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_OFFS                                                                (0x1254)
12997 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_RMSK                                                                0xffff003f
12998 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_POR                                                                 0x00000000
12999 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_POR_RMSK                                                            0xffffffff
13000 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ATTR                                                                             0x3
13001 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_IN(x)            \
13002                 in_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ADDR(x))
13003 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_INM(x, m)            \
13004                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ADDR(x), m)
13005 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_OUT(x, v)            \
13006                 out_dword(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ADDR(x),v)
13007 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_OUTM(x,m,v) \
13008                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_IN(x))
13009 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
13010 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
13011 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
13012 #define HWIO_WBM_R0_WBM2WBM_IN1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
13013 
13014 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x1258)
13015 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x1258)
13016 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_OFFS                                                              (0x1258)
13017 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_RMSK                                                              0xffffffff
13018 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_POR                                                               0x00000000
13019 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
13020 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ATTR                                                                           0x3
13021 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_IN(x)            \
13022                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ADDR(x))
13023 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_INM(x, m)            \
13024                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ADDR(x), m)
13025 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_OUT(x, v)            \
13026                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ADDR(x),v)
13027 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_OUTM(x,m,v) \
13028                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_IN(x))
13029 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
13030 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
13031 
13032 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x125c)
13033 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x125c)
13034 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_OFFS                                                              (0x125c)
13035 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_RMSK                                                                0xffffff
13036 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_POR                                                               0x00000000
13037 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
13038 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ATTR                                                                           0x3
13039 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_IN(x)            \
13040                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ADDR(x))
13041 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_INM(x, m)            \
13042                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ADDR(x), m)
13043 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_OUT(x, v)            \
13044                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ADDR(x),v)
13045 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_OUTM(x,m,v) \
13046                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_IN(x))
13047 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
13048 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
13049 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
13050 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
13051 
13052 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ADDR(x)                                                                 ((x) + 0x1260)
13053 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_PHYS(x)                                                                 ((x) + 0x1260)
13054 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_OFFS                                                                    (0x1260)
13055 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_RMSK                                                                          0xff
13056 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_POR                                                                     0x00000000
13057 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_POR_RMSK                                                                0xffffffff
13058 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ATTR                                                                                 0x3
13059 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_IN(x)            \
13060                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ADDR(x))
13061 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_INM(x, m)            \
13062                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ADDR(x), m)
13063 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_OUT(x, v)            \
13064                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ADDR(x),v)
13065 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_OUTM(x,m,v) \
13066                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_IN(x))
13067 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
13068 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_ID_ENTRY_SIZE_SHFT                                                                  0
13069 
13070 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_ADDR(x)                                                             ((x) + 0x1264)
13071 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_PHYS(x)                                                             ((x) + 0x1264)
13072 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_OFFS                                                                (0x1264)
13073 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_RMSK                                                                0xffffffff
13074 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_POR                                                                 0x00000000
13075 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_POR_RMSK                                                            0xffffffff
13076 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_ATTR                                                                             0x1
13077 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_IN(x)            \
13078                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_ADDR(x))
13079 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_INM(x, m)            \
13080                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_ADDR(x), m)
13081 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
13082 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
13083 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
13084 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
13085 
13086 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ADDR(x)                                                               ((x) + 0x1268)
13087 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_PHYS(x)                                                               ((x) + 0x1268)
13088 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_OFFS                                                                  (0x1268)
13089 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_RMSK                                                                    0x3fffff
13090 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_POR                                                                   0x00000080
13091 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_POR_RMSK                                                              0xffffffff
13092 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ATTR                                                                               0x3
13093 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_IN(x)            \
13094                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ADDR(x))
13095 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_INM(x, m)            \
13096                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ADDR(x), m)
13097 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_OUT(x, v)            \
13098                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ADDR(x),v)
13099 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_OUTM(x,m,v) \
13100                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_IN(x))
13101 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
13102 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SPARE_CONTROL_SHFT                                                            14
13103 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
13104 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
13105 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
13106 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
13107 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
13108 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
13109 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
13110 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SRNG_ENABLE_SHFT                                                               6
13111 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
13112 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
13113 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
13114 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
13115 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
13116 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
13117 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
13118 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_SECURITY_BIT_SHFT                                                              2
13119 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
13120 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
13121 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
13122 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
13123 
13124 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x1274)
13125 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x1274)
13126 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_OFFS                                                           (0x1274)
13127 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
13128 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_POR                                                            0x00000000
13129 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
13130 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ATTR                                                                        0x3
13131 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_IN(x)            \
13132                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ADDR(x))
13133 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_INM(x, m)            \
13134                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ADDR(x), m)
13135 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_OUT(x, v)            \
13136                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ADDR(x),v)
13137 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_OUTM(x,m,v) \
13138                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_IN(x))
13139 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
13140 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
13141 
13142 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x1278)
13143 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x1278)
13144 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_OFFS                                                           (0x1278)
13145 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_RMSK                                                                 0xff
13146 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_POR                                                            0x00000000
13147 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
13148 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ATTR                                                                        0x3
13149 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_IN(x)            \
13150                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ADDR(x))
13151 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_INM(x, m)            \
13152                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ADDR(x), m)
13153 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_OUT(x, v)            \
13154                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ADDR(x),v)
13155 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_OUTM(x,m,v) \
13156                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_IN(x))
13157 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
13158 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
13159 
13160 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x1288)
13161 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x1288)
13162 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x1288)
13163 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
13164 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
13165 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
13166 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
13167 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
13168                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
13169 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
13170                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
13171 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
13172                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
13173 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
13174                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_IN(x))
13175 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
13176 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
13177 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
13178 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
13179 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
13180 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
13181 
13182 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x128c)
13183 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x128c)
13184 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x128c)
13185 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
13186 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
13187 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
13188 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
13189 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
13190                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
13191 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
13192                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
13193 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
13194                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
13195 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
13196                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_IN(x))
13197 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
13198 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
13199 
13200 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x1290)
13201 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x1290)
13202 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x1290)
13203 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
13204 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
13205 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
13206 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
13207 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_IN(x)            \
13208                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x))
13209 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_INM(x, m)            \
13210                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x), m)
13211 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
13212 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
13213 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
13214 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
13215 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
13216 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
13217 
13218 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x1294)
13219 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x1294)
13220 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x1294)
13221 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
13222 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
13223 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
13224 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
13225 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
13226                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
13227 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
13228                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
13229 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
13230                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
13231 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
13232                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_IN(x))
13233 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
13234 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
13235 
13236 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x1298)
13237 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x1298)
13238 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x1298)
13239 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
13240 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
13241 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
13242 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
13243 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
13244                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
13245 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
13246                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
13247 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
13248                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
13249 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
13250                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_IN(x))
13251 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
13252 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
13253 
13254 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x129c)
13255 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x129c)
13256 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x129c)
13257 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
13258 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
13259 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
13260 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
13261 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
13262                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
13263 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
13264                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
13265 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
13266 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
13267 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
13268 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
13269 
13270 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x12a0)
13271 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x12a0)
13272 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_OFFS                                                         (0x12a0)
13273 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
13274 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_POR                                                          0x00000000
13275 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
13276 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
13277 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_IN(x)            \
13278                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR(x))
13279 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_INM(x, m)            \
13280                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR(x), m)
13281 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_OUT(x, v)            \
13282                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR(x),v)
13283 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
13284                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_IN(x))
13285 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
13286 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
13287 
13288 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x12a4)
13289 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x12a4)
13290 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_OFFS                                                         (0x12a4)
13291 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
13292 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_POR                                                          0x00000000
13293 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
13294 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
13295 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_IN(x)            \
13296                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR(x))
13297 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_INM(x, m)            \
13298                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR(x), m)
13299 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_OUT(x, v)            \
13300                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR(x),v)
13301 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
13302                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_IN(x))
13303 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
13304 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
13305 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
13306 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
13307 
13308 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x12a8)
13309 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x12a8)
13310 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_OFFS                                                             (0x12a8)
13311 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_RMSK                                                             0xffffffff
13312 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_POR                                                              0x00000000
13313 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
13314 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ATTR                                                                          0x3
13315 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_IN(x)            \
13316                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ADDR(x))
13317 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_INM(x, m)            \
13318                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ADDR(x), m)
13319 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_OUT(x, v)            \
13320                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ADDR(x),v)
13321 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_OUTM(x,m,v) \
13322                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_IN(x))
13323 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
13324 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MSI1_DATA_VALUE_SHFT                                                                0
13325 
13326 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x12c8)
13327 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x12c8)
13328 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x12c8)
13329 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
13330 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
13331 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
13332 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
13333 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_IN(x)            \
13334                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x))
13335 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
13336                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
13337 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
13338                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
13339 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
13340                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_IN(x))
13341 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
13342 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
13343 
13344 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ADDR(x)                                                       ((x) + 0x12cc)
13345 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_PHYS(x)                                                       ((x) + 0x12cc)
13346 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_OFFS                                                          (0x12cc)
13347 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_RMSK                                                          0xffffffff
13348 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_POR                                                           0x00000000
13349 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_POR_RMSK                                                      0xffffffff
13350 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ATTR                                                                       0x3
13351 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_IN(x)            \
13352                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ADDR(x))
13353 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_INM(x, m)            \
13354                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ADDR(x), m)
13355 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_OUT(x, v)            \
13356                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ADDR(x),v)
13357 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_OUTM(x,m,v) \
13358                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_IN(x))
13359 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
13360 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
13361 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
13362 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
13363 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
13364 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
13365 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
13366 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                    7
13367 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
13368 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
13369 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
13370 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
13371 
13372 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x12d0)
13373 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x12d0)
13374 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                           (0x12d0)
13375 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
13376 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                            0x00000000
13377 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
13378 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
13379 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
13380                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
13381 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
13382                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
13383 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
13384                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
13385 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
13386                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
13387 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
13388 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
13389 
13390 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x12d4)
13391 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x12d4)
13392 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x12d4)
13393 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
13394 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
13395 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
13396 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
13397 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
13398                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
13399 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
13400                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
13401 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
13402                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
13403 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
13404                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
13405 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
13406 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
13407 
13408 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x12d8)
13409 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x12d8)
13410 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x12d8)
13411 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
13412 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
13413 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
13414 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
13415 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
13416                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
13417 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
13418                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
13419 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
13420                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
13421 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
13422                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
13423 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
13424 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
13425 
13426 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x12dc)
13427 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x12dc)
13428 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                        (0x12dc)
13429 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
13430 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
13431 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
13432 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
13433 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
13434                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
13435 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
13436                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
13437 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
13438                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
13439 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
13440                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
13441 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
13442 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
13443 
13444 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x12e0)
13445 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x12e0)
13446 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                        (0x12e0)
13447 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
13448 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
13449 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
13450 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
13451 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
13452                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
13453 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
13454                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
13455 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
13456                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
13457 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
13458                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
13459 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
13460 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
13461 
13462 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ADDR(x)                                                             ((x) + 0x12e4)
13463 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_PHYS(x)                                                             ((x) + 0x12e4)
13464 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_OFFS                                                                (0x12e4)
13465 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_RMSK                                                                0xffff003f
13466 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_POR                                                                 0x00000000
13467 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_POR_RMSK                                                            0xffffffff
13468 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ATTR                                                                             0x3
13469 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_IN(x)            \
13470                 in_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ADDR(x))
13471 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_INM(x, m)            \
13472                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ADDR(x), m)
13473 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_OUT(x, v)            \
13474                 out_dword(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ADDR(x),v)
13475 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_OUTM(x,m,v) \
13476                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_IN(x))
13477 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
13478 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
13479 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
13480 #define HWIO_WBM_R0_WBM2WBM_IN2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
13481 
13482 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0x12e8)
13483 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0x12e8)
13484 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_OFFS                                                             (0x12e8)
13485 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_RMSK                                                             0xffffffff
13486 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_POR                                                              0x00000000
13487 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
13488 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ATTR                                                                          0x3
13489 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_IN(x)            \
13490                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ADDR(x))
13491 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_INM(x, m)            \
13492                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ADDR(x), m)
13493 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_OUT(x, v)            \
13494                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ADDR(x),v)
13495 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_OUTM(x,m,v) \
13496                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_IN(x))
13497 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
13498 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
13499 
13500 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0x12ec)
13501 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0x12ec)
13502 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_OFFS                                                             (0x12ec)
13503 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_RMSK                                                               0xffffff
13504 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_POR                                                              0x00000000
13505 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
13506 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ATTR                                                                          0x3
13507 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_IN(x)            \
13508                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ADDR(x))
13509 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_INM(x, m)            \
13510                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ADDR(x), m)
13511 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_OUT(x, v)            \
13512                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ADDR(x),v)
13513 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_OUTM(x,m,v) \
13514                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_IN(x))
13515 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
13516 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
13517 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
13518 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
13519 
13520 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ADDR(x)                                                                ((x) + 0x12f0)
13521 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_PHYS(x)                                                                ((x) + 0x12f0)
13522 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_OFFS                                                                   (0x12f0)
13523 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_RMSK                                                                       0xffff
13524 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_POR                                                                    0x00000000
13525 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_POR_RMSK                                                               0xffffffff
13526 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ATTR                                                                                0x3
13527 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_IN(x)            \
13528                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ADDR(x))
13529 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_INM(x, m)            \
13530                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ADDR(x), m)
13531 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_OUT(x, v)            \
13532                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ADDR(x),v)
13533 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_OUTM(x,m,v) \
13534                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_IN(x))
13535 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_RING_ID_BMSK                                                               0xff00
13536 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_RING_ID_SHFT                                                                    8
13537 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
13538 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_ID_ENTRY_SIZE_SHFT                                                                 0
13539 
13540 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_ADDR(x)                                                            ((x) + 0x12f4)
13541 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_PHYS(x)                                                            ((x) + 0x12f4)
13542 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_OFFS                                                               (0x12f4)
13543 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_RMSK                                                               0xffffffff
13544 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_POR                                                                0x00000000
13545 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_POR_RMSK                                                           0xffffffff
13546 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_ATTR                                                                            0x1
13547 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_IN(x)            \
13548                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_ADDR(x))
13549 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_INM(x, m)            \
13550                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_ADDR(x), m)
13551 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
13552 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
13553 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
13554 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
13555 
13556 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADDR(x)                                                              ((x) + 0x12f8)
13557 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_PHYS(x)                                                              ((x) + 0x12f8)
13558 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_OFFS                                                                 (0x12f8)
13559 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_RMSK                                                                  0x7ffffff
13560 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_POR                                                                  0x00000080
13561 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_POR_RMSK                                                             0xffffffff
13562 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ATTR                                                                              0x3
13563 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_IN(x)            \
13564                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADDR(x))
13565 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_INM(x, m)            \
13566                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADDR(x), m)
13567 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_OUT(x, v)            \
13568                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADDR(x),v)
13569 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_OUTM(x,m,v) \
13570                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_IN(x))
13571 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
13572 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
13573 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
13574 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_LOOP_CNT_SHFT                                                                22
13575 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
13576 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SPARE_CONTROL_SHFT                                                           14
13577 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
13578 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
13579 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
13580 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
13581 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
13582 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
13583 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
13584 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SRNG_ENABLE_SHFT                                                              6
13585 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
13586 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
13587 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
13588 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
13589 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
13590 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
13591 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
13592 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_SECURITY_BIT_SHFT                                                             2
13593 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
13594 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
13595 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
13596 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
13597 
13598 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0x12fc)
13599 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0x12fc)
13600 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_OFFS                                                          (0x12fc)
13601 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
13602 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_POR                                                           0x00000000
13603 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
13604 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ATTR                                                                       0x3
13605 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_IN(x)            \
13606                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ADDR(x))
13607 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_INM(x, m)            \
13608                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ADDR(x), m)
13609 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_OUT(x, v)            \
13610                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ADDR(x),v)
13611 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
13612                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_IN(x))
13613 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
13614 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
13615 
13616 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0x1300)
13617 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0x1300)
13618 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_OFFS                                                          (0x1300)
13619 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_RMSK                                                                0xff
13620 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_POR                                                           0x00000000
13621 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
13622 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ATTR                                                                       0x3
13623 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_IN(x)            \
13624                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ADDR(x))
13625 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_INM(x, m)            \
13626                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ADDR(x), m)
13627 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_OUT(x, v)            \
13628                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ADDR(x),v)
13629 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
13630                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_IN(x))
13631 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
13632 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
13633 
13634 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0x130c)
13635 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0x130c)
13636 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_OFFS                                                   (0x130c)
13637 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
13638 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
13639 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
13640 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
13641 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_IN(x)            \
13642                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x))
13643 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
13644                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
13645 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
13646                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
13647 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
13648                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_IN(x))
13649 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
13650 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
13651 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
13652 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
13653 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
13654 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
13655 
13656 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0x1310)
13657 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0x1310)
13658 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_OFFS                                                  (0x1310)
13659 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
13660 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
13661 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
13662 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
13663 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_IN(x)            \
13664                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x))
13665 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
13666                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
13667 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
13668 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
13669 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
13670 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
13671 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
13672 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
13673 
13674 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0x1314)
13675 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0x1314)
13676 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0x1314)
13677 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
13678 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
13679 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
13680 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
13681 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
13682                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
13683 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
13684                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
13685 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
13686                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
13687 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
13688                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_IN(x))
13689 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
13690 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
13691 
13692 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0x1330)
13693 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0x1330)
13694 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_OFFS                                                        (0x1330)
13695 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
13696 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_POR                                                         0x00000000
13697 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
13698 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
13699 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_IN(x)            \
13700                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR(x))
13701 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_INM(x, m)            \
13702                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR(x), m)
13703 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_OUT(x, v)            \
13704                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR(x),v)
13705 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
13706                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_IN(x))
13707 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
13708 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
13709 
13710 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0x1334)
13711 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0x1334)
13712 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_OFFS                                                        (0x1334)
13713 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
13714 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_POR                                                         0x00000000
13715 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
13716 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
13717 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_IN(x)            \
13718                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR(x))
13719 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_INM(x, m)            \
13720                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR(x), m)
13721 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_OUT(x, v)            \
13722                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR(x),v)
13723 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
13724                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_IN(x))
13725 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
13726 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
13727 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
13728 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
13729 
13730 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0x1338)
13731 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0x1338)
13732 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_OFFS                                                            (0x1338)
13733 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_RMSK                                                            0xffffffff
13734 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_POR                                                             0x00000000
13735 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
13736 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ATTR                                                                         0x3
13737 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_IN(x)            \
13738                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ADDR(x))
13739 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_INM(x, m)            \
13740                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ADDR(x), m)
13741 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_OUT(x, v)            \
13742                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ADDR(x),v)
13743 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_OUTM(x,m,v) \
13744                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_IN(x))
13745 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
13746 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI1_DATA_VALUE_SHFT                                                               0
13747 
13748 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0x133c)
13749 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0x133c)
13750 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0x133c)
13751 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
13752 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
13753 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
13754 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
13755 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_IN(x)            \
13756                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x))
13757 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
13758                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
13759 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
13760                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
13761 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
13762                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_IN(x))
13763 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
13764 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
13765 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
13766 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
13767 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
13768 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
13769 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
13770 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
13771 
13772 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0x1340)
13773 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0x1340)
13774 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_OFFS                                                        (0x1340)
13775 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
13776 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_POR                                                         0x00000000
13777 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
13778 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
13779 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_IN(x)            \
13780                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR(x))
13781 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_INM(x, m)            \
13782                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR(x), m)
13783 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_OUT(x, v)            \
13784                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR(x),v)
13785 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
13786                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_IN(x))
13787 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
13788 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
13789 
13790 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0x1344)
13791 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0x1344)
13792 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_OFFS                                                        (0x1344)
13793 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
13794 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_POR                                                         0x00000000
13795 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
13796 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
13797 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_IN(x)            \
13798                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR(x))
13799 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_INM(x, m)            \
13800                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR(x), m)
13801 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_OUT(x, v)            \
13802                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR(x),v)
13803 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
13804                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_IN(x))
13805 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
13806 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
13807 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
13808 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
13809 
13810 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0x1348)
13811 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0x1348)
13812 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_OFFS                                                            (0x1348)
13813 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_RMSK                                                            0xffffffff
13814 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_POR                                                             0x00000000
13815 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
13816 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ATTR                                                                         0x3
13817 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_IN(x)            \
13818                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ADDR(x))
13819 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_INM(x, m)            \
13820                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ADDR(x), m)
13821 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_OUT(x, v)            \
13822                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ADDR(x),v)
13823 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_OUTM(x,m,v) \
13824                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_IN(x))
13825 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
13826 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MSI2_DATA_VALUE_SHFT                                                               0
13827 
13828 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0x1358)
13829 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0x1358)
13830 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_OFFS                                                      (0x1358)
13831 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
13832 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
13833 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
13834 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
13835 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_IN(x)            \
13836                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x))
13837 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
13838                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
13839 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
13840                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
13841 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
13842                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_IN(x))
13843 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
13844 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
13845 
13846 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ADDR(x)                                                      ((x) + 0x135c)
13847 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_PHYS(x)                                                      ((x) + 0x135c)
13848 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_OFFS                                                         (0x135c)
13849 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_RMSK                                                         0xffffffff
13850 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_POR                                                          0x00000000
13851 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_POR_RMSK                                                     0xffffffff
13852 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ATTR                                                                      0x3
13853 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_IN(x)            \
13854                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ADDR(x))
13855 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_INM(x, m)            \
13856                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ADDR(x), m)
13857 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_OUT(x, v)            \
13858                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ADDR(x),v)
13859 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_OUTM(x,m,v) \
13860                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_IN(x))
13861 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                              0xffff0000
13862 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                      16
13863 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                          0x8000
13864 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                              15
13865 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                   0x7e00
13866 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                        9
13867 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                               0x180
13868 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                   7
13869 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                     0x70
13870 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                        4
13871 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                   0xf
13872 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                     0
13873 
13874 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                       ((x) + 0x1360)
13875 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                       ((x) + 0x1360)
13876 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                          (0x1360)
13877 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                              0xffff
13878 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                           0x00000000
13879 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                      0xffffffff
13880 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                       0x3
13881 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
13882                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
13883 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
13884                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
13885 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
13886                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
13887 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
13888                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
13889 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                      0xffff
13890 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                           0
13891 
13892 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                   ((x) + 0x1364)
13893 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                   ((x) + 0x1364)
13894 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                      (0x1364)
13895 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                      0xffffffff
13896 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                       0x00000000
13897 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                  0xffffffff
13898 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                   0x3
13899 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
13900                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
13901 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
13902                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
13903 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
13904                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
13905 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
13906                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
13907 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                0xffffffff
13908 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                         0
13909 
13910 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                   ((x) + 0x1368)
13911 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                   ((x) + 0x1368)
13912 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                      (0x1368)
13913 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                            0xff
13914 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                       0x00000000
13915 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                  0xffffffff
13916 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                   0x3
13917 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
13918                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
13919 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
13920                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
13921 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
13922                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
13923 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
13924                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
13925 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                      0xff
13926 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                         0
13927 
13928 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                    ((x) + 0x136c)
13929 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                    ((x) + 0x136c)
13930 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                       (0x136c)
13931 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                       0xffffffff
13932 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                        0x00000000
13933 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                   0xffffffff
13934 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                    0x3
13935 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
13936                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
13937 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
13938                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
13939 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
13940                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
13941 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
13942                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
13943 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                 0xffffffff
13944 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                          0
13945 
13946 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                    ((x) + 0x1370)
13947 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                    ((x) + 0x1370)
13948 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                       (0x1370)
13949 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                             0xff
13950 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                        0x00000000
13951 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                   0xffffffff
13952 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                    0x3
13953 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
13954                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
13955 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
13956                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
13957 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
13958                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
13959 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
13960                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
13961 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                       0xff
13962 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                          0
13963 
13964 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ADDR(x)                                                            ((x) + 0x1374)
13965 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_PHYS(x)                                                            ((x) + 0x1374)
13966 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_OFFS                                                               (0x1374)
13967 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_RMSK                                                               0xffff003f
13968 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_POR                                                                0x00000000
13969 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_POR_RMSK                                                           0xffffffff
13970 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ATTR                                                                            0x3
13971 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_IN(x)            \
13972                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ADDR(x))
13973 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_INM(x, m)            \
13974                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ADDR(x), m)
13975 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_OUT(x, v)            \
13976                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ADDR(x),v)
13977 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_OUTM(x,m,v) \
13978                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_IN(x))
13979 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
13980 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
13981 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
13982 #define HWIO_WBM_R0_WBM2WBM_OUT1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
13983 
13984 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0x1378)
13985 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0x1378)
13986 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_OFFS                                                             (0x1378)
13987 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_RMSK                                                             0xffffffff
13988 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_POR                                                              0x00000000
13989 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
13990 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ATTR                                                                          0x3
13991 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_IN(x)            \
13992                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ADDR(x))
13993 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_INM(x, m)            \
13994                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ADDR(x), m)
13995 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_OUT(x, v)            \
13996                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ADDR(x),v)
13997 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_OUTM(x,m,v) \
13998                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_IN(x))
13999 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
14000 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
14001 
14002 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0x137c)
14003 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0x137c)
14004 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_OFFS                                                             (0x137c)
14005 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_RMSK                                                               0xffffff
14006 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_POR                                                              0x00000000
14007 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
14008 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ATTR                                                                          0x3
14009 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_IN(x)            \
14010                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ADDR(x))
14011 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_INM(x, m)            \
14012                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ADDR(x), m)
14013 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_OUT(x, v)            \
14014                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ADDR(x),v)
14015 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_OUTM(x,m,v) \
14016                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_IN(x))
14017 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
14018 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
14019 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
14020 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
14021 
14022 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ADDR(x)                                                                ((x) + 0x1380)
14023 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_PHYS(x)                                                                ((x) + 0x1380)
14024 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_OFFS                                                                   (0x1380)
14025 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_RMSK                                                                       0xffff
14026 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_POR                                                                    0x00000000
14027 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_POR_RMSK                                                               0xffffffff
14028 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ATTR                                                                                0x3
14029 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_IN(x)            \
14030                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ADDR(x))
14031 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_INM(x, m)            \
14032                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ADDR(x), m)
14033 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_OUT(x, v)            \
14034                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ADDR(x),v)
14035 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_OUTM(x,m,v) \
14036                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_IN(x))
14037 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_RING_ID_BMSK                                                               0xff00
14038 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_RING_ID_SHFT                                                                    8
14039 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
14040 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_ID_ENTRY_SIZE_SHFT                                                                 0
14041 
14042 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_ADDR(x)                                                            ((x) + 0x1384)
14043 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_PHYS(x)                                                            ((x) + 0x1384)
14044 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_OFFS                                                               (0x1384)
14045 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_RMSK                                                               0xffffffff
14046 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_POR                                                                0x00000000
14047 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_POR_RMSK                                                           0xffffffff
14048 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_ATTR                                                                            0x1
14049 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_IN(x)            \
14050                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_ADDR(x))
14051 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_INM(x, m)            \
14052                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_ADDR(x), m)
14053 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
14054 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
14055 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
14056 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
14057 
14058 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADDR(x)                                                              ((x) + 0x1388)
14059 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_PHYS(x)                                                              ((x) + 0x1388)
14060 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_OFFS                                                                 (0x1388)
14061 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_RMSK                                                                  0x7ffffff
14062 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_POR                                                                  0x00000080
14063 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_POR_RMSK                                                             0xffffffff
14064 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ATTR                                                                              0x3
14065 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_IN(x)            \
14066                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADDR(x))
14067 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_INM(x, m)            \
14068                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADDR(x), m)
14069 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_OUT(x, v)            \
14070                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADDR(x),v)
14071 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_OUTM(x,m,v) \
14072                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_IN(x))
14073 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
14074 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
14075 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
14076 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_LOOP_CNT_SHFT                                                                22
14077 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
14078 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SPARE_CONTROL_SHFT                                                           14
14079 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
14080 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
14081 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
14082 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
14083 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
14084 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
14085 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
14086 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SRNG_ENABLE_SHFT                                                              6
14087 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
14088 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
14089 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
14090 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
14091 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
14092 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
14093 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
14094 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_SECURITY_BIT_SHFT                                                             2
14095 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
14096 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
14097 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
14098 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
14099 
14100 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0x138c)
14101 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0x138c)
14102 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_OFFS                                                          (0x138c)
14103 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
14104 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_POR                                                           0x00000000
14105 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
14106 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ATTR                                                                       0x3
14107 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_IN(x)            \
14108                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ADDR(x))
14109 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_INM(x, m)            \
14110                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ADDR(x), m)
14111 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_OUT(x, v)            \
14112                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ADDR(x),v)
14113 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_OUTM(x,m,v) \
14114                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_IN(x))
14115 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
14116 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
14117 
14118 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0x1390)
14119 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0x1390)
14120 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_OFFS                                                          (0x1390)
14121 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_RMSK                                                                0xff
14122 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_POR                                                           0x00000000
14123 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
14124 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ATTR                                                                       0x3
14125 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_IN(x)            \
14126                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ADDR(x))
14127 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_INM(x, m)            \
14128                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ADDR(x), m)
14129 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_OUT(x, v)            \
14130                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ADDR(x),v)
14131 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_OUTM(x,m,v) \
14132                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_IN(x))
14133 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
14134 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
14135 
14136 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0x139c)
14137 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0x139c)
14138 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_OFFS                                                   (0x139c)
14139 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
14140 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
14141 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
14142 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
14143 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_IN(x)            \
14144                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x))
14145 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_INM(x, m)            \
14146                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x), m)
14147 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
14148                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x),v)
14149 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
14150                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_IN(x))
14151 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
14152 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
14153 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
14154 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
14155 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
14156 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
14157 
14158 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0x13a0)
14159 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0x13a0)
14160 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_OFFS                                                  (0x13a0)
14161 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
14162 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
14163 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
14164 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
14165 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_IN(x)            \
14166                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x))
14167 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_INM(x, m)            \
14168                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x), m)
14169 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
14170 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
14171 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
14172 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
14173 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
14174 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
14175 
14176 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0x13a4)
14177 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0x13a4)
14178 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0x13a4)
14179 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
14180 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
14181 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
14182 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
14183 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_IN(x)            \
14184                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x))
14185 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
14186                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
14187 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
14188                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
14189 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
14190                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_IN(x))
14191 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
14192 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
14193 
14194 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0x13c0)
14195 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0x13c0)
14196 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_OFFS                                                        (0x13c0)
14197 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
14198 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_POR                                                         0x00000000
14199 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
14200 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
14201 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_IN(x)            \
14202                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR(x))
14203 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_INM(x, m)            \
14204                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR(x), m)
14205 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_OUT(x, v)            \
14206                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR(x),v)
14207 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
14208                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_IN(x))
14209 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
14210 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
14211 
14212 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0x13c4)
14213 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0x13c4)
14214 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_OFFS                                                        (0x13c4)
14215 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
14216 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_POR                                                         0x00000000
14217 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
14218 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
14219 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_IN(x)            \
14220                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR(x))
14221 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_INM(x, m)            \
14222                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR(x), m)
14223 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_OUT(x, v)            \
14224                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR(x),v)
14225 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
14226                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_IN(x))
14227 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
14228 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
14229 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
14230 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
14231 
14232 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0x13c8)
14233 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0x13c8)
14234 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_OFFS                                                            (0x13c8)
14235 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_RMSK                                                            0xffffffff
14236 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_POR                                                             0x00000000
14237 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
14238 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ATTR                                                                         0x3
14239 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_IN(x)            \
14240                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ADDR(x))
14241 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_INM(x, m)            \
14242                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ADDR(x), m)
14243 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_OUT(x, v)            \
14244                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ADDR(x),v)
14245 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_OUTM(x,m,v) \
14246                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_IN(x))
14247 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
14248 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI1_DATA_VALUE_SHFT                                                               0
14249 
14250 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0x13cc)
14251 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0x13cc)
14252 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0x13cc)
14253 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
14254 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
14255 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
14256 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
14257 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_IN(x)            \
14258                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x))
14259 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
14260                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
14261 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
14262                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
14263 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
14264                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_IN(x))
14265 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
14266 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
14267 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
14268 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
14269 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
14270 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
14271 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
14272 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
14273 
14274 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0x13d0)
14275 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0x13d0)
14276 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_OFFS                                                        (0x13d0)
14277 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
14278 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_POR                                                         0x00000000
14279 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
14280 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
14281 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_IN(x)            \
14282                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR(x))
14283 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_INM(x, m)            \
14284                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR(x), m)
14285 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_OUT(x, v)            \
14286                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR(x),v)
14287 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
14288                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_IN(x))
14289 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
14290 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
14291 
14292 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0x13d4)
14293 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0x13d4)
14294 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_OFFS                                                        (0x13d4)
14295 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
14296 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_POR                                                         0x00000000
14297 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
14298 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
14299 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_IN(x)            \
14300                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR(x))
14301 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_INM(x, m)            \
14302                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR(x), m)
14303 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_OUT(x, v)            \
14304                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR(x),v)
14305 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
14306                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_IN(x))
14307 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
14308 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
14309 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
14310 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
14311 
14312 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0x13d8)
14313 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0x13d8)
14314 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_OFFS                                                            (0x13d8)
14315 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_RMSK                                                            0xffffffff
14316 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_POR                                                             0x00000000
14317 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
14318 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ATTR                                                                         0x3
14319 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_IN(x)            \
14320                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ADDR(x))
14321 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_INM(x, m)            \
14322                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ADDR(x), m)
14323 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_OUT(x, v)            \
14324                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ADDR(x),v)
14325 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_OUTM(x,m,v) \
14326                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_IN(x))
14327 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
14328 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MSI2_DATA_VALUE_SHFT                                                               0
14329 
14330 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0x13e8)
14331 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0x13e8)
14332 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_OFFS                                                      (0x13e8)
14333 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
14334 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
14335 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
14336 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
14337 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_IN(x)            \
14338                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x))
14339 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
14340                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
14341 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
14342                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
14343 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
14344                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_IN(x))
14345 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
14346 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
14347 
14348 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ADDR(x)                                                      ((x) + 0x13ec)
14349 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_PHYS(x)                                                      ((x) + 0x13ec)
14350 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_OFFS                                                         (0x13ec)
14351 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_RMSK                                                         0xffffffff
14352 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_POR                                                          0x00000000
14353 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_POR_RMSK                                                     0xffffffff
14354 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ATTR                                                                      0x3
14355 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_IN(x)            \
14356                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ADDR(x))
14357 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_INM(x, m)            \
14358                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ADDR(x), m)
14359 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_OUT(x, v)            \
14360                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ADDR(x),v)
14361 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_OUTM(x,m,v) \
14362                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_IN(x))
14363 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                              0xffff0000
14364 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                      16
14365 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                          0x8000
14366 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                              15
14367 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                   0x7e00
14368 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                        9
14369 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                               0x180
14370 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                   7
14371 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                     0x70
14372 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                        4
14373 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                   0xf
14374 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                     0
14375 
14376 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                       ((x) + 0x13f0)
14377 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                       ((x) + 0x13f0)
14378 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                          (0x13f0)
14379 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                              0xffff
14380 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                           0x00000000
14381 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                      0xffffffff
14382 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                       0x3
14383 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
14384                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
14385 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
14386                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
14387 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
14388                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
14389 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
14390                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
14391 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                      0xffff
14392 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                           0
14393 
14394 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                   ((x) + 0x13f4)
14395 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                   ((x) + 0x13f4)
14396 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                      (0x13f4)
14397 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                      0xffffffff
14398 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                       0x00000000
14399 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                  0xffffffff
14400 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                   0x3
14401 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
14402                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
14403 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
14404                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
14405 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
14406                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
14407 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
14408                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
14409 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                0xffffffff
14410 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                         0
14411 
14412 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                   ((x) + 0x13f8)
14413 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                   ((x) + 0x13f8)
14414 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                      (0x13f8)
14415 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                            0xff
14416 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                       0x00000000
14417 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                  0xffffffff
14418 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                   0x3
14419 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
14420                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
14421 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
14422                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
14423 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
14424                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
14425 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
14426                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
14427 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                      0xff
14428 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                         0
14429 
14430 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                    ((x) + 0x13fc)
14431 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                    ((x) + 0x13fc)
14432 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                       (0x13fc)
14433 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                       0xffffffff
14434 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                        0x00000000
14435 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                   0xffffffff
14436 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                    0x3
14437 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
14438                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
14439 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
14440                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
14441 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
14442                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
14443 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
14444                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
14445 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                 0xffffffff
14446 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                          0
14447 
14448 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                    ((x) + 0x1400)
14449 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                    ((x) + 0x1400)
14450 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                       (0x1400)
14451 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                             0xff
14452 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                        0x00000000
14453 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                   0xffffffff
14454 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                    0x3
14455 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
14456                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
14457 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
14458                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
14459 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
14460                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
14461 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
14462                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
14463 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                       0xff
14464 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                          0
14465 
14466 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ADDR(x)                                                            ((x) + 0x1404)
14467 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_PHYS(x)                                                            ((x) + 0x1404)
14468 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_OFFS                                                               (0x1404)
14469 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_RMSK                                                               0xffff003f
14470 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_POR                                                                0x00000000
14471 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_POR_RMSK                                                           0xffffffff
14472 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ATTR                                                                            0x3
14473 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_IN(x)            \
14474                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ADDR(x))
14475 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_INM(x, m)            \
14476                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ADDR(x), m)
14477 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_OUT(x, v)            \
14478                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ADDR(x),v)
14479 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_OUTM(x,m,v) \
14480                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_IN(x))
14481 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
14482 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
14483 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
14484 #define HWIO_WBM_R0_WBM2WBM_OUT2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
14485 
14486 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x1408)
14487 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x1408)
14488 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_OFFS                                                              (0x1408)
14489 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_RMSK                                                              0xffffffff
14490 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_POR                                                               0x00000000
14491 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
14492 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ATTR                                                                           0x3
14493 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_IN(x)            \
14494                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ADDR(x))
14495 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_INM(x, m)            \
14496                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ADDR(x), m)
14497 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_OUT(x, v)            \
14498                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ADDR(x),v)
14499 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_OUTM(x,m,v) \
14500                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_IN(x))
14501 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
14502 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
14503 
14504 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x140c)
14505 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x140c)
14506 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_OFFS                                                              (0x140c)
14507 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_RMSK                                                                0xffffff
14508 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_POR                                                               0x00000000
14509 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
14510 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ATTR                                                                           0x3
14511 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_IN(x)            \
14512                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ADDR(x))
14513 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_INM(x, m)            \
14514                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ADDR(x), m)
14515 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_OUT(x, v)            \
14516                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ADDR(x),v)
14517 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_OUTM(x,m,v) \
14518                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_IN(x))
14519 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
14520 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
14521 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
14522 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
14523 
14524 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ADDR(x)                                                                 ((x) + 0x1410)
14525 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_PHYS(x)                                                                 ((x) + 0x1410)
14526 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_OFFS                                                                    (0x1410)
14527 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_RMSK                                                                          0xff
14528 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_POR                                                                     0x00000000
14529 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_POR_RMSK                                                                0xffffffff
14530 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ATTR                                                                                 0x3
14531 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_IN(x)            \
14532                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ADDR(x))
14533 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_INM(x, m)            \
14534                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ADDR(x), m)
14535 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_OUT(x, v)            \
14536                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ADDR(x),v)
14537 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_OUTM(x,m,v) \
14538                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_IN(x))
14539 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
14540 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_ID_ENTRY_SIZE_SHFT                                                                  0
14541 
14542 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_ADDR(x)                                                             ((x) + 0x1414)
14543 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_PHYS(x)                                                             ((x) + 0x1414)
14544 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_OFFS                                                                (0x1414)
14545 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_RMSK                                                                0xffffffff
14546 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_POR                                                                 0x00000000
14547 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_POR_RMSK                                                            0xffffffff
14548 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_ATTR                                                                             0x1
14549 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_IN(x)            \
14550                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_ADDR(x))
14551 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_INM(x, m)            \
14552                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_ADDR(x), m)
14553 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
14554 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
14555 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
14556 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
14557 
14558 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ADDR(x)                                                               ((x) + 0x1418)
14559 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_PHYS(x)                                                               ((x) + 0x1418)
14560 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_OFFS                                                                  (0x1418)
14561 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_RMSK                                                                    0x3fffff
14562 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_POR                                                                   0x00000080
14563 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_POR_RMSK                                                              0xffffffff
14564 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ATTR                                                                               0x3
14565 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_IN(x)            \
14566                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ADDR(x))
14567 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_INM(x, m)            \
14568                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ADDR(x), m)
14569 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_OUT(x, v)            \
14570                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ADDR(x),v)
14571 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_OUTM(x,m,v) \
14572                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_IN(x))
14573 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
14574 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SPARE_CONTROL_SHFT                                                            14
14575 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
14576 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
14577 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
14578 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
14579 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
14580 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
14581 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
14582 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SRNG_ENABLE_SHFT                                                               6
14583 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
14584 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
14585 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
14586 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
14587 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
14588 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
14589 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
14590 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_SECURITY_BIT_SHFT                                                              2
14591 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
14592 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
14593 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
14594 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
14595 
14596 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x1424)
14597 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x1424)
14598 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_OFFS                                                           (0x1424)
14599 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
14600 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_POR                                                            0x00000000
14601 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
14602 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ATTR                                                                        0x3
14603 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_IN(x)            \
14604                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ADDR(x))
14605 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_INM(x, m)            \
14606                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ADDR(x), m)
14607 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_OUT(x, v)            \
14608                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ADDR(x),v)
14609 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_OUTM(x,m,v) \
14610                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_IN(x))
14611 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
14612 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
14613 
14614 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x1428)
14615 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x1428)
14616 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_OFFS                                                           (0x1428)
14617 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_RMSK                                                                 0xff
14618 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_POR                                                            0x00000000
14619 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
14620 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ATTR                                                                        0x3
14621 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_IN(x)            \
14622                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ADDR(x))
14623 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_INM(x, m)            \
14624                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ADDR(x), m)
14625 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_OUT(x, v)            \
14626                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ADDR(x),v)
14627 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_OUTM(x,m,v) \
14628                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_IN(x))
14629 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
14630 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
14631 
14632 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x1438)
14633 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x1438)
14634 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x1438)
14635 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
14636 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
14637 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
14638 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
14639 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
14640                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
14641 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
14642                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
14643 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
14644                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
14645 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
14646                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_IN(x))
14647 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
14648 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
14649 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
14650 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
14651 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
14652 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
14653 
14654 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x143c)
14655 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x143c)
14656 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x143c)
14657 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
14658 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
14659 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
14660 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
14661 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
14662                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
14663 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
14664                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
14665 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
14666                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
14667 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
14668                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_IN(x))
14669 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
14670 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
14671 
14672 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x1440)
14673 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x1440)
14674 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x1440)
14675 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
14676 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
14677 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
14678 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
14679 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_IN(x)            \
14680                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x))
14681 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_INM(x, m)            \
14682                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x), m)
14683 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
14684 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
14685 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
14686 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
14687 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
14688 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
14689 
14690 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x1444)
14691 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x1444)
14692 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x1444)
14693 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
14694 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
14695 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
14696 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
14697 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
14698                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
14699 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
14700                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
14701 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
14702                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
14703 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
14704                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_IN(x))
14705 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
14706 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
14707 
14708 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x1448)
14709 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x1448)
14710 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x1448)
14711 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
14712 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
14713 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
14714 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
14715 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
14716                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
14717 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
14718                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
14719 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
14720                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
14721 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
14722                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_IN(x))
14723 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
14724 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
14725 
14726 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x144c)
14727 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x144c)
14728 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x144c)
14729 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
14730 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
14731 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
14732 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
14733 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
14734                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
14735 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
14736                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
14737 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
14738 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
14739 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
14740 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
14741 
14742 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x1450)
14743 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x1450)
14744 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_OFFS                                                         (0x1450)
14745 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
14746 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_POR                                                          0x00000000
14747 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
14748 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
14749 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_IN(x)            \
14750                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR(x))
14751 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_INM(x, m)            \
14752                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR(x), m)
14753 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_OUT(x, v)            \
14754                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR(x),v)
14755 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
14756                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_IN(x))
14757 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
14758 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
14759 
14760 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x1454)
14761 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x1454)
14762 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_OFFS                                                         (0x1454)
14763 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
14764 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_POR                                                          0x00000000
14765 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
14766 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
14767 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_IN(x)            \
14768                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR(x))
14769 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_INM(x, m)            \
14770                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR(x), m)
14771 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_OUT(x, v)            \
14772                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR(x),v)
14773 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
14774                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_IN(x))
14775 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
14776 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
14777 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
14778 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
14779 
14780 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x1458)
14781 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x1458)
14782 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_OFFS                                                             (0x1458)
14783 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_RMSK                                                             0xffffffff
14784 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_POR                                                              0x00000000
14785 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
14786 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ATTR                                                                          0x3
14787 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_IN(x)            \
14788                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ADDR(x))
14789 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_INM(x, m)            \
14790                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ADDR(x), m)
14791 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_OUT(x, v)            \
14792                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ADDR(x),v)
14793 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_OUTM(x,m,v) \
14794                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_IN(x))
14795 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
14796 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MSI1_DATA_VALUE_SHFT                                                                0
14797 
14798 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x1478)
14799 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x1478)
14800 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x1478)
14801 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
14802 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
14803 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
14804 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
14805 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_IN(x)            \
14806                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x))
14807 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
14808                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
14809 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
14810                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
14811 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
14812                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_IN(x))
14813 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
14814 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
14815 
14816 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ADDR(x)                                                       ((x) + 0x147c)
14817 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_PHYS(x)                                                       ((x) + 0x147c)
14818 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_OFFS                                                          (0x147c)
14819 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_RMSK                                                          0xffffffff
14820 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_POR                                                           0x00000000
14821 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_POR_RMSK                                                      0xffffffff
14822 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ATTR                                                                       0x3
14823 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_IN(x)            \
14824                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ADDR(x))
14825 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_INM(x, m)            \
14826                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ADDR(x), m)
14827 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_OUT(x, v)            \
14828                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ADDR(x),v)
14829 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_OUTM(x,m,v) \
14830                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_IN(x))
14831 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
14832 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
14833 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
14834 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
14835 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
14836 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
14837 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
14838 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                    7
14839 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
14840 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
14841 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
14842 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
14843 
14844 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x1480)
14845 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x1480)
14846 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                           (0x1480)
14847 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
14848 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                            0x00000000
14849 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
14850 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
14851 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
14852                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
14853 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
14854                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
14855 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
14856                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
14857 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
14858                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
14859 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
14860 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
14861 
14862 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x1484)
14863 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x1484)
14864 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x1484)
14865 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
14866 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
14867 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
14868 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
14869 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
14870                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
14871 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
14872                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
14873 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
14874                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
14875 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
14876                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
14877 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
14878 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
14879 
14880 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x1488)
14881 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x1488)
14882 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x1488)
14883 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
14884 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
14885 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
14886 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
14887 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
14888                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
14889 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
14890                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
14891 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
14892                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
14893 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
14894                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
14895 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
14896 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
14897 
14898 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x148c)
14899 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x148c)
14900 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                        (0x148c)
14901 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
14902 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
14903 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
14904 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
14905 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
14906                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
14907 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
14908                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
14909 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
14910                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
14911 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
14912                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
14913 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
14914 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
14915 
14916 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x1490)
14917 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x1490)
14918 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                        (0x1490)
14919 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
14920 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
14921 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
14922 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
14923 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
14924                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
14925 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
14926                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
14927 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
14928                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
14929 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
14930                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
14931 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
14932 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
14933 
14934 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ADDR(x)                                                             ((x) + 0x1494)
14935 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_PHYS(x)                                                             ((x) + 0x1494)
14936 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_OFFS                                                                (0x1494)
14937 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_RMSK                                                                0xffff003f
14938 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_POR                                                                 0x00000000
14939 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_POR_RMSK                                                            0xffffffff
14940 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ATTR                                                                             0x3
14941 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_IN(x)            \
14942                 in_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ADDR(x))
14943 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_INM(x, m)            \
14944                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ADDR(x), m)
14945 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_OUT(x, v)            \
14946                 out_dword(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ADDR(x),v)
14947 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_OUTM(x,m,v) \
14948                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_IN(x))
14949 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
14950 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
14951 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
14952 #define HWIO_WBM_R0_WBM2WBM_IN3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
14953 
14954 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x1498)
14955 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x1498)
14956 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_OFFS                                                              (0x1498)
14957 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_RMSK                                                              0xffffffff
14958 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_POR                                                               0x00000000
14959 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
14960 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ATTR                                                                           0x3
14961 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_IN(x)            \
14962                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ADDR(x))
14963 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_INM(x, m)            \
14964                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ADDR(x), m)
14965 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_OUT(x, v)            \
14966                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ADDR(x),v)
14967 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_OUTM(x,m,v) \
14968                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_IN(x))
14969 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
14970 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
14971 
14972 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x149c)
14973 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x149c)
14974 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_OFFS                                                              (0x149c)
14975 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_RMSK                                                                0xffffff
14976 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_POR                                                               0x00000000
14977 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
14978 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ATTR                                                                           0x3
14979 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_IN(x)            \
14980                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ADDR(x))
14981 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_INM(x, m)            \
14982                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ADDR(x), m)
14983 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_OUT(x, v)            \
14984                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ADDR(x),v)
14985 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_OUTM(x,m,v) \
14986                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_IN(x))
14987 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
14988 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
14989 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
14990 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
14991 
14992 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ADDR(x)                                                                 ((x) + 0x14a0)
14993 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_PHYS(x)                                                                 ((x) + 0x14a0)
14994 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_OFFS                                                                    (0x14a0)
14995 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_RMSK                                                                          0xff
14996 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_POR                                                                     0x00000000
14997 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_POR_RMSK                                                                0xffffffff
14998 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ATTR                                                                                 0x3
14999 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_IN(x)            \
15000                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ADDR(x))
15001 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_INM(x, m)            \
15002                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ADDR(x), m)
15003 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_OUT(x, v)            \
15004                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ADDR(x),v)
15005 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_OUTM(x,m,v) \
15006                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_IN(x))
15007 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
15008 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_ID_ENTRY_SIZE_SHFT                                                                  0
15009 
15010 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_ADDR(x)                                                             ((x) + 0x14a4)
15011 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_PHYS(x)                                                             ((x) + 0x14a4)
15012 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_OFFS                                                                (0x14a4)
15013 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_RMSK                                                                0xffffffff
15014 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_POR                                                                 0x00000000
15015 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_POR_RMSK                                                            0xffffffff
15016 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_ATTR                                                                             0x1
15017 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_IN(x)            \
15018                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_ADDR(x))
15019 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_INM(x, m)            \
15020                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_ADDR(x), m)
15021 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
15022 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
15023 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
15024 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
15025 
15026 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ADDR(x)                                                               ((x) + 0x14a8)
15027 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_PHYS(x)                                                               ((x) + 0x14a8)
15028 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_OFFS                                                                  (0x14a8)
15029 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_RMSK                                                                    0x3fffff
15030 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_POR                                                                   0x00000080
15031 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_POR_RMSK                                                              0xffffffff
15032 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ATTR                                                                               0x3
15033 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_IN(x)            \
15034                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ADDR(x))
15035 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_INM(x, m)            \
15036                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ADDR(x), m)
15037 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_OUT(x, v)            \
15038                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ADDR(x),v)
15039 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_OUTM(x,m,v) \
15040                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_IN(x))
15041 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
15042 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SPARE_CONTROL_SHFT                                                            14
15043 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
15044 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
15045 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
15046 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
15047 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
15048 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
15049 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
15050 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SRNG_ENABLE_SHFT                                                               6
15051 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
15052 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
15053 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
15054 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
15055 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
15056 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
15057 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
15058 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_SECURITY_BIT_SHFT                                                              2
15059 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
15060 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
15061 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
15062 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
15063 
15064 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x14b4)
15065 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x14b4)
15066 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_OFFS                                                           (0x14b4)
15067 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
15068 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_POR                                                            0x00000000
15069 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
15070 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ATTR                                                                        0x3
15071 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_IN(x)            \
15072                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ADDR(x))
15073 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_INM(x, m)            \
15074                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ADDR(x), m)
15075 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_OUT(x, v)            \
15076                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ADDR(x),v)
15077 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_OUTM(x,m,v) \
15078                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_IN(x))
15079 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
15080 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
15081 
15082 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x14b8)
15083 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x14b8)
15084 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_OFFS                                                           (0x14b8)
15085 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_RMSK                                                                 0xff
15086 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_POR                                                            0x00000000
15087 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
15088 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ATTR                                                                        0x3
15089 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_IN(x)            \
15090                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ADDR(x))
15091 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_INM(x, m)            \
15092                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ADDR(x), m)
15093 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_OUT(x, v)            \
15094                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ADDR(x),v)
15095 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_OUTM(x,m,v) \
15096                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_IN(x))
15097 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
15098 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
15099 
15100 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x14c8)
15101 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x14c8)
15102 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x14c8)
15103 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
15104 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
15105 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
15106 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
15107 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
15108                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
15109 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
15110                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
15111 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
15112                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
15113 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
15114                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_IN(x))
15115 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
15116 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
15117 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
15118 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
15119 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
15120 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
15121 
15122 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x14cc)
15123 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x14cc)
15124 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x14cc)
15125 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
15126 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
15127 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
15128 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
15129 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
15130                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
15131 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
15132                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
15133 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
15134                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
15135 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
15136                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_IN(x))
15137 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
15138 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
15139 
15140 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x14d0)
15141 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x14d0)
15142 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x14d0)
15143 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
15144 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
15145 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
15146 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
15147 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_IN(x)            \
15148                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x))
15149 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_INM(x, m)            \
15150                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x), m)
15151 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
15152 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
15153 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
15154 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
15155 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
15156 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
15157 
15158 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x14d4)
15159 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x14d4)
15160 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x14d4)
15161 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
15162 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
15163 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
15164 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
15165 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
15166                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
15167 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
15168                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
15169 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
15170                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
15171 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
15172                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_IN(x))
15173 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
15174 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
15175 
15176 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x14d8)
15177 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x14d8)
15178 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x14d8)
15179 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
15180 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
15181 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
15182 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
15183 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
15184                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
15185 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
15186                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
15187 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
15188                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
15189 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
15190                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_IN(x))
15191 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
15192 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
15193 
15194 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x14dc)
15195 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x14dc)
15196 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x14dc)
15197 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
15198 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
15199 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
15200 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
15201 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
15202                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
15203 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
15204                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
15205 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
15206 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
15207 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
15208 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
15209 
15210 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x14e0)
15211 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x14e0)
15212 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_OFFS                                                         (0x14e0)
15213 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
15214 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_POR                                                          0x00000000
15215 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
15216 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
15217 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_IN(x)            \
15218                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR(x))
15219 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_INM(x, m)            \
15220                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR(x), m)
15221 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_OUT(x, v)            \
15222                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR(x),v)
15223 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
15224                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_IN(x))
15225 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
15226 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
15227 
15228 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x14e4)
15229 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x14e4)
15230 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_OFFS                                                         (0x14e4)
15231 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
15232 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_POR                                                          0x00000000
15233 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
15234 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
15235 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_IN(x)            \
15236                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR(x))
15237 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_INM(x, m)            \
15238                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR(x), m)
15239 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_OUT(x, v)            \
15240                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR(x),v)
15241 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
15242                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_IN(x))
15243 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
15244 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
15245 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
15246 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
15247 
15248 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x14e8)
15249 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x14e8)
15250 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_OFFS                                                             (0x14e8)
15251 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_RMSK                                                             0xffffffff
15252 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_POR                                                              0x00000000
15253 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
15254 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ATTR                                                                          0x3
15255 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_IN(x)            \
15256                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ADDR(x))
15257 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_INM(x, m)            \
15258                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ADDR(x), m)
15259 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_OUT(x, v)            \
15260                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ADDR(x),v)
15261 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_OUTM(x,m,v) \
15262                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_IN(x))
15263 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
15264 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MSI1_DATA_VALUE_SHFT                                                                0
15265 
15266 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x1508)
15267 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x1508)
15268 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x1508)
15269 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
15270 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
15271 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
15272 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
15273 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_IN(x)            \
15274                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x))
15275 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
15276                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
15277 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
15278                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
15279 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
15280                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_IN(x))
15281 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
15282 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
15283 
15284 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ADDR(x)                                                       ((x) + 0x150c)
15285 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_PHYS(x)                                                       ((x) + 0x150c)
15286 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_OFFS                                                          (0x150c)
15287 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_RMSK                                                          0xffffffff
15288 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_POR                                                           0x00000000
15289 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_POR_RMSK                                                      0xffffffff
15290 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ATTR                                                                       0x3
15291 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_IN(x)            \
15292                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ADDR(x))
15293 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_INM(x, m)            \
15294                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ADDR(x), m)
15295 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_OUT(x, v)            \
15296                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ADDR(x),v)
15297 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_OUTM(x,m,v) \
15298                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_IN(x))
15299 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
15300 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
15301 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
15302 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
15303 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
15304 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
15305 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
15306 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                    7
15307 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
15308 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
15309 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
15310 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
15311 
15312 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x1510)
15313 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x1510)
15314 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                           (0x1510)
15315 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
15316 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                            0x00000000
15317 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
15318 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
15319 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
15320                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
15321 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
15322                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
15323 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
15324                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
15325 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
15326                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
15327 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
15328 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
15329 
15330 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x1514)
15331 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x1514)
15332 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x1514)
15333 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
15334 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
15335 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
15336 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
15337 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
15338                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
15339 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
15340                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
15341 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
15342                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
15343 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
15344                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
15345 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
15346 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
15347 
15348 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x1518)
15349 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x1518)
15350 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x1518)
15351 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
15352 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
15353 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
15354 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
15355 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
15356                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
15357 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
15358                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
15359 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
15360                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
15361 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
15362                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
15363 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
15364 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
15365 
15366 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x151c)
15367 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x151c)
15368 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                        (0x151c)
15369 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
15370 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
15371 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
15372 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
15373 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
15374                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
15375 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
15376                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
15377 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
15378                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
15379 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
15380                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
15381 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
15382 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
15383 
15384 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x1520)
15385 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x1520)
15386 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                        (0x1520)
15387 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
15388 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
15389 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
15390 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
15391 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
15392                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
15393 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
15394                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
15395 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
15396                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
15397 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
15398                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
15399 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
15400 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
15401 
15402 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ADDR(x)                                                             ((x) + 0x1524)
15403 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_PHYS(x)                                                             ((x) + 0x1524)
15404 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_OFFS                                                                (0x1524)
15405 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_RMSK                                                                0xffff003f
15406 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_POR                                                                 0x00000000
15407 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_POR_RMSK                                                            0xffffffff
15408 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ATTR                                                                             0x3
15409 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_IN(x)            \
15410                 in_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ADDR(x))
15411 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_INM(x, m)            \
15412                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ADDR(x), m)
15413 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_OUT(x, v)            \
15414                 out_dword(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ADDR(x),v)
15415 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_OUTM(x,m,v) \
15416                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_IN(x))
15417 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
15418 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
15419 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
15420 #define HWIO_WBM_R0_WBM2WBM_IN4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
15421 
15422 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0x1528)
15423 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0x1528)
15424 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_OFFS                                                             (0x1528)
15425 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_RMSK                                                             0xffffffff
15426 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_POR                                                              0x00000000
15427 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
15428 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ATTR                                                                          0x3
15429 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_IN(x)            \
15430                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ADDR(x))
15431 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_INM(x, m)            \
15432                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ADDR(x), m)
15433 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_OUT(x, v)            \
15434                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ADDR(x),v)
15435 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_OUTM(x,m,v) \
15436                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_IN(x))
15437 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
15438 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
15439 
15440 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0x152c)
15441 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0x152c)
15442 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_OFFS                                                             (0x152c)
15443 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_RMSK                                                               0xffffff
15444 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_POR                                                              0x00000000
15445 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
15446 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ATTR                                                                          0x3
15447 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_IN(x)            \
15448                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ADDR(x))
15449 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_INM(x, m)            \
15450                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ADDR(x), m)
15451 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_OUT(x, v)            \
15452                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ADDR(x),v)
15453 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_OUTM(x,m,v) \
15454                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_IN(x))
15455 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
15456 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
15457 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
15458 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
15459 
15460 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ADDR(x)                                                                ((x) + 0x1530)
15461 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_PHYS(x)                                                                ((x) + 0x1530)
15462 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_OFFS                                                                   (0x1530)
15463 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_RMSK                                                                       0xffff
15464 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_POR                                                                    0x00000000
15465 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_POR_RMSK                                                               0xffffffff
15466 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ATTR                                                                                0x3
15467 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_IN(x)            \
15468                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ADDR(x))
15469 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_INM(x, m)            \
15470                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ADDR(x), m)
15471 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_OUT(x, v)            \
15472                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ADDR(x),v)
15473 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_OUTM(x,m,v) \
15474                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_IN(x))
15475 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_RING_ID_BMSK                                                               0xff00
15476 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_RING_ID_SHFT                                                                    8
15477 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
15478 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_ID_ENTRY_SIZE_SHFT                                                                 0
15479 
15480 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_ADDR(x)                                                            ((x) + 0x1534)
15481 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_PHYS(x)                                                            ((x) + 0x1534)
15482 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_OFFS                                                               (0x1534)
15483 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_RMSK                                                               0xffffffff
15484 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_POR                                                                0x00000000
15485 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_POR_RMSK                                                           0xffffffff
15486 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_ATTR                                                                            0x1
15487 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_IN(x)            \
15488                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_ADDR(x))
15489 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_INM(x, m)            \
15490                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_ADDR(x), m)
15491 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
15492 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
15493 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
15494 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
15495 
15496 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADDR(x)                                                              ((x) + 0x1538)
15497 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_PHYS(x)                                                              ((x) + 0x1538)
15498 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_OFFS                                                                 (0x1538)
15499 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_RMSK                                                                  0x7ffffff
15500 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_POR                                                                  0x00000080
15501 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_POR_RMSK                                                             0xffffffff
15502 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ATTR                                                                              0x3
15503 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_IN(x)            \
15504                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADDR(x))
15505 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_INM(x, m)            \
15506                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADDR(x), m)
15507 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_OUT(x, v)            \
15508                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADDR(x),v)
15509 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_OUTM(x,m,v) \
15510                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_IN(x))
15511 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
15512 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
15513 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
15514 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_LOOP_CNT_SHFT                                                                22
15515 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
15516 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SPARE_CONTROL_SHFT                                                           14
15517 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
15518 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
15519 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
15520 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
15521 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
15522 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
15523 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
15524 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SRNG_ENABLE_SHFT                                                              6
15525 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
15526 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
15527 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
15528 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
15529 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
15530 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
15531 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
15532 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_SECURITY_BIT_SHFT                                                             2
15533 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
15534 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
15535 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
15536 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
15537 
15538 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0x153c)
15539 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0x153c)
15540 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_OFFS                                                          (0x153c)
15541 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
15542 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_POR                                                           0x00000000
15543 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
15544 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ATTR                                                                       0x3
15545 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_IN(x)            \
15546                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ADDR(x))
15547 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_INM(x, m)            \
15548                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ADDR(x), m)
15549 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_OUT(x, v)            \
15550                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ADDR(x),v)
15551 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_OUTM(x,m,v) \
15552                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_IN(x))
15553 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
15554 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
15555 
15556 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0x1540)
15557 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0x1540)
15558 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_OFFS                                                          (0x1540)
15559 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_RMSK                                                                0xff
15560 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_POR                                                           0x00000000
15561 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
15562 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ATTR                                                                       0x3
15563 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_IN(x)            \
15564                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ADDR(x))
15565 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_INM(x, m)            \
15566                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ADDR(x), m)
15567 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_OUT(x, v)            \
15568                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ADDR(x),v)
15569 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_OUTM(x,m,v) \
15570                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_IN(x))
15571 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
15572 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
15573 
15574 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0x154c)
15575 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0x154c)
15576 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_OFFS                                                   (0x154c)
15577 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
15578 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
15579 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
15580 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
15581 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_IN(x)            \
15582                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x))
15583 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_INM(x, m)            \
15584                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x), m)
15585 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
15586                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x),v)
15587 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
15588                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_IN(x))
15589 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
15590 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
15591 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
15592 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
15593 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
15594 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
15595 
15596 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0x1550)
15597 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0x1550)
15598 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_OFFS                                                  (0x1550)
15599 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
15600 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
15601 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
15602 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
15603 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_IN(x)            \
15604                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x))
15605 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_INM(x, m)            \
15606                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x), m)
15607 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
15608 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
15609 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
15610 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
15611 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
15612 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
15613 
15614 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0x1554)
15615 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0x1554)
15616 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0x1554)
15617 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
15618 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
15619 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
15620 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
15621 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_IN(x)            \
15622                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x))
15623 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
15624                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
15625 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
15626                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
15627 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
15628                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_IN(x))
15629 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
15630 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
15631 
15632 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0x1570)
15633 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0x1570)
15634 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_OFFS                                                        (0x1570)
15635 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
15636 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_POR                                                         0x00000000
15637 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
15638 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
15639 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_IN(x)            \
15640                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR(x))
15641 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_INM(x, m)            \
15642                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR(x), m)
15643 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_OUT(x, v)            \
15644                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR(x),v)
15645 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
15646                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_IN(x))
15647 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
15648 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
15649 
15650 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0x1574)
15651 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0x1574)
15652 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_OFFS                                                        (0x1574)
15653 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
15654 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_POR                                                         0x00000000
15655 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
15656 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
15657 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_IN(x)            \
15658                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR(x))
15659 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_INM(x, m)            \
15660                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR(x), m)
15661 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_OUT(x, v)            \
15662                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR(x),v)
15663 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
15664                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_IN(x))
15665 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
15666 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
15667 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
15668 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
15669 
15670 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0x1578)
15671 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0x1578)
15672 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_OFFS                                                            (0x1578)
15673 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_RMSK                                                            0xffffffff
15674 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_POR                                                             0x00000000
15675 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
15676 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ATTR                                                                         0x3
15677 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_IN(x)            \
15678                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ADDR(x))
15679 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_INM(x, m)            \
15680                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ADDR(x), m)
15681 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_OUT(x, v)            \
15682                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ADDR(x),v)
15683 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_OUTM(x,m,v) \
15684                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_IN(x))
15685 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
15686 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI1_DATA_VALUE_SHFT                                                               0
15687 
15688 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0x157c)
15689 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0x157c)
15690 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0x157c)
15691 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
15692 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
15693 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
15694 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
15695 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_IN(x)            \
15696                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x))
15697 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
15698                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
15699 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
15700                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
15701 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
15702                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_IN(x))
15703 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
15704 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
15705 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
15706 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
15707 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
15708 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
15709 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
15710 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
15711 
15712 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0x1580)
15713 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0x1580)
15714 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_OFFS                                                        (0x1580)
15715 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
15716 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_POR                                                         0x00000000
15717 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
15718 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
15719 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_IN(x)            \
15720                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR(x))
15721 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_INM(x, m)            \
15722                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR(x), m)
15723 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_OUT(x, v)            \
15724                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR(x),v)
15725 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
15726                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_IN(x))
15727 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
15728 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
15729 
15730 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0x1584)
15731 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0x1584)
15732 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_OFFS                                                        (0x1584)
15733 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
15734 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_POR                                                         0x00000000
15735 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
15736 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
15737 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_IN(x)            \
15738                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR(x))
15739 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_INM(x, m)            \
15740                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR(x), m)
15741 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_OUT(x, v)            \
15742                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR(x),v)
15743 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
15744                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_IN(x))
15745 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
15746 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
15747 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
15748 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
15749 
15750 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0x1588)
15751 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0x1588)
15752 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_OFFS                                                            (0x1588)
15753 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_RMSK                                                            0xffffffff
15754 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_POR                                                             0x00000000
15755 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
15756 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ATTR                                                                         0x3
15757 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_IN(x)            \
15758                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ADDR(x))
15759 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_INM(x, m)            \
15760                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ADDR(x), m)
15761 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_OUT(x, v)            \
15762                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ADDR(x),v)
15763 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_OUTM(x,m,v) \
15764                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_IN(x))
15765 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
15766 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MSI2_DATA_VALUE_SHFT                                                               0
15767 
15768 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0x1598)
15769 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0x1598)
15770 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_OFFS                                                      (0x1598)
15771 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
15772 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
15773 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
15774 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
15775 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_IN(x)            \
15776                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x))
15777 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
15778                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
15779 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
15780                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
15781 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
15782                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_IN(x))
15783 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
15784 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
15785 
15786 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ADDR(x)                                                      ((x) + 0x159c)
15787 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_PHYS(x)                                                      ((x) + 0x159c)
15788 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_OFFS                                                         (0x159c)
15789 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_RMSK                                                         0xffffffff
15790 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_POR                                                          0x00000000
15791 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_POR_RMSK                                                     0xffffffff
15792 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ATTR                                                                      0x3
15793 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_IN(x)            \
15794                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ADDR(x))
15795 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_INM(x, m)            \
15796                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ADDR(x), m)
15797 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_OUT(x, v)            \
15798                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ADDR(x),v)
15799 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_OUTM(x,m,v) \
15800                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_IN(x))
15801 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                              0xffff0000
15802 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                      16
15803 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                          0x8000
15804 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                              15
15805 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                   0x7e00
15806 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                        9
15807 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                               0x180
15808 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                   7
15809 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                     0x70
15810 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                        4
15811 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                   0xf
15812 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                     0
15813 
15814 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                       ((x) + 0x15a0)
15815 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                       ((x) + 0x15a0)
15816 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                          (0x15a0)
15817 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                              0xffff
15818 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                           0x00000000
15819 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                      0xffffffff
15820 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                       0x3
15821 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
15822                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
15823 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
15824                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
15825 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
15826                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
15827 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
15828                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
15829 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                      0xffff
15830 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                           0
15831 
15832 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                   ((x) + 0x15a4)
15833 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                   ((x) + 0x15a4)
15834 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                      (0x15a4)
15835 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                      0xffffffff
15836 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                       0x00000000
15837 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                  0xffffffff
15838 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                   0x3
15839 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
15840                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
15841 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
15842                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
15843 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
15844                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
15845 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
15846                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
15847 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                0xffffffff
15848 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                         0
15849 
15850 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                   ((x) + 0x15a8)
15851 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                   ((x) + 0x15a8)
15852 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                      (0x15a8)
15853 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                            0xff
15854 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                       0x00000000
15855 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                  0xffffffff
15856 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                   0x3
15857 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
15858                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
15859 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
15860                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
15861 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
15862                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
15863 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
15864                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
15865 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                      0xff
15866 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                         0
15867 
15868 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                    ((x) + 0x15ac)
15869 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                    ((x) + 0x15ac)
15870 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                       (0x15ac)
15871 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                       0xffffffff
15872 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                        0x00000000
15873 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                   0xffffffff
15874 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                    0x3
15875 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
15876                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
15877 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
15878                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
15879 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
15880                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
15881 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
15882                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
15883 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                 0xffffffff
15884 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                          0
15885 
15886 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                    ((x) + 0x15b0)
15887 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                    ((x) + 0x15b0)
15888 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                       (0x15b0)
15889 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                             0xff
15890 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                        0x00000000
15891 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                   0xffffffff
15892 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                    0x3
15893 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
15894                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
15895 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
15896                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
15897 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
15898                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
15899 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
15900                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
15901 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                       0xff
15902 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                          0
15903 
15904 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ADDR(x)                                                            ((x) + 0x15b4)
15905 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_PHYS(x)                                                            ((x) + 0x15b4)
15906 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_OFFS                                                               (0x15b4)
15907 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_RMSK                                                               0xffff003f
15908 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_POR                                                                0x00000000
15909 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_POR_RMSK                                                           0xffffffff
15910 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ATTR                                                                            0x3
15911 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_IN(x)            \
15912                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ADDR(x))
15913 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_INM(x, m)            \
15914                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ADDR(x), m)
15915 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_OUT(x, v)            \
15916                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ADDR(x),v)
15917 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_OUTM(x,m,v) \
15918                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_IN(x))
15919 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
15920 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
15921 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
15922 #define HWIO_WBM_R0_WBM2WBM_OUT3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
15923 
15924 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0x15b8)
15925 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0x15b8)
15926 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_OFFS                                                             (0x15b8)
15927 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_RMSK                                                             0xffffffff
15928 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_POR                                                              0x00000000
15929 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
15930 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ATTR                                                                          0x3
15931 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_IN(x)            \
15932                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ADDR(x))
15933 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_INM(x, m)            \
15934                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ADDR(x), m)
15935 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_OUT(x, v)            \
15936                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ADDR(x),v)
15937 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_OUTM(x,m,v) \
15938                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_IN(x))
15939 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
15940 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
15941 
15942 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0x15bc)
15943 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0x15bc)
15944 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_OFFS                                                             (0x15bc)
15945 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_RMSK                                                               0xffffff
15946 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_POR                                                              0x00000000
15947 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
15948 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ATTR                                                                          0x3
15949 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_IN(x)            \
15950                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ADDR(x))
15951 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_INM(x, m)            \
15952                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ADDR(x), m)
15953 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_OUT(x, v)            \
15954                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ADDR(x),v)
15955 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_OUTM(x,m,v) \
15956                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_IN(x))
15957 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xffff00
15958 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
15959 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
15960 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
15961 
15962 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ADDR(x)                                                                ((x) + 0x15c0)
15963 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_PHYS(x)                                                                ((x) + 0x15c0)
15964 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_OFFS                                                                   (0x15c0)
15965 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_RMSK                                                                       0xffff
15966 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_POR                                                                    0x00000000
15967 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_POR_RMSK                                                               0xffffffff
15968 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ATTR                                                                                0x3
15969 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_IN(x)            \
15970                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ADDR(x))
15971 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_INM(x, m)            \
15972                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ADDR(x), m)
15973 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_OUT(x, v)            \
15974                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ADDR(x),v)
15975 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_OUTM(x,m,v) \
15976                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_IN(x))
15977 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_RING_ID_BMSK                                                               0xff00
15978 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_RING_ID_SHFT                                                                    8
15979 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
15980 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_ID_ENTRY_SIZE_SHFT                                                                 0
15981 
15982 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_ADDR(x)                                                            ((x) + 0x15c4)
15983 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_PHYS(x)                                                            ((x) + 0x15c4)
15984 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_OFFS                                                               (0x15c4)
15985 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_RMSK                                                               0xffffffff
15986 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_POR                                                                0x00000000
15987 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_POR_RMSK                                                           0xffffffff
15988 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_ATTR                                                                            0x1
15989 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_IN(x)            \
15990                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_ADDR(x))
15991 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_INM(x, m)            \
15992                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_ADDR(x), m)
15993 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
15994 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
15995 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
15996 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
15997 
15998 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADDR(x)                                                              ((x) + 0x15c8)
15999 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_PHYS(x)                                                              ((x) + 0x15c8)
16000 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_OFFS                                                                 (0x15c8)
16001 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_RMSK                                                                  0x7ffffff
16002 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_POR                                                                  0x00000080
16003 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_POR_RMSK                                                             0xffffffff
16004 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ATTR                                                                              0x3
16005 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_IN(x)            \
16006                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADDR(x))
16007 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_INM(x, m)            \
16008                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADDR(x), m)
16009 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_OUT(x, v)            \
16010                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADDR(x),v)
16011 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_OUTM(x,m,v) \
16012                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_IN(x))
16013 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                          0x4000000
16014 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                 26
16015 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_LOOP_CNT_BMSK                                                         0x3c00000
16016 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_LOOP_CNT_SHFT                                                                22
16017 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
16018 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SPARE_CONTROL_SHFT                                                           14
16019 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
16020 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
16021 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
16022 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
16023 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
16024 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
16025 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
16026 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SRNG_ENABLE_SHFT                                                              6
16027 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
16028 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
16029 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
16030 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
16031 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
16032 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
16033 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
16034 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_SECURITY_BIT_SHFT                                                             2
16035 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
16036 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
16037 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
16038 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
16039 
16040 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ADDR(x)                                                       ((x) + 0x15cc)
16041 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_PHYS(x)                                                       ((x) + 0x15cc)
16042 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_OFFS                                                          (0x15cc)
16043 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_RMSK                                                          0xffffffff
16044 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_POR                                                           0x00000000
16045 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_POR_RMSK                                                      0xffffffff
16046 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ATTR                                                                       0x3
16047 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_IN(x)            \
16048                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ADDR(x))
16049 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_INM(x, m)            \
16050                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ADDR(x), m)
16051 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_OUT(x, v)            \
16052                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ADDR(x),v)
16053 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_OUTM(x,m,v) \
16054                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_IN(x))
16055 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
16056 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                              0
16057 
16058 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ADDR(x)                                                       ((x) + 0x15d0)
16059 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_PHYS(x)                                                       ((x) + 0x15d0)
16060 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_OFFS                                                          (0x15d0)
16061 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_RMSK                                                                0xff
16062 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_POR                                                           0x00000000
16063 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_POR_RMSK                                                      0xffffffff
16064 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ATTR                                                                       0x3
16065 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_IN(x)            \
16066                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ADDR(x))
16067 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_INM(x, m)            \
16068                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ADDR(x), m)
16069 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_OUT(x, v)            \
16070                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ADDR(x),v)
16071 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_OUTM(x,m,v) \
16072                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_IN(x))
16073 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                           0xff
16074 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                              0
16075 
16076 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x)                                                ((x) + 0x15dc)
16077 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_PHYS(x)                                                ((x) + 0x15dc)
16078 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_OFFS                                                   (0x15dc)
16079 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_RMSK                                                   0xffffffff
16080 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_POR                                                    0x00000000
16081 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_POR_RMSK                                               0xffffffff
16082 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ATTR                                                                0x3
16083 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_IN(x)            \
16084                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x))
16085 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_INM(x, m)            \
16086                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x), m)
16087 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
16088                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x),v)
16089 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
16090                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_IN(x))
16091 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                         0xffff0000
16092 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                 16
16093 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                     0x8000
16094 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                         15
16095 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                               0x7fff
16096 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                    0
16097 
16098 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x)                                               ((x) + 0x15e0)
16099 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_PHYS(x)                                               ((x) + 0x15e0)
16100 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_OFFS                                                  (0x15e0)
16101 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_RMSK                                                  0xffffffff
16102 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_POR                                                   0x00000000
16103 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_POR_RMSK                                              0xffffffff
16104 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_ATTR                                                               0x1
16105 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_IN(x)            \
16106                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x))
16107 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_INM(x, m)            \
16108                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x), m)
16109 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
16110 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
16111 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                            0x8000
16112 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                15
16113 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
16114 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
16115 
16116 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                             ((x) + 0x15e4)
16117 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                             ((x) + 0x15e4)
16118 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_OFFS                                                (0x15e4)
16119 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_RMSK                                                     0x3ff
16120 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_POR                                                 0x00000000
16121 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                            0xffffffff
16122 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ATTR                                                             0x3
16123 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_IN(x)            \
16124                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x))
16125 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
16126                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
16127 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
16128                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
16129 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
16130                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_IN(x))
16131 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                   0x3ff
16132 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                       0
16133 
16134 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0x1600)
16135 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0x1600)
16136 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_OFFS                                                        (0x1600)
16137 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
16138 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_POR                                                         0x00000000
16139 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
16140 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
16141 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_IN(x)            \
16142                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR(x))
16143 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_INM(x, m)            \
16144                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR(x), m)
16145 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_OUT(x, v)            \
16146                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR(x),v)
16147 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
16148                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_IN(x))
16149 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
16150 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
16151 
16152 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0x1604)
16153 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0x1604)
16154 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_OFFS                                                        (0x1604)
16155 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
16156 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_POR                                                         0x00000000
16157 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
16158 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
16159 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_IN(x)            \
16160                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR(x))
16161 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_INM(x, m)            \
16162                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR(x), m)
16163 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_OUT(x, v)            \
16164                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR(x),v)
16165 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
16166                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_IN(x))
16167 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
16168 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
16169 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
16170 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
16171 
16172 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0x1608)
16173 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0x1608)
16174 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_OFFS                                                            (0x1608)
16175 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_RMSK                                                            0xffffffff
16176 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_POR                                                             0x00000000
16177 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
16178 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ATTR                                                                         0x3
16179 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_IN(x)            \
16180                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ADDR(x))
16181 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_INM(x, m)            \
16182                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ADDR(x), m)
16183 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_OUT(x, v)            \
16184                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ADDR(x),v)
16185 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_OUTM(x,m,v) \
16186                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_IN(x))
16187 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
16188 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI1_DATA_VALUE_SHFT                                                               0
16189 
16190 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x)                                               ((x) + 0x160c)
16191 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_PHYS(x)                                               ((x) + 0x160c)
16192 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_OFFS                                                  (0x160c)
16193 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_RMSK                                                  0xffc0ffff
16194 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_POR                                                   0x00000000
16195 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_POR_RMSK                                              0xffffffff
16196 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ATTR                                                               0x3
16197 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_IN(x)            \
16198                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x))
16199 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
16200                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
16201 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
16202                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
16203 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
16204                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_IN(x))
16205 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                       0xff000000
16206 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                               24
16207 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                        0x800000
16208 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                              23
16209 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                      0x400000
16210 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                            22
16211 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                       0xffff
16212 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                            0
16213 
16214 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR(x)                                                     ((x) + 0x1610)
16215 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_PHYS(x)                                                     ((x) + 0x1610)
16216 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_OFFS                                                        (0x1610)
16217 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_RMSK                                                        0xffffffff
16218 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_POR                                                         0x00000000
16219 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_POR_RMSK                                                    0xffffffff
16220 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ATTR                                                                     0x3
16221 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_IN(x)            \
16222                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR(x))
16223 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_INM(x, m)            \
16224                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR(x), m)
16225 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_OUT(x, v)            \
16226                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR(x),v)
16227 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
16228                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_IN(x))
16229 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR_BMSK                                                   0xffffffff
16230 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_LSB_ADDR_SHFT                                                            0
16231 
16232 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR(x)                                                     ((x) + 0x1614)
16233 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_PHYS(x)                                                     ((x) + 0x1614)
16234 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_OFFS                                                        (0x1614)
16235 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_RMSK                                                             0x1ff
16236 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_POR                                                         0x00000000
16237 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_POR_RMSK                                                    0xffffffff
16238 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ATTR                                                                     0x3
16239 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_IN(x)            \
16240                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR(x))
16241 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_INM(x, m)            \
16242                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR(x), m)
16243 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_OUT(x, v)            \
16244                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR(x),v)
16245 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
16246                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_IN(x))
16247 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                 0x100
16248 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                     8
16249 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR_BMSK                                                         0xff
16250 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_BASE_MSB_ADDR_SHFT                                                            0
16251 
16252 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ADDR(x)                                                         ((x) + 0x1618)
16253 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_PHYS(x)                                                         ((x) + 0x1618)
16254 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_OFFS                                                            (0x1618)
16255 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_RMSK                                                            0xffffffff
16256 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_POR                                                             0x00000000
16257 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_POR_RMSK                                                        0xffffffff
16258 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ATTR                                                                         0x3
16259 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_IN(x)            \
16260                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ADDR(x))
16261 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_INM(x, m)            \
16262                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ADDR(x), m)
16263 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_OUT(x, v)            \
16264                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ADDR(x),v)
16265 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_OUTM(x,m,v) \
16266                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_IN(x))
16267 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_VALUE_BMSK                                                      0xffffffff
16268 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MSI2_DATA_VALUE_SHFT                                                               0
16269 
16270 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0x1628)
16271 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0x1628)
16272 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_OFFS                                                      (0x1628)
16273 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
16274 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
16275 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
16276 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
16277 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_IN(x)            \
16278                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x))
16279 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
16280                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
16281 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
16282                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
16283 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
16284                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_IN(x))
16285 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
16286 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
16287 
16288 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ADDR(x)                                                      ((x) + 0x162c)
16289 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_PHYS(x)                                                      ((x) + 0x162c)
16290 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_OFFS                                                         (0x162c)
16291 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_RMSK                                                         0xffffffff
16292 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_POR                                                          0x00000000
16293 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_POR_RMSK                                                     0xffffffff
16294 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ATTR                                                                      0x3
16295 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_IN(x)            \
16296                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ADDR(x))
16297 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_INM(x, m)            \
16298                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ADDR(x), m)
16299 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_OUT(x, v)            \
16300                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ADDR(x),v)
16301 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_OUTM(x,m,v) \
16302                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_IN(x))
16303 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                              0xffff0000
16304 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                      16
16305 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                          0x8000
16306 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                              15
16307 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                   0x7e00
16308 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                        9
16309 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                               0x180
16310 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                   7
16311 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                     0x70
16312 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                        4
16313 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                   0xf
16314 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                     0
16315 
16316 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                       ((x) + 0x1630)
16317 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                       ((x) + 0x1630)
16318 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                          (0x1630)
16319 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                              0xffff
16320 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                           0x00000000
16321 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                      0xffffffff
16322 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                       0x3
16323 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
16324                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
16325 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
16326                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
16327 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
16328                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
16329 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
16330                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
16331 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                      0xffff
16332 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                           0
16333 
16334 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                   ((x) + 0x1634)
16335 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                   ((x) + 0x1634)
16336 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                      (0x1634)
16337 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                      0xffffffff
16338 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                       0x00000000
16339 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                  0xffffffff
16340 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                   0x3
16341 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
16342                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
16343 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
16344                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
16345 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
16346                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
16347 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
16348                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
16349 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                0xffffffff
16350 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                         0
16351 
16352 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                   ((x) + 0x1638)
16353 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                   ((x) + 0x1638)
16354 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                      (0x1638)
16355 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                            0xff
16356 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                       0x00000000
16357 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                  0xffffffff
16358 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                   0x3
16359 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
16360                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
16361 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
16362                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
16363 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
16364                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
16365 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
16366                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
16367 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                      0xff
16368 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                         0
16369 
16370 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                    ((x) + 0x163c)
16371 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                    ((x) + 0x163c)
16372 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                       (0x163c)
16373 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                       0xffffffff
16374 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                        0x00000000
16375 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                   0xffffffff
16376 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                    0x3
16377 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
16378                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
16379 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
16380                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
16381 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
16382                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
16383 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
16384                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
16385 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                 0xffffffff
16386 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                          0
16387 
16388 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                    ((x) + 0x1640)
16389 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                    ((x) + 0x1640)
16390 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                       (0x1640)
16391 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                             0xff
16392 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                        0x00000000
16393 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                   0xffffffff
16394 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                    0x3
16395 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
16396                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
16397 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
16398                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
16399 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
16400                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
16401 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
16402                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
16403 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                       0xff
16404 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                          0
16405 
16406 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ADDR(x)                                                            ((x) + 0x1644)
16407 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_PHYS(x)                                                            ((x) + 0x1644)
16408 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_OFFS                                                               (0x1644)
16409 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_RMSK                                                               0xffff003f
16410 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_POR                                                                0x00000000
16411 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_POR_RMSK                                                           0xffffffff
16412 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ATTR                                                                            0x3
16413 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_IN(x)            \
16414                 in_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ADDR(x))
16415 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_INM(x, m)            \
16416                 in_dword_masked(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ADDR(x), m)
16417 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_OUT(x, v)            \
16418                 out_dword(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ADDR(x),v)
16419 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_OUTM(x,m,v) \
16420                 out_dword_masked_ns(HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_ADDR(x),m,v,HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_IN(x))
16421 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
16422 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
16423 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
16424 #define HWIO_WBM_R0_WBM2WBM_OUT4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
16425 
16426 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_ADDR(x)                                                          ((x) + 0x1648)
16427 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_PHYS(x)                                                          ((x) + 0x1648)
16428 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_OFFS                                                             (0x1648)
16429 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_RMSK                                                                  0xfbf
16430 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_POR                                                              0x00000000
16431 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_POR_RMSK                                                         0xffffffff
16432 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_ATTR                                                                          0x1
16433 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_IN(x)            \
16434                 in_dword(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_ADDR(x))
16435 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_INM(x, m)            \
16436                 in_dword_masked(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_ADDR(x), m)
16437 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                     0xf80
16438 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                         7
16439 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                            0x3f
16440 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                               0
16441 
16442 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ADDR(x)                                                          ((x) + 0x164c)
16443 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_PHYS(x)                                                          ((x) + 0x164c)
16444 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_OFFS                                                             (0x164c)
16445 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_RMSK                                                                   0x3f
16446 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_POR                                                              0x00000000
16447 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_POR_RMSK                                                         0xffffffff
16448 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ATTR                                                                          0x3
16449 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_IN(x)            \
16450                 in_dword(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ADDR(x))
16451 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_INM(x, m)            \
16452                 in_dword_masked(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ADDR(x), m)
16453 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_OUT(x, v)            \
16454                 out_dword(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ADDR(x),v)
16455 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
16456                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_IN(x))
16457 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                            0x3e
16458 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                               1
16459 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                           0x1
16460 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                             0
16461 
16462 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_ADDR(x)                                                        ((x) + 0x1650)
16463 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_PHYS(x)                                                        ((x) + 0x1650)
16464 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_OFFS                                                           (0x1650)
16465 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_RMSK                                                           0xffffffff
16466 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_POR                                                            0x00000000
16467 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_POR_RMSK                                                       0xffffffff
16468 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_ATTR                                                                        0x1
16469 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_IN(x)            \
16470                 in_dword(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_ADDR(x))
16471 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_INM(x, m)            \
16472                 in_dword_masked(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_ADDR(x), m)
16473 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                   0xffffffff
16474 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                            0
16475 
16476 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_ADDR(x)                                                        ((x) + 0x1654)
16477 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_PHYS(x)                                                        ((x) + 0x1654)
16478 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_OFFS                                                           (0x1654)
16479 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_RMSK                                                           0xffffffff
16480 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_POR                                                            0x00000000
16481 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_POR_RMSK                                                       0xffffffff
16482 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_ATTR                                                                        0x1
16483 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_IN(x)            \
16484                 in_dword(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_ADDR(x))
16485 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_INM(x, m)            \
16486                 in_dword_masked(HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_ADDR(x), m)
16487 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                   0xffffffff
16488 #define HWIO_WBM_R0_MLO_OUT3_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                            0
16489 
16490 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_ADDR(x)                                                          ((x) + 0x1658)
16491 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_PHYS(x)                                                          ((x) + 0x1658)
16492 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_OFFS                                                             (0x1658)
16493 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_RMSK                                                                  0xfbf
16494 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_POR                                                              0x00000000
16495 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_POR_RMSK                                                         0xffffffff
16496 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_ATTR                                                                          0x1
16497 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_IN(x)            \
16498                 in_dword(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_ADDR(x))
16499 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_INM(x, m)            \
16500                 in_dword_masked(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_ADDR(x), m)
16501 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_INTERNAL_PTR_BMSK                                                     0xf80
16502 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_INTERNAL_PTR_SHFT                                                         7
16503 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_UD_CNT_BMSK                                                            0x3f
16504 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_DETAILS_UD_CNT_SHFT                                                               0
16505 
16506 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ADDR(x)                                                          ((x) + 0x165c)
16507 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_PHYS(x)                                                          ((x) + 0x165c)
16508 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_OFFS                                                             (0x165c)
16509 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_RMSK                                                                   0x3f
16510 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_POR                                                              0x00000000
16511 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_POR_RMSK                                                         0xffffffff
16512 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ATTR                                                                          0x3
16513 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_IN(x)            \
16514                 in_dword(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ADDR(x))
16515 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_INM(x, m)            \
16516                 in_dword_masked(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ADDR(x), m)
16517 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_OUT(x, v)            \
16518                 out_dword(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ADDR(x),v)
16519 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_OUTM(x,m,v) \
16520                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_IN(x))
16521 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_RD_PTR_BMSK                                                            0x3e
16522 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_RD_PTR_SHFT                                                               1
16523 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_RD_VALID_BMSK                                                           0x1
16524 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_CTRL_RD_VALID_SHFT                                                             0
16525 
16526 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_ADDR(x)                                                        ((x) + 0x1660)
16527 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_PHYS(x)                                                        ((x) + 0x1660)
16528 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_OFFS                                                           (0x1660)
16529 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_RMSK                                                           0xffffffff
16530 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_POR                                                            0x00000000
16531 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_POR_RMSK                                                       0xffffffff
16532 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_ATTR                                                                        0x1
16533 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_IN(x)            \
16534                 in_dword(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_ADDR(x))
16535 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_INM(x, m)            \
16536                 in_dword_masked(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_ADDR(x), m)
16537 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_RD_DATA_BMSK                                                   0xffffffff
16538 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_0_RD_DATA_SHFT                                                            0
16539 
16540 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_ADDR(x)                                                        ((x) + 0x1664)
16541 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_PHYS(x)                                                        ((x) + 0x1664)
16542 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_OFFS                                                           (0x1664)
16543 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_RMSK                                                           0xffffffff
16544 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_POR                                                            0x00000000
16545 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_POR_RMSK                                                       0xffffffff
16546 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_ATTR                                                                        0x1
16547 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_IN(x)            \
16548                 in_dword(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_ADDR(x))
16549 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_INM(x, m)            \
16550                 in_dword_masked(HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_ADDR(x), m)
16551 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_RD_DATA_BMSK                                                   0xffffffff
16552 #define HWIO_WBM_R0_MLO_OUT4_PROD_FIFO_RD_DATA_1_RD_DATA_SHFT                                                            0
16553 
16554 #define HWIO_WBM_R0_MLO_OUT3_CFG_ADDR(x)                                                                        ((x) + 0x1668)
16555 #define HWIO_WBM_R0_MLO_OUT3_CFG_PHYS(x)                                                                        ((x) + 0x1668)
16556 #define HWIO_WBM_R0_MLO_OUT3_CFG_OFFS                                                                           (0x1668)
16557 #define HWIO_WBM_R0_MLO_OUT3_CFG_RMSK                                                                                0x3ff
16558 #define HWIO_WBM_R0_MLO_OUT3_CFG_POR                                                                            0x00000019
16559 #define HWIO_WBM_R0_MLO_OUT3_CFG_POR_RMSK                                                                       0xffffffff
16560 #define HWIO_WBM_R0_MLO_OUT3_CFG_ATTR                                                                                        0x3
16561 #define HWIO_WBM_R0_MLO_OUT3_CFG_IN(x)            \
16562                 in_dword(HWIO_WBM_R0_MLO_OUT3_CFG_ADDR(x))
16563 #define HWIO_WBM_R0_MLO_OUT3_CFG_INM(x, m)            \
16564                 in_dword_masked(HWIO_WBM_R0_MLO_OUT3_CFG_ADDR(x), m)
16565 #define HWIO_WBM_R0_MLO_OUT3_CFG_OUT(x, v)            \
16566                 out_dword(HWIO_WBM_R0_MLO_OUT3_CFG_ADDR(x),v)
16567 #define HWIO_WBM_R0_MLO_OUT3_CFG_OUTM(x,m,v) \
16568                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT3_CFG_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT3_CFG_IN(x))
16569 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM2_BMSK                                                                           0x3c0
16570 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM2_SHFT                                                                               6
16571 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM2_ENABLE_BMSK                                                                     0x20
16572 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM2_ENABLE_SHFT                                                                        5
16573 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM1_BMSK                                                                            0x1e
16574 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM1_SHFT                                                                               1
16575 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM1_ENABLE_BMSK                                                                      0x1
16576 #define HWIO_WBM_R0_MLO_OUT3_CFG_RBM1_ENABLE_SHFT                                                                        0
16577 
16578 #define HWIO_WBM_R0_MLO_OUT4_CFG_ADDR(x)                                                                        ((x) + 0x166c)
16579 #define HWIO_WBM_R0_MLO_OUT4_CFG_PHYS(x)                                                                        ((x) + 0x166c)
16580 #define HWIO_WBM_R0_MLO_OUT4_CFG_OFFS                                                                           (0x166c)
16581 #define HWIO_WBM_R0_MLO_OUT4_CFG_RMSK                                                                                0x3ff
16582 #define HWIO_WBM_R0_MLO_OUT4_CFG_POR                                                                            0x0000001d
16583 #define HWIO_WBM_R0_MLO_OUT4_CFG_POR_RMSK                                                                       0xffffffff
16584 #define HWIO_WBM_R0_MLO_OUT4_CFG_ATTR                                                                                        0x3
16585 #define HWIO_WBM_R0_MLO_OUT4_CFG_IN(x)            \
16586                 in_dword(HWIO_WBM_R0_MLO_OUT4_CFG_ADDR(x))
16587 #define HWIO_WBM_R0_MLO_OUT4_CFG_INM(x, m)            \
16588                 in_dword_masked(HWIO_WBM_R0_MLO_OUT4_CFG_ADDR(x), m)
16589 #define HWIO_WBM_R0_MLO_OUT4_CFG_OUT(x, v)            \
16590                 out_dword(HWIO_WBM_R0_MLO_OUT4_CFG_ADDR(x),v)
16591 #define HWIO_WBM_R0_MLO_OUT4_CFG_OUTM(x,m,v) \
16592                 out_dword_masked_ns(HWIO_WBM_R0_MLO_OUT4_CFG_ADDR(x),m,v,HWIO_WBM_R0_MLO_OUT4_CFG_IN(x))
16593 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM2_BMSK                                                                           0x3c0
16594 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM2_SHFT                                                                               6
16595 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM2_ENABLE_BMSK                                                                     0x20
16596 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM2_ENABLE_SHFT                                                                        5
16597 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM1_BMSK                                                                            0x1e
16598 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM1_SHFT                                                                               1
16599 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM1_ENABLE_BMSK                                                                      0x1
16600 #define HWIO_WBM_R0_MLO_OUT4_CFG_RBM1_ENABLE_SHFT                                                                        0
16601 
16602 #define HWIO_WBM_R1_END_OF_TEST_CHECK_ADDR(x)                                                                   ((x) + 0x2000)
16603 #define HWIO_WBM_R1_END_OF_TEST_CHECK_PHYS(x)                                                                   ((x) + 0x2000)
16604 #define HWIO_WBM_R1_END_OF_TEST_CHECK_OFFS                                                                      (0x2000)
16605 #define HWIO_WBM_R1_END_OF_TEST_CHECK_RMSK                                                                             0x1
16606 #define HWIO_WBM_R1_END_OF_TEST_CHECK_POR                                                                       0x00000000
16607 #define HWIO_WBM_R1_END_OF_TEST_CHECK_POR_RMSK                                                                  0xffffffff
16608 #define HWIO_WBM_R1_END_OF_TEST_CHECK_ATTR                                                                                   0x3
16609 #define HWIO_WBM_R1_END_OF_TEST_CHECK_IN(x)            \
16610                 in_dword(HWIO_WBM_R1_END_OF_TEST_CHECK_ADDR(x))
16611 #define HWIO_WBM_R1_END_OF_TEST_CHECK_INM(x, m)            \
16612                 in_dword_masked(HWIO_WBM_R1_END_OF_TEST_CHECK_ADDR(x), m)
16613 #define HWIO_WBM_R1_END_OF_TEST_CHECK_OUT(x, v)            \
16614                 out_dword(HWIO_WBM_R1_END_OF_TEST_CHECK_ADDR(x),v)
16615 #define HWIO_WBM_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
16616                 out_dword_masked_ns(HWIO_WBM_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_WBM_R1_END_OF_TEST_CHECK_IN(x))
16617 #define HWIO_WBM_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                                      0x1
16618 #define HWIO_WBM_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                        0
16619 
16620 #define HWIO_WBM_R1_TESTBUS_CTRL_ADDR(x)                                                                        ((x) + 0x2004)
16621 #define HWIO_WBM_R1_TESTBUS_CTRL_PHYS(x)                                                                        ((x) + 0x2004)
16622 #define HWIO_WBM_R1_TESTBUS_CTRL_OFFS                                                                           (0x2004)
16623 #define HWIO_WBM_R1_TESTBUS_CTRL_RMSK                                                                                 0x3f
16624 #define HWIO_WBM_R1_TESTBUS_CTRL_POR                                                                            0x00000000
16625 #define HWIO_WBM_R1_TESTBUS_CTRL_POR_RMSK                                                                       0xffffffff
16626 #define HWIO_WBM_R1_TESTBUS_CTRL_ATTR                                                                                        0x3
16627 #define HWIO_WBM_R1_TESTBUS_CTRL_IN(x)            \
16628                 in_dword(HWIO_WBM_R1_TESTBUS_CTRL_ADDR(x))
16629 #define HWIO_WBM_R1_TESTBUS_CTRL_INM(x, m)            \
16630                 in_dword_masked(HWIO_WBM_R1_TESTBUS_CTRL_ADDR(x), m)
16631 #define HWIO_WBM_R1_TESTBUS_CTRL_OUT(x, v)            \
16632                 out_dword(HWIO_WBM_R1_TESTBUS_CTRL_ADDR(x),v)
16633 #define HWIO_WBM_R1_TESTBUS_CTRL_OUTM(x,m,v) \
16634                 out_dword_masked_ns(HWIO_WBM_R1_TESTBUS_CTRL_ADDR(x),m,v,HWIO_WBM_R1_TESTBUS_CTRL_IN(x))
16635 #define HWIO_WBM_R1_TESTBUS_CTRL_SELECT_WBM_BMSK                                                                      0x3f
16636 #define HWIO_WBM_R1_TESTBUS_CTRL_SELECT_WBM_SHFT                                                                         0
16637 
16638 #define HWIO_WBM_R1_TESTBUS_LOWER_ADDR(x)                                                                       ((x) + 0x2008)
16639 #define HWIO_WBM_R1_TESTBUS_LOWER_PHYS(x)                                                                       ((x) + 0x2008)
16640 #define HWIO_WBM_R1_TESTBUS_LOWER_OFFS                                                                          (0x2008)
16641 #define HWIO_WBM_R1_TESTBUS_LOWER_RMSK                                                                          0xffffffff
16642 #define HWIO_WBM_R1_TESTBUS_LOWER_POR                                                                           0x00000000
16643 #define HWIO_WBM_R1_TESTBUS_LOWER_POR_RMSK                                                                      0xffffffff
16644 #define HWIO_WBM_R1_TESTBUS_LOWER_ATTR                                                                                       0x1
16645 #define HWIO_WBM_R1_TESTBUS_LOWER_IN(x)            \
16646                 in_dword(HWIO_WBM_R1_TESTBUS_LOWER_ADDR(x))
16647 #define HWIO_WBM_R1_TESTBUS_LOWER_INM(x, m)            \
16648                 in_dword_masked(HWIO_WBM_R1_TESTBUS_LOWER_ADDR(x), m)
16649 #define HWIO_WBM_R1_TESTBUS_LOWER_VALUE_BMSK                                                                    0xffffffff
16650 #define HWIO_WBM_R1_TESTBUS_LOWER_VALUE_SHFT                                                                             0
16651 
16652 #define HWIO_WBM_R1_TESTBUS_HIGHER_ADDR(x)                                                                      ((x) + 0x200c)
16653 #define HWIO_WBM_R1_TESTBUS_HIGHER_PHYS(x)                                                                      ((x) + 0x200c)
16654 #define HWIO_WBM_R1_TESTBUS_HIGHER_OFFS                                                                         (0x200c)
16655 #define HWIO_WBM_R1_TESTBUS_HIGHER_RMSK                                                                               0xff
16656 #define HWIO_WBM_R1_TESTBUS_HIGHER_POR                                                                          0x00000000
16657 #define HWIO_WBM_R1_TESTBUS_HIGHER_POR_RMSK                                                                     0xffffffff
16658 #define HWIO_WBM_R1_TESTBUS_HIGHER_ATTR                                                                                      0x1
16659 #define HWIO_WBM_R1_TESTBUS_HIGHER_IN(x)            \
16660                 in_dword(HWIO_WBM_R1_TESTBUS_HIGHER_ADDR(x))
16661 #define HWIO_WBM_R1_TESTBUS_HIGHER_INM(x, m)            \
16662                 in_dword_masked(HWIO_WBM_R1_TESTBUS_HIGHER_ADDR(x), m)
16663 #define HWIO_WBM_R1_TESTBUS_HIGHER_VALUE_BMSK                                                                         0xff
16664 #define HWIO_WBM_R1_TESTBUS_HIGHER_VALUE_SHFT                                                                            0
16665 
16666 #define HWIO_WBM_R1_SM_STATES_IX_0_ADDR(x)                                                                      ((x) + 0x2010)
16667 #define HWIO_WBM_R1_SM_STATES_IX_0_PHYS(x)                                                                      ((x) + 0x2010)
16668 #define HWIO_WBM_R1_SM_STATES_IX_0_OFFS                                                                         (0x2010)
16669 #define HWIO_WBM_R1_SM_STATES_IX_0_RMSK                                                                         0x7fffffff
16670 #define HWIO_WBM_R1_SM_STATES_IX_0_POR                                                                          0x00000000
16671 #define HWIO_WBM_R1_SM_STATES_IX_0_POR_RMSK                                                                     0xffffffff
16672 #define HWIO_WBM_R1_SM_STATES_IX_0_ATTR                                                                                      0x1
16673 #define HWIO_WBM_R1_SM_STATES_IX_0_IN(x)            \
16674                 in_dword(HWIO_WBM_R1_SM_STATES_IX_0_ADDR(x))
16675 #define HWIO_WBM_R1_SM_STATES_IX_0_INM(x, m)            \
16676                 in_dword_masked(HWIO_WBM_R1_SM_STATES_IX_0_ADDR(x), m)
16677 #define HWIO_WBM_R1_SM_STATES_IX_0_SW2_BUFFER_P_STATE_BMSK                                                      0x60000000
16678 #define HWIO_WBM_R1_SM_STATES_IX_0_SW2_BUFFER_P_STATE_SHFT                                                              29
16679 #define HWIO_WBM_R1_SM_STATES_IX_0_SW1_BUFFER_P_STATE_BMSK                                                      0x18000000
16680 #define HWIO_WBM_R1_SM_STATES_IX_0_SW1_BUFFER_P_STATE_SHFT                                                              27
16681 #define HWIO_WBM_R1_SM_STATES_IX_0_SW0_BUFFER_P_STATE_BMSK                                                       0x6000000
16682 #define HWIO_WBM_R1_SM_STATES_IX_0_SW0_BUFFER_P_STATE_SHFT                                                              25
16683 #define HWIO_WBM_R1_SM_STATES_IX_0_FW_BUFFER_P_STATE_BMSK                                                        0x1800000
16684 #define HWIO_WBM_R1_SM_STATES_IX_0_FW_BUFFER_P_STATE_SHFT                                                               23
16685 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_DIST_P_STATE_BMSK                                                         0x600000
16686 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_DIST_P_STATE_SHFT                                                               21
16687 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_DIST_C_STATE_BMSK                                                         0x180000
16688 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_DIST_C_STATE_SHFT                                                               19
16689 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_DIST_P_STATE_BMSK                                                        0x60000
16690 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_DIST_P_STATE_SHFT                                                             17
16691 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_DIST_C_STATE_BMSK                                                        0x18000
16692 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_DIST_C_STATE_SHFT                                                             15
16693 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_IDLE_LIST_PROD_B_STATE_BMSK                                                 0x7000
16694 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_IDLE_LIST_PROD_B_STATE_SHFT                                                     12
16695 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_IDLE_LIST_PROD_P_STATE_BMSK                                                  0xc00
16696 #define HWIO_WBM_R1_SM_STATES_IX_0_LINK_IDLE_LIST_PROD_P_STATE_SHFT                                                     10
16697 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_IDLE_LIST_PROD_B_STATE_BMSK                                                0x380
16698 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_IDLE_LIST_PROD_B_STATE_SHFT                                                    7
16699 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_IDLE_LIST_PROD_P_STATE_BMSK                                                 0x60
16700 #define HWIO_WBM_R1_SM_STATES_IX_0_BUFFER_IDLE_LIST_PROD_P_STATE_SHFT                                                    5
16701 #define HWIO_WBM_R1_SM_STATES_IX_0_RLS_REQ_PARSE_P_STATE_BMSK                                                         0x1c
16702 #define HWIO_WBM_R1_SM_STATES_IX_0_RLS_REQ_PARSE_P_STATE_SHFT                                                            2
16703 #define HWIO_WBM_R1_SM_STATES_IX_0_RLS_REQ_PARSE_C_STATE_BMSK                                                          0x3
16704 #define HWIO_WBM_R1_SM_STATES_IX_0_RLS_REQ_PARSE_C_STATE_SHFT                                                            0
16705 
16706 #define HWIO_WBM_R1_SM_STATES_IX_1_ADDR(x)                                                                      ((x) + 0x2014)
16707 #define HWIO_WBM_R1_SM_STATES_IX_1_PHYS(x)                                                                      ((x) + 0x2014)
16708 #define HWIO_WBM_R1_SM_STATES_IX_1_OFFS                                                                         (0x2014)
16709 #define HWIO_WBM_R1_SM_STATES_IX_1_RMSK                                                                         0xffffffff
16710 #define HWIO_WBM_R1_SM_STATES_IX_1_POR                                                                          0x00000000
16711 #define HWIO_WBM_R1_SM_STATES_IX_1_POR_RMSK                                                                     0xffffffff
16712 #define HWIO_WBM_R1_SM_STATES_IX_1_ATTR                                                                                      0x1
16713 #define HWIO_WBM_R1_SM_STATES_IX_1_IN(x)            \
16714                 in_dword(HWIO_WBM_R1_SM_STATES_IX_1_ADDR(x))
16715 #define HWIO_WBM_R1_SM_STATES_IX_1_INM(x, m)            \
16716                 in_dword_masked(HWIO_WBM_R1_SM_STATES_IX_1_ADDR(x), m)
16717 #define HWIO_WBM_R1_SM_STATES_IX_1_SW4_BUFFER_P_STATE_BMSK                                                      0xc0000000
16718 #define HWIO_WBM_R1_SM_STATES_IX_1_SW4_BUFFER_P_STATE_SHFT                                                              30
16719 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_DIST_NULL_PTR_BMSK                                                 0x20000000
16720 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_DIST_NULL_PTR_SHFT                                                         29
16721 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_DIST_NULL_PTR_BMSK                                                  0x10000000
16722 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_DIST_NULL_PTR_SHFT                                                          28
16723 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SCAT_SRNG_C_STATE_BMSK                                              0xe000000
16724 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SCAT_SRNG_C_STATE_SHFT                                                     25
16725 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SCAT_SRNG_P_STATE_BMSK                                              0x1c00000
16726 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SCAT_SRNG_P_STATE_SHFT                                                     22
16727 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SCAT_SRNG_C_STATE_BMSK                                                0x380000
16728 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SCAT_SRNG_C_STATE_SHFT                                                      19
16729 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SCAT_SRNG_P_STATE_BMSK                                                 0x70000
16730 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SCAT_SRNG_P_STATE_SHFT                                                      16
16731 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SRNG_C_STATE_BMSK                                                      0xe000
16732 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SRNG_C_STATE_SHFT                                                          13
16733 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SRNG_P_STATE_BMSK                                                      0x1c00
16734 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_LINK_SRNG_P_STATE_SHFT                                                          10
16735 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SRNG_C_STATE_BMSK                                                        0x380
16736 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SRNG_C_STATE_SHFT                                                            7
16737 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SRNG_P_STATE_BMSK                                                         0x70
16738 #define HWIO_WBM_R1_SM_STATES_IX_1_IDLE_BUF_SRNG_P_STATE_SHFT                                                            4
16739 #define HWIO_WBM_R1_SM_STATES_IX_1_LINK_ZERO_OUT_STATE_BMSK                                                            0xc
16740 #define HWIO_WBM_R1_SM_STATES_IX_1_LINK_ZERO_OUT_STATE_SHFT                                                              2
16741 #define HWIO_WBM_R1_SM_STATES_IX_1_SW3_BUFFER_P_STATE_BMSK                                                             0x3
16742 #define HWIO_WBM_R1_SM_STATES_IX_1_SW3_BUFFER_P_STATE_SHFT                                                               0
16743 
16744 #define HWIO_WBM_R1_SM_STATES_IX_2_ADDR(x)                                                                      ((x) + 0x2018)
16745 #define HWIO_WBM_R1_SM_STATES_IX_2_PHYS(x)                                                                      ((x) + 0x2018)
16746 #define HWIO_WBM_R1_SM_STATES_IX_2_OFFS                                                                         (0x2018)
16747 #define HWIO_WBM_R1_SM_STATES_IX_2_RMSK                                                                             0x3fff
16748 #define HWIO_WBM_R1_SM_STATES_IX_2_POR                                                                          0x00000000
16749 #define HWIO_WBM_R1_SM_STATES_IX_2_POR_RMSK                                                                     0xffffffff
16750 #define HWIO_WBM_R1_SM_STATES_IX_2_ATTR                                                                                      0x1
16751 #define HWIO_WBM_R1_SM_STATES_IX_2_IN(x)            \
16752                 in_dword(HWIO_WBM_R1_SM_STATES_IX_2_ADDR(x))
16753 #define HWIO_WBM_R1_SM_STATES_IX_2_INM(x, m)            \
16754                 in_dword_masked(HWIO_WBM_R1_SM_STATES_IX_2_ADDR(x), m)
16755 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT4_REL_P_STATE_BMSK                                                        0x3000
16756 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT4_REL_P_STATE_SHFT                                                            12
16757 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT3_REL_P_STATE_BMSK                                                         0xc00
16758 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT3_REL_P_STATE_SHFT                                                            10
16759 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT2_REL_P_STATE_BMSK                                                         0x300
16760 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT2_REL_P_STATE_SHFT                                                             8
16761 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT1_REL_P_STATE_BMSK                                                          0xc0
16762 #define HWIO_WBM_R1_SM_STATES_IX_2_MLO_OUT1_REL_P_STATE_SHFT                                                             6
16763 #define HWIO_WBM_R1_SM_STATES_IX_2_ERROR_RELEASE_P_STATE_BMSK                                                         0x30
16764 #define HWIO_WBM_R1_SM_STATES_IX_2_ERROR_RELEASE_P_STATE_SHFT                                                            4
16765 #define HWIO_WBM_R1_SM_STATES_IX_2_SW6_BUFFER_P_STATE_BMSK                                                             0xc
16766 #define HWIO_WBM_R1_SM_STATES_IX_2_SW6_BUFFER_P_STATE_SHFT                                                               2
16767 #define HWIO_WBM_R1_SM_STATES_IX_2_SW5_BUFFER_P_STATE_BMSK                                                             0x3
16768 #define HWIO_WBM_R1_SM_STATES_IX_2_SW5_BUFFER_P_STATE_SHFT                                                               0
16769 
16770 #define HWIO_WBM_R1_EVENTMASK_IX_0_ADDR(x)                                                                      ((x) + 0x201c)
16771 #define HWIO_WBM_R1_EVENTMASK_IX_0_PHYS(x)                                                                      ((x) + 0x201c)
16772 #define HWIO_WBM_R1_EVENTMASK_IX_0_OFFS                                                                         (0x201c)
16773 #define HWIO_WBM_R1_EVENTMASK_IX_0_RMSK                                                                         0xffffffff
16774 #define HWIO_WBM_R1_EVENTMASK_IX_0_POR                                                                          0xffffffff
16775 #define HWIO_WBM_R1_EVENTMASK_IX_0_POR_RMSK                                                                     0xffffffff
16776 #define HWIO_WBM_R1_EVENTMASK_IX_0_ATTR                                                                                      0x3
16777 #define HWIO_WBM_R1_EVENTMASK_IX_0_IN(x)            \
16778                 in_dword(HWIO_WBM_R1_EVENTMASK_IX_0_ADDR(x))
16779 #define HWIO_WBM_R1_EVENTMASK_IX_0_INM(x, m)            \
16780                 in_dword_masked(HWIO_WBM_R1_EVENTMASK_IX_0_ADDR(x), m)
16781 #define HWIO_WBM_R1_EVENTMASK_IX_0_OUT(x, v)            \
16782                 out_dword(HWIO_WBM_R1_EVENTMASK_IX_0_ADDR(x),v)
16783 #define HWIO_WBM_R1_EVENTMASK_IX_0_OUTM(x,m,v) \
16784                 out_dword_masked_ns(HWIO_WBM_R1_EVENTMASK_IX_0_ADDR(x),m,v,HWIO_WBM_R1_EVENTMASK_IX_0_IN(x))
16785 #define HWIO_WBM_R1_EVENTMASK_IX_0_MASK_BMSK                                                                    0xffffffff
16786 #define HWIO_WBM_R1_EVENTMASK_IX_0_MASK_SHFT                                                                             0
16787 
16788 #define HWIO_WBM_R1_EVENTMASK_IX_1_ADDR(x)                                                                      ((x) + 0x2020)
16789 #define HWIO_WBM_R1_EVENTMASK_IX_1_PHYS(x)                                                                      ((x) + 0x2020)
16790 #define HWIO_WBM_R1_EVENTMASK_IX_1_OFFS                                                                         (0x2020)
16791 #define HWIO_WBM_R1_EVENTMASK_IX_1_RMSK                                                                         0xffffffff
16792 #define HWIO_WBM_R1_EVENTMASK_IX_1_POR                                                                          0xffffffff
16793 #define HWIO_WBM_R1_EVENTMASK_IX_1_POR_RMSK                                                                     0xffffffff
16794 #define HWIO_WBM_R1_EVENTMASK_IX_1_ATTR                                                                                      0x3
16795 #define HWIO_WBM_R1_EVENTMASK_IX_1_IN(x)            \
16796                 in_dword(HWIO_WBM_R1_EVENTMASK_IX_1_ADDR(x))
16797 #define HWIO_WBM_R1_EVENTMASK_IX_1_INM(x, m)            \
16798                 in_dword_masked(HWIO_WBM_R1_EVENTMASK_IX_1_ADDR(x), m)
16799 #define HWIO_WBM_R1_EVENTMASK_IX_1_OUT(x, v)            \
16800                 out_dword(HWIO_WBM_R1_EVENTMASK_IX_1_ADDR(x),v)
16801 #define HWIO_WBM_R1_EVENTMASK_IX_1_OUTM(x,m,v) \
16802                 out_dword_masked_ns(HWIO_WBM_R1_EVENTMASK_IX_1_ADDR(x),m,v,HWIO_WBM_R1_EVENTMASK_IX_1_IN(x))
16803 #define HWIO_WBM_R1_EVENTMASK_IX_1_MASK_BMSK                                                                    0xffffffff
16804 #define HWIO_WBM_R1_EVENTMASK_IX_1_MASK_SHFT                                                                             0
16805 
16806 #define HWIO_WBM_R1_EVENTMASK_IX_2_ADDR(x)                                                                      ((x) + 0x2024)
16807 #define HWIO_WBM_R1_EVENTMASK_IX_2_PHYS(x)                                                                      ((x) + 0x2024)
16808 #define HWIO_WBM_R1_EVENTMASK_IX_2_OFFS                                                                         (0x2024)
16809 #define HWIO_WBM_R1_EVENTMASK_IX_2_RMSK                                                                         0xffffffff
16810 #define HWIO_WBM_R1_EVENTMASK_IX_2_POR                                                                          0xffffffff
16811 #define HWIO_WBM_R1_EVENTMASK_IX_2_POR_RMSK                                                                     0xffffffff
16812 #define HWIO_WBM_R1_EVENTMASK_IX_2_ATTR                                                                                      0x3
16813 #define HWIO_WBM_R1_EVENTMASK_IX_2_IN(x)            \
16814                 in_dword(HWIO_WBM_R1_EVENTMASK_IX_2_ADDR(x))
16815 #define HWIO_WBM_R1_EVENTMASK_IX_2_INM(x, m)            \
16816                 in_dword_masked(HWIO_WBM_R1_EVENTMASK_IX_2_ADDR(x), m)
16817 #define HWIO_WBM_R1_EVENTMASK_IX_2_OUT(x, v)            \
16818                 out_dword(HWIO_WBM_R1_EVENTMASK_IX_2_ADDR(x),v)
16819 #define HWIO_WBM_R1_EVENTMASK_IX_2_OUTM(x,m,v) \
16820                 out_dword_masked_ns(HWIO_WBM_R1_EVENTMASK_IX_2_ADDR(x),m,v,HWIO_WBM_R1_EVENTMASK_IX_2_IN(x))
16821 #define HWIO_WBM_R1_EVENTMASK_IX_2_MASK_BMSK                                                                    0xffffffff
16822 #define HWIO_WBM_R1_EVENTMASK_IX_2_MASK_SHFT                                                                             0
16823 
16824 #define HWIO_WBM_R1_EVENTMASK_IX_3_ADDR(x)                                                                      ((x) + 0x2028)
16825 #define HWIO_WBM_R1_EVENTMASK_IX_3_PHYS(x)                                                                      ((x) + 0x2028)
16826 #define HWIO_WBM_R1_EVENTMASK_IX_3_OFFS                                                                         (0x2028)
16827 #define HWIO_WBM_R1_EVENTMASK_IX_3_RMSK                                                                         0xffffffff
16828 #define HWIO_WBM_R1_EVENTMASK_IX_3_POR                                                                          0xffffffff
16829 #define HWIO_WBM_R1_EVENTMASK_IX_3_POR_RMSK                                                                     0xffffffff
16830 #define HWIO_WBM_R1_EVENTMASK_IX_3_ATTR                                                                                      0x3
16831 #define HWIO_WBM_R1_EVENTMASK_IX_3_IN(x)            \
16832                 in_dword(HWIO_WBM_R1_EVENTMASK_IX_3_ADDR(x))
16833 #define HWIO_WBM_R1_EVENTMASK_IX_3_INM(x, m)            \
16834                 in_dword_masked(HWIO_WBM_R1_EVENTMASK_IX_3_ADDR(x), m)
16835 #define HWIO_WBM_R1_EVENTMASK_IX_3_OUT(x, v)            \
16836                 out_dword(HWIO_WBM_R1_EVENTMASK_IX_3_ADDR(x),v)
16837 #define HWIO_WBM_R1_EVENTMASK_IX_3_OUTM(x,m,v) \
16838                 out_dword_masked_ns(HWIO_WBM_R1_EVENTMASK_IX_3_ADDR(x),m,v,HWIO_WBM_R1_EVENTMASK_IX_3_IN(x))
16839 #define HWIO_WBM_R1_EVENTMASK_IX_3_MASK_BMSK                                                                    0xffffffff
16840 #define HWIO_WBM_R1_EVENTMASK_IX_3_MASK_SHFT                                                                             0
16841 
16842 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                                           ((x) + 0x202c)
16843 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                                           ((x) + 0x202c)
16844 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                                              (0x202c)
16845 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                                              0xffffffff
16846 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_POR                                                               0x7ffe0002
16847 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                                          0xffffffff
16848 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                                           0x3
16849 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
16850                 in_dword(HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
16851 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
16852                 in_dword_masked(HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
16853 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
16854                 out_dword(HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
16855 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
16856                 out_dword_masked_ns(HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
16857 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                                            0xfffe0000
16858 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                                    17
16859 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                                             0x1fffc
16860 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                                                   2
16861 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                                          0x2
16862 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                                            1
16863 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                                           0x1
16864 #define HWIO_WBM_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                                             0
16865 
16866 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_ADDR(x)                                                                 ((x) + 0x3000)
16867 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_PHYS(x)                                                                 ((x) + 0x3000)
16868 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_OFFS                                                                    (0x3000)
16869 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_RMSK                                                                        0xffff
16870 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_POR                                                                     0x00000000
16871 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_POR_RMSK                                                                0xffffffff
16872 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_ATTR                                                                                 0x3
16873 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_IN(x)            \
16874                 in_dword(HWIO_WBM_R2_TQM_RELEASE_RING_HP_ADDR(x))
16875 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_INM(x, m)            \
16876                 in_dword_masked(HWIO_WBM_R2_TQM_RELEASE_RING_HP_ADDR(x), m)
16877 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_OUT(x, v)            \
16878                 out_dword(HWIO_WBM_R2_TQM_RELEASE_RING_HP_ADDR(x),v)
16879 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_OUTM(x,m,v) \
16880                 out_dword_masked_ns(HWIO_WBM_R2_TQM_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_TQM_RELEASE_RING_HP_IN(x))
16881 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_HEAD_PTR_BMSK                                                               0xffff
16882 #define HWIO_WBM_R2_TQM_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                    0
16883 
16884 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_ADDR(x)                                                                 ((x) + 0x3004)
16885 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_PHYS(x)                                                                 ((x) + 0x3004)
16886 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_OFFS                                                                    (0x3004)
16887 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_RMSK                                                                        0xffff
16888 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_POR                                                                     0x00000000
16889 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_POR_RMSK                                                                0xffffffff
16890 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_ATTR                                                                                 0x3
16891 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_IN(x)            \
16892                 in_dword(HWIO_WBM_R2_TQM_RELEASE_RING_TP_ADDR(x))
16893 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_INM(x, m)            \
16894                 in_dword_masked(HWIO_WBM_R2_TQM_RELEASE_RING_TP_ADDR(x), m)
16895 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_OUT(x, v)            \
16896                 out_dword(HWIO_WBM_R2_TQM_RELEASE_RING_TP_ADDR(x),v)
16897 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_OUTM(x,m,v) \
16898                 out_dword_masked_ns(HWIO_WBM_R2_TQM_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_TQM_RELEASE_RING_TP_IN(x))
16899 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_TAIL_PTR_BMSK                                                               0xffff
16900 #define HWIO_WBM_R2_TQM_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                    0
16901 
16902 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_ADDR(x)                                                                 ((x) + 0x3008)
16903 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_PHYS(x)                                                                 ((x) + 0x3008)
16904 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_OFFS                                                                    (0x3008)
16905 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_RMSK                                                                        0xffff
16906 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_POR                                                                     0x00000000
16907 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_POR_RMSK                                                                0xffffffff
16908 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_ATTR                                                                                 0x3
16909 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_IN(x)            \
16910                 in_dword(HWIO_WBM_R2_REO_RELEASE_RING_HP_ADDR(x))
16911 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_INM(x, m)            \
16912                 in_dword_masked(HWIO_WBM_R2_REO_RELEASE_RING_HP_ADDR(x), m)
16913 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_OUT(x, v)            \
16914                 out_dword(HWIO_WBM_R2_REO_RELEASE_RING_HP_ADDR(x),v)
16915 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_OUTM(x,m,v) \
16916                 out_dword_masked_ns(HWIO_WBM_R2_REO_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_REO_RELEASE_RING_HP_IN(x))
16917 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_HEAD_PTR_BMSK                                                               0xffff
16918 #define HWIO_WBM_R2_REO_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                    0
16919 
16920 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_ADDR(x)                                                                 ((x) + 0x300c)
16921 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_PHYS(x)                                                                 ((x) + 0x300c)
16922 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_OFFS                                                                    (0x300c)
16923 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_RMSK                                                                        0xffff
16924 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_POR                                                                     0x00000000
16925 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_POR_RMSK                                                                0xffffffff
16926 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_ATTR                                                                                 0x3
16927 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_IN(x)            \
16928                 in_dword(HWIO_WBM_R2_REO_RELEASE_RING_TP_ADDR(x))
16929 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_INM(x, m)            \
16930                 in_dword_masked(HWIO_WBM_R2_REO_RELEASE_RING_TP_ADDR(x), m)
16931 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_OUT(x, v)            \
16932                 out_dword(HWIO_WBM_R2_REO_RELEASE_RING_TP_ADDR(x),v)
16933 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_OUTM(x,m,v) \
16934                 out_dword_masked_ns(HWIO_WBM_R2_REO_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_REO_RELEASE_RING_TP_IN(x))
16935 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_TAIL_PTR_BMSK                                                               0xffff
16936 #define HWIO_WBM_R2_REO_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                    0
16937 
16938 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_ADDR(x)                                                                  ((x) + 0x3010)
16939 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_PHYS(x)                                                                  ((x) + 0x3010)
16940 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_OFFS                                                                     (0x3010)
16941 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_RMSK                                                                         0xffff
16942 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_POR                                                                      0x00000000
16943 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_POR_RMSK                                                                 0xffffffff
16944 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_ATTR                                                                                  0x3
16945 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_IN(x)            \
16946                 in_dword(HWIO_WBM_R2_SW_RELEASE_RING_HP_ADDR(x))
16947 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_INM(x, m)            \
16948                 in_dword_masked(HWIO_WBM_R2_SW_RELEASE_RING_HP_ADDR(x), m)
16949 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_OUT(x, v)            \
16950                 out_dword(HWIO_WBM_R2_SW_RELEASE_RING_HP_ADDR(x),v)
16951 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_OUTM(x,m,v) \
16952                 out_dword_masked_ns(HWIO_WBM_R2_SW_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_SW_RELEASE_RING_HP_IN(x))
16953 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_HEAD_PTR_BMSK                                                                0xffff
16954 #define HWIO_WBM_R2_SW_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                     0
16955 
16956 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_ADDR(x)                                                                  ((x) + 0x3014)
16957 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_PHYS(x)                                                                  ((x) + 0x3014)
16958 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_OFFS                                                                     (0x3014)
16959 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_RMSK                                                                         0xffff
16960 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_POR                                                                      0x00000000
16961 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_POR_RMSK                                                                 0xffffffff
16962 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_ATTR                                                                                  0x3
16963 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_IN(x)            \
16964                 in_dword(HWIO_WBM_R2_SW_RELEASE_RING_TP_ADDR(x))
16965 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_INM(x, m)            \
16966                 in_dword_masked(HWIO_WBM_R2_SW_RELEASE_RING_TP_ADDR(x), m)
16967 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_OUT(x, v)            \
16968                 out_dword(HWIO_WBM_R2_SW_RELEASE_RING_TP_ADDR(x),v)
16969 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_OUTM(x,m,v) \
16970                 out_dword_masked_ns(HWIO_WBM_R2_SW_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_SW_RELEASE_RING_TP_IN(x))
16971 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_TAIL_PTR_BMSK                                                                0xffff
16972 #define HWIO_WBM_R2_SW_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                     0
16973 
16974 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_ADDR(x)                                                                  ((x) + 0x3028)
16975 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_PHYS(x)                                                                  ((x) + 0x3028)
16976 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_OFFS                                                                     (0x3028)
16977 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_RMSK                                                                         0xffff
16978 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_POR                                                                      0x00000000
16979 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_POR_RMSK                                                                 0xffffffff
16980 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_ATTR                                                                                  0x3
16981 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_IN(x)            \
16982                 in_dword(HWIO_WBM_R2_FW_RELEASE_RING_HP_ADDR(x))
16983 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_INM(x, m)            \
16984                 in_dword_masked(HWIO_WBM_R2_FW_RELEASE_RING_HP_ADDR(x), m)
16985 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_OUT(x, v)            \
16986                 out_dword(HWIO_WBM_R2_FW_RELEASE_RING_HP_ADDR(x),v)
16987 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_OUTM(x,m,v) \
16988                 out_dword_masked_ns(HWIO_WBM_R2_FW_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_FW_RELEASE_RING_HP_IN(x))
16989 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_HEAD_PTR_BMSK                                                                0xffff
16990 #define HWIO_WBM_R2_FW_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                     0
16991 
16992 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_ADDR(x)                                                                  ((x) + 0x302c)
16993 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_PHYS(x)                                                                  ((x) + 0x302c)
16994 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_OFFS                                                                     (0x302c)
16995 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_RMSK                                                                         0xffff
16996 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_POR                                                                      0x00000000
16997 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_POR_RMSK                                                                 0xffffffff
16998 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_ATTR                                                                                  0x3
16999 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_IN(x)            \
17000                 in_dword(HWIO_WBM_R2_FW_RELEASE_RING_TP_ADDR(x))
17001 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_INM(x, m)            \
17002                 in_dword_masked(HWIO_WBM_R2_FW_RELEASE_RING_TP_ADDR(x), m)
17003 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_OUT(x, v)            \
17004                 out_dword(HWIO_WBM_R2_FW_RELEASE_RING_TP_ADDR(x),v)
17005 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_OUTM(x,m,v) \
17006                 out_dword_masked_ns(HWIO_WBM_R2_FW_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_FW_RELEASE_RING_TP_IN(x))
17007 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_TAIL_PTR_BMSK                                                                0xffff
17008 #define HWIO_WBM_R2_FW_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                     0
17009 
17010 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ADDR(x)                                                              ((x) + 0x3030)
17011 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_PHYS(x)                                                              ((x) + 0x3030)
17012 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_OFFS                                                                 (0x3030)
17013 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_RMSK                                                                     0xffff
17014 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_POR                                                                  0x00000000
17015 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_POR_RMSK                                                             0xffffffff
17016 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ATTR                                                                              0x3
17017 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_IN(x)            \
17018                 in_dword(HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ADDR(x))
17019 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_INM(x, m)            \
17020                 in_dword_masked(HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ADDR(x), m)
17021 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_OUT(x, v)            \
17022                 out_dword(HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ADDR(x),v)
17023 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_OUTM(x,m,v) \
17024                 out_dword_masked_ns(HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_IN(x))
17025 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_HEAD_PTR_BMSK                                                            0xffff
17026 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                 0
17027 
17028 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ADDR(x)                                                              ((x) + 0x3034)
17029 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_PHYS(x)                                                              ((x) + 0x3034)
17030 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_OFFS                                                                 (0x3034)
17031 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_RMSK                                                                     0xffff
17032 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_POR                                                                  0x00000000
17033 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_POR_RMSK                                                             0xffffffff
17034 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ATTR                                                                              0x3
17035 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_IN(x)            \
17036                 in_dword(HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ADDR(x))
17037 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_INM(x, m)            \
17038                 in_dword_masked(HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ADDR(x), m)
17039 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_OUT(x, v)            \
17040                 out_dword(HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ADDR(x),v)
17041 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_OUTM(x,m,v) \
17042                 out_dword_masked_ns(HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_IN(x))
17043 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_TAIL_PTR_BMSK                                                            0xffff
17044 #define HWIO_WBM_R2_RXDMA0_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                 0
17045 
17046 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ADDR(x)                                                                ((x) + 0x3078)
17047 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_PHYS(x)                                                                ((x) + 0x3078)
17048 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_OFFS                                                                   (0x3078)
17049 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_RMSK                                                                       0xffff
17050 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_POR                                                                    0x00000000
17051 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_POR_RMSK                                                               0xffffffff
17052 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ATTR                                                                                0x3
17053 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_IN(x)            \
17054                 in_dword(HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ADDR(x))
17055 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_INM(x, m)            \
17056                 in_dword_masked(HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ADDR(x), m)
17057 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_OUT(x, v)            \
17058                 out_dword(HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ADDR(x),v)
17059 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_OUTM(x,m,v) \
17060                 out_dword_masked_ns(HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_IN(x))
17061 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17062 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_HP_HEAD_PTR_SHFT                                                                   0
17063 
17064 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ADDR(x)                                                                ((x) + 0x307c)
17065 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_PHYS(x)                                                                ((x) + 0x307c)
17066 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_OFFS                                                                   (0x307c)
17067 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_RMSK                                                                       0xffff
17068 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_POR                                                                    0x00000000
17069 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_POR_RMSK                                                               0xffffffff
17070 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ATTR                                                                                0x3
17071 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_IN(x)            \
17072                 in_dword(HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ADDR(x))
17073 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_INM(x, m)            \
17074                 in_dword_masked(HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ADDR(x), m)
17075 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_OUT(x, v)            \
17076                 out_dword(HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ADDR(x),v)
17077 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_OUTM(x,m,v) \
17078                 out_dword_masked_ns(HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_IN(x))
17079 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17080 #define HWIO_WBM_R2_WBM2TQM_LINK_RING_TP_TAIL_PTR_SHFT                                                                   0
17081 
17082 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ADDR(x)                                                                ((x) + 0x3080)
17083 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_PHYS(x)                                                                ((x) + 0x3080)
17084 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_OFFS                                                                   (0x3080)
17085 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_RMSK                                                                       0xffff
17086 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_POR                                                                    0x00000000
17087 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_POR_RMSK                                                               0xffffffff
17088 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ATTR                                                                                0x3
17089 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_IN(x)            \
17090                 in_dword(HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ADDR(x))
17091 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_INM(x, m)            \
17092                 in_dword_masked(HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ADDR(x), m)
17093 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_OUT(x, v)            \
17094                 out_dword(HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ADDR(x),v)
17095 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_OUTM(x,m,v) \
17096                 out_dword_masked_ns(HWIO_WBM_R2_WBM2REO_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2REO_LINK_RING_HP_IN(x))
17097 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17098 #define HWIO_WBM_R2_WBM2REO_LINK_RING_HP_HEAD_PTR_SHFT                                                                   0
17099 
17100 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ADDR(x)                                                                ((x) + 0x3084)
17101 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_PHYS(x)                                                                ((x) + 0x3084)
17102 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_OFFS                                                                   (0x3084)
17103 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_RMSK                                                                       0xffff
17104 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_POR                                                                    0x00000000
17105 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_POR_RMSK                                                               0xffffffff
17106 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ATTR                                                                                0x3
17107 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_IN(x)            \
17108                 in_dword(HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ADDR(x))
17109 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_INM(x, m)            \
17110                 in_dword_masked(HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ADDR(x), m)
17111 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_OUT(x, v)            \
17112                 out_dword(HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ADDR(x),v)
17113 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_OUTM(x,m,v) \
17114                 out_dword_masked_ns(HWIO_WBM_R2_WBM2REO_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2REO_LINK_RING_TP_IN(x))
17115 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17116 #define HWIO_WBM_R2_WBM2REO_LINK_RING_TP_TAIL_PTR_SHFT                                                                   0
17117 
17118 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ADDR(x)                                                                 ((x) + 0x3088)
17119 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_PHYS(x)                                                                 ((x) + 0x3088)
17120 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_OFFS                                                                    (0x3088)
17121 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_RMSK                                                                        0xffff
17122 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_POR                                                                     0x00000000
17123 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_POR_RMSK                                                                0xffffffff
17124 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ATTR                                                                                 0x3
17125 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_IN(x)            \
17126                 in_dword(HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ADDR(x))
17127 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_INM(x, m)            \
17128                 in_dword_masked(HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ADDR(x), m)
17129 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_OUT(x, v)            \
17130                 out_dword(HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ADDR(x),v)
17131 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_OUTM(x,m,v) \
17132                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW_LINK_RING_HP_IN(x))
17133 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17134 #define HWIO_WBM_R2_WBM2SW_LINK_RING_HP_HEAD_PTR_SHFT                                                                    0
17135 
17136 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ADDR(x)                                                                 ((x) + 0x308c)
17137 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_PHYS(x)                                                                 ((x) + 0x308c)
17138 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_OFFS                                                                    (0x308c)
17139 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_RMSK                                                                        0xffff
17140 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_POR                                                                     0x00000000
17141 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_POR_RMSK                                                                0xffffffff
17142 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ATTR                                                                                 0x3
17143 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_IN(x)            \
17144                 in_dword(HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ADDR(x))
17145 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_INM(x, m)            \
17146                 in_dword_masked(HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ADDR(x), m)
17147 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_OUT(x, v)            \
17148                 out_dword(HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ADDR(x),v)
17149 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_OUTM(x,m,v) \
17150                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW_LINK_RING_TP_IN(x))
17151 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17152 #define HWIO_WBM_R2_WBM2SW_LINK_RING_TP_TAIL_PTR_SHFT                                                                    0
17153 
17154 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ADDR(x)                                                                 ((x) + 0x3090)
17155 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_PHYS(x)                                                                 ((x) + 0x3090)
17156 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_OFFS                                                                    (0x3090)
17157 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_RMSK                                                                        0xffff
17158 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_POR                                                                     0x00000000
17159 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_POR_RMSK                                                                0xffffffff
17160 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ATTR                                                                                 0x3
17161 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_IN(x)            \
17162                 in_dword(HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ADDR(x))
17163 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_INM(x, m)            \
17164                 in_dword_masked(HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ADDR(x), m)
17165 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_OUT(x, v)            \
17166                 out_dword(HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ADDR(x),v)
17167 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_OUTM(x,m,v) \
17168                 out_dword_masked_ns(HWIO_WBM_R2_WBM2FW_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2FW_LINK_RING_HP_IN(x))
17169 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17170 #define HWIO_WBM_R2_WBM2FW_LINK_RING_HP_HEAD_PTR_SHFT                                                                    0
17171 
17172 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ADDR(x)                                                                 ((x) + 0x3094)
17173 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_PHYS(x)                                                                 ((x) + 0x3094)
17174 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_OFFS                                                                    (0x3094)
17175 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_RMSK                                                                        0xffff
17176 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_POR                                                                     0x00000000
17177 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_POR_RMSK                                                                0xffffffff
17178 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ATTR                                                                                 0x3
17179 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_IN(x)            \
17180                 in_dword(HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ADDR(x))
17181 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_INM(x, m)            \
17182                 in_dword_masked(HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ADDR(x), m)
17183 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_OUT(x, v)            \
17184                 out_dword(HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ADDR(x),v)
17185 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_OUTM(x,m,v) \
17186                 out_dword_masked_ns(HWIO_WBM_R2_WBM2FW_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2FW_LINK_RING_TP_IN(x))
17187 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17188 #define HWIO_WBM_R2_WBM2FW_LINK_RING_TP_TAIL_PTR_SHFT                                                                    0
17189 
17190 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ADDR(x)                                                             ((x) + 0x3098)
17191 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_PHYS(x)                                                             ((x) + 0x3098)
17192 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_OFFS                                                                (0x3098)
17193 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_RMSK                                                                    0xffff
17194 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_POR                                                                 0x00000000
17195 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_POR_RMSK                                                            0xffffffff
17196 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ATTR                                                                             0x3
17197 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_IN(x)            \
17198                 in_dword(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ADDR(x))
17199 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_INM(x, m)            \
17200                 in_dword_masked(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ADDR(x), m)
17201 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_OUT(x, v)            \
17202                 out_dword(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ADDR(x),v)
17203 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_OUTM(x,m,v) \
17204                 out_dword_masked_ns(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_IN(x))
17205 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_HEAD_PTR_BMSK                                                           0xffff
17206 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_HP_HEAD_PTR_SHFT                                                                0
17207 
17208 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ADDR(x)                                                             ((x) + 0x309c)
17209 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_PHYS(x)                                                             ((x) + 0x309c)
17210 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_OFFS                                                                (0x309c)
17211 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_RMSK                                                                    0xffff
17212 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_POR                                                                 0x00000000
17213 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_POR_RMSK                                                            0xffffffff
17214 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ATTR                                                                             0x3
17215 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_IN(x)            \
17216                 in_dword(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ADDR(x))
17217 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_INM(x, m)            \
17218                 in_dword_masked(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ADDR(x), m)
17219 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_OUT(x, v)            \
17220                 out_dword(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ADDR(x),v)
17221 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_OUTM(x,m,v) \
17222                 out_dword_masked_ns(HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_IN(x))
17223 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_TAIL_PTR_BMSK                                                           0xffff
17224 #define HWIO_WBM_R2_WBM2RXDMA0_LINK_RING_TP_TAIL_PTR_SHFT                                                                0
17225 
17226 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ADDR(x)                                                               ((x) + 0x30b8)
17227 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_PHYS(x)                                                               ((x) + 0x30b8)
17228 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_OFFS                                                                  (0x30b8)
17229 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_RMSK                                                                     0xfffff
17230 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_POR                                                                   0x00000000
17231 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_POR_RMSK                                                              0xffffffff
17232 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ATTR                                                                               0x3
17233 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_IN(x)            \
17234                 in_dword(HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ADDR(x))
17235 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_INM(x, m)            \
17236                 in_dword_masked(HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ADDR(x), m)
17237 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_OUT(x, v)            \
17238                 out_dword(HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ADDR(x),v)
17239 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_OUTM(x,m,v) \
17240                 out_dword_masked_ns(HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_IN(x))
17241 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_HEAD_PTR_BMSK                                                            0xfffff
17242 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_HP_HEAD_PTR_SHFT                                                                  0
17243 
17244 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ADDR(x)                                                               ((x) + 0x30bc)
17245 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_PHYS(x)                                                               ((x) + 0x30bc)
17246 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_OFFS                                                                  (0x30bc)
17247 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_RMSK                                                                     0xfffff
17248 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_POR                                                                   0x00000000
17249 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_POR_RMSK                                                              0xffffffff
17250 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ATTR                                                                               0x3
17251 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_IN(x)            \
17252                 in_dword(HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ADDR(x))
17253 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_INM(x, m)            \
17254                 in_dword_masked(HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ADDR(x), m)
17255 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_OUT(x, v)            \
17256                 out_dword(HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ADDR(x),v)
17257 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_OUTM(x,m,v) \
17258                 out_dword_masked_ns(HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_IN(x))
17259 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_TAIL_PTR_BMSK                                                            0xfffff
17260 #define HWIO_WBM_R2_WBM_IDLE_LINK_RING_TP_TAIL_PTR_SHFT                                                                  0
17261 
17262 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ADDR(x)                                                              ((x) + 0x30c0)
17263 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_PHYS(x)                                                              ((x) + 0x30c0)
17264 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_OFFS                                                                 (0x30c0)
17265 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_RMSK                                                                     0xffff
17266 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_POR                                                                  0x00000000
17267 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_POR_RMSK                                                             0xffffffff
17268 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ATTR                                                                              0x3
17269 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_IN(x)            \
17270                 in_dword(HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ADDR(x))
17271 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_INM(x, m)            \
17272                 in_dword_masked(HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ADDR(x), m)
17273 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_OUT(x, v)            \
17274                 out_dword(HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ADDR(x),v)
17275 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_OUTM(x,m,v) \
17276                 out_dword_masked_ns(HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_IN(x))
17277 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_HEAD_PTR_BMSK                                                            0xffff
17278 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                 0
17279 
17280 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ADDR(x)                                                              ((x) + 0x30c4)
17281 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_PHYS(x)                                                              ((x) + 0x30c4)
17282 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_OFFS                                                                 (0x30c4)
17283 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_RMSK                                                                     0xffff
17284 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_POR                                                                  0x00000000
17285 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_POR_RMSK                                                             0xffffffff
17286 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ATTR                                                                              0x3
17287 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_IN(x)            \
17288                 in_dword(HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ADDR(x))
17289 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_INM(x, m)            \
17290                 in_dword_masked(HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ADDR(x), m)
17291 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_OUT(x, v)            \
17292                 out_dword(HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ADDR(x),v)
17293 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_OUTM(x,m,v) \
17294                 out_dword_masked_ns(HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_IN(x))
17295 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_TAIL_PTR_BMSK                                                            0xffff
17296 #define HWIO_WBM_R2_WBM2FW_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                 0
17297 
17298 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30c8)
17299 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30c8)
17300 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_OFFS                                                                (0x30c8)
17301 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_RMSK                                                                   0xfffff
17302 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_POR                                                                 0x00000000
17303 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17304 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ATTR                                                                             0x3
17305 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_IN(x)            \
17306                 in_dword(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ADDR(x))
17307 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_INM(x, m)            \
17308                 in_dword_masked(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ADDR(x), m)
17309 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_OUT(x, v)            \
17310                 out_dword(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ADDR(x),v)
17311 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_OUTM(x,m,v) \
17312                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_IN(x))
17313 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17314 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17315 
17316 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30cc)
17317 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30cc)
17318 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_OFFS                                                                (0x30cc)
17319 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_RMSK                                                                   0xfffff
17320 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_POR                                                                 0x00000000
17321 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17322 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ATTR                                                                             0x3
17323 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_IN(x)            \
17324                 in_dword(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ADDR(x))
17325 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_INM(x, m)            \
17326                 in_dword_masked(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ADDR(x), m)
17327 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_OUT(x, v)            \
17328                 out_dword(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ADDR(x),v)
17329 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_OUTM(x,m,v) \
17330                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_IN(x))
17331 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17332 #define HWIO_WBM_R2_WBM2SW0_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17333 
17334 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30d0)
17335 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30d0)
17336 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_OFFS                                                                (0x30d0)
17337 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_RMSK                                                                   0xfffff
17338 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_POR                                                                 0x00000000
17339 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17340 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ATTR                                                                             0x3
17341 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_IN(x)            \
17342                 in_dword(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ADDR(x))
17343 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_INM(x, m)            \
17344                 in_dword_masked(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ADDR(x), m)
17345 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_OUT(x, v)            \
17346                 out_dword(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ADDR(x),v)
17347 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_OUTM(x,m,v) \
17348                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_IN(x))
17349 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17350 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17351 
17352 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30d4)
17353 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30d4)
17354 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_OFFS                                                                (0x30d4)
17355 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_RMSK                                                                   0xfffff
17356 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_POR                                                                 0x00000000
17357 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17358 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ATTR                                                                             0x3
17359 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_IN(x)            \
17360                 in_dword(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ADDR(x))
17361 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_INM(x, m)            \
17362                 in_dword_masked(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ADDR(x), m)
17363 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_OUT(x, v)            \
17364                 out_dword(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ADDR(x),v)
17365 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_OUTM(x,m,v) \
17366                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_IN(x))
17367 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17368 #define HWIO_WBM_R2_WBM2SW1_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17369 
17370 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30d8)
17371 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30d8)
17372 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_OFFS                                                                (0x30d8)
17373 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_RMSK                                                                   0xfffff
17374 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_POR                                                                 0x00000000
17375 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17376 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ATTR                                                                             0x3
17377 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_IN(x)            \
17378                 in_dword(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ADDR(x))
17379 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_INM(x, m)            \
17380                 in_dword_masked(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ADDR(x), m)
17381 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_OUT(x, v)            \
17382                 out_dword(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ADDR(x),v)
17383 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_OUTM(x,m,v) \
17384                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_IN(x))
17385 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17386 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17387 
17388 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30dc)
17389 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30dc)
17390 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_OFFS                                                                (0x30dc)
17391 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_RMSK                                                                   0xfffff
17392 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_POR                                                                 0x00000000
17393 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17394 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ATTR                                                                             0x3
17395 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_IN(x)            \
17396                 in_dword(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ADDR(x))
17397 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_INM(x, m)            \
17398                 in_dword_masked(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ADDR(x), m)
17399 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_OUT(x, v)            \
17400                 out_dword(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ADDR(x),v)
17401 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_OUTM(x,m,v) \
17402                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_IN(x))
17403 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17404 #define HWIO_WBM_R2_WBM2SW2_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17405 
17406 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30e0)
17407 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30e0)
17408 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_OFFS                                                                (0x30e0)
17409 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_RMSK                                                                   0xfffff
17410 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_POR                                                                 0x00000000
17411 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17412 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ATTR                                                                             0x3
17413 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_IN(x)            \
17414                 in_dword(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ADDR(x))
17415 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_INM(x, m)            \
17416                 in_dword_masked(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ADDR(x), m)
17417 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_OUT(x, v)            \
17418                 out_dword(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ADDR(x),v)
17419 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_OUTM(x,m,v) \
17420                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_IN(x))
17421 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17422 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17423 
17424 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30e4)
17425 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30e4)
17426 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_OFFS                                                                (0x30e4)
17427 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_RMSK                                                                   0xfffff
17428 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_POR                                                                 0x00000000
17429 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17430 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ATTR                                                                             0x3
17431 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_IN(x)            \
17432                 in_dword(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ADDR(x))
17433 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_INM(x, m)            \
17434                 in_dword_masked(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ADDR(x), m)
17435 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_OUT(x, v)            \
17436                 out_dword(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ADDR(x),v)
17437 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_OUTM(x,m,v) \
17438                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_IN(x))
17439 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17440 #define HWIO_WBM_R2_WBM2SW3_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17441 
17442 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30e8)
17443 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30e8)
17444 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_OFFS                                                                (0x30e8)
17445 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_RMSK                                                                   0xfffff
17446 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_POR                                                                 0x00000000
17447 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17448 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ATTR                                                                             0x3
17449 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_IN(x)            \
17450                 in_dword(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ADDR(x))
17451 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_INM(x, m)            \
17452                 in_dword_masked(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ADDR(x), m)
17453 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_OUT(x, v)            \
17454                 out_dword(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ADDR(x),v)
17455 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_OUTM(x,m,v) \
17456                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_IN(x))
17457 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17458 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17459 
17460 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30ec)
17461 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30ec)
17462 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_OFFS                                                                (0x30ec)
17463 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_RMSK                                                                   0xfffff
17464 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_POR                                                                 0x00000000
17465 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17466 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ATTR                                                                             0x3
17467 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_IN(x)            \
17468                 in_dword(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ADDR(x))
17469 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_INM(x, m)            \
17470                 in_dword_masked(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ADDR(x), m)
17471 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_OUT(x, v)            \
17472                 out_dword(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ADDR(x),v)
17473 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_OUTM(x,m,v) \
17474                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_IN(x))
17475 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17476 #define HWIO_WBM_R2_WBM2SW4_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17477 
17478 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30f0)
17479 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30f0)
17480 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_OFFS                                                                (0x30f0)
17481 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_RMSK                                                                   0xfffff
17482 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_POR                                                                 0x00000000
17483 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17484 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ATTR                                                                             0x3
17485 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_IN(x)            \
17486                 in_dword(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ADDR(x))
17487 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_INM(x, m)            \
17488                 in_dword_masked(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ADDR(x), m)
17489 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_OUT(x, v)            \
17490                 out_dword(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ADDR(x),v)
17491 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_OUTM(x,m,v) \
17492                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_IN(x))
17493 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17494 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17495 
17496 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30f4)
17497 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30f4)
17498 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_OFFS                                                                (0x30f4)
17499 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_RMSK                                                                   0xfffff
17500 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_POR                                                                 0x00000000
17501 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17502 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ATTR                                                                             0x3
17503 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_IN(x)            \
17504                 in_dword(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ADDR(x))
17505 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_INM(x, m)            \
17506                 in_dword_masked(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ADDR(x), m)
17507 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_OUT(x, v)            \
17508                 out_dword(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ADDR(x),v)
17509 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_OUTM(x,m,v) \
17510                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_IN(x))
17511 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17512 #define HWIO_WBM_R2_WBM2SW5_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17513 
17514 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ADDR(x)                                                             ((x) + 0x30f8)
17515 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_PHYS(x)                                                             ((x) + 0x30f8)
17516 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_OFFS                                                                (0x30f8)
17517 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_RMSK                                                                   0xfffff
17518 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_POR                                                                 0x00000000
17519 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_POR_RMSK                                                            0xffffffff
17520 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ATTR                                                                             0x3
17521 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_IN(x)            \
17522                 in_dword(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ADDR(x))
17523 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_INM(x, m)            \
17524                 in_dword_masked(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ADDR(x), m)
17525 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_OUT(x, v)            \
17526                 out_dword(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ADDR(x),v)
17527 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_OUTM(x,m,v) \
17528                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_IN(x))
17529 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_HEAD_PTR_BMSK                                                          0xfffff
17530 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                0
17531 
17532 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ADDR(x)                                                             ((x) + 0x30fc)
17533 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_PHYS(x)                                                             ((x) + 0x30fc)
17534 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_OFFS                                                                (0x30fc)
17535 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_RMSK                                                                   0xfffff
17536 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_POR                                                                 0x00000000
17537 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_POR_RMSK                                                            0xffffffff
17538 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ATTR                                                                             0x3
17539 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_IN(x)            \
17540                 in_dword(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ADDR(x))
17541 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_INM(x, m)            \
17542                 in_dword_masked(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ADDR(x), m)
17543 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_OUT(x, v)            \
17544                 out_dword(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ADDR(x),v)
17545 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_OUTM(x,m,v) \
17546                 out_dword_masked_ns(HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_IN(x))
17547 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_TAIL_PTR_BMSK                                                          0xfffff
17548 #define HWIO_WBM_R2_WBM2SW6_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                0
17549 
17550 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ADDR(x)                                                           ((x) + 0x3100)
17551 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_PHYS(x)                                                           ((x) + 0x3100)
17552 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_OFFS                                                              (0x3100)
17553 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_RMSK                                                                 0xfffff
17554 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_POR                                                               0x00000000
17555 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_POR_RMSK                                                          0xffffffff
17556 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ATTR                                                                           0x3
17557 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_IN(x)            \
17558                 in_dword(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ADDR(x))
17559 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_INM(x, m)            \
17560                 in_dword_masked(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ADDR(x), m)
17561 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_OUT(x, v)            \
17562                 out_dword(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ADDR(x),v)
17563 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_OUTM(x,m,v) \
17564                 out_dword_masked_ns(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_IN(x))
17565 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_HEAD_PTR_BMSK                                                        0xfffff
17566 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_HP_HEAD_PTR_SHFT                                                              0
17567 
17568 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ADDR(x)                                                           ((x) + 0x3104)
17569 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_PHYS(x)                                                           ((x) + 0x3104)
17570 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_OFFS                                                              (0x3104)
17571 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_RMSK                                                                 0xfffff
17572 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_POR                                                               0x00000000
17573 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_POR_RMSK                                                          0xffffffff
17574 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ATTR                                                                           0x3
17575 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_IN(x)            \
17576                 in_dword(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ADDR(x))
17577 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_INM(x, m)            \
17578                 in_dword_masked(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ADDR(x), m)
17579 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_OUT(x, v)            \
17580                 out_dword(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ADDR(x),v)
17581 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_OUTM(x,m,v) \
17582                 out_dword_masked_ns(HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_IN(x))
17583 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_TAIL_PTR_BMSK                                                        0xfffff
17584 #define HWIO_WBM_R2_WBM_ERROR_RELEASE_RING_TP_TAIL_PTR_SHFT                                                              0
17585 
17586 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ADDR(x)                                                                 ((x) + 0x3108)
17587 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_PHYS(x)                                                                 ((x) + 0x3108)
17588 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_OFFS                                                                    (0x3108)
17589 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_RMSK                                                                        0xffff
17590 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_POR                                                                     0x00000000
17591 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_POR_RMSK                                                                0xffffffff
17592 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ATTR                                                                                 0x3
17593 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_IN(x)            \
17594                 in_dword(HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ADDR(x))
17595 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_INM(x, m)            \
17596                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ADDR(x), m)
17597 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_OUT(x, v)            \
17598                 out_dword(HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ADDR(x),v)
17599 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_OUTM(x,m,v) \
17600                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_IN(x))
17601 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17602 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_HP_HEAD_PTR_SHFT                                                                    0
17603 
17604 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ADDR(x)                                                                 ((x) + 0x310c)
17605 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_PHYS(x)                                                                 ((x) + 0x310c)
17606 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_OFFS                                                                    (0x310c)
17607 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_RMSK                                                                        0xffff
17608 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_POR                                                                     0x00000000
17609 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_POR_RMSK                                                                0xffffffff
17610 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ATTR                                                                                 0x3
17611 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_IN(x)            \
17612                 in_dword(HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ADDR(x))
17613 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_INM(x, m)            \
17614                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ADDR(x), m)
17615 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_OUT(x, v)            \
17616                 out_dword(HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ADDR(x),v)
17617 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_OUTM(x,m,v) \
17618                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_IN(x))
17619 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17620 #define HWIO_WBM_R2_WBM2WBM_IN1_RING_TP_TAIL_PTR_SHFT                                                                    0
17621 
17622 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ADDR(x)                                                                 ((x) + 0x3110)
17623 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_PHYS(x)                                                                 ((x) + 0x3110)
17624 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_OFFS                                                                    (0x3110)
17625 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_RMSK                                                                        0xffff
17626 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_POR                                                                     0x00000000
17627 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_POR_RMSK                                                                0xffffffff
17628 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ATTR                                                                                 0x3
17629 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_IN(x)            \
17630                 in_dword(HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ADDR(x))
17631 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_INM(x, m)            \
17632                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ADDR(x), m)
17633 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_OUT(x, v)            \
17634                 out_dword(HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ADDR(x),v)
17635 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_OUTM(x,m,v) \
17636                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_IN(x))
17637 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17638 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_HP_HEAD_PTR_SHFT                                                                    0
17639 
17640 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ADDR(x)                                                                 ((x) + 0x3114)
17641 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_PHYS(x)                                                                 ((x) + 0x3114)
17642 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_OFFS                                                                    (0x3114)
17643 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_RMSK                                                                        0xffff
17644 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_POR                                                                     0x00000000
17645 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_POR_RMSK                                                                0xffffffff
17646 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ATTR                                                                                 0x3
17647 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_IN(x)            \
17648                 in_dword(HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ADDR(x))
17649 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_INM(x, m)            \
17650                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ADDR(x), m)
17651 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_OUT(x, v)            \
17652                 out_dword(HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ADDR(x),v)
17653 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_OUTM(x,m,v) \
17654                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_IN(x))
17655 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17656 #define HWIO_WBM_R2_WBM2WBM_IN2_RING_TP_TAIL_PTR_SHFT                                                                    0
17657 
17658 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ADDR(x)                                                                ((x) + 0x3118)
17659 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_PHYS(x)                                                                ((x) + 0x3118)
17660 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_OFFS                                                                   (0x3118)
17661 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_RMSK                                                                       0xffff
17662 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_POR                                                                    0x00000000
17663 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_POR_RMSK                                                               0xffffffff
17664 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ATTR                                                                                0x3
17665 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_IN(x)            \
17666                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ADDR(x))
17667 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_INM(x, m)            \
17668                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ADDR(x), m)
17669 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_OUT(x, v)            \
17670                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ADDR(x),v)
17671 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_OUTM(x,m,v) \
17672                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_IN(x))
17673 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17674 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_HP_HEAD_PTR_SHFT                                                                   0
17675 
17676 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ADDR(x)                                                                ((x) + 0x311c)
17677 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_PHYS(x)                                                                ((x) + 0x311c)
17678 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_OFFS                                                                   (0x311c)
17679 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_RMSK                                                                       0xffff
17680 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_POR                                                                    0x00000000
17681 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_POR_RMSK                                                               0xffffffff
17682 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ATTR                                                                                0x3
17683 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_IN(x)            \
17684                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ADDR(x))
17685 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_INM(x, m)            \
17686                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ADDR(x), m)
17687 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_OUT(x, v)            \
17688                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ADDR(x),v)
17689 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_OUTM(x,m,v) \
17690                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_IN(x))
17691 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17692 #define HWIO_WBM_R2_WBM2WBM_OUT1_RING_TP_TAIL_PTR_SHFT                                                                   0
17693 
17694 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ADDR(x)                                                                ((x) + 0x3120)
17695 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_PHYS(x)                                                                ((x) + 0x3120)
17696 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_OFFS                                                                   (0x3120)
17697 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_RMSK                                                                       0xffff
17698 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_POR                                                                    0x00000000
17699 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_POR_RMSK                                                               0xffffffff
17700 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ATTR                                                                                0x3
17701 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_IN(x)            \
17702                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ADDR(x))
17703 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_INM(x, m)            \
17704                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ADDR(x), m)
17705 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_OUT(x, v)            \
17706                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ADDR(x),v)
17707 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_OUTM(x,m,v) \
17708                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_IN(x))
17709 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17710 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_HP_HEAD_PTR_SHFT                                                                   0
17711 
17712 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ADDR(x)                                                                ((x) + 0x3124)
17713 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_PHYS(x)                                                                ((x) + 0x3124)
17714 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_OFFS                                                                   (0x3124)
17715 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_RMSK                                                                       0xffff
17716 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_POR                                                                    0x00000000
17717 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_POR_RMSK                                                               0xffffffff
17718 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ATTR                                                                                0x3
17719 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_IN(x)            \
17720                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ADDR(x))
17721 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_INM(x, m)            \
17722                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ADDR(x), m)
17723 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_OUT(x, v)            \
17724                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ADDR(x),v)
17725 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_OUTM(x,m,v) \
17726                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_IN(x))
17727 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17728 #define HWIO_WBM_R2_WBM2WBM_OUT2_RING_TP_TAIL_PTR_SHFT                                                                   0
17729 
17730 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ADDR(x)                                                                 ((x) + 0x3128)
17731 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_PHYS(x)                                                                 ((x) + 0x3128)
17732 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_OFFS                                                                    (0x3128)
17733 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_RMSK                                                                        0xffff
17734 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_POR                                                                     0x00000000
17735 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_POR_RMSK                                                                0xffffffff
17736 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ATTR                                                                                 0x3
17737 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_IN(x)            \
17738                 in_dword(HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ADDR(x))
17739 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_INM(x, m)            \
17740                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ADDR(x), m)
17741 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_OUT(x, v)            \
17742                 out_dword(HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ADDR(x),v)
17743 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_OUTM(x,m,v) \
17744                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_IN(x))
17745 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17746 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_HP_HEAD_PTR_SHFT                                                                    0
17747 
17748 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ADDR(x)                                                                 ((x) + 0x312c)
17749 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_PHYS(x)                                                                 ((x) + 0x312c)
17750 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_OFFS                                                                    (0x312c)
17751 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_RMSK                                                                        0xffff
17752 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_POR                                                                     0x00000000
17753 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_POR_RMSK                                                                0xffffffff
17754 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ATTR                                                                                 0x3
17755 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_IN(x)            \
17756                 in_dword(HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ADDR(x))
17757 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_INM(x, m)            \
17758                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ADDR(x), m)
17759 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_OUT(x, v)            \
17760                 out_dword(HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ADDR(x),v)
17761 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_OUTM(x,m,v) \
17762                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_IN(x))
17763 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17764 #define HWIO_WBM_R2_WBM2WBM_IN3_RING_TP_TAIL_PTR_SHFT                                                                    0
17765 
17766 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ADDR(x)                                                                 ((x) + 0x3130)
17767 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_PHYS(x)                                                                 ((x) + 0x3130)
17768 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_OFFS                                                                    (0x3130)
17769 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_RMSK                                                                        0xffff
17770 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_POR                                                                     0x00000000
17771 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_POR_RMSK                                                                0xffffffff
17772 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ATTR                                                                                 0x3
17773 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_IN(x)            \
17774                 in_dword(HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ADDR(x))
17775 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_INM(x, m)            \
17776                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ADDR(x), m)
17777 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_OUT(x, v)            \
17778                 out_dword(HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ADDR(x),v)
17779 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_OUTM(x,m,v) \
17780                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_IN(x))
17781 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_HEAD_PTR_BMSK                                                               0xffff
17782 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_HP_HEAD_PTR_SHFT                                                                    0
17783 
17784 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ADDR(x)                                                                 ((x) + 0x3134)
17785 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_PHYS(x)                                                                 ((x) + 0x3134)
17786 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_OFFS                                                                    (0x3134)
17787 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_RMSK                                                                        0xffff
17788 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_POR                                                                     0x00000000
17789 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_POR_RMSK                                                                0xffffffff
17790 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ATTR                                                                                 0x3
17791 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_IN(x)            \
17792                 in_dword(HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ADDR(x))
17793 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_INM(x, m)            \
17794                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ADDR(x), m)
17795 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_OUT(x, v)            \
17796                 out_dword(HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ADDR(x),v)
17797 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_OUTM(x,m,v) \
17798                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_IN(x))
17799 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_TAIL_PTR_BMSK                                                               0xffff
17800 #define HWIO_WBM_R2_WBM2WBM_IN4_RING_TP_TAIL_PTR_SHFT                                                                    0
17801 
17802 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ADDR(x)                                                                ((x) + 0x3138)
17803 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_PHYS(x)                                                                ((x) + 0x3138)
17804 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_OFFS                                                                   (0x3138)
17805 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_RMSK                                                                       0xffff
17806 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_POR                                                                    0x00000000
17807 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_POR_RMSK                                                               0xffffffff
17808 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ATTR                                                                                0x3
17809 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_IN(x)            \
17810                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ADDR(x))
17811 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_INM(x, m)            \
17812                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ADDR(x), m)
17813 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_OUT(x, v)            \
17814                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ADDR(x),v)
17815 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_OUTM(x,m,v) \
17816                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_IN(x))
17817 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17818 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_HP_HEAD_PTR_SHFT                                                                   0
17819 
17820 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ADDR(x)                                                                ((x) + 0x313c)
17821 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_PHYS(x)                                                                ((x) + 0x313c)
17822 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_OFFS                                                                   (0x313c)
17823 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_RMSK                                                                       0xffff
17824 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_POR                                                                    0x00000000
17825 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_POR_RMSK                                                               0xffffffff
17826 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ATTR                                                                                0x3
17827 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_IN(x)            \
17828                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ADDR(x))
17829 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_INM(x, m)            \
17830                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ADDR(x), m)
17831 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_OUT(x, v)            \
17832                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ADDR(x),v)
17833 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_OUTM(x,m,v) \
17834                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_IN(x))
17835 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17836 #define HWIO_WBM_R2_WBM2WBM_OUT3_RING_TP_TAIL_PTR_SHFT                                                                   0
17837 
17838 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ADDR(x)                                                                ((x) + 0x3140)
17839 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_PHYS(x)                                                                ((x) + 0x3140)
17840 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_OFFS                                                                   (0x3140)
17841 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_RMSK                                                                       0xffff
17842 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_POR                                                                    0x00000000
17843 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_POR_RMSK                                                               0xffffffff
17844 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ATTR                                                                                0x3
17845 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_IN(x)            \
17846                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ADDR(x))
17847 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_INM(x, m)            \
17848                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ADDR(x), m)
17849 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_OUT(x, v)            \
17850                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ADDR(x),v)
17851 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_OUTM(x,m,v) \
17852                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_IN(x))
17853 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_HEAD_PTR_BMSK                                                              0xffff
17854 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_HP_HEAD_PTR_SHFT                                                                   0
17855 
17856 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ADDR(x)                                                                ((x) + 0x3144)
17857 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_PHYS(x)                                                                ((x) + 0x3144)
17858 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_OFFS                                                                   (0x3144)
17859 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_RMSK                                                                       0xffff
17860 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_POR                                                                    0x00000000
17861 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_POR_RMSK                                                               0xffffffff
17862 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ATTR                                                                                0x3
17863 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_IN(x)            \
17864                 in_dword(HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ADDR(x))
17865 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_INM(x, m)            \
17866                 in_dword_masked(HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ADDR(x), m)
17867 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_OUT(x, v)            \
17868                 out_dword(HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ADDR(x),v)
17869 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_OUTM(x,m,v) \
17870                 out_dword_masked_ns(HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_ADDR(x),m,v,HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_IN(x))
17871 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_TAIL_PTR_BMSK                                                              0xffff
17872 #define HWIO_WBM_R2_WBM2WBM_OUT4_RING_TP_TAIL_PTR_SHFT                                                                   0
17873 
17874 
17875 
17876 #define REO_REG_REG_BASE                                                                                               (UMAC_BASE      + 0x00038000)
17877 #define REO_REG_REG_BASE_SIZE                                                                                          0x4000
17878 #define REO_REG_REG_BASE_USED                                                                                          0x30c4
17879 #define REO_REG_REG_BASE_PHYS                                                                                          (UMAC_BASE_PHYS + 0x00038000)
17880 #define REO_REG_REG_BASE_OFFS                                                                                          0x00038000
17881 
17882 #define HWIO_REO_R0_GENERAL_ENABLE_ADDR(x)                                                                             ((x) + 0x0)
17883 #define HWIO_REO_R0_GENERAL_ENABLE_PHYS(x)                                                                             ((x) + 0x0)
17884 #define HWIO_REO_R0_GENERAL_ENABLE_OFFS                                                                                (0x0)
17885 #define HWIO_REO_R0_GENERAL_ENABLE_RMSK                                                                                0xffffffff
17886 #define HWIO_REO_R0_GENERAL_ENABLE_POR                                                                                 0x00000100
17887 #define HWIO_REO_R0_GENERAL_ENABLE_POR_RMSK                                                                            0xffffffff
17888 #define HWIO_REO_R0_GENERAL_ENABLE_ATTR                                                                                             0x3
17889 #define HWIO_REO_R0_GENERAL_ENABLE_IN(x)            \
17890                 in_dword(HWIO_REO_R0_GENERAL_ENABLE_ADDR(x))
17891 #define HWIO_REO_R0_GENERAL_ENABLE_INM(x, m)            \
17892                 in_dword_masked(HWIO_REO_R0_GENERAL_ENABLE_ADDR(x), m)
17893 #define HWIO_REO_R0_GENERAL_ENABLE_OUT(x, v)            \
17894                 out_dword(HWIO_REO_R0_GENERAL_ENABLE_ADDR(x),v)
17895 #define HWIO_REO_R0_GENERAL_ENABLE_OUTM(x,m,v) \
17896                 out_dword_masked_ns(HWIO_REO_R0_GENERAL_ENABLE_ADDR(x),m,v,HWIO_REO_R0_GENERAL_ENABLE_IN(x))
17897 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO1_RING_ENABLE_BMSK                                                            0x80000000
17898 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO1_RING_ENABLE_SHFT                                                                    31
17899 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW6_RING_ENABLE_BMSK                                                            0x40000000
17900 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW6_RING_ENABLE_SHFT                                                                    30
17901 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW5_RING_ENABLE_BMSK                                                            0x20000000
17902 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW5_RING_ENABLE_SHFT                                                                    29
17903 #define HWIO_REO_R0_GENERAL_ENABLE_INVALIDATE_CACHE_FOR_ZERO_VLD_BMSK                                                  0x10000000
17904 #define HWIO_REO_R0_GENERAL_ENABLE_INVALIDATE_CACHE_FOR_ZERO_VLD_SHFT                                                          28
17905 #define HWIO_REO_R0_GENERAL_ENABLE_STRUCT_SWAP_DELINK_BMSK                                                              0x8000000
17906 #define HWIO_REO_R0_GENERAL_ENABLE_STRUCT_SWAP_DELINK_SHFT                                                                     27
17907 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW8_RING_ENABLE_BMSK                                                             0x4000000
17908 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW8_RING_ENABLE_SHFT                                                                    26
17909 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW7_RING_ENABLE_BMSK                                                             0x2000000
17910 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW7_RING_ENABLE_SHFT                                                                    25
17911 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO3_RING_ENABLE_BMSK                                                             0x1000000
17912 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO3_RING_ENABLE_SHFT                                                                    24
17913 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO2_RING_ENABLE_BMSK                                                              0x800000
17914 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO2_RING_ENABLE_SHFT                                                                    23
17915 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO_RING_ENABLE_BMSK                                                               0x400000
17916 #define HWIO_REO_R0_GENERAL_ENABLE_SW2REO_RING_ENABLE_SHFT                                                                     22
17917 #define HWIO_REO_R0_GENERAL_ENABLE_REO_CMD_RING_ENABLE_BMSK                                                              0x200000
17918 #define HWIO_REO_R0_GENERAL_ENABLE_REO_CMD_RING_ENABLE_SHFT                                                                    21
17919 #define HWIO_REO_R0_GENERAL_ENABLE_REO_STATUS_RING_ENABLE_BMSK                                                           0x100000
17920 #define HWIO_REO_R0_GENERAL_ENABLE_REO_STATUS_RING_ENABLE_SHFT                                                                 20
17921 #define HWIO_REO_R0_GENERAL_ENABLE_REO_RELEASE_RING_ENABLE_BMSK                                                           0x80000
17922 #define HWIO_REO_R0_GENERAL_ENABLE_REO_RELEASE_RING_ENABLE_SHFT                                                                19
17923 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW0_RING_ENABLE_BMSK                                                               0x40000
17924 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW0_RING_ENABLE_SHFT                                                                    18
17925 #define HWIO_REO_R0_GENERAL_ENABLE_REO2FW_RING_ENABLE_BMSK                                                                0x20000
17926 #define HWIO_REO_R0_GENERAL_ENABLE_REO2FW_RING_ENABLE_SHFT                                                                     17
17927 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW4_RING_ENABLE_BMSK                                                               0x10000
17928 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW4_RING_ENABLE_SHFT                                                                    16
17929 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW3_RING_ENABLE_BMSK                                                                0x8000
17930 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW3_RING_ENABLE_SHFT                                                                    15
17931 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW2_RING_ENABLE_BMSK                                                                0x4000
17932 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW2_RING_ENABLE_SHFT                                                                    14
17933 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW1_RING_ENABLE_BMSK                                                                0x2000
17934 #define HWIO_REO_R0_GENERAL_ENABLE_REO2SW1_RING_ENABLE_SHFT                                                                    13
17935 #define HWIO_REO_R0_GENERAL_ENABLE_WBM2REO_LINK_RING_ENABLE_BMSK                                                           0x1000
17936 #define HWIO_REO_R0_GENERAL_ENABLE_WBM2REO_LINK_RING_ENABLE_SHFT                                                               12
17937 #define HWIO_REO_R0_GENERAL_ENABLE_RXDMA2REO_RING_ENABLE_BMSK                                                               0xe00
17938 #define HWIO_REO_R0_GENERAL_ENABLE_RXDMA2REO_RING_ENABLE_SHFT                                                                   9
17939 #define HWIO_REO_R0_GENERAL_ENABLE_GLOBAL_PN_CHK_BMSK                                                                       0x100
17940 #define HWIO_REO_R0_GENERAL_ENABLE_GLOBAL_PN_CHK_SHFT                                                                           8
17941 #define HWIO_REO_R0_GENERAL_ENABLE_BACKUP_1_BMSK                                                                             0xe0
17942 #define HWIO_REO_R0_GENERAL_ENABLE_BACKUP_1_SHFT                                                                                5
17943 #define HWIO_REO_R0_GENERAL_ENABLE_REO2PPE_RING_ENABLE_BMSK                                                                  0x10
17944 #define HWIO_REO_R0_GENERAL_ENABLE_REO2PPE_RING_ENABLE_SHFT                                                                     4
17945 #define HWIO_REO_R0_GENERAL_ENABLE_AGING_FLUSH_ENABLE_BMSK                                                                    0x8
17946 #define HWIO_REO_R0_GENERAL_ENABLE_AGING_FLUSH_ENABLE_SHFT                                                                      3
17947 #define HWIO_REO_R0_GENERAL_ENABLE_AGING_LIST_ENABLE_BMSK                                                                     0x4
17948 #define HWIO_REO_R0_GENERAL_ENABLE_AGING_LIST_ENABLE_SHFT                                                                       2
17949 #define HWIO_REO_R0_GENERAL_ENABLE_REO_HWREORDER_DISABLE_BMSK                                                                 0x2
17950 #define HWIO_REO_R0_GENERAL_ENABLE_REO_HWREORDER_DISABLE_SHFT                                                                   1
17951 #define HWIO_REO_R0_GENERAL_ENABLE_REO_ENABLE_BMSK                                                                            0x1
17952 #define HWIO_REO_R0_GENERAL_ENABLE_REO_ENABLE_SHFT                                                                              0
17953 
17954 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ADDR(x)                                                                 ((x) + 0x4)
17955 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_PHYS(x)                                                                 ((x) + 0x4)
17956 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_OFFS                                                                    (0x4)
17957 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_RMSK                                                                    0xffffffff
17958 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_POR                                                                     0x76543210
17959 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_POR_RMSK                                                                0xffffffff
17960 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ATTR                                                                                 0x3
17961 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_IN(x)            \
17962                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ADDR(x))
17963 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_INM(x, m)            \
17964                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ADDR(x), m)
17965 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_OUT(x, v)            \
17966                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ADDR(x),v)
17967 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_OUTM(x,m,v) \
17968                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_IN(x))
17969 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_7_BMSK                                                0xf0000000
17970 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_7_SHFT                                                        28
17971 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_6_BMSK                                                 0xf000000
17972 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_6_SHFT                                                        24
17973 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_5_BMSK                                                  0xf00000
17974 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_5_SHFT                                                        20
17975 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_4_BMSK                                                   0xf0000
17976 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_4_SHFT                                                        16
17977 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_3_BMSK                                                    0xf000
17978 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_3_SHFT                                                        12
17979 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_2_BMSK                                                     0xf00
17980 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_2_SHFT                                                         8
17981 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_1_BMSK                                                      0xf0
17982 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_1_SHFT                                                         4
17983 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_0_BMSK                                                       0xf
17984 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_0_DEST_RING_MAPPING_0_SHFT                                                         0
17985 
17986 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ADDR(x)                                                                 ((x) + 0x8)
17987 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_PHYS(x)                                                                 ((x) + 0x8)
17988 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_OFFS                                                                    (0x8)
17989 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_RMSK                                                                    0xffffffff
17990 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_POR                                                                     0x666cb668
17991 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_POR_RMSK                                                                0xffffffff
17992 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ATTR                                                                                 0x3
17993 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_IN(x)            \
17994                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ADDR(x))
17995 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_INM(x, m)            \
17996                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ADDR(x), m)
17997 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_OUT(x, v)            \
17998                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ADDR(x),v)
17999 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_OUTM(x,m,v) \
18000                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_IN(x))
18001 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_15_BMSK                                               0xf0000000
18002 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_15_SHFT                                                       28
18003 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_14_BMSK                                                0xf000000
18004 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_14_SHFT                                                       24
18005 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_13_BMSK                                                 0xf00000
18006 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_13_SHFT                                                       20
18007 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_12_BMSK                                                  0xf0000
18008 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_12_SHFT                                                       16
18009 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_11_BMSK                                                   0xf000
18010 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_11_SHFT                                                       12
18011 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_10_BMSK                                                    0xf00
18012 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_10_SHFT                                                        8
18013 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_9_BMSK                                                      0xf0
18014 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_9_SHFT                                                         4
18015 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_8_BMSK                                                       0xf
18016 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_1_DEST_RING_MAPPING_8_SHFT                                                         0
18017 
18018 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ADDR(x)                                                                 ((x) + 0xc)
18019 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_PHYS(x)                                                                 ((x) + 0xc)
18020 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_OFFS                                                                    (0xc)
18021 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_RMSK                                                                    0xffffffff
18022 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_POR                                                                     0x66666666
18023 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_POR_RMSK                                                                0xffffffff
18024 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ATTR                                                                                 0x3
18025 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_IN(x)            \
18026                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ADDR(x))
18027 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_INM(x, m)            \
18028                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ADDR(x), m)
18029 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_OUT(x, v)            \
18030                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ADDR(x),v)
18031 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_OUTM(x,m,v) \
18032                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_IN(x))
18033 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_23_BMSK                                               0xf0000000
18034 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_23_SHFT                                                       28
18035 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_22_BMSK                                                0xf000000
18036 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_22_SHFT                                                       24
18037 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_21_BMSK                                                 0xf00000
18038 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_21_SHFT                                                       20
18039 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_20_BMSK                                                  0xf0000
18040 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_20_SHFT                                                       16
18041 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_19_BMSK                                                   0xf000
18042 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_19_SHFT                                                       12
18043 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_18_BMSK                                                    0xf00
18044 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_18_SHFT                                                        8
18045 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_17_BMSK                                                     0xf0
18046 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_17_SHFT                                                        4
18047 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_16_BMSK                                                      0xf
18048 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_2_DEST_RING_MAPPING_16_SHFT                                                        0
18049 
18050 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ADDR(x)                                                                 ((x) + 0x10)
18051 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_PHYS(x)                                                                 ((x) + 0x10)
18052 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_OFFS                                                                    (0x10)
18053 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_RMSK                                                                    0xffffffff
18054 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_POR                                                                     0x66666666
18055 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_POR_RMSK                                                                0xffffffff
18056 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ATTR                                                                                 0x3
18057 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_IN(x)            \
18058                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ADDR(x))
18059 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_INM(x, m)            \
18060                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ADDR(x), m)
18061 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_OUT(x, v)            \
18062                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ADDR(x),v)
18063 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_OUTM(x,m,v) \
18064                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_IN(x))
18065 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_31_BMSK                                               0xf0000000
18066 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_31_SHFT                                                       28
18067 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_30_BMSK                                                0xf000000
18068 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_30_SHFT                                                       24
18069 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_29_BMSK                                                 0xf00000
18070 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_29_SHFT                                                       20
18071 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_28_BMSK                                                  0xf0000
18072 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_28_SHFT                                                       16
18073 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_27_BMSK                                                   0xf000
18074 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_27_SHFT                                                       12
18075 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_26_BMSK                                                    0xf00
18076 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_26_SHFT                                                        8
18077 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_25_BMSK                                                     0xf0
18078 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_25_SHFT                                                        4
18079 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_24_BMSK                                                      0xf
18080 #define HWIO_REO_R0_DESTINATION_RING_CTRL_IX_3_DEST_RING_MAPPING_24_SHFT                                                        0
18081 
18082 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ADDR(x)                                                       ((x) + 0x14)
18083 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_PHYS(x)                                                       ((x) + 0x14)
18084 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_OFFS                                                          (0x14)
18085 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_RMSK                                                          0xffffffff
18086 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_POR                                                           0x76543210
18087 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_POR_RMSK                                                      0xffffffff
18088 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ATTR                                                                       0x3
18089 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_IN(x)            \
18090                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ADDR(x))
18091 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_INM(x, m)            \
18092                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ADDR(x), m)
18093 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_OUT(x, v)            \
18094                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ADDR(x),v)
18095 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_OUTM(x,m,v) \
18096                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_IN(x))
18097 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_7_BMSK                            0xf0000000
18098 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_7_SHFT                                    28
18099 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_6_BMSK                             0xf000000
18100 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_6_SHFT                                    24
18101 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_5_BMSK                              0xf00000
18102 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_5_SHFT                                    20
18103 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_4_BMSK                               0xf0000
18104 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_4_SHFT                                    16
18105 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_3_BMSK                                0xf000
18106 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_3_SHFT                                    12
18107 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_2_BMSK                                 0xf00
18108 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_2_SHFT                                     8
18109 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_1_BMSK                                  0xf0
18110 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_1_SHFT                                     4
18111 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_0_BMSK                                   0xf
18112 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_0_DEST_RING_MAPPING_TID_BASED_0_SHFT                                     0
18113 
18114 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ADDR(x)                                                       ((x) + 0x18)
18115 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_PHYS(x)                                                       ((x) + 0x18)
18116 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_OFFS                                                          (0x18)
18117 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_RMSK                                                          0xffffffff
18118 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_POR                                                           0x666cb668
18119 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_POR_RMSK                                                      0xffffffff
18120 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ATTR                                                                       0x3
18121 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_IN(x)            \
18122                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ADDR(x))
18123 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_INM(x, m)            \
18124                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ADDR(x), m)
18125 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_OUT(x, v)            \
18126                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ADDR(x),v)
18127 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_OUTM(x,m,v) \
18128                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_IN(x))
18129 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_15_BMSK                           0xf0000000
18130 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_15_SHFT                                   28
18131 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_14_BMSK                            0xf000000
18132 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_14_SHFT                                   24
18133 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_13_BMSK                             0xf00000
18134 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_13_SHFT                                   20
18135 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_12_BMSK                              0xf0000
18136 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_12_SHFT                                   16
18137 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_11_BMSK                               0xf000
18138 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_11_SHFT                                   12
18139 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_10_BMSK                                0xf00
18140 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_10_SHFT                                    8
18141 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_9_BMSK                                  0xf0
18142 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_9_SHFT                                     4
18143 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_8_BMSK                                   0xf
18144 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_1_DEST_RING_MAPPING_TID_BASED_8_SHFT                                     0
18145 
18146 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ADDR(x)                                                       ((x) + 0x1c)
18147 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_PHYS(x)                                                       ((x) + 0x1c)
18148 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_OFFS                                                          (0x1c)
18149 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_RMSK                                                          0xffffffff
18150 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_POR                                                           0x66666666
18151 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_POR_RMSK                                                      0xffffffff
18152 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ATTR                                                                       0x3
18153 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_IN(x)            \
18154                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ADDR(x))
18155 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_INM(x, m)            \
18156                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ADDR(x), m)
18157 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_OUT(x, v)            \
18158                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ADDR(x),v)
18159 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_OUTM(x,m,v) \
18160                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_IN(x))
18161 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_23_BMSK                           0xf0000000
18162 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_23_SHFT                                   28
18163 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_22_BMSK                            0xf000000
18164 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_22_SHFT                                   24
18165 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_21_BMSK                             0xf00000
18166 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_21_SHFT                                   20
18167 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_20_BMSK                              0xf0000
18168 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_20_SHFT                                   16
18169 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_19_BMSK                               0xf000
18170 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_19_SHFT                                   12
18171 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_18_BMSK                                0xf00
18172 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_18_SHFT                                    8
18173 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_17_BMSK                                 0xf0
18174 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_17_SHFT                                    4
18175 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_16_BMSK                                  0xf
18176 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_2_DEST_RING_MAPPING_TID_BASED_16_SHFT                                    0
18177 
18178 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ADDR(x)                                                       ((x) + 0x20)
18179 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_PHYS(x)                                                       ((x) + 0x20)
18180 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_OFFS                                                          (0x20)
18181 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_RMSK                                                          0xffffffff
18182 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_POR                                                           0x66666666
18183 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_POR_RMSK                                                      0xffffffff
18184 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ATTR                                                                       0x3
18185 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_IN(x)            \
18186                 in_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ADDR(x))
18187 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_INM(x, m)            \
18188                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ADDR(x), m)
18189 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_OUT(x, v)            \
18190                 out_dword(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ADDR(x),v)
18191 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_OUTM(x,m,v) \
18192                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_IN(x))
18193 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_31_BMSK                           0xf0000000
18194 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_31_SHFT                                   28
18195 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_30_BMSK                            0xf000000
18196 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_30_SHFT                                   24
18197 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_29_BMSK                             0xf00000
18198 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_29_SHFT                                   20
18199 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_28_BMSK                              0xf0000
18200 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_28_SHFT                                   16
18201 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_27_BMSK                               0xf000
18202 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_27_SHFT                                   12
18203 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_26_BMSK                                0xf00
18204 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_26_SHFT                                    8
18205 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_25_BMSK                                 0xf0
18206 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_25_SHFT                                    4
18207 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_24_BMSK                                  0xf
18208 #define HWIO_REO_R0_DESTINATION_RING_CTRL_TID_BASED_IX_3_DEST_RING_MAPPING_TID_BASED_24_SHFT                                    0
18209 
18210 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ADDR(x)                                                             ((x) + 0x24)
18211 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_PHYS(x)                                                             ((x) + 0x24)
18212 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_OFFS                                                                (0x24)
18213 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_RMSK                                                                0xffffffff
18214 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_POR                                                                 0x76543210
18215 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_POR_RMSK                                                            0xffffffff
18216 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ATTR                                                                             0x3
18217 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_IN(x)            \
18218                 in_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ADDR(x))
18219 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_INM(x, m)            \
18220                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ADDR(x), m)
18221 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_OUT(x, v)            \
18222                 out_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ADDR(x),v)
18223 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_OUTM(x,m,v) \
18224                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_IN(x))
18225 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_7_BMSK                                        0xf0000000
18226 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_7_SHFT                                                28
18227 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_6_BMSK                                         0xf000000
18228 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_6_SHFT                                                24
18229 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_5_BMSK                                          0xf00000
18230 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_5_SHFT                                                20
18231 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_4_BMSK                                           0xf0000
18232 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_4_SHFT                                                16
18233 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_3_BMSK                                            0xf000
18234 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_3_SHFT                                                12
18235 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_2_BMSK                                             0xf00
18236 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_2_SHFT                                                 8
18237 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_1_BMSK                                              0xf0
18238 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_1_SHFT                                                 4
18239 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_0_BMSK                                               0xf
18240 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_0_DEST_RING_ALT_MAPPING_0_SHFT                                                 0
18241 
18242 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ADDR(x)                                                             ((x) + 0x28)
18243 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_PHYS(x)                                                             ((x) + 0x28)
18244 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_OFFS                                                                (0x28)
18245 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_RMSK                                                                0xffffffff
18246 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_POR                                                                 0x666cb668
18247 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_POR_RMSK                                                            0xffffffff
18248 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ATTR                                                                             0x3
18249 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_IN(x)            \
18250                 in_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ADDR(x))
18251 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_INM(x, m)            \
18252                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ADDR(x), m)
18253 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_OUT(x, v)            \
18254                 out_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ADDR(x),v)
18255 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_OUTM(x,m,v) \
18256                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_IN(x))
18257 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_15_BMSK                                       0xf0000000
18258 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_15_SHFT                                               28
18259 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_14_BMSK                                        0xf000000
18260 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_14_SHFT                                               24
18261 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_13_BMSK                                         0xf00000
18262 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_13_SHFT                                               20
18263 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_12_BMSK                                          0xf0000
18264 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_12_SHFT                                               16
18265 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_11_BMSK                                           0xf000
18266 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_11_SHFT                                               12
18267 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_10_BMSK                                            0xf00
18268 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_10_SHFT                                                8
18269 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_9_BMSK                                              0xf0
18270 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_9_SHFT                                                 4
18271 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_8_BMSK                                               0xf
18272 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_1_DEST_RING_ALT_MAPPING_8_SHFT                                                 0
18273 
18274 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ADDR(x)                                                             ((x) + 0x2c)
18275 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_PHYS(x)                                                             ((x) + 0x2c)
18276 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_OFFS                                                                (0x2c)
18277 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_RMSK                                                                0xffffffff
18278 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_POR                                                                 0x66666666
18279 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_POR_RMSK                                                            0xffffffff
18280 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ATTR                                                                             0x3
18281 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_IN(x)            \
18282                 in_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ADDR(x))
18283 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_INM(x, m)            \
18284                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ADDR(x), m)
18285 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_OUT(x, v)            \
18286                 out_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ADDR(x),v)
18287 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_OUTM(x,m,v) \
18288                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_IN(x))
18289 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_23_BMSK                                       0xf0000000
18290 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_23_SHFT                                               28
18291 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_22_BMSK                                        0xf000000
18292 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_22_SHFT                                               24
18293 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_21_BMSK                                         0xf00000
18294 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_21_SHFT                                               20
18295 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_20_BMSK                                          0xf0000
18296 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_20_SHFT                                               16
18297 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_19_BMSK                                           0xf000
18298 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_19_SHFT                                               12
18299 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_18_BMSK                                            0xf00
18300 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_18_SHFT                                                8
18301 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_17_BMSK                                             0xf0
18302 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_17_SHFT                                                4
18303 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_16_BMSK                                              0xf
18304 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_2_DEST_RING_ALT_MAPPING_16_SHFT                                                0
18305 
18306 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ADDR(x)                                                             ((x) + 0x30)
18307 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_PHYS(x)                                                             ((x) + 0x30)
18308 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_OFFS                                                                (0x30)
18309 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_RMSK                                                                0xffffffff
18310 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_POR                                                                 0x66666666
18311 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_POR_RMSK                                                            0xffffffff
18312 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ATTR                                                                             0x3
18313 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_IN(x)            \
18314                 in_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ADDR(x))
18315 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_INM(x, m)            \
18316                 in_dword_masked(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ADDR(x), m)
18317 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_OUT(x, v)            \
18318                 out_dword(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ADDR(x),v)
18319 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_OUTM(x,m,v) \
18320                 out_dword_masked_ns(HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_ADDR(x),m,v,HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_IN(x))
18321 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_31_BMSK                                       0xf0000000
18322 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_31_SHFT                                               28
18323 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_30_BMSK                                        0xf000000
18324 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_30_SHFT                                               24
18325 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_29_BMSK                                         0xf00000
18326 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_29_SHFT                                               20
18327 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_28_BMSK                                          0xf0000
18328 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_28_SHFT                                               16
18329 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_27_BMSK                                           0xf000
18330 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_27_SHFT                                               12
18331 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_26_BMSK                                            0xf00
18332 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_26_SHFT                                                8
18333 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_25_BMSK                                             0xf0
18334 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_25_SHFT                                                4
18335 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_24_BMSK                                              0xf
18336 #define HWIO_REO_R0_DESTINATION_RING_ALT_CTRL_IX_3_DEST_RING_ALT_MAPPING_24_SHFT                                                0
18337 
18338 #define HWIO_REO_R0_TIMESTAMP_ADDR(x)                                                                                  ((x) + 0x34)
18339 #define HWIO_REO_R0_TIMESTAMP_PHYS(x)                                                                                  ((x) + 0x34)
18340 #define HWIO_REO_R0_TIMESTAMP_OFFS                                                                                     (0x34)
18341 #define HWIO_REO_R0_TIMESTAMP_RMSK                                                                                     0xffffffff
18342 #define HWIO_REO_R0_TIMESTAMP_POR                                                                                      0x00000000
18343 #define HWIO_REO_R0_TIMESTAMP_POR_RMSK                                                                                 0xffffffff
18344 #define HWIO_REO_R0_TIMESTAMP_ATTR                                                                                                  0x3
18345 #define HWIO_REO_R0_TIMESTAMP_IN(x)            \
18346                 in_dword(HWIO_REO_R0_TIMESTAMP_ADDR(x))
18347 #define HWIO_REO_R0_TIMESTAMP_INM(x, m)            \
18348                 in_dword_masked(HWIO_REO_R0_TIMESTAMP_ADDR(x), m)
18349 #define HWIO_REO_R0_TIMESTAMP_OUT(x, v)            \
18350                 out_dword(HWIO_REO_R0_TIMESTAMP_ADDR(x),v)
18351 #define HWIO_REO_R0_TIMESTAMP_OUTM(x,m,v) \
18352                 out_dword_masked_ns(HWIO_REO_R0_TIMESTAMP_ADDR(x),m,v,HWIO_REO_R0_TIMESTAMP_IN(x))
18353 #define HWIO_REO_R0_TIMESTAMP_TIMESTAMP_BMSK                                                                           0xffffffff
18354 #define HWIO_REO_R0_TIMESTAMP_TIMESTAMP_SHFT                                                                                    0
18355 
18356 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ADDR(x)                                                             ((x) + 0x38)
18357 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_PHYS(x)                                                             ((x) + 0x38)
18358 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_OFFS                                                                (0x38)
18359 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_RMSK                                                                0xffffffff
18360 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_POR                                                                 0x55555555
18361 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_POR_RMSK                                                            0xffffffff
18362 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ATTR                                                                             0x3
18363 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_IN(x)            \
18364                 in_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ADDR(x))
18365 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_INM(x, m)            \
18366                 in_dword_masked(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ADDR(x), m)
18367 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_OUT(x, v)            \
18368                 out_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ADDR(x),v)
18369 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_OUTM(x,m,v) \
18370                 out_dword_masked_ns(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ADDR(x),m,v,HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_IN(x))
18371 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_7_BMSK                                       0xf0000000
18372 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_7_SHFT                                               28
18373 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_6_BMSK                                        0xf000000
18374 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_6_SHFT                                               24
18375 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_5_BMSK                                         0xf00000
18376 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_5_SHFT                                               20
18377 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_4_BMSK                                          0xf0000
18378 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_4_SHFT                                               16
18379 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_3_BMSK                                           0xf000
18380 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_3_SHFT                                               12
18381 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_2_BMSK                                            0xf00
18382 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_2_SHFT                                                8
18383 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_1_BMSK                                             0xf0
18384 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_1_SHFT                                                4
18385 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_0_BMSK                                              0xf
18386 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_0_ERROR_DESTINATION_RING_0_SHFT                                                0
18387 
18388 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ADDR(x)                                                             ((x) + 0x3c)
18389 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_PHYS(x)                                                             ((x) + 0x3c)
18390 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_OFFS                                                                (0x3c)
18391 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_RMSK                                                                0xffffffff
18392 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_POR                                                                 0x55555555
18393 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_POR_RMSK                                                            0xffffffff
18394 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ATTR                                                                             0x3
18395 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_IN(x)            \
18396                 in_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ADDR(x))
18397 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_INM(x, m)            \
18398                 in_dword_masked(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ADDR(x), m)
18399 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_OUT(x, v)            \
18400                 out_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ADDR(x),v)
18401 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_OUTM(x,m,v) \
18402                 out_dword_masked_ns(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ADDR(x),m,v,HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_IN(x))
18403 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_OTHER_BMSK                                   0xf0000000
18404 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_OTHER_SHFT                                           28
18405 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_14_BMSK                                       0xf000000
18406 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_14_SHFT                                              24
18407 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_13_BMSK                                        0xf00000
18408 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_13_SHFT                                              20
18409 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_12_BMSK                                         0xf0000
18410 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_12_SHFT                                              16
18411 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_11_BMSK                                          0xf000
18412 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_11_SHFT                                              12
18413 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_10_BMSK                                           0xf00
18414 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_10_SHFT                                               8
18415 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_9_BMSK                                             0xf0
18416 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_9_SHFT                                                4
18417 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_8_BMSK                                              0xf
18418 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_IX_1_ERROR_DESTINATION_RING_8_SHFT                                                0
18419 
18420 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ADDR(x)                                                   ((x) + 0x40)
18421 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_PHYS(x)                                                   ((x) + 0x40)
18422 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_OFFS                                                      (0x40)
18423 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_RMSK                                                      0xffffffff
18424 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_POR                                                       0x55555555
18425 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_POR_RMSK                                                  0xffffffff
18426 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ATTR                                                                   0x3
18427 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_IN(x)            \
18428                 in_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ADDR(x))
18429 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_INM(x, m)            \
18430                 in_dword_masked(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ADDR(x), m)
18431 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_OUT(x, v)            \
18432                 out_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ADDR(x),v)
18433 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_OUTM(x,m,v) \
18434                 out_dword_masked_ns(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ADDR(x),m,v,HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_IN(x))
18435 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_7_BMSK                   0xf0000000
18436 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_7_SHFT                           28
18437 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_6_BMSK                    0xf000000
18438 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_6_SHFT                           24
18439 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_5_BMSK                     0xf00000
18440 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_5_SHFT                           20
18441 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_4_BMSK                      0xf0000
18442 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_4_SHFT                           16
18443 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_3_BMSK                       0xf000
18444 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_3_SHFT                           12
18445 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_2_BMSK                        0xf00
18446 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_2_SHFT                            8
18447 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_1_BMSK                         0xf0
18448 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_1_SHFT                            4
18449 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_0_BMSK                          0xf
18450 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_0_ERROR_DESTINATION_RING_TID_BASED_0_SHFT                            0
18451 
18452 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ADDR(x)                                                   ((x) + 0x44)
18453 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_PHYS(x)                                                   ((x) + 0x44)
18454 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_OFFS                                                      (0x44)
18455 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_RMSK                                                      0xffffffff
18456 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_POR                                                       0x55555555
18457 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_POR_RMSK                                                  0xffffffff
18458 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ATTR                                                                   0x3
18459 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_IN(x)            \
18460                 in_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ADDR(x))
18461 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_INM(x, m)            \
18462                 in_dword_masked(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ADDR(x), m)
18463 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_OUT(x, v)            \
18464                 out_dword(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ADDR(x),v)
18465 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_OUTM(x,m,v) \
18466                 out_dword_masked_ns(HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ADDR(x),m,v,HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_IN(x))
18467 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_OTHER_BMSK               0xf0000000
18468 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_OTHER_SHFT                       28
18469 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_14_BMSK                   0xf000000
18470 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_14_SHFT                          24
18471 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_13_BMSK                    0xf00000
18472 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_13_SHFT                          20
18473 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_12_BMSK                     0xf0000
18474 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_12_SHFT                          16
18475 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_11_BMSK                      0xf000
18476 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_11_SHFT                          12
18477 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_10_BMSK                       0xf00
18478 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_10_SHFT                           8
18479 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_9_BMSK                         0xf0
18480 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_9_SHFT                            4
18481 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_8_BMSK                          0xf
18482 #define HWIO_REO_R0_ERROR_DESTINATION_MAPPING_TID_BASED_IX_1_ERROR_DESTINATION_RING_TID_BASED_8_SHFT                            0
18483 
18484 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ADDR(x)                                                                      ((x) + 0x48)
18485 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_PHYS(x)                                                                      ((x) + 0x48)
18486 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_OFFS                                                                         (0x48)
18487 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_RMSK                                                                            0x1ffff
18488 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_POR                                                                          0x00000000
18489 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_POR_RMSK                                                                     0xffffffff
18490 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ATTR                                                                                      0x3
18491 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_IN(x)            \
18492                 in_dword(HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ADDR(x))
18493 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_INM(x, m)            \
18494                 in_dword_masked(HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ADDR(x), m)
18495 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_OUT(x, v)            \
18496                 out_dword(HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ADDR(x),v)
18497 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_OUTM(x,m,v) \
18498                 out_dword_masked_ns(HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_ADDR(x),m,v,HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_IN(x))
18499 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_TID_CTRL_BMSK                                                                   0x1ffff
18500 #define HWIO_REO_R0_RDI_CTRL_SEL_WITH_TID_TID_CTRL_SHFT                                                                         0
18501 
18502 #define HWIO_REO_R0_IDLE_REQ_CTRL_ADDR(x)                                                                              ((x) + 0x4c)
18503 #define HWIO_REO_R0_IDLE_REQ_CTRL_PHYS(x)                                                                              ((x) + 0x4c)
18504 #define HWIO_REO_R0_IDLE_REQ_CTRL_OFFS                                                                                 (0x4c)
18505 #define HWIO_REO_R0_IDLE_REQ_CTRL_RMSK                                                                                        0x3
18506 #define HWIO_REO_R0_IDLE_REQ_CTRL_POR                                                                                  0x00000003
18507 #define HWIO_REO_R0_IDLE_REQ_CTRL_POR_RMSK                                                                             0xffffffff
18508 #define HWIO_REO_R0_IDLE_REQ_CTRL_ATTR                                                                                              0x3
18509 #define HWIO_REO_R0_IDLE_REQ_CTRL_IN(x)            \
18510                 in_dword(HWIO_REO_R0_IDLE_REQ_CTRL_ADDR(x))
18511 #define HWIO_REO_R0_IDLE_REQ_CTRL_INM(x, m)            \
18512                 in_dword_masked(HWIO_REO_R0_IDLE_REQ_CTRL_ADDR(x), m)
18513 #define HWIO_REO_R0_IDLE_REQ_CTRL_OUT(x, v)            \
18514                 out_dword(HWIO_REO_R0_IDLE_REQ_CTRL_ADDR(x),v)
18515 #define HWIO_REO_R0_IDLE_REQ_CTRL_OUTM(x,m,v) \
18516                 out_dword_masked_ns(HWIO_REO_R0_IDLE_REQ_CTRL_ADDR(x),m,v,HWIO_REO_R0_IDLE_REQ_CTRL_IN(x))
18517 #define HWIO_REO_R0_IDLE_REQ_CTRL_IDLE_REQ_FLUSH_CACHE_BMSK                                                                   0x2
18518 #define HWIO_REO_R0_IDLE_REQ_CTRL_IDLE_REQ_FLUSH_CACHE_SHFT                                                                     1
18519 #define HWIO_REO_R0_IDLE_REQ_CTRL_IDLE_REQ_FLUSH_AGE_LIST_BMSK                                                                0x1
18520 #define HWIO_REO_R0_IDLE_REQ_CTRL_IDLE_REQ_FLUSH_AGE_LIST_SHFT                                                                  0
18521 
18522 #define HWIO_REO_R0_LAST_SN_0_ADDR(x)                                                                                  ((x) + 0x50)
18523 #define HWIO_REO_R0_LAST_SN_0_PHYS(x)                                                                                  ((x) + 0x50)
18524 #define HWIO_REO_R0_LAST_SN_0_OFFS                                                                                     (0x50)
18525 #define HWIO_REO_R0_LAST_SN_0_RMSK                                                                                       0xffffff
18526 #define HWIO_REO_R0_LAST_SN_0_POR                                                                                      0x00001001
18527 #define HWIO_REO_R0_LAST_SN_0_POR_RMSK                                                                                 0xffffffff
18528 #define HWIO_REO_R0_LAST_SN_0_ATTR                                                                                                  0x1
18529 #define HWIO_REO_R0_LAST_SN_0_IN(x)            \
18530                 in_dword(HWIO_REO_R0_LAST_SN_0_ADDR(x))
18531 #define HWIO_REO_R0_LAST_SN_0_INM(x, m)            \
18532                 in_dword_masked(HWIO_REO_R0_LAST_SN_0_ADDR(x), m)
18533 #define HWIO_REO_R0_LAST_SN_0_Q1_BMSK                                                                                    0xfff000
18534 #define HWIO_REO_R0_LAST_SN_0_Q1_SHFT                                                                                          12
18535 #define HWIO_REO_R0_LAST_SN_0_Q0_BMSK                                                                                       0xfff
18536 #define HWIO_REO_R0_LAST_SN_0_Q0_SHFT                                                                                           0
18537 
18538 #define HWIO_REO_R0_LAST_SN_1_ADDR(x)                                                                                  ((x) + 0x54)
18539 #define HWIO_REO_R0_LAST_SN_1_PHYS(x)                                                                                  ((x) + 0x54)
18540 #define HWIO_REO_R0_LAST_SN_1_OFFS                                                                                     (0x54)
18541 #define HWIO_REO_R0_LAST_SN_1_RMSK                                                                                       0xffffff
18542 #define HWIO_REO_R0_LAST_SN_1_POR                                                                                      0x00001001
18543 #define HWIO_REO_R0_LAST_SN_1_POR_RMSK                                                                                 0xffffffff
18544 #define HWIO_REO_R0_LAST_SN_1_ATTR                                                                                                  0x1
18545 #define HWIO_REO_R0_LAST_SN_1_IN(x)            \
18546                 in_dword(HWIO_REO_R0_LAST_SN_1_ADDR(x))
18547 #define HWIO_REO_R0_LAST_SN_1_INM(x, m)            \
18548                 in_dword_masked(HWIO_REO_R0_LAST_SN_1_ADDR(x), m)
18549 #define HWIO_REO_R0_LAST_SN_1_Q3_BMSK                                                                                    0xfff000
18550 #define HWIO_REO_R0_LAST_SN_1_Q3_SHFT                                                                                          12
18551 #define HWIO_REO_R0_LAST_SN_1_Q2_BMSK                                                                                       0xfff
18552 #define HWIO_REO_R0_LAST_SN_1_Q2_SHFT                                                                                           0
18553 
18554 #define HWIO_REO_R0_LAST_SN_2_ADDR(x)                                                                                  ((x) + 0x58)
18555 #define HWIO_REO_R0_LAST_SN_2_PHYS(x)                                                                                  ((x) + 0x58)
18556 #define HWIO_REO_R0_LAST_SN_2_OFFS                                                                                     (0x58)
18557 #define HWIO_REO_R0_LAST_SN_2_RMSK                                                                                       0xffffff
18558 #define HWIO_REO_R0_LAST_SN_2_POR                                                                                      0x00001001
18559 #define HWIO_REO_R0_LAST_SN_2_POR_RMSK                                                                                 0xffffffff
18560 #define HWIO_REO_R0_LAST_SN_2_ATTR                                                                                                  0x1
18561 #define HWIO_REO_R0_LAST_SN_2_IN(x)            \
18562                 in_dword(HWIO_REO_R0_LAST_SN_2_ADDR(x))
18563 #define HWIO_REO_R0_LAST_SN_2_INM(x, m)            \
18564                 in_dword_masked(HWIO_REO_R0_LAST_SN_2_ADDR(x), m)
18565 #define HWIO_REO_R0_LAST_SN_2_Q5_BMSK                                                                                    0xfff000
18566 #define HWIO_REO_R0_LAST_SN_2_Q5_SHFT                                                                                          12
18567 #define HWIO_REO_R0_LAST_SN_2_Q4_BMSK                                                                                       0xfff
18568 #define HWIO_REO_R0_LAST_SN_2_Q4_SHFT                                                                                           0
18569 
18570 #define HWIO_REO_R0_LAST_SN_3_ADDR(x)                                                                                  ((x) + 0x5c)
18571 #define HWIO_REO_R0_LAST_SN_3_PHYS(x)                                                                                  ((x) + 0x5c)
18572 #define HWIO_REO_R0_LAST_SN_3_OFFS                                                                                     (0x5c)
18573 #define HWIO_REO_R0_LAST_SN_3_RMSK                                                                                       0xffffff
18574 #define HWIO_REO_R0_LAST_SN_3_POR                                                                                      0x00001001
18575 #define HWIO_REO_R0_LAST_SN_3_POR_RMSK                                                                                 0xffffffff
18576 #define HWIO_REO_R0_LAST_SN_3_ATTR                                                                                                  0x1
18577 #define HWIO_REO_R0_LAST_SN_3_IN(x)            \
18578                 in_dword(HWIO_REO_R0_LAST_SN_3_ADDR(x))
18579 #define HWIO_REO_R0_LAST_SN_3_INM(x, m)            \
18580                 in_dword_masked(HWIO_REO_R0_LAST_SN_3_ADDR(x), m)
18581 #define HWIO_REO_R0_LAST_SN_3_Q7_BMSK                                                                                    0xfff000
18582 #define HWIO_REO_R0_LAST_SN_3_Q7_SHFT                                                                                          12
18583 #define HWIO_REO_R0_LAST_SN_3_Q6_BMSK                                                                                       0xfff
18584 #define HWIO_REO_R0_LAST_SN_3_Q6_SHFT                                                                                           0
18585 
18586 #define HWIO_REO_R0_LAST_SN_4_ADDR(x)                                                                                  ((x) + 0x60)
18587 #define HWIO_REO_R0_LAST_SN_4_PHYS(x)                                                                                  ((x) + 0x60)
18588 #define HWIO_REO_R0_LAST_SN_4_OFFS                                                                                     (0x60)
18589 #define HWIO_REO_R0_LAST_SN_4_RMSK                                                                                          0xfff
18590 #define HWIO_REO_R0_LAST_SN_4_POR                                                                                      0x00000001
18591 #define HWIO_REO_R0_LAST_SN_4_POR_RMSK                                                                                 0xffffffff
18592 #define HWIO_REO_R0_LAST_SN_4_ATTR                                                                                                  0x1
18593 #define HWIO_REO_R0_LAST_SN_4_IN(x)            \
18594                 in_dword(HWIO_REO_R0_LAST_SN_4_ADDR(x))
18595 #define HWIO_REO_R0_LAST_SN_4_INM(x, m)            \
18596                 in_dword_masked(HWIO_REO_R0_LAST_SN_4_ADDR(x), m)
18597 #define HWIO_REO_R0_LAST_SN_4_Q8_BMSK                                                                                       0xfff
18598 #define HWIO_REO_R0_LAST_SN_4_Q8_SHFT                                                                                           0
18599 
18600 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_ADDR(x)                                                                      ((x) + 0x64)
18601 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_PHYS(x)                                                                      ((x) + 0x64)
18602 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_OFFS                                                                         (0x64)
18603 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_RMSK                                                                                0x1
18604 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_POR                                                                          0x00000000
18605 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_POR_RMSK                                                                     0xffffffff
18606 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_ATTR                                                                                      0x3
18607 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_IN(x)            \
18608                 in_dword(HWIO_REO_R0_MODULE_STRESS_CONTROL_ADDR(x))
18609 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_INM(x, m)            \
18610                 in_dword_masked(HWIO_REO_R0_MODULE_STRESS_CONTROL_ADDR(x), m)
18611 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_OUT(x, v)            \
18612                 out_dword(HWIO_REO_R0_MODULE_STRESS_CONTROL_ADDR(x),v)
18613 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_OUTM(x,m,v) \
18614                 out_dword_masked_ns(HWIO_REO_R0_MODULE_STRESS_CONTROL_ADDR(x),m,v,HWIO_REO_R0_MODULE_STRESS_CONTROL_IN(x))
18615 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_HANG_AND_CLEAR_ON_RESET_BMSK                                                        0x1
18616 #define HWIO_REO_R0_MODULE_STRESS_CONTROL_HANG_AND_CLEAR_ON_RESET_SHFT                                                          0
18617 
18618 #define HWIO_REO_R0_PN_IN_DEST_ADDR(x)                                                                                 ((x) + 0x68)
18619 #define HWIO_REO_R0_PN_IN_DEST_PHYS(x)                                                                                 ((x) + 0x68)
18620 #define HWIO_REO_R0_PN_IN_DEST_OFFS                                                                                    (0x68)
18621 #define HWIO_REO_R0_PN_IN_DEST_RMSK                                                                                           0x1
18622 #define HWIO_REO_R0_PN_IN_DEST_POR                                                                                     0x00000000
18623 #define HWIO_REO_R0_PN_IN_DEST_POR_RMSK                                                                                0xffffffff
18624 #define HWIO_REO_R0_PN_IN_DEST_ATTR                                                                                                 0x3
18625 #define HWIO_REO_R0_PN_IN_DEST_IN(x)            \
18626                 in_dword(HWIO_REO_R0_PN_IN_DEST_ADDR(x))
18627 #define HWIO_REO_R0_PN_IN_DEST_INM(x, m)            \
18628                 in_dword_masked(HWIO_REO_R0_PN_IN_DEST_ADDR(x), m)
18629 #define HWIO_REO_R0_PN_IN_DEST_OUT(x, v)            \
18630                 out_dword(HWIO_REO_R0_PN_IN_DEST_ADDR(x),v)
18631 #define HWIO_REO_R0_PN_IN_DEST_OUTM(x,m,v) \
18632                 out_dword_masked_ns(HWIO_REO_R0_PN_IN_DEST_ADDR(x),m,v,HWIO_REO_R0_PN_IN_DEST_IN(x))
18633 #define HWIO_REO_R0_PN_IN_DEST_PN_FIELD_EN_IN_DEST_BMSK                                                                       0x1
18634 #define HWIO_REO_R0_PN_IN_DEST_PN_FIELD_EN_IN_DEST_SHFT                                                                         0
18635 
18636 #define HWIO_REO_R0_SW_COOKIE_CFG0_ADDR(x)                                                                             ((x) + 0x6c)
18637 #define HWIO_REO_R0_SW_COOKIE_CFG0_PHYS(x)                                                                             ((x) + 0x6c)
18638 #define HWIO_REO_R0_SW_COOKIE_CFG0_OFFS                                                                                (0x6c)
18639 #define HWIO_REO_R0_SW_COOKIE_CFG0_RMSK                                                                                0xffffffff
18640 #define HWIO_REO_R0_SW_COOKIE_CFG0_POR                                                                                 0x00000000
18641 #define HWIO_REO_R0_SW_COOKIE_CFG0_POR_RMSK                                                                            0xffffffff
18642 #define HWIO_REO_R0_SW_COOKIE_CFG0_ATTR                                                                                             0x3
18643 #define HWIO_REO_R0_SW_COOKIE_CFG0_IN(x)            \
18644                 in_dword(HWIO_REO_R0_SW_COOKIE_CFG0_ADDR(x))
18645 #define HWIO_REO_R0_SW_COOKIE_CFG0_INM(x, m)            \
18646                 in_dword_masked(HWIO_REO_R0_SW_COOKIE_CFG0_ADDR(x), m)
18647 #define HWIO_REO_R0_SW_COOKIE_CFG0_OUT(x, v)            \
18648                 out_dword(HWIO_REO_R0_SW_COOKIE_CFG0_ADDR(x),v)
18649 #define HWIO_REO_R0_SW_COOKIE_CFG0_OUTM(x,m,v) \
18650                 out_dword_masked_ns(HWIO_REO_R0_SW_COOKIE_CFG0_ADDR(x),m,v,HWIO_REO_R0_SW_COOKIE_CFG0_IN(x))
18651 #define HWIO_REO_R0_SW_COOKIE_CFG0_CMEM_LUT_BASE_ADDR_31_0_BMSK                                                        0xffffffff
18652 #define HWIO_REO_R0_SW_COOKIE_CFG0_CMEM_LUT_BASE_ADDR_31_0_SHFT                                                                 0
18653 
18654 #define HWIO_REO_R0_SW_COOKIE_CFG1_ADDR(x)                                                                             ((x) + 0x70)
18655 #define HWIO_REO_R0_SW_COOKIE_CFG1_PHYS(x)                                                                             ((x) + 0x70)
18656 #define HWIO_REO_R0_SW_COOKIE_CFG1_OFFS                                                                                (0x70)
18657 #define HWIO_REO_R0_SW_COOKIE_CFG1_RMSK                                                                                  0x1fffff
18658 #define HWIO_REO_R0_SW_COOKIE_CFG1_POR                                                                                 0x00111700
18659 #define HWIO_REO_R0_SW_COOKIE_CFG1_POR_RMSK                                                                            0xffffffff
18660 #define HWIO_REO_R0_SW_COOKIE_CFG1_ATTR                                                                                             0x3
18661 #define HWIO_REO_R0_SW_COOKIE_CFG1_IN(x)            \
18662                 in_dword(HWIO_REO_R0_SW_COOKIE_CFG1_ADDR(x))
18663 #define HWIO_REO_R0_SW_COOKIE_CFG1_INM(x, m)            \
18664                 in_dword_masked(HWIO_REO_R0_SW_COOKIE_CFG1_ADDR(x), m)
18665 #define HWIO_REO_R0_SW_COOKIE_CFG1_OUT(x, v)            \
18666                 out_dword(HWIO_REO_R0_SW_COOKIE_CFG1_ADDR(x),v)
18667 #define HWIO_REO_R0_SW_COOKIE_CFG1_OUTM(x,m,v) \
18668                 out_dword_masked_ns(HWIO_REO_R0_SW_COOKIE_CFG1_ADDR(x),m,v,HWIO_REO_R0_SW_COOKIE_CFG1_IN(x))
18669 #define HWIO_REO_R0_SW_COOKIE_CFG1_SW_COOKIE_CONVERT_GLOBAL_ENABLE_BMSK                                                  0x100000
18670 #define HWIO_REO_R0_SW_COOKIE_CFG1_SW_COOKIE_CONVERT_GLOBAL_ENABLE_SHFT                                                        20
18671 #define HWIO_REO_R0_SW_COOKIE_CFG1_SW_COOKIE_CONVERT_ENABLE_BMSK                                                          0x80000
18672 #define HWIO_REO_R0_SW_COOKIE_CFG1_SW_COOKIE_CONVERT_ENABLE_SHFT                                                               19
18673 #define HWIO_REO_R0_SW_COOKIE_CFG1_PAGE_ALIGNMENT_BMSK                                                                    0x40000
18674 #define HWIO_REO_R0_SW_COOKIE_CFG1_PAGE_ALIGNMENT_SHFT                                                                         18
18675 #define HWIO_REO_R0_SW_COOKIE_CFG1_COOKIE_OFFSET_MSB_BMSK                                                                 0x3e000
18676 #define HWIO_REO_R0_SW_COOKIE_CFG1_COOKIE_OFFSET_MSB_SHFT                                                                      13
18677 #define HWIO_REO_R0_SW_COOKIE_CFG1_COOKIE_PAGE_MSB_BMSK                                                                    0x1f00
18678 #define HWIO_REO_R0_SW_COOKIE_CFG1_COOKIE_PAGE_MSB_SHFT                                                                         8
18679 #define HWIO_REO_R0_SW_COOKIE_CFG1_CMEM_LUT_BASE_ADDR_39_32_BMSK                                                             0xff
18680 #define HWIO_REO_R0_SW_COOKIE_CFG1_CMEM_LUT_BASE_ADDR_39_32_SHFT                                                                0
18681 
18682 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ADDR(x)                                                                       ((x) + 0x74)
18683 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_PHYS(x)                                                                       ((x) + 0x74)
18684 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_OFFS                                                                          (0x74)
18685 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_RMSK                                                                          0xffffffff
18686 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_POR                                                                           0x00000000
18687 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_POR_RMSK                                                                      0xffffffff
18688 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ATTR                                                                                       0x3
18689 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_IN(x)            \
18690                 in_dword(HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ADDR(x))
18691 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_INM(x, m)            \
18692                 in_dword_masked(HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ADDR(x), m)
18693 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_OUT(x, v)            \
18694                 out_dword(HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ADDR(x),v)
18695 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_OUTM(x,m,v) \
18696                 out_dword_masked_ns(HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_ADDR(x),m,v,HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_IN(x))
18697 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_VALUE_BMSK                                                                    0xffffffff
18698 #define HWIO_REO_R0_QDESC_LUT_BASE0_ADDR_VALUE_SHFT                                                                             0
18699 
18700 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ADDR(x)                                                                       ((x) + 0x78)
18701 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_PHYS(x)                                                                       ((x) + 0x78)
18702 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_OFFS                                                                          (0x78)
18703 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_RMSK                                                                          0xffffffff
18704 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_POR                                                                           0x00000000
18705 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_POR_RMSK                                                                      0xffffffff
18706 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ATTR                                                                                       0x3
18707 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_IN(x)            \
18708                 in_dword(HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ADDR(x))
18709 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_INM(x, m)            \
18710                 in_dword_masked(HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ADDR(x), m)
18711 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_OUT(x, v)            \
18712                 out_dword(HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ADDR(x),v)
18713 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_OUTM(x,m,v) \
18714                 out_dword_masked_ns(HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_ADDR(x),m,v,HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_IN(x))
18715 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_VALUE_BMSK                                                                    0xffffffff
18716 #define HWIO_REO_R0_QDESC_LUT_BASE1_ADDR_VALUE_SHFT                                                                             0
18717 
18718 #define HWIO_REO_R0_QDESC_ADDR_READ_ADDR(x)                                                                            ((x) + 0x7c)
18719 #define HWIO_REO_R0_QDESC_ADDR_READ_PHYS(x)                                                                            ((x) + 0x7c)
18720 #define HWIO_REO_R0_QDESC_ADDR_READ_OFFS                                                                               (0x7c)
18721 #define HWIO_REO_R0_QDESC_ADDR_READ_RMSK                                                                                    0x1ff
18722 #define HWIO_REO_R0_QDESC_ADDR_READ_POR                                                                                0x00000000
18723 #define HWIO_REO_R0_QDESC_ADDR_READ_POR_RMSK                                                                           0xffffffff
18724 #define HWIO_REO_R0_QDESC_ADDR_READ_ATTR                                                                                            0x3
18725 #define HWIO_REO_R0_QDESC_ADDR_READ_IN(x)            \
18726                 in_dword(HWIO_REO_R0_QDESC_ADDR_READ_ADDR(x))
18727 #define HWIO_REO_R0_QDESC_ADDR_READ_INM(x, m)            \
18728                 in_dword_masked(HWIO_REO_R0_QDESC_ADDR_READ_ADDR(x), m)
18729 #define HWIO_REO_R0_QDESC_ADDR_READ_OUT(x, v)            \
18730                 out_dword(HWIO_REO_R0_QDESC_ADDR_READ_ADDR(x),v)
18731 #define HWIO_REO_R0_QDESC_ADDR_READ_OUTM(x,m,v) \
18732                 out_dword_masked_ns(HWIO_REO_R0_QDESC_ADDR_READ_ADDR(x),m,v,HWIO_REO_R0_QDESC_ADDR_READ_IN(x))
18733 #define HWIO_REO_R0_QDESC_ADDR_READ_GXI_SWAP_BMSK                                                                           0x100
18734 #define HWIO_REO_R0_QDESC_ADDR_READ_GXI_SWAP_SHFT                                                                               8
18735 #define HWIO_REO_R0_QDESC_ADDR_READ_LUT_FEATURE_ENABLE_BMSK                                                                  0x80
18736 #define HWIO_REO_R0_QDESC_ADDR_READ_LUT_FEATURE_ENABLE_SHFT                                                                     7
18737 #define HWIO_REO_R0_QDESC_ADDR_READ_CLEAR_QDESC_ARRAY_BMSK                                                                   0x40
18738 #define HWIO_REO_R0_QDESC_ADDR_READ_CLEAR_QDESC_ARRAY_SHFT                                                                      6
18739 #define HWIO_REO_R0_QDESC_ADDR_READ_INDEX_BMSK                                                                               0x3f
18740 #define HWIO_REO_R0_QDESC_ADDR_READ_INDEX_SHFT                                                                                  0
18741 
18742 #define HWIO_REO_R0_QDESC_ADDR_LOWER_ADDR(x)                                                                           ((x) + 0x80)
18743 #define HWIO_REO_R0_QDESC_ADDR_LOWER_PHYS(x)                                                                           ((x) + 0x80)
18744 #define HWIO_REO_R0_QDESC_ADDR_LOWER_OFFS                                                                              (0x80)
18745 #define HWIO_REO_R0_QDESC_ADDR_LOWER_RMSK                                                                              0xffffffff
18746 #define HWIO_REO_R0_QDESC_ADDR_LOWER_POR                                                                               0x00000000
18747 #define HWIO_REO_R0_QDESC_ADDR_LOWER_POR_RMSK                                                                          0xffffffff
18748 #define HWIO_REO_R0_QDESC_ADDR_LOWER_ATTR                                                                                           0x1
18749 #define HWIO_REO_R0_QDESC_ADDR_LOWER_IN(x)            \
18750                 in_dword(HWIO_REO_R0_QDESC_ADDR_LOWER_ADDR(x))
18751 #define HWIO_REO_R0_QDESC_ADDR_LOWER_INM(x, m)            \
18752                 in_dword_masked(HWIO_REO_R0_QDESC_ADDR_LOWER_ADDR(x), m)
18753 #define HWIO_REO_R0_QDESC_ADDR_LOWER_QDESC_ADDR_BMSK                                                                   0xffffffff
18754 #define HWIO_REO_R0_QDESC_ADDR_LOWER_QDESC_ADDR_SHFT                                                                            0
18755 
18756 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_ADDR(x)                                                                          ((x) + 0x84)
18757 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_PHYS(x)                                                                          ((x) + 0x84)
18758 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_OFFS                                                                             (0x84)
18759 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_RMSK                                                                              0x3ffffff
18760 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_POR                                                                              0x00000000
18761 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_POR_RMSK                                                                         0xffffffff
18762 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_ATTR                                                                                          0x1
18763 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_IN(x)            \
18764                 in_dword(HWIO_REO_R0_QDESC_ADDR_HIGHER_ADDR(x))
18765 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_INM(x, m)            \
18766                 in_dword_masked(HWIO_REO_R0_QDESC_ADDR_HIGHER_ADDR(x), m)
18767 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_Q_INDEX_BMSK                                                                      0x3ffff00
18768 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_Q_INDEX_SHFT                                                                              8
18769 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_QDESC_ADDR_BMSK                                                                        0xff
18770 #define HWIO_REO_R0_QDESC_ADDR_HIGHER_QDESC_ADDR_SHFT                                                                           0
18771 
18772 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ADDR(x)                                                                       ((x) + 0x88)
18773 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_PHYS(x)                                                                       ((x) + 0x88)
18774 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_OFFS                                                                          (0x88)
18775 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_RMSK                                                                              0x1fff
18776 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_POR                                                                           0x00000000
18777 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_POR_RMSK                                                                      0xffffffff
18778 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ATTR                                                                                       0x3
18779 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_IN(x)            \
18780                 in_dword(HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ADDR(x))
18781 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_INM(x, m)            \
18782                 in_dword_masked(HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ADDR(x), m)
18783 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_OUT(x, v)            \
18784                 out_dword(HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ADDR(x),v)
18785 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_OUTM(x,m,v) \
18786                 out_dword_masked_ns(HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_ADDR(x),m,v,HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_IN(x))
18787 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_MAX_SUPPORTED_BMSK                                                                0x1fff
18788 #define HWIO_REO_R0_QDESC_MAX_SW_PEER_ID_MAX_SUPPORTED_SHFT                                                                     0
18789 
18790 #define HWIO_REO_R0_RX_STATS_CMD_ADDR(x)                                                                               ((x) + 0x8c)
18791 #define HWIO_REO_R0_RX_STATS_CMD_PHYS(x)                                                                               ((x) + 0x8c)
18792 #define HWIO_REO_R0_RX_STATS_CMD_OFFS                                                                                  (0x8c)
18793 #define HWIO_REO_R0_RX_STATS_CMD_RMSK                                                                                        0xff
18794 #define HWIO_REO_R0_RX_STATS_CMD_POR                                                                                   0x00000000
18795 #define HWIO_REO_R0_RX_STATS_CMD_POR_RMSK                                                                              0xffffffff
18796 #define HWIO_REO_R0_RX_STATS_CMD_ATTR                                                                                               0x3
18797 #define HWIO_REO_R0_RX_STATS_CMD_IN(x)            \
18798                 in_dword(HWIO_REO_R0_RX_STATS_CMD_ADDR(x))
18799 #define HWIO_REO_R0_RX_STATS_CMD_INM(x, m)            \
18800                 in_dword_masked(HWIO_REO_R0_RX_STATS_CMD_ADDR(x), m)
18801 #define HWIO_REO_R0_RX_STATS_CMD_OUT(x, v)            \
18802                 out_dword(HWIO_REO_R0_RX_STATS_CMD_ADDR(x),v)
18803 #define HWIO_REO_R0_RX_STATS_CMD_OUTM(x,m,v) \
18804                 out_dword_masked_ns(HWIO_REO_R0_RX_STATS_CMD_ADDR(x),m,v,HWIO_REO_R0_RX_STATS_CMD_IN(x))
18805 #define HWIO_REO_R0_RX_STATS_CMD_CLEAR_ALL_VDEV_ID_RX_STATS_BMSK                                                             0x80
18806 #define HWIO_REO_R0_RX_STATS_CMD_CLEAR_ALL_VDEV_ID_RX_STATS_SHFT                                                                7
18807 #define HWIO_REO_R0_RX_STATS_CMD_CLEAR_SINGLE_VDEV_RX_STATS_BMSK                                                             0x40
18808 #define HWIO_REO_R0_RX_STATS_CMD_CLEAR_SINGLE_VDEV_RX_STATS_SHFT                                                                6
18809 #define HWIO_REO_R0_RX_STATS_CMD_VDEV_ID_BMSK                                                                                0x3f
18810 #define HWIO_REO_R0_RX_STATS_CMD_VDEV_ID_SHFT                                                                                   0
18811 
18812 #define HWIO_REO_R0_RX_STATS_LOWER_ADDR(x)                                                                             ((x) + 0x90)
18813 #define HWIO_REO_R0_RX_STATS_LOWER_PHYS(x)                                                                             ((x) + 0x90)
18814 #define HWIO_REO_R0_RX_STATS_LOWER_OFFS                                                                                (0x90)
18815 #define HWIO_REO_R0_RX_STATS_LOWER_RMSK                                                                                0xffffffff
18816 #define HWIO_REO_R0_RX_STATS_LOWER_POR                                                                                 0x00000000
18817 #define HWIO_REO_R0_RX_STATS_LOWER_POR_RMSK                                                                            0xffffffff
18818 #define HWIO_REO_R0_RX_STATS_LOWER_ATTR                                                                                             0x1
18819 #define HWIO_REO_R0_RX_STATS_LOWER_IN(x)            \
18820                 in_dword(HWIO_REO_R0_RX_STATS_LOWER_ADDR(x))
18821 #define HWIO_REO_R0_RX_STATS_LOWER_INM(x, m)            \
18822                 in_dword_masked(HWIO_REO_R0_RX_STATS_LOWER_ADDR(x), m)
18823 #define HWIO_REO_R0_RX_STATS_LOWER_MSDU_BYTE_COUNT_BMSK                                                                0xffffffff
18824 #define HWIO_REO_R0_RX_STATS_LOWER_MSDU_BYTE_COUNT_SHFT                                                                         0
18825 
18826 #define HWIO_REO_R0_RX_STATS_HIGHER_ADDR(x)                                                                            ((x) + 0x94)
18827 #define HWIO_REO_R0_RX_STATS_HIGHER_PHYS(x)                                                                            ((x) + 0x94)
18828 #define HWIO_REO_R0_RX_STATS_HIGHER_OFFS                                                                               (0x94)
18829 #define HWIO_REO_R0_RX_STATS_HIGHER_RMSK                                                                               0xffffffff
18830 #define HWIO_REO_R0_RX_STATS_HIGHER_POR                                                                                0x00000000
18831 #define HWIO_REO_R0_RX_STATS_HIGHER_POR_RMSK                                                                           0xffffffff
18832 #define HWIO_REO_R0_RX_STATS_HIGHER_ATTR                                                                                            0x1
18833 #define HWIO_REO_R0_RX_STATS_HIGHER_IN(x)            \
18834                 in_dword(HWIO_REO_R0_RX_STATS_HIGHER_ADDR(x))
18835 #define HWIO_REO_R0_RX_STATS_HIGHER_INM(x, m)            \
18836                 in_dword_masked(HWIO_REO_R0_RX_STATS_HIGHER_ADDR(x), m)
18837 #define HWIO_REO_R0_RX_STATS_HIGHER_MSDU_COUNT_BMSK                                                                    0xfffffff0
18838 #define HWIO_REO_R0_RX_STATS_HIGHER_MSDU_COUNT_SHFT                                                                             4
18839 #define HWIO_REO_R0_RX_STATS_HIGHER_MSDU_BYTE_COUNT_BMSK                                                                      0xf
18840 #define HWIO_REO_R0_RX_STATS_HIGHER_MSDU_BYTE_COUNT_SHFT                                                                        0
18841 
18842 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ADDR(x)                                                                   ((x) + 0x98)
18843 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_PHYS(x)                                                                   ((x) + 0x98)
18844 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_OFFS                                                                      (0x98)
18845 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_RMSK                                                                      0xffffffff
18846 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_POR                                                                       0x00000000
18847 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_POR_RMSK                                                                  0xffffffff
18848 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ATTR                                                                                   0x3
18849 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_IN(x)            \
18850                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ADDR(x))
18851 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_INM(x, m)            \
18852                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ADDR(x), m)
18853 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_OUT(x, v)            \
18854                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ADDR(x),v)
18855 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_OUTM(x,m,v) \
18856                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_IN(x))
18857 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                   0xffffffff
18858 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                            0
18859 
18860 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ADDR(x)                                                                   ((x) + 0x9c)
18861 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_PHYS(x)                                                                   ((x) + 0x9c)
18862 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_OFFS                                                                      (0x9c)
18863 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_RMSK                                                                        0xffffff
18864 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_POR                                                                       0x00000000
18865 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_POR_RMSK                                                                  0xffffffff
18866 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ATTR                                                                                   0x3
18867 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_IN(x)            \
18868                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ADDR(x))
18869 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_INM(x, m)            \
18870                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ADDR(x), m)
18871 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_OUT(x, v)            \
18872                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ADDR(x),v)
18873 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_OUTM(x,m,v) \
18874                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_IN(x))
18875 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_RING_SIZE_BMSK                                                              0xffff00
18876 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_RING_SIZE_SHFT                                                                     8
18877 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                         0xff
18878 #define HWIO_REO_R0_RXDMA2REO0_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                            0
18879 
18880 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_ADDR(x)                                                                         ((x) + 0xa0)
18881 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_PHYS(x)                                                                         ((x) + 0xa0)
18882 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_OFFS                                                                            (0xa0)
18883 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_RMSK                                                                                  0xff
18884 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_POR                                                                             0x00000000
18885 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_POR_RMSK                                                                        0xffffffff
18886 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_ATTR                                                                                         0x3
18887 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_IN(x)            \
18888                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_ID_ADDR(x))
18889 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_INM(x, m)            \
18890                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_ID_ADDR(x), m)
18891 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_OUT(x, v)            \
18892                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_ID_ADDR(x),v)
18893 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_OUTM(x,m,v) \
18894                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_ID_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_ID_IN(x))
18895 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_ENTRY_SIZE_BMSK                                                                       0xff
18896 #define HWIO_REO_R0_RXDMA2REO0_RING_ID_ENTRY_SIZE_SHFT                                                                          0
18897 
18898 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_ADDR(x)                                                                     ((x) + 0xa4)
18899 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_PHYS(x)                                                                     ((x) + 0xa4)
18900 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_OFFS                                                                        (0xa4)
18901 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_RMSK                                                                        0xffffffff
18902 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_POR                                                                         0x00000000
18903 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_POR_RMSK                                                                    0xffffffff
18904 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_ATTR                                                                                     0x1
18905 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_IN(x)            \
18906                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_STATUS_ADDR(x))
18907 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_INM(x, m)            \
18908                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_STATUS_ADDR(x), m)
18909 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                        0xffff0000
18910 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                16
18911 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_NUM_VALID_WORDS_BMSK                                                            0xffff
18912 #define HWIO_REO_R0_RXDMA2REO0_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                 0
18913 
18914 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_ADDR(x)                                                                       ((x) + 0xa8)
18915 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_PHYS(x)                                                                       ((x) + 0xa8)
18916 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_OFFS                                                                          (0xa8)
18917 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_RMSK                                                                            0x3fffff
18918 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_POR                                                                           0x00000080
18919 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_POR_RMSK                                                                      0xffffffff
18920 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_ATTR                                                                                       0x3
18921 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_IN(x)            \
18922                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_MISC_ADDR(x))
18923 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_INM(x, m)            \
18924                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_MISC_ADDR(x), m)
18925 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_OUT(x, v)            \
18926                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_MISC_ADDR(x),v)
18927 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_OUTM(x,m,v) \
18928                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_MISC_IN(x))
18929 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SPARE_CONTROL_BMSK                                                              0x3fc000
18930 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SPARE_CONTROL_SHFT                                                                    14
18931 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_SM_STATE2_BMSK                                                               0x3000
18932 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_SM_STATE2_SHFT                                                                   12
18933 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_SM_STATE1_BMSK                                                                0xf00
18934 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_SM_STATE1_SHFT                                                                    8
18935 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_IS_IDLE_BMSK                                                                   0x80
18936 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_IS_IDLE_SHFT                                                                      7
18937 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_ENABLE_BMSK                                                                    0x40
18938 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SRNG_ENABLE_SHFT                                                                       6
18939 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                              0x20
18940 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                 5
18941 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                               0x10
18942 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                  4
18943 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_MSI_SWAP_BIT_BMSK                                                                    0x8
18944 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_MSI_SWAP_BIT_SHFT                                                                      3
18945 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SECURITY_BIT_BMSK                                                                    0x4
18946 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_SECURITY_BIT_SHFT                                                                      2
18947 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                 0x2
18948 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                   1
18949 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_RING_ID_DISABLE_BMSK                                                                 0x1
18950 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_RING_ID_DISABLE_SHFT                                                                   0
18951 
18952 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ADDR(x)                                                                ((x) + 0xb4)
18953 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_PHYS(x)                                                                ((x) + 0xb4)
18954 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_OFFS                                                                   (0xb4)
18955 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_RMSK                                                                   0xffffffff
18956 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_POR                                                                    0x00000000
18957 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_POR_RMSK                                                               0xffffffff
18958 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ATTR                                                                                0x3
18959 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_IN(x)            \
18960                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ADDR(x))
18961 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_INM(x, m)            \
18962                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ADDR(x), m)
18963 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_OUT(x, v)            \
18964                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ADDR(x),v)
18965 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_OUTM(x,m,v) \
18966                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_IN(x))
18967 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                              0xffffffff
18968 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                       0
18969 
18970 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ADDR(x)                                                                ((x) + 0xb8)
18971 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_PHYS(x)                                                                ((x) + 0xb8)
18972 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_OFFS                                                                   (0xb8)
18973 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_RMSK                                                                         0xff
18974 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_POR                                                                    0x00000000
18975 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_POR_RMSK                                                               0xffffffff
18976 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ATTR                                                                                0x3
18977 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_IN(x)            \
18978                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ADDR(x))
18979 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_INM(x, m)            \
18980                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ADDR(x), m)
18981 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_OUT(x, v)            \
18982                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ADDR(x),v)
18983 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_OUTM(x,m,v) \
18984                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_IN(x))
18985 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                    0xff
18986 #define HWIO_REO_R0_RXDMA2REO0_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                       0
18987 
18988 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                     ((x) + 0xc8)
18989 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                     ((x) + 0xc8)
18990 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                        (0xc8)
18991 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                        0xffffffff
18992 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_POR                                                         0x00000000
18993 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                    0xffffffff
18994 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                     0x3
18995 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
18996                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
18997 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
18998                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
18999 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
19000                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
19001 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
19002                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_IN(x))
19003 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                              0xffff0000
19004 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                      16
19005 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                          0x8000
19006 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                              15
19007 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                    0x7fff
19008 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                         0
19009 
19010 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                     ((x) + 0xcc)
19011 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                     ((x) + 0xcc)
19012 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                        (0xcc)
19013 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                            0xffff
19014 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_POR                                                         0x00000000
19015 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                    0xffffffff
19016 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                     0x3
19017 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
19018                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
19019 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
19020                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
19021 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
19022                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
19023 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
19024                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_IN(x))
19025 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                              0xffff
19026 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                   0
19027 
19028 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_ADDR(x)                                                        ((x) + 0xd0)
19029 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_PHYS(x)                                                        ((x) + 0xd0)
19030 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_OFFS                                                           (0xd0)
19031 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_RMSK                                                           0xffffffff
19032 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_POR                                                            0x00000000
19033 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_POR_RMSK                                                       0xffffffff
19034 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_ATTR                                                                        0x1
19035 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_IN(x)            \
19036                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_ADDR(x))
19037 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_INM(x, m)            \
19038                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_ADDR(x), m)
19039 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                             0xffff0000
19040 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                     16
19041 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                        0x8000
19042 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                            15
19043 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                  0x7fff
19044 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                       0
19045 
19046 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                     ((x) + 0xd4)
19047 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                     ((x) + 0xd4)
19048 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                        (0xd4)
19049 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                             0x3ff
19050 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_POR                                                         0x00000000
19051 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                    0xffffffff
19052 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                     0x3
19053 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
19054                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
19055 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
19056                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
19057 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
19058                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
19059 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
19060                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_IN(x))
19061 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                          0x3ff
19062 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                              0
19063 
19064 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                    ((x) + 0xd8)
19065 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                    ((x) + 0xd8)
19066 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                       (0xd8)
19067 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                              0x7
19068 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_POR                                                        0x00000003
19069 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                   0xffffffff
19070 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                    0x3
19071 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
19072                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
19073 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
19074                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
19075 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
19076                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
19077 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
19078                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_IN(x))
19079 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                         0x7
19080 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                           0
19081 
19082 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                   ((x) + 0xdc)
19083 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                   ((x) + 0xdc)
19084 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                      (0xdc)
19085 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                        0xffffff
19086 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_POR                                                       0x00000000
19087 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                  0xffffffff
19088 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                   0x1
19089 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
19090                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
19091 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
19092                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
19093 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                         0xff0000
19094 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                               16
19095 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                        0xffff
19096 #define HWIO_REO_R0_RXDMA2REO0_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                             0
19097 
19098 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ADDR(x)                                                            ((x) + 0x108)
19099 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_PHYS(x)                                                            ((x) + 0x108)
19100 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_OFFS                                                               (0x108)
19101 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_RMSK                                                                   0xffff
19102 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_POR                                                                0x00000000
19103 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_POR_RMSK                                                           0xffffffff
19104 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ATTR                                                                            0x3
19105 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_IN(x)            \
19106                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ADDR(x))
19107 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_INM(x, m)            \
19108                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ADDR(x), m)
19109 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
19110                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ADDR(x),v)
19111 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
19112                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_IN(x))
19113 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                0xffff
19114 #define HWIO_REO_R0_RXDMA2REO0_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                     0
19115 
19116 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ADDR(x)                                                                     ((x) + 0x10c)
19117 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_PHYS(x)                                                                     ((x) + 0x10c)
19118 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_OFFS                                                                        (0x10c)
19119 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_RMSK                                                                        0xffff003f
19120 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_POR                                                                         0x00000000
19121 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_POR_RMSK                                                                    0xffffffff
19122 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ATTR                                                                                     0x3
19123 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_IN(x)            \
19124                 in_dword(HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ADDR(x))
19125 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_INM(x, m)            \
19126                 in_dword_masked(HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ADDR(x), m)
19127 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_OUT(x, v)            \
19128                 out_dword(HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ADDR(x),v)
19129 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_OUTM(x,m,v) \
19130                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_IN(x))
19131 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                               0xffff0000
19132 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                       16
19133 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                      0x3f
19134 #define HWIO_REO_R0_RXDMA2REO0_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                         0
19135 
19136 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ADDR(x)                                                               ((x) + 0x110)
19137 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_PHYS(x)                                                               ((x) + 0x110)
19138 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_OFFS                                                                  (0x110)
19139 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_RMSK                                                                  0xffffffff
19140 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_POR                                                                   0x00000000
19141 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_POR_RMSK                                                              0xffffffff
19142 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ATTR                                                                               0x3
19143 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_IN(x)            \
19144                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ADDR(x))
19145 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_INM(x, m)            \
19146                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ADDR(x), m)
19147 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_OUT(x, v)            \
19148                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ADDR(x),v)
19149 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_OUTM(x,m,v) \
19150                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_IN(x))
19151 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                               0xffffffff
19152 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                        0
19153 
19154 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ADDR(x)                                                               ((x) + 0x114)
19155 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_PHYS(x)                                                               ((x) + 0x114)
19156 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_OFFS                                                                  (0x114)
19157 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_RMSK                                                                    0xffffff
19158 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_POR                                                                   0x00000000
19159 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_POR_RMSK                                                              0xffffffff
19160 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ATTR                                                                               0x3
19161 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_IN(x)            \
19162                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ADDR(x))
19163 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_INM(x, m)            \
19164                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ADDR(x), m)
19165 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_OUT(x, v)            \
19166                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ADDR(x),v)
19167 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_OUTM(x,m,v) \
19168                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_IN(x))
19169 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_RING_SIZE_BMSK                                                          0xffff00
19170 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_RING_SIZE_SHFT                                                                 8
19171 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                     0xff
19172 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                        0
19173 
19174 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ADDR(x)                                                                     ((x) + 0x118)
19175 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_PHYS(x)                                                                     ((x) + 0x118)
19176 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_OFFS                                                                        (0x118)
19177 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_RMSK                                                                              0xff
19178 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_POR                                                                         0x00000000
19179 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_POR_RMSK                                                                    0xffffffff
19180 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ATTR                                                                                     0x3
19181 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_IN(x)            \
19182                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ADDR(x))
19183 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_INM(x, m)            \
19184                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ADDR(x), m)
19185 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_OUT(x, v)            \
19186                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ADDR(x),v)
19187 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_OUTM(x,m,v) \
19188                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_IN(x))
19189 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ENTRY_SIZE_BMSK                                                                   0xff
19190 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_ID_ENTRY_SIZE_SHFT                                                                      0
19191 
19192 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_ADDR(x)                                                                 ((x) + 0x11c)
19193 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_PHYS(x)                                                                 ((x) + 0x11c)
19194 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_OFFS                                                                    (0x11c)
19195 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_RMSK                                                                    0xffffffff
19196 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_POR                                                                     0x00000000
19197 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_POR_RMSK                                                                0xffffffff
19198 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_ATTR                                                                                 0x1
19199 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_IN(x)            \
19200                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_ADDR(x))
19201 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_INM(x, m)            \
19202                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_ADDR(x), m)
19203 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                    0xffff0000
19204 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                            16
19205 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                        0xffff
19206 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                             0
19207 
19208 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ADDR(x)                                                                   ((x) + 0x120)
19209 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_PHYS(x)                                                                   ((x) + 0x120)
19210 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_OFFS                                                                      (0x120)
19211 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_RMSK                                                                        0x3fffff
19212 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_POR                                                                       0x00000080
19213 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_POR_RMSK                                                                  0xffffffff
19214 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ATTR                                                                                   0x3
19215 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_IN(x)            \
19216                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ADDR(x))
19217 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_INM(x, m)            \
19218                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ADDR(x), m)
19219 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_OUT(x, v)            \
19220                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ADDR(x),v)
19221 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_OUTM(x,m,v) \
19222                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_IN(x))
19223 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SPARE_CONTROL_BMSK                                                          0x3fc000
19224 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SPARE_CONTROL_SHFT                                                                14
19225 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_SM_STATE2_BMSK                                                           0x3000
19226 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_SM_STATE2_SHFT                                                               12
19227 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_SM_STATE1_BMSK                                                            0xf00
19228 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_SM_STATE1_SHFT                                                                8
19229 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_IS_IDLE_BMSK                                                               0x80
19230 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_IS_IDLE_SHFT                                                                  7
19231 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_ENABLE_BMSK                                                                0x40
19232 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SRNG_ENABLE_SHFT                                                                   6
19233 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                          0x20
19234 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                             5
19235 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                           0x10
19236 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                              4
19237 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_MSI_SWAP_BIT_BMSK                                                                0x8
19238 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_MSI_SWAP_BIT_SHFT                                                                  3
19239 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SECURITY_BIT_BMSK                                                                0x4
19240 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_SECURITY_BIT_SHFT                                                                  2
19241 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                             0x2
19242 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                               1
19243 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_RING_ID_DISABLE_BMSK                                                             0x1
19244 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_RING_ID_DISABLE_SHFT                                                               0
19245 
19246 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ADDR(x)                                                            ((x) + 0x12c)
19247 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_PHYS(x)                                                            ((x) + 0x12c)
19248 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_OFFS                                                               (0x12c)
19249 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_RMSK                                                               0xffffffff
19250 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_POR                                                                0x00000000
19251 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_POR_RMSK                                                           0xffffffff
19252 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ATTR                                                                            0x3
19253 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_IN(x)            \
19254                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ADDR(x))
19255 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_INM(x, m)            \
19256                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ADDR(x), m)
19257 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_OUT(x, v)            \
19258                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ADDR(x),v)
19259 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
19260                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_IN(x))
19261 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                          0xffffffff
19262 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                   0
19263 
19264 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ADDR(x)                                                            ((x) + 0x130)
19265 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_PHYS(x)                                                            ((x) + 0x130)
19266 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_OFFS                                                               (0x130)
19267 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_RMSK                                                                     0xff
19268 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_POR                                                                0x00000000
19269 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_POR_RMSK                                                           0xffffffff
19270 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ATTR                                                                            0x3
19271 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_IN(x)            \
19272                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ADDR(x))
19273 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_INM(x, m)            \
19274                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ADDR(x), m)
19275 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_OUT(x, v)            \
19276                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ADDR(x),v)
19277 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
19278                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_IN(x))
19279 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                0xff
19280 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                   0
19281 
19282 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                 ((x) + 0x140)
19283 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                 ((x) + 0x140)
19284 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                    (0x140)
19285 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                    0xffffffff
19286 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_POR                                                     0x00000000
19287 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                0xffffffff
19288 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                 0x3
19289 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
19290                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
19291 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
19292                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
19293 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
19294                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
19295 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
19296                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
19297 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
19298 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
19299 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                      0x8000
19300 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                          15
19301 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
19302 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                     0
19303 
19304 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                 ((x) + 0x144)
19305 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                 ((x) + 0x144)
19306 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                    (0x144)
19307 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                        0xffff
19308 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_POR                                                     0x00000000
19309 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                0xffffffff
19310 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                 0x3
19311 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
19312                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
19313 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
19314                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
19315 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
19316                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
19317 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
19318                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
19319 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                          0xffff
19320 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                               0
19321 
19322 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                    ((x) + 0x148)
19323 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                    ((x) + 0x148)
19324 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_OFFS                                                       (0x148)
19325 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_RMSK                                                       0xffffffff
19326 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_POR                                                        0x00000000
19327 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_POR_RMSK                                                   0xffffffff
19328 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_ATTR                                                                    0x1
19329 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_IN(x)            \
19330                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_ADDR(x))
19331 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
19332                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
19333 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                         0xffff0000
19334 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                 16
19335 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                    0x8000
19336 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                        15
19337 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                              0x7fff
19338 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                   0
19339 
19340 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                 ((x) + 0x14c)
19341 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                 ((x) + 0x14c)
19342 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                    (0x14c)
19343 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                         0x3ff
19344 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_POR                                                     0x00000000
19345 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                0xffffffff
19346 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                 0x3
19347 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
19348                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
19349 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
19350                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
19351 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
19352                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
19353 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
19354                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
19355 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                      0x3ff
19356 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                          0
19357 
19358 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                ((x) + 0x150)
19359 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                ((x) + 0x150)
19360 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                   (0x150)
19361 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                          0x7
19362 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_POR                                                    0x00000003
19363 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                               0xffffffff
19364 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                0x3
19365 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
19366                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
19367 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
19368                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
19369 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
19370                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
19371 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
19372                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
19373 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                     0x7
19374 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                       0
19375 
19376 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                               ((x) + 0x154)
19377 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                               ((x) + 0x154)
19378 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                  (0x154)
19379 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                    0xffffff
19380 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_POR                                                   0x00000000
19381 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                              0xffffffff
19382 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                               0x1
19383 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
19384                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
19385 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
19386                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
19387 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                     0xff0000
19388 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                           16
19389 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                    0xffff
19390 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                         0
19391 
19392 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR(x)                                                          ((x) + 0x158)
19393 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_PHYS(x)                                                          ((x) + 0x158)
19394 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_OFFS                                                             (0x158)
19395 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_RMSK                                                             0xffffffff
19396 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_POR                                                              0x00000000
19397 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_POR_RMSK                                                         0xffffffff
19398 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ATTR                                                                          0x3
19399 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_IN(x)            \
19400                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR(x))
19401 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_INM(x, m)            \
19402                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR(x), m)
19403 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_OUT(x, v)            \
19404                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR(x),v)
19405 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
19406                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_IN(x))
19407 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                        0xffffffff
19408 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                 0
19409 
19410 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR(x)                                                          ((x) + 0x15c)
19411 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_PHYS(x)                                                          ((x) + 0x15c)
19412 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_OFFS                                                             (0x15c)
19413 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_RMSK                                                                  0x1ff
19414 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_POR                                                              0x00000000
19415 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_POR_RMSK                                                         0xffffffff
19416 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ATTR                                                                          0x3
19417 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_IN(x)            \
19418                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR(x))
19419 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_INM(x, m)            \
19420                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR(x), m)
19421 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_OUT(x, v)            \
19422                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR(x),v)
19423 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
19424                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_IN(x))
19425 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                      0x100
19426 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                          8
19427 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                              0xff
19428 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                 0
19429 
19430 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ADDR(x)                                                              ((x) + 0x160)
19431 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_PHYS(x)                                                              ((x) + 0x160)
19432 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_OFFS                                                                 (0x160)
19433 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_RMSK                                                                 0xffffffff
19434 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_POR                                                                  0x00000000
19435 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_POR_RMSK                                                             0xffffffff
19436 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ATTR                                                                              0x3
19437 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_IN(x)            \
19438                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ADDR(x))
19439 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_INM(x, m)            \
19440                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ADDR(x), m)
19441 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_OUT(x, v)            \
19442                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ADDR(x),v)
19443 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_OUTM(x,m,v) \
19444                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_IN(x))
19445 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_VALUE_BMSK                                                           0xffffffff
19446 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MSI1_DATA_VALUE_SHFT                                                                    0
19447 
19448 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                        ((x) + 0x180)
19449 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                        ((x) + 0x180)
19450 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_OFFS                                                           (0x180)
19451 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_RMSK                                                               0xffff
19452 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_POR                                                            0x00000000
19453 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                       0xffffffff
19454 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ATTR                                                                        0x3
19455 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_IN(x)            \
19456                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ADDR(x))
19457 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
19458                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
19459 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
19460                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
19461 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
19462                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_IN(x))
19463 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                            0xffff
19464 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                 0
19465 
19466 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ADDR(x)                                                           ((x) + 0x184)
19467 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_PHYS(x)                                                           ((x) + 0x184)
19468 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_OFFS                                                              (0x184)
19469 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_RMSK                                                              0xffffffff
19470 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_POR                                                               0x00000000
19471 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_POR_RMSK                                                          0xffffffff
19472 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ATTR                                                                           0x3
19473 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_IN(x)            \
19474                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ADDR(x))
19475 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_INM(x, m)            \
19476                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ADDR(x), m)
19477 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_OUT(x, v)            \
19478                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ADDR(x),v)
19479 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_OUTM(x,m,v) \
19480                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_IN(x))
19481 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                   0xffff0000
19482 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                           16
19483 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                               0x8000
19484 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                   15
19485 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                        0x7e00
19486 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                             9
19487 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                    0x180
19488 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                        7
19489 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                          0x70
19490 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                             4
19491 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                        0xf
19492 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                          0
19493 
19494 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                            ((x) + 0x188)
19495 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                            ((x) + 0x188)
19496 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                               (0x188)
19497 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                   0xffff
19498 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                                0x00000000
19499 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                           0xffffffff
19500 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                            0x3
19501 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
19502                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
19503 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
19504                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
19505 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
19506                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
19507 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
19508                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
19509 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                           0xffff
19510 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                                0
19511 
19512 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                        ((x) + 0x18c)
19513 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                        ((x) + 0x18c)
19514 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                           (0x18c)
19515 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                           0xffffffff
19516 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                            0x00000000
19517 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                       0xffffffff
19518 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                        0x3
19519 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
19520                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
19521 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
19522                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
19523 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
19524                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
19525 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
19526                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
19527 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                     0xffffffff
19528 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                              0
19529 
19530 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                        ((x) + 0x190)
19531 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                        ((x) + 0x190)
19532 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                           (0x190)
19533 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                                 0xff
19534 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                            0x00000000
19535 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                       0xffffffff
19536 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                        0x3
19537 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
19538                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
19539 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
19540                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
19541 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
19542                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
19543 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
19544                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
19545 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                           0xff
19546 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                              0
19547 
19548 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                         ((x) + 0x194)
19549 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                         ((x) + 0x194)
19550 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                            (0x194)
19551 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                            0xffffffff
19552 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                             0x00000000
19553 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                        0xffffffff
19554 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                         0x3
19555 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
19556                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
19557 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
19558                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
19559 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
19560                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
19561 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
19562                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
19563 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                      0xffffffff
19564 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                               0
19565 
19566 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                         ((x) + 0x198)
19567 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                         ((x) + 0x198)
19568 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                            (0x198)
19569 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                                  0xff
19570 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                             0x00000000
19571 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                        0xffffffff
19572 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                         0x3
19573 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
19574                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
19575 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
19576                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
19577 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
19578                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
19579 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
19580                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
19581 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                            0xff
19582 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                               0
19583 
19584 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ADDR(x)                                                                 ((x) + 0x19c)
19585 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_PHYS(x)                                                                 ((x) + 0x19c)
19586 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_OFFS                                                                    (0x19c)
19587 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_RMSK                                                                    0xffff003f
19588 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_POR                                                                     0x00000000
19589 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_POR_RMSK                                                                0xffffffff
19590 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ATTR                                                                                 0x3
19591 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_IN(x)            \
19592                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ADDR(x))
19593 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_INM(x, m)            \
19594                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ADDR(x), m)
19595 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_OUT(x, v)            \
19596                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ADDR(x),v)
19597 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_OUTM(x,m,v) \
19598                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_IN(x))
19599 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                           0xffff0000
19600 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                   16
19601 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                  0x3f
19602 #define HWIO_REO_R0_RXDMA2REO_MLO1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                     0
19603 
19604 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ADDR(x)                                                               ((x) + 0x1a0)
19605 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_PHYS(x)                                                               ((x) + 0x1a0)
19606 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_OFFS                                                                  (0x1a0)
19607 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_RMSK                                                                  0xffffffff
19608 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_POR                                                                   0x00000000
19609 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_POR_RMSK                                                              0xffffffff
19610 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ATTR                                                                               0x3
19611 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_IN(x)            \
19612                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ADDR(x))
19613 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_INM(x, m)            \
19614                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ADDR(x), m)
19615 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_OUT(x, v)            \
19616                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ADDR(x),v)
19617 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_OUTM(x,m,v) \
19618                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_IN(x))
19619 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                               0xffffffff
19620 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                        0
19621 
19622 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ADDR(x)                                                               ((x) + 0x1a4)
19623 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_PHYS(x)                                                               ((x) + 0x1a4)
19624 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_OFFS                                                                  (0x1a4)
19625 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_RMSK                                                                    0xffffff
19626 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_POR                                                                   0x00000000
19627 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_POR_RMSK                                                              0xffffffff
19628 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ATTR                                                                               0x3
19629 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_IN(x)            \
19630                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ADDR(x))
19631 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_INM(x, m)            \
19632                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ADDR(x), m)
19633 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_OUT(x, v)            \
19634                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ADDR(x),v)
19635 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_OUTM(x,m,v) \
19636                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_IN(x))
19637 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_RING_SIZE_BMSK                                                          0xffff00
19638 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_RING_SIZE_SHFT                                                                 8
19639 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                     0xff
19640 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                        0
19641 
19642 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ADDR(x)                                                                     ((x) + 0x1a8)
19643 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_PHYS(x)                                                                     ((x) + 0x1a8)
19644 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_OFFS                                                                        (0x1a8)
19645 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_RMSK                                                                              0xff
19646 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_POR                                                                         0x00000000
19647 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_POR_RMSK                                                                    0xffffffff
19648 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ATTR                                                                                     0x3
19649 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_IN(x)            \
19650                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ADDR(x))
19651 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_INM(x, m)            \
19652                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ADDR(x), m)
19653 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_OUT(x, v)            \
19654                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ADDR(x),v)
19655 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_OUTM(x,m,v) \
19656                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_IN(x))
19657 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ENTRY_SIZE_BMSK                                                                   0xff
19658 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_ID_ENTRY_SIZE_SHFT                                                                      0
19659 
19660 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_ADDR(x)                                                                 ((x) + 0x1ac)
19661 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_PHYS(x)                                                                 ((x) + 0x1ac)
19662 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_OFFS                                                                    (0x1ac)
19663 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_RMSK                                                                    0xffffffff
19664 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_POR                                                                     0x00000000
19665 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_POR_RMSK                                                                0xffffffff
19666 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_ATTR                                                                                 0x1
19667 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_IN(x)            \
19668                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_ADDR(x))
19669 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_INM(x, m)            \
19670                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_ADDR(x), m)
19671 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                    0xffff0000
19672 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                            16
19673 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                        0xffff
19674 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                             0
19675 
19676 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ADDR(x)                                                                   ((x) + 0x1b0)
19677 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_PHYS(x)                                                                   ((x) + 0x1b0)
19678 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_OFFS                                                                      (0x1b0)
19679 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_RMSK                                                                        0x3fffff
19680 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_POR                                                                       0x00000080
19681 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_POR_RMSK                                                                  0xffffffff
19682 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ATTR                                                                                   0x3
19683 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_IN(x)            \
19684                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ADDR(x))
19685 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_INM(x, m)            \
19686                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ADDR(x), m)
19687 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_OUT(x, v)            \
19688                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ADDR(x),v)
19689 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_OUTM(x,m,v) \
19690                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_IN(x))
19691 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SPARE_CONTROL_BMSK                                                          0x3fc000
19692 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SPARE_CONTROL_SHFT                                                                14
19693 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_SM_STATE2_BMSK                                                           0x3000
19694 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_SM_STATE2_SHFT                                                               12
19695 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_SM_STATE1_BMSK                                                            0xf00
19696 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_SM_STATE1_SHFT                                                                8
19697 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_IS_IDLE_BMSK                                                               0x80
19698 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_IS_IDLE_SHFT                                                                  7
19699 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_ENABLE_BMSK                                                                0x40
19700 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SRNG_ENABLE_SHFT                                                                   6
19701 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                          0x20
19702 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                             5
19703 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                           0x10
19704 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                              4
19705 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_MSI_SWAP_BIT_BMSK                                                                0x8
19706 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_MSI_SWAP_BIT_SHFT                                                                  3
19707 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SECURITY_BIT_BMSK                                                                0x4
19708 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_SECURITY_BIT_SHFT                                                                  2
19709 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                             0x2
19710 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                               1
19711 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_RING_ID_DISABLE_BMSK                                                             0x1
19712 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_RING_ID_DISABLE_SHFT                                                               0
19713 
19714 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ADDR(x)                                                            ((x) + 0x1bc)
19715 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_PHYS(x)                                                            ((x) + 0x1bc)
19716 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_OFFS                                                               (0x1bc)
19717 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_RMSK                                                               0xffffffff
19718 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_POR                                                                0x00000000
19719 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_POR_RMSK                                                           0xffffffff
19720 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ATTR                                                                            0x3
19721 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_IN(x)            \
19722                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ADDR(x))
19723 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_INM(x, m)            \
19724                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ADDR(x), m)
19725 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_OUT(x, v)            \
19726                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ADDR(x),v)
19727 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_OUTM(x,m,v) \
19728                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_IN(x))
19729 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                          0xffffffff
19730 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                   0
19731 
19732 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ADDR(x)                                                            ((x) + 0x1c0)
19733 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_PHYS(x)                                                            ((x) + 0x1c0)
19734 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_OFFS                                                               (0x1c0)
19735 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_RMSK                                                                     0xff
19736 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_POR                                                                0x00000000
19737 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_POR_RMSK                                                           0xffffffff
19738 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ATTR                                                                            0x3
19739 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_IN(x)            \
19740                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ADDR(x))
19741 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_INM(x, m)            \
19742                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ADDR(x), m)
19743 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_OUT(x, v)            \
19744                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ADDR(x),v)
19745 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_OUTM(x,m,v) \
19746                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_IN(x))
19747 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                0xff
19748 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                   0
19749 
19750 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                 ((x) + 0x1d0)
19751 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                 ((x) + 0x1d0)
19752 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                    (0x1d0)
19753 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                    0xffffffff
19754 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_POR                                                     0x00000000
19755 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                0xffffffff
19756 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                 0x3
19757 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
19758                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
19759 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
19760                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
19761 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
19762                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
19763 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
19764                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_IN(x))
19765 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
19766 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
19767 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                      0x8000
19768 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                          15
19769 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
19770 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                     0
19771 
19772 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                 ((x) + 0x1d4)
19773 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                 ((x) + 0x1d4)
19774 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                    (0x1d4)
19775 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                        0xffff
19776 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_POR                                                     0x00000000
19777 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                0xffffffff
19778 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                 0x3
19779 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
19780                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
19781 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
19782                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
19783 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
19784                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
19785 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
19786                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_IN(x))
19787 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                          0xffff
19788 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                               0
19789 
19790 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_ADDR(x)                                                    ((x) + 0x1d8)
19791 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_PHYS(x)                                                    ((x) + 0x1d8)
19792 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_OFFS                                                       (0x1d8)
19793 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_RMSK                                                       0xffffffff
19794 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_POR                                                        0x00000000
19795 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_POR_RMSK                                                   0xffffffff
19796 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_ATTR                                                                    0x1
19797 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_IN(x)            \
19798                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_ADDR(x))
19799 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_INM(x, m)            \
19800                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_ADDR(x), m)
19801 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                         0xffff0000
19802 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                 16
19803 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                    0x8000
19804 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                        15
19805 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                              0x7fff
19806 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                   0
19807 
19808 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                 ((x) + 0x1dc)
19809 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                 ((x) + 0x1dc)
19810 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                    (0x1dc)
19811 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                         0x3ff
19812 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_POR                                                     0x00000000
19813 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                0xffffffff
19814 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                 0x3
19815 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
19816                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
19817 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
19818                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
19819 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
19820                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
19821 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
19822                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_IN(x))
19823 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                      0x3ff
19824 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                          0
19825 
19826 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                ((x) + 0x1e0)
19827 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                ((x) + 0x1e0)
19828 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                   (0x1e0)
19829 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                          0x7
19830 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_POR                                                    0x00000003
19831 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                               0xffffffff
19832 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                0x3
19833 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
19834                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
19835 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
19836                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
19837 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
19838                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
19839 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
19840                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_IN(x))
19841 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                     0x7
19842 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                       0
19843 
19844 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                               ((x) + 0x1e4)
19845 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                               ((x) + 0x1e4)
19846 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                  (0x1e4)
19847 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                    0xffffff
19848 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_POR                                                   0x00000000
19849 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                              0xffffffff
19850 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                               0x1
19851 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
19852                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
19853 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
19854                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
19855 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                     0xff0000
19856 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                           16
19857 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                    0xffff
19858 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                         0
19859 
19860 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR(x)                                                          ((x) + 0x1e8)
19861 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_PHYS(x)                                                          ((x) + 0x1e8)
19862 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_OFFS                                                             (0x1e8)
19863 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_RMSK                                                             0xffffffff
19864 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_POR                                                              0x00000000
19865 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_POR_RMSK                                                         0xffffffff
19866 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ATTR                                                                          0x3
19867 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_IN(x)            \
19868                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR(x))
19869 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_INM(x, m)            \
19870                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR(x), m)
19871 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_OUT(x, v)            \
19872                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR(x),v)
19873 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
19874                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_IN(x))
19875 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                        0xffffffff
19876 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                 0
19877 
19878 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR(x)                                                          ((x) + 0x1ec)
19879 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_PHYS(x)                                                          ((x) + 0x1ec)
19880 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_OFFS                                                             (0x1ec)
19881 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_RMSK                                                                  0x1ff
19882 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_POR                                                              0x00000000
19883 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_POR_RMSK                                                         0xffffffff
19884 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ATTR                                                                          0x3
19885 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_IN(x)            \
19886                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR(x))
19887 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_INM(x, m)            \
19888                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR(x), m)
19889 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_OUT(x, v)            \
19890                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR(x),v)
19891 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
19892                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_IN(x))
19893 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                      0x100
19894 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                          8
19895 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                              0xff
19896 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                 0
19897 
19898 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ADDR(x)                                                              ((x) + 0x1f0)
19899 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_PHYS(x)                                                              ((x) + 0x1f0)
19900 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_OFFS                                                                 (0x1f0)
19901 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_RMSK                                                                 0xffffffff
19902 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_POR                                                                  0x00000000
19903 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_POR_RMSK                                                             0xffffffff
19904 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ATTR                                                                              0x3
19905 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_IN(x)            \
19906                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ADDR(x))
19907 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_INM(x, m)            \
19908                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ADDR(x), m)
19909 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_OUT(x, v)            \
19910                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ADDR(x),v)
19911 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_OUTM(x,m,v) \
19912                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_IN(x))
19913 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_VALUE_BMSK                                                           0xffffffff
19914 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MSI1_DATA_VALUE_SHFT                                                                    0
19915 
19916 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                        ((x) + 0x210)
19917 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                        ((x) + 0x210)
19918 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_OFFS                                                           (0x210)
19919 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_RMSK                                                               0xffff
19920 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_POR                                                            0x00000000
19921 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                       0xffffffff
19922 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ATTR                                                                        0x3
19923 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_IN(x)            \
19924                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ADDR(x))
19925 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
19926                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
19927 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
19928                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
19929 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
19930                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_IN(x))
19931 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                            0xffff
19932 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                 0
19933 
19934 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ADDR(x)                                                           ((x) + 0x214)
19935 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_PHYS(x)                                                           ((x) + 0x214)
19936 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_OFFS                                                              (0x214)
19937 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_RMSK                                                              0xffffffff
19938 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_POR                                                               0x00000000
19939 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_POR_RMSK                                                          0xffffffff
19940 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ATTR                                                                           0x3
19941 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_IN(x)            \
19942                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ADDR(x))
19943 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_INM(x, m)            \
19944                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ADDR(x), m)
19945 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_OUT(x, v)            \
19946                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ADDR(x),v)
19947 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_OUTM(x,m,v) \
19948                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_IN(x))
19949 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                   0xffff0000
19950 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                           16
19951 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                               0x8000
19952 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                   15
19953 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                        0x7e00
19954 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                             9
19955 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                    0x180
19956 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                        7
19957 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                          0x70
19958 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                             4
19959 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                        0xf
19960 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                          0
19961 
19962 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                            ((x) + 0x218)
19963 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                            ((x) + 0x218)
19964 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                               (0x218)
19965 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                   0xffff
19966 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                                0x00000000
19967 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                           0xffffffff
19968 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                            0x3
19969 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
19970                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
19971 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
19972                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
19973 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
19974                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
19975 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
19976                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
19977 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                           0xffff
19978 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                                0
19979 
19980 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                        ((x) + 0x21c)
19981 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                        ((x) + 0x21c)
19982 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                           (0x21c)
19983 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                           0xffffffff
19984 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                            0x00000000
19985 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                       0xffffffff
19986 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                        0x3
19987 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
19988                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
19989 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
19990                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
19991 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
19992                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
19993 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
19994                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
19995 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                     0xffffffff
19996 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                              0
19997 
19998 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                        ((x) + 0x220)
19999 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                        ((x) + 0x220)
20000 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                           (0x220)
20001 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                                 0xff
20002 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                            0x00000000
20003 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                       0xffffffff
20004 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                        0x3
20005 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
20006                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
20007 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
20008                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
20009 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
20010                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
20011 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
20012                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
20013 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                           0xff
20014 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                              0
20015 
20016 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                         ((x) + 0x224)
20017 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                         ((x) + 0x224)
20018 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                            (0x224)
20019 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                            0xffffffff
20020 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                             0x00000000
20021 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                        0xffffffff
20022 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                         0x3
20023 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
20024                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
20025 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
20026                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
20027 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
20028                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
20029 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
20030                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
20031 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                      0xffffffff
20032 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                               0
20033 
20034 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                         ((x) + 0x228)
20035 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                         ((x) + 0x228)
20036 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                            (0x228)
20037 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                                  0xff
20038 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                             0x00000000
20039 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                        0xffffffff
20040 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                         0x3
20041 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
20042                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
20043 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
20044                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
20045 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
20046                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
20047 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
20048                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
20049 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                            0xff
20050 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                               0
20051 
20052 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ADDR(x)                                                                 ((x) + 0x22c)
20053 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_PHYS(x)                                                                 ((x) + 0x22c)
20054 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_OFFS                                                                    (0x22c)
20055 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_RMSK                                                                    0xffff003f
20056 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_POR                                                                     0x00000000
20057 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_POR_RMSK                                                                0xffffffff
20058 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ATTR                                                                                 0x3
20059 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_IN(x)            \
20060                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ADDR(x))
20061 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_INM(x, m)            \
20062                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ADDR(x), m)
20063 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_OUT(x, v)            \
20064                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ADDR(x),v)
20065 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_OUTM(x,m,v) \
20066                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_IN(x))
20067 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                           0xffff0000
20068 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                   16
20069 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                  0x3f
20070 #define HWIO_REO_R0_RXDMA2REO_MLO2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                     0
20071 
20072 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x)                                                                 ((x) + 0x230)
20073 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_PHYS(x)                                                                 ((x) + 0x230)
20074 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_OFFS                                                                    (0x230)
20075 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_RMSK                                                                    0xffffffff
20076 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_POR                                                                     0x00000000
20077 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_POR_RMSK                                                                0xffffffff
20078 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ATTR                                                                                 0x3
20079 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_IN(x)            \
20080                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x))
20081 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_INM(x, m)            \
20082                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x), m)
20083 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_OUT(x, v)            \
20084                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x),v)
20085 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_OUTM(x,m,v) \
20086                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_IN(x))
20087 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                 0xffffffff
20088 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                          0
20089 
20090 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x)                                                                 ((x) + 0x234)
20091 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_PHYS(x)                                                                 ((x) + 0x234)
20092 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_OFFS                                                                    (0x234)
20093 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_RMSK                                                                      0xffffff
20094 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_POR                                                                     0x00000000
20095 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_POR_RMSK                                                                0xffffffff
20096 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ATTR                                                                                 0x3
20097 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_IN(x)            \
20098                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x))
20099 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_INM(x, m)            \
20100                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x), m)
20101 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_OUT(x, v)            \
20102                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x),v)
20103 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_OUTM(x,m,v) \
20104                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_IN(x))
20105 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                            0xffff00
20106 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                                   8
20107 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                       0xff
20108 #define HWIO_REO_R0_WBM2REO_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                          0
20109 
20110 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_ADDR(x)                                                                       ((x) + 0x238)
20111 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_PHYS(x)                                                                       ((x) + 0x238)
20112 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_OFFS                                                                          (0x238)
20113 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_RMSK                                                                                0xff
20114 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_POR                                                                           0x00000000
20115 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_POR_RMSK                                                                      0xffffffff
20116 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_ATTR                                                                                       0x3
20117 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_IN(x)            \
20118                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_ID_ADDR(x))
20119 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_INM(x, m)            \
20120                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_ID_ADDR(x), m)
20121 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_OUT(x, v)            \
20122                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_ID_ADDR(x),v)
20123 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_OUTM(x,m,v) \
20124                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_ID_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_ID_IN(x))
20125 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_ENTRY_SIZE_BMSK                                                                     0xff
20126 #define HWIO_REO_R0_WBM2REO_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                        0
20127 
20128 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_ADDR(x)                                                                   ((x) + 0x23c)
20129 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_PHYS(x)                                                                   ((x) + 0x23c)
20130 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_OFFS                                                                      (0x23c)
20131 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_RMSK                                                                      0xffffffff
20132 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_POR                                                                       0x00000000
20133 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_POR_RMSK                                                                  0xffffffff
20134 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_ATTR                                                                                   0x1
20135 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_IN(x)            \
20136                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_ADDR(x))
20137 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_INM(x, m)            \
20138                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_ADDR(x), m)
20139 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                      0xffff0000
20140 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                              16
20141 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                          0xffff
20142 #define HWIO_REO_R0_WBM2REO_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                               0
20143 
20144 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ADDR(x)                                                                     ((x) + 0x240)
20145 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_PHYS(x)                                                                     ((x) + 0x240)
20146 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_OFFS                                                                        (0x240)
20147 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_RMSK                                                                          0x3fffff
20148 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_POR                                                                         0x00000080
20149 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_POR_RMSK                                                                    0xffffffff
20150 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ATTR                                                                                     0x3
20151 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_IN(x)            \
20152                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ADDR(x))
20153 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_INM(x, m)            \
20154                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ADDR(x), m)
20155 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_OUT(x, v)            \
20156                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ADDR(x),v)
20157 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_OUTM(x,m,v) \
20158                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_MISC_IN(x))
20159 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                            0x3fc000
20160 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                                  14
20161 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                             0x3000
20162 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                                 12
20163 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                              0xf00
20164 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                                  8
20165 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                                 0x80
20166 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                                    7
20167 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                                  0x40
20168 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                                     6
20169 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                            0x20
20170 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                               5
20171 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                             0x10
20172 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                4
20173 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                                  0x8
20174 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                                    3
20175 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SECURITY_BIT_BMSK                                                                  0x4
20176 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_SECURITY_BIT_SHFT                                                                    2
20177 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                               0x2
20178 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                 1
20179 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                               0x1
20180 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                                 0
20181 
20182 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ADDR(x)                                                              ((x) + 0x24c)
20183 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_PHYS(x)                                                              ((x) + 0x24c)
20184 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_OFFS                                                                 (0x24c)
20185 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_RMSK                                                                 0xffffffff
20186 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_POR                                                                  0x00000000
20187 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_POR_RMSK                                                             0xffffffff
20188 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ATTR                                                                              0x3
20189 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_IN(x)            \
20190                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ADDR(x))
20191 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_INM(x, m)            \
20192                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ADDR(x), m)
20193 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_OUT(x, v)            \
20194                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ADDR(x),v)
20195 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_OUTM(x,m,v) \
20196                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_IN(x))
20197 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                            0xffffffff
20198 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                     0
20199 
20200 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ADDR(x)                                                              ((x) + 0x250)
20201 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_PHYS(x)                                                              ((x) + 0x250)
20202 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_OFFS                                                                 (0x250)
20203 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_RMSK                                                                       0xff
20204 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_POR                                                                  0x00000000
20205 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_POR_RMSK                                                             0xffffffff
20206 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ATTR                                                                              0x3
20207 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_IN(x)            \
20208                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ADDR(x))
20209 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_INM(x, m)            \
20210                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ADDR(x), m)
20211 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_OUT(x, v)            \
20212                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ADDR(x),v)
20213 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_OUTM(x,m,v) \
20214                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_IN(x))
20215 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                  0xff
20216 #define HWIO_REO_R0_WBM2REO_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                     0
20217 
20218 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                   ((x) + 0x260)
20219 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                   ((x) + 0x260)
20220 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                      (0x260)
20221 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                      0xffffffff
20222 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_POR                                                       0x00000000
20223 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                  0xffffffff
20224 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                   0x3
20225 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
20226                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
20227 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
20228                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
20229 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
20230                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
20231 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
20232                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x))
20233 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                            0xffff0000
20234 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                    16
20235 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                        0x8000
20236 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                            15
20237 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                  0x7fff
20238 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                       0
20239 
20240 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                   ((x) + 0x264)
20241 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                   ((x) + 0x264)
20242 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                      (0x264)
20243 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                          0xffff
20244 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_POR                                                       0x00000000
20245 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                  0xffffffff
20246 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                   0x3
20247 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
20248                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
20249 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
20250                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
20251 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
20252                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
20253 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
20254                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x))
20255 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                            0xffff
20256 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                 0
20257 
20258 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_ADDR(x)                                                      ((x) + 0x268)
20259 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_PHYS(x)                                                      ((x) + 0x268)
20260 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_OFFS                                                         (0x268)
20261 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_RMSK                                                         0xffffffff
20262 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_POR                                                          0x00000000
20263 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_POR_RMSK                                                     0xffffffff
20264 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_ATTR                                                                      0x1
20265 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_IN(x)            \
20266                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_ADDR(x))
20267 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_INM(x, m)            \
20268                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_ADDR(x), m)
20269 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                           0xffff0000
20270 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                   16
20271 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                      0x8000
20272 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                          15
20273 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                0x7fff
20274 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                     0
20275 
20276 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                   ((x) + 0x26c)
20277 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                   ((x) + 0x26c)
20278 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                      (0x26c)
20279 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                           0x3ff
20280 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_POR                                                       0x00000000
20281 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                  0xffffffff
20282 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                   0x3
20283 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
20284                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
20285 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
20286                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
20287 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
20288                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
20289 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
20290                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x))
20291 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                        0x3ff
20292 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                            0
20293 
20294 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                  ((x) + 0x270)
20295 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                  ((x) + 0x270)
20296 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                     (0x270)
20297 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                            0x7
20298 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_POR                                                      0x00000003
20299 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                 0xffffffff
20300 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                  0x3
20301 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
20302                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
20303 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
20304                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
20305 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
20306                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
20307 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
20308                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x))
20309 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                       0x7
20310 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                         0
20311 
20312 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                 ((x) + 0x274)
20313 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                 ((x) + 0x274)
20314 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                    (0x274)
20315 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                      0xffffff
20316 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_POR                                                     0x00000000
20317 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                0xffffffff
20318 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                 0x1
20319 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
20320                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
20321 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
20322                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
20323 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                       0xff0000
20324 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                             16
20325 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                      0xffff
20326 #define HWIO_REO_R0_WBM2REO_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                           0
20327 
20328 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                          ((x) + 0x2a0)
20329 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                          ((x) + 0x2a0)
20330 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                             (0x2a0)
20331 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                                 0xffff
20332 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_POR                                                              0x00000000
20333 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                         0xffffffff
20334 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                          0x3
20335 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
20336                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
20337 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
20338                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
20339 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
20340                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
20341 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
20342                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_IN(x))
20343 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                              0xffff
20344 #define HWIO_REO_R0_WBM2REO_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                   0
20345 
20346 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x)                                                                   ((x) + 0x2a4)
20347 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_PHYS(x)                                                                   ((x) + 0x2a4)
20348 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_OFFS                                                                      (0x2a4)
20349 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_RMSK                                                                      0xffff003f
20350 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_POR                                                                       0x00000000
20351 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_POR_RMSK                                                                  0xffffffff
20352 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ATTR                                                                                   0x3
20353 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_IN(x)            \
20354                 in_dword(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x))
20355 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_INM(x, m)            \
20356                 in_dword_masked(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x), m)
20357 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_OUT(x, v)            \
20358                 out_dword(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x),v)
20359 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_OUTM(x,m,v) \
20360                 out_dword_masked_ns(HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_IN(x))
20361 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                             0xffff0000
20362 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                     16
20363 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                    0x3f
20364 #define HWIO_REO_R0_WBM2REO_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                       0
20365 
20366 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x2a8)
20367 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x2a8)
20368 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_OFFS                                                                         (0x2a8)
20369 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_RMSK                                                                         0xffffffff
20370 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_POR                                                                          0x00000000
20371 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
20372 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ATTR                                                                                      0x3
20373 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_IN(x)            \
20374                 in_dword(HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ADDR(x))
20375 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_INM(x, m)            \
20376                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ADDR(x), m)
20377 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_OUT(x, v)            \
20378                 out_dword(HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ADDR(x),v)
20379 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_OUTM(x,m,v) \
20380                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_BASE_LSB_IN(x))
20381 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
20382 #define HWIO_REO_R0_REO_CMD_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
20383 
20384 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x2ac)
20385 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x2ac)
20386 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_OFFS                                                                         (0x2ac)
20387 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_RMSK                                                                           0xffffff
20388 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_POR                                                                          0x00000000
20389 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
20390 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ATTR                                                                                      0x3
20391 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_IN(x)            \
20392                 in_dword(HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ADDR(x))
20393 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_INM(x, m)            \
20394                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ADDR(x), m)
20395 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_OUT(x, v)            \
20396                 out_dword(HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ADDR(x),v)
20397 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_OUTM(x,m,v) \
20398                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_BASE_MSB_IN(x))
20399 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_RING_SIZE_BMSK                                                                 0xffff00
20400 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
20401 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
20402 #define HWIO_REO_R0_REO_CMD_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
20403 
20404 #define HWIO_REO_R0_REO_CMD_RING_ID_ADDR(x)                                                                            ((x) + 0x2b0)
20405 #define HWIO_REO_R0_REO_CMD_RING_ID_PHYS(x)                                                                            ((x) + 0x2b0)
20406 #define HWIO_REO_R0_REO_CMD_RING_ID_OFFS                                                                               (0x2b0)
20407 #define HWIO_REO_R0_REO_CMD_RING_ID_RMSK                                                                                     0xff
20408 #define HWIO_REO_R0_REO_CMD_RING_ID_POR                                                                                0x00000000
20409 #define HWIO_REO_R0_REO_CMD_RING_ID_POR_RMSK                                                                           0xffffffff
20410 #define HWIO_REO_R0_REO_CMD_RING_ID_ATTR                                                                                            0x3
20411 #define HWIO_REO_R0_REO_CMD_RING_ID_IN(x)            \
20412                 in_dword(HWIO_REO_R0_REO_CMD_RING_ID_ADDR(x))
20413 #define HWIO_REO_R0_REO_CMD_RING_ID_INM(x, m)            \
20414                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_ID_ADDR(x), m)
20415 #define HWIO_REO_R0_REO_CMD_RING_ID_OUT(x, v)            \
20416                 out_dword(HWIO_REO_R0_REO_CMD_RING_ID_ADDR(x),v)
20417 #define HWIO_REO_R0_REO_CMD_RING_ID_OUTM(x,m,v) \
20418                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_ID_IN(x))
20419 #define HWIO_REO_R0_REO_CMD_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
20420 #define HWIO_REO_R0_REO_CMD_RING_ID_ENTRY_SIZE_SHFT                                                                             0
20421 
20422 #define HWIO_REO_R0_REO_CMD_RING_STATUS_ADDR(x)                                                                        ((x) + 0x2b4)
20423 #define HWIO_REO_R0_REO_CMD_RING_STATUS_PHYS(x)                                                                        ((x) + 0x2b4)
20424 #define HWIO_REO_R0_REO_CMD_RING_STATUS_OFFS                                                                           (0x2b4)
20425 #define HWIO_REO_R0_REO_CMD_RING_STATUS_RMSK                                                                           0xffffffff
20426 #define HWIO_REO_R0_REO_CMD_RING_STATUS_POR                                                                            0x00000000
20427 #define HWIO_REO_R0_REO_CMD_RING_STATUS_POR_RMSK                                                                       0xffffffff
20428 #define HWIO_REO_R0_REO_CMD_RING_STATUS_ATTR                                                                                        0x1
20429 #define HWIO_REO_R0_REO_CMD_RING_STATUS_IN(x)            \
20430                 in_dword(HWIO_REO_R0_REO_CMD_RING_STATUS_ADDR(x))
20431 #define HWIO_REO_R0_REO_CMD_RING_STATUS_INM(x, m)            \
20432                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_STATUS_ADDR(x), m)
20433 #define HWIO_REO_R0_REO_CMD_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
20434 #define HWIO_REO_R0_REO_CMD_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
20435 #define HWIO_REO_R0_REO_CMD_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
20436 #define HWIO_REO_R0_REO_CMD_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
20437 
20438 #define HWIO_REO_R0_REO_CMD_RING_MISC_ADDR(x)                                                                          ((x) + 0x2b8)
20439 #define HWIO_REO_R0_REO_CMD_RING_MISC_PHYS(x)                                                                          ((x) + 0x2b8)
20440 #define HWIO_REO_R0_REO_CMD_RING_MISC_OFFS                                                                             (0x2b8)
20441 #define HWIO_REO_R0_REO_CMD_RING_MISC_RMSK                                                                               0x3fffff
20442 #define HWIO_REO_R0_REO_CMD_RING_MISC_POR                                                                              0x00000080
20443 #define HWIO_REO_R0_REO_CMD_RING_MISC_POR_RMSK                                                                         0xffffffff
20444 #define HWIO_REO_R0_REO_CMD_RING_MISC_ATTR                                                                                          0x3
20445 #define HWIO_REO_R0_REO_CMD_RING_MISC_IN(x)            \
20446                 in_dword(HWIO_REO_R0_REO_CMD_RING_MISC_ADDR(x))
20447 #define HWIO_REO_R0_REO_CMD_RING_MISC_INM(x, m)            \
20448                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_MISC_ADDR(x), m)
20449 #define HWIO_REO_R0_REO_CMD_RING_MISC_OUT(x, v)            \
20450                 out_dword(HWIO_REO_R0_REO_CMD_RING_MISC_ADDR(x),v)
20451 #define HWIO_REO_R0_REO_CMD_RING_MISC_OUTM(x,m,v) \
20452                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_MISC_IN(x))
20453 #define HWIO_REO_R0_REO_CMD_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
20454 #define HWIO_REO_R0_REO_CMD_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
20455 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
20456 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
20457 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
20458 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
20459 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
20460 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
20461 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
20462 #define HWIO_REO_R0_REO_CMD_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
20463 #define HWIO_REO_R0_REO_CMD_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
20464 #define HWIO_REO_R0_REO_CMD_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
20465 #define HWIO_REO_R0_REO_CMD_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
20466 #define HWIO_REO_R0_REO_CMD_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
20467 #define HWIO_REO_R0_REO_CMD_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
20468 #define HWIO_REO_R0_REO_CMD_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
20469 #define HWIO_REO_R0_REO_CMD_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
20470 #define HWIO_REO_R0_REO_CMD_RING_MISC_SECURITY_BIT_SHFT                                                                         2
20471 #define HWIO_REO_R0_REO_CMD_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
20472 #define HWIO_REO_R0_REO_CMD_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
20473 #define HWIO_REO_R0_REO_CMD_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
20474 #define HWIO_REO_R0_REO_CMD_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
20475 
20476 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x2c4)
20477 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x2c4)
20478 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_OFFS                                                                      (0x2c4)
20479 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_RMSK                                                                      0xffffffff
20480 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_POR                                                                       0x00000000
20481 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
20482 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ATTR                                                                                   0x3
20483 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_IN(x)            \
20484                 in_dword(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ADDR(x))
20485 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_INM(x, m)            \
20486                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ADDR(x), m)
20487 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_OUT(x, v)            \
20488                 out_dword(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ADDR(x),v)
20489 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_OUTM(x,m,v) \
20490                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_IN(x))
20491 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
20492 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                          0
20493 
20494 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x2c8)
20495 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x2c8)
20496 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_OFFS                                                                      (0x2c8)
20497 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_RMSK                                                                            0xff
20498 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_POR                                                                       0x00000000
20499 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
20500 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ATTR                                                                                   0x3
20501 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_IN(x)            \
20502                 in_dword(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ADDR(x))
20503 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_INM(x, m)            \
20504                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ADDR(x), m)
20505 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_OUT(x, v)            \
20506                 out_dword(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ADDR(x),v)
20507 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_OUTM(x,m,v) \
20508                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_IN(x))
20509 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                       0xff
20510 #define HWIO_REO_R0_REO_CMD_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                          0
20511 
20512 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                        ((x) + 0x2d8)
20513 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                        ((x) + 0x2d8)
20514 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                           (0x2d8)
20515 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                           0xffffffff
20516 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_POR                                                            0x00000000
20517 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                       0xffffffff
20518 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                        0x3
20519 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
20520                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
20521 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
20522                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
20523 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
20524                 out_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
20525 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
20526                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_IN(x))
20527 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                                 0xffff0000
20528 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                         16
20529 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                             0x8000
20530 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                                 15
20531 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                       0x7fff
20532 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                            0
20533 
20534 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                        ((x) + 0x2dc)
20535 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                        ((x) + 0x2dc)
20536 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                           (0x2dc)
20537 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                               0xffff
20538 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_POR                                                            0x00000000
20539 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                       0xffffffff
20540 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                        0x3
20541 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
20542                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
20543 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
20544                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
20545 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
20546                 out_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
20547 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
20548                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_IN(x))
20549 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                                 0xffff
20550 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                      0
20551 
20552 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_ADDR(x)                                                           ((x) + 0x2e0)
20553 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_PHYS(x)                                                           ((x) + 0x2e0)
20554 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_OFFS                                                              (0x2e0)
20555 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_RMSK                                                              0xffffffff
20556 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_POR                                                               0x00000000
20557 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_POR_RMSK                                                          0xffffffff
20558 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_ATTR                                                                           0x1
20559 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_IN(x)            \
20560                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_ADDR(x))
20561 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_INM(x, m)            \
20562                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_ADDR(x), m)
20563 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
20564 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
20565 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                           0x8000
20566 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                               15
20567 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
20568 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
20569 
20570 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                        ((x) + 0x2e4)
20571 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                        ((x) + 0x2e4)
20572 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                           (0x2e4)
20573 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                                0x3ff
20574 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_POR                                                            0x00000000
20575 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                       0xffffffff
20576 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                        0x3
20577 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
20578                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
20579 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
20580                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
20581 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
20582                 out_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
20583 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
20584                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_IN(x))
20585 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                             0x3ff
20586 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                                 0
20587 
20588 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                       ((x) + 0x2e8)
20589 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                       ((x) + 0x2e8)
20590 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                          (0x2e8)
20591 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                                 0x7
20592 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_POR                                                           0x00000003
20593 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                      0xffffffff
20594 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                       0x3
20595 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
20596                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
20597 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
20598                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
20599 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
20600                 out_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
20601 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
20602                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_IN(x))
20603 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                            0x7
20604 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                              0
20605 
20606 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                      ((x) + 0x2ec)
20607 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                      ((x) + 0x2ec)
20608 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                         (0x2ec)
20609 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                           0xffffff
20610 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_POR                                                          0x00000000
20611 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                     0xffffffff
20612 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                      0x1
20613 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
20614                 in_dword(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
20615 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
20616                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
20617 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                            0xff0000
20618 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                                  16
20619 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                           0xffff
20620 #define HWIO_REO_R0_REO_CMD_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                                0
20621 
20622 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x2f0)
20623 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x2f0)
20624 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_OFFS                                                                    (0x2f0)
20625 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
20626 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
20627 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
20628 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
20629 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_IN(x)            \
20630                 in_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR(x))
20631 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_INM(x, m)            \
20632                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR(x), m)
20633 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_OUT(x, v)            \
20634                 out_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR(x),v)
20635 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
20636                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_IN(x))
20637 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
20638 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
20639 
20640 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x2f4)
20641 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x2f4)
20642 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_OFFS                                                                    (0x2f4)
20643 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
20644 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
20645 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
20646 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
20647 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_IN(x)            \
20648                 in_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR(x))
20649 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_INM(x, m)            \
20650                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR(x), m)
20651 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_OUT(x, v)            \
20652                 out_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR(x),v)
20653 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
20654                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_IN(x))
20655 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
20656 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
20657 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
20658 #define HWIO_REO_R0_REO_CMD_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
20659 
20660 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x2f8)
20661 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x2f8)
20662 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_OFFS                                                                        (0x2f8)
20663 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_RMSK                                                                        0xffffffff
20664 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_POR                                                                         0x00000000
20665 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
20666 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ATTR                                                                                     0x3
20667 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_IN(x)            \
20668                 in_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ADDR(x))
20669 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_INM(x, m)            \
20670                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ADDR(x), m)
20671 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_OUT(x, v)            \
20672                 out_dword(HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ADDR(x),v)
20673 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_OUTM(x,m,v) \
20674                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_IN(x))
20675 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
20676 #define HWIO_REO_R0_REO_CMD_RING_MSI1_DATA_VALUE_SHFT                                                                           0
20677 
20678 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x318)
20679 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x318)
20680 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x318)
20681 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
20682 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
20683 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
20684 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
20685 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_IN(x)            \
20686                 in_dword(HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ADDR(x))
20687 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_INM(x, m)            \
20688                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ADDR(x), m)
20689 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
20690                 out_dword(HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ADDR(x),v)
20691 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
20692                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_IN(x))
20693 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
20694 #define HWIO_REO_R0_REO_CMD_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
20695 
20696 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x31c)
20697 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x31c)
20698 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_OFFS                                                                           (0x31c)
20699 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_RMSK                                                                           0xffff003f
20700 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_POR                                                                            0x00000000
20701 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_POR_RMSK                                                                       0xffffffff
20702 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_ATTR                                                                                        0x3
20703 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_IN(x)            \
20704                 in_dword(HWIO_REO_R0_REO_CMD_RING_MISC_1_ADDR(x))
20705 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_INM(x, m)            \
20706                 in_dword_masked(HWIO_REO_R0_REO_CMD_RING_MISC_1_ADDR(x), m)
20707 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_OUT(x, v)            \
20708                 out_dword(HWIO_REO_R0_REO_CMD_RING_MISC_1_ADDR(x),v)
20709 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_OUTM(x,m,v) \
20710                 out_dword_masked_ns(HWIO_REO_R0_REO_CMD_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO_CMD_RING_MISC_1_IN(x))
20711 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
20712 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
20713 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
20714 #define HWIO_REO_R0_REO_CMD_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
20715 
20716 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_ADDR(x)                                                                       ((x) + 0x320)
20717 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_PHYS(x)                                                                       ((x) + 0x320)
20718 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_OFFS                                                                          (0x320)
20719 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_RMSK                                                                          0xffffffff
20720 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_POR                                                                           0x00000000
20721 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_POR_RMSK                                                                      0xffffffff
20722 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_ATTR                                                                                       0x3
20723 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_IN(x)            \
20724                 in_dword(HWIO_REO_R0_SW2REO_RING_BASE_LSB_ADDR(x))
20725 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_INM(x, m)            \
20726                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_BASE_LSB_ADDR(x), m)
20727 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_OUT(x, v)            \
20728                 out_dword(HWIO_REO_R0_SW2REO_RING_BASE_LSB_ADDR(x),v)
20729 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_OUTM(x,m,v) \
20730                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_BASE_LSB_IN(x))
20731 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                       0xffffffff
20732 #define HWIO_REO_R0_SW2REO_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                                0
20733 
20734 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_ADDR(x)                                                                       ((x) + 0x324)
20735 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_PHYS(x)                                                                       ((x) + 0x324)
20736 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_OFFS                                                                          (0x324)
20737 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_RMSK                                                                            0xffffff
20738 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_POR                                                                           0x00000000
20739 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_POR_RMSK                                                                      0xffffffff
20740 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_ATTR                                                                                       0x3
20741 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_IN(x)            \
20742                 in_dword(HWIO_REO_R0_SW2REO_RING_BASE_MSB_ADDR(x))
20743 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_INM(x, m)            \
20744                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_BASE_MSB_ADDR(x), m)
20745 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_OUT(x, v)            \
20746                 out_dword(HWIO_REO_R0_SW2REO_RING_BASE_MSB_ADDR(x),v)
20747 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_OUTM(x,m,v) \
20748                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_BASE_MSB_IN(x))
20749 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_RING_SIZE_BMSK                                                                  0xffff00
20750 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_RING_SIZE_SHFT                                                                         8
20751 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                             0xff
20752 #define HWIO_REO_R0_SW2REO_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                                0
20753 
20754 #define HWIO_REO_R0_SW2REO_RING_ID_ADDR(x)                                                                             ((x) + 0x328)
20755 #define HWIO_REO_R0_SW2REO_RING_ID_PHYS(x)                                                                             ((x) + 0x328)
20756 #define HWIO_REO_R0_SW2REO_RING_ID_OFFS                                                                                (0x328)
20757 #define HWIO_REO_R0_SW2REO_RING_ID_RMSK                                                                                      0xff
20758 #define HWIO_REO_R0_SW2REO_RING_ID_POR                                                                                 0x00000000
20759 #define HWIO_REO_R0_SW2REO_RING_ID_POR_RMSK                                                                            0xffffffff
20760 #define HWIO_REO_R0_SW2REO_RING_ID_ATTR                                                                                             0x3
20761 #define HWIO_REO_R0_SW2REO_RING_ID_IN(x)            \
20762                 in_dword(HWIO_REO_R0_SW2REO_RING_ID_ADDR(x))
20763 #define HWIO_REO_R0_SW2REO_RING_ID_INM(x, m)            \
20764                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_ID_ADDR(x), m)
20765 #define HWIO_REO_R0_SW2REO_RING_ID_OUT(x, v)            \
20766                 out_dword(HWIO_REO_R0_SW2REO_RING_ID_ADDR(x),v)
20767 #define HWIO_REO_R0_SW2REO_RING_ID_OUTM(x,m,v) \
20768                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_ID_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_ID_IN(x))
20769 #define HWIO_REO_R0_SW2REO_RING_ID_ENTRY_SIZE_BMSK                                                                           0xff
20770 #define HWIO_REO_R0_SW2REO_RING_ID_ENTRY_SIZE_SHFT                                                                              0
20771 
20772 #define HWIO_REO_R0_SW2REO_RING_STATUS_ADDR(x)                                                                         ((x) + 0x32c)
20773 #define HWIO_REO_R0_SW2REO_RING_STATUS_PHYS(x)                                                                         ((x) + 0x32c)
20774 #define HWIO_REO_R0_SW2REO_RING_STATUS_OFFS                                                                            (0x32c)
20775 #define HWIO_REO_R0_SW2REO_RING_STATUS_RMSK                                                                            0xffffffff
20776 #define HWIO_REO_R0_SW2REO_RING_STATUS_POR                                                                             0x00000000
20777 #define HWIO_REO_R0_SW2REO_RING_STATUS_POR_RMSK                                                                        0xffffffff
20778 #define HWIO_REO_R0_SW2REO_RING_STATUS_ATTR                                                                                         0x1
20779 #define HWIO_REO_R0_SW2REO_RING_STATUS_IN(x)            \
20780                 in_dword(HWIO_REO_R0_SW2REO_RING_STATUS_ADDR(x))
20781 #define HWIO_REO_R0_SW2REO_RING_STATUS_INM(x, m)            \
20782                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_STATUS_ADDR(x), m)
20783 #define HWIO_REO_R0_SW2REO_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                            0xffff0000
20784 #define HWIO_REO_R0_SW2REO_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                    16
20785 #define HWIO_REO_R0_SW2REO_RING_STATUS_NUM_VALID_WORDS_BMSK                                                                0xffff
20786 #define HWIO_REO_R0_SW2REO_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                     0
20787 
20788 #define HWIO_REO_R0_SW2REO_RING_MISC_ADDR(x)                                                                           ((x) + 0x330)
20789 #define HWIO_REO_R0_SW2REO_RING_MISC_PHYS(x)                                                                           ((x) + 0x330)
20790 #define HWIO_REO_R0_SW2REO_RING_MISC_OFFS                                                                              (0x330)
20791 #define HWIO_REO_R0_SW2REO_RING_MISC_RMSK                                                                                0x3fffff
20792 #define HWIO_REO_R0_SW2REO_RING_MISC_POR                                                                               0x00000080
20793 #define HWIO_REO_R0_SW2REO_RING_MISC_POR_RMSK                                                                          0xffffffff
20794 #define HWIO_REO_R0_SW2REO_RING_MISC_ATTR                                                                                           0x3
20795 #define HWIO_REO_R0_SW2REO_RING_MISC_IN(x)            \
20796                 in_dword(HWIO_REO_R0_SW2REO_RING_MISC_ADDR(x))
20797 #define HWIO_REO_R0_SW2REO_RING_MISC_INM(x, m)            \
20798                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_MISC_ADDR(x), m)
20799 #define HWIO_REO_R0_SW2REO_RING_MISC_OUT(x, v)            \
20800                 out_dword(HWIO_REO_R0_SW2REO_RING_MISC_ADDR(x),v)
20801 #define HWIO_REO_R0_SW2REO_RING_MISC_OUTM(x,m,v) \
20802                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_MISC_IN(x))
20803 #define HWIO_REO_R0_SW2REO_RING_MISC_SPARE_CONTROL_BMSK                                                                  0x3fc000
20804 #define HWIO_REO_R0_SW2REO_RING_MISC_SPARE_CONTROL_SHFT                                                                        14
20805 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_SM_STATE2_BMSK                                                                   0x3000
20806 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_SM_STATE2_SHFT                                                                       12
20807 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_SM_STATE1_BMSK                                                                    0xf00
20808 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_SM_STATE1_SHFT                                                                        8
20809 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_IS_IDLE_BMSK                                                                       0x80
20810 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_IS_IDLE_SHFT                                                                          7
20811 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_ENABLE_BMSK                                                                        0x40
20812 #define HWIO_REO_R0_SW2REO_RING_MISC_SRNG_ENABLE_SHFT                                                                           6
20813 #define HWIO_REO_R0_SW2REO_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                  0x20
20814 #define HWIO_REO_R0_SW2REO_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                     5
20815 #define HWIO_REO_R0_SW2REO_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                   0x10
20816 #define HWIO_REO_R0_SW2REO_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                      4
20817 #define HWIO_REO_R0_SW2REO_RING_MISC_MSI_SWAP_BIT_BMSK                                                                        0x8
20818 #define HWIO_REO_R0_SW2REO_RING_MISC_MSI_SWAP_BIT_SHFT                                                                          3
20819 #define HWIO_REO_R0_SW2REO_RING_MISC_SECURITY_BIT_BMSK                                                                        0x4
20820 #define HWIO_REO_R0_SW2REO_RING_MISC_SECURITY_BIT_SHFT                                                                          2
20821 #define HWIO_REO_R0_SW2REO_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                     0x2
20822 #define HWIO_REO_R0_SW2REO_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                       1
20823 #define HWIO_REO_R0_SW2REO_RING_MISC_RING_ID_DISABLE_BMSK                                                                     0x1
20824 #define HWIO_REO_R0_SW2REO_RING_MISC_RING_ID_DISABLE_SHFT                                                                       0
20825 
20826 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ADDR(x)                                                                    ((x) + 0x33c)
20827 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_PHYS(x)                                                                    ((x) + 0x33c)
20828 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_OFFS                                                                       (0x33c)
20829 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_RMSK                                                                       0xffffffff
20830 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_POR                                                                        0x00000000
20831 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_POR_RMSK                                                                   0xffffffff
20832 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ATTR                                                                                    0x3
20833 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_IN(x)            \
20834                 in_dword(HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ADDR(x))
20835 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_INM(x, m)            \
20836                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ADDR(x), m)
20837 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_OUT(x, v)            \
20838                 out_dword(HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ADDR(x),v)
20839 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_OUTM(x,m,v) \
20840                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_IN(x))
20841 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                                  0xffffffff
20842 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                           0
20843 
20844 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ADDR(x)                                                                    ((x) + 0x340)
20845 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_PHYS(x)                                                                    ((x) + 0x340)
20846 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_OFFS                                                                       (0x340)
20847 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_RMSK                                                                             0xff
20848 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_POR                                                                        0x00000000
20849 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_POR_RMSK                                                                   0xffffffff
20850 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ATTR                                                                                    0x3
20851 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_IN(x)            \
20852                 in_dword(HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ADDR(x))
20853 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_INM(x, m)            \
20854                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ADDR(x), m)
20855 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_OUT(x, v)            \
20856                 out_dword(HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ADDR(x),v)
20857 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_OUTM(x,m,v) \
20858                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_IN(x))
20859 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                        0xff
20860 #define HWIO_REO_R0_SW2REO_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                           0
20861 
20862 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                         ((x) + 0x350)
20863 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                         ((x) + 0x350)
20864 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                            (0x350)
20865 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                            0xffffffff
20866 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_POR                                                             0x00000000
20867 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                        0xffffffff
20868 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                         0x3
20869 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
20870                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
20871 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
20872                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
20873 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
20874                 out_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
20875 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
20876                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_IN(x))
20877 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                                  0xffff0000
20878 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                          16
20879 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                              0x8000
20880 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                                  15
20881 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                        0x7fff
20882 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                             0
20883 
20884 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                         ((x) + 0x354)
20885 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                         ((x) + 0x354)
20886 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                            (0x354)
20887 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                                0xffff
20888 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_POR                                                             0x00000000
20889 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                        0xffffffff
20890 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                         0x3
20891 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
20892                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
20893 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
20894                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
20895 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
20896                 out_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
20897 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
20898                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_IN(x))
20899 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                                  0xffff
20900 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                       0
20901 
20902 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_ADDR(x)                                                            ((x) + 0x358)
20903 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_PHYS(x)                                                            ((x) + 0x358)
20904 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_OFFS                                                               (0x358)
20905 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_RMSK                                                               0xffffffff
20906 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_POR                                                                0x00000000
20907 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_POR_RMSK                                                           0xffffffff
20908 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_ATTR                                                                            0x1
20909 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_IN(x)            \
20910                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_ADDR(x))
20911 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_INM(x, m)            \
20912                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_ADDR(x), m)
20913 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                 0xffff0000
20914 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                         16
20915 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                            0x8000
20916 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                                15
20917 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                      0x7fff
20918 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                           0
20919 
20920 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                         ((x) + 0x35c)
20921 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                         ((x) + 0x35c)
20922 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                            (0x35c)
20923 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                                 0x3ff
20924 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_POR                                                             0x00000000
20925 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                        0xffffffff
20926 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                         0x3
20927 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
20928                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
20929 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
20930                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
20931 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
20932                 out_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
20933 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
20934                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_IN(x))
20935 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                              0x3ff
20936 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                                  0
20937 
20938 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                        ((x) + 0x360)
20939 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                        ((x) + 0x360)
20940 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                           (0x360)
20941 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                                  0x7
20942 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_POR                                                            0x00000003
20943 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                       0xffffffff
20944 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                        0x3
20945 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
20946                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
20947 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
20948                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
20949 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
20950                 out_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
20951 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
20952                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_IN(x))
20953 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                             0x7
20954 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                               0
20955 
20956 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                       ((x) + 0x364)
20957 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                       ((x) + 0x364)
20958 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                          (0x364)
20959 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                            0xffffff
20960 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_POR                                                           0x00000000
20961 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                      0xffffffff
20962 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                       0x1
20963 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
20964                 in_dword(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
20965 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
20966                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
20967 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                             0xff0000
20968 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                                   16
20969 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                            0xffff
20970 #define HWIO_REO_R0_SW2REO_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                                 0
20971 
20972 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR(x)                                                                  ((x) + 0x368)
20973 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_PHYS(x)                                                                  ((x) + 0x368)
20974 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_OFFS                                                                     (0x368)
20975 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_RMSK                                                                     0xffffffff
20976 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_POR                                                                      0x00000000
20977 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_POR_RMSK                                                                 0xffffffff
20978 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ATTR                                                                                  0x3
20979 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_IN(x)            \
20980                 in_dword(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR(x))
20981 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_INM(x, m)            \
20982                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR(x), m)
20983 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_OUT(x, v)            \
20984                 out_dword(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR(x),v)
20985 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
20986                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_IN(x))
20987 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR_BMSK                                                                0xffffffff
20988 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                         0
20989 
20990 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR(x)                                                                  ((x) + 0x36c)
20991 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_PHYS(x)                                                                  ((x) + 0x36c)
20992 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_OFFS                                                                     (0x36c)
20993 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_RMSK                                                                          0x1ff
20994 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_POR                                                                      0x00000000
20995 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_POR_RMSK                                                                 0xffffffff
20996 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ATTR                                                                                  0x3
20997 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_IN(x)            \
20998                 in_dword(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR(x))
20999 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_INM(x, m)            \
21000                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR(x), m)
21001 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_OUT(x, v)            \
21002                 out_dword(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR(x),v)
21003 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
21004                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_IN(x))
21005 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                              0x100
21006 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                  8
21007 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                      0xff
21008 #define HWIO_REO_R0_SW2REO_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                         0
21009 
21010 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ADDR(x)                                                                      ((x) + 0x370)
21011 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_PHYS(x)                                                                      ((x) + 0x370)
21012 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_OFFS                                                                         (0x370)
21013 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_RMSK                                                                         0xffffffff
21014 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_POR                                                                          0x00000000
21015 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_POR_RMSK                                                                     0xffffffff
21016 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ATTR                                                                                      0x3
21017 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_IN(x)            \
21018                 in_dword(HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ADDR(x))
21019 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_INM(x, m)            \
21020                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ADDR(x), m)
21021 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_OUT(x, v)            \
21022                 out_dword(HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ADDR(x),v)
21023 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_OUTM(x,m,v) \
21024                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_MSI1_DATA_IN(x))
21025 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_VALUE_BMSK                                                                   0xffffffff
21026 #define HWIO_REO_R0_SW2REO_RING_MSI1_DATA_VALUE_SHFT                                                                            0
21027 
21028 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ADDR(x)                                                                ((x) + 0x390)
21029 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_PHYS(x)                                                                ((x) + 0x390)
21030 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_OFFS                                                                   (0x390)
21031 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_RMSK                                                                       0xffff
21032 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_POR                                                                    0x00000000
21033 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_POR_RMSK                                                               0xffffffff
21034 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ATTR                                                                                0x3
21035 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_IN(x)            \
21036                 in_dword(HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ADDR(x))
21037 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_INM(x, m)            \
21038                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ADDR(x), m)
21039 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
21040                 out_dword(HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ADDR(x),v)
21041 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
21042                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_IN(x))
21043 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                    0xffff
21044 #define HWIO_REO_R0_SW2REO_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                         0
21045 
21046 #define HWIO_REO_R0_SW2REO_RING_MISC_1_ADDR(x)                                                                         ((x) + 0x394)
21047 #define HWIO_REO_R0_SW2REO_RING_MISC_1_PHYS(x)                                                                         ((x) + 0x394)
21048 #define HWIO_REO_R0_SW2REO_RING_MISC_1_OFFS                                                                            (0x394)
21049 #define HWIO_REO_R0_SW2REO_RING_MISC_1_RMSK                                                                            0xffff003f
21050 #define HWIO_REO_R0_SW2REO_RING_MISC_1_POR                                                                             0x00000000
21051 #define HWIO_REO_R0_SW2REO_RING_MISC_1_POR_RMSK                                                                        0xffffffff
21052 #define HWIO_REO_R0_SW2REO_RING_MISC_1_ATTR                                                                                         0x3
21053 #define HWIO_REO_R0_SW2REO_RING_MISC_1_IN(x)            \
21054                 in_dword(HWIO_REO_R0_SW2REO_RING_MISC_1_ADDR(x))
21055 #define HWIO_REO_R0_SW2REO_RING_MISC_1_INM(x, m)            \
21056                 in_dword_masked(HWIO_REO_R0_SW2REO_RING_MISC_1_ADDR(x), m)
21057 #define HWIO_REO_R0_SW2REO_RING_MISC_1_OUT(x, v)            \
21058                 out_dword(HWIO_REO_R0_SW2REO_RING_MISC_1_ADDR(x),v)
21059 #define HWIO_REO_R0_SW2REO_RING_MISC_1_OUTM(x,m,v) \
21060                 out_dword_masked_ns(HWIO_REO_R0_SW2REO_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_SW2REO_RING_MISC_1_IN(x))
21061 #define HWIO_REO_R0_SW2REO_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                   0xffff0000
21062 #define HWIO_REO_R0_SW2REO_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                           16
21063 #define HWIO_REO_R0_SW2REO_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                          0x3f
21064 #define HWIO_REO_R0_SW2REO_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                             0
21065 
21066 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x398)
21067 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x398)
21068 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_OFFS                                                                         (0x398)
21069 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_RMSK                                                                         0xffffffff
21070 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_POR                                                                          0x00000000
21071 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
21072 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ATTR                                                                                      0x3
21073 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_IN(x)            \
21074                 in_dword(HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ADDR(x))
21075 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_INM(x, m)            \
21076                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ADDR(x), m)
21077 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_OUT(x, v)            \
21078                 out_dword(HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ADDR(x),v)
21079 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_OUTM(x,m,v) \
21080                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_BASE_LSB_IN(x))
21081 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
21082 #define HWIO_REO_R0_SW2REO1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
21083 
21084 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x39c)
21085 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x39c)
21086 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_OFFS                                                                         (0x39c)
21087 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_RMSK                                                                           0xffffff
21088 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_POR                                                                          0x00000000
21089 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
21090 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ATTR                                                                                      0x3
21091 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_IN(x)            \
21092                 in_dword(HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ADDR(x))
21093 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_INM(x, m)            \
21094                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ADDR(x), m)
21095 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_OUT(x, v)            \
21096                 out_dword(HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ADDR(x),v)
21097 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_OUTM(x,m,v) \
21098                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_BASE_MSB_IN(x))
21099 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_RING_SIZE_BMSK                                                                 0xffff00
21100 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
21101 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
21102 #define HWIO_REO_R0_SW2REO1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
21103 
21104 #define HWIO_REO_R0_SW2REO1_RING_ID_ADDR(x)                                                                            ((x) + 0x3a0)
21105 #define HWIO_REO_R0_SW2REO1_RING_ID_PHYS(x)                                                                            ((x) + 0x3a0)
21106 #define HWIO_REO_R0_SW2REO1_RING_ID_OFFS                                                                               (0x3a0)
21107 #define HWIO_REO_R0_SW2REO1_RING_ID_RMSK                                                                                     0xff
21108 #define HWIO_REO_R0_SW2REO1_RING_ID_POR                                                                                0x00000000
21109 #define HWIO_REO_R0_SW2REO1_RING_ID_POR_RMSK                                                                           0xffffffff
21110 #define HWIO_REO_R0_SW2REO1_RING_ID_ATTR                                                                                            0x3
21111 #define HWIO_REO_R0_SW2REO1_RING_ID_IN(x)            \
21112                 in_dword(HWIO_REO_R0_SW2REO1_RING_ID_ADDR(x))
21113 #define HWIO_REO_R0_SW2REO1_RING_ID_INM(x, m)            \
21114                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_ID_ADDR(x), m)
21115 #define HWIO_REO_R0_SW2REO1_RING_ID_OUT(x, v)            \
21116                 out_dword(HWIO_REO_R0_SW2REO1_RING_ID_ADDR(x),v)
21117 #define HWIO_REO_R0_SW2REO1_RING_ID_OUTM(x,m,v) \
21118                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_ID_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_ID_IN(x))
21119 #define HWIO_REO_R0_SW2REO1_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
21120 #define HWIO_REO_R0_SW2REO1_RING_ID_ENTRY_SIZE_SHFT                                                                             0
21121 
21122 #define HWIO_REO_R0_SW2REO1_RING_STATUS_ADDR(x)                                                                        ((x) + 0x3a4)
21123 #define HWIO_REO_R0_SW2REO1_RING_STATUS_PHYS(x)                                                                        ((x) + 0x3a4)
21124 #define HWIO_REO_R0_SW2REO1_RING_STATUS_OFFS                                                                           (0x3a4)
21125 #define HWIO_REO_R0_SW2REO1_RING_STATUS_RMSK                                                                           0xffffffff
21126 #define HWIO_REO_R0_SW2REO1_RING_STATUS_POR                                                                            0x00000000
21127 #define HWIO_REO_R0_SW2REO1_RING_STATUS_POR_RMSK                                                                       0xffffffff
21128 #define HWIO_REO_R0_SW2REO1_RING_STATUS_ATTR                                                                                        0x1
21129 #define HWIO_REO_R0_SW2REO1_RING_STATUS_IN(x)            \
21130                 in_dword(HWIO_REO_R0_SW2REO1_RING_STATUS_ADDR(x))
21131 #define HWIO_REO_R0_SW2REO1_RING_STATUS_INM(x, m)            \
21132                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_STATUS_ADDR(x), m)
21133 #define HWIO_REO_R0_SW2REO1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
21134 #define HWIO_REO_R0_SW2REO1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
21135 #define HWIO_REO_R0_SW2REO1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
21136 #define HWIO_REO_R0_SW2REO1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
21137 
21138 #define HWIO_REO_R0_SW2REO1_RING_MISC_ADDR(x)                                                                          ((x) + 0x3a8)
21139 #define HWIO_REO_R0_SW2REO1_RING_MISC_PHYS(x)                                                                          ((x) + 0x3a8)
21140 #define HWIO_REO_R0_SW2REO1_RING_MISC_OFFS                                                                             (0x3a8)
21141 #define HWIO_REO_R0_SW2REO1_RING_MISC_RMSK                                                                               0x3fffff
21142 #define HWIO_REO_R0_SW2REO1_RING_MISC_POR                                                                              0x00000080
21143 #define HWIO_REO_R0_SW2REO1_RING_MISC_POR_RMSK                                                                         0xffffffff
21144 #define HWIO_REO_R0_SW2REO1_RING_MISC_ATTR                                                                                          0x3
21145 #define HWIO_REO_R0_SW2REO1_RING_MISC_IN(x)            \
21146                 in_dword(HWIO_REO_R0_SW2REO1_RING_MISC_ADDR(x))
21147 #define HWIO_REO_R0_SW2REO1_RING_MISC_INM(x, m)            \
21148                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_MISC_ADDR(x), m)
21149 #define HWIO_REO_R0_SW2REO1_RING_MISC_OUT(x, v)            \
21150                 out_dword(HWIO_REO_R0_SW2REO1_RING_MISC_ADDR(x),v)
21151 #define HWIO_REO_R0_SW2REO1_RING_MISC_OUTM(x,m,v) \
21152                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_MISC_IN(x))
21153 #define HWIO_REO_R0_SW2REO1_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
21154 #define HWIO_REO_R0_SW2REO1_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
21155 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
21156 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
21157 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
21158 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
21159 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
21160 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
21161 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
21162 #define HWIO_REO_R0_SW2REO1_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
21163 #define HWIO_REO_R0_SW2REO1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
21164 #define HWIO_REO_R0_SW2REO1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
21165 #define HWIO_REO_R0_SW2REO1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
21166 #define HWIO_REO_R0_SW2REO1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
21167 #define HWIO_REO_R0_SW2REO1_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
21168 #define HWIO_REO_R0_SW2REO1_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
21169 #define HWIO_REO_R0_SW2REO1_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
21170 #define HWIO_REO_R0_SW2REO1_RING_MISC_SECURITY_BIT_SHFT                                                                         2
21171 #define HWIO_REO_R0_SW2REO1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
21172 #define HWIO_REO_R0_SW2REO1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
21173 #define HWIO_REO_R0_SW2REO1_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
21174 #define HWIO_REO_R0_SW2REO1_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
21175 
21176 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x3b4)
21177 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x3b4)
21178 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_OFFS                                                                      (0x3b4)
21179 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_RMSK                                                                      0xffffffff
21180 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_POR                                                                       0x00000000
21181 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
21182 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ATTR                                                                                   0x3
21183 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_IN(x)            \
21184                 in_dword(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ADDR(x))
21185 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_INM(x, m)            \
21186                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ADDR(x), m)
21187 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_OUT(x, v)            \
21188                 out_dword(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ADDR(x),v)
21189 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
21190                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_IN(x))
21191 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
21192 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                          0
21193 
21194 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x3b8)
21195 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x3b8)
21196 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_OFFS                                                                      (0x3b8)
21197 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_RMSK                                                                            0xff
21198 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_POR                                                                       0x00000000
21199 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
21200 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ATTR                                                                                   0x3
21201 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_IN(x)            \
21202                 in_dword(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ADDR(x))
21203 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_INM(x, m)            \
21204                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ADDR(x), m)
21205 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_OUT(x, v)            \
21206                 out_dword(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ADDR(x),v)
21207 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
21208                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_IN(x))
21209 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                       0xff
21210 #define HWIO_REO_R0_SW2REO1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                          0
21211 
21212 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                        ((x) + 0x3c8)
21213 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                        ((x) + 0x3c8)
21214 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                           (0x3c8)
21215 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                           0xffffffff
21216 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_POR                                                            0x00000000
21217 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                       0xffffffff
21218 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                        0x3
21219 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
21220                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
21221 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
21222                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
21223 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
21224                 out_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
21225 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
21226                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
21227 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                                 0xffff0000
21228 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                         16
21229 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                             0x8000
21230 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                                 15
21231 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                       0x7fff
21232 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                            0
21233 
21234 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                        ((x) + 0x3cc)
21235 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                        ((x) + 0x3cc)
21236 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                           (0x3cc)
21237 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                               0xffff
21238 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_POR                                                            0x00000000
21239 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                       0xffffffff
21240 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                        0x3
21241 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
21242                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
21243 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
21244                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
21245 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
21246                 out_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
21247 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
21248                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
21249 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                                 0xffff
21250 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                      0
21251 
21252 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                           ((x) + 0x3d0)
21253 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                           ((x) + 0x3d0)
21254 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_OFFS                                                              (0x3d0)
21255 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_RMSK                                                              0xffffffff
21256 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_POR                                                               0x00000000
21257 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_POR_RMSK                                                          0xffffffff
21258 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_ATTR                                                                           0x1
21259 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_IN(x)            \
21260                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_ADDR(x))
21261 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
21262                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
21263 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
21264 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
21265 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                           0x8000
21266 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                               15
21267 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
21268 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
21269 
21270 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                        ((x) + 0x3d4)
21271 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                        ((x) + 0x3d4)
21272 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                           (0x3d4)
21273 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                                0x3ff
21274 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_POR                                                            0x00000000
21275 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                       0xffffffff
21276 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                        0x3
21277 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
21278                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
21279 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
21280                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
21281 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
21282                 out_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
21283 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
21284                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
21285 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                             0x3ff
21286 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                                 0
21287 
21288 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                       ((x) + 0x3d8)
21289 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                       ((x) + 0x3d8)
21290 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                          (0x3d8)
21291 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                                 0x7
21292 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_POR                                                           0x00000003
21293 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                      0xffffffff
21294 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                       0x3
21295 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
21296                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
21297 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
21298                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
21299 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
21300                 out_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
21301 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
21302                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
21303 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                            0x7
21304 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                              0
21305 
21306 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                      ((x) + 0x3dc)
21307 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                      ((x) + 0x3dc)
21308 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                         (0x3dc)
21309 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                           0xffffff
21310 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_POR                                                          0x00000000
21311 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                     0xffffffff
21312 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                      0x1
21313 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
21314                 in_dword(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
21315 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
21316                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
21317 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                            0xff0000
21318 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                                  16
21319 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                           0xffff
21320 #define HWIO_REO_R0_SW2REO1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                                0
21321 
21322 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x3e0)
21323 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x3e0)
21324 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_OFFS                                                                    (0x3e0)
21325 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
21326 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
21327 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
21328 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
21329 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_IN(x)            \
21330                 in_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR(x))
21331 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_INM(x, m)            \
21332                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR(x), m)
21333 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_OUT(x, v)            \
21334                 out_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR(x),v)
21335 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
21336                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_IN(x))
21337 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
21338 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
21339 
21340 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x3e4)
21341 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x3e4)
21342 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_OFFS                                                                    (0x3e4)
21343 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
21344 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
21345 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
21346 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
21347 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_IN(x)            \
21348                 in_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR(x))
21349 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_INM(x, m)            \
21350                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR(x), m)
21351 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_OUT(x, v)            \
21352                 out_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR(x),v)
21353 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
21354                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_IN(x))
21355 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
21356 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
21357 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
21358 #define HWIO_REO_R0_SW2REO1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
21359 
21360 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x3e8)
21361 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x3e8)
21362 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_OFFS                                                                        (0x3e8)
21363 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_RMSK                                                                        0xffffffff
21364 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_POR                                                                         0x00000000
21365 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
21366 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ATTR                                                                                     0x3
21367 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_IN(x)            \
21368                 in_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ADDR(x))
21369 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_INM(x, m)            \
21370                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ADDR(x), m)
21371 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_OUT(x, v)            \
21372                 out_dword(HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ADDR(x),v)
21373 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_OUTM(x,m,v) \
21374                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_IN(x))
21375 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
21376 #define HWIO_REO_R0_SW2REO1_RING_MSI1_DATA_VALUE_SHFT                                                                           0
21377 
21378 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x408)
21379 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x408)
21380 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x408)
21381 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
21382 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
21383 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
21384 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
21385 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_IN(x)            \
21386                 in_dword(HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ADDR(x))
21387 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
21388                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
21389 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
21390                 out_dword(HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
21391 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
21392                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_IN(x))
21393 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
21394 #define HWIO_REO_R0_SW2REO1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
21395 
21396 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x40c)
21397 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x40c)
21398 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_OFFS                                                                           (0x40c)
21399 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_RMSK                                                                           0xffff003f
21400 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_POR                                                                            0x00000000
21401 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_POR_RMSK                                                                       0xffffffff
21402 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_ATTR                                                                                        0x3
21403 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_IN(x)            \
21404                 in_dword(HWIO_REO_R0_SW2REO1_RING_MISC_1_ADDR(x))
21405 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_INM(x, m)            \
21406                 in_dword_masked(HWIO_REO_R0_SW2REO1_RING_MISC_1_ADDR(x), m)
21407 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_OUT(x, v)            \
21408                 out_dword(HWIO_REO_R0_SW2REO1_RING_MISC_1_ADDR(x),v)
21409 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_OUTM(x,m,v) \
21410                 out_dword_masked_ns(HWIO_REO_R0_SW2REO1_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_SW2REO1_RING_MISC_1_IN(x))
21411 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
21412 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
21413 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
21414 #define HWIO_REO_R0_SW2REO1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
21415 
21416 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x500)
21417 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x500)
21418 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_OFFS                                                                         (0x500)
21419 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_RMSK                                                                         0xffffffff
21420 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_POR                                                                          0x00000000
21421 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
21422 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ATTR                                                                                      0x3
21423 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_IN(x)            \
21424                 in_dword(HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ADDR(x))
21425 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_INM(x, m)            \
21426                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ADDR(x), m)
21427 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_OUT(x, v)            \
21428                 out_dword(HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ADDR(x),v)
21429 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_OUTM(x,m,v) \
21430                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_BASE_LSB_IN(x))
21431 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
21432 #define HWIO_REO_R0_REO2SW1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
21433 
21434 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x504)
21435 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x504)
21436 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_OFFS                                                                         (0x504)
21437 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_RMSK                                                                          0xfffffff
21438 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_POR                                                                          0x00000000
21439 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
21440 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ATTR                                                                                      0x3
21441 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_IN(x)            \
21442                 in_dword(HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ADDR(x))
21443 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_INM(x, m)            \
21444                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ADDR(x), m)
21445 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_OUT(x, v)            \
21446                 out_dword(HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ADDR(x),v)
21447 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_OUTM(x,m,v) \
21448                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_BASE_MSB_IN(x))
21449 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
21450 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
21451 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
21452 #define HWIO_REO_R0_REO2SW1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
21453 
21454 #define HWIO_REO_R0_REO2SW1_RING_ID_ADDR(x)                                                                            ((x) + 0x508)
21455 #define HWIO_REO_R0_REO2SW1_RING_ID_PHYS(x)                                                                            ((x) + 0x508)
21456 #define HWIO_REO_R0_REO2SW1_RING_ID_OFFS                                                                               (0x508)
21457 #define HWIO_REO_R0_REO2SW1_RING_ID_RMSK                                                                                   0xffff
21458 #define HWIO_REO_R0_REO2SW1_RING_ID_POR                                                                                0x00000000
21459 #define HWIO_REO_R0_REO2SW1_RING_ID_POR_RMSK                                                                           0xffffffff
21460 #define HWIO_REO_R0_REO2SW1_RING_ID_ATTR                                                                                            0x3
21461 #define HWIO_REO_R0_REO2SW1_RING_ID_IN(x)            \
21462                 in_dword(HWIO_REO_R0_REO2SW1_RING_ID_ADDR(x))
21463 #define HWIO_REO_R0_REO2SW1_RING_ID_INM(x, m)            \
21464                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_ID_ADDR(x), m)
21465 #define HWIO_REO_R0_REO2SW1_RING_ID_OUT(x, v)            \
21466                 out_dword(HWIO_REO_R0_REO2SW1_RING_ID_ADDR(x),v)
21467 #define HWIO_REO_R0_REO2SW1_RING_ID_OUTM(x,m,v) \
21468                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_ID_IN(x))
21469 #define HWIO_REO_R0_REO2SW1_RING_ID_RING_ID_BMSK                                                                           0xff00
21470 #define HWIO_REO_R0_REO2SW1_RING_ID_RING_ID_SHFT                                                                                8
21471 #define HWIO_REO_R0_REO2SW1_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
21472 #define HWIO_REO_R0_REO2SW1_RING_ID_ENTRY_SIZE_SHFT                                                                             0
21473 
21474 #define HWIO_REO_R0_REO2SW1_RING_STATUS_ADDR(x)                                                                        ((x) + 0x50c)
21475 #define HWIO_REO_R0_REO2SW1_RING_STATUS_PHYS(x)                                                                        ((x) + 0x50c)
21476 #define HWIO_REO_R0_REO2SW1_RING_STATUS_OFFS                                                                           (0x50c)
21477 #define HWIO_REO_R0_REO2SW1_RING_STATUS_RMSK                                                                           0xffffffff
21478 #define HWIO_REO_R0_REO2SW1_RING_STATUS_POR                                                                            0x00000000
21479 #define HWIO_REO_R0_REO2SW1_RING_STATUS_POR_RMSK                                                                       0xffffffff
21480 #define HWIO_REO_R0_REO2SW1_RING_STATUS_ATTR                                                                                        0x1
21481 #define HWIO_REO_R0_REO2SW1_RING_STATUS_IN(x)            \
21482                 in_dword(HWIO_REO_R0_REO2SW1_RING_STATUS_ADDR(x))
21483 #define HWIO_REO_R0_REO2SW1_RING_STATUS_INM(x, m)            \
21484                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_STATUS_ADDR(x), m)
21485 #define HWIO_REO_R0_REO2SW1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
21486 #define HWIO_REO_R0_REO2SW1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
21487 #define HWIO_REO_R0_REO2SW1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
21488 #define HWIO_REO_R0_REO2SW1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
21489 
21490 #define HWIO_REO_R0_REO2SW1_RING_MISC_ADDR(x)                                                                          ((x) + 0x510)
21491 #define HWIO_REO_R0_REO2SW1_RING_MISC_PHYS(x)                                                                          ((x) + 0x510)
21492 #define HWIO_REO_R0_REO2SW1_RING_MISC_OFFS                                                                             (0x510)
21493 #define HWIO_REO_R0_REO2SW1_RING_MISC_RMSK                                                                              0x7ffffff
21494 #define HWIO_REO_R0_REO2SW1_RING_MISC_POR                                                                              0x00000080
21495 #define HWIO_REO_R0_REO2SW1_RING_MISC_POR_RMSK                                                                         0xffffffff
21496 #define HWIO_REO_R0_REO2SW1_RING_MISC_ATTR                                                                                          0x3
21497 #define HWIO_REO_R0_REO2SW1_RING_MISC_IN(x)            \
21498                 in_dword(HWIO_REO_R0_REO2SW1_RING_MISC_ADDR(x))
21499 #define HWIO_REO_R0_REO2SW1_RING_MISC_INM(x, m)            \
21500                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MISC_ADDR(x), m)
21501 #define HWIO_REO_R0_REO2SW1_RING_MISC_OUT(x, v)            \
21502                 out_dword(HWIO_REO_R0_REO2SW1_RING_MISC_ADDR(x),v)
21503 #define HWIO_REO_R0_REO2SW1_RING_MISC_OUTM(x,m,v) \
21504                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MISC_IN(x))
21505 #define HWIO_REO_R0_REO2SW1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
21506 #define HWIO_REO_R0_REO2SW1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
21507 #define HWIO_REO_R0_REO2SW1_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
21508 #define HWIO_REO_R0_REO2SW1_RING_MISC_LOOP_CNT_SHFT                                                                            22
21509 #define HWIO_REO_R0_REO2SW1_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
21510 #define HWIO_REO_R0_REO2SW1_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
21511 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
21512 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
21513 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
21514 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
21515 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
21516 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
21517 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
21518 #define HWIO_REO_R0_REO2SW1_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
21519 #define HWIO_REO_R0_REO2SW1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
21520 #define HWIO_REO_R0_REO2SW1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
21521 #define HWIO_REO_R0_REO2SW1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
21522 #define HWIO_REO_R0_REO2SW1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
21523 #define HWIO_REO_R0_REO2SW1_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
21524 #define HWIO_REO_R0_REO2SW1_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
21525 #define HWIO_REO_R0_REO2SW1_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
21526 #define HWIO_REO_R0_REO2SW1_RING_MISC_SECURITY_BIT_SHFT                                                                         2
21527 #define HWIO_REO_R0_REO2SW1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
21528 #define HWIO_REO_R0_REO2SW1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
21529 #define HWIO_REO_R0_REO2SW1_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
21530 #define HWIO_REO_R0_REO2SW1_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
21531 
21532 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x514)
21533 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x514)
21534 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_OFFS                                                                      (0x514)
21535 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
21536 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_POR                                                                       0x00000000
21537 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
21538 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
21539 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_IN(x)            \
21540                 in_dword(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ADDR(x))
21541 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_INM(x, m)            \
21542                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ADDR(x), m)
21543 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_OUT(x, v)            \
21544                 out_dword(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ADDR(x),v)
21545 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
21546                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_IN(x))
21547 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
21548 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
21549 
21550 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x518)
21551 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x518)
21552 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_OFFS                                                                      (0x518)
21553 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_RMSK                                                                            0xff
21554 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_POR                                                                       0x00000000
21555 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
21556 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
21557 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_IN(x)            \
21558                 in_dword(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ADDR(x))
21559 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_INM(x, m)            \
21560                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ADDR(x), m)
21561 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_OUT(x, v)            \
21562                 out_dword(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ADDR(x),v)
21563 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
21564                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_IN(x))
21565 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
21566 #define HWIO_REO_R0_REO2SW1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
21567 
21568 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x524)
21569 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x524)
21570 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x524)
21571 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
21572 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
21573 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
21574 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
21575 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_IN(x)            \
21576                 in_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ADDR(x))
21577 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
21578                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
21579 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
21580                 out_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
21581 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
21582                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_IN(x))
21583 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
21584 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
21585 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
21586 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
21587 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
21588 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
21589 
21590 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x528)
21591 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x528)
21592 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x528)
21593 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
21594 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
21595 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
21596 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
21597 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_IN(x)            \
21598                 in_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_ADDR(x))
21599 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
21600                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
21601 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
21602 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
21603 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
21604 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
21605 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
21606 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
21607 
21608 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x52c)
21609 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x52c)
21610 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x52c)
21611 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
21612 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
21613 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
21614 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
21615 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
21616                 in_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
21617 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
21618                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
21619 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
21620                 out_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
21621 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
21622                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_IN(x))
21623 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
21624 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
21625 
21626 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x548)
21627 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x548)
21628 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_OFFS                                                                    (0x548)
21629 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
21630 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
21631 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
21632 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
21633 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_IN(x)            \
21634                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR(x))
21635 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_INM(x, m)            \
21636                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR(x), m)
21637 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_OUT(x, v)            \
21638                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR(x),v)
21639 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
21640                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_IN(x))
21641 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
21642 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
21643 
21644 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x54c)
21645 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x54c)
21646 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_OFFS                                                                    (0x54c)
21647 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
21648 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
21649 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
21650 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
21651 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_IN(x)            \
21652                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR(x))
21653 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_INM(x, m)            \
21654                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR(x), m)
21655 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_OUT(x, v)            \
21656                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR(x),v)
21657 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
21658                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_IN(x))
21659 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
21660 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
21661 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
21662 #define HWIO_REO_R0_REO2SW1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
21663 
21664 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x550)
21665 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x550)
21666 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_OFFS                                                                        (0x550)
21667 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_RMSK                                                                        0xffffffff
21668 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_POR                                                                         0x00000000
21669 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
21670 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ATTR                                                                                     0x3
21671 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_IN(x)            \
21672                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ADDR(x))
21673 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_INM(x, m)            \
21674                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ADDR(x), m)
21675 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_OUT(x, v)            \
21676                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ADDR(x),v)
21677 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_OUTM(x,m,v) \
21678                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_IN(x))
21679 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
21680 #define HWIO_REO_R0_REO2SW1_RING_MSI1_DATA_VALUE_SHFT                                                                           0
21681 
21682 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x554)
21683 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x554)
21684 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x554)
21685 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
21686 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
21687 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
21688 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
21689 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_IN(x)            \
21690                 in_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ADDR(x))
21691 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
21692                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
21693 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
21694                 out_dword(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
21695 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
21696                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_IN(x))
21697 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
21698 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
21699 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
21700 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
21701 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
21702 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
21703 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
21704 #define HWIO_REO_R0_REO2SW1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
21705 
21706 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x558)
21707 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x558)
21708 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_OFFS                                                                    (0x558)
21709 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
21710 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
21711 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
21712 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
21713 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_IN(x)            \
21714                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR(x))
21715 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_INM(x, m)            \
21716                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR(x), m)
21717 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_OUT(x, v)            \
21718                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR(x),v)
21719 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
21720                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_IN(x))
21721 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
21722 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
21723 
21724 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x55c)
21725 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x55c)
21726 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_OFFS                                                                    (0x55c)
21727 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
21728 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
21729 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
21730 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
21731 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_IN(x)            \
21732                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR(x))
21733 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_INM(x, m)            \
21734                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR(x), m)
21735 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_OUT(x, v)            \
21736                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR(x),v)
21737 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
21738                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_IN(x))
21739 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
21740 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
21741 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
21742 #define HWIO_REO_R0_REO2SW1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
21743 
21744 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x560)
21745 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x560)
21746 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_OFFS                                                                        (0x560)
21747 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_RMSK                                                                        0xffffffff
21748 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_POR                                                                         0x00000000
21749 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
21750 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ATTR                                                                                     0x3
21751 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_IN(x)            \
21752                 in_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ADDR(x))
21753 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_INM(x, m)            \
21754                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ADDR(x), m)
21755 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_OUT(x, v)            \
21756                 out_dword(HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ADDR(x),v)
21757 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_OUTM(x,m,v) \
21758                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_IN(x))
21759 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
21760 #define HWIO_REO_R0_REO2SW1_RING_MSI2_DATA_VALUE_SHFT                                                                           0
21761 
21762 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x570)
21763 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x570)
21764 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x570)
21765 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
21766 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
21767 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
21768 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
21769 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_IN(x)            \
21770                 in_dword(HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ADDR(x))
21771 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
21772                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
21773 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
21774                 out_dword(HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
21775 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
21776                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_IN(x))
21777 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
21778 #define HWIO_REO_R0_REO2SW1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
21779 
21780 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x574)
21781 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x574)
21782 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_OFFS                                                                           (0x574)
21783 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_RMSK                                                                           0xffff003f
21784 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_POR                                                                            0x00000000
21785 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_POR_RMSK                                                                       0xffffffff
21786 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_ATTR                                                                                        0x3
21787 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_IN(x)            \
21788                 in_dword(HWIO_REO_R0_REO2SW1_RING_MISC_1_ADDR(x))
21789 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_INM(x, m)            \
21790                 in_dword_masked(HWIO_REO_R0_REO2SW1_RING_MISC_1_ADDR(x), m)
21791 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_OUT(x, v)            \
21792                 out_dword(HWIO_REO_R0_REO2SW1_RING_MISC_1_ADDR(x),v)
21793 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_OUTM(x,m,v) \
21794                 out_dword_masked_ns(HWIO_REO_R0_REO2SW1_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW1_RING_MISC_1_IN(x))
21795 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
21796 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
21797 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
21798 #define HWIO_REO_R0_REO2SW1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
21799 
21800 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x578)
21801 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x578)
21802 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_OFFS                                                                         (0x578)
21803 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_RMSK                                                                         0xffffffff
21804 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_POR                                                                          0x00000000
21805 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
21806 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ATTR                                                                                      0x3
21807 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_IN(x)            \
21808                 in_dword(HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ADDR(x))
21809 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_INM(x, m)            \
21810                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ADDR(x), m)
21811 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_OUT(x, v)            \
21812                 out_dword(HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ADDR(x),v)
21813 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_OUTM(x,m,v) \
21814                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_BASE_LSB_IN(x))
21815 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
21816 #define HWIO_REO_R0_REO2SW2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
21817 
21818 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x57c)
21819 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x57c)
21820 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_OFFS                                                                         (0x57c)
21821 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_RMSK                                                                          0xfffffff
21822 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_POR                                                                          0x00000000
21823 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
21824 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ATTR                                                                                      0x3
21825 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_IN(x)            \
21826                 in_dword(HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ADDR(x))
21827 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_INM(x, m)            \
21828                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ADDR(x), m)
21829 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_OUT(x, v)            \
21830                 out_dword(HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ADDR(x),v)
21831 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_OUTM(x,m,v) \
21832                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_BASE_MSB_IN(x))
21833 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
21834 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
21835 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
21836 #define HWIO_REO_R0_REO2SW2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
21837 
21838 #define HWIO_REO_R0_REO2SW2_RING_ID_ADDR(x)                                                                            ((x) + 0x580)
21839 #define HWIO_REO_R0_REO2SW2_RING_ID_PHYS(x)                                                                            ((x) + 0x580)
21840 #define HWIO_REO_R0_REO2SW2_RING_ID_OFFS                                                                               (0x580)
21841 #define HWIO_REO_R0_REO2SW2_RING_ID_RMSK                                                                                   0xffff
21842 #define HWIO_REO_R0_REO2SW2_RING_ID_POR                                                                                0x00000000
21843 #define HWIO_REO_R0_REO2SW2_RING_ID_POR_RMSK                                                                           0xffffffff
21844 #define HWIO_REO_R0_REO2SW2_RING_ID_ATTR                                                                                            0x3
21845 #define HWIO_REO_R0_REO2SW2_RING_ID_IN(x)            \
21846                 in_dword(HWIO_REO_R0_REO2SW2_RING_ID_ADDR(x))
21847 #define HWIO_REO_R0_REO2SW2_RING_ID_INM(x, m)            \
21848                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_ID_ADDR(x), m)
21849 #define HWIO_REO_R0_REO2SW2_RING_ID_OUT(x, v)            \
21850                 out_dword(HWIO_REO_R0_REO2SW2_RING_ID_ADDR(x),v)
21851 #define HWIO_REO_R0_REO2SW2_RING_ID_OUTM(x,m,v) \
21852                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_ID_IN(x))
21853 #define HWIO_REO_R0_REO2SW2_RING_ID_RING_ID_BMSK                                                                           0xff00
21854 #define HWIO_REO_R0_REO2SW2_RING_ID_RING_ID_SHFT                                                                                8
21855 #define HWIO_REO_R0_REO2SW2_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
21856 #define HWIO_REO_R0_REO2SW2_RING_ID_ENTRY_SIZE_SHFT                                                                             0
21857 
21858 #define HWIO_REO_R0_REO2SW2_RING_STATUS_ADDR(x)                                                                        ((x) + 0x584)
21859 #define HWIO_REO_R0_REO2SW2_RING_STATUS_PHYS(x)                                                                        ((x) + 0x584)
21860 #define HWIO_REO_R0_REO2SW2_RING_STATUS_OFFS                                                                           (0x584)
21861 #define HWIO_REO_R0_REO2SW2_RING_STATUS_RMSK                                                                           0xffffffff
21862 #define HWIO_REO_R0_REO2SW2_RING_STATUS_POR                                                                            0x00000000
21863 #define HWIO_REO_R0_REO2SW2_RING_STATUS_POR_RMSK                                                                       0xffffffff
21864 #define HWIO_REO_R0_REO2SW2_RING_STATUS_ATTR                                                                                        0x1
21865 #define HWIO_REO_R0_REO2SW2_RING_STATUS_IN(x)            \
21866                 in_dword(HWIO_REO_R0_REO2SW2_RING_STATUS_ADDR(x))
21867 #define HWIO_REO_R0_REO2SW2_RING_STATUS_INM(x, m)            \
21868                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_STATUS_ADDR(x), m)
21869 #define HWIO_REO_R0_REO2SW2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
21870 #define HWIO_REO_R0_REO2SW2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
21871 #define HWIO_REO_R0_REO2SW2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
21872 #define HWIO_REO_R0_REO2SW2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
21873 
21874 #define HWIO_REO_R0_REO2SW2_RING_MISC_ADDR(x)                                                                          ((x) + 0x588)
21875 #define HWIO_REO_R0_REO2SW2_RING_MISC_PHYS(x)                                                                          ((x) + 0x588)
21876 #define HWIO_REO_R0_REO2SW2_RING_MISC_OFFS                                                                             (0x588)
21877 #define HWIO_REO_R0_REO2SW2_RING_MISC_RMSK                                                                              0x7ffffff
21878 #define HWIO_REO_R0_REO2SW2_RING_MISC_POR                                                                              0x00000080
21879 #define HWIO_REO_R0_REO2SW2_RING_MISC_POR_RMSK                                                                         0xffffffff
21880 #define HWIO_REO_R0_REO2SW2_RING_MISC_ATTR                                                                                          0x3
21881 #define HWIO_REO_R0_REO2SW2_RING_MISC_IN(x)            \
21882                 in_dword(HWIO_REO_R0_REO2SW2_RING_MISC_ADDR(x))
21883 #define HWIO_REO_R0_REO2SW2_RING_MISC_INM(x, m)            \
21884                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MISC_ADDR(x), m)
21885 #define HWIO_REO_R0_REO2SW2_RING_MISC_OUT(x, v)            \
21886                 out_dword(HWIO_REO_R0_REO2SW2_RING_MISC_ADDR(x),v)
21887 #define HWIO_REO_R0_REO2SW2_RING_MISC_OUTM(x,m,v) \
21888                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MISC_IN(x))
21889 #define HWIO_REO_R0_REO2SW2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
21890 #define HWIO_REO_R0_REO2SW2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
21891 #define HWIO_REO_R0_REO2SW2_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
21892 #define HWIO_REO_R0_REO2SW2_RING_MISC_LOOP_CNT_SHFT                                                                            22
21893 #define HWIO_REO_R0_REO2SW2_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
21894 #define HWIO_REO_R0_REO2SW2_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
21895 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
21896 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
21897 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
21898 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
21899 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
21900 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
21901 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
21902 #define HWIO_REO_R0_REO2SW2_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
21903 #define HWIO_REO_R0_REO2SW2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
21904 #define HWIO_REO_R0_REO2SW2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
21905 #define HWIO_REO_R0_REO2SW2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
21906 #define HWIO_REO_R0_REO2SW2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
21907 #define HWIO_REO_R0_REO2SW2_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
21908 #define HWIO_REO_R0_REO2SW2_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
21909 #define HWIO_REO_R0_REO2SW2_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
21910 #define HWIO_REO_R0_REO2SW2_RING_MISC_SECURITY_BIT_SHFT                                                                         2
21911 #define HWIO_REO_R0_REO2SW2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
21912 #define HWIO_REO_R0_REO2SW2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
21913 #define HWIO_REO_R0_REO2SW2_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
21914 #define HWIO_REO_R0_REO2SW2_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
21915 
21916 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x58c)
21917 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x58c)
21918 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_OFFS                                                                      (0x58c)
21919 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
21920 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_POR                                                                       0x00000000
21921 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
21922 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
21923 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_IN(x)            \
21924                 in_dword(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ADDR(x))
21925 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_INM(x, m)            \
21926                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ADDR(x), m)
21927 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_OUT(x, v)            \
21928                 out_dword(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ADDR(x),v)
21929 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_OUTM(x,m,v) \
21930                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_IN(x))
21931 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
21932 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
21933 
21934 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x590)
21935 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x590)
21936 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_OFFS                                                                      (0x590)
21937 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_RMSK                                                                            0xff
21938 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_POR                                                                       0x00000000
21939 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
21940 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
21941 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_IN(x)            \
21942                 in_dword(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ADDR(x))
21943 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_INM(x, m)            \
21944                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ADDR(x), m)
21945 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_OUT(x, v)            \
21946                 out_dword(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ADDR(x),v)
21947 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_OUTM(x,m,v) \
21948                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_IN(x))
21949 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
21950 #define HWIO_REO_R0_REO2SW2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
21951 
21952 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x59c)
21953 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x59c)
21954 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x59c)
21955 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
21956 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
21957 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
21958 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
21959 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_IN(x)            \
21960                 in_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ADDR(x))
21961 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_INM(x, m)            \
21962                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ADDR(x), m)
21963 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
21964                 out_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ADDR(x),v)
21965 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
21966                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_IN(x))
21967 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
21968 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
21969 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
21970 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
21971 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
21972 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
21973 
21974 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x5a0)
21975 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x5a0)
21976 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x5a0)
21977 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
21978 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
21979 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
21980 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
21981 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_IN(x)            \
21982                 in_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_ADDR(x))
21983 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_INM(x, m)            \
21984                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_ADDR(x), m)
21985 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
21986 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
21987 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
21988 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
21989 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
21990 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
21991 
21992 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x5a4)
21993 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x5a4)
21994 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x5a4)
21995 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
21996 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
21997 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
21998 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
21999 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_IN(x)            \
22000                 in_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ADDR(x))
22001 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
22002                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
22003 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
22004                 out_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
22005 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
22006                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_IN(x))
22007 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
22008 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
22009 
22010 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x5c0)
22011 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x5c0)
22012 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_OFFS                                                                    (0x5c0)
22013 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
22014 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
22015 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
22016 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
22017 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_IN(x)            \
22018                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR(x))
22019 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_INM(x, m)            \
22020                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR(x), m)
22021 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_OUT(x, v)            \
22022                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR(x),v)
22023 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
22024                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_IN(x))
22025 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22026 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
22027 
22028 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x5c4)
22029 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x5c4)
22030 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_OFFS                                                                    (0x5c4)
22031 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
22032 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
22033 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
22034 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
22035 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_IN(x)            \
22036                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR(x))
22037 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_INM(x, m)            \
22038                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR(x), m)
22039 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_OUT(x, v)            \
22040                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR(x),v)
22041 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
22042                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_IN(x))
22043 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
22044 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
22045 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
22046 #define HWIO_REO_R0_REO2SW2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
22047 
22048 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x5c8)
22049 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x5c8)
22050 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_OFFS                                                                        (0x5c8)
22051 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_RMSK                                                                        0xffffffff
22052 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_POR                                                                         0x00000000
22053 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
22054 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ATTR                                                                                     0x3
22055 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_IN(x)            \
22056                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ADDR(x))
22057 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_INM(x, m)            \
22058                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ADDR(x), m)
22059 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_OUT(x, v)            \
22060                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ADDR(x),v)
22061 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_OUTM(x,m,v) \
22062                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_IN(x))
22063 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
22064 #define HWIO_REO_R0_REO2SW2_RING_MSI1_DATA_VALUE_SHFT                                                                           0
22065 
22066 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x5cc)
22067 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x5cc)
22068 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x5cc)
22069 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
22070 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
22071 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
22072 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
22073 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_IN(x)            \
22074                 in_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ADDR(x))
22075 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
22076                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
22077 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
22078                 out_dword(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
22079 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
22080                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_IN(x))
22081 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
22082 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
22083 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
22084 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
22085 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
22086 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
22087 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
22088 #define HWIO_REO_R0_REO2SW2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
22089 
22090 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x5d0)
22091 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x5d0)
22092 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_OFFS                                                                    (0x5d0)
22093 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
22094 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
22095 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
22096 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
22097 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_IN(x)            \
22098                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR(x))
22099 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_INM(x, m)            \
22100                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR(x), m)
22101 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_OUT(x, v)            \
22102                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR(x),v)
22103 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
22104                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_IN(x))
22105 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22106 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
22107 
22108 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x5d4)
22109 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x5d4)
22110 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_OFFS                                                                    (0x5d4)
22111 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
22112 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
22113 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
22114 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
22115 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_IN(x)            \
22116                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR(x))
22117 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_INM(x, m)            \
22118                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR(x), m)
22119 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_OUT(x, v)            \
22120                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR(x),v)
22121 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
22122                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_IN(x))
22123 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
22124 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
22125 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
22126 #define HWIO_REO_R0_REO2SW2_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
22127 
22128 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x5d8)
22129 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x5d8)
22130 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_OFFS                                                                        (0x5d8)
22131 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_RMSK                                                                        0xffffffff
22132 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_POR                                                                         0x00000000
22133 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
22134 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ATTR                                                                                     0x3
22135 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_IN(x)            \
22136                 in_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ADDR(x))
22137 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_INM(x, m)            \
22138                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ADDR(x), m)
22139 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_OUT(x, v)            \
22140                 out_dword(HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ADDR(x),v)
22141 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_OUTM(x,m,v) \
22142                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_IN(x))
22143 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
22144 #define HWIO_REO_R0_REO2SW2_RING_MSI2_DATA_VALUE_SHFT                                                                           0
22145 
22146 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x5e8)
22147 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x5e8)
22148 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x5e8)
22149 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
22150 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
22151 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
22152 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
22153 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_IN(x)            \
22154                 in_dword(HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ADDR(x))
22155 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
22156                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
22157 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
22158                 out_dword(HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
22159 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
22160                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_IN(x))
22161 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
22162 #define HWIO_REO_R0_REO2SW2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
22163 
22164 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x5ec)
22165 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x5ec)
22166 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_OFFS                                                                           (0x5ec)
22167 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_RMSK                                                                           0xffff003f
22168 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_POR                                                                            0x00000000
22169 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_POR_RMSK                                                                       0xffffffff
22170 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_ATTR                                                                                        0x3
22171 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_IN(x)            \
22172                 in_dword(HWIO_REO_R0_REO2SW2_RING_MISC_1_ADDR(x))
22173 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_INM(x, m)            \
22174                 in_dword_masked(HWIO_REO_R0_REO2SW2_RING_MISC_1_ADDR(x), m)
22175 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_OUT(x, v)            \
22176                 out_dword(HWIO_REO_R0_REO2SW2_RING_MISC_1_ADDR(x),v)
22177 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_OUTM(x,m,v) \
22178                 out_dword_masked_ns(HWIO_REO_R0_REO2SW2_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW2_RING_MISC_1_IN(x))
22179 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
22180 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
22181 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
22182 #define HWIO_REO_R0_REO2SW2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
22183 
22184 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x5f0)
22185 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x5f0)
22186 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_OFFS                                                                         (0x5f0)
22187 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_RMSK                                                                         0xffffffff
22188 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_POR                                                                          0x00000000
22189 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
22190 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ATTR                                                                                      0x3
22191 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_IN(x)            \
22192                 in_dword(HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ADDR(x))
22193 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_INM(x, m)            \
22194                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ADDR(x), m)
22195 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_OUT(x, v)            \
22196                 out_dword(HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ADDR(x),v)
22197 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_OUTM(x,m,v) \
22198                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_BASE_LSB_IN(x))
22199 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
22200 #define HWIO_REO_R0_REO2SW3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
22201 
22202 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x5f4)
22203 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x5f4)
22204 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_OFFS                                                                         (0x5f4)
22205 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_RMSK                                                                          0xfffffff
22206 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_POR                                                                          0x00000000
22207 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
22208 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ATTR                                                                                      0x3
22209 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_IN(x)            \
22210                 in_dword(HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ADDR(x))
22211 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_INM(x, m)            \
22212                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ADDR(x), m)
22213 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_OUT(x, v)            \
22214                 out_dword(HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ADDR(x),v)
22215 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_OUTM(x,m,v) \
22216                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_BASE_MSB_IN(x))
22217 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
22218 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
22219 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
22220 #define HWIO_REO_R0_REO2SW3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
22221 
22222 #define HWIO_REO_R0_REO2SW3_RING_ID_ADDR(x)                                                                            ((x) + 0x5f8)
22223 #define HWIO_REO_R0_REO2SW3_RING_ID_PHYS(x)                                                                            ((x) + 0x5f8)
22224 #define HWIO_REO_R0_REO2SW3_RING_ID_OFFS                                                                               (0x5f8)
22225 #define HWIO_REO_R0_REO2SW3_RING_ID_RMSK                                                                                   0xffff
22226 #define HWIO_REO_R0_REO2SW3_RING_ID_POR                                                                                0x00000000
22227 #define HWIO_REO_R0_REO2SW3_RING_ID_POR_RMSK                                                                           0xffffffff
22228 #define HWIO_REO_R0_REO2SW3_RING_ID_ATTR                                                                                            0x3
22229 #define HWIO_REO_R0_REO2SW3_RING_ID_IN(x)            \
22230                 in_dword(HWIO_REO_R0_REO2SW3_RING_ID_ADDR(x))
22231 #define HWIO_REO_R0_REO2SW3_RING_ID_INM(x, m)            \
22232                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_ID_ADDR(x), m)
22233 #define HWIO_REO_R0_REO2SW3_RING_ID_OUT(x, v)            \
22234                 out_dword(HWIO_REO_R0_REO2SW3_RING_ID_ADDR(x),v)
22235 #define HWIO_REO_R0_REO2SW3_RING_ID_OUTM(x,m,v) \
22236                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_ID_IN(x))
22237 #define HWIO_REO_R0_REO2SW3_RING_ID_RING_ID_BMSK                                                                           0xff00
22238 #define HWIO_REO_R0_REO2SW3_RING_ID_RING_ID_SHFT                                                                                8
22239 #define HWIO_REO_R0_REO2SW3_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
22240 #define HWIO_REO_R0_REO2SW3_RING_ID_ENTRY_SIZE_SHFT                                                                             0
22241 
22242 #define HWIO_REO_R0_REO2SW3_RING_STATUS_ADDR(x)                                                                        ((x) + 0x5fc)
22243 #define HWIO_REO_R0_REO2SW3_RING_STATUS_PHYS(x)                                                                        ((x) + 0x5fc)
22244 #define HWIO_REO_R0_REO2SW3_RING_STATUS_OFFS                                                                           (0x5fc)
22245 #define HWIO_REO_R0_REO2SW3_RING_STATUS_RMSK                                                                           0xffffffff
22246 #define HWIO_REO_R0_REO2SW3_RING_STATUS_POR                                                                            0x00000000
22247 #define HWIO_REO_R0_REO2SW3_RING_STATUS_POR_RMSK                                                                       0xffffffff
22248 #define HWIO_REO_R0_REO2SW3_RING_STATUS_ATTR                                                                                        0x1
22249 #define HWIO_REO_R0_REO2SW3_RING_STATUS_IN(x)            \
22250                 in_dword(HWIO_REO_R0_REO2SW3_RING_STATUS_ADDR(x))
22251 #define HWIO_REO_R0_REO2SW3_RING_STATUS_INM(x, m)            \
22252                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_STATUS_ADDR(x), m)
22253 #define HWIO_REO_R0_REO2SW3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
22254 #define HWIO_REO_R0_REO2SW3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
22255 #define HWIO_REO_R0_REO2SW3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
22256 #define HWIO_REO_R0_REO2SW3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
22257 
22258 #define HWIO_REO_R0_REO2SW3_RING_MISC_ADDR(x)                                                                          ((x) + 0x600)
22259 #define HWIO_REO_R0_REO2SW3_RING_MISC_PHYS(x)                                                                          ((x) + 0x600)
22260 #define HWIO_REO_R0_REO2SW3_RING_MISC_OFFS                                                                             (0x600)
22261 #define HWIO_REO_R0_REO2SW3_RING_MISC_RMSK                                                                              0x7ffffff
22262 #define HWIO_REO_R0_REO2SW3_RING_MISC_POR                                                                              0x00000080
22263 #define HWIO_REO_R0_REO2SW3_RING_MISC_POR_RMSK                                                                         0xffffffff
22264 #define HWIO_REO_R0_REO2SW3_RING_MISC_ATTR                                                                                          0x3
22265 #define HWIO_REO_R0_REO2SW3_RING_MISC_IN(x)            \
22266                 in_dword(HWIO_REO_R0_REO2SW3_RING_MISC_ADDR(x))
22267 #define HWIO_REO_R0_REO2SW3_RING_MISC_INM(x, m)            \
22268                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MISC_ADDR(x), m)
22269 #define HWIO_REO_R0_REO2SW3_RING_MISC_OUT(x, v)            \
22270                 out_dword(HWIO_REO_R0_REO2SW3_RING_MISC_ADDR(x),v)
22271 #define HWIO_REO_R0_REO2SW3_RING_MISC_OUTM(x,m,v) \
22272                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MISC_IN(x))
22273 #define HWIO_REO_R0_REO2SW3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
22274 #define HWIO_REO_R0_REO2SW3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
22275 #define HWIO_REO_R0_REO2SW3_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
22276 #define HWIO_REO_R0_REO2SW3_RING_MISC_LOOP_CNT_SHFT                                                                            22
22277 #define HWIO_REO_R0_REO2SW3_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
22278 #define HWIO_REO_R0_REO2SW3_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
22279 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
22280 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
22281 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
22282 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
22283 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
22284 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
22285 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
22286 #define HWIO_REO_R0_REO2SW3_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
22287 #define HWIO_REO_R0_REO2SW3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
22288 #define HWIO_REO_R0_REO2SW3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
22289 #define HWIO_REO_R0_REO2SW3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
22290 #define HWIO_REO_R0_REO2SW3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
22291 #define HWIO_REO_R0_REO2SW3_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
22292 #define HWIO_REO_R0_REO2SW3_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
22293 #define HWIO_REO_R0_REO2SW3_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
22294 #define HWIO_REO_R0_REO2SW3_RING_MISC_SECURITY_BIT_SHFT                                                                         2
22295 #define HWIO_REO_R0_REO2SW3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
22296 #define HWIO_REO_R0_REO2SW3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
22297 #define HWIO_REO_R0_REO2SW3_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
22298 #define HWIO_REO_R0_REO2SW3_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
22299 
22300 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x604)
22301 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x604)
22302 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_OFFS                                                                      (0x604)
22303 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
22304 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_POR                                                                       0x00000000
22305 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
22306 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
22307 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_IN(x)            \
22308                 in_dword(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ADDR(x))
22309 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_INM(x, m)            \
22310                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ADDR(x), m)
22311 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_OUT(x, v)            \
22312                 out_dword(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ADDR(x),v)
22313 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_OUTM(x,m,v) \
22314                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_IN(x))
22315 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
22316 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
22317 
22318 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x608)
22319 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x608)
22320 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_OFFS                                                                      (0x608)
22321 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_RMSK                                                                            0xff
22322 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_POR                                                                       0x00000000
22323 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
22324 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
22325 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_IN(x)            \
22326                 in_dword(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ADDR(x))
22327 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_INM(x, m)            \
22328                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ADDR(x), m)
22329 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_OUT(x, v)            \
22330                 out_dword(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ADDR(x),v)
22331 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_OUTM(x,m,v) \
22332                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_IN(x))
22333 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
22334 #define HWIO_REO_R0_REO2SW3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
22335 
22336 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x614)
22337 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x614)
22338 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x614)
22339 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
22340 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
22341 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
22342 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
22343 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_IN(x)            \
22344                 in_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ADDR(x))
22345 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_INM(x, m)            \
22346                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ADDR(x), m)
22347 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
22348                 out_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ADDR(x),v)
22349 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
22350                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_IN(x))
22351 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
22352 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
22353 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
22354 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
22355 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
22356 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
22357 
22358 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x618)
22359 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x618)
22360 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x618)
22361 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
22362 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
22363 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
22364 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
22365 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_IN(x)            \
22366                 in_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_ADDR(x))
22367 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_INM(x, m)            \
22368                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_ADDR(x), m)
22369 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
22370 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
22371 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
22372 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
22373 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
22374 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
22375 
22376 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x61c)
22377 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x61c)
22378 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x61c)
22379 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
22380 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
22381 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
22382 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
22383 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_IN(x)            \
22384                 in_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ADDR(x))
22385 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
22386                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
22387 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
22388                 out_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
22389 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
22390                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_IN(x))
22391 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
22392 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
22393 
22394 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x638)
22395 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x638)
22396 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_OFFS                                                                    (0x638)
22397 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
22398 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
22399 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
22400 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
22401 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_IN(x)            \
22402                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR(x))
22403 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_INM(x, m)            \
22404                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR(x), m)
22405 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_OUT(x, v)            \
22406                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR(x),v)
22407 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
22408                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_IN(x))
22409 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22410 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
22411 
22412 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x63c)
22413 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x63c)
22414 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_OFFS                                                                    (0x63c)
22415 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
22416 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
22417 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
22418 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
22419 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_IN(x)            \
22420                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR(x))
22421 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_INM(x, m)            \
22422                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR(x), m)
22423 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_OUT(x, v)            \
22424                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR(x),v)
22425 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
22426                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_IN(x))
22427 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
22428 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
22429 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
22430 #define HWIO_REO_R0_REO2SW3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
22431 
22432 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x640)
22433 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x640)
22434 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_OFFS                                                                        (0x640)
22435 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_RMSK                                                                        0xffffffff
22436 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_POR                                                                         0x00000000
22437 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
22438 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ATTR                                                                                     0x3
22439 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_IN(x)            \
22440                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ADDR(x))
22441 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_INM(x, m)            \
22442                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ADDR(x), m)
22443 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_OUT(x, v)            \
22444                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ADDR(x),v)
22445 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_OUTM(x,m,v) \
22446                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_IN(x))
22447 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
22448 #define HWIO_REO_R0_REO2SW3_RING_MSI1_DATA_VALUE_SHFT                                                                           0
22449 
22450 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x644)
22451 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x644)
22452 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x644)
22453 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
22454 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
22455 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
22456 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
22457 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_IN(x)            \
22458                 in_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ADDR(x))
22459 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
22460                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
22461 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
22462                 out_dword(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
22463 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
22464                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_IN(x))
22465 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
22466 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
22467 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
22468 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
22469 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
22470 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
22471 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
22472 #define HWIO_REO_R0_REO2SW3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
22473 
22474 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x648)
22475 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x648)
22476 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_OFFS                                                                    (0x648)
22477 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
22478 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
22479 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
22480 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
22481 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_IN(x)            \
22482                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR(x))
22483 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_INM(x, m)            \
22484                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR(x), m)
22485 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_OUT(x, v)            \
22486                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR(x),v)
22487 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
22488                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_IN(x))
22489 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22490 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
22491 
22492 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x64c)
22493 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x64c)
22494 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_OFFS                                                                    (0x64c)
22495 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
22496 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
22497 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
22498 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
22499 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_IN(x)            \
22500                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR(x))
22501 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_INM(x, m)            \
22502                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR(x), m)
22503 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_OUT(x, v)            \
22504                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR(x),v)
22505 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
22506                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_IN(x))
22507 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
22508 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
22509 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
22510 #define HWIO_REO_R0_REO2SW3_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
22511 
22512 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x650)
22513 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x650)
22514 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_OFFS                                                                        (0x650)
22515 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_RMSK                                                                        0xffffffff
22516 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_POR                                                                         0x00000000
22517 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
22518 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ATTR                                                                                     0x3
22519 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_IN(x)            \
22520                 in_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ADDR(x))
22521 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_INM(x, m)            \
22522                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ADDR(x), m)
22523 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_OUT(x, v)            \
22524                 out_dword(HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ADDR(x),v)
22525 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_OUTM(x,m,v) \
22526                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_IN(x))
22527 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
22528 #define HWIO_REO_R0_REO2SW3_RING_MSI2_DATA_VALUE_SHFT                                                                           0
22529 
22530 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x660)
22531 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x660)
22532 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x660)
22533 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
22534 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
22535 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
22536 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
22537 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_IN(x)            \
22538                 in_dword(HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ADDR(x))
22539 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
22540                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
22541 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
22542                 out_dword(HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
22543 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
22544                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_IN(x))
22545 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
22546 #define HWIO_REO_R0_REO2SW3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
22547 
22548 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x664)
22549 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x664)
22550 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_OFFS                                                                           (0x664)
22551 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_RMSK                                                                           0xffff003f
22552 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_POR                                                                            0x00000000
22553 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_POR_RMSK                                                                       0xffffffff
22554 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_ATTR                                                                                        0x3
22555 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_IN(x)            \
22556                 in_dword(HWIO_REO_R0_REO2SW3_RING_MISC_1_ADDR(x))
22557 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_INM(x, m)            \
22558                 in_dword_masked(HWIO_REO_R0_REO2SW3_RING_MISC_1_ADDR(x), m)
22559 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_OUT(x, v)            \
22560                 out_dword(HWIO_REO_R0_REO2SW3_RING_MISC_1_ADDR(x),v)
22561 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_OUTM(x,m,v) \
22562                 out_dword_masked_ns(HWIO_REO_R0_REO2SW3_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW3_RING_MISC_1_IN(x))
22563 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
22564 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
22565 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
22566 #define HWIO_REO_R0_REO2SW3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
22567 
22568 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x668)
22569 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x668)
22570 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_OFFS                                                                         (0x668)
22571 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_RMSK                                                                         0xffffffff
22572 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_POR                                                                          0x00000000
22573 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
22574 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ATTR                                                                                      0x3
22575 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_IN(x)            \
22576                 in_dword(HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ADDR(x))
22577 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_INM(x, m)            \
22578                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ADDR(x), m)
22579 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_OUT(x, v)            \
22580                 out_dword(HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ADDR(x),v)
22581 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_OUTM(x,m,v) \
22582                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_BASE_LSB_IN(x))
22583 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
22584 #define HWIO_REO_R0_REO2SW4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
22585 
22586 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x66c)
22587 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x66c)
22588 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_OFFS                                                                         (0x66c)
22589 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_RMSK                                                                          0xfffffff
22590 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_POR                                                                          0x00000000
22591 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
22592 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ATTR                                                                                      0x3
22593 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_IN(x)            \
22594                 in_dword(HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ADDR(x))
22595 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_INM(x, m)            \
22596                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ADDR(x), m)
22597 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_OUT(x, v)            \
22598                 out_dword(HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ADDR(x),v)
22599 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_OUTM(x,m,v) \
22600                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_BASE_MSB_IN(x))
22601 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
22602 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
22603 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
22604 #define HWIO_REO_R0_REO2SW4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
22605 
22606 #define HWIO_REO_R0_REO2SW4_RING_ID_ADDR(x)                                                                            ((x) + 0x670)
22607 #define HWIO_REO_R0_REO2SW4_RING_ID_PHYS(x)                                                                            ((x) + 0x670)
22608 #define HWIO_REO_R0_REO2SW4_RING_ID_OFFS                                                                               (0x670)
22609 #define HWIO_REO_R0_REO2SW4_RING_ID_RMSK                                                                                   0xffff
22610 #define HWIO_REO_R0_REO2SW4_RING_ID_POR                                                                                0x00000000
22611 #define HWIO_REO_R0_REO2SW4_RING_ID_POR_RMSK                                                                           0xffffffff
22612 #define HWIO_REO_R0_REO2SW4_RING_ID_ATTR                                                                                            0x3
22613 #define HWIO_REO_R0_REO2SW4_RING_ID_IN(x)            \
22614                 in_dword(HWIO_REO_R0_REO2SW4_RING_ID_ADDR(x))
22615 #define HWIO_REO_R0_REO2SW4_RING_ID_INM(x, m)            \
22616                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_ID_ADDR(x), m)
22617 #define HWIO_REO_R0_REO2SW4_RING_ID_OUT(x, v)            \
22618                 out_dword(HWIO_REO_R0_REO2SW4_RING_ID_ADDR(x),v)
22619 #define HWIO_REO_R0_REO2SW4_RING_ID_OUTM(x,m,v) \
22620                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_ID_IN(x))
22621 #define HWIO_REO_R0_REO2SW4_RING_ID_RING_ID_BMSK                                                                           0xff00
22622 #define HWIO_REO_R0_REO2SW4_RING_ID_RING_ID_SHFT                                                                                8
22623 #define HWIO_REO_R0_REO2SW4_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
22624 #define HWIO_REO_R0_REO2SW4_RING_ID_ENTRY_SIZE_SHFT                                                                             0
22625 
22626 #define HWIO_REO_R0_REO2SW4_RING_STATUS_ADDR(x)                                                                        ((x) + 0x674)
22627 #define HWIO_REO_R0_REO2SW4_RING_STATUS_PHYS(x)                                                                        ((x) + 0x674)
22628 #define HWIO_REO_R0_REO2SW4_RING_STATUS_OFFS                                                                           (0x674)
22629 #define HWIO_REO_R0_REO2SW4_RING_STATUS_RMSK                                                                           0xffffffff
22630 #define HWIO_REO_R0_REO2SW4_RING_STATUS_POR                                                                            0x00000000
22631 #define HWIO_REO_R0_REO2SW4_RING_STATUS_POR_RMSK                                                                       0xffffffff
22632 #define HWIO_REO_R0_REO2SW4_RING_STATUS_ATTR                                                                                        0x1
22633 #define HWIO_REO_R0_REO2SW4_RING_STATUS_IN(x)            \
22634                 in_dword(HWIO_REO_R0_REO2SW4_RING_STATUS_ADDR(x))
22635 #define HWIO_REO_R0_REO2SW4_RING_STATUS_INM(x, m)            \
22636                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_STATUS_ADDR(x), m)
22637 #define HWIO_REO_R0_REO2SW4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
22638 #define HWIO_REO_R0_REO2SW4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
22639 #define HWIO_REO_R0_REO2SW4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
22640 #define HWIO_REO_R0_REO2SW4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
22641 
22642 #define HWIO_REO_R0_REO2SW4_RING_MISC_ADDR(x)                                                                          ((x) + 0x678)
22643 #define HWIO_REO_R0_REO2SW4_RING_MISC_PHYS(x)                                                                          ((x) + 0x678)
22644 #define HWIO_REO_R0_REO2SW4_RING_MISC_OFFS                                                                             (0x678)
22645 #define HWIO_REO_R0_REO2SW4_RING_MISC_RMSK                                                                              0x7ffffff
22646 #define HWIO_REO_R0_REO2SW4_RING_MISC_POR                                                                              0x00000080
22647 #define HWIO_REO_R0_REO2SW4_RING_MISC_POR_RMSK                                                                         0xffffffff
22648 #define HWIO_REO_R0_REO2SW4_RING_MISC_ATTR                                                                                          0x3
22649 #define HWIO_REO_R0_REO2SW4_RING_MISC_IN(x)            \
22650                 in_dword(HWIO_REO_R0_REO2SW4_RING_MISC_ADDR(x))
22651 #define HWIO_REO_R0_REO2SW4_RING_MISC_INM(x, m)            \
22652                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MISC_ADDR(x), m)
22653 #define HWIO_REO_R0_REO2SW4_RING_MISC_OUT(x, v)            \
22654                 out_dword(HWIO_REO_R0_REO2SW4_RING_MISC_ADDR(x),v)
22655 #define HWIO_REO_R0_REO2SW4_RING_MISC_OUTM(x,m,v) \
22656                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MISC_IN(x))
22657 #define HWIO_REO_R0_REO2SW4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
22658 #define HWIO_REO_R0_REO2SW4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
22659 #define HWIO_REO_R0_REO2SW4_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
22660 #define HWIO_REO_R0_REO2SW4_RING_MISC_LOOP_CNT_SHFT                                                                            22
22661 #define HWIO_REO_R0_REO2SW4_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
22662 #define HWIO_REO_R0_REO2SW4_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
22663 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
22664 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
22665 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
22666 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
22667 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
22668 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
22669 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
22670 #define HWIO_REO_R0_REO2SW4_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
22671 #define HWIO_REO_R0_REO2SW4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
22672 #define HWIO_REO_R0_REO2SW4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
22673 #define HWIO_REO_R0_REO2SW4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
22674 #define HWIO_REO_R0_REO2SW4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
22675 #define HWIO_REO_R0_REO2SW4_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
22676 #define HWIO_REO_R0_REO2SW4_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
22677 #define HWIO_REO_R0_REO2SW4_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
22678 #define HWIO_REO_R0_REO2SW4_RING_MISC_SECURITY_BIT_SHFT                                                                         2
22679 #define HWIO_REO_R0_REO2SW4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
22680 #define HWIO_REO_R0_REO2SW4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
22681 #define HWIO_REO_R0_REO2SW4_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
22682 #define HWIO_REO_R0_REO2SW4_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
22683 
22684 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x67c)
22685 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x67c)
22686 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_OFFS                                                                      (0x67c)
22687 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
22688 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_POR                                                                       0x00000000
22689 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
22690 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
22691 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_IN(x)            \
22692                 in_dword(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ADDR(x))
22693 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_INM(x, m)            \
22694                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ADDR(x), m)
22695 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_OUT(x, v)            \
22696                 out_dword(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ADDR(x),v)
22697 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_OUTM(x,m,v) \
22698                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_IN(x))
22699 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
22700 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
22701 
22702 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x680)
22703 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x680)
22704 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_OFFS                                                                      (0x680)
22705 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_RMSK                                                                            0xff
22706 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_POR                                                                       0x00000000
22707 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
22708 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
22709 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_IN(x)            \
22710                 in_dword(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ADDR(x))
22711 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_INM(x, m)            \
22712                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ADDR(x), m)
22713 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_OUT(x, v)            \
22714                 out_dword(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ADDR(x),v)
22715 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_OUTM(x,m,v) \
22716                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_IN(x))
22717 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
22718 #define HWIO_REO_R0_REO2SW4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
22719 
22720 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x68c)
22721 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x68c)
22722 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x68c)
22723 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
22724 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
22725 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
22726 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
22727 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_IN(x)            \
22728                 in_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ADDR(x))
22729 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_INM(x, m)            \
22730                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ADDR(x), m)
22731 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
22732                 out_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ADDR(x),v)
22733 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
22734                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_IN(x))
22735 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
22736 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
22737 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
22738 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
22739 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
22740 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
22741 
22742 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x690)
22743 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x690)
22744 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x690)
22745 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
22746 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
22747 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
22748 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
22749 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_IN(x)            \
22750                 in_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_ADDR(x))
22751 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_INM(x, m)            \
22752                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_ADDR(x), m)
22753 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
22754 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
22755 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
22756 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
22757 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
22758 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
22759 
22760 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x694)
22761 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x694)
22762 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x694)
22763 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
22764 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
22765 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
22766 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
22767 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_IN(x)            \
22768                 in_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ADDR(x))
22769 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
22770                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
22771 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
22772                 out_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
22773 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
22774                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_IN(x))
22775 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
22776 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
22777 
22778 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x6b0)
22779 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x6b0)
22780 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_OFFS                                                                    (0x6b0)
22781 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
22782 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
22783 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
22784 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
22785 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_IN(x)            \
22786                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR(x))
22787 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_INM(x, m)            \
22788                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR(x), m)
22789 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_OUT(x, v)            \
22790                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR(x),v)
22791 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
22792                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_IN(x))
22793 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22794 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
22795 
22796 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x6b4)
22797 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x6b4)
22798 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_OFFS                                                                    (0x6b4)
22799 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
22800 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
22801 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
22802 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
22803 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_IN(x)            \
22804                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR(x))
22805 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_INM(x, m)            \
22806                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR(x), m)
22807 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_OUT(x, v)            \
22808                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR(x),v)
22809 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
22810                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_IN(x))
22811 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
22812 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
22813 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
22814 #define HWIO_REO_R0_REO2SW4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
22815 
22816 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x6b8)
22817 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x6b8)
22818 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_OFFS                                                                        (0x6b8)
22819 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_RMSK                                                                        0xffffffff
22820 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_POR                                                                         0x00000000
22821 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
22822 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ATTR                                                                                     0x3
22823 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_IN(x)            \
22824                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ADDR(x))
22825 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_INM(x, m)            \
22826                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ADDR(x), m)
22827 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_OUT(x, v)            \
22828                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ADDR(x),v)
22829 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_OUTM(x,m,v) \
22830                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_IN(x))
22831 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
22832 #define HWIO_REO_R0_REO2SW4_RING_MSI1_DATA_VALUE_SHFT                                                                           0
22833 
22834 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x6bc)
22835 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x6bc)
22836 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x6bc)
22837 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
22838 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
22839 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
22840 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
22841 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_IN(x)            \
22842                 in_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ADDR(x))
22843 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
22844                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
22845 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
22846                 out_dword(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
22847 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
22848                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_IN(x))
22849 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
22850 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
22851 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
22852 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
22853 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
22854 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
22855 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
22856 #define HWIO_REO_R0_REO2SW4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
22857 
22858 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x6c0)
22859 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x6c0)
22860 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_OFFS                                                                    (0x6c0)
22861 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
22862 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
22863 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
22864 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
22865 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_IN(x)            \
22866                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR(x))
22867 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_INM(x, m)            \
22868                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR(x), m)
22869 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_OUT(x, v)            \
22870                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR(x),v)
22871 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
22872                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_IN(x))
22873 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
22874 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
22875 
22876 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x6c4)
22877 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x6c4)
22878 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_OFFS                                                                    (0x6c4)
22879 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
22880 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
22881 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
22882 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
22883 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_IN(x)            \
22884                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR(x))
22885 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_INM(x, m)            \
22886                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR(x), m)
22887 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_OUT(x, v)            \
22888                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR(x),v)
22889 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
22890                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_IN(x))
22891 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
22892 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
22893 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
22894 #define HWIO_REO_R0_REO2SW4_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
22895 
22896 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x6c8)
22897 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x6c8)
22898 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_OFFS                                                                        (0x6c8)
22899 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_RMSK                                                                        0xffffffff
22900 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_POR                                                                         0x00000000
22901 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
22902 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ATTR                                                                                     0x3
22903 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_IN(x)            \
22904                 in_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ADDR(x))
22905 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_INM(x, m)            \
22906                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ADDR(x), m)
22907 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_OUT(x, v)            \
22908                 out_dword(HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ADDR(x),v)
22909 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_OUTM(x,m,v) \
22910                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_IN(x))
22911 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
22912 #define HWIO_REO_R0_REO2SW4_RING_MSI2_DATA_VALUE_SHFT                                                                           0
22913 
22914 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x6d8)
22915 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x6d8)
22916 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x6d8)
22917 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
22918 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
22919 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
22920 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
22921 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_IN(x)            \
22922                 in_dword(HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ADDR(x))
22923 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
22924                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
22925 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
22926                 out_dword(HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
22927 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
22928                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_IN(x))
22929 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
22930 #define HWIO_REO_R0_REO2SW4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
22931 
22932 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x6dc)
22933 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x6dc)
22934 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_OFFS                                                                           (0x6dc)
22935 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_RMSK                                                                           0xffff003f
22936 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_POR                                                                            0x00000000
22937 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_POR_RMSK                                                                       0xffffffff
22938 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_ATTR                                                                                        0x3
22939 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_IN(x)            \
22940                 in_dword(HWIO_REO_R0_REO2SW4_RING_MISC_1_ADDR(x))
22941 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_INM(x, m)            \
22942                 in_dword_masked(HWIO_REO_R0_REO2SW4_RING_MISC_1_ADDR(x), m)
22943 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_OUT(x, v)            \
22944                 out_dword(HWIO_REO_R0_REO2SW4_RING_MISC_1_ADDR(x),v)
22945 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_OUTM(x,m,v) \
22946                 out_dword_masked_ns(HWIO_REO_R0_REO2SW4_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW4_RING_MISC_1_IN(x))
22947 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
22948 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
22949 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
22950 #define HWIO_REO_R0_REO2SW4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
22951 
22952 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x6e0)
22953 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x6e0)
22954 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_OFFS                                                                         (0x6e0)
22955 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_RMSK                                                                         0xffffffff
22956 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_POR                                                                          0x00000000
22957 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
22958 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ATTR                                                                                      0x3
22959 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_IN(x)            \
22960                 in_dword(HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ADDR(x))
22961 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_INM(x, m)            \
22962                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ADDR(x), m)
22963 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_OUT(x, v)            \
22964                 out_dword(HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ADDR(x),v)
22965 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_OUTM(x,m,v) \
22966                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_BASE_LSB_IN(x))
22967 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
22968 #define HWIO_REO_R0_REO2SW5_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
22969 
22970 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x6e4)
22971 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x6e4)
22972 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_OFFS                                                                         (0x6e4)
22973 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_RMSK                                                                          0xfffffff
22974 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_POR                                                                          0x00000000
22975 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
22976 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ATTR                                                                                      0x3
22977 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_IN(x)            \
22978                 in_dword(HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ADDR(x))
22979 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_INM(x, m)            \
22980                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ADDR(x), m)
22981 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_OUT(x, v)            \
22982                 out_dword(HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ADDR(x),v)
22983 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_OUTM(x,m,v) \
22984                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_BASE_MSB_IN(x))
22985 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
22986 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
22987 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
22988 #define HWIO_REO_R0_REO2SW5_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
22989 
22990 #define HWIO_REO_R0_REO2SW5_RING_ID_ADDR(x)                                                                            ((x) + 0x6e8)
22991 #define HWIO_REO_R0_REO2SW5_RING_ID_PHYS(x)                                                                            ((x) + 0x6e8)
22992 #define HWIO_REO_R0_REO2SW5_RING_ID_OFFS                                                                               (0x6e8)
22993 #define HWIO_REO_R0_REO2SW5_RING_ID_RMSK                                                                                   0xffff
22994 #define HWIO_REO_R0_REO2SW5_RING_ID_POR                                                                                0x00000000
22995 #define HWIO_REO_R0_REO2SW5_RING_ID_POR_RMSK                                                                           0xffffffff
22996 #define HWIO_REO_R0_REO2SW5_RING_ID_ATTR                                                                                            0x3
22997 #define HWIO_REO_R0_REO2SW5_RING_ID_IN(x)            \
22998                 in_dword(HWIO_REO_R0_REO2SW5_RING_ID_ADDR(x))
22999 #define HWIO_REO_R0_REO2SW5_RING_ID_INM(x, m)            \
23000                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_ID_ADDR(x), m)
23001 #define HWIO_REO_R0_REO2SW5_RING_ID_OUT(x, v)            \
23002                 out_dword(HWIO_REO_R0_REO2SW5_RING_ID_ADDR(x),v)
23003 #define HWIO_REO_R0_REO2SW5_RING_ID_OUTM(x,m,v) \
23004                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_ID_IN(x))
23005 #define HWIO_REO_R0_REO2SW5_RING_ID_RING_ID_BMSK                                                                           0xff00
23006 #define HWIO_REO_R0_REO2SW5_RING_ID_RING_ID_SHFT                                                                                8
23007 #define HWIO_REO_R0_REO2SW5_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
23008 #define HWIO_REO_R0_REO2SW5_RING_ID_ENTRY_SIZE_SHFT                                                                             0
23009 
23010 #define HWIO_REO_R0_REO2SW5_RING_STATUS_ADDR(x)                                                                        ((x) + 0x6ec)
23011 #define HWIO_REO_R0_REO2SW5_RING_STATUS_PHYS(x)                                                                        ((x) + 0x6ec)
23012 #define HWIO_REO_R0_REO2SW5_RING_STATUS_OFFS                                                                           (0x6ec)
23013 #define HWIO_REO_R0_REO2SW5_RING_STATUS_RMSK                                                                           0xffffffff
23014 #define HWIO_REO_R0_REO2SW5_RING_STATUS_POR                                                                            0x00000000
23015 #define HWIO_REO_R0_REO2SW5_RING_STATUS_POR_RMSK                                                                       0xffffffff
23016 #define HWIO_REO_R0_REO2SW5_RING_STATUS_ATTR                                                                                        0x1
23017 #define HWIO_REO_R0_REO2SW5_RING_STATUS_IN(x)            \
23018                 in_dword(HWIO_REO_R0_REO2SW5_RING_STATUS_ADDR(x))
23019 #define HWIO_REO_R0_REO2SW5_RING_STATUS_INM(x, m)            \
23020                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_STATUS_ADDR(x), m)
23021 #define HWIO_REO_R0_REO2SW5_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
23022 #define HWIO_REO_R0_REO2SW5_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
23023 #define HWIO_REO_R0_REO2SW5_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
23024 #define HWIO_REO_R0_REO2SW5_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
23025 
23026 #define HWIO_REO_R0_REO2SW5_RING_MISC_ADDR(x)                                                                          ((x) + 0x6f0)
23027 #define HWIO_REO_R0_REO2SW5_RING_MISC_PHYS(x)                                                                          ((x) + 0x6f0)
23028 #define HWIO_REO_R0_REO2SW5_RING_MISC_OFFS                                                                             (0x6f0)
23029 #define HWIO_REO_R0_REO2SW5_RING_MISC_RMSK                                                                              0x7ffffff
23030 #define HWIO_REO_R0_REO2SW5_RING_MISC_POR                                                                              0x00000080
23031 #define HWIO_REO_R0_REO2SW5_RING_MISC_POR_RMSK                                                                         0xffffffff
23032 #define HWIO_REO_R0_REO2SW5_RING_MISC_ATTR                                                                                          0x3
23033 #define HWIO_REO_R0_REO2SW5_RING_MISC_IN(x)            \
23034                 in_dword(HWIO_REO_R0_REO2SW5_RING_MISC_ADDR(x))
23035 #define HWIO_REO_R0_REO2SW5_RING_MISC_INM(x, m)            \
23036                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MISC_ADDR(x), m)
23037 #define HWIO_REO_R0_REO2SW5_RING_MISC_OUT(x, v)            \
23038                 out_dword(HWIO_REO_R0_REO2SW5_RING_MISC_ADDR(x),v)
23039 #define HWIO_REO_R0_REO2SW5_RING_MISC_OUTM(x,m,v) \
23040                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MISC_IN(x))
23041 #define HWIO_REO_R0_REO2SW5_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
23042 #define HWIO_REO_R0_REO2SW5_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
23043 #define HWIO_REO_R0_REO2SW5_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
23044 #define HWIO_REO_R0_REO2SW5_RING_MISC_LOOP_CNT_SHFT                                                                            22
23045 #define HWIO_REO_R0_REO2SW5_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
23046 #define HWIO_REO_R0_REO2SW5_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
23047 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
23048 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
23049 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
23050 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
23051 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
23052 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
23053 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
23054 #define HWIO_REO_R0_REO2SW5_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
23055 #define HWIO_REO_R0_REO2SW5_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
23056 #define HWIO_REO_R0_REO2SW5_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
23057 #define HWIO_REO_R0_REO2SW5_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
23058 #define HWIO_REO_R0_REO2SW5_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
23059 #define HWIO_REO_R0_REO2SW5_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
23060 #define HWIO_REO_R0_REO2SW5_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
23061 #define HWIO_REO_R0_REO2SW5_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
23062 #define HWIO_REO_R0_REO2SW5_RING_MISC_SECURITY_BIT_SHFT                                                                         2
23063 #define HWIO_REO_R0_REO2SW5_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
23064 #define HWIO_REO_R0_REO2SW5_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
23065 #define HWIO_REO_R0_REO2SW5_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
23066 #define HWIO_REO_R0_REO2SW5_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
23067 
23068 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x6f4)
23069 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x6f4)
23070 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_OFFS                                                                      (0x6f4)
23071 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
23072 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_POR                                                                       0x00000000
23073 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
23074 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
23075 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_IN(x)            \
23076                 in_dword(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ADDR(x))
23077 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_INM(x, m)            \
23078                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ADDR(x), m)
23079 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_OUT(x, v)            \
23080                 out_dword(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ADDR(x),v)
23081 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_OUTM(x,m,v) \
23082                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_IN(x))
23083 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
23084 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
23085 
23086 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x6f8)
23087 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x6f8)
23088 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_OFFS                                                                      (0x6f8)
23089 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_RMSK                                                                            0xff
23090 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_POR                                                                       0x00000000
23091 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
23092 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
23093 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_IN(x)            \
23094                 in_dword(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ADDR(x))
23095 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_INM(x, m)            \
23096                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ADDR(x), m)
23097 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_OUT(x, v)            \
23098                 out_dword(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ADDR(x),v)
23099 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_OUTM(x,m,v) \
23100                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_IN(x))
23101 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
23102 #define HWIO_REO_R0_REO2SW5_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
23103 
23104 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x704)
23105 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x704)
23106 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x704)
23107 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
23108 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
23109 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
23110 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
23111 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_IN(x)            \
23112                 in_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ADDR(x))
23113 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_INM(x, m)            \
23114                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ADDR(x), m)
23115 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
23116                 out_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ADDR(x),v)
23117 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
23118                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_IN(x))
23119 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
23120 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
23121 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
23122 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
23123 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
23124 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
23125 
23126 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x708)
23127 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x708)
23128 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x708)
23129 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
23130 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
23131 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
23132 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
23133 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_IN(x)            \
23134                 in_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_ADDR(x))
23135 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_INM(x, m)            \
23136                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_ADDR(x), m)
23137 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
23138 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
23139 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
23140 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
23141 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
23142 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
23143 
23144 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x70c)
23145 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x70c)
23146 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x70c)
23147 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
23148 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
23149 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
23150 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
23151 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_IN(x)            \
23152                 in_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ADDR(x))
23153 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
23154                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
23155 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
23156                 out_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
23157 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
23158                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_IN(x))
23159 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
23160 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
23161 
23162 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x728)
23163 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x728)
23164 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_OFFS                                                                    (0x728)
23165 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
23166 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
23167 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
23168 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
23169 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_IN(x)            \
23170                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR(x))
23171 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_INM(x, m)            \
23172                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR(x), m)
23173 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_OUT(x, v)            \
23174                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR(x),v)
23175 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
23176                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_IN(x))
23177 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
23178 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
23179 
23180 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x72c)
23181 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x72c)
23182 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_OFFS                                                                    (0x72c)
23183 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
23184 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
23185 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
23186 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
23187 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_IN(x)            \
23188                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR(x))
23189 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_INM(x, m)            \
23190                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR(x), m)
23191 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_OUT(x, v)            \
23192                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR(x),v)
23193 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
23194                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_IN(x))
23195 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
23196 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
23197 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
23198 #define HWIO_REO_R0_REO2SW5_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
23199 
23200 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x730)
23201 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x730)
23202 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_OFFS                                                                        (0x730)
23203 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_RMSK                                                                        0xffffffff
23204 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_POR                                                                         0x00000000
23205 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
23206 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ATTR                                                                                     0x3
23207 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_IN(x)            \
23208                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ADDR(x))
23209 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_INM(x, m)            \
23210                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ADDR(x), m)
23211 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_OUT(x, v)            \
23212                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ADDR(x),v)
23213 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_OUTM(x,m,v) \
23214                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_IN(x))
23215 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
23216 #define HWIO_REO_R0_REO2SW5_RING_MSI1_DATA_VALUE_SHFT                                                                           0
23217 
23218 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x734)
23219 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x734)
23220 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x734)
23221 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
23222 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
23223 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
23224 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
23225 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_IN(x)            \
23226                 in_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ADDR(x))
23227 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
23228                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
23229 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
23230                 out_dword(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
23231 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
23232                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_IN(x))
23233 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
23234 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
23235 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
23236 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
23237 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
23238 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
23239 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
23240 #define HWIO_REO_R0_REO2SW5_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
23241 
23242 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x738)
23243 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x738)
23244 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_OFFS                                                                    (0x738)
23245 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
23246 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
23247 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
23248 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
23249 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_IN(x)            \
23250                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR(x))
23251 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_INM(x, m)            \
23252                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR(x), m)
23253 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_OUT(x, v)            \
23254                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR(x),v)
23255 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
23256                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_IN(x))
23257 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
23258 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
23259 
23260 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x73c)
23261 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x73c)
23262 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_OFFS                                                                    (0x73c)
23263 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
23264 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
23265 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
23266 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
23267 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_IN(x)            \
23268                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR(x))
23269 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_INM(x, m)            \
23270                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR(x), m)
23271 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_OUT(x, v)            \
23272                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR(x),v)
23273 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
23274                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_IN(x))
23275 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
23276 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
23277 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
23278 #define HWIO_REO_R0_REO2SW5_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
23279 
23280 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x740)
23281 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x740)
23282 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_OFFS                                                                        (0x740)
23283 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_RMSK                                                                        0xffffffff
23284 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_POR                                                                         0x00000000
23285 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
23286 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ATTR                                                                                     0x3
23287 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_IN(x)            \
23288                 in_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ADDR(x))
23289 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_INM(x, m)            \
23290                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ADDR(x), m)
23291 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_OUT(x, v)            \
23292                 out_dword(HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ADDR(x),v)
23293 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_OUTM(x,m,v) \
23294                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_IN(x))
23295 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
23296 #define HWIO_REO_R0_REO2SW5_RING_MSI2_DATA_VALUE_SHFT                                                                           0
23297 
23298 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x750)
23299 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x750)
23300 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x750)
23301 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
23302 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
23303 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
23304 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
23305 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_IN(x)            \
23306                 in_dword(HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ADDR(x))
23307 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_INM(x, m)            \
23308                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ADDR(x), m)
23309 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
23310                 out_dword(HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ADDR(x),v)
23311 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
23312                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_IN(x))
23313 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
23314 #define HWIO_REO_R0_REO2SW5_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
23315 
23316 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x754)
23317 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x754)
23318 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_OFFS                                                                           (0x754)
23319 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_RMSK                                                                           0xffff003f
23320 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_POR                                                                            0x00000000
23321 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_POR_RMSK                                                                       0xffffffff
23322 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_ATTR                                                                                        0x3
23323 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_IN(x)            \
23324                 in_dword(HWIO_REO_R0_REO2SW5_RING_MISC_1_ADDR(x))
23325 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_INM(x, m)            \
23326                 in_dword_masked(HWIO_REO_R0_REO2SW5_RING_MISC_1_ADDR(x), m)
23327 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_OUT(x, v)            \
23328                 out_dword(HWIO_REO_R0_REO2SW5_RING_MISC_1_ADDR(x),v)
23329 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_OUTM(x,m,v) \
23330                 out_dword_masked_ns(HWIO_REO_R0_REO2SW5_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW5_RING_MISC_1_IN(x))
23331 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
23332 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
23333 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
23334 #define HWIO_REO_R0_REO2SW5_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
23335 
23336 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x758)
23337 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x758)
23338 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_OFFS                                                                         (0x758)
23339 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_RMSK                                                                         0xffffffff
23340 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_POR                                                                          0x00000000
23341 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
23342 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ATTR                                                                                      0x3
23343 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_IN(x)            \
23344                 in_dword(HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ADDR(x))
23345 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_INM(x, m)            \
23346                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ADDR(x), m)
23347 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_OUT(x, v)            \
23348                 out_dword(HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ADDR(x),v)
23349 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_OUTM(x,m,v) \
23350                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_BASE_LSB_IN(x))
23351 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
23352 #define HWIO_REO_R0_REO2SW6_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
23353 
23354 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x75c)
23355 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x75c)
23356 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_OFFS                                                                         (0x75c)
23357 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_RMSK                                                                          0xfffffff
23358 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_POR                                                                          0x00000000
23359 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
23360 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ATTR                                                                                      0x3
23361 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_IN(x)            \
23362                 in_dword(HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ADDR(x))
23363 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_INM(x, m)            \
23364                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ADDR(x), m)
23365 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_OUT(x, v)            \
23366                 out_dword(HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ADDR(x),v)
23367 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_OUTM(x,m,v) \
23368                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_BASE_MSB_IN(x))
23369 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
23370 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
23371 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
23372 #define HWIO_REO_R0_REO2SW6_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
23373 
23374 #define HWIO_REO_R0_REO2SW6_RING_ID_ADDR(x)                                                                            ((x) + 0x760)
23375 #define HWIO_REO_R0_REO2SW6_RING_ID_PHYS(x)                                                                            ((x) + 0x760)
23376 #define HWIO_REO_R0_REO2SW6_RING_ID_OFFS                                                                               (0x760)
23377 #define HWIO_REO_R0_REO2SW6_RING_ID_RMSK                                                                                   0xffff
23378 #define HWIO_REO_R0_REO2SW6_RING_ID_POR                                                                                0x00000000
23379 #define HWIO_REO_R0_REO2SW6_RING_ID_POR_RMSK                                                                           0xffffffff
23380 #define HWIO_REO_R0_REO2SW6_RING_ID_ATTR                                                                                            0x3
23381 #define HWIO_REO_R0_REO2SW6_RING_ID_IN(x)            \
23382                 in_dword(HWIO_REO_R0_REO2SW6_RING_ID_ADDR(x))
23383 #define HWIO_REO_R0_REO2SW6_RING_ID_INM(x, m)            \
23384                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_ID_ADDR(x), m)
23385 #define HWIO_REO_R0_REO2SW6_RING_ID_OUT(x, v)            \
23386                 out_dword(HWIO_REO_R0_REO2SW6_RING_ID_ADDR(x),v)
23387 #define HWIO_REO_R0_REO2SW6_RING_ID_OUTM(x,m,v) \
23388                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_ID_IN(x))
23389 #define HWIO_REO_R0_REO2SW6_RING_ID_RING_ID_BMSK                                                                           0xff00
23390 #define HWIO_REO_R0_REO2SW6_RING_ID_RING_ID_SHFT                                                                                8
23391 #define HWIO_REO_R0_REO2SW6_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
23392 #define HWIO_REO_R0_REO2SW6_RING_ID_ENTRY_SIZE_SHFT                                                                             0
23393 
23394 #define HWIO_REO_R0_REO2SW6_RING_STATUS_ADDR(x)                                                                        ((x) + 0x764)
23395 #define HWIO_REO_R0_REO2SW6_RING_STATUS_PHYS(x)                                                                        ((x) + 0x764)
23396 #define HWIO_REO_R0_REO2SW6_RING_STATUS_OFFS                                                                           (0x764)
23397 #define HWIO_REO_R0_REO2SW6_RING_STATUS_RMSK                                                                           0xffffffff
23398 #define HWIO_REO_R0_REO2SW6_RING_STATUS_POR                                                                            0x00000000
23399 #define HWIO_REO_R0_REO2SW6_RING_STATUS_POR_RMSK                                                                       0xffffffff
23400 #define HWIO_REO_R0_REO2SW6_RING_STATUS_ATTR                                                                                        0x1
23401 #define HWIO_REO_R0_REO2SW6_RING_STATUS_IN(x)            \
23402                 in_dword(HWIO_REO_R0_REO2SW6_RING_STATUS_ADDR(x))
23403 #define HWIO_REO_R0_REO2SW6_RING_STATUS_INM(x, m)            \
23404                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_STATUS_ADDR(x), m)
23405 #define HWIO_REO_R0_REO2SW6_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
23406 #define HWIO_REO_R0_REO2SW6_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
23407 #define HWIO_REO_R0_REO2SW6_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
23408 #define HWIO_REO_R0_REO2SW6_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
23409 
23410 #define HWIO_REO_R0_REO2SW6_RING_MISC_ADDR(x)                                                                          ((x) + 0x768)
23411 #define HWIO_REO_R0_REO2SW6_RING_MISC_PHYS(x)                                                                          ((x) + 0x768)
23412 #define HWIO_REO_R0_REO2SW6_RING_MISC_OFFS                                                                             (0x768)
23413 #define HWIO_REO_R0_REO2SW6_RING_MISC_RMSK                                                                              0x7ffffff
23414 #define HWIO_REO_R0_REO2SW6_RING_MISC_POR                                                                              0x00000080
23415 #define HWIO_REO_R0_REO2SW6_RING_MISC_POR_RMSK                                                                         0xffffffff
23416 #define HWIO_REO_R0_REO2SW6_RING_MISC_ATTR                                                                                          0x3
23417 #define HWIO_REO_R0_REO2SW6_RING_MISC_IN(x)            \
23418                 in_dword(HWIO_REO_R0_REO2SW6_RING_MISC_ADDR(x))
23419 #define HWIO_REO_R0_REO2SW6_RING_MISC_INM(x, m)            \
23420                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MISC_ADDR(x), m)
23421 #define HWIO_REO_R0_REO2SW6_RING_MISC_OUT(x, v)            \
23422                 out_dword(HWIO_REO_R0_REO2SW6_RING_MISC_ADDR(x),v)
23423 #define HWIO_REO_R0_REO2SW6_RING_MISC_OUTM(x,m,v) \
23424                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MISC_IN(x))
23425 #define HWIO_REO_R0_REO2SW6_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
23426 #define HWIO_REO_R0_REO2SW6_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
23427 #define HWIO_REO_R0_REO2SW6_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
23428 #define HWIO_REO_R0_REO2SW6_RING_MISC_LOOP_CNT_SHFT                                                                            22
23429 #define HWIO_REO_R0_REO2SW6_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
23430 #define HWIO_REO_R0_REO2SW6_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
23431 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
23432 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
23433 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
23434 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
23435 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
23436 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
23437 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
23438 #define HWIO_REO_R0_REO2SW6_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
23439 #define HWIO_REO_R0_REO2SW6_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
23440 #define HWIO_REO_R0_REO2SW6_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
23441 #define HWIO_REO_R0_REO2SW6_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
23442 #define HWIO_REO_R0_REO2SW6_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
23443 #define HWIO_REO_R0_REO2SW6_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
23444 #define HWIO_REO_R0_REO2SW6_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
23445 #define HWIO_REO_R0_REO2SW6_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
23446 #define HWIO_REO_R0_REO2SW6_RING_MISC_SECURITY_BIT_SHFT                                                                         2
23447 #define HWIO_REO_R0_REO2SW6_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
23448 #define HWIO_REO_R0_REO2SW6_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
23449 #define HWIO_REO_R0_REO2SW6_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
23450 #define HWIO_REO_R0_REO2SW6_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
23451 
23452 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x76c)
23453 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x76c)
23454 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_OFFS                                                                      (0x76c)
23455 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
23456 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_POR                                                                       0x00000000
23457 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
23458 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
23459 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_IN(x)            \
23460                 in_dword(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ADDR(x))
23461 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_INM(x, m)            \
23462                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ADDR(x), m)
23463 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_OUT(x, v)            \
23464                 out_dword(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ADDR(x),v)
23465 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_OUTM(x,m,v) \
23466                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_IN(x))
23467 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
23468 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
23469 
23470 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x770)
23471 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x770)
23472 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_OFFS                                                                      (0x770)
23473 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_RMSK                                                                            0xff
23474 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_POR                                                                       0x00000000
23475 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
23476 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
23477 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_IN(x)            \
23478                 in_dword(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ADDR(x))
23479 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_INM(x, m)            \
23480                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ADDR(x), m)
23481 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_OUT(x, v)            \
23482                 out_dword(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ADDR(x),v)
23483 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_OUTM(x,m,v) \
23484                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_IN(x))
23485 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
23486 #define HWIO_REO_R0_REO2SW6_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
23487 
23488 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x77c)
23489 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x77c)
23490 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x77c)
23491 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
23492 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
23493 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
23494 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
23495 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_IN(x)            \
23496                 in_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ADDR(x))
23497 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_INM(x, m)            \
23498                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ADDR(x), m)
23499 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
23500                 out_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ADDR(x),v)
23501 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
23502                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_IN(x))
23503 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
23504 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
23505 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
23506 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
23507 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
23508 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
23509 
23510 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x780)
23511 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x780)
23512 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x780)
23513 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
23514 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
23515 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
23516 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
23517 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_IN(x)            \
23518                 in_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_ADDR(x))
23519 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_INM(x, m)            \
23520                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_ADDR(x), m)
23521 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
23522 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
23523 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
23524 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
23525 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
23526 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
23527 
23528 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x784)
23529 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x784)
23530 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x784)
23531 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
23532 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
23533 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
23534 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
23535 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_IN(x)            \
23536                 in_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ADDR(x))
23537 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
23538                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
23539 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
23540                 out_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
23541 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
23542                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_IN(x))
23543 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
23544 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
23545 
23546 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x7a0)
23547 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x7a0)
23548 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_OFFS                                                                    (0x7a0)
23549 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
23550 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
23551 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
23552 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
23553 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_IN(x)            \
23554                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR(x))
23555 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_INM(x, m)            \
23556                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR(x), m)
23557 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_OUT(x, v)            \
23558                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR(x),v)
23559 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
23560                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_IN(x))
23561 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
23562 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
23563 
23564 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x7a4)
23565 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x7a4)
23566 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_OFFS                                                                    (0x7a4)
23567 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
23568 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
23569 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
23570 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
23571 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_IN(x)            \
23572                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR(x))
23573 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_INM(x, m)            \
23574                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR(x), m)
23575 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_OUT(x, v)            \
23576                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR(x),v)
23577 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
23578                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_IN(x))
23579 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
23580 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
23581 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
23582 #define HWIO_REO_R0_REO2SW6_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
23583 
23584 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x7a8)
23585 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x7a8)
23586 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_OFFS                                                                        (0x7a8)
23587 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_RMSK                                                                        0xffffffff
23588 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_POR                                                                         0x00000000
23589 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
23590 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ATTR                                                                                     0x3
23591 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_IN(x)            \
23592                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ADDR(x))
23593 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_INM(x, m)            \
23594                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ADDR(x), m)
23595 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_OUT(x, v)            \
23596                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ADDR(x),v)
23597 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_OUTM(x,m,v) \
23598                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_IN(x))
23599 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
23600 #define HWIO_REO_R0_REO2SW6_RING_MSI1_DATA_VALUE_SHFT                                                                           0
23601 
23602 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x7ac)
23603 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x7ac)
23604 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x7ac)
23605 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
23606 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
23607 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
23608 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
23609 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_IN(x)            \
23610                 in_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ADDR(x))
23611 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
23612                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
23613 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
23614                 out_dword(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
23615 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
23616                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_IN(x))
23617 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
23618 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
23619 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
23620 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
23621 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
23622 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
23623 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
23624 #define HWIO_REO_R0_REO2SW6_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
23625 
23626 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x7b0)
23627 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x7b0)
23628 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_OFFS                                                                    (0x7b0)
23629 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
23630 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
23631 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
23632 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
23633 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_IN(x)            \
23634                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR(x))
23635 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_INM(x, m)            \
23636                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR(x), m)
23637 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_OUT(x, v)            \
23638                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR(x),v)
23639 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
23640                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_IN(x))
23641 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
23642 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
23643 
23644 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x7b4)
23645 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x7b4)
23646 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_OFFS                                                                    (0x7b4)
23647 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
23648 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
23649 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
23650 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
23651 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_IN(x)            \
23652                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR(x))
23653 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_INM(x, m)            \
23654                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR(x), m)
23655 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_OUT(x, v)            \
23656                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR(x),v)
23657 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
23658                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_IN(x))
23659 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
23660 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
23661 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
23662 #define HWIO_REO_R0_REO2SW6_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
23663 
23664 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x7b8)
23665 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x7b8)
23666 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_OFFS                                                                        (0x7b8)
23667 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_RMSK                                                                        0xffffffff
23668 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_POR                                                                         0x00000000
23669 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
23670 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ATTR                                                                                     0x3
23671 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_IN(x)            \
23672                 in_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ADDR(x))
23673 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_INM(x, m)            \
23674                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ADDR(x), m)
23675 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_OUT(x, v)            \
23676                 out_dword(HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ADDR(x),v)
23677 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_OUTM(x,m,v) \
23678                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_IN(x))
23679 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
23680 #define HWIO_REO_R0_REO2SW6_RING_MSI2_DATA_VALUE_SHFT                                                                           0
23681 
23682 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x7c8)
23683 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x7c8)
23684 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x7c8)
23685 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
23686 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
23687 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
23688 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
23689 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_IN(x)            \
23690                 in_dword(HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ADDR(x))
23691 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_INM(x, m)            \
23692                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ADDR(x), m)
23693 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
23694                 out_dword(HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ADDR(x),v)
23695 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
23696                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_IN(x))
23697 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
23698 #define HWIO_REO_R0_REO2SW6_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
23699 
23700 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x7cc)
23701 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x7cc)
23702 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_OFFS                                                                           (0x7cc)
23703 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_RMSK                                                                           0xffff003f
23704 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_POR                                                                            0x00000000
23705 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_POR_RMSK                                                                       0xffffffff
23706 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_ATTR                                                                                        0x3
23707 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_IN(x)            \
23708                 in_dword(HWIO_REO_R0_REO2SW6_RING_MISC_1_ADDR(x))
23709 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_INM(x, m)            \
23710                 in_dword_masked(HWIO_REO_R0_REO2SW6_RING_MISC_1_ADDR(x), m)
23711 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_OUT(x, v)            \
23712                 out_dword(HWIO_REO_R0_REO2SW6_RING_MISC_1_ADDR(x),v)
23713 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_OUTM(x,m,v) \
23714                 out_dword_masked_ns(HWIO_REO_R0_REO2SW6_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW6_RING_MISC_1_IN(x))
23715 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
23716 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
23717 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
23718 #define HWIO_REO_R0_REO2SW6_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
23719 
23720 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x8c0)
23721 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x8c0)
23722 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_OFFS                                                                         (0x8c0)
23723 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_RMSK                                                                         0xffffffff
23724 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_POR                                                                          0x00000000
23725 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
23726 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ATTR                                                                                      0x3
23727 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_IN(x)            \
23728                 in_dword(HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ADDR(x))
23729 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_INM(x, m)            \
23730                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ADDR(x), m)
23731 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_OUT(x, v)            \
23732                 out_dword(HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ADDR(x),v)
23733 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_OUTM(x,m,v) \
23734                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_BASE_LSB_IN(x))
23735 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
23736 #define HWIO_REO_R0_REO2SW0_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
23737 
23738 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x8c4)
23739 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x8c4)
23740 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_OFFS                                                                         (0x8c4)
23741 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_RMSK                                                                          0xfffffff
23742 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_POR                                                                          0x00000000
23743 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
23744 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ATTR                                                                                      0x3
23745 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_IN(x)            \
23746                 in_dword(HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ADDR(x))
23747 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_INM(x, m)            \
23748                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ADDR(x), m)
23749 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_OUT(x, v)            \
23750                 out_dword(HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ADDR(x),v)
23751 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_OUTM(x,m,v) \
23752                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_BASE_MSB_IN(x))
23753 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
23754 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
23755 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
23756 #define HWIO_REO_R0_REO2SW0_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
23757 
23758 #define HWIO_REO_R0_REO2SW0_RING_ID_ADDR(x)                                                                            ((x) + 0x8c8)
23759 #define HWIO_REO_R0_REO2SW0_RING_ID_PHYS(x)                                                                            ((x) + 0x8c8)
23760 #define HWIO_REO_R0_REO2SW0_RING_ID_OFFS                                                                               (0x8c8)
23761 #define HWIO_REO_R0_REO2SW0_RING_ID_RMSK                                                                                   0xffff
23762 #define HWIO_REO_R0_REO2SW0_RING_ID_POR                                                                                0x00000000
23763 #define HWIO_REO_R0_REO2SW0_RING_ID_POR_RMSK                                                                           0xffffffff
23764 #define HWIO_REO_R0_REO2SW0_RING_ID_ATTR                                                                                            0x3
23765 #define HWIO_REO_R0_REO2SW0_RING_ID_IN(x)            \
23766                 in_dword(HWIO_REO_R0_REO2SW0_RING_ID_ADDR(x))
23767 #define HWIO_REO_R0_REO2SW0_RING_ID_INM(x, m)            \
23768                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_ID_ADDR(x), m)
23769 #define HWIO_REO_R0_REO2SW0_RING_ID_OUT(x, v)            \
23770                 out_dword(HWIO_REO_R0_REO2SW0_RING_ID_ADDR(x),v)
23771 #define HWIO_REO_R0_REO2SW0_RING_ID_OUTM(x,m,v) \
23772                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_ID_IN(x))
23773 #define HWIO_REO_R0_REO2SW0_RING_ID_RING_ID_BMSK                                                                           0xff00
23774 #define HWIO_REO_R0_REO2SW0_RING_ID_RING_ID_SHFT                                                                                8
23775 #define HWIO_REO_R0_REO2SW0_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
23776 #define HWIO_REO_R0_REO2SW0_RING_ID_ENTRY_SIZE_SHFT                                                                             0
23777 
23778 #define HWIO_REO_R0_REO2SW0_RING_STATUS_ADDR(x)                                                                        ((x) + 0x8cc)
23779 #define HWIO_REO_R0_REO2SW0_RING_STATUS_PHYS(x)                                                                        ((x) + 0x8cc)
23780 #define HWIO_REO_R0_REO2SW0_RING_STATUS_OFFS                                                                           (0x8cc)
23781 #define HWIO_REO_R0_REO2SW0_RING_STATUS_RMSK                                                                           0xffffffff
23782 #define HWIO_REO_R0_REO2SW0_RING_STATUS_POR                                                                            0x00000000
23783 #define HWIO_REO_R0_REO2SW0_RING_STATUS_POR_RMSK                                                                       0xffffffff
23784 #define HWIO_REO_R0_REO2SW0_RING_STATUS_ATTR                                                                                        0x1
23785 #define HWIO_REO_R0_REO2SW0_RING_STATUS_IN(x)            \
23786                 in_dword(HWIO_REO_R0_REO2SW0_RING_STATUS_ADDR(x))
23787 #define HWIO_REO_R0_REO2SW0_RING_STATUS_INM(x, m)            \
23788                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_STATUS_ADDR(x), m)
23789 #define HWIO_REO_R0_REO2SW0_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
23790 #define HWIO_REO_R0_REO2SW0_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
23791 #define HWIO_REO_R0_REO2SW0_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
23792 #define HWIO_REO_R0_REO2SW0_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
23793 
23794 #define HWIO_REO_R0_REO2SW0_RING_MISC_ADDR(x)                                                                          ((x) + 0x8d0)
23795 #define HWIO_REO_R0_REO2SW0_RING_MISC_PHYS(x)                                                                          ((x) + 0x8d0)
23796 #define HWIO_REO_R0_REO2SW0_RING_MISC_OFFS                                                                             (0x8d0)
23797 #define HWIO_REO_R0_REO2SW0_RING_MISC_RMSK                                                                              0x7ffffff
23798 #define HWIO_REO_R0_REO2SW0_RING_MISC_POR                                                                              0x00000080
23799 #define HWIO_REO_R0_REO2SW0_RING_MISC_POR_RMSK                                                                         0xffffffff
23800 #define HWIO_REO_R0_REO2SW0_RING_MISC_ATTR                                                                                          0x3
23801 #define HWIO_REO_R0_REO2SW0_RING_MISC_IN(x)            \
23802                 in_dword(HWIO_REO_R0_REO2SW0_RING_MISC_ADDR(x))
23803 #define HWIO_REO_R0_REO2SW0_RING_MISC_INM(x, m)            \
23804                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MISC_ADDR(x), m)
23805 #define HWIO_REO_R0_REO2SW0_RING_MISC_OUT(x, v)            \
23806                 out_dword(HWIO_REO_R0_REO2SW0_RING_MISC_ADDR(x),v)
23807 #define HWIO_REO_R0_REO2SW0_RING_MISC_OUTM(x,m,v) \
23808                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MISC_IN(x))
23809 #define HWIO_REO_R0_REO2SW0_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
23810 #define HWIO_REO_R0_REO2SW0_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
23811 #define HWIO_REO_R0_REO2SW0_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
23812 #define HWIO_REO_R0_REO2SW0_RING_MISC_LOOP_CNT_SHFT                                                                            22
23813 #define HWIO_REO_R0_REO2SW0_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
23814 #define HWIO_REO_R0_REO2SW0_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
23815 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
23816 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
23817 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
23818 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
23819 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
23820 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
23821 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
23822 #define HWIO_REO_R0_REO2SW0_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
23823 #define HWIO_REO_R0_REO2SW0_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
23824 #define HWIO_REO_R0_REO2SW0_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
23825 #define HWIO_REO_R0_REO2SW0_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
23826 #define HWIO_REO_R0_REO2SW0_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
23827 #define HWIO_REO_R0_REO2SW0_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
23828 #define HWIO_REO_R0_REO2SW0_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
23829 #define HWIO_REO_R0_REO2SW0_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
23830 #define HWIO_REO_R0_REO2SW0_RING_MISC_SECURITY_BIT_SHFT                                                                         2
23831 #define HWIO_REO_R0_REO2SW0_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
23832 #define HWIO_REO_R0_REO2SW0_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
23833 #define HWIO_REO_R0_REO2SW0_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
23834 #define HWIO_REO_R0_REO2SW0_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
23835 
23836 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x8d4)
23837 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x8d4)
23838 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_OFFS                                                                      (0x8d4)
23839 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
23840 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_POR                                                                       0x00000000
23841 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
23842 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
23843 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_IN(x)            \
23844                 in_dword(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ADDR(x))
23845 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_INM(x, m)            \
23846                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ADDR(x), m)
23847 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_OUT(x, v)            \
23848                 out_dword(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ADDR(x),v)
23849 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_OUTM(x,m,v) \
23850                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_IN(x))
23851 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
23852 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
23853 
23854 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x8d8)
23855 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x8d8)
23856 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_OFFS                                                                      (0x8d8)
23857 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_RMSK                                                                            0xff
23858 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_POR                                                                       0x00000000
23859 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
23860 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
23861 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_IN(x)            \
23862                 in_dword(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ADDR(x))
23863 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_INM(x, m)            \
23864                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ADDR(x), m)
23865 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_OUT(x, v)            \
23866                 out_dword(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ADDR(x),v)
23867 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_OUTM(x,m,v) \
23868                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_IN(x))
23869 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
23870 #define HWIO_REO_R0_REO2SW0_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
23871 
23872 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x8e4)
23873 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x8e4)
23874 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x8e4)
23875 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
23876 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
23877 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
23878 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
23879 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_IN(x)            \
23880                 in_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ADDR(x))
23881 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_INM(x, m)            \
23882                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ADDR(x), m)
23883 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
23884                 out_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ADDR(x),v)
23885 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
23886                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_IN(x))
23887 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
23888 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
23889 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
23890 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
23891 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
23892 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
23893 
23894 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x8e8)
23895 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x8e8)
23896 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x8e8)
23897 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
23898 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
23899 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
23900 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
23901 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_IN(x)            \
23902                 in_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_ADDR(x))
23903 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_INM(x, m)            \
23904                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_ADDR(x), m)
23905 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
23906 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
23907 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
23908 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
23909 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
23910 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
23911 
23912 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x8ec)
23913 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x8ec)
23914 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x8ec)
23915 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
23916 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
23917 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
23918 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
23919 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_IN(x)            \
23920                 in_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ADDR(x))
23921 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
23922                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
23923 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
23924                 out_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
23925 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
23926                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_IN(x))
23927 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
23928 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
23929 
23930 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x908)
23931 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x908)
23932 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_OFFS                                                                    (0x908)
23933 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
23934 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
23935 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
23936 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
23937 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_IN(x)            \
23938                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR(x))
23939 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_INM(x, m)            \
23940                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR(x), m)
23941 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_OUT(x, v)            \
23942                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR(x),v)
23943 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
23944                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_IN(x))
23945 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
23946 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
23947 
23948 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x90c)
23949 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x90c)
23950 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_OFFS                                                                    (0x90c)
23951 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
23952 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
23953 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
23954 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
23955 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_IN(x)            \
23956                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR(x))
23957 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_INM(x, m)            \
23958                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR(x), m)
23959 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_OUT(x, v)            \
23960                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR(x),v)
23961 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
23962                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_IN(x))
23963 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
23964 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
23965 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
23966 #define HWIO_REO_R0_REO2SW0_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
23967 
23968 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x910)
23969 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x910)
23970 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_OFFS                                                                        (0x910)
23971 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_RMSK                                                                        0xffffffff
23972 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_POR                                                                         0x00000000
23973 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
23974 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ATTR                                                                                     0x3
23975 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_IN(x)            \
23976                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ADDR(x))
23977 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_INM(x, m)            \
23978                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ADDR(x), m)
23979 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_OUT(x, v)            \
23980                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ADDR(x),v)
23981 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_OUTM(x,m,v) \
23982                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_IN(x))
23983 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
23984 #define HWIO_REO_R0_REO2SW0_RING_MSI1_DATA_VALUE_SHFT                                                                           0
23985 
23986 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x914)
23987 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x914)
23988 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x914)
23989 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
23990 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
23991 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
23992 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
23993 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_IN(x)            \
23994                 in_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ADDR(x))
23995 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
23996                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
23997 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
23998                 out_dword(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
23999 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
24000                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_IN(x))
24001 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
24002 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
24003 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
24004 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
24005 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
24006 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
24007 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
24008 #define HWIO_REO_R0_REO2SW0_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
24009 
24010 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x918)
24011 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x918)
24012 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_OFFS                                                                    (0x918)
24013 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
24014 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
24015 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
24016 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
24017 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_IN(x)            \
24018                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR(x))
24019 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_INM(x, m)            \
24020                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR(x), m)
24021 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_OUT(x, v)            \
24022                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR(x),v)
24023 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
24024                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_IN(x))
24025 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
24026 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
24027 
24028 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x91c)
24029 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x91c)
24030 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_OFFS                                                                    (0x91c)
24031 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
24032 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
24033 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
24034 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
24035 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_IN(x)            \
24036                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR(x))
24037 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_INM(x, m)            \
24038                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR(x), m)
24039 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_OUT(x, v)            \
24040                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR(x),v)
24041 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
24042                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_IN(x))
24043 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
24044 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
24045 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
24046 #define HWIO_REO_R0_REO2SW0_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
24047 
24048 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x920)
24049 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x920)
24050 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_OFFS                                                                        (0x920)
24051 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_RMSK                                                                        0xffffffff
24052 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_POR                                                                         0x00000000
24053 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
24054 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ATTR                                                                                     0x3
24055 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_IN(x)            \
24056                 in_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ADDR(x))
24057 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_INM(x, m)            \
24058                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ADDR(x), m)
24059 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_OUT(x, v)            \
24060                 out_dword(HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ADDR(x),v)
24061 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_OUTM(x,m,v) \
24062                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_IN(x))
24063 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
24064 #define HWIO_REO_R0_REO2SW0_RING_MSI2_DATA_VALUE_SHFT                                                                           0
24065 
24066 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x930)
24067 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x930)
24068 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x930)
24069 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
24070 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
24071 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
24072 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
24073 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_IN(x)            \
24074                 in_dword(HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ADDR(x))
24075 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_INM(x, m)            \
24076                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ADDR(x), m)
24077 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
24078                 out_dword(HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ADDR(x),v)
24079 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
24080                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_IN(x))
24081 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
24082 #define HWIO_REO_R0_REO2SW0_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
24083 
24084 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x934)
24085 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x934)
24086 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_OFFS                                                                           (0x934)
24087 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_RMSK                                                                           0xffff003f
24088 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_POR                                                                            0x00000000
24089 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_POR_RMSK                                                                       0xffffffff
24090 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_ATTR                                                                                        0x3
24091 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_IN(x)            \
24092                 in_dword(HWIO_REO_R0_REO2SW0_RING_MISC_1_ADDR(x))
24093 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_INM(x, m)            \
24094                 in_dword_masked(HWIO_REO_R0_REO2SW0_RING_MISC_1_ADDR(x), m)
24095 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_OUT(x, v)            \
24096                 out_dword(HWIO_REO_R0_REO2SW0_RING_MISC_1_ADDR(x),v)
24097 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_OUTM(x,m,v) \
24098                 out_dword_masked_ns(HWIO_REO_R0_REO2SW0_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2SW0_RING_MISC_1_IN(x))
24099 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
24100 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
24101 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
24102 #define HWIO_REO_R0_REO2SW0_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
24103 
24104 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ADDR(x)                                                                      ((x) + 0x938)
24105 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_PHYS(x)                                                                      ((x) + 0x938)
24106 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_OFFS                                                                         (0x938)
24107 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_RMSK                                                                         0xffffffff
24108 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_POR                                                                          0x00000000
24109 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_POR_RMSK                                                                     0xffffffff
24110 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ATTR                                                                                      0x3
24111 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_IN(x)            \
24112                 in_dword(HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ADDR(x))
24113 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_INM(x, m)            \
24114                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ADDR(x), m)
24115 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_OUT(x, v)            \
24116                 out_dword(HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ADDR(x),v)
24117 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_OUTM(x,m,v) \
24118                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_BASE_LSB_IN(x))
24119 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                      0xffffffff
24120 #define HWIO_REO_R0_REO2PPE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                               0
24121 
24122 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ADDR(x)                                                                      ((x) + 0x93c)
24123 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_PHYS(x)                                                                      ((x) + 0x93c)
24124 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_OFFS                                                                         (0x93c)
24125 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_RMSK                                                                          0xfffffff
24126 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_POR                                                                          0x00000000
24127 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_POR_RMSK                                                                     0xffffffff
24128 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ATTR                                                                                      0x3
24129 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_IN(x)            \
24130                 in_dword(HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ADDR(x))
24131 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_INM(x, m)            \
24132                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ADDR(x), m)
24133 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_OUT(x, v)            \
24134                 out_dword(HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ADDR(x),v)
24135 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_OUTM(x,m,v) \
24136                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_BASE_MSB_IN(x))
24137 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_RING_SIZE_BMSK                                                                0xfffff00
24138 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_RING_SIZE_SHFT                                                                        8
24139 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                            0xff
24140 #define HWIO_REO_R0_REO2PPE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                               0
24141 
24142 #define HWIO_REO_R0_REO2PPE_RING_ID_ADDR(x)                                                                            ((x) + 0x940)
24143 #define HWIO_REO_R0_REO2PPE_RING_ID_PHYS(x)                                                                            ((x) + 0x940)
24144 #define HWIO_REO_R0_REO2PPE_RING_ID_OFFS                                                                               (0x940)
24145 #define HWIO_REO_R0_REO2PPE_RING_ID_RMSK                                                                                   0xffff
24146 #define HWIO_REO_R0_REO2PPE_RING_ID_POR                                                                                0x00000000
24147 #define HWIO_REO_R0_REO2PPE_RING_ID_POR_RMSK                                                                           0xffffffff
24148 #define HWIO_REO_R0_REO2PPE_RING_ID_ATTR                                                                                            0x3
24149 #define HWIO_REO_R0_REO2PPE_RING_ID_IN(x)            \
24150                 in_dword(HWIO_REO_R0_REO2PPE_RING_ID_ADDR(x))
24151 #define HWIO_REO_R0_REO2PPE_RING_ID_INM(x, m)            \
24152                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_ID_ADDR(x), m)
24153 #define HWIO_REO_R0_REO2PPE_RING_ID_OUT(x, v)            \
24154                 out_dword(HWIO_REO_R0_REO2PPE_RING_ID_ADDR(x),v)
24155 #define HWIO_REO_R0_REO2PPE_RING_ID_OUTM(x,m,v) \
24156                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_ID_IN(x))
24157 #define HWIO_REO_R0_REO2PPE_RING_ID_RING_ID_BMSK                                                                           0xff00
24158 #define HWIO_REO_R0_REO2PPE_RING_ID_RING_ID_SHFT                                                                                8
24159 #define HWIO_REO_R0_REO2PPE_RING_ID_ENTRY_SIZE_BMSK                                                                          0xff
24160 #define HWIO_REO_R0_REO2PPE_RING_ID_ENTRY_SIZE_SHFT                                                                             0
24161 
24162 #define HWIO_REO_R0_REO2PPE_RING_STATUS_ADDR(x)                                                                        ((x) + 0x944)
24163 #define HWIO_REO_R0_REO2PPE_RING_STATUS_PHYS(x)                                                                        ((x) + 0x944)
24164 #define HWIO_REO_R0_REO2PPE_RING_STATUS_OFFS                                                                           (0x944)
24165 #define HWIO_REO_R0_REO2PPE_RING_STATUS_RMSK                                                                           0xffffffff
24166 #define HWIO_REO_R0_REO2PPE_RING_STATUS_POR                                                                            0x00000000
24167 #define HWIO_REO_R0_REO2PPE_RING_STATUS_POR_RMSK                                                                       0xffffffff
24168 #define HWIO_REO_R0_REO2PPE_RING_STATUS_ATTR                                                                                        0x1
24169 #define HWIO_REO_R0_REO2PPE_RING_STATUS_IN(x)            \
24170                 in_dword(HWIO_REO_R0_REO2PPE_RING_STATUS_ADDR(x))
24171 #define HWIO_REO_R0_REO2PPE_RING_STATUS_INM(x, m)            \
24172                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_STATUS_ADDR(x), m)
24173 #define HWIO_REO_R0_REO2PPE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                           0xffff0000
24174 #define HWIO_REO_R0_REO2PPE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                   16
24175 #define HWIO_REO_R0_REO2PPE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                               0xffff
24176 #define HWIO_REO_R0_REO2PPE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                    0
24177 
24178 #define HWIO_REO_R0_REO2PPE_RING_MISC_ADDR(x)                                                                          ((x) + 0x948)
24179 #define HWIO_REO_R0_REO2PPE_RING_MISC_PHYS(x)                                                                          ((x) + 0x948)
24180 #define HWIO_REO_R0_REO2PPE_RING_MISC_OFFS                                                                             (0x948)
24181 #define HWIO_REO_R0_REO2PPE_RING_MISC_RMSK                                                                              0x7ffffff
24182 #define HWIO_REO_R0_REO2PPE_RING_MISC_POR                                                                              0x00000080
24183 #define HWIO_REO_R0_REO2PPE_RING_MISC_POR_RMSK                                                                         0xffffffff
24184 #define HWIO_REO_R0_REO2PPE_RING_MISC_ATTR                                                                                          0x3
24185 #define HWIO_REO_R0_REO2PPE_RING_MISC_IN(x)            \
24186                 in_dword(HWIO_REO_R0_REO2PPE_RING_MISC_ADDR(x))
24187 #define HWIO_REO_R0_REO2PPE_RING_MISC_INM(x, m)            \
24188                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MISC_ADDR(x), m)
24189 #define HWIO_REO_R0_REO2PPE_RING_MISC_OUT(x, v)            \
24190                 out_dword(HWIO_REO_R0_REO2PPE_RING_MISC_ADDR(x),v)
24191 #define HWIO_REO_R0_REO2PPE_RING_MISC_OUTM(x,m,v) \
24192                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MISC_IN(x))
24193 #define HWIO_REO_R0_REO2PPE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                      0x4000000
24194 #define HWIO_REO_R0_REO2PPE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                             26
24195 #define HWIO_REO_R0_REO2PPE_RING_MISC_LOOP_CNT_BMSK                                                                     0x3c00000
24196 #define HWIO_REO_R0_REO2PPE_RING_MISC_LOOP_CNT_SHFT                                                                            22
24197 #define HWIO_REO_R0_REO2PPE_RING_MISC_SPARE_CONTROL_BMSK                                                                 0x3fc000
24198 #define HWIO_REO_R0_REO2PPE_RING_MISC_SPARE_CONTROL_SHFT                                                                       14
24199 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_SM_STATE2_BMSK                                                                  0x3000
24200 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_SM_STATE2_SHFT                                                                      12
24201 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_SM_STATE1_BMSK                                                                   0xf00
24202 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_SM_STATE1_SHFT                                                                       8
24203 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_IS_IDLE_BMSK                                                                      0x80
24204 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_IS_IDLE_SHFT                                                                         7
24205 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_ENABLE_BMSK                                                                       0x40
24206 #define HWIO_REO_R0_REO2PPE_RING_MISC_SRNG_ENABLE_SHFT                                                                          6
24207 #define HWIO_REO_R0_REO2PPE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                 0x20
24208 #define HWIO_REO_R0_REO2PPE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                    5
24209 #define HWIO_REO_R0_REO2PPE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                  0x10
24210 #define HWIO_REO_R0_REO2PPE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                     4
24211 #define HWIO_REO_R0_REO2PPE_RING_MISC_MSI_SWAP_BIT_BMSK                                                                       0x8
24212 #define HWIO_REO_R0_REO2PPE_RING_MISC_MSI_SWAP_BIT_SHFT                                                                         3
24213 #define HWIO_REO_R0_REO2PPE_RING_MISC_SECURITY_BIT_BMSK                                                                       0x4
24214 #define HWIO_REO_R0_REO2PPE_RING_MISC_SECURITY_BIT_SHFT                                                                         2
24215 #define HWIO_REO_R0_REO2PPE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                    0x2
24216 #define HWIO_REO_R0_REO2PPE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                      1
24217 #define HWIO_REO_R0_REO2PPE_RING_MISC_RING_ID_DISABLE_BMSK                                                                    0x1
24218 #define HWIO_REO_R0_REO2PPE_RING_MISC_RING_ID_DISABLE_SHFT                                                                      0
24219 
24220 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ADDR(x)                                                                   ((x) + 0x94c)
24221 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_PHYS(x)                                                                   ((x) + 0x94c)
24222 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_OFFS                                                                      (0x94c)
24223 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_RMSK                                                                      0xffffffff
24224 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_POR                                                                       0x00000000
24225 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_POR_RMSK                                                                  0xffffffff
24226 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ATTR                                                                                   0x3
24227 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_IN(x)            \
24228                 in_dword(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ADDR(x))
24229 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_INM(x, m)            \
24230                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ADDR(x), m)
24231 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_OUT(x, v)            \
24232                 out_dword(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ADDR(x),v)
24233 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
24234                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_IN(x))
24235 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                 0xffffffff
24236 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                          0
24237 
24238 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ADDR(x)                                                                   ((x) + 0x950)
24239 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_PHYS(x)                                                                   ((x) + 0x950)
24240 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_OFFS                                                                      (0x950)
24241 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_RMSK                                                                            0xff
24242 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_POR                                                                       0x00000000
24243 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_POR_RMSK                                                                  0xffffffff
24244 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ATTR                                                                                   0x3
24245 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_IN(x)            \
24246                 in_dword(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ADDR(x))
24247 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_INM(x, m)            \
24248                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ADDR(x), m)
24249 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_OUT(x, v)            \
24250                 out_dword(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ADDR(x),v)
24251 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
24252                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_IN(x))
24253 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                       0xff
24254 #define HWIO_REO_R0_REO2PPE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                          0
24255 
24256 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ADDR(x)                                                            ((x) + 0x95c)
24257 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_PHYS(x)                                                            ((x) + 0x95c)
24258 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_OFFS                                                               (0x95c)
24259 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_RMSK                                                               0xffffffff
24260 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_POR                                                                0x00000000
24261 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_POR_RMSK                                                           0xffffffff
24262 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ATTR                                                                            0x3
24263 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_IN(x)            \
24264                 in_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ADDR(x))
24265 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
24266                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
24267 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
24268                 out_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
24269 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
24270                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_IN(x))
24271 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                     0xffff0000
24272 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                             16
24273 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                 0x8000
24274 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                     15
24275 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                           0x7fff
24276 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                0
24277 
24278 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_ADDR(x)                                                           ((x) + 0x960)
24279 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_PHYS(x)                                                           ((x) + 0x960)
24280 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_OFFS                                                              (0x960)
24281 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_RMSK                                                              0xffffffff
24282 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_POR                                                               0x00000000
24283 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_POR_RMSK                                                          0xffffffff
24284 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_ATTR                                                                           0x1
24285 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_IN(x)            \
24286                 in_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_ADDR(x))
24287 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
24288                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
24289 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                0xffff0000
24290 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                        16
24291 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                        0x8000
24292 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                            15
24293 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                     0x7fff
24294 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                          0
24295 
24296 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                         ((x) + 0x964)
24297 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                         ((x) + 0x964)
24298 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_OFFS                                                            (0x964)
24299 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_RMSK                                                                 0x3ff
24300 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_POR                                                             0x00000000
24301 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                        0xffffffff
24302 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ATTR                                                                         0x3
24303 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
24304                 in_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
24305 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
24306                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
24307 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
24308                 out_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
24309 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
24310                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_IN(x))
24311 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                               0x3ff
24312 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                   0
24313 
24314 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR(x)                                                                 ((x) + 0x980)
24315 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_PHYS(x)                                                                 ((x) + 0x980)
24316 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_OFFS                                                                    (0x980)
24317 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_RMSK                                                                    0xffffffff
24318 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_POR                                                                     0x00000000
24319 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_POR_RMSK                                                                0xffffffff
24320 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ATTR                                                                                 0x3
24321 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_IN(x)            \
24322                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR(x))
24323 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_INM(x, m)            \
24324                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR(x), m)
24325 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_OUT(x, v)            \
24326                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR(x),v)
24327 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
24328                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_IN(x))
24329 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                               0xffffffff
24330 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                        0
24331 
24332 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR(x)                                                                 ((x) + 0x984)
24333 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_PHYS(x)                                                                 ((x) + 0x984)
24334 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_OFFS                                                                    (0x984)
24335 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_RMSK                                                                         0x1ff
24336 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_POR                                                                     0x00000000
24337 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_POR_RMSK                                                                0xffffffff
24338 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ATTR                                                                                 0x3
24339 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_IN(x)            \
24340                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR(x))
24341 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_INM(x, m)            \
24342                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR(x), m)
24343 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_OUT(x, v)            \
24344                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR(x),v)
24345 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
24346                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_IN(x))
24347 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                             0x100
24348 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                 8
24349 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                     0xff
24350 #define HWIO_REO_R0_REO2PPE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                        0
24351 
24352 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ADDR(x)                                                                     ((x) + 0x988)
24353 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_PHYS(x)                                                                     ((x) + 0x988)
24354 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_OFFS                                                                        (0x988)
24355 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_RMSK                                                                        0xffffffff
24356 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_POR                                                                         0x00000000
24357 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_POR_RMSK                                                                    0xffffffff
24358 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ATTR                                                                                     0x3
24359 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_IN(x)            \
24360                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ADDR(x))
24361 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_INM(x, m)            \
24362                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ADDR(x), m)
24363 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_OUT(x, v)            \
24364                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ADDR(x),v)
24365 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_OUTM(x,m,v) \
24366                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_IN(x))
24367 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_VALUE_BMSK                                                                  0xffffffff
24368 #define HWIO_REO_R0_REO2PPE_RING_MSI1_DATA_VALUE_SHFT                                                                           0
24369 
24370 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                           ((x) + 0x98c)
24371 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                           ((x) + 0x98c)
24372 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_OFFS                                                              (0x98c)
24373 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_RMSK                                                              0xffcfffff
24374 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_POR                                                               0x00000000
24375 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                          0xffffffff
24376 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ATTR                                                                           0x3
24377 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_IN(x)            \
24378                 in_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ADDR(x))
24379 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
24380                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
24381 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
24382                 out_dword(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
24383 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
24384                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_IN(x))
24385 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                   0xff000000
24386 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                           24
24387 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                    0x800000
24388 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                          23
24389 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                  0x400000
24390 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                        22
24391 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                  0xfffff
24392 #define HWIO_REO_R0_REO2PPE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                        0
24393 
24394 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR(x)                                                                 ((x) + 0x990)
24395 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_PHYS(x)                                                                 ((x) + 0x990)
24396 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_OFFS                                                                    (0x990)
24397 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_RMSK                                                                    0xffffffff
24398 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_POR                                                                     0x00000000
24399 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_POR_RMSK                                                                0xffffffff
24400 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ATTR                                                                                 0x3
24401 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_IN(x)            \
24402                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR(x))
24403 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_INM(x, m)            \
24404                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR(x), m)
24405 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_OUT(x, v)            \
24406                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR(x),v)
24407 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
24408                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_IN(x))
24409 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                               0xffffffff
24410 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                        0
24411 
24412 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR(x)                                                                 ((x) + 0x994)
24413 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_PHYS(x)                                                                 ((x) + 0x994)
24414 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_OFFS                                                                    (0x994)
24415 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_RMSK                                                                         0x1ff
24416 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_POR                                                                     0x00000000
24417 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_POR_RMSK                                                                0xffffffff
24418 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ATTR                                                                                 0x3
24419 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_IN(x)            \
24420                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR(x))
24421 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_INM(x, m)            \
24422                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR(x), m)
24423 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_OUT(x, v)            \
24424                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR(x),v)
24425 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
24426                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_IN(x))
24427 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                             0x100
24428 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                 8
24429 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                     0xff
24430 #define HWIO_REO_R0_REO2PPE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                        0
24431 
24432 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ADDR(x)                                                                     ((x) + 0x998)
24433 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_PHYS(x)                                                                     ((x) + 0x998)
24434 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_OFFS                                                                        (0x998)
24435 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_RMSK                                                                        0xffffffff
24436 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_POR                                                                         0x00000000
24437 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_POR_RMSK                                                                    0xffffffff
24438 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ATTR                                                                                     0x3
24439 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_IN(x)            \
24440                 in_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ADDR(x))
24441 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_INM(x, m)            \
24442                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ADDR(x), m)
24443 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_OUT(x, v)            \
24444                 out_dword(HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ADDR(x),v)
24445 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_OUTM(x,m,v) \
24446                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_IN(x))
24447 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_VALUE_BMSK                                                                  0xffffffff
24448 #define HWIO_REO_R0_REO2PPE_RING_MSI2_DATA_VALUE_SHFT                                                                           0
24449 
24450 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                               ((x) + 0x9a8)
24451 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                               ((x) + 0x9a8)
24452 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_OFFS                                                                  (0x9a8)
24453 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_RMSK                                                                      0xffff
24454 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_POR                                                                   0x00000000
24455 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                              0xffffffff
24456 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ATTR                                                                               0x3
24457 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_IN(x)            \
24458                 in_dword(HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ADDR(x))
24459 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
24460                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
24461 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
24462                 out_dword(HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
24463 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
24464                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_IN(x))
24465 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                   0xffff
24466 #define HWIO_REO_R0_REO2PPE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                        0
24467 
24468 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_ADDR(x)                                                                        ((x) + 0x9ac)
24469 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_PHYS(x)                                                                        ((x) + 0x9ac)
24470 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_OFFS                                                                           (0x9ac)
24471 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_RMSK                                                                           0xffff003f
24472 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_POR                                                                            0x00000000
24473 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_POR_RMSK                                                                       0xffffffff
24474 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_ATTR                                                                                        0x3
24475 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_IN(x)            \
24476                 in_dword(HWIO_REO_R0_REO2PPE_RING_MISC_1_ADDR(x))
24477 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_INM(x, m)            \
24478                 in_dword_masked(HWIO_REO_R0_REO2PPE_RING_MISC_1_ADDR(x), m)
24479 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_OUT(x, v)            \
24480                 out_dword(HWIO_REO_R0_REO2PPE_RING_MISC_1_ADDR(x),v)
24481 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_OUTM(x,m,v) \
24482                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_RING_MISC_1_IN(x))
24483 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                  0xffff0000
24484 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                          16
24485 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                         0x3f
24486 #define HWIO_REO_R0_REO2PPE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                            0
24487 
24488 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_ADDR(x)                                                                       ((x) + 0x9b0)
24489 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_PHYS(x)                                                                       ((x) + 0x9b0)
24490 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_OFFS                                                                          (0x9b0)
24491 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_RMSK                                                                          0xffffffff
24492 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_POR                                                                           0x00000000
24493 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_POR_RMSK                                                                      0xffffffff
24494 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_ATTR                                                                                       0x3
24495 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_IN(x)            \
24496                 in_dword(HWIO_REO_R0_REO2FW_RING_BASE_LSB_ADDR(x))
24497 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_INM(x, m)            \
24498                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_BASE_LSB_ADDR(x), m)
24499 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_OUT(x, v)            \
24500                 out_dword(HWIO_REO_R0_REO2FW_RING_BASE_LSB_ADDR(x),v)
24501 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_OUTM(x,m,v) \
24502                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_BASE_LSB_IN(x))
24503 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                       0xffffffff
24504 #define HWIO_REO_R0_REO2FW_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                                0
24505 
24506 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_ADDR(x)                                                                       ((x) + 0x9b4)
24507 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_PHYS(x)                                                                       ((x) + 0x9b4)
24508 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_OFFS                                                                          (0x9b4)
24509 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_RMSK                                                                           0xfffffff
24510 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_POR                                                                           0x00000000
24511 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_POR_RMSK                                                                      0xffffffff
24512 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_ATTR                                                                                       0x3
24513 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_IN(x)            \
24514                 in_dword(HWIO_REO_R0_REO2FW_RING_BASE_MSB_ADDR(x))
24515 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_INM(x, m)            \
24516                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_BASE_MSB_ADDR(x), m)
24517 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_OUT(x, v)            \
24518                 out_dword(HWIO_REO_R0_REO2FW_RING_BASE_MSB_ADDR(x),v)
24519 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_OUTM(x,m,v) \
24520                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_BASE_MSB_IN(x))
24521 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_RING_SIZE_BMSK                                                                 0xfffff00
24522 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_RING_SIZE_SHFT                                                                         8
24523 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                             0xff
24524 #define HWIO_REO_R0_REO2FW_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                                0
24525 
24526 #define HWIO_REO_R0_REO2FW_RING_ID_ADDR(x)                                                                             ((x) + 0x9b8)
24527 #define HWIO_REO_R0_REO2FW_RING_ID_PHYS(x)                                                                             ((x) + 0x9b8)
24528 #define HWIO_REO_R0_REO2FW_RING_ID_OFFS                                                                                (0x9b8)
24529 #define HWIO_REO_R0_REO2FW_RING_ID_RMSK                                                                                    0xffff
24530 #define HWIO_REO_R0_REO2FW_RING_ID_POR                                                                                 0x00000000
24531 #define HWIO_REO_R0_REO2FW_RING_ID_POR_RMSK                                                                            0xffffffff
24532 #define HWIO_REO_R0_REO2FW_RING_ID_ATTR                                                                                             0x3
24533 #define HWIO_REO_R0_REO2FW_RING_ID_IN(x)            \
24534                 in_dword(HWIO_REO_R0_REO2FW_RING_ID_ADDR(x))
24535 #define HWIO_REO_R0_REO2FW_RING_ID_INM(x, m)            \
24536                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_ID_ADDR(x), m)
24537 #define HWIO_REO_R0_REO2FW_RING_ID_OUT(x, v)            \
24538                 out_dword(HWIO_REO_R0_REO2FW_RING_ID_ADDR(x),v)
24539 #define HWIO_REO_R0_REO2FW_RING_ID_OUTM(x,m,v) \
24540                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_ID_IN(x))
24541 #define HWIO_REO_R0_REO2FW_RING_ID_RING_ID_BMSK                                                                            0xff00
24542 #define HWIO_REO_R0_REO2FW_RING_ID_RING_ID_SHFT                                                                                 8
24543 #define HWIO_REO_R0_REO2FW_RING_ID_ENTRY_SIZE_BMSK                                                                           0xff
24544 #define HWIO_REO_R0_REO2FW_RING_ID_ENTRY_SIZE_SHFT                                                                              0
24545 
24546 #define HWIO_REO_R0_REO2FW_RING_STATUS_ADDR(x)                                                                         ((x) + 0x9bc)
24547 #define HWIO_REO_R0_REO2FW_RING_STATUS_PHYS(x)                                                                         ((x) + 0x9bc)
24548 #define HWIO_REO_R0_REO2FW_RING_STATUS_OFFS                                                                            (0x9bc)
24549 #define HWIO_REO_R0_REO2FW_RING_STATUS_RMSK                                                                            0xffffffff
24550 #define HWIO_REO_R0_REO2FW_RING_STATUS_POR                                                                             0x00000000
24551 #define HWIO_REO_R0_REO2FW_RING_STATUS_POR_RMSK                                                                        0xffffffff
24552 #define HWIO_REO_R0_REO2FW_RING_STATUS_ATTR                                                                                         0x1
24553 #define HWIO_REO_R0_REO2FW_RING_STATUS_IN(x)            \
24554                 in_dword(HWIO_REO_R0_REO2FW_RING_STATUS_ADDR(x))
24555 #define HWIO_REO_R0_REO2FW_RING_STATUS_INM(x, m)            \
24556                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_STATUS_ADDR(x), m)
24557 #define HWIO_REO_R0_REO2FW_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                            0xffff0000
24558 #define HWIO_REO_R0_REO2FW_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                    16
24559 #define HWIO_REO_R0_REO2FW_RING_STATUS_NUM_VALID_WORDS_BMSK                                                                0xffff
24560 #define HWIO_REO_R0_REO2FW_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                     0
24561 
24562 #define HWIO_REO_R0_REO2FW_RING_MISC_ADDR(x)                                                                           ((x) + 0x9c0)
24563 #define HWIO_REO_R0_REO2FW_RING_MISC_PHYS(x)                                                                           ((x) + 0x9c0)
24564 #define HWIO_REO_R0_REO2FW_RING_MISC_OFFS                                                                              (0x9c0)
24565 #define HWIO_REO_R0_REO2FW_RING_MISC_RMSK                                                                               0x7ffffff
24566 #define HWIO_REO_R0_REO2FW_RING_MISC_POR                                                                               0x00000080
24567 #define HWIO_REO_R0_REO2FW_RING_MISC_POR_RMSK                                                                          0xffffffff
24568 #define HWIO_REO_R0_REO2FW_RING_MISC_ATTR                                                                                           0x3
24569 #define HWIO_REO_R0_REO2FW_RING_MISC_IN(x)            \
24570                 in_dword(HWIO_REO_R0_REO2FW_RING_MISC_ADDR(x))
24571 #define HWIO_REO_R0_REO2FW_RING_MISC_INM(x, m)            \
24572                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MISC_ADDR(x), m)
24573 #define HWIO_REO_R0_REO2FW_RING_MISC_OUT(x, v)            \
24574                 out_dword(HWIO_REO_R0_REO2FW_RING_MISC_ADDR(x),v)
24575 #define HWIO_REO_R0_REO2FW_RING_MISC_OUTM(x,m,v) \
24576                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MISC_IN(x))
24577 #define HWIO_REO_R0_REO2FW_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                       0x4000000
24578 #define HWIO_REO_R0_REO2FW_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                              26
24579 #define HWIO_REO_R0_REO2FW_RING_MISC_LOOP_CNT_BMSK                                                                      0x3c00000
24580 #define HWIO_REO_R0_REO2FW_RING_MISC_LOOP_CNT_SHFT                                                                             22
24581 #define HWIO_REO_R0_REO2FW_RING_MISC_SPARE_CONTROL_BMSK                                                                  0x3fc000
24582 #define HWIO_REO_R0_REO2FW_RING_MISC_SPARE_CONTROL_SHFT                                                                        14
24583 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_SM_STATE2_BMSK                                                                   0x3000
24584 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_SM_STATE2_SHFT                                                                       12
24585 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_SM_STATE1_BMSK                                                                    0xf00
24586 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_SM_STATE1_SHFT                                                                        8
24587 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_IS_IDLE_BMSK                                                                       0x80
24588 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_IS_IDLE_SHFT                                                                          7
24589 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_ENABLE_BMSK                                                                        0x40
24590 #define HWIO_REO_R0_REO2FW_RING_MISC_SRNG_ENABLE_SHFT                                                                           6
24591 #define HWIO_REO_R0_REO2FW_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                  0x20
24592 #define HWIO_REO_R0_REO2FW_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                     5
24593 #define HWIO_REO_R0_REO2FW_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                   0x10
24594 #define HWIO_REO_R0_REO2FW_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                      4
24595 #define HWIO_REO_R0_REO2FW_RING_MISC_MSI_SWAP_BIT_BMSK                                                                        0x8
24596 #define HWIO_REO_R0_REO2FW_RING_MISC_MSI_SWAP_BIT_SHFT                                                                          3
24597 #define HWIO_REO_R0_REO2FW_RING_MISC_SECURITY_BIT_BMSK                                                                        0x4
24598 #define HWIO_REO_R0_REO2FW_RING_MISC_SECURITY_BIT_SHFT                                                                          2
24599 #define HWIO_REO_R0_REO2FW_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                     0x2
24600 #define HWIO_REO_R0_REO2FW_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                       1
24601 #define HWIO_REO_R0_REO2FW_RING_MISC_RING_ID_DISABLE_BMSK                                                                     0x1
24602 #define HWIO_REO_R0_REO2FW_RING_MISC_RING_ID_DISABLE_SHFT                                                                       0
24603 
24604 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ADDR(x)                                                                    ((x) + 0x9c4)
24605 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_PHYS(x)                                                                    ((x) + 0x9c4)
24606 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_OFFS                                                                       (0x9c4)
24607 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_RMSK                                                                       0xffffffff
24608 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_POR                                                                        0x00000000
24609 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_POR_RMSK                                                                   0xffffffff
24610 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ATTR                                                                                    0x3
24611 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_IN(x)            \
24612                 in_dword(HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ADDR(x))
24613 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_INM(x, m)            \
24614                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ADDR(x), m)
24615 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_OUT(x, v)            \
24616                 out_dword(HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ADDR(x),v)
24617 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_OUTM(x,m,v) \
24618                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_IN(x))
24619 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                  0xffffffff
24620 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                           0
24621 
24622 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ADDR(x)                                                                    ((x) + 0x9c8)
24623 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_PHYS(x)                                                                    ((x) + 0x9c8)
24624 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_OFFS                                                                       (0x9c8)
24625 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_RMSK                                                                             0xff
24626 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_POR                                                                        0x00000000
24627 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_POR_RMSK                                                                   0xffffffff
24628 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ATTR                                                                                    0x3
24629 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_IN(x)            \
24630                 in_dword(HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ADDR(x))
24631 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_INM(x, m)            \
24632                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ADDR(x), m)
24633 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_OUT(x, v)            \
24634                 out_dword(HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ADDR(x),v)
24635 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_OUTM(x,m,v) \
24636                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_IN(x))
24637 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                        0xff
24638 #define HWIO_REO_R0_REO2FW_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                           0
24639 
24640 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ADDR(x)                                                             ((x) + 0x9d4)
24641 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_PHYS(x)                                                             ((x) + 0x9d4)
24642 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_OFFS                                                                (0x9d4)
24643 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_RMSK                                                                0xffffffff
24644 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_POR                                                                 0x00000000
24645 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_POR_RMSK                                                            0xffffffff
24646 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ATTR                                                                             0x3
24647 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_IN(x)            \
24648                 in_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ADDR(x))
24649 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_INM(x, m)            \
24650                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ADDR(x), m)
24651 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
24652                 out_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ADDR(x),v)
24653 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
24654                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_IN(x))
24655 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                      0xffff0000
24656 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                              16
24657 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                  0x8000
24658 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                      15
24659 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                            0x7fff
24660 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                                 0
24661 
24662 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_ADDR(x)                                                            ((x) + 0x9d8)
24663 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_PHYS(x)                                                            ((x) + 0x9d8)
24664 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_OFFS                                                               (0x9d8)
24665 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_RMSK                                                               0xffffffff
24666 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_POR                                                                0x00000000
24667 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_POR_RMSK                                                           0xffffffff
24668 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_ATTR                                                                            0x1
24669 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_IN(x)            \
24670                 in_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_ADDR(x))
24671 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_INM(x, m)            \
24672                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_ADDR(x), m)
24673 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                                 0xffff0000
24674 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                         16
24675 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                         0x8000
24676 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                             15
24677 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                      0x7fff
24678 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                           0
24679 
24680 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                          ((x) + 0x9dc)
24681 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                          ((x) + 0x9dc)
24682 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_OFFS                                                             (0x9dc)
24683 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_RMSK                                                                  0x3ff
24684 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_POR                                                              0x00000000
24685 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                         0xffffffff
24686 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ATTR                                                                          0x3
24687 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_IN(x)            \
24688                 in_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x))
24689 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
24690                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
24691 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
24692                 out_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
24693 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
24694                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_IN(x))
24695 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                                0x3ff
24696 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                    0
24697 
24698 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR(x)                                                                  ((x) + 0x9f8)
24699 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_PHYS(x)                                                                  ((x) + 0x9f8)
24700 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_OFFS                                                                     (0x9f8)
24701 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_RMSK                                                                     0xffffffff
24702 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_POR                                                                      0x00000000
24703 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_POR_RMSK                                                                 0xffffffff
24704 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ATTR                                                                                  0x3
24705 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_IN(x)            \
24706                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR(x))
24707 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_INM(x, m)            \
24708                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR(x), m)
24709 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_OUT(x, v)            \
24710                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR(x),v)
24711 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
24712                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_IN(x))
24713 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR_BMSK                                                                0xffffffff
24714 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                         0
24715 
24716 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR(x)                                                                  ((x) + 0x9fc)
24717 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_PHYS(x)                                                                  ((x) + 0x9fc)
24718 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_OFFS                                                                     (0x9fc)
24719 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_RMSK                                                                          0x1ff
24720 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_POR                                                                      0x00000000
24721 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_POR_RMSK                                                                 0xffffffff
24722 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ATTR                                                                                  0x3
24723 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_IN(x)            \
24724                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR(x))
24725 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_INM(x, m)            \
24726                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR(x), m)
24727 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_OUT(x, v)            \
24728                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR(x),v)
24729 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
24730                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_IN(x))
24731 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                              0x100
24732 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                  8
24733 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                      0xff
24734 #define HWIO_REO_R0_REO2FW_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                         0
24735 
24736 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ADDR(x)                                                                      ((x) + 0xa00)
24737 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_PHYS(x)                                                                      ((x) + 0xa00)
24738 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_OFFS                                                                         (0xa00)
24739 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_RMSK                                                                         0xffffffff
24740 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_POR                                                                          0x00000000
24741 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_POR_RMSK                                                                     0xffffffff
24742 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ATTR                                                                                      0x3
24743 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_IN(x)            \
24744                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ADDR(x))
24745 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_INM(x, m)            \
24746                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ADDR(x), m)
24747 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_OUT(x, v)            \
24748                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ADDR(x),v)
24749 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_OUTM(x,m,v) \
24750                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI1_DATA_IN(x))
24751 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_VALUE_BMSK                                                                   0xffffffff
24752 #define HWIO_REO_R0_REO2FW_RING_MSI1_DATA_VALUE_SHFT                                                                            0
24753 
24754 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                            ((x) + 0xa04)
24755 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                            ((x) + 0xa04)
24756 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_OFFS                                                               (0xa04)
24757 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_RMSK                                                               0xffcfffff
24758 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_POR                                                                0x00000000
24759 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                           0xffffffff
24760 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ATTR                                                                            0x3
24761 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_IN(x)            \
24762                 in_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ADDR(x))
24763 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
24764                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
24765 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
24766                 out_dword(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
24767 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
24768                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_IN(x))
24769 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                    0xff000000
24770 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                            24
24771 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                     0x800000
24772 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                           23
24773 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                   0x400000
24774 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                         22
24775 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                   0xfffff
24776 #define HWIO_REO_R0_REO2FW_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                         0
24777 
24778 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR(x)                                                                  ((x) + 0xa08)
24779 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_PHYS(x)                                                                  ((x) + 0xa08)
24780 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_OFFS                                                                     (0xa08)
24781 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_RMSK                                                                     0xffffffff
24782 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_POR                                                                      0x00000000
24783 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_POR_RMSK                                                                 0xffffffff
24784 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ATTR                                                                                  0x3
24785 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_IN(x)            \
24786                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR(x))
24787 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_INM(x, m)            \
24788                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR(x), m)
24789 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_OUT(x, v)            \
24790                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR(x),v)
24791 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
24792                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_IN(x))
24793 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR_BMSK                                                                0xffffffff
24794 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                         0
24795 
24796 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR(x)                                                                  ((x) + 0xa0c)
24797 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_PHYS(x)                                                                  ((x) + 0xa0c)
24798 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_OFFS                                                                     (0xa0c)
24799 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_RMSK                                                                          0x1ff
24800 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_POR                                                                      0x00000000
24801 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_POR_RMSK                                                                 0xffffffff
24802 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ATTR                                                                                  0x3
24803 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_IN(x)            \
24804                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR(x))
24805 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_INM(x, m)            \
24806                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR(x), m)
24807 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_OUT(x, v)            \
24808                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR(x),v)
24809 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
24810                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_IN(x))
24811 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                              0x100
24812 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                  8
24813 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                      0xff
24814 #define HWIO_REO_R0_REO2FW_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                         0
24815 
24816 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ADDR(x)                                                                      ((x) + 0xa10)
24817 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_PHYS(x)                                                                      ((x) + 0xa10)
24818 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_OFFS                                                                         (0xa10)
24819 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_RMSK                                                                         0xffffffff
24820 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_POR                                                                          0x00000000
24821 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_POR_RMSK                                                                     0xffffffff
24822 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ATTR                                                                                      0x3
24823 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_IN(x)            \
24824                 in_dword(HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ADDR(x))
24825 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_INM(x, m)            \
24826                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ADDR(x), m)
24827 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_OUT(x, v)            \
24828                 out_dword(HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ADDR(x),v)
24829 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_OUTM(x,m,v) \
24830                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MSI2_DATA_IN(x))
24831 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_VALUE_BMSK                                                                   0xffffffff
24832 #define HWIO_REO_R0_REO2FW_RING_MSI2_DATA_VALUE_SHFT                                                                            0
24833 
24834 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ADDR(x)                                                                ((x) + 0xa20)
24835 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_PHYS(x)                                                                ((x) + 0xa20)
24836 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_OFFS                                                                   (0xa20)
24837 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_RMSK                                                                       0xffff
24838 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_POR                                                                    0x00000000
24839 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_POR_RMSK                                                               0xffffffff
24840 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ATTR                                                                                0x3
24841 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_IN(x)            \
24842                 in_dword(HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ADDR(x))
24843 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_INM(x, m)            \
24844                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ADDR(x), m)
24845 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
24846                 out_dword(HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ADDR(x),v)
24847 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
24848                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_IN(x))
24849 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                    0xffff
24850 #define HWIO_REO_R0_REO2FW_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                         0
24851 
24852 #define HWIO_REO_R0_REO2FW_RING_MISC_1_ADDR(x)                                                                         ((x) + 0xa24)
24853 #define HWIO_REO_R0_REO2FW_RING_MISC_1_PHYS(x)                                                                         ((x) + 0xa24)
24854 #define HWIO_REO_R0_REO2FW_RING_MISC_1_OFFS                                                                            (0xa24)
24855 #define HWIO_REO_R0_REO2FW_RING_MISC_1_RMSK                                                                            0xffff003f
24856 #define HWIO_REO_R0_REO2FW_RING_MISC_1_POR                                                                             0x00000000
24857 #define HWIO_REO_R0_REO2FW_RING_MISC_1_POR_RMSK                                                                        0xffffffff
24858 #define HWIO_REO_R0_REO2FW_RING_MISC_1_ATTR                                                                                         0x3
24859 #define HWIO_REO_R0_REO2FW_RING_MISC_1_IN(x)            \
24860                 in_dword(HWIO_REO_R0_REO2FW_RING_MISC_1_ADDR(x))
24861 #define HWIO_REO_R0_REO2FW_RING_MISC_1_INM(x, m)            \
24862                 in_dword_masked(HWIO_REO_R0_REO2FW_RING_MISC_1_ADDR(x), m)
24863 #define HWIO_REO_R0_REO2FW_RING_MISC_1_OUT(x, v)            \
24864                 out_dword(HWIO_REO_R0_REO2FW_RING_MISC_1_ADDR(x),v)
24865 #define HWIO_REO_R0_REO2FW_RING_MISC_1_OUTM(x,m,v) \
24866                 out_dword_masked_ns(HWIO_REO_R0_REO2FW_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2FW_RING_MISC_1_IN(x))
24867 #define HWIO_REO_R0_REO2FW_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                   0xffff0000
24868 #define HWIO_REO_R0_REO2FW_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                           16
24869 #define HWIO_REO_R0_REO2FW_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                          0x3f
24870 #define HWIO_REO_R0_REO2FW_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                             0
24871 
24872 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x)                                                                  ((x) + 0xa28)
24873 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_PHYS(x)                                                                  ((x) + 0xa28)
24874 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_OFFS                                                                     (0xa28)
24875 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_RMSK                                                                     0xffffffff
24876 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_POR                                                                      0x00000000
24877 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_POR_RMSK                                                                 0xffffffff
24878 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ATTR                                                                                  0x3
24879 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_IN(x)            \
24880                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x))
24881 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_INM(x, m)            \
24882                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x), m)
24883 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_OUT(x, v)            \
24884                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x),v)
24885 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
24886                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_IN(x))
24887 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                  0xffffffff
24888 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                           0
24889 
24890 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x)                                                                  ((x) + 0xa2c)
24891 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_PHYS(x)                                                                  ((x) + 0xa2c)
24892 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_OFFS                                                                     (0xa2c)
24893 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_RMSK                                                                       0xffffff
24894 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_POR                                                                      0x00000000
24895 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_POR_RMSK                                                                 0xffffffff
24896 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ATTR                                                                                  0x3
24897 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_IN(x)            \
24898                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x))
24899 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_INM(x, m)            \
24900                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x), m)
24901 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_OUT(x, v)            \
24902                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x),v)
24903 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
24904                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_IN(x))
24905 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                             0xffff00
24906 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                                    8
24907 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                        0xff
24908 #define HWIO_REO_R0_REO_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                           0
24909 
24910 #define HWIO_REO_R0_REO_RELEASE_RING_ID_ADDR(x)                                                                        ((x) + 0xa30)
24911 #define HWIO_REO_R0_REO_RELEASE_RING_ID_PHYS(x)                                                                        ((x) + 0xa30)
24912 #define HWIO_REO_R0_REO_RELEASE_RING_ID_OFFS                                                                           (0xa30)
24913 #define HWIO_REO_R0_REO_RELEASE_RING_ID_RMSK                                                                               0xffff
24914 #define HWIO_REO_R0_REO_RELEASE_RING_ID_POR                                                                            0x00000000
24915 #define HWIO_REO_R0_REO_RELEASE_RING_ID_POR_RMSK                                                                       0xffffffff
24916 #define HWIO_REO_R0_REO_RELEASE_RING_ID_ATTR                                                                                        0x3
24917 #define HWIO_REO_R0_REO_RELEASE_RING_ID_IN(x)            \
24918                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_ID_ADDR(x))
24919 #define HWIO_REO_R0_REO_RELEASE_RING_ID_INM(x, m)            \
24920                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_ID_ADDR(x), m)
24921 #define HWIO_REO_R0_REO_RELEASE_RING_ID_OUT(x, v)            \
24922                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_ID_ADDR(x),v)
24923 #define HWIO_REO_R0_REO_RELEASE_RING_ID_OUTM(x,m,v) \
24924                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_ID_IN(x))
24925 #define HWIO_REO_R0_REO_RELEASE_RING_ID_RING_ID_BMSK                                                                       0xff00
24926 #define HWIO_REO_R0_REO_RELEASE_RING_ID_RING_ID_SHFT                                                                            8
24927 #define HWIO_REO_R0_REO_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                                      0xff
24928 #define HWIO_REO_R0_REO_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                         0
24929 
24930 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_ADDR(x)                                                                    ((x) + 0xa34)
24931 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_PHYS(x)                                                                    ((x) + 0xa34)
24932 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_OFFS                                                                       (0xa34)
24933 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_RMSK                                                                       0xffffffff
24934 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_POR                                                                        0x00000000
24935 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_POR_RMSK                                                                   0xffffffff
24936 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_ATTR                                                                                    0x1
24937 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_IN(x)            \
24938                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_STATUS_ADDR(x))
24939 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_INM(x, m)            \
24940                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_STATUS_ADDR(x), m)
24941 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                       0xffff0000
24942 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                               16
24943 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                           0xffff
24944 #define HWIO_REO_R0_REO_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                0
24945 
24946 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_ADDR(x)                                                                      ((x) + 0xa38)
24947 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_PHYS(x)                                                                      ((x) + 0xa38)
24948 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_OFFS                                                                         (0xa38)
24949 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_RMSK                                                                          0x7ffffff
24950 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_POR                                                                          0x00000080
24951 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_POR_RMSK                                                                     0xffffffff
24952 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_ATTR                                                                                      0x3
24953 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_IN(x)            \
24954                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_MISC_ADDR(x))
24955 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_INM(x, m)            \
24956                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_MISC_ADDR(x), m)
24957 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_OUT(x, v)            \
24958                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_MISC_ADDR(x),v)
24959 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_OUTM(x,m,v) \
24960                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_MISC_IN(x))
24961 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                  0x4000000
24962 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                         26
24963 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                                 0x3c00000
24964 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                                        22
24965 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                             0x3fc000
24966 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                                   14
24967 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                              0x3000
24968 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                                  12
24969 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                               0xf00
24970 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                                   8
24971 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                                  0x80
24972 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                                     7
24973 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                                   0x40
24974 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                                      6
24975 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                             0x20
24976 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                5
24977 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                              0x10
24978 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                 4
24979 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                                   0x8
24980 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                                     3
24981 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                                   0x4
24982 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                                     2
24983 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                0x2
24984 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                  1
24985 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                                0x1
24986 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                                  0
24987 
24988 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                               ((x) + 0xa3c)
24989 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                               ((x) + 0xa3c)
24990 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_OFFS                                                                  (0xa3c)
24991 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_RMSK                                                                  0xffffffff
24992 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_POR                                                                   0x00000000
24993 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                              0xffffffff
24994 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                               0x3
24995 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
24996                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
24997 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
24998                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
24999 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
25000                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
25001 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
25002                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_IN(x))
25003 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                             0xffffffff
25004 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                      0
25005 
25006 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                               ((x) + 0xa40)
25007 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                               ((x) + 0xa40)
25008 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_OFFS                                                                  (0xa40)
25009 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_RMSK                                                                        0xff
25010 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_POR                                                                   0x00000000
25011 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                              0xffffffff
25012 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                               0x3
25013 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
25014                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
25015 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
25016                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
25017 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
25018                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
25019 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
25020                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_IN(x))
25021 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                   0xff
25022 #define HWIO_REO_R0_REO_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                      0
25023 
25024 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                                        ((x) + 0xa4c)
25025 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                                        ((x) + 0xa4c)
25026 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                           (0xa4c)
25027 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                           0xffffffff
25028 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                            0x00000000
25029 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                                       0xffffffff
25030 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                                        0x3
25031 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
25032                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
25033 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
25034                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
25035 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
25036                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
25037 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
25038                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
25039 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                 0xffff0000
25040 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                         16
25041 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                             0x8000
25042 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                 15
25043 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                       0x7fff
25044 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                            0
25045 
25046 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                                       ((x) + 0xa50)
25047 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                                       ((x) + 0xa50)
25048 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                                          (0xa50)
25049 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                                          0xffffffff
25050 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                           0x00000000
25051 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                                      0xffffffff
25052 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                                       0x1
25053 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
25054                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
25055 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
25056                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
25057 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                            0xffff0000
25058 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                    16
25059 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                    0x8000
25060 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                        15
25061 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                 0x7fff
25062 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                      0
25063 
25064 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                     ((x) + 0xa54)
25065 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                     ((x) + 0xa54)
25066 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                                        (0xa54)
25067 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                             0x3ff
25068 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                                         0x00000000
25069 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                    0xffffffff
25070 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                                     0x3
25071 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
25072                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
25073 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
25074                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
25075 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
25076                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
25077 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
25078                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
25079 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                           0x3ff
25080 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                               0
25081 
25082 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                       ((x) + 0xa7c)
25083 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                       ((x) + 0xa7c)
25084 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                                          (0xa7c)
25085 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                                          0xffc0ffff
25086 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                           0x00000000
25087 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                      0xffffffff
25088 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                                       0x3
25089 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
25090                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
25091 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
25092                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
25093 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
25094                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
25095 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
25096                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
25097 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                               0xff000000
25098 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                       24
25099 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                0x800000
25100 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                      23
25101 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                              0x400000
25102 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                    22
25103 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                               0xffff
25104 #define HWIO_REO_R0_REO_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                    0
25105 
25106 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                           ((x) + 0xa98)
25107 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                           ((x) + 0xa98)
25108 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                              (0xa98)
25109 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                                  0xffff
25110 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                               0x00000000
25111 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                          0xffffffff
25112 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                           0x3
25113 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
25114                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
25115 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
25116                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
25117 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
25118                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
25119 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
25120                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
25121 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                               0xffff
25122 #define HWIO_REO_R0_REO_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                    0
25123 
25124 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ADDR(x)                                                                    ((x) + 0xa9c)
25125 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_PHYS(x)                                                                    ((x) + 0xa9c)
25126 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_OFFS                                                                       (0xa9c)
25127 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_RMSK                                                                       0xffff003f
25128 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_POR                                                                        0x00000000
25129 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_POR_RMSK                                                                   0xffffffff
25130 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ATTR                                                                                    0x3
25131 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_IN(x)            \
25132                 in_dword(HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ADDR(x))
25133 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_INM(x, m)            \
25134                 in_dword_masked(HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ADDR(x), m)
25135 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_OUT(x, v)            \
25136                 out_dword(HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ADDR(x),v)
25137 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_OUTM(x,m,v) \
25138                 out_dword_masked_ns(HWIO_REO_R0_REO_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO_RELEASE_RING_MISC_1_IN(x))
25139 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                              0xffff0000
25140 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                      16
25141 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                     0x3f
25142 #define HWIO_REO_R0_REO_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                        0
25143 
25144 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ADDR(x)                                                                   ((x) + 0xaa0)
25145 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_PHYS(x)                                                                   ((x) + 0xaa0)
25146 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_OFFS                                                                      (0xaa0)
25147 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_RMSK                                                                      0xffffffff
25148 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_POR                                                                       0x00000000
25149 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_POR_RMSK                                                                  0xffffffff
25150 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ATTR                                                                                   0x3
25151 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_IN(x)            \
25152                 in_dword(HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ADDR(x))
25153 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_INM(x, m)            \
25154                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ADDR(x), m)
25155 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_OUT(x, v)            \
25156                 out_dword(HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ADDR(x),v)
25157 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_OUTM(x,m,v) \
25158                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_IN(x))
25159 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                   0xffffffff
25160 #define HWIO_REO_R0_REO_STATUS_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                            0
25161 
25162 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ADDR(x)                                                                   ((x) + 0xaa4)
25163 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_PHYS(x)                                                                   ((x) + 0xaa4)
25164 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_OFFS                                                                      (0xaa4)
25165 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_RMSK                                                                        0xffffff
25166 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_POR                                                                       0x00000000
25167 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_POR_RMSK                                                                  0xffffffff
25168 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ATTR                                                                                   0x3
25169 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_IN(x)            \
25170                 in_dword(HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ADDR(x))
25171 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_INM(x, m)            \
25172                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ADDR(x), m)
25173 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_OUT(x, v)            \
25174                 out_dword(HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ADDR(x),v)
25175 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_OUTM(x,m,v) \
25176                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_IN(x))
25177 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_RING_SIZE_BMSK                                                              0xffff00
25178 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_RING_SIZE_SHFT                                                                     8
25179 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                         0xff
25180 #define HWIO_REO_R0_REO_STATUS_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                            0
25181 
25182 #define HWIO_REO_R0_REO_STATUS_RING_ID_ADDR(x)                                                                         ((x) + 0xaa8)
25183 #define HWIO_REO_R0_REO_STATUS_RING_ID_PHYS(x)                                                                         ((x) + 0xaa8)
25184 #define HWIO_REO_R0_REO_STATUS_RING_ID_OFFS                                                                            (0xaa8)
25185 #define HWIO_REO_R0_REO_STATUS_RING_ID_RMSK                                                                                0xffff
25186 #define HWIO_REO_R0_REO_STATUS_RING_ID_POR                                                                             0x00000000
25187 #define HWIO_REO_R0_REO_STATUS_RING_ID_POR_RMSK                                                                        0xffffffff
25188 #define HWIO_REO_R0_REO_STATUS_RING_ID_ATTR                                                                                         0x3
25189 #define HWIO_REO_R0_REO_STATUS_RING_ID_IN(x)            \
25190                 in_dword(HWIO_REO_R0_REO_STATUS_RING_ID_ADDR(x))
25191 #define HWIO_REO_R0_REO_STATUS_RING_ID_INM(x, m)            \
25192                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_ID_ADDR(x), m)
25193 #define HWIO_REO_R0_REO_STATUS_RING_ID_OUT(x, v)            \
25194                 out_dword(HWIO_REO_R0_REO_STATUS_RING_ID_ADDR(x),v)
25195 #define HWIO_REO_R0_REO_STATUS_RING_ID_OUTM(x,m,v) \
25196                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_ID_IN(x))
25197 #define HWIO_REO_R0_REO_STATUS_RING_ID_RING_ID_BMSK                                                                        0xff00
25198 #define HWIO_REO_R0_REO_STATUS_RING_ID_RING_ID_SHFT                                                                             8
25199 #define HWIO_REO_R0_REO_STATUS_RING_ID_ENTRY_SIZE_BMSK                                                                       0xff
25200 #define HWIO_REO_R0_REO_STATUS_RING_ID_ENTRY_SIZE_SHFT                                                                          0
25201 
25202 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_ADDR(x)                                                                     ((x) + 0xaac)
25203 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_PHYS(x)                                                                     ((x) + 0xaac)
25204 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_OFFS                                                                        (0xaac)
25205 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_RMSK                                                                        0xffffffff
25206 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_POR                                                                         0x00000000
25207 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_POR_RMSK                                                                    0xffffffff
25208 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_ATTR                                                                                     0x1
25209 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_IN(x)            \
25210                 in_dword(HWIO_REO_R0_REO_STATUS_RING_STATUS_ADDR(x))
25211 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_INM(x, m)            \
25212                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_STATUS_ADDR(x), m)
25213 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                        0xffff0000
25214 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                16
25215 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_NUM_VALID_WORDS_BMSK                                                            0xffff
25216 #define HWIO_REO_R0_REO_STATUS_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                 0
25217 
25218 #define HWIO_REO_R0_REO_STATUS_RING_MISC_ADDR(x)                                                                       ((x) + 0xab0)
25219 #define HWIO_REO_R0_REO_STATUS_RING_MISC_PHYS(x)                                                                       ((x) + 0xab0)
25220 #define HWIO_REO_R0_REO_STATUS_RING_MISC_OFFS                                                                          (0xab0)
25221 #define HWIO_REO_R0_REO_STATUS_RING_MISC_RMSK                                                                           0x7ffffff
25222 #define HWIO_REO_R0_REO_STATUS_RING_MISC_POR                                                                           0x00000080
25223 #define HWIO_REO_R0_REO_STATUS_RING_MISC_POR_RMSK                                                                      0xffffffff
25224 #define HWIO_REO_R0_REO_STATUS_RING_MISC_ATTR                                                                                       0x3
25225 #define HWIO_REO_R0_REO_STATUS_RING_MISC_IN(x)            \
25226                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MISC_ADDR(x))
25227 #define HWIO_REO_R0_REO_STATUS_RING_MISC_INM(x, m)            \
25228                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MISC_ADDR(x), m)
25229 #define HWIO_REO_R0_REO_STATUS_RING_MISC_OUT(x, v)            \
25230                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MISC_ADDR(x),v)
25231 #define HWIO_REO_R0_REO_STATUS_RING_MISC_OUTM(x,m,v) \
25232                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MISC_IN(x))
25233 #define HWIO_REO_R0_REO_STATUS_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                   0x4000000
25234 #define HWIO_REO_R0_REO_STATUS_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                          26
25235 #define HWIO_REO_R0_REO_STATUS_RING_MISC_LOOP_CNT_BMSK                                                                  0x3c00000
25236 #define HWIO_REO_R0_REO_STATUS_RING_MISC_LOOP_CNT_SHFT                                                                         22
25237 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SPARE_CONTROL_BMSK                                                              0x3fc000
25238 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SPARE_CONTROL_SHFT                                                                    14
25239 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_SM_STATE2_BMSK                                                               0x3000
25240 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_SM_STATE2_SHFT                                                                   12
25241 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_SM_STATE1_BMSK                                                                0xf00
25242 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_SM_STATE1_SHFT                                                                    8
25243 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_IS_IDLE_BMSK                                                                   0x80
25244 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_IS_IDLE_SHFT                                                                      7
25245 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_ENABLE_BMSK                                                                    0x40
25246 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SRNG_ENABLE_SHFT                                                                       6
25247 #define HWIO_REO_R0_REO_STATUS_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                              0x20
25248 #define HWIO_REO_R0_REO_STATUS_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                 5
25249 #define HWIO_REO_R0_REO_STATUS_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                               0x10
25250 #define HWIO_REO_R0_REO_STATUS_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                  4
25251 #define HWIO_REO_R0_REO_STATUS_RING_MISC_MSI_SWAP_BIT_BMSK                                                                    0x8
25252 #define HWIO_REO_R0_REO_STATUS_RING_MISC_MSI_SWAP_BIT_SHFT                                                                      3
25253 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SECURITY_BIT_BMSK                                                                    0x4
25254 #define HWIO_REO_R0_REO_STATUS_RING_MISC_SECURITY_BIT_SHFT                                                                      2
25255 #define HWIO_REO_R0_REO_STATUS_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                 0x2
25256 #define HWIO_REO_R0_REO_STATUS_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                   1
25257 #define HWIO_REO_R0_REO_STATUS_RING_MISC_RING_ID_DISABLE_BMSK                                                                 0x1
25258 #define HWIO_REO_R0_REO_STATUS_RING_MISC_RING_ID_DISABLE_SHFT                                                                   0
25259 
25260 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ADDR(x)                                                                ((x) + 0xab4)
25261 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_PHYS(x)                                                                ((x) + 0xab4)
25262 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_OFFS                                                                   (0xab4)
25263 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_RMSK                                                                   0xffffffff
25264 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_POR                                                                    0x00000000
25265 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_POR_RMSK                                                               0xffffffff
25266 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ATTR                                                                                0x3
25267 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_IN(x)            \
25268                 in_dword(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ADDR(x))
25269 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_INM(x, m)            \
25270                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ADDR(x), m)
25271 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_OUT(x, v)            \
25272                 out_dword(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ADDR(x),v)
25273 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_OUTM(x,m,v) \
25274                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_IN(x))
25275 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                              0xffffffff
25276 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                       0
25277 
25278 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ADDR(x)                                                                ((x) + 0xab8)
25279 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_PHYS(x)                                                                ((x) + 0xab8)
25280 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_OFFS                                                                   (0xab8)
25281 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_RMSK                                                                         0xff
25282 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_POR                                                                    0x00000000
25283 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_POR_RMSK                                                               0xffffffff
25284 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ATTR                                                                                0x3
25285 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_IN(x)            \
25286                 in_dword(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ADDR(x))
25287 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_INM(x, m)            \
25288                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ADDR(x), m)
25289 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_OUT(x, v)            \
25290                 out_dword(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ADDR(x),v)
25291 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_OUTM(x,m,v) \
25292                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_IN(x))
25293 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                    0xff
25294 #define HWIO_REO_R0_REO_STATUS_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                       0
25295 
25296 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x)                                                         ((x) + 0xac4)
25297 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_PHYS(x)                                                         ((x) + 0xac4)
25298 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_OFFS                                                            (0xac4)
25299 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_RMSK                                                            0xffffffff
25300 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_POR                                                             0x00000000
25301 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_POR_RMSK                                                        0xffffffff
25302 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ATTR                                                                         0x3
25303 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_IN(x)            \
25304                 in_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x))
25305 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_INM(x, m)            \
25306                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x), m)
25307 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
25308                 out_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x),v)
25309 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
25310                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_IN(x))
25311 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                  0xffff0000
25312 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                          16
25313 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                              0x8000
25314 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                  15
25315 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                        0x7fff
25316 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                             0
25317 
25318 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x)                                                        ((x) + 0xac8)
25319 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_PHYS(x)                                                        ((x) + 0xac8)
25320 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_OFFS                                                           (0xac8)
25321 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_RMSK                                                           0xffffffff
25322 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_POR                                                            0x00000000
25323 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_POR_RMSK                                                       0xffffffff
25324 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_ATTR                                                                        0x1
25325 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_IN(x)            \
25326                 in_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x))
25327 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_INM(x, m)            \
25328                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x), m)
25329 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                             0xffff0000
25330 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                     16
25331 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                     0x8000
25332 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                         15
25333 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                  0x7fff
25334 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                       0
25335 
25336 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                      ((x) + 0xacc)
25337 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                      ((x) + 0xacc)
25338 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_OFFS                                                         (0xacc)
25339 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_RMSK                                                              0x3ff
25340 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_POR                                                          0x00000000
25341 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                     0xffffffff
25342 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ATTR                                                                      0x3
25343 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_IN(x)            \
25344                 in_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x))
25345 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
25346                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
25347 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
25348                 out_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
25349 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
25350                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_IN(x))
25351 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                            0x3ff
25352 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                0
25353 
25354 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR(x)                                                              ((x) + 0xae8)
25355 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_PHYS(x)                                                              ((x) + 0xae8)
25356 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_OFFS                                                                 (0xae8)
25357 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_RMSK                                                                 0xffffffff
25358 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_POR                                                                  0x00000000
25359 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_POR_RMSK                                                             0xffffffff
25360 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ATTR                                                                              0x3
25361 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_IN(x)            \
25362                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR(x))
25363 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_INM(x, m)            \
25364                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR(x), m)
25365 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_OUT(x, v)            \
25366                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR(x),v)
25367 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
25368                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_IN(x))
25369 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR_BMSK                                                            0xffffffff
25370 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                     0
25371 
25372 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR(x)                                                              ((x) + 0xaec)
25373 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_PHYS(x)                                                              ((x) + 0xaec)
25374 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_OFFS                                                                 (0xaec)
25375 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_RMSK                                                                      0x1ff
25376 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_POR                                                                  0x00000000
25377 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_POR_RMSK                                                             0xffffffff
25378 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ATTR                                                                              0x3
25379 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_IN(x)            \
25380                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR(x))
25381 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_INM(x, m)            \
25382                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR(x), m)
25383 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_OUT(x, v)            \
25384                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR(x),v)
25385 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
25386                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_IN(x))
25387 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                          0x100
25388 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                              8
25389 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                  0xff
25390 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                     0
25391 
25392 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ADDR(x)                                                                  ((x) + 0xaf0)
25393 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_PHYS(x)                                                                  ((x) + 0xaf0)
25394 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_OFFS                                                                     (0xaf0)
25395 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_RMSK                                                                     0xffffffff
25396 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_POR                                                                      0x00000000
25397 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_POR_RMSK                                                                 0xffffffff
25398 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ATTR                                                                                  0x3
25399 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_IN(x)            \
25400                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ADDR(x))
25401 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_INM(x, m)            \
25402                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ADDR(x), m)
25403 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_OUT(x, v)            \
25404                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ADDR(x),v)
25405 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_OUTM(x,m,v) \
25406                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_IN(x))
25407 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_VALUE_BMSK                                                               0xffffffff
25408 #define HWIO_REO_R0_REO_STATUS_RING_MSI1_DATA_VALUE_SHFT                                                                        0
25409 
25410 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                        ((x) + 0xaf4)
25411 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                        ((x) + 0xaf4)
25412 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_OFFS                                                           (0xaf4)
25413 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_RMSK                                                           0xffc0ffff
25414 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_POR                                                            0x00000000
25415 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                       0xffffffff
25416 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ATTR                                                                        0x3
25417 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_IN(x)            \
25418                 in_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x))
25419 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
25420                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
25421 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
25422                 out_dword(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
25423 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
25424                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_IN(x))
25425 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                0xff000000
25426 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                        24
25427 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                 0x800000
25428 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                       23
25429 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                               0x400000
25430 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                     22
25431 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                0xffff
25432 #define HWIO_REO_R0_REO_STATUS_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                     0
25433 
25434 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR(x)                                                              ((x) + 0xaf8)
25435 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_PHYS(x)                                                              ((x) + 0xaf8)
25436 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_OFFS                                                                 (0xaf8)
25437 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_RMSK                                                                 0xffffffff
25438 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_POR                                                                  0x00000000
25439 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_POR_RMSK                                                             0xffffffff
25440 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ATTR                                                                              0x3
25441 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_IN(x)            \
25442                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR(x))
25443 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_INM(x, m)            \
25444                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR(x), m)
25445 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_OUT(x, v)            \
25446                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR(x),v)
25447 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
25448                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_IN(x))
25449 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR_BMSK                                                            0xffffffff
25450 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                     0
25451 
25452 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR(x)                                                              ((x) + 0xafc)
25453 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_PHYS(x)                                                              ((x) + 0xafc)
25454 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_OFFS                                                                 (0xafc)
25455 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_RMSK                                                                      0x1ff
25456 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_POR                                                                  0x00000000
25457 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_POR_RMSK                                                             0xffffffff
25458 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ATTR                                                                              0x3
25459 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_IN(x)            \
25460                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR(x))
25461 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_INM(x, m)            \
25462                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR(x), m)
25463 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_OUT(x, v)            \
25464                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR(x),v)
25465 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
25466                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_IN(x))
25467 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                          0x100
25468 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                              8
25469 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                  0xff
25470 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                     0
25471 
25472 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ADDR(x)                                                                  ((x) + 0xb00)
25473 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_PHYS(x)                                                                  ((x) + 0xb00)
25474 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_OFFS                                                                     (0xb00)
25475 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_RMSK                                                                     0xffffffff
25476 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_POR                                                                      0x00000000
25477 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_POR_RMSK                                                                 0xffffffff
25478 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ATTR                                                                                  0x3
25479 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_IN(x)            \
25480                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ADDR(x))
25481 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_INM(x, m)            \
25482                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ADDR(x), m)
25483 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_OUT(x, v)            \
25484                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ADDR(x),v)
25485 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_OUTM(x,m,v) \
25486                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_IN(x))
25487 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_VALUE_BMSK                                                               0xffffffff
25488 #define HWIO_REO_R0_REO_STATUS_RING_MSI2_DATA_VALUE_SHFT                                                                        0
25489 
25490 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x)                                                            ((x) + 0xb10)
25491 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_PHYS(x)                                                            ((x) + 0xb10)
25492 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_OFFS                                                               (0xb10)
25493 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_RMSK                                                                   0xffff
25494 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_POR                                                                0x00000000
25495 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_POR_RMSK                                                           0xffffffff
25496 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ATTR                                                                            0x3
25497 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_IN(x)            \
25498                 in_dword(HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x))
25499 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_INM(x, m)            \
25500                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x), m)
25501 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
25502                 out_dword(HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x),v)
25503 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
25504                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_IN(x))
25505 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                0xffff
25506 #define HWIO_REO_R0_REO_STATUS_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                     0
25507 
25508 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_ADDR(x)                                                                     ((x) + 0xb14)
25509 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_PHYS(x)                                                                     ((x) + 0xb14)
25510 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_OFFS                                                                        (0xb14)
25511 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_RMSK                                                                        0xffff003f
25512 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_POR                                                                         0x00000000
25513 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_POR_RMSK                                                                    0xffffffff
25514 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_ATTR                                                                                     0x3
25515 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_IN(x)            \
25516                 in_dword(HWIO_REO_R0_REO_STATUS_RING_MISC_1_ADDR(x))
25517 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_INM(x, m)            \
25518                 in_dword_masked(HWIO_REO_R0_REO_STATUS_RING_MISC_1_ADDR(x), m)
25519 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_OUT(x, v)            \
25520                 out_dword(HWIO_REO_R0_REO_STATUS_RING_MISC_1_ADDR(x),v)
25521 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_OUTM(x,m,v) \
25522                 out_dword_masked_ns(HWIO_REO_R0_REO_STATUS_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO_STATUS_RING_MISC_1_IN(x))
25523 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                               0xffff0000
25524 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                       16
25525 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                      0x3f
25526 #define HWIO_REO_R0_REO_STATUS_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                         0
25527 
25528 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_ADDR(x)                                                                           ((x) + 0xb18)
25529 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_PHYS(x)                                                                           ((x) + 0xb18)
25530 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_OFFS                                                                              (0xb18)
25531 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_RMSK                                                                              0xffff3fff
25532 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_POR                                                                               0x03e80fa0
25533 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_POR_RMSK                                                                          0xffffffff
25534 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_ATTR                                                                                           0x3
25535 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_IN(x)            \
25536                 in_dword(HWIO_REO_R0_WATCHDOG_TIMEOUT_ADDR(x))
25537 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_INM(x, m)            \
25538                 in_dword_masked(HWIO_REO_R0_WATCHDOG_TIMEOUT_ADDR(x), m)
25539 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_OUT(x, v)            \
25540                 out_dword(HWIO_REO_R0_WATCHDOG_TIMEOUT_ADDR(x),v)
25541 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_OUTM(x,m,v) \
25542                 out_dword_masked_ns(HWIO_REO_R0_WATCHDOG_TIMEOUT_ADDR(x),m,v,HWIO_REO_R0_WATCHDOG_TIMEOUT_IN(x))
25543 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_WARNING_TIMEOUT_BMSK                                                              0xffff0000
25544 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_WARNING_TIMEOUT_SHFT                                                                      16
25545 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_BMSK                                                                 0x3000
25546 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_RESOLUTION_UNITS_SHFT                                                                     12
25547 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_ERROR_TIMEOUT_BMSK                                                                     0xfff
25548 #define HWIO_REO_R0_WATCHDOG_TIMEOUT_ERROR_TIMEOUT_SHFT                                                                         0
25549 
25550 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_ADDR(x)                                                                    ((x) + 0xb1c)
25551 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_PHYS(x)                                                                    ((x) + 0xb1c)
25552 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_OFFS                                                                       (0xb1c)
25553 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_RMSK                                                                           0x3e7f
25554 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_POR                                                                        0x00000000
25555 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_POR_RMSK                                                                   0xffffffff
25556 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_ATTR                                                                                    0x1
25557 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_IN(x)            \
25558                 in_dword(HWIO_REO_R0_WATCHDOG_WARNING_STATUS_ADDR(x))
25559 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_INM(x, m)            \
25560                 in_dword_masked(HWIO_REO_R0_WATCHDOG_WARNING_STATUS_ADDR(x), m)
25561 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2PPE1_RING_BACK_PRESSURE_BMSK                                               0x2000
25562 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2PPE1_RING_BACK_PRESSURE_SHFT                                                   13
25563 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2PPE_RING_BACK_PRESSURE_BMSK                                                0x1000
25564 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2PPE_RING_BACK_PRESSURE_SHFT                                                    12
25565 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO_RELEASE_RING_BACK_PRESSURE_BMSK                                             0x800
25566 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO_RELEASE_RING_BACK_PRESSURE_SHFT                                                11
25567 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO_STATUS_RING_BACK_PRESSURE_BMSK                                              0x400
25568 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO_STATUS_RING_BACK_PRESSURE_SHFT                                                 10
25569 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2FW_RING_BACK_PRESSURE_BMSK                                                  0x200
25570 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2FW_RING_BACK_PRESSURE_SHFT                                                      9
25571 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW6_RING_BACK_PRESSURE_BMSK                                                  0x40
25572 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW6_RING_BACK_PRESSURE_SHFT                                                     6
25573 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW5_RING_BACK_PRESSURE_BMSK                                                  0x20
25574 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW5_RING_BACK_PRESSURE_SHFT                                                     5
25575 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW4_RING_BACK_PRESSURE_BMSK                                                  0x10
25576 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW4_RING_BACK_PRESSURE_SHFT                                                     4
25577 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW3_RING_BACK_PRESSURE_BMSK                                                   0x8
25578 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW3_RING_BACK_PRESSURE_SHFT                                                     3
25579 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW2_RING_BACK_PRESSURE_BMSK                                                   0x4
25580 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW2_RING_BACK_PRESSURE_SHFT                                                     2
25581 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW1_RING_BACK_PRESSURE_BMSK                                                   0x2
25582 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW1_RING_BACK_PRESSURE_SHFT                                                     1
25583 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW0_RING_BACK_PRESSURE_BMSK                                                   0x1
25584 #define HWIO_REO_R0_WATCHDOG_WARNING_STATUS_REO2SW0_RING_BACK_PRESSURE_SHFT                                                     0
25585 
25586 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ADDR(x)                                                                ((x) + 0xb20)
25587 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_PHYS(x)                                                                ((x) + 0xb20)
25588 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_OFFS                                                                   (0xb20)
25589 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_RMSK                                                                   0xffffffff
25590 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_POR                                                                    0x00000000
25591 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_POR_RMSK                                                               0xffffffff
25592 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ATTR                                                                                0x1
25593 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_IN(x)            \
25594                 in_dword(HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ADDR(x))
25595 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_INM(x, m)            \
25596                 in_dword_masked(HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ADDR(x), m)
25597 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ERROR_DATA_BMSK                                                        0xffffffff
25598 #define HWIO_REO_R0_INTERRUPT_DATA_CAPTURE_IX_0_ERROR_DATA_SHFT                                                                 0
25599 
25600 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ADDR(x)                                                                         ((x) + 0xb24)
25601 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_PHYS(x)                                                                         ((x) + 0xb24)
25602 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_OFFS                                                                            (0xb24)
25603 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_RMSK                                                                                 0x1ff
25604 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_POR                                                                             0x0000002d
25605 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_POR_RMSK                                                                        0xffffffff
25606 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ATTR                                                                                         0x3
25607 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_IN(x)            \
25608                 in_dword(HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ADDR(x))
25609 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_INM(x, m)            \
25610                 in_dword_masked(HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ADDR(x), m)
25611 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_OUT(x, v)            \
25612                 out_dword(HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ADDR(x),v)
25613 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_OUTM(x,m,v) \
25614                 out_dword_masked_ns(HWIO_REO_R0_MSDU_BUF_COUNT_CFG_ADDR(x),m,v,HWIO_REO_R0_MSDU_BUF_COUNT_CFG_IN(x))
25615 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_THRESHOLD_BUF_COUNT_BMSK                                                             0x1fe
25616 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_THRESHOLD_BUF_COUNT_SHFT                                                                 1
25617 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_DROP_EN_BMSK                                                                           0x1
25618 #define HWIO_REO_R0_MSDU_BUF_COUNT_CFG_DROP_EN_SHFT                                                                             0
25619 
25620 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_ADDR(x)                                                                       ((x) + 0xb28)
25621 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_PHYS(x)                                                                       ((x) + 0xb28)
25622 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_OFFS                                                                          (0xb28)
25623 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_RMSK                                                                          0xffffffff
25624 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_POR                                                                           0x000186a0
25625 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_POR_RMSK                                                                      0xffffffff
25626 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_ATTR                                                                                       0x3
25627 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_IN(x)            \
25628                 in_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_0_ADDR(x))
25629 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_INM(x, m)            \
25630                 in_dword_masked(HWIO_REO_R0_AGING_THRESHOLD_IX_0_ADDR(x), m)
25631 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_OUT(x, v)            \
25632                 out_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_0_ADDR(x),v)
25633 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_OUTM(x,m,v) \
25634                 out_dword_masked_ns(HWIO_REO_R0_AGING_THRESHOLD_IX_0_ADDR(x),m,v,HWIO_REO_R0_AGING_THRESHOLD_IX_0_IN(x))
25635 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_AGING_THRESHOLD_AC0_BMSK                                                      0xffffffff
25636 #define HWIO_REO_R0_AGING_THRESHOLD_IX_0_AGING_THRESHOLD_AC0_SHFT                                                               0
25637 
25638 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_ADDR(x)                                                                       ((x) + 0xb2c)
25639 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_PHYS(x)                                                                       ((x) + 0xb2c)
25640 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_OFFS                                                                          (0xb2c)
25641 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_RMSK                                                                          0xffffffff
25642 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_POR                                                                           0x000186a0
25643 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_POR_RMSK                                                                      0xffffffff
25644 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_ATTR                                                                                       0x3
25645 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_IN(x)            \
25646                 in_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_1_ADDR(x))
25647 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_INM(x, m)            \
25648                 in_dword_masked(HWIO_REO_R0_AGING_THRESHOLD_IX_1_ADDR(x), m)
25649 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_OUT(x, v)            \
25650                 out_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_1_ADDR(x),v)
25651 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_OUTM(x,m,v) \
25652                 out_dword_masked_ns(HWIO_REO_R0_AGING_THRESHOLD_IX_1_ADDR(x),m,v,HWIO_REO_R0_AGING_THRESHOLD_IX_1_IN(x))
25653 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_AGING_THRESHOLD_AC1_BMSK                                                      0xffffffff
25654 #define HWIO_REO_R0_AGING_THRESHOLD_IX_1_AGING_THRESHOLD_AC1_SHFT                                                               0
25655 
25656 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_ADDR(x)                                                                       ((x) + 0xb30)
25657 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_PHYS(x)                                                                       ((x) + 0xb30)
25658 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_OFFS                                                                          (0xb30)
25659 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_RMSK                                                                          0xffffffff
25660 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_POR                                                                           0x00009c40
25661 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_POR_RMSK                                                                      0xffffffff
25662 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_ATTR                                                                                       0x3
25663 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_IN(x)            \
25664                 in_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_2_ADDR(x))
25665 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_INM(x, m)            \
25666                 in_dword_masked(HWIO_REO_R0_AGING_THRESHOLD_IX_2_ADDR(x), m)
25667 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_OUT(x, v)            \
25668                 out_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_2_ADDR(x),v)
25669 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_OUTM(x,m,v) \
25670                 out_dword_masked_ns(HWIO_REO_R0_AGING_THRESHOLD_IX_2_ADDR(x),m,v,HWIO_REO_R0_AGING_THRESHOLD_IX_2_IN(x))
25671 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_AGING_THRESHOLD_AC2_BMSK                                                      0xffffffff
25672 #define HWIO_REO_R0_AGING_THRESHOLD_IX_2_AGING_THRESHOLD_AC2_SHFT                                                               0
25673 
25674 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_ADDR(x)                                                                       ((x) + 0xb34)
25675 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_PHYS(x)                                                                       ((x) + 0xb34)
25676 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_OFFS                                                                          (0xb34)
25677 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_RMSK                                                                          0xffffffff
25678 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_POR                                                                           0x00009c40
25679 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_POR_RMSK                                                                      0xffffffff
25680 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_ATTR                                                                                       0x3
25681 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_IN(x)            \
25682                 in_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_3_ADDR(x))
25683 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_INM(x, m)            \
25684                 in_dword_masked(HWIO_REO_R0_AGING_THRESHOLD_IX_3_ADDR(x), m)
25685 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_OUT(x, v)            \
25686                 out_dword(HWIO_REO_R0_AGING_THRESHOLD_IX_3_ADDR(x),v)
25687 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_OUTM(x,m,v) \
25688                 out_dword_masked_ns(HWIO_REO_R0_AGING_THRESHOLD_IX_3_ADDR(x),m,v,HWIO_REO_R0_AGING_THRESHOLD_IX_3_IN(x))
25689 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_AGING_THRESHOLD_AC3_BMSK                                                      0xffffffff
25690 #define HWIO_REO_R0_AGING_THRESHOLD_IX_3_AGING_THRESHOLD_AC3_SHFT                                                               0
25691 
25692 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_ADDR(x)                                                                 ((x) + 0xb38)
25693 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_PHYS(x)                                                                 ((x) + 0xb38)
25694 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_OFFS                                                                    (0xb38)
25695 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_RMSK                                                                    0xffffffff
25696 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_POR                                                                     0x00000000
25697 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_POR_RMSK                                                                0xffffffff
25698 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_ATTR                                                                                 0x1
25699 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_IN(x)            \
25700                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_ADDR(x))
25701 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_INM(x, m)            \
25702                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_ADDR(x), m)
25703 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_AGING_HEADPTR_LO_BITS_BMSK                                              0xffffffff
25704 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_0_AGING_HEADPTR_LO_BITS_SHFT                                                       0
25705 
25706 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_ADDR(x)                                                                 ((x) + 0xb3c)
25707 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_PHYS(x)                                                                 ((x) + 0xb3c)
25708 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_OFFS                                                                    (0xb3c)
25709 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_RMSK                                                                          0xff
25710 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_POR                                                                     0x00000000
25711 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_POR_RMSK                                                                0xffffffff
25712 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_ATTR                                                                                 0x1
25713 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_IN(x)            \
25714                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_ADDR(x))
25715 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_INM(x, m)            \
25716                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_ADDR(x), m)
25717 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_AGING_HEADPTR_HI_BITS_BMSK                                                    0xff
25718 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_0_AGING_HEADPTR_HI_BITS_SHFT                                                       0
25719 
25720 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_ADDR(x)                                                                 ((x) + 0xb40)
25721 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_PHYS(x)                                                                 ((x) + 0xb40)
25722 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_OFFS                                                                    (0xb40)
25723 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_RMSK                                                                    0xffffffff
25724 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_POR                                                                     0x00000000
25725 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_POR_RMSK                                                                0xffffffff
25726 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_ATTR                                                                                 0x1
25727 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_IN(x)            \
25728                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_ADDR(x))
25729 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_INM(x, m)            \
25730                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_ADDR(x), m)
25731 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_AGING_TAILPTR_LO_BITS_BMSK                                              0xffffffff
25732 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_0_AGING_TAILPTR_LO_BITS_SHFT                                                       0
25733 
25734 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_ADDR(x)                                                                 ((x) + 0xb44)
25735 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_PHYS(x)                                                                 ((x) + 0xb44)
25736 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_OFFS                                                                    (0xb44)
25737 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_RMSK                                                                          0xff
25738 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_POR                                                                     0x00000000
25739 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_POR_RMSK                                                                0xffffffff
25740 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_ATTR                                                                                 0x1
25741 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_IN(x)            \
25742                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_ADDR(x))
25743 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_INM(x, m)            \
25744                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_ADDR(x), m)
25745 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_AGING_TAILPTR_HI_BITS_BMSK                                                    0xff
25746 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_0_AGING_TAILPTR_HI_BITS_SHFT                                                       0
25747 
25748 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_ADDR(x)                                                                 ((x) + 0xb48)
25749 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_PHYS(x)                                                                 ((x) + 0xb48)
25750 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_OFFS                                                                    (0xb48)
25751 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_RMSK                                                                    0xffffffff
25752 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_POR                                                                     0x00000000
25753 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_POR_RMSK                                                                0xffffffff
25754 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_ATTR                                                                                 0x1
25755 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_IN(x)            \
25756                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_ADDR(x))
25757 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_INM(x, m)            \
25758                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_ADDR(x), m)
25759 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_AGING_HEADPTR_LO_BITS_BMSK                                              0xffffffff
25760 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_1_AGING_HEADPTR_LO_BITS_SHFT                                                       0
25761 
25762 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_ADDR(x)                                                                 ((x) + 0xb4c)
25763 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_PHYS(x)                                                                 ((x) + 0xb4c)
25764 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_OFFS                                                                    (0xb4c)
25765 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_RMSK                                                                          0xff
25766 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_POR                                                                     0x00000000
25767 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_POR_RMSK                                                                0xffffffff
25768 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_ATTR                                                                                 0x1
25769 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_IN(x)            \
25770                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_ADDR(x))
25771 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_INM(x, m)            \
25772                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_ADDR(x), m)
25773 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_AGING_HEADPTR_HI_BITS_BMSK                                                    0xff
25774 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_1_AGING_HEADPTR_HI_BITS_SHFT                                                       0
25775 
25776 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_ADDR(x)                                                                 ((x) + 0xb50)
25777 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_PHYS(x)                                                                 ((x) + 0xb50)
25778 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_OFFS                                                                    (0xb50)
25779 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_RMSK                                                                    0xffffffff
25780 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_POR                                                                     0x00000000
25781 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_POR_RMSK                                                                0xffffffff
25782 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_ATTR                                                                                 0x1
25783 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_IN(x)            \
25784                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_ADDR(x))
25785 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_INM(x, m)            \
25786                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_ADDR(x), m)
25787 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_AGING_TAILPTR_LO_BITS_BMSK                                              0xffffffff
25788 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_1_AGING_TAILPTR_LO_BITS_SHFT                                                       0
25789 
25790 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_ADDR(x)                                                                 ((x) + 0xb54)
25791 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_PHYS(x)                                                                 ((x) + 0xb54)
25792 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_OFFS                                                                    (0xb54)
25793 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_RMSK                                                                          0xff
25794 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_POR                                                                     0x00000000
25795 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_POR_RMSK                                                                0xffffffff
25796 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_ATTR                                                                                 0x1
25797 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_IN(x)            \
25798                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_ADDR(x))
25799 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_INM(x, m)            \
25800                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_ADDR(x), m)
25801 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_AGING_TAILPTR_HI_BITS_BMSK                                                    0xff
25802 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_1_AGING_TAILPTR_HI_BITS_SHFT                                                       0
25803 
25804 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_ADDR(x)                                                                 ((x) + 0xb58)
25805 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_PHYS(x)                                                                 ((x) + 0xb58)
25806 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_OFFS                                                                    (0xb58)
25807 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_RMSK                                                                    0xffffffff
25808 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_POR                                                                     0x00000000
25809 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_POR_RMSK                                                                0xffffffff
25810 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_ATTR                                                                                 0x1
25811 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_IN(x)            \
25812                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_ADDR(x))
25813 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_INM(x, m)            \
25814                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_ADDR(x), m)
25815 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_AGING_HEADPTR_LO_BITS_BMSK                                              0xffffffff
25816 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_2_AGING_HEADPTR_LO_BITS_SHFT                                                       0
25817 
25818 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_ADDR(x)                                                                 ((x) + 0xb5c)
25819 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_PHYS(x)                                                                 ((x) + 0xb5c)
25820 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_OFFS                                                                    (0xb5c)
25821 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_RMSK                                                                          0xff
25822 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_POR                                                                     0x00000000
25823 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_POR_RMSK                                                                0xffffffff
25824 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_ATTR                                                                                 0x1
25825 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_IN(x)            \
25826                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_ADDR(x))
25827 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_INM(x, m)            \
25828                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_ADDR(x), m)
25829 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_AGING_HEADPTR_HI_BITS_BMSK                                                    0xff
25830 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_2_AGING_HEADPTR_HI_BITS_SHFT                                                       0
25831 
25832 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_ADDR(x)                                                                 ((x) + 0xb60)
25833 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_PHYS(x)                                                                 ((x) + 0xb60)
25834 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_OFFS                                                                    (0xb60)
25835 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_RMSK                                                                    0xffffffff
25836 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_POR                                                                     0x00000000
25837 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_POR_RMSK                                                                0xffffffff
25838 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_ATTR                                                                                 0x1
25839 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_IN(x)            \
25840                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_ADDR(x))
25841 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_INM(x, m)            \
25842                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_ADDR(x), m)
25843 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_AGING_TAILPTR_LO_BITS_BMSK                                              0xffffffff
25844 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_2_AGING_TAILPTR_LO_BITS_SHFT                                                       0
25845 
25846 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_ADDR(x)                                                                 ((x) + 0xb64)
25847 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_PHYS(x)                                                                 ((x) + 0xb64)
25848 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_OFFS                                                                    (0xb64)
25849 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_RMSK                                                                          0xff
25850 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_POR                                                                     0x00000000
25851 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_POR_RMSK                                                                0xffffffff
25852 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_ATTR                                                                                 0x1
25853 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_IN(x)            \
25854                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_ADDR(x))
25855 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_INM(x, m)            \
25856                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_ADDR(x), m)
25857 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_AGING_TAILPTR_HI_BITS_BMSK                                                    0xff
25858 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_2_AGING_TAILPTR_HI_BITS_SHFT                                                       0
25859 
25860 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_ADDR(x)                                                                 ((x) + 0xb68)
25861 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_PHYS(x)                                                                 ((x) + 0xb68)
25862 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_OFFS                                                                    (0xb68)
25863 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_RMSK                                                                    0xffffffff
25864 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_POR                                                                     0x00000000
25865 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_POR_RMSK                                                                0xffffffff
25866 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_ATTR                                                                                 0x1
25867 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_IN(x)            \
25868                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_ADDR(x))
25869 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_INM(x, m)            \
25870                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_ADDR(x), m)
25871 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_AGING_HEADPTR_LO_BITS_BMSK                                              0xffffffff
25872 #define HWIO_REO_R0_AGING_LINK_HEADPTR_LO_IX_3_AGING_HEADPTR_LO_BITS_SHFT                                                       0
25873 
25874 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_ADDR(x)                                                                 ((x) + 0xb6c)
25875 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_PHYS(x)                                                                 ((x) + 0xb6c)
25876 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_OFFS                                                                    (0xb6c)
25877 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_RMSK                                                                          0xff
25878 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_POR                                                                     0x00000000
25879 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_POR_RMSK                                                                0xffffffff
25880 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_ATTR                                                                                 0x1
25881 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_IN(x)            \
25882                 in_dword(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_ADDR(x))
25883 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_INM(x, m)            \
25884                 in_dword_masked(HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_ADDR(x), m)
25885 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_AGING_HEADPTR_HI_BITS_BMSK                                                    0xff
25886 #define HWIO_REO_R0_AGING_LINK_HEADPTR_HI_IX_3_AGING_HEADPTR_HI_BITS_SHFT                                                       0
25887 
25888 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_ADDR(x)                                                                 ((x) + 0xb70)
25889 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_PHYS(x)                                                                 ((x) + 0xb70)
25890 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_OFFS                                                                    (0xb70)
25891 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_RMSK                                                                    0xffffffff
25892 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_POR                                                                     0x00000000
25893 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_POR_RMSK                                                                0xffffffff
25894 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_ATTR                                                                                 0x1
25895 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_IN(x)            \
25896                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_ADDR(x))
25897 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_INM(x, m)            \
25898                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_ADDR(x), m)
25899 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_AGING_TAILPTR_LO_BITS_BMSK                                              0xffffffff
25900 #define HWIO_REO_R0_AGING_LINK_TAILPTR_LO_IX_3_AGING_TAILPTR_LO_BITS_SHFT                                                       0
25901 
25902 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_ADDR(x)                                                                 ((x) + 0xb74)
25903 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_PHYS(x)                                                                 ((x) + 0xb74)
25904 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_OFFS                                                                    (0xb74)
25905 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_RMSK                                                                          0xff
25906 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_POR                                                                     0x00000000
25907 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_POR_RMSK                                                                0xffffffff
25908 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_ATTR                                                                                 0x1
25909 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_IN(x)            \
25910                 in_dword(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_ADDR(x))
25911 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_INM(x, m)            \
25912                 in_dword_masked(HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_ADDR(x), m)
25913 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_AGING_TAILPTR_HI_BITS_BMSK                                                    0xff
25914 #define HWIO_REO_R0_AGING_LINK_TAILPTR_HI_IX_3_AGING_TAILPTR_HI_BITS_SHFT                                                       0
25915 
25916 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_ADDR(x)                                                                      ((x) + 0xb78)
25917 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_PHYS(x)                                                                      ((x) + 0xb78)
25918 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_OFFS                                                                         (0xb78)
25919 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_RMSK                                                                             0xffff
25920 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_POR                                                                          0x00000000
25921 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_POR_RMSK                                                                     0xffffffff
25922 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_ATTR                                                                                      0x1
25923 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_IN(x)            \
25924                 in_dword(HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_ADDR(x))
25925 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_INM(x, m)            \
25926                 in_dword_masked(HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_ADDR(x), m)
25927 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_AGING_NUM_QUEUES_AC0_BMSK                                                        0xffff
25928 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_0_AGING_NUM_QUEUES_AC0_SHFT                                                             0
25929 
25930 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_ADDR(x)                                                                      ((x) + 0xb7c)
25931 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_PHYS(x)                                                                      ((x) + 0xb7c)
25932 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_OFFS                                                                         (0xb7c)
25933 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_RMSK                                                                             0xffff
25934 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_POR                                                                          0x00000000
25935 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_POR_RMSK                                                                     0xffffffff
25936 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_ATTR                                                                                      0x1
25937 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_IN(x)            \
25938                 in_dword(HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_ADDR(x))
25939 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_INM(x, m)            \
25940                 in_dword_masked(HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_ADDR(x), m)
25941 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_AGING_NUM_QUEUES_AC1_BMSK                                                        0xffff
25942 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_1_AGING_NUM_QUEUES_AC1_SHFT                                                             0
25943 
25944 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_ADDR(x)                                                                      ((x) + 0xb80)
25945 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_PHYS(x)                                                                      ((x) + 0xb80)
25946 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_OFFS                                                                         (0xb80)
25947 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_RMSK                                                                             0xffff
25948 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_POR                                                                          0x00000000
25949 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_POR_RMSK                                                                     0xffffffff
25950 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_ATTR                                                                                      0x1
25951 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_IN(x)            \
25952                 in_dword(HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_ADDR(x))
25953 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_INM(x, m)            \
25954                 in_dword_masked(HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_ADDR(x), m)
25955 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_AGING_NUM_QUEUES_AC2_BMSK                                                        0xffff
25956 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_2_AGING_NUM_QUEUES_AC2_SHFT                                                             0
25957 
25958 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_ADDR(x)                                                                      ((x) + 0xb84)
25959 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_PHYS(x)                                                                      ((x) + 0xb84)
25960 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_OFFS                                                                         (0xb84)
25961 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_RMSK                                                                             0xffff
25962 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_POR                                                                          0x00000000
25963 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_POR_RMSK                                                                     0xffffffff
25964 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_ATTR                                                                                      0x1
25965 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_IN(x)            \
25966                 in_dword(HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_ADDR(x))
25967 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_INM(x, m)            \
25968                 in_dword_masked(HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_ADDR(x), m)
25969 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_AGING_NUM_QUEUES_AC3_BMSK                                                        0xffff
25970 #define HWIO_REO_R0_AGING_NUM_QUEUES_IX_3_AGING_NUM_QUEUES_AC3_SHFT                                                             0
25971 
25972 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_ADDR(x)                                                                       ((x) + 0xb88)
25973 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_PHYS(x)                                                                       ((x) + 0xb88)
25974 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_OFFS                                                                          (0xb88)
25975 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_RMSK                                                                          0xffffffff
25976 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_POR                                                                           0x00000000
25977 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_POR_RMSK                                                                      0xffffffff
25978 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_ATTR                                                                                       0x1
25979 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_IN(x)            \
25980                 in_dword(HWIO_REO_R0_AGING_TIMESTAMP_IX_0_ADDR(x))
25981 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_INM(x, m)            \
25982                 in_dword_masked(HWIO_REO_R0_AGING_TIMESTAMP_IX_0_ADDR(x), m)
25983 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_AGING_TIMESTAMP_AC0_BMSK                                                      0xffffffff
25984 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_0_AGING_TIMESTAMP_AC0_SHFT                                                               0
25985 
25986 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_ADDR(x)                                                                       ((x) + 0xb8c)
25987 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_PHYS(x)                                                                       ((x) + 0xb8c)
25988 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_OFFS                                                                          (0xb8c)
25989 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_RMSK                                                                          0xffffffff
25990 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_POR                                                                           0x00000000
25991 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_POR_RMSK                                                                      0xffffffff
25992 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_ATTR                                                                                       0x1
25993 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_IN(x)            \
25994                 in_dword(HWIO_REO_R0_AGING_TIMESTAMP_IX_1_ADDR(x))
25995 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_INM(x, m)            \
25996                 in_dword_masked(HWIO_REO_R0_AGING_TIMESTAMP_IX_1_ADDR(x), m)
25997 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_AGING_TIMESTAMP_AC1_BMSK                                                      0xffffffff
25998 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_1_AGING_TIMESTAMP_AC1_SHFT                                                               0
25999 
26000 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_ADDR(x)                                                                       ((x) + 0xb90)
26001 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_PHYS(x)                                                                       ((x) + 0xb90)
26002 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_OFFS                                                                          (0xb90)
26003 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_RMSK                                                                          0xffffffff
26004 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_POR                                                                           0x00000000
26005 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_POR_RMSK                                                                      0xffffffff
26006 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_ATTR                                                                                       0x1
26007 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_IN(x)            \
26008                 in_dword(HWIO_REO_R0_AGING_TIMESTAMP_IX_2_ADDR(x))
26009 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_INM(x, m)            \
26010                 in_dword_masked(HWIO_REO_R0_AGING_TIMESTAMP_IX_2_ADDR(x), m)
26011 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_AGING_TIMESTAMP_AC2_BMSK                                                      0xffffffff
26012 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_2_AGING_TIMESTAMP_AC2_SHFT                                                               0
26013 
26014 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_ADDR(x)                                                                       ((x) + 0xb94)
26015 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_PHYS(x)                                                                       ((x) + 0xb94)
26016 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_OFFS                                                                          (0xb94)
26017 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_RMSK                                                                          0xffffffff
26018 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_POR                                                                           0x00000000
26019 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_POR_RMSK                                                                      0xffffffff
26020 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_ATTR                                                                                       0x1
26021 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_IN(x)            \
26022                 in_dword(HWIO_REO_R0_AGING_TIMESTAMP_IX_3_ADDR(x))
26023 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_INM(x, m)            \
26024                 in_dword_masked(HWIO_REO_R0_AGING_TIMESTAMP_IX_3_ADDR(x), m)
26025 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_AGING_TIMESTAMP_AC3_BMSK                                                      0xffffffff
26026 #define HWIO_REO_R0_AGING_TIMESTAMP_IX_3_AGING_TIMESTAMP_AC3_SHFT                                                               0
26027 
26028 #define HWIO_REO_R0_AGING_CONTROL_ADDR(x)                                                                              ((x) + 0xb98)
26029 #define HWIO_REO_R0_AGING_CONTROL_PHYS(x)                                                                              ((x) + 0xb98)
26030 #define HWIO_REO_R0_AGING_CONTROL_OFFS                                                                                 (0xb98)
26031 #define HWIO_REO_R0_AGING_CONTROL_RMSK                                                                                       0x1f
26032 #define HWIO_REO_R0_AGING_CONTROL_POR                                                                                  0x00000000
26033 #define HWIO_REO_R0_AGING_CONTROL_POR_RMSK                                                                             0xffffffff
26034 #define HWIO_REO_R0_AGING_CONTROL_ATTR                                                                                              0x3
26035 #define HWIO_REO_R0_AGING_CONTROL_IN(x)            \
26036                 in_dword(HWIO_REO_R0_AGING_CONTROL_ADDR(x))
26037 #define HWIO_REO_R0_AGING_CONTROL_INM(x, m)            \
26038                 in_dword_masked(HWIO_REO_R0_AGING_CONTROL_ADDR(x), m)
26039 #define HWIO_REO_R0_AGING_CONTROL_OUT(x, v)            \
26040                 out_dword(HWIO_REO_R0_AGING_CONTROL_ADDR(x),v)
26041 #define HWIO_REO_R0_AGING_CONTROL_OUTM(x,m,v) \
26042                 out_dword_masked_ns(HWIO_REO_R0_AGING_CONTROL_ADDR(x),m,v,HWIO_REO_R0_AGING_CONTROL_IN(x))
26043 #define HWIO_REO_R0_AGING_CONTROL_PERMPDU_UPDATE_THRESHOLD_BMSK                                                              0x1f
26044 #define HWIO_REO_R0_AGING_CONTROL_PERMPDU_UPDATE_THRESHOLD_SHFT                                                                 0
26045 
26046 #define HWIO_REO_R0_MISC_CTL_ADDR(x)                                                                                   ((x) + 0xb9c)
26047 #define HWIO_REO_R0_MISC_CTL_PHYS(x)                                                                                   ((x) + 0xb9c)
26048 #define HWIO_REO_R0_MISC_CTL_OFFS                                                                                      (0xb9c)
26049 #define HWIO_REO_R0_MISC_CTL_RMSK                                                                                      0x3fffffff
26050 #define HWIO_REO_R0_MISC_CTL_POR                                                                                       0x0cac0008
26051 #define HWIO_REO_R0_MISC_CTL_POR_RMSK                                                                                  0xffffffff
26052 #define HWIO_REO_R0_MISC_CTL_ATTR                                                                                                   0x3
26053 #define HWIO_REO_R0_MISC_CTL_IN(x)            \
26054                 in_dword(HWIO_REO_R0_MISC_CTL_ADDR(x))
26055 #define HWIO_REO_R0_MISC_CTL_INM(x, m)            \
26056                 in_dword_masked(HWIO_REO_R0_MISC_CTL_ADDR(x), m)
26057 #define HWIO_REO_R0_MISC_CTL_OUT(x, v)            \
26058                 out_dword(HWIO_REO_R0_MISC_CTL_ADDR(x),v)
26059 #define HWIO_REO_R0_MISC_CTL_OUTM(x,m,v) \
26060                 out_dword_masked_ns(HWIO_REO_R0_MISC_CTL_ADDR(x),m,v,HWIO_REO_R0_MISC_CTL_IN(x))
26061 #define HWIO_REO_R0_MISC_CTL_WCSS_INDICATION_BMSK                                                                      0x20000000
26062 #define HWIO_REO_R0_MISC_CTL_WCSS_INDICATION_SHFT                                                                              29
26063 #define HWIO_REO_R0_MISC_CTL_SOFT_REORDER_DEST_RING_BMSK                                                               0x1e000000
26064 #define HWIO_REO_R0_MISC_CTL_SOFT_REORDER_DEST_RING_SHFT                                                                       25
26065 #define HWIO_REO_R0_MISC_CTL_BAR_DEST_RING_BMSK                                                                         0x1e00000
26066 #define HWIO_REO_R0_MISC_CTL_BAR_DEST_RING_SHFT                                                                                21
26067 #define HWIO_REO_R0_MISC_CTL_FRAGMENT_DEST_RING_BMSK                                                                     0x1e0000
26068 #define HWIO_REO_R0_MISC_CTL_FRAGMENT_DEST_RING_SHFT                                                                           17
26069 #define HWIO_REO_R0_MISC_CTL_CACHE_FLUSH_Q_DESC_ONLY_BMSK                                                                 0x10000
26070 #define HWIO_REO_R0_MISC_CTL_CACHE_FLUSH_Q_DESC_ONLY_SHFT                                                                      16
26071 #define HWIO_REO_R0_MISC_CTL_MSI_ENABLE_CHK_BIT_BMSK                                                                       0x8000
26072 #define HWIO_REO_R0_MISC_CTL_MSI_ENABLE_CHK_BIT_SHFT                                                                           15
26073 #define HWIO_REO_R0_MISC_CTL_SPARE_CONTROL_BMSK                                                                            0x7fff
26074 #define HWIO_REO_R0_MISC_CTL_SPARE_CONTROL_SHFT                                                                                 0
26075 
26076 #define HWIO_REO_R0_MISC_CTL_2_ADDR(x)                                                                                 ((x) + 0xba0)
26077 #define HWIO_REO_R0_MISC_CTL_2_PHYS(x)                                                                                 ((x) + 0xba0)
26078 #define HWIO_REO_R0_MISC_CTL_2_OFFS                                                                                    (0xba0)
26079 #define HWIO_REO_R0_MISC_CTL_2_RMSK                                                                                     0xfffffff
26080 #define HWIO_REO_R0_MISC_CTL_2_POR                                                                                     0x00000000
26081 #define HWIO_REO_R0_MISC_CTL_2_POR_RMSK                                                                                0xffffffff
26082 #define HWIO_REO_R0_MISC_CTL_2_ATTR                                                                                                 0x3
26083 #define HWIO_REO_R0_MISC_CTL_2_IN(x)            \
26084                 in_dword(HWIO_REO_R0_MISC_CTL_2_ADDR(x))
26085 #define HWIO_REO_R0_MISC_CTL_2_INM(x, m)            \
26086                 in_dword_masked(HWIO_REO_R0_MISC_CTL_2_ADDR(x), m)
26087 #define HWIO_REO_R0_MISC_CTL_2_OUT(x, v)            \
26088                 out_dword(HWIO_REO_R0_MISC_CTL_2_ADDR(x),v)
26089 #define HWIO_REO_R0_MISC_CTL_2_OUTM(x,m,v) \
26090                 out_dword_masked_ns(HWIO_REO_R0_MISC_CTL_2_ADDR(x),m,v,HWIO_REO_R0_MISC_CTL_2_IN(x))
26091 #define HWIO_REO_R0_MISC_CTL_2_REO2PPE1_RING_PRIORITY_BMSK                                                              0xc000000
26092 #define HWIO_REO_R0_MISC_CTL_2_REO2PPE1_RING_PRIORITY_SHFT                                                                     26
26093 #define HWIO_REO_R0_MISC_CTL_2_REO2PPE_RING_PRIORITY_BMSK                                                               0x3000000
26094 #define HWIO_REO_R0_MISC_CTL_2_REO2PPE_RING_PRIORITY_SHFT                                                                      24
26095 #define HWIO_REO_R0_MISC_CTL_2_REO_STATUS_RING_PRIORITY_BMSK                                                             0xc00000
26096 #define HWIO_REO_R0_MISC_CTL_2_REO_STATUS_RING_PRIORITY_SHFT                                                                   22
26097 #define HWIO_REO_R0_MISC_CTL_2_REO_RELEASE_RING_PRIORITY_BMSK                                                            0x300000
26098 #define HWIO_REO_R0_MISC_CTL_2_REO_RELEASE_RING_PRIORITY_SHFT                                                                  20
26099 #define HWIO_REO_R0_MISC_CTL_2_REO2FW_RING_PRIORITY_BMSK                                                                  0xc0000
26100 #define HWIO_REO_R0_MISC_CTL_2_REO2FW_RING_PRIORITY_SHFT                                                                       18
26101 #define HWIO_REO_R0_MISC_CTL_2_REO2SW0_RING_PRIORITY_BMSK                                                                 0x30000
26102 #define HWIO_REO_R0_MISC_CTL_2_REO2SW0_RING_PRIORITY_SHFT                                                                      16
26103 #define HWIO_REO_R0_MISC_CTL_2_REO2SW8_RING_PRIORITY_BMSK                                                                  0xc000
26104 #define HWIO_REO_R0_MISC_CTL_2_REO2SW8_RING_PRIORITY_SHFT                                                                      14
26105 #define HWIO_REO_R0_MISC_CTL_2_REO2SW7_RING_PRIORITY_BMSK                                                                  0x3000
26106 #define HWIO_REO_R0_MISC_CTL_2_REO2SW7_RING_PRIORITY_SHFT                                                                      12
26107 #define HWIO_REO_R0_MISC_CTL_2_REO2SW6_RING_PRIORITY_BMSK                                                                   0xc00
26108 #define HWIO_REO_R0_MISC_CTL_2_REO2SW6_RING_PRIORITY_SHFT                                                                      10
26109 #define HWIO_REO_R0_MISC_CTL_2_REO2SW5_RING_PRIORITY_BMSK                                                                   0x300
26110 #define HWIO_REO_R0_MISC_CTL_2_REO2SW5_RING_PRIORITY_SHFT                                                                       8
26111 #define HWIO_REO_R0_MISC_CTL_2_REO2SW4_RING_PRIORITY_BMSK                                                                    0xc0
26112 #define HWIO_REO_R0_MISC_CTL_2_REO2SW4_RING_PRIORITY_SHFT                                                                       6
26113 #define HWIO_REO_R0_MISC_CTL_2_REO2SW3_RING_PRIORITY_BMSK                                                                    0x30
26114 #define HWIO_REO_R0_MISC_CTL_2_REO2SW3_RING_PRIORITY_SHFT                                                                       4
26115 #define HWIO_REO_R0_MISC_CTL_2_REO2SW2_RING_PRIORITY_BMSK                                                                     0xc
26116 #define HWIO_REO_R0_MISC_CTL_2_REO2SW2_RING_PRIORITY_SHFT                                                                       2
26117 #define HWIO_REO_R0_MISC_CTL_2_REO2SW1_RING_PRIORITY_BMSK                                                                     0x3
26118 #define HWIO_REO_R0_MISC_CTL_2_REO2SW1_RING_PRIORITY_SHFT                                                                       0
26119 
26120 #define HWIO_REO_R0_MISC_CTL_3_ADDR(x)                                                                                 ((x) + 0xba4)
26121 #define HWIO_REO_R0_MISC_CTL_3_PHYS(x)                                                                                 ((x) + 0xba4)
26122 #define HWIO_REO_R0_MISC_CTL_3_OFFS                                                                                    (0xba4)
26123 #define HWIO_REO_R0_MISC_CTL_3_RMSK                                                                                         0xfff
26124 #define HWIO_REO_R0_MISC_CTL_3_POR                                                                                     0x00000e00
26125 #define HWIO_REO_R0_MISC_CTL_3_POR_RMSK                                                                                0xffffffff
26126 #define HWIO_REO_R0_MISC_CTL_3_ATTR                                                                                                 0x3
26127 #define HWIO_REO_R0_MISC_CTL_3_IN(x)            \
26128                 in_dword(HWIO_REO_R0_MISC_CTL_3_ADDR(x))
26129 #define HWIO_REO_R0_MISC_CTL_3_INM(x, m)            \
26130                 in_dword_masked(HWIO_REO_R0_MISC_CTL_3_ADDR(x), m)
26131 #define HWIO_REO_R0_MISC_CTL_3_OUT(x, v)            \
26132                 out_dword(HWIO_REO_R0_MISC_CTL_3_ADDR(x),v)
26133 #define HWIO_REO_R0_MISC_CTL_3_OUTM(x,m,v) \
26134                 out_dword_masked_ns(HWIO_REO_R0_MISC_CTL_3_ADDR(x),m,v,HWIO_REO_R0_MISC_CTL_3_IN(x))
26135 #define HWIO_REO_R0_MISC_CTL_3_REO_QDESC_VC_ID_BMSK                                                                         0x800
26136 #define HWIO_REO_R0_MISC_CTL_3_REO_QDESC_VC_ID_SHFT                                                                            11
26137 #define HWIO_REO_R0_MISC_CTL_3_REO_VA_VC_ID_BMSK                                                                            0x400
26138 #define HWIO_REO_R0_MISC_CTL_3_REO_VA_VC_ID_SHFT                                                                               10
26139 #define HWIO_REO_R0_MISC_CTL_3_SEQ_VC_ID_BMSK                                                                               0x200
26140 #define HWIO_REO_R0_MISC_CTL_3_SEQ_VC_ID_SHFT                                                                                   9
26141 #define HWIO_REO_R0_MISC_CTL_3_ENTR_LINK_DESC_VC_ID_BMSK                                                                    0x100
26142 #define HWIO_REO_R0_MISC_CTL_3_ENTR_LINK_DESC_VC_ID_SHFT                                                                        8
26143 #define HWIO_REO_R0_MISC_CTL_3_ENTR_CMD_VC_ID_BMSK                                                                           0x80
26144 #define HWIO_REO_R0_MISC_CTL_3_ENTR_CMD_VC_ID_SHFT                                                                              7
26145 #define HWIO_REO_R0_MISC_CTL_3_ENTR6_VC_ID_BMSK                                                                              0x40
26146 #define HWIO_REO_R0_MISC_CTL_3_ENTR6_VC_ID_SHFT                                                                                 6
26147 #define HWIO_REO_R0_MISC_CTL_3_ENTR5_VC_ID_BMSK                                                                              0x20
26148 #define HWIO_REO_R0_MISC_CTL_3_ENTR5_VC_ID_SHFT                                                                                 5
26149 #define HWIO_REO_R0_MISC_CTL_3_ENTR4_VC_ID_BMSK                                                                              0x10
26150 #define HWIO_REO_R0_MISC_CTL_3_ENTR4_VC_ID_SHFT                                                                                 4
26151 #define HWIO_REO_R0_MISC_CTL_3_ENTR3_VC_ID_BMSK                                                                               0x8
26152 #define HWIO_REO_R0_MISC_CTL_3_ENTR3_VC_ID_SHFT                                                                                 3
26153 #define HWIO_REO_R0_MISC_CTL_3_ENTR2_VC_ID_BMSK                                                                               0x4
26154 #define HWIO_REO_R0_MISC_CTL_3_ENTR2_VC_ID_SHFT                                                                                 2
26155 #define HWIO_REO_R0_MISC_CTL_3_ENTR1_VC_ID_BMSK                                                                               0x2
26156 #define HWIO_REO_R0_MISC_CTL_3_ENTR1_VC_ID_SHFT                                                                                 1
26157 #define HWIO_REO_R0_MISC_CTL_3_ENTR0_VC_ID_BMSK                                                                               0x1
26158 #define HWIO_REO_R0_MISC_CTL_3_ENTR0_VC_ID_SHFT                                                                                 0
26159 
26160 #define HWIO_REO_R0_MISC_CTL_4_ADDR(x)                                                                                 ((x) + 0xba8)
26161 #define HWIO_REO_R0_MISC_CTL_4_PHYS(x)                                                                                 ((x) + 0xba8)
26162 #define HWIO_REO_R0_MISC_CTL_4_OFFS                                                                                    (0xba8)
26163 #define HWIO_REO_R0_MISC_CTL_4_RMSK                                                                                      0x1fffff
26164 #define HWIO_REO_R0_MISC_CTL_4_POR                                                                                     0x00000000
26165 #define HWIO_REO_R0_MISC_CTL_4_POR_RMSK                                                                                0xffffffff
26166 #define HWIO_REO_R0_MISC_CTL_4_ATTR                                                                                                 0x3
26167 #define HWIO_REO_R0_MISC_CTL_4_IN(x)            \
26168                 in_dword(HWIO_REO_R0_MISC_CTL_4_ADDR(x))
26169 #define HWIO_REO_R0_MISC_CTL_4_INM(x, m)            \
26170                 in_dword_masked(HWIO_REO_R0_MISC_CTL_4_ADDR(x), m)
26171 #define HWIO_REO_R0_MISC_CTL_4_OUT(x, v)            \
26172                 out_dword(HWIO_REO_R0_MISC_CTL_4_ADDR(x),v)
26173 #define HWIO_REO_R0_MISC_CTL_4_OUTM(x,m,v) \
26174                 out_dword_masked_ns(HWIO_REO_R0_MISC_CTL_4_ADDR(x),m,v,HWIO_REO_R0_MISC_CTL_4_IN(x))
26175 #define HWIO_REO_R0_MISC_CTL_4_CACHE_FLUSH_TIMER_ENABLE_BMSK                                                             0x100000
26176 #define HWIO_REO_R0_MISC_CTL_4_CACHE_FLUSH_TIMER_ENABLE_SHFT                                                                   20
26177 #define HWIO_REO_R0_MISC_CTL_4_CACHE_FLUSH_TIMER_LIMIT_BMSK                                                               0xfffff
26178 #define HWIO_REO_R0_MISC_CTL_4_CACHE_FLUSH_TIMER_LIMIT_SHFT                                                                     0
26179 
26180 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_ADDR(base,n)                                                                     ((base) + 0XBAC + (0x4*(n)))
26181 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_PHYS(base,n)                                                                     ((base) + 0XBAC + (0x4*(n)))
26182 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_OFFS(n)                                                                          (0XBAC + (0x4*(n)))
26183 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_RMSK                                                                                 0xffff
26184 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_MAXn                                                                                     16
26185 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_POR                                                                              0x00000000
26186 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_POR_RMSK                                                                         0xffffffff
26187 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_ATTR                                                                                          0x3
26188 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_INI(base,n)                \
26189                 in_dword_masked(HWIO_REO_R0_REO2PPE_INT_PRI_n_ADDR(base,n), HWIO_REO_R0_REO2PPE_INT_PRI_n_RMSK)
26190 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_INMI(base,n,mask)        \
26191                 in_dword_masked(HWIO_REO_R0_REO2PPE_INT_PRI_n_ADDR(base,n), mask)
26192 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_OUTI(base,n,val)        \
26193                 out_dword(HWIO_REO_R0_REO2PPE_INT_PRI_n_ADDR(base,n),val)
26194 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_OUTMI(base,n,mask,val) \
26195                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_INT_PRI_n_ADDR(base,n),mask,val,HWIO_REO_R0_REO2PPE_INT_PRI_n_INI(base,n))
26196 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_TABLE_BMSK                                                                           0xffff
26197 #define HWIO_REO_R0_REO2PPE_INT_PRI_n_TABLE_SHFT                                                                                0
26198 
26199 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_ADDR(base,n)                                                                    ((base) + 0XBF0 + (0x4*(n)))
26200 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_PHYS(base,n)                                                                    ((base) + 0XBF0 + (0x4*(n)))
26201 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_OFFS(n)                                                                         (0XBF0 + (0x4*(n)))
26202 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_RMSK                                                                                0xffff
26203 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_MAXn                                                                                    63
26204 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_POR                                                                             0x00000000
26205 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_POR_RMSK                                                                        0xffffffff
26206 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_ATTR                                                                                         0x3
26207 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_INI(base,n)                \
26208                 in_dword_masked(HWIO_REO_R0_REO2PPE_SRC_INFO_n_ADDR(base,n), HWIO_REO_R0_REO2PPE_SRC_INFO_n_RMSK)
26209 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_INMI(base,n,mask)        \
26210                 in_dword_masked(HWIO_REO_R0_REO2PPE_SRC_INFO_n_ADDR(base,n), mask)
26211 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_OUTI(base,n,val)        \
26212                 out_dword(HWIO_REO_R0_REO2PPE_SRC_INFO_n_ADDR(base,n),val)
26213 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_OUTMI(base,n,mask,val) \
26214                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_SRC_INFO_n_ADDR(base,n),mask,val,HWIO_REO_R0_REO2PPE_SRC_INFO_n_INI(base,n))
26215 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_TABLE_BMSK                                                                          0xffff
26216 #define HWIO_REO_R0_REO2PPE_SRC_INFO_n_TABLE_SHFT                                                                               0
26217 
26218 #define HWIO_REO_R0_REO2PPE_DEST_INFO_ADDR(x)                                                                          ((x) + 0xcf0)
26219 #define HWIO_REO_R0_REO2PPE_DEST_INFO_PHYS(x)                                                                          ((x) + 0xcf0)
26220 #define HWIO_REO_R0_REO2PPE_DEST_INFO_OFFS                                                                             (0xcf0)
26221 #define HWIO_REO_R0_REO2PPE_DEST_INFO_RMSK                                                                                 0xffff
26222 #define HWIO_REO_R0_REO2PPE_DEST_INFO_POR                                                                              0x00000000
26223 #define HWIO_REO_R0_REO2PPE_DEST_INFO_POR_RMSK                                                                         0xffffffff
26224 #define HWIO_REO_R0_REO2PPE_DEST_INFO_ATTR                                                                                          0x3
26225 #define HWIO_REO_R0_REO2PPE_DEST_INFO_IN(x)            \
26226                 in_dword(HWIO_REO_R0_REO2PPE_DEST_INFO_ADDR(x))
26227 #define HWIO_REO_R0_REO2PPE_DEST_INFO_INM(x, m)            \
26228                 in_dword_masked(HWIO_REO_R0_REO2PPE_DEST_INFO_ADDR(x), m)
26229 #define HWIO_REO_R0_REO2PPE_DEST_INFO_OUT(x, v)            \
26230                 out_dword(HWIO_REO_R0_REO2PPE_DEST_INFO_ADDR(x),v)
26231 #define HWIO_REO_R0_REO2PPE_DEST_INFO_OUTM(x,m,v) \
26232                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE_DEST_INFO_ADDR(x),m,v,HWIO_REO_R0_REO2PPE_DEST_INFO_IN(x))
26233 #define HWIO_REO_R0_REO2PPE_DEST_INFO_DST_INFO_BMSK                                                                        0xffff
26234 #define HWIO_REO_R0_REO2PPE_DEST_INFO_DST_INFO_SHFT                                                                             0
26235 
26236 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ADDR(x)                                                                      ((x) + 0xcf4)
26237 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_PHYS(x)                                                                      ((x) + 0xcf4)
26238 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_OFFS                                                                         (0xcf4)
26239 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_RMSK                                                                         0xffffffff
26240 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_POR                                                                          0xffffffff
26241 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_POR_RMSK                                                                     0xffffffff
26242 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ATTR                                                                                      0x3
26243 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_IN(x)            \
26244                 in_dword(HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ADDR(x))
26245 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_INM(x, m)            \
26246                 in_dword_masked(HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ADDR(x), m)
26247 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_OUT(x, v)            \
26248                 out_dword(HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ADDR(x),v)
26249 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_OUTM(x,m,v) \
26250                 out_dword_masked_ns(HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_ADDR(x),m,v,HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_IN(x))
26251 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_HIGH_MEMORY_THRESHOLD_BMSK                                                   0xffffffff
26252 #define HWIO_REO_R0_HIGH_MEMORY_THRESHOLD_HIGH_MEMORY_THRESHOLD_SHFT                                                            0
26253 
26254 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_ADDR(x)                                                                       ((x) + 0xcf8)
26255 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_PHYS(x)                                                                       ((x) + 0xcf8)
26256 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_OFFS                                                                          (0xcf8)
26257 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_RMSK                                                                          0xffffffff
26258 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_POR                                                                           0x00000000
26259 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_POR_RMSK                                                                      0xffffffff
26260 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_ATTR                                                                                       0x1
26261 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_IN(x)            \
26262                 in_dword(HWIO_REO_R0_AC_BUFFERS_USED_IX_0_ADDR(x))
26263 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_INM(x, m)            \
26264                 in_dword_masked(HWIO_REO_R0_AC_BUFFERS_USED_IX_0_ADDR(x), m)
26265 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_BUFFERS_USED_BMSK                                                             0xffffffff
26266 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_0_BUFFERS_USED_SHFT                                                                      0
26267 
26268 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_ADDR(x)                                                                       ((x) + 0xcfc)
26269 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_PHYS(x)                                                                       ((x) + 0xcfc)
26270 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_OFFS                                                                          (0xcfc)
26271 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_RMSK                                                                          0xffffffff
26272 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_POR                                                                           0x00000000
26273 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_POR_RMSK                                                                      0xffffffff
26274 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_ATTR                                                                                       0x1
26275 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_IN(x)            \
26276                 in_dword(HWIO_REO_R0_AC_BUFFERS_USED_IX_1_ADDR(x))
26277 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_INM(x, m)            \
26278                 in_dword_masked(HWIO_REO_R0_AC_BUFFERS_USED_IX_1_ADDR(x), m)
26279 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_BUFFERS_USED_BMSK                                                             0xffffffff
26280 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_1_BUFFERS_USED_SHFT                                                                      0
26281 
26282 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_ADDR(x)                                                                       ((x) + 0xd00)
26283 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_PHYS(x)                                                                       ((x) + 0xd00)
26284 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_OFFS                                                                          (0xd00)
26285 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_RMSK                                                                          0xffffffff
26286 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_POR                                                                           0x00000000
26287 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_POR_RMSK                                                                      0xffffffff
26288 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_ATTR                                                                                       0x1
26289 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_IN(x)            \
26290                 in_dword(HWIO_REO_R0_AC_BUFFERS_USED_IX_2_ADDR(x))
26291 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_INM(x, m)            \
26292                 in_dword_masked(HWIO_REO_R0_AC_BUFFERS_USED_IX_2_ADDR(x), m)
26293 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_BUFFERS_USED_BMSK                                                             0xffffffff
26294 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_2_BUFFERS_USED_SHFT                                                                      0
26295 
26296 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_ADDR(x)                                                                       ((x) + 0xd04)
26297 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_PHYS(x)                                                                       ((x) + 0xd04)
26298 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_OFFS                                                                          (0xd04)
26299 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_RMSK                                                                          0xffffffff
26300 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_POR                                                                           0x00000000
26301 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_POR_RMSK                                                                      0xffffffff
26302 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_ATTR                                                                                       0x1
26303 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_IN(x)            \
26304                 in_dword(HWIO_REO_R0_AC_BUFFERS_USED_IX_3_ADDR(x))
26305 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_INM(x, m)            \
26306                 in_dword_masked(HWIO_REO_R0_AC_BUFFERS_USED_IX_3_ADDR(x), m)
26307 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_BUFFERS_USED_BMSK                                                             0xffffffff
26308 #define HWIO_REO_R0_AC_BUFFERS_USED_IX_3_BUFFERS_USED_SHFT                                                                      0
26309 
26310 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ADDR(x)                                                         ((x) + 0xd08)
26311 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_PHYS(x)                                                         ((x) + 0xd08)
26312 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_OFFS                                                            (0xd08)
26313 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_RMSK                                                              0xffffff
26314 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_POR                                                             0x00ffffff
26315 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_POR_RMSK                                                        0xffffffff
26316 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ATTR                                                                         0x3
26317 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_IN(x)            \
26318                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ADDR(x))
26319 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_INM(x, m)            \
26320                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ADDR(x), m)
26321 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_OUT(x, v)            \
26322                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ADDR(x),v)
26323 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_OUTM(x,m,v) \
26324                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_IN(x))
26325 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_THRESHOLD_BMSK                                                    0xffffff
26326 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_0_THRESHOLD_SHFT                                                           0
26327 
26328 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ADDR(x)                                                         ((x) + 0xd0c)
26329 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_PHYS(x)                                                         ((x) + 0xd0c)
26330 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_OFFS                                                            (0xd0c)
26331 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_RMSK                                                              0xffffff
26332 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_POR                                                             0x00ffffff
26333 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_POR_RMSK                                                        0xffffffff
26334 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ATTR                                                                         0x3
26335 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_IN(x)            \
26336                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ADDR(x))
26337 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_INM(x, m)            \
26338                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ADDR(x), m)
26339 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_OUT(x, v)            \
26340                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ADDR(x),v)
26341 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_OUTM(x,m,v) \
26342                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_IN(x))
26343 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_THRESHOLD_BMSK                                                    0xffffff
26344 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_1_THRESHOLD_SHFT                                                           0
26345 
26346 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ADDR(x)                                                         ((x) + 0xd10)
26347 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_PHYS(x)                                                         ((x) + 0xd10)
26348 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_OFFS                                                            (0xd10)
26349 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_RMSK                                                              0xffffff
26350 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_POR                                                             0x00ffffff
26351 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_POR_RMSK                                                        0xffffffff
26352 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ATTR                                                                         0x3
26353 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_IN(x)            \
26354                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ADDR(x))
26355 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_INM(x, m)            \
26356                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ADDR(x), m)
26357 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_OUT(x, v)            \
26358                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ADDR(x),v)
26359 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_OUTM(x,m,v) \
26360                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_IN(x))
26361 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_THRESHOLD_BMSK                                                    0xffffff
26362 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_IX_2_THRESHOLD_SHFT                                                           0
26363 
26364 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ADDR(x)                                                        ((x) + 0xd14)
26365 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_PHYS(x)                                                        ((x) + 0xd14)
26366 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_OFFS                                                           (0xd14)
26367 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_RMSK                                                            0x3ffffff
26368 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_POR                                                            0x03ffffff
26369 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_POR_RMSK                                                       0xffffffff
26370 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ATTR                                                                        0x3
26371 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_IN(x)            \
26372                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ADDR(x))
26373 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_INM(x, m)            \
26374                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ADDR(x), m)
26375 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_OUT(x, v)            \
26376                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ADDR(x),v)
26377 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_OUTM(x,m,v) \
26378                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_IN(x))
26379 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_THRESHOLD_BMSK                                                  0x3ffffff
26380 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_THRESH_TOTAL_THRESHOLD_SHFT                                                          0
26381 
26382 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ADDR(x)                                                                ((x) + 0xd18)
26383 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_PHYS(x)                                                                ((x) + 0xd18)
26384 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_OFFS                                                                   (0xd18)
26385 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_RMSK                                                                     0xffffff
26386 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_POR                                                                    0x00000000
26387 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_POR_RMSK                                                               0xffffffff
26388 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ATTR                                                                                0x3
26389 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_IN(x)            \
26390                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ADDR(x))
26391 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_INM(x, m)            \
26392                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ADDR(x), m)
26393 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_OUT(x, v)            \
26394                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ADDR(x),v)
26395 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_OUTM(x,m,v) \
26396                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_IN(x))
26397 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_COUNT_BMSK                                                               0xffffff
26398 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_0_COUNT_SHFT                                                                      0
26399 
26400 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ADDR(x)                                                                ((x) + 0xd1c)
26401 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_PHYS(x)                                                                ((x) + 0xd1c)
26402 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_OFFS                                                                   (0xd1c)
26403 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_RMSK                                                                     0xffffff
26404 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_POR                                                                    0x00000000
26405 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_POR_RMSK                                                               0xffffffff
26406 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ATTR                                                                                0x3
26407 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_IN(x)            \
26408                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ADDR(x))
26409 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_INM(x, m)            \
26410                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ADDR(x), m)
26411 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_OUT(x, v)            \
26412                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ADDR(x),v)
26413 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_OUTM(x,m,v) \
26414                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_IN(x))
26415 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_COUNT_BMSK                                                               0xffffff
26416 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_1_COUNT_SHFT                                                                      0
26417 
26418 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ADDR(x)                                                                ((x) + 0xd20)
26419 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_PHYS(x)                                                                ((x) + 0xd20)
26420 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_OFFS                                                                   (0xd20)
26421 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_RMSK                                                                     0xffffff
26422 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_POR                                                                    0x00000000
26423 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_POR_RMSK                                                               0xffffffff
26424 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ATTR                                                                                0x3
26425 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_IN(x)            \
26426                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ADDR(x))
26427 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_INM(x, m)            \
26428                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ADDR(x), m)
26429 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_OUT(x, v)            \
26430                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ADDR(x),v)
26431 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_OUTM(x,m,v) \
26432                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_IN(x))
26433 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_COUNT_BMSK                                                               0xffffff
26434 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_IX_2_COUNT_SHFT                                                                      0
26435 
26436 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ADDR(x)                                                                ((x) + 0xd24)
26437 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_PHYS(x)                                                                ((x) + 0xd24)
26438 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_OFFS                                                                   (0xd24)
26439 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_RMSK                                                                          0x1
26440 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_POR                                                                    0x00000000
26441 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_POR_RMSK                                                               0xffffffff
26442 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ATTR                                                                                0x3
26443 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_IN(x)            \
26444                 in_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ADDR(x))
26445 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_INM(x, m)            \
26446                 in_dword_masked(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ADDR(x), m)
26447 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_OUT(x, v)            \
26448                 out_dword(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ADDR(x),v)
26449 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_OUTM(x,m,v) \
26450                 out_dword_masked_ns(HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ADDR(x),m,v,HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_IN(x))
26451 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ENABLE_DESC_THRESH_TLV_BMSK                                                   0x1
26452 #define HWIO_REO_R0_GLOBAL_LINK_DESC_COUNT_CTRL_ENABLE_DESC_THRESH_TLV_SHFT                                                     0
26453 
26454 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ADDR(x)                                                              ((x) + 0xd28)
26455 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_PHYS(x)                                                              ((x) + 0xd28)
26456 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_OFFS                                                                 (0xd28)
26457 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_RMSK                                                                 0xffffffff
26458 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_POR                                                                  0x00000000
26459 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_POR_RMSK                                                             0xffffffff
26460 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ATTR                                                                              0x1
26461 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_IN(x)            \
26462                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ADDR(x))
26463 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_INM(x, m)            \
26464                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ADDR(x), m)
26465 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ADDRESS_LO_BITS_BMSK                                                 0xffffffff
26466 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_0_ADDRESS_LO_BITS_SHFT                                                          0
26467 
26468 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ADDR(x)                                                              ((x) + 0xd2c)
26469 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_PHYS(x)                                                              ((x) + 0xd2c)
26470 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_OFFS                                                                 (0xd2c)
26471 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_RMSK                                                                       0xff
26472 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_POR                                                                  0x00000000
26473 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_POR_RMSK                                                             0xffffffff
26474 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ATTR                                                                              0x1
26475 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_IN(x)            \
26476                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ADDR(x))
26477 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_INM(x, m)            \
26478                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ADDR(x), m)
26479 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ADDRESS_HI_BITS_BMSK                                                       0xff
26480 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_0_ADDRESS_HI_BITS_SHFT                                                          0
26481 
26482 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ADDR(x)                                                              ((x) + 0xd30)
26483 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_PHYS(x)                                                              ((x) + 0xd30)
26484 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_OFFS                                                                 (0xd30)
26485 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_RMSK                                                                 0xffffffff
26486 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_POR                                                                  0x00000000
26487 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_POR_RMSK                                                             0xffffffff
26488 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ATTR                                                                              0x1
26489 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_IN(x)            \
26490                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ADDR(x))
26491 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_INM(x, m)            \
26492                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ADDR(x), m)
26493 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ADDRESS_LO_BITS_BMSK                                                 0xffffffff
26494 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_1_ADDRESS_LO_BITS_SHFT                                                          0
26495 
26496 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ADDR(x)                                                              ((x) + 0xd34)
26497 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_PHYS(x)                                                              ((x) + 0xd34)
26498 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_OFFS                                                                 (0xd34)
26499 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_RMSK                                                                       0xff
26500 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_POR                                                                  0x00000000
26501 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_POR_RMSK                                                             0xffffffff
26502 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ATTR                                                                              0x1
26503 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_IN(x)            \
26504                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ADDR(x))
26505 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_INM(x, m)            \
26506                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ADDR(x), m)
26507 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ADDRESS_HI_BITS_BMSK                                                       0xff
26508 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_1_ADDRESS_HI_BITS_SHFT                                                          0
26509 
26510 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ADDR(x)                                                              ((x) + 0xd38)
26511 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_PHYS(x)                                                              ((x) + 0xd38)
26512 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_OFFS                                                                 (0xd38)
26513 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_RMSK                                                                 0xffffffff
26514 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_POR                                                                  0x00000000
26515 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_POR_RMSK                                                             0xffffffff
26516 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ATTR                                                                              0x1
26517 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_IN(x)            \
26518                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ADDR(x))
26519 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_INM(x, m)            \
26520                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ADDR(x), m)
26521 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ADDRESS_LO_BITS_BMSK                                                 0xffffffff
26522 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_2_ADDRESS_LO_BITS_SHFT                                                          0
26523 
26524 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ADDR(x)                                                              ((x) + 0xd3c)
26525 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_PHYS(x)                                                              ((x) + 0xd3c)
26526 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_OFFS                                                                 (0xd3c)
26527 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_RMSK                                                                       0xff
26528 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_POR                                                                  0x00000000
26529 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_POR_RMSK                                                             0xffffffff
26530 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ATTR                                                                              0x1
26531 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_IN(x)            \
26532                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ADDR(x))
26533 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_INM(x, m)            \
26534                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ADDR(x), m)
26535 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ADDRESS_HI_BITS_BMSK                                                       0xff
26536 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_2_ADDRESS_HI_BITS_SHFT                                                          0
26537 
26538 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ADDR(x)                                                              ((x) + 0xd40)
26539 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_PHYS(x)                                                              ((x) + 0xd40)
26540 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_OFFS                                                                 (0xd40)
26541 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_RMSK                                                                 0xffffffff
26542 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_POR                                                                  0x00000000
26543 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_POR_RMSK                                                             0xffffffff
26544 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ATTR                                                                              0x1
26545 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_IN(x)            \
26546                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ADDR(x))
26547 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_INM(x, m)            \
26548                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ADDR(x), m)
26549 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ADDRESS_LO_BITS_BMSK                                                 0xffffffff
26550 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_LO_IX_3_ADDRESS_LO_BITS_SHFT                                                          0
26551 
26552 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ADDR(x)                                                              ((x) + 0xd44)
26553 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_PHYS(x)                                                              ((x) + 0xd44)
26554 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_OFFS                                                                 (0xd44)
26555 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_RMSK                                                                       0xff
26556 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_POR                                                                  0x00000000
26557 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_POR_RMSK                                                             0xffffffff
26558 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ATTR                                                                              0x1
26559 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_IN(x)            \
26560                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ADDR(x))
26561 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_INM(x, m)            \
26562                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ADDR(x), m)
26563 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ADDRESS_HI_BITS_BMSK                                                       0xff
26564 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_ADDR_HI_IX_3_ADDRESS_HI_BITS_SHFT                                                          0
26565 
26566 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ADDR(x)                                                                      ((x) + 0xd48)
26567 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_PHYS(x)                                                                      ((x) + 0xd48)
26568 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_OFFS                                                                         (0xd48)
26569 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_RMSK                                                                               0x1f
26570 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_POR                                                                          0x00000000
26571 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_POR_RMSK                                                                     0xffffffff
26572 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ATTR                                                                                      0x1
26573 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_IN(x)            \
26574                 in_dword(HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ADDR(x))
26575 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_INM(x, m)            \
26576                 in_dword_masked(HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ADDR(x), m)
26577 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ENTIRE_CACHE_BLOCKED_BMSK                                                          0x10
26578 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ENTIRE_CACHE_BLOCKED_SHFT                                                             4
26579 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ADDRESS_VALID_BMSK                                                                  0xf
26580 #define HWIO_REO_R0_QUEUE_DESC_BLOCK_INFO_ADDRESS_VALID_SHFT                                                                    0
26581 
26582 #define HWIO_REO_R0_CACHE_CTL_CONFIG_ADDR(x)                                                                           ((x) + 0xd74)
26583 #define HWIO_REO_R0_CACHE_CTL_CONFIG_PHYS(x)                                                                           ((x) + 0xd74)
26584 #define HWIO_REO_R0_CACHE_CTL_CONFIG_OFFS                                                                              (0xd74)
26585 #define HWIO_REO_R0_CACHE_CTL_CONFIG_RMSK                                                                              0xffffffff
26586 #define HWIO_REO_R0_CACHE_CTL_CONFIG_POR                                                                               0x008609ff
26587 #define HWIO_REO_R0_CACHE_CTL_CONFIG_POR_RMSK                                                                          0xffffffff
26588 #define HWIO_REO_R0_CACHE_CTL_CONFIG_ATTR                                                                                           0x3
26589 #define HWIO_REO_R0_CACHE_CTL_CONFIG_IN(x)            \
26590                 in_dword(HWIO_REO_R0_CACHE_CTL_CONFIG_ADDR(x))
26591 #define HWIO_REO_R0_CACHE_CTL_CONFIG_INM(x, m)            \
26592                 in_dword_masked(HWIO_REO_R0_CACHE_CTL_CONFIG_ADDR(x), m)
26593 #define HWIO_REO_R0_CACHE_CTL_CONFIG_OUT(x, v)            \
26594                 out_dword(HWIO_REO_R0_CACHE_CTL_CONFIG_ADDR(x),v)
26595 #define HWIO_REO_R0_CACHE_CTL_CONFIG_OUTM(x,m,v) \
26596                 out_dword_masked_ns(HWIO_REO_R0_CACHE_CTL_CONFIG_ADDR(x),m,v,HWIO_REO_R0_CACHE_CTL_CONFIG_IN(x))
26597 #define HWIO_REO_R0_CACHE_CTL_CONFIG_DESC_TYPE_SWAP_BMSK                                                               0xff000000
26598 #define HWIO_REO_R0_CACHE_CTL_CONFIG_DESC_TYPE_SWAP_SHFT                                                                       24
26599 #define HWIO_REO_R0_CACHE_CTL_CONFIG_ENABLE_LEGACY_SWAP_BMSK                                                             0x800000
26600 #define HWIO_REO_R0_CACHE_CTL_CONFIG_ENABLE_LEGACY_SWAP_SHFT                                                                   23
26601 #define HWIO_REO_R0_CACHE_CTL_CONFIG_WRITE_STRUCT_SWAP_BMSK                                                              0x400000
26602 #define HWIO_REO_R0_CACHE_CTL_CONFIG_WRITE_STRUCT_SWAP_SHFT                                                                    22
26603 #define HWIO_REO_R0_CACHE_CTL_CONFIG_READ_STRUCT_SWAP_BMSK                                                               0x200000
26604 #define HWIO_REO_R0_CACHE_CTL_CONFIG_READ_STRUCT_SWAP_SHFT                                                                     21
26605 #define HWIO_REO_R0_CACHE_CTL_CONFIG_WRITE_SECURITY_BMSK                                                                 0x100000
26606 #define HWIO_REO_R0_CACHE_CTL_CONFIG_WRITE_SECURITY_SHFT                                                                       20
26607 #define HWIO_REO_R0_CACHE_CTL_CONFIG_READ_SECURITY_BMSK                                                                   0x80000
26608 #define HWIO_REO_R0_CACHE_CTL_CONFIG_READ_SECURITY_SHFT                                                                        19
26609 #define HWIO_REO_R0_CACHE_CTL_CONFIG_BG_FLUSH_POST_WRITE_BMSK                                                             0x40000
26610 #define HWIO_REO_R0_CACHE_CTL_CONFIG_BG_FLUSH_POST_WRITE_SHFT                                                                  18
26611 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CLIENT_FLUSH_POST_WRITE_BMSK                                                         0x20000
26612 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CLIENT_FLUSH_POST_WRITE_SHFT                                                              17
26613 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CACHE_EMPTY_THRESHOLD_BMSK                                                           0x1fe00
26614 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CACHE_EMPTY_THRESHOLD_SHFT                                                                 9
26615 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CACHE_LINE_USE_NUM_BMSK                                                                0x1ff
26616 #define HWIO_REO_R0_CACHE_CTL_CONFIG_CACHE_LINE_USE_NUM_SHFT                                                                    0
26617 
26618 #define HWIO_REO_R0_CACHE_CTL_CONTROL_ADDR(x)                                                                          ((x) + 0xd78)
26619 #define HWIO_REO_R0_CACHE_CTL_CONTROL_PHYS(x)                                                                          ((x) + 0xd78)
26620 #define HWIO_REO_R0_CACHE_CTL_CONTROL_OFFS                                                                             (0xd78)
26621 #define HWIO_REO_R0_CACHE_CTL_CONTROL_RMSK                                                                                    0x3
26622 #define HWIO_REO_R0_CACHE_CTL_CONTROL_POR                                                                              0x00000000
26623 #define HWIO_REO_R0_CACHE_CTL_CONTROL_POR_RMSK                                                                         0xffffffff
26624 #define HWIO_REO_R0_CACHE_CTL_CONTROL_ATTR                                                                                          0x3
26625 #define HWIO_REO_R0_CACHE_CTL_CONTROL_IN(x)            \
26626                 in_dword(HWIO_REO_R0_CACHE_CTL_CONTROL_ADDR(x))
26627 #define HWIO_REO_R0_CACHE_CTL_CONTROL_INM(x, m)            \
26628                 in_dword_masked(HWIO_REO_R0_CACHE_CTL_CONTROL_ADDR(x), m)
26629 #define HWIO_REO_R0_CACHE_CTL_CONTROL_OUT(x, v)            \
26630                 out_dword(HWIO_REO_R0_CACHE_CTL_CONTROL_ADDR(x),v)
26631 #define HWIO_REO_R0_CACHE_CTL_CONTROL_OUTM(x,m,v) \
26632                 out_dword_masked_ns(HWIO_REO_R0_CACHE_CTL_CONTROL_ADDR(x),m,v,HWIO_REO_R0_CACHE_CTL_CONTROL_IN(x))
26633 #define HWIO_REO_R0_CACHE_CTL_CONTROL_WRITE_POSTED_FOR_NON_POSTED_LINE_FLUSH_BMSK                                             0x2
26634 #define HWIO_REO_R0_CACHE_CTL_CONTROL_WRITE_POSTED_FOR_NON_POSTED_LINE_FLUSH_SHFT                                               1
26635 #define HWIO_REO_R0_CACHE_CTL_CONTROL_CACHE_RESET_BMSK                                                                        0x1
26636 #define HWIO_REO_R0_CACHE_CTL_CONTROL_CACHE_RESET_SHFT                                                                          0
26637 
26638 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ADDR(x)                                                                       ((x) + 0xd7c)
26639 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_PHYS(x)                                                                       ((x) + 0xd7c)
26640 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_OFFS                                                                          (0xd7c)
26641 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_RMSK                                                                           0x1ffffff
26642 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_POR                                                                           0x00000000
26643 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_POR_RMSK                                                                      0xffffffff
26644 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ATTR                                                                                       0x3
26645 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_IN(x)            \
26646                 in_dword(HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ADDR(x))
26647 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_INM(x, m)            \
26648                 in_dword_masked(HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ADDR(x), m)
26649 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_OUT(x, v)            \
26650                 out_dword(HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ADDR(x),v)
26651 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_OUTM(x,m,v) \
26652                 out_dword_masked_ns(HWIO_REO_R0_CACHE_CTL_CONFIG_SET_ADDR(x),m,v,HWIO_REO_R0_CACHE_CTL_CONFIG_SET_IN(x))
26653 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_CONFIG_SET_BMSK                                                                0x1ffffff
26654 #define HWIO_REO_R0_CACHE_CTL_CONFIG_SET_CONFIG_SET_SHFT                                                                        0
26655 
26656 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_ADDR(x)                                                                         ((x) + 0xd80)
26657 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_PHYS(x)                                                                         ((x) + 0xd80)
26658 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_OFFS                                                                            (0xd80)
26659 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_RMSK                                                                                 0x3ff
26660 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_POR                                                                             0x000000f0
26661 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_POR_RMSK                                                                        0xffffffff
26662 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_ATTR                                                                                         0x3
26663 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_IN(x)            \
26664                 in_dword(HWIO_REO_R0_CACHE_CTL_SET_SIZE_ADDR(x))
26665 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_INM(x, m)            \
26666                 in_dword_masked(HWIO_REO_R0_CACHE_CTL_SET_SIZE_ADDR(x), m)
26667 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_OUT(x, v)            \
26668                 out_dword(HWIO_REO_R0_CACHE_CTL_SET_SIZE_ADDR(x),v)
26669 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_OUTM(x,m,v) \
26670                 out_dword_masked_ns(HWIO_REO_R0_CACHE_CTL_SET_SIZE_ADDR(x),m,v,HWIO_REO_R0_CACHE_CTL_SET_SIZE_IN(x))
26671 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_SET1_SIZE_BMSK                                                                       0x3ff
26672 #define HWIO_REO_R0_CACHE_CTL_SET_SIZE_SET1_SIZE_SHFT                                                                           0
26673 
26674 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x)                                                                     ((x) + 0xd84)
26675 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_PHYS(x)                                                                     ((x) + 0xd84)
26676 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_OFFS                                                                        (0xd84)
26677 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_RMSK                                                                               0x7
26678 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_POR                                                                         0x00000002
26679 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_POR_RMSK                                                                    0xffffffff
26680 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ATTR                                                                                     0x3
26681 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_IN(x)            \
26682                 in_dword(HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x))
26683 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_INM(x, m)            \
26684                 in_dword_masked(HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x), m)
26685 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_OUT(x, v)            \
26686                 out_dword(HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x),v)
26687 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_OUTM(x,m,v) \
26688                 out_dword_masked_ns(HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x),m,v,HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_IN(x))
26689 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_VC_ID_BMSK                                                                         0x4
26690 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_VC_ID_SHFT                                                                           2
26691 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_GXI_PRIORITY_BMSK                                                                  0x3
26692 #define HWIO_REO_R0_CACHE_CTL_GXI_PRIORITY_GXI_PRIORITY_SHFT                                                                    0
26693 
26694 #define HWIO_REO_R0_CLK_GATE_CTRL_ADDR(x)                                                                              ((x) + 0xd88)
26695 #define HWIO_REO_R0_CLK_GATE_CTRL_PHYS(x)                                                                              ((x) + 0xd88)
26696 #define HWIO_REO_R0_CLK_GATE_CTRL_OFFS                                                                                 (0xd88)
26697 #define HWIO_REO_R0_CLK_GATE_CTRL_RMSK                                                                                    0x7ffff
26698 #define HWIO_REO_R0_CLK_GATE_CTRL_POR                                                                                  0x00000400
26699 #define HWIO_REO_R0_CLK_GATE_CTRL_POR_RMSK                                                                             0xffffffff
26700 #define HWIO_REO_R0_CLK_GATE_CTRL_ATTR                                                                                              0x3
26701 #define HWIO_REO_R0_CLK_GATE_CTRL_IN(x)            \
26702                 in_dword(HWIO_REO_R0_CLK_GATE_CTRL_ADDR(x))
26703 #define HWIO_REO_R0_CLK_GATE_CTRL_INM(x, m)            \
26704                 in_dword_masked(HWIO_REO_R0_CLK_GATE_CTRL_ADDR(x), m)
26705 #define HWIO_REO_R0_CLK_GATE_CTRL_OUT(x, v)            \
26706                 out_dword(HWIO_REO_R0_CLK_GATE_CTRL_ADDR(x),v)
26707 #define HWIO_REO_R0_CLK_GATE_CTRL_OUTM(x,m,v) \
26708                 out_dword_masked_ns(HWIO_REO_R0_CLK_GATE_CTRL_ADDR(x),m,v,HWIO_REO_R0_CLK_GATE_CTRL_IN(x))
26709 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_7_BMSK                                                                          0x40000
26710 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_7_SHFT                                                                               18
26711 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_6_BMSK                                                                          0x20000
26712 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_6_SHFT                                                                               17
26713 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_5_BMSK                                                                          0x10000
26714 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_5_SHFT                                                                               16
26715 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_4_BMSK                                                                           0x8000
26716 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_4_SHFT                                                                               15
26717 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_3_BMSK                                                                           0x4000
26718 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_3_SHFT                                                                               14
26719 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_2_BMSK                                                                           0x2000
26720 #define HWIO_REO_R0_CLK_GATE_CTRL_RESERVE_2_SHFT                                                                               13
26721 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_SRNG_P_BMSK                                                          0x1000
26722 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_SRNG_P_SHFT                                                              12
26723 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_SRNG_C_BMSK                                                           0x800
26724 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_SRNG_C_SHFT                                                              11
26725 #define HWIO_REO_R0_CLK_GATE_CTRL_CLOCK_ENS_EXTEND_BMSK                                                                     0x400
26726 #define HWIO_REO_R0_CLK_GATE_CTRL_CLOCK_ENS_EXTEND_SHFT                                                                        10
26727 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_BMSK                                                                  0x3ff
26728 #define HWIO_REO_R0_CLK_GATE_CTRL_REO_CLKGATE_DISABLE_SHFT                                                                      0
26729 
26730 #define HWIO_REO_R0_EVENTMASK_IX_0_ADDR(x)                                                                             ((x) + 0xd8c)
26731 #define HWIO_REO_R0_EVENTMASK_IX_0_PHYS(x)                                                                             ((x) + 0xd8c)
26732 #define HWIO_REO_R0_EVENTMASK_IX_0_OFFS                                                                                (0xd8c)
26733 #define HWIO_REO_R0_EVENTMASK_IX_0_RMSK                                                                                0xffffffff
26734 #define HWIO_REO_R0_EVENTMASK_IX_0_POR                                                                                 0x00000000
26735 #define HWIO_REO_R0_EVENTMASK_IX_0_POR_RMSK                                                                            0xffffffff
26736 #define HWIO_REO_R0_EVENTMASK_IX_0_ATTR                                                                                             0x3
26737 #define HWIO_REO_R0_EVENTMASK_IX_0_IN(x)            \
26738                 in_dword(HWIO_REO_R0_EVENTMASK_IX_0_ADDR(x))
26739 #define HWIO_REO_R0_EVENTMASK_IX_0_INM(x, m)            \
26740                 in_dword_masked(HWIO_REO_R0_EVENTMASK_IX_0_ADDR(x), m)
26741 #define HWIO_REO_R0_EVENTMASK_IX_0_OUT(x, v)            \
26742                 out_dword(HWIO_REO_R0_EVENTMASK_IX_0_ADDR(x),v)
26743 #define HWIO_REO_R0_EVENTMASK_IX_0_OUTM(x,m,v) \
26744                 out_dword_masked_ns(HWIO_REO_R0_EVENTMASK_IX_0_ADDR(x),m,v,HWIO_REO_R0_EVENTMASK_IX_0_IN(x))
26745 #define HWIO_REO_R0_EVENTMASK_IX_0_MASK_BMSK                                                                           0xffffffff
26746 #define HWIO_REO_R0_EVENTMASK_IX_0_MASK_SHFT                                                                                    0
26747 
26748 #define HWIO_REO_R0_EVENTMASK_IX_1_ADDR(x)                                                                             ((x) + 0xd90)
26749 #define HWIO_REO_R0_EVENTMASK_IX_1_PHYS(x)                                                                             ((x) + 0xd90)
26750 #define HWIO_REO_R0_EVENTMASK_IX_1_OFFS                                                                                (0xd90)
26751 #define HWIO_REO_R0_EVENTMASK_IX_1_RMSK                                                                                0xffffffff
26752 #define HWIO_REO_R0_EVENTMASK_IX_1_POR                                                                                 0x00000000
26753 #define HWIO_REO_R0_EVENTMASK_IX_1_POR_RMSK                                                                            0xffffffff
26754 #define HWIO_REO_R0_EVENTMASK_IX_1_ATTR                                                                                             0x3
26755 #define HWIO_REO_R0_EVENTMASK_IX_1_IN(x)            \
26756                 in_dword(HWIO_REO_R0_EVENTMASK_IX_1_ADDR(x))
26757 #define HWIO_REO_R0_EVENTMASK_IX_1_INM(x, m)            \
26758                 in_dword_masked(HWIO_REO_R0_EVENTMASK_IX_1_ADDR(x), m)
26759 #define HWIO_REO_R0_EVENTMASK_IX_1_OUT(x, v)            \
26760                 out_dword(HWIO_REO_R0_EVENTMASK_IX_1_ADDR(x),v)
26761 #define HWIO_REO_R0_EVENTMASK_IX_1_OUTM(x,m,v) \
26762                 out_dword_masked_ns(HWIO_REO_R0_EVENTMASK_IX_1_ADDR(x),m,v,HWIO_REO_R0_EVENTMASK_IX_1_IN(x))
26763 #define HWIO_REO_R0_EVENTMASK_IX_1_MASK_BMSK                                                                           0xffffffff
26764 #define HWIO_REO_R0_EVENTMASK_IX_1_MASK_SHFT                                                                                    0
26765 
26766 #define HWIO_REO_R0_EVENTMASK_IX_2_ADDR(x)                                                                             ((x) + 0xd94)
26767 #define HWIO_REO_R0_EVENTMASK_IX_2_PHYS(x)                                                                             ((x) + 0xd94)
26768 #define HWIO_REO_R0_EVENTMASK_IX_2_OFFS                                                                                (0xd94)
26769 #define HWIO_REO_R0_EVENTMASK_IX_2_RMSK                                                                                0xffffffff
26770 #define HWIO_REO_R0_EVENTMASK_IX_2_POR                                                                                 0x00000000
26771 #define HWIO_REO_R0_EVENTMASK_IX_2_POR_RMSK                                                                            0xffffffff
26772 #define HWIO_REO_R0_EVENTMASK_IX_2_ATTR                                                                                             0x3
26773 #define HWIO_REO_R0_EVENTMASK_IX_2_IN(x)            \
26774                 in_dword(HWIO_REO_R0_EVENTMASK_IX_2_ADDR(x))
26775 #define HWIO_REO_R0_EVENTMASK_IX_2_INM(x, m)            \
26776                 in_dword_masked(HWIO_REO_R0_EVENTMASK_IX_2_ADDR(x), m)
26777 #define HWIO_REO_R0_EVENTMASK_IX_2_OUT(x, v)            \
26778                 out_dword(HWIO_REO_R0_EVENTMASK_IX_2_ADDR(x),v)
26779 #define HWIO_REO_R0_EVENTMASK_IX_2_OUTM(x,m,v) \
26780                 out_dword_masked_ns(HWIO_REO_R0_EVENTMASK_IX_2_ADDR(x),m,v,HWIO_REO_R0_EVENTMASK_IX_2_IN(x))
26781 #define HWIO_REO_R0_EVENTMASK_IX_2_MASK_BMSK                                                                           0xffffffff
26782 #define HWIO_REO_R0_EVENTMASK_IX_2_MASK_SHFT                                                                                    0
26783 
26784 #define HWIO_REO_R0_EVENTMASK_IX_3_ADDR(x)                                                                             ((x) + 0xd98)
26785 #define HWIO_REO_R0_EVENTMASK_IX_3_PHYS(x)                                                                             ((x) + 0xd98)
26786 #define HWIO_REO_R0_EVENTMASK_IX_3_OFFS                                                                                (0xd98)
26787 #define HWIO_REO_R0_EVENTMASK_IX_3_RMSK                                                                                0xffffffff
26788 #define HWIO_REO_R0_EVENTMASK_IX_3_POR                                                                                 0x00000000
26789 #define HWIO_REO_R0_EVENTMASK_IX_3_POR_RMSK                                                                            0xffffffff
26790 #define HWIO_REO_R0_EVENTMASK_IX_3_ATTR                                                                                             0x3
26791 #define HWIO_REO_R0_EVENTMASK_IX_3_IN(x)            \
26792                 in_dword(HWIO_REO_R0_EVENTMASK_IX_3_ADDR(x))
26793 #define HWIO_REO_R0_EVENTMASK_IX_3_INM(x, m)            \
26794                 in_dword_masked(HWIO_REO_R0_EVENTMASK_IX_3_ADDR(x), m)
26795 #define HWIO_REO_R0_EVENTMASK_IX_3_OUT(x, v)            \
26796                 out_dword(HWIO_REO_R0_EVENTMASK_IX_3_ADDR(x),v)
26797 #define HWIO_REO_R0_EVENTMASK_IX_3_OUTM(x,m,v) \
26798                 out_dword_masked_ns(HWIO_REO_R0_EVENTMASK_IX_3_ADDR(x),m,v,HWIO_REO_R0_EVENTMASK_IX_3_IN(x))
26799 #define HWIO_REO_R0_EVENTMASK_IX_3_MASK_BMSK                                                                           0xffffffff
26800 #define HWIO_REO_R0_EVENTMASK_IX_3_MASK_SHFT                                                                                    0
26801 
26802 #define HWIO_REO_R0_GENERAL_ENABLE2_ADDR(x)                                                                            ((x) + 0xd9c)
26803 #define HWIO_REO_R0_GENERAL_ENABLE2_PHYS(x)                                                                            ((x) + 0xd9c)
26804 #define HWIO_REO_R0_GENERAL_ENABLE2_OFFS                                                                               (0xd9c)
26805 #define HWIO_REO_R0_GENERAL_ENABLE2_RMSK                                                                                      0x7
26806 #define HWIO_REO_R0_GENERAL_ENABLE2_POR                                                                                0x00000000
26807 #define HWIO_REO_R0_GENERAL_ENABLE2_POR_RMSK                                                                           0xffffffff
26808 #define HWIO_REO_R0_GENERAL_ENABLE2_ATTR                                                                                            0x3
26809 #define HWIO_REO_R0_GENERAL_ENABLE2_IN(x)            \
26810                 in_dword(HWIO_REO_R0_GENERAL_ENABLE2_ADDR(x))
26811 #define HWIO_REO_R0_GENERAL_ENABLE2_INM(x, m)            \
26812                 in_dword_masked(HWIO_REO_R0_GENERAL_ENABLE2_ADDR(x), m)
26813 #define HWIO_REO_R0_GENERAL_ENABLE2_OUT(x, v)            \
26814                 out_dword(HWIO_REO_R0_GENERAL_ENABLE2_ADDR(x),v)
26815 #define HWIO_REO_R0_GENERAL_ENABLE2_OUTM(x,m,v) \
26816                 out_dword_masked_ns(HWIO_REO_R0_GENERAL_ENABLE2_ADDR(x),m,v,HWIO_REO_R0_GENERAL_ENABLE2_IN(x))
26817 #define HWIO_REO_R0_GENERAL_ENABLE2_REO2PPE1_RING_ENABLE_BMSK                                                                 0x4
26818 #define HWIO_REO_R0_GENERAL_ENABLE2_REO2PPE1_RING_ENABLE_SHFT                                                                   2
26819 #define HWIO_REO_R0_GENERAL_ENABLE2_RXDMA2REO_MLO4_RING_ENABLE_BMSK                                                           0x2
26820 #define HWIO_REO_R0_GENERAL_ENABLE2_RXDMA2REO_MLO4_RING_ENABLE_SHFT                                                             1
26821 #define HWIO_REO_R0_GENERAL_ENABLE2_RXDMA2REO_MLO3_RING_ENABLE_BMSK                                                           0x1
26822 #define HWIO_REO_R0_GENERAL_ENABLE2_RXDMA2REO_MLO3_RING_ENABLE_SHFT                                                             0
26823 
26824 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ADDR(x)                                                               ((x) + 0xda0)
26825 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_PHYS(x)                                                               ((x) + 0xda0)
26826 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_OFFS                                                                  (0xda0)
26827 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_RMSK                                                                  0xffffffff
26828 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_POR                                                                   0x00000000
26829 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_POR_RMSK                                                              0xffffffff
26830 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ATTR                                                                               0x3
26831 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_IN(x)            \
26832                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ADDR(x))
26833 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_INM(x, m)            \
26834                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ADDR(x), m)
26835 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_OUT(x, v)            \
26836                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ADDR(x),v)
26837 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_OUTM(x,m,v) \
26838                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_IN(x))
26839 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                               0xffffffff
26840 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                        0
26841 
26842 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ADDR(x)                                                               ((x) + 0xda4)
26843 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_PHYS(x)                                                               ((x) + 0xda4)
26844 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_OFFS                                                                  (0xda4)
26845 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_RMSK                                                                    0xffffff
26846 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_POR                                                                   0x00000000
26847 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_POR_RMSK                                                              0xffffffff
26848 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ATTR                                                                               0x3
26849 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_IN(x)            \
26850                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ADDR(x))
26851 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_INM(x, m)            \
26852                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ADDR(x), m)
26853 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_OUT(x, v)            \
26854                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ADDR(x),v)
26855 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_OUTM(x,m,v) \
26856                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_IN(x))
26857 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_RING_SIZE_BMSK                                                          0xffff00
26858 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_RING_SIZE_SHFT                                                                 8
26859 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                     0xff
26860 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                        0
26861 
26862 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ADDR(x)                                                                     ((x) + 0xda8)
26863 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_PHYS(x)                                                                     ((x) + 0xda8)
26864 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_OFFS                                                                        (0xda8)
26865 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_RMSK                                                                              0xff
26866 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_POR                                                                         0x00000000
26867 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_POR_RMSK                                                                    0xffffffff
26868 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ATTR                                                                                     0x3
26869 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_IN(x)            \
26870                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ADDR(x))
26871 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_INM(x, m)            \
26872                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ADDR(x), m)
26873 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_OUT(x, v)            \
26874                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ADDR(x),v)
26875 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_OUTM(x,m,v) \
26876                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_IN(x))
26877 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ENTRY_SIZE_BMSK                                                                   0xff
26878 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_ID_ENTRY_SIZE_SHFT                                                                      0
26879 
26880 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_ADDR(x)                                                                 ((x) + 0xdac)
26881 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_PHYS(x)                                                                 ((x) + 0xdac)
26882 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_OFFS                                                                    (0xdac)
26883 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_RMSK                                                                    0xffffffff
26884 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_POR                                                                     0x00000000
26885 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_POR_RMSK                                                                0xffffffff
26886 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_ATTR                                                                                 0x1
26887 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_IN(x)            \
26888                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_ADDR(x))
26889 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_INM(x, m)            \
26890                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_ADDR(x), m)
26891 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                    0xffff0000
26892 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                            16
26893 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                        0xffff
26894 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                             0
26895 
26896 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ADDR(x)                                                                   ((x) + 0xdb0)
26897 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_PHYS(x)                                                                   ((x) + 0xdb0)
26898 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_OFFS                                                                      (0xdb0)
26899 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_RMSK                                                                        0x3fffff
26900 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_POR                                                                       0x00000080
26901 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_POR_RMSK                                                                  0xffffffff
26902 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ATTR                                                                                   0x3
26903 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_IN(x)            \
26904                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ADDR(x))
26905 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_INM(x, m)            \
26906                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ADDR(x), m)
26907 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_OUT(x, v)            \
26908                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ADDR(x),v)
26909 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_OUTM(x,m,v) \
26910                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_IN(x))
26911 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SPARE_CONTROL_BMSK                                                          0x3fc000
26912 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SPARE_CONTROL_SHFT                                                                14
26913 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_SM_STATE2_BMSK                                                           0x3000
26914 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_SM_STATE2_SHFT                                                               12
26915 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_SM_STATE1_BMSK                                                            0xf00
26916 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_SM_STATE1_SHFT                                                                8
26917 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_IS_IDLE_BMSK                                                               0x80
26918 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_IS_IDLE_SHFT                                                                  7
26919 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_ENABLE_BMSK                                                                0x40
26920 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SRNG_ENABLE_SHFT                                                                   6
26921 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                          0x20
26922 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                             5
26923 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                           0x10
26924 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                              4
26925 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_MSI_SWAP_BIT_BMSK                                                                0x8
26926 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_MSI_SWAP_BIT_SHFT                                                                  3
26927 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SECURITY_BIT_BMSK                                                                0x4
26928 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_SECURITY_BIT_SHFT                                                                  2
26929 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                             0x2
26930 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                               1
26931 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_RING_ID_DISABLE_BMSK                                                             0x1
26932 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_RING_ID_DISABLE_SHFT                                                               0
26933 
26934 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ADDR(x)                                                            ((x) + 0xdbc)
26935 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_PHYS(x)                                                            ((x) + 0xdbc)
26936 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_OFFS                                                               (0xdbc)
26937 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_RMSK                                                               0xffffffff
26938 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_POR                                                                0x00000000
26939 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_POR_RMSK                                                           0xffffffff
26940 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ATTR                                                                            0x3
26941 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_IN(x)            \
26942                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ADDR(x))
26943 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_INM(x, m)            \
26944                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ADDR(x), m)
26945 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_OUT(x, v)            \
26946                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ADDR(x),v)
26947 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_OUTM(x,m,v) \
26948                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_IN(x))
26949 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                          0xffffffff
26950 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                   0
26951 
26952 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ADDR(x)                                                            ((x) + 0xdc0)
26953 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_PHYS(x)                                                            ((x) + 0xdc0)
26954 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_OFFS                                                               (0xdc0)
26955 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_RMSK                                                                     0xff
26956 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_POR                                                                0x00000000
26957 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_POR_RMSK                                                           0xffffffff
26958 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ATTR                                                                            0x3
26959 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_IN(x)            \
26960                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ADDR(x))
26961 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_INM(x, m)            \
26962                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ADDR(x), m)
26963 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_OUT(x, v)            \
26964                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ADDR(x),v)
26965 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_OUTM(x,m,v) \
26966                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_IN(x))
26967 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                0xff
26968 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                   0
26969 
26970 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                 ((x) + 0xdd0)
26971 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                 ((x) + 0xdd0)
26972 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                    (0xdd0)
26973 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                    0xffffffff
26974 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_POR                                                     0x00000000
26975 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                0xffffffff
26976 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                 0x3
26977 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
26978                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
26979 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
26980                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
26981 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
26982                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
26983 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
26984                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_IN(x))
26985 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
26986 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
26987 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                      0x8000
26988 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                          15
26989 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
26990 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                     0
26991 
26992 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                 ((x) + 0xdd4)
26993 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                 ((x) + 0xdd4)
26994 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                    (0xdd4)
26995 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                        0xffff
26996 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_POR                                                     0x00000000
26997 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                0xffffffff
26998 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                 0x3
26999 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
27000                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
27001 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
27002                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
27003 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
27004                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
27005 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
27006                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_IN(x))
27007 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                          0xffff
27008 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                               0
27009 
27010 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_ADDR(x)                                                    ((x) + 0xdd8)
27011 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_PHYS(x)                                                    ((x) + 0xdd8)
27012 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_OFFS                                                       (0xdd8)
27013 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_RMSK                                                       0xffffffff
27014 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_POR                                                        0x00000000
27015 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_POR_RMSK                                                   0xffffffff
27016 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_ATTR                                                                    0x1
27017 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_IN(x)            \
27018                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_ADDR(x))
27019 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_INM(x, m)            \
27020                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_ADDR(x), m)
27021 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                         0xffff0000
27022 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                 16
27023 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                    0x8000
27024 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                        15
27025 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                              0x7fff
27026 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                   0
27027 
27028 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                 ((x) + 0xddc)
27029 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                 ((x) + 0xddc)
27030 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                    (0xddc)
27031 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                         0x3ff
27032 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_POR                                                     0x00000000
27033 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                0xffffffff
27034 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                 0x3
27035 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
27036                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
27037 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
27038                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
27039 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
27040                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
27041 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
27042                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_IN(x))
27043 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                      0x3ff
27044 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                          0
27045 
27046 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                ((x) + 0xde0)
27047 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                ((x) + 0xde0)
27048 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                   (0xde0)
27049 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                          0x7
27050 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_POR                                                    0x00000003
27051 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                               0xffffffff
27052 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                0x3
27053 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
27054                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
27055 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
27056                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
27057 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
27058                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
27059 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
27060                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_IN(x))
27061 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                     0x7
27062 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                       0
27063 
27064 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                               ((x) + 0xde4)
27065 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                               ((x) + 0xde4)
27066 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                  (0xde4)
27067 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                    0xffffff
27068 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_POR                                                   0x00000000
27069 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                              0xffffffff
27070 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                               0x1
27071 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
27072                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
27073 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
27074                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
27075 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                     0xff0000
27076 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                           16
27077 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                    0xffff
27078 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                         0
27079 
27080 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR(x)                                                          ((x) + 0xde8)
27081 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_PHYS(x)                                                          ((x) + 0xde8)
27082 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_OFFS                                                             (0xde8)
27083 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_RMSK                                                             0xffffffff
27084 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_POR                                                              0x00000000
27085 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_POR_RMSK                                                         0xffffffff
27086 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ATTR                                                                          0x3
27087 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_IN(x)            \
27088                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR(x))
27089 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_INM(x, m)            \
27090                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR(x), m)
27091 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_OUT(x, v)            \
27092                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR(x),v)
27093 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
27094                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_IN(x))
27095 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                        0xffffffff
27096 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                 0
27097 
27098 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR(x)                                                          ((x) + 0xdec)
27099 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_PHYS(x)                                                          ((x) + 0xdec)
27100 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_OFFS                                                             (0xdec)
27101 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_RMSK                                                                  0x1ff
27102 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_POR                                                              0x00000000
27103 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_POR_RMSK                                                         0xffffffff
27104 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ATTR                                                                          0x3
27105 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_IN(x)            \
27106                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR(x))
27107 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_INM(x, m)            \
27108                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR(x), m)
27109 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_OUT(x, v)            \
27110                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR(x),v)
27111 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
27112                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_IN(x))
27113 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                      0x100
27114 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                          8
27115 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                              0xff
27116 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                 0
27117 
27118 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ADDR(x)                                                              ((x) + 0xdf0)
27119 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_PHYS(x)                                                              ((x) + 0xdf0)
27120 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_OFFS                                                                 (0xdf0)
27121 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_RMSK                                                                 0xffffffff
27122 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_POR                                                                  0x00000000
27123 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_POR_RMSK                                                             0xffffffff
27124 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ATTR                                                                              0x3
27125 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_IN(x)            \
27126                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ADDR(x))
27127 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_INM(x, m)            \
27128                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ADDR(x), m)
27129 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_OUT(x, v)            \
27130                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ADDR(x),v)
27131 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_OUTM(x,m,v) \
27132                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_IN(x))
27133 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_VALUE_BMSK                                                           0xffffffff
27134 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MSI1_DATA_VALUE_SHFT                                                                    0
27135 
27136 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                        ((x) + 0xe10)
27137 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                        ((x) + 0xe10)
27138 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_OFFS                                                           (0xe10)
27139 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_RMSK                                                               0xffff
27140 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_POR                                                            0x00000000
27141 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                       0xffffffff
27142 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ATTR                                                                        0x3
27143 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_IN(x)            \
27144                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ADDR(x))
27145 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
27146                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
27147 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
27148                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
27149 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
27150                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_IN(x))
27151 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                            0xffff
27152 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                 0
27153 
27154 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ADDR(x)                                                           ((x) + 0xe14)
27155 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_PHYS(x)                                                           ((x) + 0xe14)
27156 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_OFFS                                                              (0xe14)
27157 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_RMSK                                                              0xffffffff
27158 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_POR                                                               0x00000000
27159 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_POR_RMSK                                                          0xffffffff
27160 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ATTR                                                                           0x3
27161 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_IN(x)            \
27162                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ADDR(x))
27163 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_INM(x, m)            \
27164                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ADDR(x), m)
27165 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_OUT(x, v)            \
27166                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ADDR(x),v)
27167 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_OUTM(x,m,v) \
27168                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_IN(x))
27169 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                   0xffff0000
27170 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                           16
27171 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                               0x8000
27172 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                   15
27173 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                        0x7e00
27174 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                             9
27175 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                    0x180
27176 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                        7
27177 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                          0x70
27178 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                             4
27179 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                        0xf
27180 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                          0
27181 
27182 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                            ((x) + 0xe18)
27183 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                            ((x) + 0xe18)
27184 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                               (0xe18)
27185 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                   0xffff
27186 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                                0x00000000
27187 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                           0xffffffff
27188 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                            0x3
27189 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
27190                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
27191 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
27192                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
27193 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
27194                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
27195 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
27196                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
27197 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                           0xffff
27198 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                                0
27199 
27200 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                        ((x) + 0xe1c)
27201 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                        ((x) + 0xe1c)
27202 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                           (0xe1c)
27203 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                           0xffffffff
27204 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                            0x00000000
27205 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                       0xffffffff
27206 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                        0x3
27207 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
27208                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
27209 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
27210                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
27211 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
27212                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
27213 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
27214                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
27215 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                     0xffffffff
27216 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                              0
27217 
27218 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                        ((x) + 0xe20)
27219 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                        ((x) + 0xe20)
27220 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                           (0xe20)
27221 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                                 0xff
27222 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                            0x00000000
27223 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                       0xffffffff
27224 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                        0x3
27225 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
27226                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
27227 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
27228                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
27229 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
27230                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
27231 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
27232                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
27233 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                           0xff
27234 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                              0
27235 
27236 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                         ((x) + 0xe24)
27237 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                         ((x) + 0xe24)
27238 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                            (0xe24)
27239 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                            0xffffffff
27240 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                             0x00000000
27241 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                        0xffffffff
27242 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                         0x3
27243 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
27244                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
27245 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
27246                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
27247 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
27248                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
27249 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
27250                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
27251 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                      0xffffffff
27252 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                               0
27253 
27254 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                         ((x) + 0xe28)
27255 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                         ((x) + 0xe28)
27256 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                            (0xe28)
27257 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                                  0xff
27258 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                             0x00000000
27259 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                        0xffffffff
27260 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                         0x3
27261 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
27262                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
27263 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
27264                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
27265 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
27266                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
27267 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
27268                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
27269 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                            0xff
27270 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                               0
27271 
27272 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ADDR(x)                                                                 ((x) + 0xe2c)
27273 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_PHYS(x)                                                                 ((x) + 0xe2c)
27274 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_OFFS                                                                    (0xe2c)
27275 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_RMSK                                                                    0xffff003f
27276 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_POR                                                                     0x00000000
27277 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_POR_RMSK                                                                0xffffffff
27278 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ATTR                                                                                 0x3
27279 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_IN(x)            \
27280                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ADDR(x))
27281 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_INM(x, m)            \
27282                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ADDR(x), m)
27283 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_OUT(x, v)            \
27284                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ADDR(x),v)
27285 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_OUTM(x,m,v) \
27286                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_IN(x))
27287 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                           0xffff0000
27288 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                   16
27289 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                  0x3f
27290 #define HWIO_REO_R0_RXDMA2REO_MLO3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                     0
27291 
27292 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ADDR(x)                                                               ((x) + 0xe30)
27293 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_PHYS(x)                                                               ((x) + 0xe30)
27294 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_OFFS                                                                  (0xe30)
27295 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_RMSK                                                                  0xffffffff
27296 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_POR                                                                   0x00000000
27297 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_POR_RMSK                                                              0xffffffff
27298 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ATTR                                                                               0x3
27299 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_IN(x)            \
27300                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ADDR(x))
27301 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_INM(x, m)            \
27302                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ADDR(x), m)
27303 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_OUT(x, v)            \
27304                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ADDR(x),v)
27305 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_OUTM(x,m,v) \
27306                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_IN(x))
27307 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                               0xffffffff
27308 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                        0
27309 
27310 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ADDR(x)                                                               ((x) + 0xe34)
27311 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_PHYS(x)                                                               ((x) + 0xe34)
27312 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_OFFS                                                                  (0xe34)
27313 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_RMSK                                                                    0xffffff
27314 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_POR                                                                   0x00000000
27315 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_POR_RMSK                                                              0xffffffff
27316 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ATTR                                                                               0x3
27317 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_IN(x)            \
27318                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ADDR(x))
27319 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_INM(x, m)            \
27320                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ADDR(x), m)
27321 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_OUT(x, v)            \
27322                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ADDR(x),v)
27323 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_OUTM(x,m,v) \
27324                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_IN(x))
27325 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_RING_SIZE_BMSK                                                          0xffff00
27326 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_RING_SIZE_SHFT                                                                 8
27327 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                     0xff
27328 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                        0
27329 
27330 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ADDR(x)                                                                     ((x) + 0xe38)
27331 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_PHYS(x)                                                                     ((x) + 0xe38)
27332 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_OFFS                                                                        (0xe38)
27333 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_RMSK                                                                              0xff
27334 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_POR                                                                         0x00000000
27335 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_POR_RMSK                                                                    0xffffffff
27336 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ATTR                                                                                     0x3
27337 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_IN(x)            \
27338                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ADDR(x))
27339 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_INM(x, m)            \
27340                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ADDR(x), m)
27341 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_OUT(x, v)            \
27342                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ADDR(x),v)
27343 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_OUTM(x,m,v) \
27344                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_IN(x))
27345 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ENTRY_SIZE_BMSK                                                                   0xff
27346 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_ID_ENTRY_SIZE_SHFT                                                                      0
27347 
27348 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_ADDR(x)                                                                 ((x) + 0xe3c)
27349 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_PHYS(x)                                                                 ((x) + 0xe3c)
27350 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_OFFS                                                                    (0xe3c)
27351 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_RMSK                                                                    0xffffffff
27352 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_POR                                                                     0x00000000
27353 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_POR_RMSK                                                                0xffffffff
27354 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_ATTR                                                                                 0x1
27355 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_IN(x)            \
27356                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_ADDR(x))
27357 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_INM(x, m)            \
27358                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_ADDR(x), m)
27359 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                    0xffff0000
27360 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                            16
27361 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                        0xffff
27362 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                             0
27363 
27364 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ADDR(x)                                                                   ((x) + 0xe40)
27365 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_PHYS(x)                                                                   ((x) + 0xe40)
27366 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_OFFS                                                                      (0xe40)
27367 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_RMSK                                                                        0x3fffff
27368 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_POR                                                                       0x00000080
27369 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_POR_RMSK                                                                  0xffffffff
27370 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ATTR                                                                                   0x3
27371 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_IN(x)            \
27372                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ADDR(x))
27373 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_INM(x, m)            \
27374                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ADDR(x), m)
27375 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_OUT(x, v)            \
27376                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ADDR(x),v)
27377 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_OUTM(x,m,v) \
27378                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_IN(x))
27379 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SPARE_CONTROL_BMSK                                                          0x3fc000
27380 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SPARE_CONTROL_SHFT                                                                14
27381 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_SM_STATE2_BMSK                                                           0x3000
27382 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_SM_STATE2_SHFT                                                               12
27383 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_SM_STATE1_BMSK                                                            0xf00
27384 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_SM_STATE1_SHFT                                                                8
27385 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_IS_IDLE_BMSK                                                               0x80
27386 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_IS_IDLE_SHFT                                                                  7
27387 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_ENABLE_BMSK                                                                0x40
27388 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SRNG_ENABLE_SHFT                                                                   6
27389 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                          0x20
27390 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                             5
27391 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                           0x10
27392 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                              4
27393 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_MSI_SWAP_BIT_BMSK                                                                0x8
27394 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_MSI_SWAP_BIT_SHFT                                                                  3
27395 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SECURITY_BIT_BMSK                                                                0x4
27396 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_SECURITY_BIT_SHFT                                                                  2
27397 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                             0x2
27398 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                               1
27399 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_RING_ID_DISABLE_BMSK                                                             0x1
27400 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_RING_ID_DISABLE_SHFT                                                               0
27401 
27402 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ADDR(x)                                                            ((x) + 0xe4c)
27403 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_PHYS(x)                                                            ((x) + 0xe4c)
27404 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_OFFS                                                               (0xe4c)
27405 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_RMSK                                                               0xffffffff
27406 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_POR                                                                0x00000000
27407 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_POR_RMSK                                                           0xffffffff
27408 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ATTR                                                                            0x3
27409 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_IN(x)            \
27410                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ADDR(x))
27411 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_INM(x, m)            \
27412                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ADDR(x), m)
27413 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_OUT(x, v)            \
27414                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ADDR(x),v)
27415 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_OUTM(x,m,v) \
27416                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_IN(x))
27417 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                          0xffffffff
27418 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                   0
27419 
27420 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ADDR(x)                                                            ((x) + 0xe50)
27421 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_PHYS(x)                                                            ((x) + 0xe50)
27422 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_OFFS                                                               (0xe50)
27423 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_RMSK                                                                     0xff
27424 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_POR                                                                0x00000000
27425 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_POR_RMSK                                                           0xffffffff
27426 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ATTR                                                                            0x3
27427 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_IN(x)            \
27428                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ADDR(x))
27429 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_INM(x, m)            \
27430                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ADDR(x), m)
27431 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_OUT(x, v)            \
27432                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ADDR(x),v)
27433 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_OUTM(x,m,v) \
27434                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_IN(x))
27435 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                0xff
27436 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                   0
27437 
27438 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                 ((x) + 0xe60)
27439 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                 ((x) + 0xe60)
27440 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                    (0xe60)
27441 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                    0xffffffff
27442 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_POR                                                     0x00000000
27443 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                0xffffffff
27444 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                 0x3
27445 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
27446                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
27447 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
27448                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
27449 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
27450                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
27451 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
27452                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_IN(x))
27453 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
27454 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
27455 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                      0x8000
27456 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                          15
27457 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
27458 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                     0
27459 
27460 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                 ((x) + 0xe64)
27461 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                 ((x) + 0xe64)
27462 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                    (0xe64)
27463 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                        0xffff
27464 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_POR                                                     0x00000000
27465 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                0xffffffff
27466 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                 0x3
27467 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
27468                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
27469 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
27470                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
27471 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
27472                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
27473 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
27474                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_IN(x))
27475 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                          0xffff
27476 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                               0
27477 
27478 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_ADDR(x)                                                    ((x) + 0xe68)
27479 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_PHYS(x)                                                    ((x) + 0xe68)
27480 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_OFFS                                                       (0xe68)
27481 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_RMSK                                                       0xffffffff
27482 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_POR                                                        0x00000000
27483 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_POR_RMSK                                                   0xffffffff
27484 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_ATTR                                                                    0x1
27485 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_IN(x)            \
27486                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_ADDR(x))
27487 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_INM(x, m)            \
27488                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_ADDR(x), m)
27489 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                         0xffff0000
27490 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                 16
27491 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                    0x8000
27492 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                        15
27493 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                              0x7fff
27494 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                   0
27495 
27496 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                 ((x) + 0xe6c)
27497 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                 ((x) + 0xe6c)
27498 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                    (0xe6c)
27499 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                         0x3ff
27500 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_POR                                                     0x00000000
27501 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                0xffffffff
27502 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                 0x3
27503 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
27504                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
27505 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
27506                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
27507 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
27508                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
27509 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
27510                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_IN(x))
27511 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                      0x3ff
27512 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                          0
27513 
27514 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                ((x) + 0xe70)
27515 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                ((x) + 0xe70)
27516 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                   (0xe70)
27517 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                          0x7
27518 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_POR                                                    0x00000003
27519 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                               0xffffffff
27520 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                0x3
27521 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
27522                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
27523 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
27524                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
27525 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
27526                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
27527 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
27528                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_IN(x))
27529 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                     0x7
27530 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                       0
27531 
27532 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                               ((x) + 0xe74)
27533 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                               ((x) + 0xe74)
27534 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                  (0xe74)
27535 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                    0xffffff
27536 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_POR                                                   0x00000000
27537 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                              0xffffffff
27538 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                               0x1
27539 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
27540                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
27541 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
27542                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
27543 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                     0xff0000
27544 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                           16
27545 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                    0xffff
27546 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                         0
27547 
27548 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR(x)                                                          ((x) + 0xe78)
27549 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_PHYS(x)                                                          ((x) + 0xe78)
27550 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_OFFS                                                             (0xe78)
27551 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_RMSK                                                             0xffffffff
27552 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_POR                                                              0x00000000
27553 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_POR_RMSK                                                         0xffffffff
27554 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ATTR                                                                          0x3
27555 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_IN(x)            \
27556                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR(x))
27557 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_INM(x, m)            \
27558                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR(x), m)
27559 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_OUT(x, v)            \
27560                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR(x),v)
27561 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
27562                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_IN(x))
27563 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                        0xffffffff
27564 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                 0
27565 
27566 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR(x)                                                          ((x) + 0xe7c)
27567 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_PHYS(x)                                                          ((x) + 0xe7c)
27568 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_OFFS                                                             (0xe7c)
27569 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_RMSK                                                                  0x1ff
27570 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_POR                                                              0x00000000
27571 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_POR_RMSK                                                         0xffffffff
27572 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ATTR                                                                          0x3
27573 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_IN(x)            \
27574                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR(x))
27575 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_INM(x, m)            \
27576                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR(x), m)
27577 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_OUT(x, v)            \
27578                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR(x),v)
27579 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
27580                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_IN(x))
27581 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                      0x100
27582 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                          8
27583 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                              0xff
27584 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                 0
27585 
27586 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ADDR(x)                                                              ((x) + 0xe80)
27587 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_PHYS(x)                                                              ((x) + 0xe80)
27588 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_OFFS                                                                 (0xe80)
27589 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_RMSK                                                                 0xffffffff
27590 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_POR                                                                  0x00000000
27591 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_POR_RMSK                                                             0xffffffff
27592 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ATTR                                                                              0x3
27593 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_IN(x)            \
27594                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ADDR(x))
27595 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_INM(x, m)            \
27596                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ADDR(x), m)
27597 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_OUT(x, v)            \
27598                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ADDR(x),v)
27599 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_OUTM(x,m,v) \
27600                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_IN(x))
27601 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_VALUE_BMSK                                                           0xffffffff
27602 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MSI1_DATA_VALUE_SHFT                                                                    0
27603 
27604 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                        ((x) + 0xea0)
27605 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                        ((x) + 0xea0)
27606 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_OFFS                                                           (0xea0)
27607 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_RMSK                                                               0xffff
27608 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_POR                                                            0x00000000
27609 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                       0xffffffff
27610 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ATTR                                                                        0x3
27611 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_IN(x)            \
27612                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ADDR(x))
27613 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
27614                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
27615 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
27616                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
27617 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
27618                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_IN(x))
27619 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                            0xffff
27620 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                 0
27621 
27622 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ADDR(x)                                                           ((x) + 0xea4)
27623 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_PHYS(x)                                                           ((x) + 0xea4)
27624 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_OFFS                                                              (0xea4)
27625 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_RMSK                                                              0xffffffff
27626 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_POR                                                               0x00000000
27627 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_POR_RMSK                                                          0xffffffff
27628 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ATTR                                                                           0x3
27629 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_IN(x)            \
27630                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ADDR(x))
27631 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_INM(x, m)            \
27632                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ADDR(x), m)
27633 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_OUT(x, v)            \
27634                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ADDR(x),v)
27635 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_OUTM(x,m,v) \
27636                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_IN(x))
27637 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                   0xffff0000
27638 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                           16
27639 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                               0x8000
27640 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                   15
27641 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                        0x7e00
27642 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                             9
27643 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                    0x180
27644 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                        7
27645 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                          0x70
27646 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                             4
27647 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                        0xf
27648 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                          0
27649 
27650 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                            ((x) + 0xea8)
27651 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                            ((x) + 0xea8)
27652 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                               (0xea8)
27653 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                   0xffff
27654 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                                0x00000000
27655 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                           0xffffffff
27656 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                            0x3
27657 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
27658                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
27659 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
27660                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
27661 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
27662                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
27663 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
27664                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
27665 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                           0xffff
27666 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                                0
27667 
27668 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                        ((x) + 0xeac)
27669 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                        ((x) + 0xeac)
27670 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                           (0xeac)
27671 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                           0xffffffff
27672 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                            0x00000000
27673 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                       0xffffffff
27674 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                        0x3
27675 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
27676                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
27677 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
27678                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
27679 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
27680                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
27681 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
27682                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
27683 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                     0xffffffff
27684 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                              0
27685 
27686 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                        ((x) + 0xeb0)
27687 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                        ((x) + 0xeb0)
27688 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                           (0xeb0)
27689 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                                 0xff
27690 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                            0x00000000
27691 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                       0xffffffff
27692 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                        0x3
27693 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
27694                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
27695 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
27696                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
27697 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
27698                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
27699 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
27700                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
27701 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                           0xff
27702 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                              0
27703 
27704 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                         ((x) + 0xeb4)
27705 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                         ((x) + 0xeb4)
27706 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                            (0xeb4)
27707 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                            0xffffffff
27708 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                             0x00000000
27709 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                        0xffffffff
27710 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                         0x3
27711 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
27712                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
27713 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
27714                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
27715 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
27716                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
27717 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
27718                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
27719 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                      0xffffffff
27720 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                               0
27721 
27722 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                         ((x) + 0xeb8)
27723 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                         ((x) + 0xeb8)
27724 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                            (0xeb8)
27725 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                                  0xff
27726 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                             0x00000000
27727 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                        0xffffffff
27728 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                         0x3
27729 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
27730                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
27731 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
27732                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
27733 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
27734                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
27735 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
27736                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
27737 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                            0xff
27738 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                               0
27739 
27740 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ADDR(x)                                                                 ((x) + 0xebc)
27741 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_PHYS(x)                                                                 ((x) + 0xebc)
27742 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_OFFS                                                                    (0xebc)
27743 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_RMSK                                                                    0xffff003f
27744 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_POR                                                                     0x00000000
27745 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_POR_RMSK                                                                0xffffffff
27746 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ATTR                                                                                 0x3
27747 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_IN(x)            \
27748                 in_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ADDR(x))
27749 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_INM(x, m)            \
27750                 in_dword_masked(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ADDR(x), m)
27751 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_OUT(x, v)            \
27752                 out_dword(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ADDR(x),v)
27753 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_OUTM(x,m,v) \
27754                 out_dword_masked_ns(HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_IN(x))
27755 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                           0xffff0000
27756 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                   16
27757 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                  0x3f
27758 #define HWIO_REO_R0_RXDMA2REO_MLO4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                     0
27759 
27760 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ADDR(x)                                                                     ((x) + 0xec0)
27761 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_PHYS(x)                                                                     ((x) + 0xec0)
27762 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_OFFS                                                                        (0xec0)
27763 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_RMSK                                                                        0xffffffff
27764 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_POR                                                                         0x00000000
27765 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_POR_RMSK                                                                    0xffffffff
27766 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ATTR                                                                                     0x3
27767 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_IN(x)            \
27768                 in_dword(HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ADDR(x))
27769 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_INM(x, m)            \
27770                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ADDR(x), m)
27771 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_OUT(x, v)            \
27772                 out_dword(HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ADDR(x),v)
27773 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_OUTM(x,m,v) \
27774                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_IN(x))
27775 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                     0xffffffff
27776 #define HWIO_REO_R0_REO2PPE1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                              0
27777 
27778 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ADDR(x)                                                                     ((x) + 0xec4)
27779 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_PHYS(x)                                                                     ((x) + 0xec4)
27780 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_OFFS                                                                        (0xec4)
27781 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_RMSK                                                                         0xfffffff
27782 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_POR                                                                         0x00000000
27783 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_POR_RMSK                                                                    0xffffffff
27784 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ATTR                                                                                     0x3
27785 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_IN(x)            \
27786                 in_dword(HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ADDR(x))
27787 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_INM(x, m)            \
27788                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ADDR(x), m)
27789 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_OUT(x, v)            \
27790                 out_dword(HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ADDR(x),v)
27791 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_OUTM(x,m,v) \
27792                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_IN(x))
27793 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_RING_SIZE_BMSK                                                               0xfffff00
27794 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_RING_SIZE_SHFT                                                                       8
27795 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                           0xff
27796 #define HWIO_REO_R0_REO2PPE1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                              0
27797 
27798 #define HWIO_REO_R0_REO2PPE1_RING_ID_ADDR(x)                                                                           ((x) + 0xec8)
27799 #define HWIO_REO_R0_REO2PPE1_RING_ID_PHYS(x)                                                                           ((x) + 0xec8)
27800 #define HWIO_REO_R0_REO2PPE1_RING_ID_OFFS                                                                              (0xec8)
27801 #define HWIO_REO_R0_REO2PPE1_RING_ID_RMSK                                                                                  0xffff
27802 #define HWIO_REO_R0_REO2PPE1_RING_ID_POR                                                                               0x00000000
27803 #define HWIO_REO_R0_REO2PPE1_RING_ID_POR_RMSK                                                                          0xffffffff
27804 #define HWIO_REO_R0_REO2PPE1_RING_ID_ATTR                                                                                           0x3
27805 #define HWIO_REO_R0_REO2PPE1_RING_ID_IN(x)            \
27806                 in_dword(HWIO_REO_R0_REO2PPE1_RING_ID_ADDR(x))
27807 #define HWIO_REO_R0_REO2PPE1_RING_ID_INM(x, m)            \
27808                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_ID_ADDR(x), m)
27809 #define HWIO_REO_R0_REO2PPE1_RING_ID_OUT(x, v)            \
27810                 out_dword(HWIO_REO_R0_REO2PPE1_RING_ID_ADDR(x),v)
27811 #define HWIO_REO_R0_REO2PPE1_RING_ID_OUTM(x,m,v) \
27812                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_ID_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_ID_IN(x))
27813 #define HWIO_REO_R0_REO2PPE1_RING_ID_RING_ID_BMSK                                                                          0xff00
27814 #define HWIO_REO_R0_REO2PPE1_RING_ID_RING_ID_SHFT                                                                               8
27815 #define HWIO_REO_R0_REO2PPE1_RING_ID_ENTRY_SIZE_BMSK                                                                         0xff
27816 #define HWIO_REO_R0_REO2PPE1_RING_ID_ENTRY_SIZE_SHFT                                                                            0
27817 
27818 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_ADDR(x)                                                                       ((x) + 0xecc)
27819 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_PHYS(x)                                                                       ((x) + 0xecc)
27820 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_OFFS                                                                          (0xecc)
27821 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_RMSK                                                                          0xffffffff
27822 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_POR                                                                           0x00000000
27823 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_POR_RMSK                                                                      0xffffffff
27824 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_ATTR                                                                                       0x1
27825 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_IN(x)            \
27826                 in_dword(HWIO_REO_R0_REO2PPE1_RING_STATUS_ADDR(x))
27827 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_INM(x, m)            \
27828                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_STATUS_ADDR(x), m)
27829 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                          0xffff0000
27830 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                                  16
27831 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                              0xffff
27832 #define HWIO_REO_R0_REO2PPE1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                                   0
27833 
27834 #define HWIO_REO_R0_REO2PPE1_RING_MISC_ADDR(x)                                                                         ((x) + 0xed0)
27835 #define HWIO_REO_R0_REO2PPE1_RING_MISC_PHYS(x)                                                                         ((x) + 0xed0)
27836 #define HWIO_REO_R0_REO2PPE1_RING_MISC_OFFS                                                                            (0xed0)
27837 #define HWIO_REO_R0_REO2PPE1_RING_MISC_RMSK                                                                             0x7ffffff
27838 #define HWIO_REO_R0_REO2PPE1_RING_MISC_POR                                                                             0x00000080
27839 #define HWIO_REO_R0_REO2PPE1_RING_MISC_POR_RMSK                                                                        0xffffffff
27840 #define HWIO_REO_R0_REO2PPE1_RING_MISC_ATTR                                                                                         0x3
27841 #define HWIO_REO_R0_REO2PPE1_RING_MISC_IN(x)            \
27842                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MISC_ADDR(x))
27843 #define HWIO_REO_R0_REO2PPE1_RING_MISC_INM(x, m)            \
27844                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MISC_ADDR(x), m)
27845 #define HWIO_REO_R0_REO2PPE1_RING_MISC_OUT(x, v)            \
27846                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MISC_ADDR(x),v)
27847 #define HWIO_REO_R0_REO2PPE1_RING_MISC_OUTM(x,m,v) \
27848                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MISC_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MISC_IN(x))
27849 #define HWIO_REO_R0_REO2PPE1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                                     0x4000000
27850 #define HWIO_REO_R0_REO2PPE1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                            26
27851 #define HWIO_REO_R0_REO2PPE1_RING_MISC_LOOP_CNT_BMSK                                                                    0x3c00000
27852 #define HWIO_REO_R0_REO2PPE1_RING_MISC_LOOP_CNT_SHFT                                                                           22
27853 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SPARE_CONTROL_BMSK                                                                0x3fc000
27854 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SPARE_CONTROL_SHFT                                                                      14
27855 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_SM_STATE2_BMSK                                                                 0x3000
27856 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_SM_STATE2_SHFT                                                                     12
27857 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_SM_STATE1_BMSK                                                                  0xf00
27858 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_SM_STATE1_SHFT                                                                      8
27859 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_IS_IDLE_BMSK                                                                     0x80
27860 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_IS_IDLE_SHFT                                                                        7
27861 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_ENABLE_BMSK                                                                      0x40
27862 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SRNG_ENABLE_SHFT                                                                         6
27863 #define HWIO_REO_R0_REO2PPE1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                                0x20
27864 #define HWIO_REO_R0_REO2PPE1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                                   5
27865 #define HWIO_REO_R0_REO2PPE1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                                 0x10
27866 #define HWIO_REO_R0_REO2PPE1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                    4
27867 #define HWIO_REO_R0_REO2PPE1_RING_MISC_MSI_SWAP_BIT_BMSK                                                                      0x8
27868 #define HWIO_REO_R0_REO2PPE1_RING_MISC_MSI_SWAP_BIT_SHFT                                                                        3
27869 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SECURITY_BIT_BMSK                                                                      0x4
27870 #define HWIO_REO_R0_REO2PPE1_RING_MISC_SECURITY_BIT_SHFT                                                                        2
27871 #define HWIO_REO_R0_REO2PPE1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                                   0x2
27872 #define HWIO_REO_R0_REO2PPE1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                     1
27873 #define HWIO_REO_R0_REO2PPE1_RING_MISC_RING_ID_DISABLE_BMSK                                                                   0x1
27874 #define HWIO_REO_R0_REO2PPE1_RING_MISC_RING_ID_DISABLE_SHFT                                                                     0
27875 
27876 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ADDR(x)                                                                  ((x) + 0xed4)
27877 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_PHYS(x)                                                                  ((x) + 0xed4)
27878 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_OFFS                                                                     (0xed4)
27879 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_RMSK                                                                     0xffffffff
27880 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_POR                                                                      0x00000000
27881 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_POR_RMSK                                                                 0xffffffff
27882 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ATTR                                                                                  0x3
27883 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_IN(x)            \
27884                 in_dword(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ADDR(x))
27885 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_INM(x, m)            \
27886                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ADDR(x), m)
27887 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_OUT(x, v)            \
27888                 out_dword(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ADDR(x),v)
27889 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
27890                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_IN(x))
27891 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                                0xffffffff
27892 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                         0
27893 
27894 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ADDR(x)                                                                  ((x) + 0xed8)
27895 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_PHYS(x)                                                                  ((x) + 0xed8)
27896 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_OFFS                                                                     (0xed8)
27897 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_RMSK                                                                           0xff
27898 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_POR                                                                      0x00000000
27899 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_POR_RMSK                                                                 0xffffffff
27900 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ATTR                                                                                  0x3
27901 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_IN(x)            \
27902                 in_dword(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ADDR(x))
27903 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_INM(x, m)            \
27904                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ADDR(x), m)
27905 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_OUT(x, v)            \
27906                 out_dword(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ADDR(x),v)
27907 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
27908                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_IN(x))
27909 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                                      0xff
27910 #define HWIO_REO_R0_REO2PPE1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                         0
27911 
27912 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ADDR(x)                                                           ((x) + 0xee4)
27913 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_PHYS(x)                                                           ((x) + 0xee4)
27914 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_OFFS                                                              (0xee4)
27915 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_RMSK                                                              0xffffffff
27916 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_POR                                                               0x00000000
27917 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_POR_RMSK                                                          0xffffffff
27918 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ATTR                                                                           0x3
27919 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_IN(x)            \
27920                 in_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ADDR(x))
27921 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
27922                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
27923 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
27924                 out_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
27925 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
27926                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_IN(x))
27927 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                                    0xffff0000
27928 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                            16
27929 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                                0x8000
27930 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                                    15
27931 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                          0x7fff
27932 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                               0
27933 
27934 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_ADDR(x)                                                          ((x) + 0xee8)
27935 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_PHYS(x)                                                          ((x) + 0xee8)
27936 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_OFFS                                                             (0xee8)
27937 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_RMSK                                                             0xffffffff
27938 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_POR                                                              0x00000000
27939 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_POR_RMSK                                                         0xffffffff
27940 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_ATTR                                                                          0x1
27941 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_IN(x)            \
27942                 in_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_ADDR(x))
27943 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
27944                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
27945 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                               0xffff0000
27946 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                       16
27947 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                                       0x8000
27948 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                           15
27949 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                    0x7fff
27950 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                         0
27951 
27952 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                        ((x) + 0xeec)
27953 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                        ((x) + 0xeec)
27954 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_OFFS                                                           (0xeec)
27955 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_RMSK                                                                0x3ff
27956 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_POR                                                            0x00000000
27957 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                                       0xffffffff
27958 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ATTR                                                                        0x3
27959 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
27960                 in_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
27961 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
27962                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
27963 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
27964                 out_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
27965 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
27966                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_IN(x))
27967 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                              0x3ff
27968 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                                  0
27969 
27970 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR(x)                                                                ((x) + 0xf08)
27971 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_PHYS(x)                                                                ((x) + 0xf08)
27972 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_OFFS                                                                   (0xf08)
27973 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_RMSK                                                                   0xffffffff
27974 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_POR                                                                    0x00000000
27975 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_POR_RMSK                                                               0xffffffff
27976 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ATTR                                                                                0x3
27977 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_IN(x)            \
27978                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR(x))
27979 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_INM(x, m)            \
27980                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR(x), m)
27981 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_OUT(x, v)            \
27982                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR(x),v)
27983 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
27984                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_IN(x))
27985 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                              0xffffffff
27986 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                       0
27987 
27988 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR(x)                                                                ((x) + 0xf0c)
27989 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_PHYS(x)                                                                ((x) + 0xf0c)
27990 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_OFFS                                                                   (0xf0c)
27991 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_RMSK                                                                        0x1ff
27992 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_POR                                                                    0x00000000
27993 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_POR_RMSK                                                               0xffffffff
27994 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ATTR                                                                                0x3
27995 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_IN(x)            \
27996                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR(x))
27997 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_INM(x, m)            \
27998                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR(x), m)
27999 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_OUT(x, v)            \
28000                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR(x),v)
28001 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
28002                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_IN(x))
28003 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                            0x100
28004 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                                8
28005 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                    0xff
28006 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                       0
28007 
28008 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ADDR(x)                                                                    ((x) + 0xf10)
28009 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_PHYS(x)                                                                    ((x) + 0xf10)
28010 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_OFFS                                                                       (0xf10)
28011 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_RMSK                                                                       0xffffffff
28012 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_POR                                                                        0x00000000
28013 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_POR_RMSK                                                                   0xffffffff
28014 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ATTR                                                                                    0x3
28015 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_IN(x)            \
28016                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ADDR(x))
28017 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_INM(x, m)            \
28018                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ADDR(x), m)
28019 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_OUT(x, v)            \
28020                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ADDR(x),v)
28021 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_OUTM(x,m,v) \
28022                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_IN(x))
28023 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_VALUE_BMSK                                                                 0xffffffff
28024 #define HWIO_REO_R0_REO2PPE1_RING_MSI1_DATA_VALUE_SHFT                                                                          0
28025 
28026 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                          ((x) + 0xf14)
28027 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                          ((x) + 0xf14)
28028 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_OFFS                                                             (0xf14)
28029 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_RMSK                                                             0xffcfffff
28030 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_POR                                                              0x00000000
28031 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                         0xffffffff
28032 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ATTR                                                                          0x3
28033 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_IN(x)            \
28034                 in_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ADDR(x))
28035 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
28036                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
28037 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
28038                 out_dword(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
28039 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
28040                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_IN(x))
28041 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                                  0xff000000
28042 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                          24
28043 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                                   0x800000
28044 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                         23
28045 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                                 0x400000
28046 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                                       22
28047 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                                 0xfffff
28048 #define HWIO_REO_R0_REO2PPE1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                                       0
28049 
28050 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR(x)                                                                ((x) + 0xf18)
28051 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_PHYS(x)                                                                ((x) + 0xf18)
28052 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_OFFS                                                                   (0xf18)
28053 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_RMSK                                                                   0xffffffff
28054 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_POR                                                                    0x00000000
28055 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_POR_RMSK                                                               0xffffffff
28056 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ATTR                                                                                0x3
28057 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_IN(x)            \
28058                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR(x))
28059 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_INM(x, m)            \
28060                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR(x), m)
28061 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_OUT(x, v)            \
28062                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR(x),v)
28063 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
28064                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_IN(x))
28065 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                              0xffffffff
28066 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                                       0
28067 
28068 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR(x)                                                                ((x) + 0xf1c)
28069 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_PHYS(x)                                                                ((x) + 0xf1c)
28070 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_OFFS                                                                   (0xf1c)
28071 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_RMSK                                                                        0x1ff
28072 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_POR                                                                    0x00000000
28073 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_POR_RMSK                                                               0xffffffff
28074 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ATTR                                                                                0x3
28075 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_IN(x)            \
28076                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR(x))
28077 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_INM(x, m)            \
28078                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR(x), m)
28079 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_OUT(x, v)            \
28080                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR(x),v)
28081 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
28082                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_IN(x))
28083 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                            0x100
28084 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                                8
28085 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                                    0xff
28086 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                                       0
28087 
28088 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ADDR(x)                                                                    ((x) + 0xf20)
28089 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_PHYS(x)                                                                    ((x) + 0xf20)
28090 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_OFFS                                                                       (0xf20)
28091 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_RMSK                                                                       0xffffffff
28092 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_POR                                                                        0x00000000
28093 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_POR_RMSK                                                                   0xffffffff
28094 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ATTR                                                                                    0x3
28095 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_IN(x)            \
28096                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ADDR(x))
28097 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_INM(x, m)            \
28098                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ADDR(x), m)
28099 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_OUT(x, v)            \
28100                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ADDR(x),v)
28101 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_OUTM(x,m,v) \
28102                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_IN(x))
28103 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_VALUE_BMSK                                                                 0xffffffff
28104 #define HWIO_REO_R0_REO2PPE1_RING_MSI2_DATA_VALUE_SHFT                                                                          0
28105 
28106 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                              ((x) + 0xf30)
28107 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                              ((x) + 0xf30)
28108 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_OFFS                                                                 (0xf30)
28109 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_RMSK                                                                     0xffff
28110 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_POR                                                                  0x00000000
28111 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                             0xffffffff
28112 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ATTR                                                                              0x3
28113 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_IN(x)            \
28114                 in_dword(HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ADDR(x))
28115 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
28116                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
28117 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
28118                 out_dword(HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
28119 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
28120                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_IN(x))
28121 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                                  0xffff
28122 #define HWIO_REO_R0_REO2PPE1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                       0
28123 
28124 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_ADDR(x)                                                                       ((x) + 0xf34)
28125 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_PHYS(x)                                                                       ((x) + 0xf34)
28126 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_OFFS                                                                          (0xf34)
28127 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_RMSK                                                                          0xffff003f
28128 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_POR                                                                           0x00000000
28129 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_POR_RMSK                                                                      0xffffffff
28130 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_ATTR                                                                                       0x3
28131 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_IN(x)            \
28132                 in_dword(HWIO_REO_R0_REO2PPE1_RING_MISC_1_ADDR(x))
28133 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_INM(x, m)            \
28134                 in_dword_masked(HWIO_REO_R0_REO2PPE1_RING_MISC_1_ADDR(x), m)
28135 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_OUT(x, v)            \
28136                 out_dword(HWIO_REO_R0_REO2PPE1_RING_MISC_1_ADDR(x),v)
28137 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_OUTM(x,m,v) \
28138                 out_dword_masked_ns(HWIO_REO_R0_REO2PPE1_RING_MISC_1_ADDR(x),m,v,HWIO_REO_R0_REO2PPE1_RING_MISC_1_IN(x))
28139 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                                 0xffff0000
28140 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                         16
28141 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                        0x3f
28142 #define HWIO_REO_R0_REO2PPE1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                           0
28143 
28144 #define HWIO_REO_R1_MISC_DEBUG_CTRL_ADDR(x)                                                                            ((x) + 0x2000)
28145 #define HWIO_REO_R1_MISC_DEBUG_CTRL_PHYS(x)                                                                            ((x) + 0x2000)
28146 #define HWIO_REO_R1_MISC_DEBUG_CTRL_OFFS                                                                               (0x2000)
28147 #define HWIO_REO_R1_MISC_DEBUG_CTRL_RMSK                                                                               0xffffffff
28148 #define HWIO_REO_R1_MISC_DEBUG_CTRL_POR                                                                                0x100771f0
28149 #define HWIO_REO_R1_MISC_DEBUG_CTRL_POR_RMSK                                                                           0xffffffff
28150 #define HWIO_REO_R1_MISC_DEBUG_CTRL_ATTR                                                                                            0x3
28151 #define HWIO_REO_R1_MISC_DEBUG_CTRL_IN(x)            \
28152                 in_dword(HWIO_REO_R1_MISC_DEBUG_CTRL_ADDR(x))
28153 #define HWIO_REO_R1_MISC_DEBUG_CTRL_INM(x, m)            \
28154                 in_dword_masked(HWIO_REO_R1_MISC_DEBUG_CTRL_ADDR(x), m)
28155 #define HWIO_REO_R1_MISC_DEBUG_CTRL_OUT(x, v)            \
28156                 out_dword(HWIO_REO_R1_MISC_DEBUG_CTRL_ADDR(x),v)
28157 #define HWIO_REO_R1_MISC_DEBUG_CTRL_OUTM(x,m,v) \
28158                 out_dword_masked_ns(HWIO_REO_R1_MISC_DEBUG_CTRL_ADDR(x),m,v,HWIO_REO_R1_MISC_DEBUG_CTRL_IN(x))
28159 #define HWIO_REO_R1_MISC_DEBUG_CTRL_DISABLE_SW_EXCEPTION_BMSK                                                          0x80000000
28160 #define HWIO_REO_R1_MISC_DEBUG_CTRL_DISABLE_SW_EXCEPTION_SHFT                                                                  31
28161 #define HWIO_REO_R1_MISC_DEBUG_CTRL_IDLE_REQ_BMSK                                                                      0x40000000
28162 #define HWIO_REO_R1_MISC_DEBUG_CTRL_IDLE_REQ_SHFT                                                                              30
28163 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_RESUME_THRESH_BMSK                                                        0x3ff00000
28164 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_RESUME_THRESH_SHFT                                                                20
28165 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_STOP_THRESH_BMSK                                                             0xffc00
28166 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_STOP_THRESH_SHFT                                                                  10
28167 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_START_THRESH_BMSK                                                              0x3ff
28168 #define HWIO_REO_R1_MISC_DEBUG_CTRL_CMD_FIFO_START_THRESH_SHFT                                                                  0
28169 
28170 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ADDR(x)                                                                       ((x) + 0x2004)
28171 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_PHYS(x)                                                                       ((x) + 0x2004)
28172 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_OFFS                                                                          (0x2004)
28173 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_RMSK                                                                            0xffffff
28174 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_POR                                                                           0x003ff03f
28175 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_POR_RMSK                                                                      0xffffffff
28176 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ATTR                                                                                       0x3
28177 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_IN(x)            \
28178                 in_dword(HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ADDR(x))
28179 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_INM(x, m)            \
28180                 in_dword_masked(HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ADDR(x), m)
28181 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_OUT(x, v)            \
28182                 out_dword(HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ADDR(x),v)
28183 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_OUTM(x,m,v) \
28184                 out_dword_masked_ns(HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_ADDR(x),m,v,HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_IN(x))
28185 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_RELEASE_RING_ACCUM_DELAY_BMSK                                                   0xfff000
28186 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_RELEASE_RING_ACCUM_DELAY_SHFT                                                         12
28187 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_PROD_RING_ACCUM_DELAY_BMSK                                                         0xfff
28188 #define HWIO_REO_R1_MISC_PERF_DEBUG_CTRL_PROD_RING_ACCUM_DELAY_SHFT                                                             0
28189 
28190 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x)                                                                    ((x) + 0x2008)
28191 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_PHYS(x)                                                                    ((x) + 0x2008)
28192 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_OFFS                                                                       (0x2008)
28193 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_RMSK                                                                           0x1fff
28194 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_POR                                                                        0x00001000
28195 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_POR_RMSK                                                                   0xffffffff
28196 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ATTR                                                                                    0x3
28197 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_IN(x)            \
28198                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x))
28199 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_INM(x, m)            \
28200                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x), m)
28201 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_OUT(x, v)            \
28202                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x),v)
28203 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_OUTM(x,m,v) \
28204                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_IN(x))
28205 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_ACK_BMSK                                                        0x1000
28206 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_ACK_SHFT                                                            12
28207 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_BMSK                                                             0x800
28208 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_SHFT                                                                11
28209 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_UPDATE_BMSK                                                           0x400
28210 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_UPDATE_SHFT                                                              10
28211 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_SEL_BMSK                                                              0x3ff
28212 #define HWIO_REO_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_SEL_SHFT                                                                  0
28213 
28214 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x)                                                                  ((x) + 0x200c)
28215 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_PHYS(x)                                                                  ((x) + 0x200c)
28216 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_OFFS                                                                     (0x200c)
28217 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_RMSK                                                                     0xffffffff
28218 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_POR                                                                      0x00000000
28219 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_POR_RMSK                                                                 0xffffffff
28220 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ATTR                                                                                  0x3
28221 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_IN(x)            \
28222                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x))
28223 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_INM(x, m)            \
28224                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x), m)
28225 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_OUT(x, v)            \
28226                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x),v)
28227 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_OUTM(x,m,v) \
28228                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_IN(x))
28229 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_CACHE_HIT_COUNT_BMSK                                                     0xffffffff
28230 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HIT_COUNT_CACHE_HIT_COUNT_SHFT                                                              0
28231 
28232 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x)                                                                 ((x) + 0x2010)
28233 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_PHYS(x)                                                                 ((x) + 0x2010)
28234 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_OFFS                                                                    (0x2010)
28235 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_RMSK                                                                      0xffffff
28236 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_POR                                                                     0x00000000
28237 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_POR_RMSK                                                                0xffffffff
28238 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ATTR                                                                                 0x3
28239 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_IN(x)            \
28240                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x))
28241 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_INM(x, m)            \
28242                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x), m)
28243 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_OUT(x, v)            \
28244                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x),v)
28245 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_OUTM(x,m,v) \
28246                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_IN(x))
28247 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_CACHE_MISS_COUNT_BMSK                                                     0xffffff
28248 #define HWIO_REO_R1_CACHE_CTL_DEBUG_MISS_COUNT_CACHE_MISS_COUNT_SHFT                                                            0
28249 
28250 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x)                                                              ((x) + 0x2014)
28251 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_PHYS(x)                                                              ((x) + 0x2014)
28252 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OFFS                                                                 (0x2014)
28253 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_RMSK                                                                 0xffffffff
28254 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_POR                                                                  0x00000000
28255 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_POR_RMSK                                                             0xffffffff
28256 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ATTR                                                                              0x3
28257 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_IN(x)            \
28258                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x))
28259 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_INM(x, m)            \
28260                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x), m)
28261 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OUT(x, v)            \
28262                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x),v)
28263 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OUTM(x,m,v) \
28264                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_IN(x))
28265 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OVERWRITE_BMSK                                                       0xffffffff
28266 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OVERWRITE_SHFT                                                                0
28267 
28268 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x)                                                             ((x) + 0x2018)
28269 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_PHYS(x)                                                             ((x) + 0x2018)
28270 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OFFS                                                                (0x2018)
28271 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_RMSK                                                                0xffffffff
28272 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_POR                                                                 0x00000000
28273 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_POR_RMSK                                                            0xffffffff
28274 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ATTR                                                                             0x3
28275 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_IN(x)            \
28276                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x))
28277 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_INM(x, m)            \
28278                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x), m)
28279 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OUT(x, v)            \
28280                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x),v)
28281 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OUTM(x,m,v) \
28282                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_IN(x))
28283 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OVERWRITE_BMSK                                                      0xffffffff
28284 #define HWIO_REO_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OVERWRITE_SHFT                                                               0
28285 
28286 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_ADDR(x)                                                                        ((x) + 0x201c)
28287 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_PHYS(x)                                                                        ((x) + 0x201c)
28288 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_OFFS                                                                           (0x201c)
28289 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_RMSK                                                                            0x1ffffff
28290 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_POR                                                                            0x00000000
28291 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_POR_RMSK                                                                       0xffffffff
28292 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_ATTR                                                                                        0x1
28293 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_IN(x)            \
28294                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_STM_ADDR(x))
28295 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_INM(x, m)            \
28296                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_STM_ADDR(x), m)
28297 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_STATE_BMSK                                                                      0x1ffffff
28298 #define HWIO_REO_R1_CACHE_CTL_DEBUG_STM_STATE_SHFT                                                                              0
28299 
28300 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x)                                                                  ((x) + 0x2020)
28301 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_PHYS(x)                                                                  ((x) + 0x2020)
28302 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_OFFS                                                                     (0x2020)
28303 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_RMSK                                                                       0x3fffff
28304 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_POR                                                                      0x00000000
28305 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_POR_RMSK                                                                 0xffffffff
28306 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_ATTR                                                                                  0x1
28307 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_IN(x)            \
28308                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x))
28309 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_INM(x, m)            \
28310                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x), m)
28311 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_MRU_FLAG_BMSK                                                              0x3ff800
28312 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_MRU_FLAG_SHFT                                                                    11
28313 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_LRU_FLAG_BMSK                                                                 0x7ff
28314 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST_LRU_FLAG_SHFT                                                                     0
28315 
28316 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x)                                                                 ((x) + 0x2024)
28317 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_PHYS(x)                                                                 ((x) + 0x2024)
28318 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_OFFS                                                                    (0x2024)
28319 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_RMSK                                                                      0x3fffff
28320 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_POR                                                                     0x00000000
28321 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_POR_RMSK                                                                0xffffffff
28322 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_ATTR                                                                                 0x1
28323 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_IN(x)            \
28324                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x))
28325 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_INM(x, m)            \
28326                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x), m)
28327 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_HEAD_FLAG_BMSK                                                            0x3ff800
28328 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_HEAD_FLAG_SHFT                                                                  11
28329 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_TAIL_FLAG_BMSK                                                               0x7ff
28330 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST1_TAIL_FLAG_SHFT                                                                   0
28331 
28332 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x)                                                                 ((x) + 0x2028)
28333 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_PHYS(x)                                                                 ((x) + 0x2028)
28334 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_OFFS                                                                    (0x2028)
28335 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_RMSK                                                                      0x3fffff
28336 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_POR                                                                     0x00000000
28337 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_POR_RMSK                                                                0xffffffff
28338 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_ATTR                                                                                 0x1
28339 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_IN(x)            \
28340                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x))
28341 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_INM(x, m)            \
28342                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x), m)
28343 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_MRU_FLAG_SET2_BMSK                                                        0x3ff800
28344 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_MRU_FLAG_SET2_SHFT                                                              11
28345 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_LRU_FLAG_SET2_BMSK                                                           0x7ff
28346 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST2_LRU_FLAG_SET2_SHFT                                                               0
28347 
28348 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x)                                                                 ((x) + 0x202c)
28349 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_PHYS(x)                                                                 ((x) + 0x202c)
28350 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_OFFS                                                                    (0x202c)
28351 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_RMSK                                                                      0x3fffff
28352 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_POR                                                                     0x00000000
28353 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_POR_RMSK                                                                0xffffffff
28354 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_ATTR                                                                                 0x1
28355 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_IN(x)            \
28356                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x))
28357 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_INM(x, m)            \
28358                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x), m)
28359 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_HEAD_FLAG_SET2_BMSK                                                       0x3ff800
28360 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_HEAD_FLAG_SET2_SHFT                                                             11
28361 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_TAIL_FLAG_SET2_BMSK                                                          0x7ff
28362 #define HWIO_REO_R1_CACHE_CTL_DEBUG_LINK_LIST3_TAIL_FLAG_SET2_SHFT                                                              0
28363 
28364 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x)                                                            ((x) + 0x2030)
28365 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_PHYS(x)                                                            ((x) + 0x2030)
28366 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_OFFS                                                               (0x2030)
28367 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_RMSK                                                               0xffffffff
28368 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_POR                                                                0x00000000
28369 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_POR_RMSK                                                           0xffffffff
28370 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ATTR                                                                            0x1
28371 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_IN(x)            \
28372                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x))
28373 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_INM(x, m)            \
28374                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x), m)
28375 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_VALUE_BMSK                                                         0xffffffff
28376 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_VALUE_SHFT                                                                  0
28377 
28378 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x)                                                           ((x) + 0x2034)
28379 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_PHYS(x)                                                           ((x) + 0x2034)
28380 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_OFFS                                                              (0x2034)
28381 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_RMSK                                                              0xffffffff
28382 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_POR                                                               0x00000000
28383 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_POR_RMSK                                                          0xffffffff
28384 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ATTR                                                                           0x1
28385 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_IN(x)            \
28386                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x))
28387 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_INM(x, m)            \
28388                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x), m)
28389 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_VALUE_BMSK                                                        0xffffffff
28390 #define HWIO_REO_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_VALUE_SHFT                                                                 0
28391 
28392 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x)                                                         ((x) + 0x2038)
28393 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_PHYS(x)                                                         ((x) + 0x2038)
28394 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_OFFS                                                            (0x2038)
28395 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_RMSK                                                               0xfffff
28396 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_POR                                                             0x00000000
28397 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_POR_RMSK                                                        0xffffffff
28398 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ATTR                                                                         0x1
28399 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_IN(x)            \
28400                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x))
28401 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_INM(x, m)            \
28402                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x), m)
28403 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET2_BMSK                                                          0xffc00
28404 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET2_SHFT                                                               10
28405 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET1_BMSK                                                            0x3ff
28406 #define HWIO_REO_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET1_SHFT                                                                0
28407 
28408 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x)                                                                ((x) + 0x203c)
28409 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_PHYS(x)                                                                ((x) + 0x203c)
28410 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_OFFS                                                                   (0x203c)
28411 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_RMSK                                                                          0x1
28412 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_POR                                                                    0x00000000
28413 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_POR_RMSK                                                               0xffffffff
28414 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ATTR                                                                                0x3
28415 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_IN(x)            \
28416                 in_dword(HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x))
28417 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_INM(x, m)            \
28418                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x), m)
28419 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_OUT(x, v)            \
28420                 out_dword(HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x),v)
28421 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_OUTM(x,m,v) \
28422                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_IN(x))
28423 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                                   0x1
28424 #define HWIO_REO_R1_CACHE_CTL_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                     0
28425 
28426 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x)                                                              ((x) + 0x2040)
28427 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_PHYS(x)                                                              ((x) + 0x2040)
28428 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OFFS                                                                 (0x2040)
28429 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_RMSK                                                                      0x7ff
28430 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_POR                                                                  0x00000000
28431 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_POR_RMSK                                                             0xffffffff
28432 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ATTR                                                                              0x3
28433 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_IN(x)            \
28434                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x))
28435 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_INM(x, m)            \
28436                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x), m)
28437 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OUT(x, v)            \
28438                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x),v)
28439 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OUTM(x,m,v) \
28440                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_IN(x))
28441 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_BACKUP_BMSK                                                               0x7f8
28442 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_BACKUP_SHFT                                                                   3
28443 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_WITHOUT_INVALIDATE_BMSK                                               0x4
28444 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_WITHOUT_INVALIDATE_SHFT                                                 2
28445 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_ENTIRE_CACHE_BMSK                                                     0x2
28446 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_ENTIRE_CACHE_SHFT                                                       1
28447 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_REQ_BMSK                                                              0x1
28448 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_REQ_SHFT                                                                0
28449 
28450 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x)                                                              ((x) + 0x2044)
28451 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_PHYS(x)                                                              ((x) + 0x2044)
28452 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OFFS                                                                 (0x2044)
28453 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_RMSK                                                                 0xffffffff
28454 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_POR                                                                  0x00000000
28455 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_POR_RMSK                                                             0xffffffff
28456 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ATTR                                                                              0x3
28457 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_IN(x)            \
28458                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x))
28459 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_INM(x, m)            \
28460                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x), m)
28461 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OUT(x, v)            \
28462                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x),v)
28463 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OUTM(x,m,v) \
28464                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_IN(x))
28465 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_FLUSH_ADDR_31_0_BMSK                                                 0xffffffff
28466 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_FLUSH_ADDR_31_0_SHFT                                                          0
28467 
28468 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x)                                                              ((x) + 0x2048)
28469 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_PHYS(x)                                                              ((x) + 0x2048)
28470 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OFFS                                                                 (0x2048)
28471 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_RMSK                                                                       0xff
28472 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_POR                                                                  0x00000000
28473 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_POR_RMSK                                                             0xffffffff
28474 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ATTR                                                                              0x3
28475 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_IN(x)            \
28476                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x))
28477 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_INM(x, m)            \
28478                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x), m)
28479 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OUT(x, v)            \
28480                 out_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x),v)
28481 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OUTM(x,m,v) \
28482                 out_dword_masked_ns(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x),m,v,HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_IN(x))
28483 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_FLUSH_ADDR_39_32_BMSK                                                      0xff
28484 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_FLUSH_ADDR_39_32_SHFT                                                         0
28485 
28486 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x)                                                               ((x) + 0x204c)
28487 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_PHYS(x)                                                               ((x) + 0x204c)
28488 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_OFFS                                                                  (0x204c)
28489 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_RMSK                                                                  0x3fffffff
28490 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_POR                                                                   0x00000001
28491 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_POR_RMSK                                                              0xffffffff
28492 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ATTR                                                                               0x1
28493 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_IN(x)            \
28494                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x))
28495 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_INM(x, m)            \
28496                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x), m)
28497 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_BACKUP_BMSK                                                           0x3fc00000
28498 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_BACKUP_SHFT                                                                   22
28499 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_COUNT_BMSK                                                        0x3ff000
28500 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_COUNT_SHFT                                                              12
28501 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HW_IF_BUSY_BMSK                                               0x800
28502 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HW_IF_BUSY_SHFT                                                  11
28503 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_ERROR_BMSK                                                    0x600
28504 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_ERROR_SHFT                                                        9
28505 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_CLIENT_ID_BMSK                                                0x1e0
28506 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_CLIENT_ID_SHFT                                                    5
28507 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_DESC_TYPE_BMSK                                                 0x1c
28508 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_DESC_TYPE_SHFT                                                    2
28509 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HIT_BMSK                                                        0x2
28510 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HIT_SHFT                                                          1
28511 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_DONE_BMSK                                                              0x1
28512 #define HWIO_REO_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_DONE_SHFT                                                                0
28513 
28514 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x)                                                                ((x) + 0x2050)
28515 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_PHYS(x)                                                                ((x) + 0x2050)
28516 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_OFFS                                                                   (0x2050)
28517 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_RMSK                                                                         0xff
28518 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_POR                                                                    0x00000000
28519 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_POR_RMSK                                                               0xffffffff
28520 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ATTR                                                                                0x1
28521 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_IN(x)            \
28522                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x))
28523 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_INM(x, m)            \
28524                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x), m)
28525 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ACT_ADDR_BMSK                                                                0xf0
28526 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ACT_ADDR_SHFT                                                                   4
28527 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_EXP_ADDR_BMSK                                                                 0xf
28528 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_EXP_ADDR_SHFT                                                                   0
28529 
28530 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x)                                                      ((x) + 0x2054)
28531 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_PHYS(x)                                                      ((x) + 0x2054)
28532 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_OFFS                                                         (0x2054)
28533 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_RMSK                                                               0xff
28534 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_POR                                                          0x00000000
28535 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_POR_RMSK                                                     0xffffffff
28536 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ATTR                                                                      0x1
28537 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_IN(x)            \
28538                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x))
28539 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_INM(x, m)            \
28540                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x), m)
28541 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR_39_32_BMSK                                                    0xff
28542 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR_39_32_SHFT                                                       0
28543 
28544 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x)                                                       ((x) + 0x2058)
28545 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_PHYS(x)                                                       ((x) + 0x2058)
28546 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_OFFS                                                          (0x2058)
28547 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_RMSK                                                          0xffffffff
28548 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_POR                                                           0x00000000
28549 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_POR_RMSK                                                      0xffffffff
28550 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ATTR                                                                       0x1
28551 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_IN(x)            \
28552                 in_dword(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x))
28553 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_INM(x, m)            \
28554                 in_dword_masked(HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x), m)
28555 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR_31_0_BMSK                                                0xffffffff
28556 #define HWIO_REO_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR_31_0_SHFT                                                         0
28557 
28558 #define HWIO_REO_R1_END_OF_TEST_CHECK_ADDR(x)                                                                          ((x) + 0x205c)
28559 #define HWIO_REO_R1_END_OF_TEST_CHECK_PHYS(x)                                                                          ((x) + 0x205c)
28560 #define HWIO_REO_R1_END_OF_TEST_CHECK_OFFS                                                                             (0x205c)
28561 #define HWIO_REO_R1_END_OF_TEST_CHECK_RMSK                                                                                    0x1
28562 #define HWIO_REO_R1_END_OF_TEST_CHECK_POR                                                                              0x00000000
28563 #define HWIO_REO_R1_END_OF_TEST_CHECK_POR_RMSK                                                                         0xffffffff
28564 #define HWIO_REO_R1_END_OF_TEST_CHECK_ATTR                                                                                          0x3
28565 #define HWIO_REO_R1_END_OF_TEST_CHECK_IN(x)            \
28566                 in_dword(HWIO_REO_R1_END_OF_TEST_CHECK_ADDR(x))
28567 #define HWIO_REO_R1_END_OF_TEST_CHECK_INM(x, m)            \
28568                 in_dword_masked(HWIO_REO_R1_END_OF_TEST_CHECK_ADDR(x), m)
28569 #define HWIO_REO_R1_END_OF_TEST_CHECK_OUT(x, v)            \
28570                 out_dword(HWIO_REO_R1_END_OF_TEST_CHECK_ADDR(x),v)
28571 #define HWIO_REO_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
28572                 out_dword_masked_ns(HWIO_REO_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_REO_R1_END_OF_TEST_CHECK_IN(x))
28573 #define HWIO_REO_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                                             0x1
28574 #define HWIO_REO_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                               0
28575 
28576 #define HWIO_REO_R1_SM_ALL_IDLE_ADDR(x)                                                                                ((x) + 0x2060)
28577 #define HWIO_REO_R1_SM_ALL_IDLE_PHYS(x)                                                                                ((x) + 0x2060)
28578 #define HWIO_REO_R1_SM_ALL_IDLE_OFFS                                                                                   (0x2060)
28579 #define HWIO_REO_R1_SM_ALL_IDLE_RMSK                                                                                          0x7
28580 #define HWIO_REO_R1_SM_ALL_IDLE_POR                                                                                    0x00000001
28581 #define HWIO_REO_R1_SM_ALL_IDLE_POR_RMSK                                                                               0xffffffff
28582 #define HWIO_REO_R1_SM_ALL_IDLE_ATTR                                                                                                0x1
28583 #define HWIO_REO_R1_SM_ALL_IDLE_IN(x)            \
28584                 in_dword(HWIO_REO_R1_SM_ALL_IDLE_ADDR(x))
28585 #define HWIO_REO_R1_SM_ALL_IDLE_INM(x, m)            \
28586                 in_dword_masked(HWIO_REO_R1_SM_ALL_IDLE_ADDR(x), m)
28587 #define HWIO_REO_R1_SM_ALL_IDLE_REO_ENTRANCE_RINGS_NOT_EMPTY_BMSK                                                             0x4
28588 #define HWIO_REO_R1_SM_ALL_IDLE_REO_ENTRANCE_RINGS_NOT_EMPTY_SHFT                                                               2
28589 #define HWIO_REO_R1_SM_ALL_IDLE_REO_IN_IDLE_BMSK                                                                              0x2
28590 #define HWIO_REO_R1_SM_ALL_IDLE_REO_IN_IDLE_SHFT                                                                                1
28591 #define HWIO_REO_R1_SM_ALL_IDLE_ALL_STATES_IN_IDLE_BMSK                                                                       0x1
28592 #define HWIO_REO_R1_SM_ALL_IDLE_ALL_STATES_IN_IDLE_SHFT                                                                         0
28593 
28594 #define HWIO_REO_R1_TESTBUS_CTRL_ADDR(x)                                                                               ((x) + 0x2064)
28595 #define HWIO_REO_R1_TESTBUS_CTRL_PHYS(x)                                                                               ((x) + 0x2064)
28596 #define HWIO_REO_R1_TESTBUS_CTRL_OFFS                                                                                  (0x2064)
28597 #define HWIO_REO_R1_TESTBUS_CTRL_RMSK                                                                                        0x7f
28598 #define HWIO_REO_R1_TESTBUS_CTRL_POR                                                                                   0x00000000
28599 #define HWIO_REO_R1_TESTBUS_CTRL_POR_RMSK                                                                              0xffffffff
28600 #define HWIO_REO_R1_TESTBUS_CTRL_ATTR                                                                                               0x3
28601 #define HWIO_REO_R1_TESTBUS_CTRL_IN(x)            \
28602                 in_dword(HWIO_REO_R1_TESTBUS_CTRL_ADDR(x))
28603 #define HWIO_REO_R1_TESTBUS_CTRL_INM(x, m)            \
28604                 in_dword_masked(HWIO_REO_R1_TESTBUS_CTRL_ADDR(x), m)
28605 #define HWIO_REO_R1_TESTBUS_CTRL_OUT(x, v)            \
28606                 out_dword(HWIO_REO_R1_TESTBUS_CTRL_ADDR(x),v)
28607 #define HWIO_REO_R1_TESTBUS_CTRL_OUTM(x,m,v) \
28608                 out_dword_masked_ns(HWIO_REO_R1_TESTBUS_CTRL_ADDR(x),m,v,HWIO_REO_R1_TESTBUS_CTRL_IN(x))
28609 #define HWIO_REO_R1_TESTBUS_CTRL_TESTBUS_SELECT_BMSK                                                                         0x7f
28610 #define HWIO_REO_R1_TESTBUS_CTRL_TESTBUS_SELECT_SHFT                                                                            0
28611 
28612 #define HWIO_REO_R1_TESTBUS_LOWER_ADDR(x)                                                                              ((x) + 0x2068)
28613 #define HWIO_REO_R1_TESTBUS_LOWER_PHYS(x)                                                                              ((x) + 0x2068)
28614 #define HWIO_REO_R1_TESTBUS_LOWER_OFFS                                                                                 (0x2068)
28615 #define HWIO_REO_R1_TESTBUS_LOWER_RMSK                                                                                 0xffffffff
28616 #define HWIO_REO_R1_TESTBUS_LOWER_POR                                                                                  0x00000000
28617 #define HWIO_REO_R1_TESTBUS_LOWER_POR_RMSK                                                                             0xffffffff
28618 #define HWIO_REO_R1_TESTBUS_LOWER_ATTR                                                                                              0x1
28619 #define HWIO_REO_R1_TESTBUS_LOWER_IN(x)            \
28620                 in_dword(HWIO_REO_R1_TESTBUS_LOWER_ADDR(x))
28621 #define HWIO_REO_R1_TESTBUS_LOWER_INM(x, m)            \
28622                 in_dword_masked(HWIO_REO_R1_TESTBUS_LOWER_ADDR(x), m)
28623 #define HWIO_REO_R1_TESTBUS_LOWER_VALUE_BMSK                                                                           0xffffffff
28624 #define HWIO_REO_R1_TESTBUS_LOWER_VALUE_SHFT                                                                                    0
28625 
28626 #define HWIO_REO_R1_TESTBUS_HIGHER_ADDR(x)                                                                             ((x) + 0x206c)
28627 #define HWIO_REO_R1_TESTBUS_HIGHER_PHYS(x)                                                                             ((x) + 0x206c)
28628 #define HWIO_REO_R1_TESTBUS_HIGHER_OFFS                                                                                (0x206c)
28629 #define HWIO_REO_R1_TESTBUS_HIGHER_RMSK                                                                                      0xff
28630 #define HWIO_REO_R1_TESTBUS_HIGHER_POR                                                                                 0x00000000
28631 #define HWIO_REO_R1_TESTBUS_HIGHER_POR_RMSK                                                                            0xffffffff
28632 #define HWIO_REO_R1_TESTBUS_HIGHER_ATTR                                                                                             0x1
28633 #define HWIO_REO_R1_TESTBUS_HIGHER_IN(x)            \
28634                 in_dword(HWIO_REO_R1_TESTBUS_HIGHER_ADDR(x))
28635 #define HWIO_REO_R1_TESTBUS_HIGHER_INM(x, m)            \
28636                 in_dword_masked(HWIO_REO_R1_TESTBUS_HIGHER_ADDR(x), m)
28637 #define HWIO_REO_R1_TESTBUS_HIGHER_VALUE_BMSK                                                                                0xff
28638 #define HWIO_REO_R1_TESTBUS_HIGHER_VALUE_SHFT                                                                                   0
28639 
28640 #define HWIO_REO_R1_SM_STATES_IX_0_ADDR(x)                                                                             ((x) + 0x2070)
28641 #define HWIO_REO_R1_SM_STATES_IX_0_PHYS(x)                                                                             ((x) + 0x2070)
28642 #define HWIO_REO_R1_SM_STATES_IX_0_OFFS                                                                                (0x2070)
28643 #define HWIO_REO_R1_SM_STATES_IX_0_RMSK                                                                                0xffffffff
28644 #define HWIO_REO_R1_SM_STATES_IX_0_POR                                                                                 0x00000000
28645 #define HWIO_REO_R1_SM_STATES_IX_0_POR_RMSK                                                                            0xffffffff
28646 #define HWIO_REO_R1_SM_STATES_IX_0_ATTR                                                                                             0x1
28647 #define HWIO_REO_R1_SM_STATES_IX_0_IN(x)            \
28648                 in_dword(HWIO_REO_R1_SM_STATES_IX_0_ADDR(x))
28649 #define HWIO_REO_R1_SM_STATES_IX_0_INM(x, m)            \
28650                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_0_ADDR(x), m)
28651 #define HWIO_REO_R1_SM_STATES_IX_0_SM_STATE_BMSK                                                                       0xffffffff
28652 #define HWIO_REO_R1_SM_STATES_IX_0_SM_STATE_SHFT                                                                                0
28653 
28654 #define HWIO_REO_R1_SM_STATES_IX_1_ADDR(x)                                                                             ((x) + 0x2074)
28655 #define HWIO_REO_R1_SM_STATES_IX_1_PHYS(x)                                                                             ((x) + 0x2074)
28656 #define HWIO_REO_R1_SM_STATES_IX_1_OFFS                                                                                (0x2074)
28657 #define HWIO_REO_R1_SM_STATES_IX_1_RMSK                                                                                0xffffffff
28658 #define HWIO_REO_R1_SM_STATES_IX_1_POR                                                                                 0x00000000
28659 #define HWIO_REO_R1_SM_STATES_IX_1_POR_RMSK                                                                            0xffffffff
28660 #define HWIO_REO_R1_SM_STATES_IX_1_ATTR                                                                                             0x1
28661 #define HWIO_REO_R1_SM_STATES_IX_1_IN(x)            \
28662                 in_dword(HWIO_REO_R1_SM_STATES_IX_1_ADDR(x))
28663 #define HWIO_REO_R1_SM_STATES_IX_1_INM(x, m)            \
28664                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_1_ADDR(x), m)
28665 #define HWIO_REO_R1_SM_STATES_IX_1_SM_STATE_BMSK                                                                       0xffffffff
28666 #define HWIO_REO_R1_SM_STATES_IX_1_SM_STATE_SHFT                                                                                0
28667 
28668 #define HWIO_REO_R1_SM_STATES_IX_2_ADDR(x)                                                                             ((x) + 0x2078)
28669 #define HWIO_REO_R1_SM_STATES_IX_2_PHYS(x)                                                                             ((x) + 0x2078)
28670 #define HWIO_REO_R1_SM_STATES_IX_2_OFFS                                                                                (0x2078)
28671 #define HWIO_REO_R1_SM_STATES_IX_2_RMSK                                                                                0xffffffff
28672 #define HWIO_REO_R1_SM_STATES_IX_2_POR                                                                                 0x00000000
28673 #define HWIO_REO_R1_SM_STATES_IX_2_POR_RMSK                                                                            0xffffffff
28674 #define HWIO_REO_R1_SM_STATES_IX_2_ATTR                                                                                             0x1
28675 #define HWIO_REO_R1_SM_STATES_IX_2_IN(x)            \
28676                 in_dword(HWIO_REO_R1_SM_STATES_IX_2_ADDR(x))
28677 #define HWIO_REO_R1_SM_STATES_IX_2_INM(x, m)            \
28678                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_2_ADDR(x), m)
28679 #define HWIO_REO_R1_SM_STATES_IX_2_SM_STATE_BMSK                                                                       0xffffffff
28680 #define HWIO_REO_R1_SM_STATES_IX_2_SM_STATE_SHFT                                                                                0
28681 
28682 #define HWIO_REO_R1_SM_STATES_IX_3_ADDR(x)                                                                             ((x) + 0x207c)
28683 #define HWIO_REO_R1_SM_STATES_IX_3_PHYS(x)                                                                             ((x) + 0x207c)
28684 #define HWIO_REO_R1_SM_STATES_IX_3_OFFS                                                                                (0x207c)
28685 #define HWIO_REO_R1_SM_STATES_IX_3_RMSK                                                                                0xffffffff
28686 #define HWIO_REO_R1_SM_STATES_IX_3_POR                                                                                 0x00000000
28687 #define HWIO_REO_R1_SM_STATES_IX_3_POR_RMSK                                                                            0xffffffff
28688 #define HWIO_REO_R1_SM_STATES_IX_3_ATTR                                                                                             0x1
28689 #define HWIO_REO_R1_SM_STATES_IX_3_IN(x)            \
28690                 in_dword(HWIO_REO_R1_SM_STATES_IX_3_ADDR(x))
28691 #define HWIO_REO_R1_SM_STATES_IX_3_INM(x, m)            \
28692                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_3_ADDR(x), m)
28693 #define HWIO_REO_R1_SM_STATES_IX_3_SM_STATE_BMSK                                                                       0xffffffff
28694 #define HWIO_REO_R1_SM_STATES_IX_3_SM_STATE_SHFT                                                                                0
28695 
28696 #define HWIO_REO_R1_SM_STATES_IX_4_ADDR(x)                                                                             ((x) + 0x2080)
28697 #define HWIO_REO_R1_SM_STATES_IX_4_PHYS(x)                                                                             ((x) + 0x2080)
28698 #define HWIO_REO_R1_SM_STATES_IX_4_OFFS                                                                                (0x2080)
28699 #define HWIO_REO_R1_SM_STATES_IX_4_RMSK                                                                                0xffffffff
28700 #define HWIO_REO_R1_SM_STATES_IX_4_POR                                                                                 0x00000000
28701 #define HWIO_REO_R1_SM_STATES_IX_4_POR_RMSK                                                                            0xffffffff
28702 #define HWIO_REO_R1_SM_STATES_IX_4_ATTR                                                                                             0x1
28703 #define HWIO_REO_R1_SM_STATES_IX_4_IN(x)            \
28704                 in_dword(HWIO_REO_R1_SM_STATES_IX_4_ADDR(x))
28705 #define HWIO_REO_R1_SM_STATES_IX_4_INM(x, m)            \
28706                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_4_ADDR(x), m)
28707 #define HWIO_REO_R1_SM_STATES_IX_4_SM_STATE_BMSK                                                                       0xffffffff
28708 #define HWIO_REO_R1_SM_STATES_IX_4_SM_STATE_SHFT                                                                                0
28709 
28710 #define HWIO_REO_R1_SM_STATES_IX_5_ADDR(x)                                                                             ((x) + 0x2084)
28711 #define HWIO_REO_R1_SM_STATES_IX_5_PHYS(x)                                                                             ((x) + 0x2084)
28712 #define HWIO_REO_R1_SM_STATES_IX_5_OFFS                                                                                (0x2084)
28713 #define HWIO_REO_R1_SM_STATES_IX_5_RMSK                                                                                0xffffffff
28714 #define HWIO_REO_R1_SM_STATES_IX_5_POR                                                                                 0x00000000
28715 #define HWIO_REO_R1_SM_STATES_IX_5_POR_RMSK                                                                            0xffffffff
28716 #define HWIO_REO_R1_SM_STATES_IX_5_ATTR                                                                                             0x1
28717 #define HWIO_REO_R1_SM_STATES_IX_5_IN(x)            \
28718                 in_dword(HWIO_REO_R1_SM_STATES_IX_5_ADDR(x))
28719 #define HWIO_REO_R1_SM_STATES_IX_5_INM(x, m)            \
28720                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_5_ADDR(x), m)
28721 #define HWIO_REO_R1_SM_STATES_IX_5_SM_STATE_BMSK                                                                       0xffffffff
28722 #define HWIO_REO_R1_SM_STATES_IX_5_SM_STATE_SHFT                                                                                0
28723 
28724 #define HWIO_REO_R1_SM_STATES_IX_6_ADDR(x)                                                                             ((x) + 0x2088)
28725 #define HWIO_REO_R1_SM_STATES_IX_6_PHYS(x)                                                                             ((x) + 0x2088)
28726 #define HWIO_REO_R1_SM_STATES_IX_6_OFFS                                                                                (0x2088)
28727 #define HWIO_REO_R1_SM_STATES_IX_6_RMSK                                                                                0xffffffff
28728 #define HWIO_REO_R1_SM_STATES_IX_6_POR                                                                                 0x00000000
28729 #define HWIO_REO_R1_SM_STATES_IX_6_POR_RMSK                                                                            0xffffffff
28730 #define HWIO_REO_R1_SM_STATES_IX_6_ATTR                                                                                             0x1
28731 #define HWIO_REO_R1_SM_STATES_IX_6_IN(x)            \
28732                 in_dword(HWIO_REO_R1_SM_STATES_IX_6_ADDR(x))
28733 #define HWIO_REO_R1_SM_STATES_IX_6_INM(x, m)            \
28734                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_6_ADDR(x), m)
28735 #define HWIO_REO_R1_SM_STATES_IX_6_SM_STATE_BMSK                                                                       0xffffffff
28736 #define HWIO_REO_R1_SM_STATES_IX_6_SM_STATE_SHFT                                                                                0
28737 
28738 #define HWIO_REO_R1_SM_STATES_IX_7_ADDR(x)                                                                             ((x) + 0x208c)
28739 #define HWIO_REO_R1_SM_STATES_IX_7_PHYS(x)                                                                             ((x) + 0x208c)
28740 #define HWIO_REO_R1_SM_STATES_IX_7_OFFS                                                                                (0x208c)
28741 #define HWIO_REO_R1_SM_STATES_IX_7_RMSK                                                                                0xffffffff
28742 #define HWIO_REO_R1_SM_STATES_IX_7_POR                                                                                 0x00000000
28743 #define HWIO_REO_R1_SM_STATES_IX_7_POR_RMSK                                                                            0xffffffff
28744 #define HWIO_REO_R1_SM_STATES_IX_7_ATTR                                                                                             0x1
28745 #define HWIO_REO_R1_SM_STATES_IX_7_IN(x)            \
28746                 in_dword(HWIO_REO_R1_SM_STATES_IX_7_ADDR(x))
28747 #define HWIO_REO_R1_SM_STATES_IX_7_INM(x, m)            \
28748                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_7_ADDR(x), m)
28749 #define HWIO_REO_R1_SM_STATES_IX_7_SM_STATE_BMSK                                                                       0xffffffff
28750 #define HWIO_REO_R1_SM_STATES_IX_7_SM_STATE_SHFT                                                                                0
28751 
28752 #define HWIO_REO_R1_SM_STATES_IX_8_ADDR(x)                                                                             ((x) + 0x2090)
28753 #define HWIO_REO_R1_SM_STATES_IX_8_PHYS(x)                                                                             ((x) + 0x2090)
28754 #define HWIO_REO_R1_SM_STATES_IX_8_OFFS                                                                                (0x2090)
28755 #define HWIO_REO_R1_SM_STATES_IX_8_RMSK                                                                                0xffffffff
28756 #define HWIO_REO_R1_SM_STATES_IX_8_POR                                                                                 0x00000000
28757 #define HWIO_REO_R1_SM_STATES_IX_8_POR_RMSK                                                                            0xffffffff
28758 #define HWIO_REO_R1_SM_STATES_IX_8_ATTR                                                                                             0x1
28759 #define HWIO_REO_R1_SM_STATES_IX_8_IN(x)            \
28760                 in_dword(HWIO_REO_R1_SM_STATES_IX_8_ADDR(x))
28761 #define HWIO_REO_R1_SM_STATES_IX_8_INM(x, m)            \
28762                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_8_ADDR(x), m)
28763 #define HWIO_REO_R1_SM_STATES_IX_8_SM_STATE_BMSK                                                                       0xffffffff
28764 #define HWIO_REO_R1_SM_STATES_IX_8_SM_STATE_SHFT                                                                                0
28765 
28766 #define HWIO_REO_R1_SM_STATES_IX_9_ADDR(x)                                                                             ((x) + 0x2094)
28767 #define HWIO_REO_R1_SM_STATES_IX_9_PHYS(x)                                                                             ((x) + 0x2094)
28768 #define HWIO_REO_R1_SM_STATES_IX_9_OFFS                                                                                (0x2094)
28769 #define HWIO_REO_R1_SM_STATES_IX_9_RMSK                                                                                0xffffffff
28770 #define HWIO_REO_R1_SM_STATES_IX_9_POR                                                                                 0x00000000
28771 #define HWIO_REO_R1_SM_STATES_IX_9_POR_RMSK                                                                            0xffffffff
28772 #define HWIO_REO_R1_SM_STATES_IX_9_ATTR                                                                                             0x1
28773 #define HWIO_REO_R1_SM_STATES_IX_9_IN(x)            \
28774                 in_dword(HWIO_REO_R1_SM_STATES_IX_9_ADDR(x))
28775 #define HWIO_REO_R1_SM_STATES_IX_9_INM(x, m)            \
28776                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_9_ADDR(x), m)
28777 #define HWIO_REO_R1_SM_STATES_IX_9_SM_STATE_BMSK                                                                       0xffffffff
28778 #define HWIO_REO_R1_SM_STATES_IX_9_SM_STATE_SHFT                                                                                0
28779 
28780 #define HWIO_REO_R1_SM_STATES_IX_10_ADDR(x)                                                                            ((x) + 0x2098)
28781 #define HWIO_REO_R1_SM_STATES_IX_10_PHYS(x)                                                                            ((x) + 0x2098)
28782 #define HWIO_REO_R1_SM_STATES_IX_10_OFFS                                                                               (0x2098)
28783 #define HWIO_REO_R1_SM_STATES_IX_10_RMSK                                                                               0xffffffff
28784 #define HWIO_REO_R1_SM_STATES_IX_10_POR                                                                                0x00000000
28785 #define HWIO_REO_R1_SM_STATES_IX_10_POR_RMSK                                                                           0xffffffff
28786 #define HWIO_REO_R1_SM_STATES_IX_10_ATTR                                                                                            0x1
28787 #define HWIO_REO_R1_SM_STATES_IX_10_IN(x)            \
28788                 in_dword(HWIO_REO_R1_SM_STATES_IX_10_ADDR(x))
28789 #define HWIO_REO_R1_SM_STATES_IX_10_INM(x, m)            \
28790                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_10_ADDR(x), m)
28791 #define HWIO_REO_R1_SM_STATES_IX_10_SM_STATE_BMSK                                                                      0xffffffff
28792 #define HWIO_REO_R1_SM_STATES_IX_10_SM_STATE_SHFT                                                                               0
28793 
28794 #define HWIO_REO_R1_SM_STATES_IX_11_ADDR(x)                                                                            ((x) + 0x209c)
28795 #define HWIO_REO_R1_SM_STATES_IX_11_PHYS(x)                                                                            ((x) + 0x209c)
28796 #define HWIO_REO_R1_SM_STATES_IX_11_OFFS                                                                               (0x209c)
28797 #define HWIO_REO_R1_SM_STATES_IX_11_RMSK                                                                               0xffffffff
28798 #define HWIO_REO_R1_SM_STATES_IX_11_POR                                                                                0x00000000
28799 #define HWIO_REO_R1_SM_STATES_IX_11_POR_RMSK                                                                           0xffffffff
28800 #define HWIO_REO_R1_SM_STATES_IX_11_ATTR                                                                                            0x1
28801 #define HWIO_REO_R1_SM_STATES_IX_11_IN(x)            \
28802                 in_dword(HWIO_REO_R1_SM_STATES_IX_11_ADDR(x))
28803 #define HWIO_REO_R1_SM_STATES_IX_11_INM(x, m)            \
28804                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_11_ADDR(x), m)
28805 #define HWIO_REO_R1_SM_STATES_IX_11_SM_STATE_BMSK                                                                      0xffffffff
28806 #define HWIO_REO_R1_SM_STATES_IX_11_SM_STATE_SHFT                                                                               0
28807 
28808 #define HWIO_REO_R1_SM_STATES_IX_12_ADDR(x)                                                                            ((x) + 0x20a0)
28809 #define HWIO_REO_R1_SM_STATES_IX_12_PHYS(x)                                                                            ((x) + 0x20a0)
28810 #define HWIO_REO_R1_SM_STATES_IX_12_OFFS                                                                               (0x20a0)
28811 #define HWIO_REO_R1_SM_STATES_IX_12_RMSK                                                                               0xffffffff
28812 #define HWIO_REO_R1_SM_STATES_IX_12_POR                                                                                0x00000000
28813 #define HWIO_REO_R1_SM_STATES_IX_12_POR_RMSK                                                                           0xffffffff
28814 #define HWIO_REO_R1_SM_STATES_IX_12_ATTR                                                                                            0x1
28815 #define HWIO_REO_R1_SM_STATES_IX_12_IN(x)            \
28816                 in_dword(HWIO_REO_R1_SM_STATES_IX_12_ADDR(x))
28817 #define HWIO_REO_R1_SM_STATES_IX_12_INM(x, m)            \
28818                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_12_ADDR(x), m)
28819 #define HWIO_REO_R1_SM_STATES_IX_12_SM_STATE_BMSK                                                                      0xffffffff
28820 #define HWIO_REO_R1_SM_STATES_IX_12_SM_STATE_SHFT                                                                               0
28821 
28822 #define HWIO_REO_R1_SM_STATES_IX_13_ADDR(x)                                                                            ((x) + 0x20a4)
28823 #define HWIO_REO_R1_SM_STATES_IX_13_PHYS(x)                                                                            ((x) + 0x20a4)
28824 #define HWIO_REO_R1_SM_STATES_IX_13_OFFS                                                                               (0x20a4)
28825 #define HWIO_REO_R1_SM_STATES_IX_13_RMSK                                                                               0xffffffff
28826 #define HWIO_REO_R1_SM_STATES_IX_13_POR                                                                                0x00000000
28827 #define HWIO_REO_R1_SM_STATES_IX_13_POR_RMSK                                                                           0xffffffff
28828 #define HWIO_REO_R1_SM_STATES_IX_13_ATTR                                                                                            0x1
28829 #define HWIO_REO_R1_SM_STATES_IX_13_IN(x)            \
28830                 in_dword(HWIO_REO_R1_SM_STATES_IX_13_ADDR(x))
28831 #define HWIO_REO_R1_SM_STATES_IX_13_INM(x, m)            \
28832                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_13_ADDR(x), m)
28833 #define HWIO_REO_R1_SM_STATES_IX_13_SM_STATE_BMSK                                                                      0xffffffff
28834 #define HWIO_REO_R1_SM_STATES_IX_13_SM_STATE_SHFT                                                                               0
28835 
28836 #define HWIO_REO_R1_IDLE_STATES_IX_0_ADDR(x)                                                                           ((x) + 0x20a8)
28837 #define HWIO_REO_R1_IDLE_STATES_IX_0_PHYS(x)                                                                           ((x) + 0x20a8)
28838 #define HWIO_REO_R1_IDLE_STATES_IX_0_OFFS                                                                              (0x20a8)
28839 #define HWIO_REO_R1_IDLE_STATES_IX_0_RMSK                                                                              0xffffffff
28840 #define HWIO_REO_R1_IDLE_STATES_IX_0_POR                                                                               0x00000000
28841 #define HWIO_REO_R1_IDLE_STATES_IX_0_POR_RMSK                                                                          0xffffffff
28842 #define HWIO_REO_R1_IDLE_STATES_IX_0_ATTR                                                                                           0x1
28843 #define HWIO_REO_R1_IDLE_STATES_IX_0_IN(x)            \
28844                 in_dword(HWIO_REO_R1_IDLE_STATES_IX_0_ADDR(x))
28845 #define HWIO_REO_R1_IDLE_STATES_IX_0_INM(x, m)            \
28846                 in_dword_masked(HWIO_REO_R1_IDLE_STATES_IX_0_ADDR(x), m)
28847 #define HWIO_REO_R1_IDLE_STATES_IX_0_IDLE_STATE_BMSK                                                                   0xffffffff
28848 #define HWIO_REO_R1_IDLE_STATES_IX_0_IDLE_STATE_SHFT                                                                            0
28849 
28850 #define HWIO_REO_R1_IDLE_STATES_IX_1_ADDR(x)                                                                           ((x) + 0x20ac)
28851 #define HWIO_REO_R1_IDLE_STATES_IX_1_PHYS(x)                                                                           ((x) + 0x20ac)
28852 #define HWIO_REO_R1_IDLE_STATES_IX_1_OFFS                                                                              (0x20ac)
28853 #define HWIO_REO_R1_IDLE_STATES_IX_1_RMSK                                                                              0xffffffff
28854 #define HWIO_REO_R1_IDLE_STATES_IX_1_POR                                                                               0x00000000
28855 #define HWIO_REO_R1_IDLE_STATES_IX_1_POR_RMSK                                                                          0xffffffff
28856 #define HWIO_REO_R1_IDLE_STATES_IX_1_ATTR                                                                                           0x1
28857 #define HWIO_REO_R1_IDLE_STATES_IX_1_IN(x)            \
28858                 in_dword(HWIO_REO_R1_IDLE_STATES_IX_1_ADDR(x))
28859 #define HWIO_REO_R1_IDLE_STATES_IX_1_INM(x, m)            \
28860                 in_dword_masked(HWIO_REO_R1_IDLE_STATES_IX_1_ADDR(x), m)
28861 #define HWIO_REO_R1_IDLE_STATES_IX_1_IDLE_STATE_BMSK                                                                   0xffffffff
28862 #define HWIO_REO_R1_IDLE_STATES_IX_1_IDLE_STATE_SHFT                                                                            0
28863 
28864 #define HWIO_REO_R1_MISC_DEBUG_STATUS_ADDR(x)                                                                          ((x) + 0x20b0)
28865 #define HWIO_REO_R1_MISC_DEBUG_STATUS_PHYS(x)                                                                          ((x) + 0x20b0)
28866 #define HWIO_REO_R1_MISC_DEBUG_STATUS_OFFS                                                                             (0x20b0)
28867 #define HWIO_REO_R1_MISC_DEBUG_STATUS_RMSK                                                                                   0x3f
28868 #define HWIO_REO_R1_MISC_DEBUG_STATUS_POR                                                                              0x00000000
28869 #define HWIO_REO_R1_MISC_DEBUG_STATUS_POR_RMSK                                                                         0xffffffff
28870 #define HWIO_REO_R1_MISC_DEBUG_STATUS_ATTR                                                                                          0x1
28871 #define HWIO_REO_R1_MISC_DEBUG_STATUS_IN(x)            \
28872                 in_dword(HWIO_REO_R1_MISC_DEBUG_STATUS_ADDR(x))
28873 #define HWIO_REO_R1_MISC_DEBUG_STATUS_INM(x, m)            \
28874                 in_dword_masked(HWIO_REO_R1_MISC_DEBUG_STATUS_ADDR(x), m)
28875 #define HWIO_REO_R1_MISC_DEBUG_STATUS_BUF_COUNT_EXCEEDED_FLAG_2_BMSK                                                         0x20
28876 #define HWIO_REO_R1_MISC_DEBUG_STATUS_BUF_COUNT_EXCEEDED_FLAG_2_SHFT                                                            5
28877 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_FIFO_FULL_2_BMSK                                                                   0x10
28878 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_FIFO_FULL_2_SHFT                                                                      4
28879 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_CMD_FIFO_FULL_2_BMSK                                                                0x8
28880 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_CMD_FIFO_FULL_2_SHFT                                                                  3
28881 #define HWIO_REO_R1_MISC_DEBUG_STATUS_BUF_COUNT_EXCEEDED_FLAG_BMSK                                                            0x4
28882 #define HWIO_REO_R1_MISC_DEBUG_STATUS_BUF_COUNT_EXCEEDED_FLAG_SHFT                                                              2
28883 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_FIFO_FULL_BMSK                                                                      0x2
28884 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_FIFO_FULL_SHFT                                                                        1
28885 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_CMD_FIFO_FULL_BMSK                                                                  0x1
28886 #define HWIO_REO_R1_MISC_DEBUG_STATUS_TMP_CMD_FIFO_FULL_SHFT                                                                    0
28887 
28888 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ADDR(x)                                                      ((x) + 0x20b4)
28889 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_PHYS(x)                                                      ((x) + 0x20b4)
28890 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_OFFS                                                         (0x20b4)
28891 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_RMSK                                                         0xffffffff
28892 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_POR                                                          0x00000000
28893 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_POR_RMSK                                                     0xffffffff
28894 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ATTR                                                                      0x3
28895 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_IN(x)            \
28896                 in_dword(HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ADDR(x))
28897 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_INM(x, m)            \
28898                 in_dword_masked(HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ADDR(x), m)
28899 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_OUT(x, v)            \
28900                 out_dword(HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ADDR(x),v)
28901 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_OUTM(x,m,v) \
28902                 out_dword_masked_ns(HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_ADDR(x),m,v,HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_IN(x))
28903 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_COUNT_BMSK                                                   0xffffffff
28904 #define HWIO_REO_R1_DEBUG_COUNTER_MSDU_BUF_COUNT_EXCEEDED_COUNT_SHFT                                                            0
28905 
28906 #define HWIO_REO_R1_INVALID_APB_ACCESS_ADDR(x)                                                                         ((x) + 0x20b8)
28907 #define HWIO_REO_R1_INVALID_APB_ACCESS_PHYS(x)                                                                         ((x) + 0x20b8)
28908 #define HWIO_REO_R1_INVALID_APB_ACCESS_OFFS                                                                            (0x20b8)
28909 #define HWIO_REO_R1_INVALID_APB_ACCESS_RMSK                                                                               0x7ffff
28910 #define HWIO_REO_R1_INVALID_APB_ACCESS_POR                                                                             0x00000000
28911 #define HWIO_REO_R1_INVALID_APB_ACCESS_POR_RMSK                                                                        0xffffffff
28912 #define HWIO_REO_R1_INVALID_APB_ACCESS_ATTR                                                                                         0x3
28913 #define HWIO_REO_R1_INVALID_APB_ACCESS_IN(x)            \
28914                 in_dword(HWIO_REO_R1_INVALID_APB_ACCESS_ADDR(x))
28915 #define HWIO_REO_R1_INVALID_APB_ACCESS_INM(x, m)            \
28916                 in_dword_masked(HWIO_REO_R1_INVALID_APB_ACCESS_ADDR(x), m)
28917 #define HWIO_REO_R1_INVALID_APB_ACCESS_OUT(x, v)            \
28918                 out_dword(HWIO_REO_R1_INVALID_APB_ACCESS_ADDR(x),v)
28919 #define HWIO_REO_R1_INVALID_APB_ACCESS_OUTM(x,m,v) \
28920                 out_dword_masked_ns(HWIO_REO_R1_INVALID_APB_ACCESS_ADDR(x),m,v,HWIO_REO_R1_INVALID_APB_ACCESS_IN(x))
28921 #define HWIO_REO_R1_INVALID_APB_ACCESS_ERR_TYPE_BMSK                                                                      0x60000
28922 #define HWIO_REO_R1_INVALID_APB_ACCESS_ERR_TYPE_SHFT                                                                           17
28923 #define HWIO_REO_R1_INVALID_APB_ACCESS_ERR_ADDR_BMSK                                                                      0x1ffff
28924 #define HWIO_REO_R1_INVALID_APB_ACCESS_ERR_ADDR_SHFT                                                                            0
28925 
28926 #define HWIO_REO_R1_SM_STATES_IX_14_ADDR(x)                                                                            ((x) + 0x20bc)
28927 #define HWIO_REO_R1_SM_STATES_IX_14_PHYS(x)                                                                            ((x) + 0x20bc)
28928 #define HWIO_REO_R1_SM_STATES_IX_14_OFFS                                                                               (0x20bc)
28929 #define HWIO_REO_R1_SM_STATES_IX_14_RMSK                                                                               0xffffffff
28930 #define HWIO_REO_R1_SM_STATES_IX_14_POR                                                                                0x00000000
28931 #define HWIO_REO_R1_SM_STATES_IX_14_POR_RMSK                                                                           0xffffffff
28932 #define HWIO_REO_R1_SM_STATES_IX_14_ATTR                                                                                            0x1
28933 #define HWIO_REO_R1_SM_STATES_IX_14_IN(x)            \
28934                 in_dword(HWIO_REO_R1_SM_STATES_IX_14_ADDR(x))
28935 #define HWIO_REO_R1_SM_STATES_IX_14_INM(x, m)            \
28936                 in_dword_masked(HWIO_REO_R1_SM_STATES_IX_14_ADDR(x), m)
28937 #define HWIO_REO_R1_SM_STATES_IX_14_SM_STATE_BMSK                                                                      0xffffffff
28938 #define HWIO_REO_R1_SM_STATES_IX_14_SM_STATE_SHFT                                                                               0
28939 
28940 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_ADDR(x)                                                                         ((x) + 0x3000)
28941 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_PHYS(x)                                                                         ((x) + 0x3000)
28942 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_OFFS                                                                            (0x3000)
28943 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_RMSK                                                                                0xffff
28944 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_POR                                                                             0x00000000
28945 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_POR_RMSK                                                                        0xffffffff
28946 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_ATTR                                                                                         0x3
28947 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_IN(x)            \
28948                 in_dword(HWIO_REO_R2_RXDMA2REO0_RING_HP_ADDR(x))
28949 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_INM(x, m)            \
28950                 in_dword_masked(HWIO_REO_R2_RXDMA2REO0_RING_HP_ADDR(x), m)
28951 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_OUT(x, v)            \
28952                 out_dword(HWIO_REO_R2_RXDMA2REO0_RING_HP_ADDR(x),v)
28953 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_OUTM(x,m,v) \
28954                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO0_RING_HP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO0_RING_HP_IN(x))
28955 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_HEAD_PTR_BMSK                                                                       0xffff
28956 #define HWIO_REO_R2_RXDMA2REO0_RING_HP_HEAD_PTR_SHFT                                                                            0
28957 
28958 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_ADDR(x)                                                                         ((x) + 0x3004)
28959 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_PHYS(x)                                                                         ((x) + 0x3004)
28960 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_OFFS                                                                            (0x3004)
28961 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_RMSK                                                                                0xffff
28962 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_POR                                                                             0x00000000
28963 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_POR_RMSK                                                                        0xffffffff
28964 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_ATTR                                                                                         0x3
28965 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_IN(x)            \
28966                 in_dword(HWIO_REO_R2_RXDMA2REO0_RING_TP_ADDR(x))
28967 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_INM(x, m)            \
28968                 in_dword_masked(HWIO_REO_R2_RXDMA2REO0_RING_TP_ADDR(x), m)
28969 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_OUT(x, v)            \
28970                 out_dword(HWIO_REO_R2_RXDMA2REO0_RING_TP_ADDR(x),v)
28971 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_OUTM(x,m,v) \
28972                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO0_RING_TP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO0_RING_TP_IN(x))
28973 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_TAIL_PTR_BMSK                                                                       0xffff
28974 #define HWIO_REO_R2_RXDMA2REO0_RING_TP_TAIL_PTR_SHFT                                                                            0
28975 
28976 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ADDR(x)                                                                     ((x) + 0x3008)
28977 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_PHYS(x)                                                                     ((x) + 0x3008)
28978 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_OFFS                                                                        (0x3008)
28979 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_RMSK                                                                            0xffff
28980 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_POR                                                                         0x00000000
28981 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_POR_RMSK                                                                    0xffffffff
28982 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ATTR                                                                                     0x3
28983 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_IN(x)            \
28984                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ADDR(x))
28985 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_INM(x, m)            \
28986                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ADDR(x), m)
28987 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_OUT(x, v)            \
28988                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ADDR(x),v)
28989 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_OUTM(x,m,v) \
28990                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_IN(x))
28991 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_HEAD_PTR_BMSK                                                                   0xffff
28992 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_HP_HEAD_PTR_SHFT                                                                        0
28993 
28994 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ADDR(x)                                                                     ((x) + 0x300c)
28995 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_PHYS(x)                                                                     ((x) + 0x300c)
28996 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_OFFS                                                                        (0x300c)
28997 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_RMSK                                                                            0xffff
28998 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_POR                                                                         0x00000000
28999 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_POR_RMSK                                                                    0xffffffff
29000 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ATTR                                                                                     0x3
29001 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_IN(x)            \
29002                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ADDR(x))
29003 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_INM(x, m)            \
29004                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ADDR(x), m)
29005 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_OUT(x, v)            \
29006                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ADDR(x),v)
29007 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_OUTM(x,m,v) \
29008                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_IN(x))
29009 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_TAIL_PTR_BMSK                                                                   0xffff
29010 #define HWIO_REO_R2_RXDMA2REO_MLO1_RING_TP_TAIL_PTR_SHFT                                                                        0
29011 
29012 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ADDR(x)                                                                     ((x) + 0x3010)
29013 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_PHYS(x)                                                                     ((x) + 0x3010)
29014 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_OFFS                                                                        (0x3010)
29015 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_RMSK                                                                            0xffff
29016 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_POR                                                                         0x00000000
29017 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_POR_RMSK                                                                    0xffffffff
29018 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ATTR                                                                                     0x3
29019 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_IN(x)            \
29020                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ADDR(x))
29021 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_INM(x, m)            \
29022                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ADDR(x), m)
29023 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_OUT(x, v)            \
29024                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ADDR(x),v)
29025 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_OUTM(x,m,v) \
29026                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_IN(x))
29027 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_HEAD_PTR_BMSK                                                                   0xffff
29028 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_HP_HEAD_PTR_SHFT                                                                        0
29029 
29030 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ADDR(x)                                                                     ((x) + 0x3014)
29031 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_PHYS(x)                                                                     ((x) + 0x3014)
29032 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_OFFS                                                                        (0x3014)
29033 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_RMSK                                                                            0xffff
29034 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_POR                                                                         0x00000000
29035 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_POR_RMSK                                                                    0xffffffff
29036 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ATTR                                                                                     0x3
29037 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_IN(x)            \
29038                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ADDR(x))
29039 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_INM(x, m)            \
29040                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ADDR(x), m)
29041 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_OUT(x, v)            \
29042                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ADDR(x),v)
29043 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_OUTM(x,m,v) \
29044                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_IN(x))
29045 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_TAIL_PTR_BMSK                                                                   0xffff
29046 #define HWIO_REO_R2_RXDMA2REO_MLO2_RING_TP_TAIL_PTR_SHFT                                                                        0
29047 
29048 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_ADDR(x)                                                                       ((x) + 0x3018)
29049 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_PHYS(x)                                                                       ((x) + 0x3018)
29050 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_OFFS                                                                          (0x3018)
29051 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_RMSK                                                                              0xffff
29052 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_POR                                                                           0x00000000
29053 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_POR_RMSK                                                                      0xffffffff
29054 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_ATTR                                                                                       0x3
29055 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_IN(x)            \
29056                 in_dword(HWIO_REO_R2_WBM2REO_LINK_RING_HP_ADDR(x))
29057 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_INM(x, m)            \
29058                 in_dword_masked(HWIO_REO_R2_WBM2REO_LINK_RING_HP_ADDR(x), m)
29059 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_OUT(x, v)            \
29060                 out_dword(HWIO_REO_R2_WBM2REO_LINK_RING_HP_ADDR(x),v)
29061 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_OUTM(x,m,v) \
29062                 out_dword_masked_ns(HWIO_REO_R2_WBM2REO_LINK_RING_HP_ADDR(x),m,v,HWIO_REO_R2_WBM2REO_LINK_RING_HP_IN(x))
29063 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_HEAD_PTR_BMSK                                                                     0xffff
29064 #define HWIO_REO_R2_WBM2REO_LINK_RING_HP_HEAD_PTR_SHFT                                                                          0
29065 
29066 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_ADDR(x)                                                                       ((x) + 0x301c)
29067 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_PHYS(x)                                                                       ((x) + 0x301c)
29068 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_OFFS                                                                          (0x301c)
29069 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_RMSK                                                                              0xffff
29070 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_POR                                                                           0x00000000
29071 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_POR_RMSK                                                                      0xffffffff
29072 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_ATTR                                                                                       0x3
29073 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_IN(x)            \
29074                 in_dword(HWIO_REO_R2_WBM2REO_LINK_RING_TP_ADDR(x))
29075 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_INM(x, m)            \
29076                 in_dword_masked(HWIO_REO_R2_WBM2REO_LINK_RING_TP_ADDR(x), m)
29077 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_OUT(x, v)            \
29078                 out_dword(HWIO_REO_R2_WBM2REO_LINK_RING_TP_ADDR(x),v)
29079 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_OUTM(x,m,v) \
29080                 out_dword_masked_ns(HWIO_REO_R2_WBM2REO_LINK_RING_TP_ADDR(x),m,v,HWIO_REO_R2_WBM2REO_LINK_RING_TP_IN(x))
29081 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_TAIL_PTR_BMSK                                                                     0xffff
29082 #define HWIO_REO_R2_WBM2REO_LINK_RING_TP_TAIL_PTR_SHFT                                                                          0
29083 
29084 #define HWIO_REO_R2_REO_CMD_RING_HP_ADDR(x)                                                                            ((x) + 0x3020)
29085 #define HWIO_REO_R2_REO_CMD_RING_HP_PHYS(x)                                                                            ((x) + 0x3020)
29086 #define HWIO_REO_R2_REO_CMD_RING_HP_OFFS                                                                               (0x3020)
29087 #define HWIO_REO_R2_REO_CMD_RING_HP_RMSK                                                                                   0xffff
29088 #define HWIO_REO_R2_REO_CMD_RING_HP_POR                                                                                0x00000000
29089 #define HWIO_REO_R2_REO_CMD_RING_HP_POR_RMSK                                                                           0xffffffff
29090 #define HWIO_REO_R2_REO_CMD_RING_HP_ATTR                                                                                            0x3
29091 #define HWIO_REO_R2_REO_CMD_RING_HP_IN(x)            \
29092                 in_dword(HWIO_REO_R2_REO_CMD_RING_HP_ADDR(x))
29093 #define HWIO_REO_R2_REO_CMD_RING_HP_INM(x, m)            \
29094                 in_dword_masked(HWIO_REO_R2_REO_CMD_RING_HP_ADDR(x), m)
29095 #define HWIO_REO_R2_REO_CMD_RING_HP_OUT(x, v)            \
29096                 out_dword(HWIO_REO_R2_REO_CMD_RING_HP_ADDR(x),v)
29097 #define HWIO_REO_R2_REO_CMD_RING_HP_OUTM(x,m,v) \
29098                 out_dword_masked_ns(HWIO_REO_R2_REO_CMD_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO_CMD_RING_HP_IN(x))
29099 #define HWIO_REO_R2_REO_CMD_RING_HP_HEAD_PTR_BMSK                                                                          0xffff
29100 #define HWIO_REO_R2_REO_CMD_RING_HP_HEAD_PTR_SHFT                                                                               0
29101 
29102 #define HWIO_REO_R2_REO_CMD_RING_TP_ADDR(x)                                                                            ((x) + 0x3024)
29103 #define HWIO_REO_R2_REO_CMD_RING_TP_PHYS(x)                                                                            ((x) + 0x3024)
29104 #define HWIO_REO_R2_REO_CMD_RING_TP_OFFS                                                                               (0x3024)
29105 #define HWIO_REO_R2_REO_CMD_RING_TP_RMSK                                                                                   0xffff
29106 #define HWIO_REO_R2_REO_CMD_RING_TP_POR                                                                                0x00000000
29107 #define HWIO_REO_R2_REO_CMD_RING_TP_POR_RMSK                                                                           0xffffffff
29108 #define HWIO_REO_R2_REO_CMD_RING_TP_ATTR                                                                                            0x3
29109 #define HWIO_REO_R2_REO_CMD_RING_TP_IN(x)            \
29110                 in_dword(HWIO_REO_R2_REO_CMD_RING_TP_ADDR(x))
29111 #define HWIO_REO_R2_REO_CMD_RING_TP_INM(x, m)            \
29112                 in_dword_masked(HWIO_REO_R2_REO_CMD_RING_TP_ADDR(x), m)
29113 #define HWIO_REO_R2_REO_CMD_RING_TP_OUT(x, v)            \
29114                 out_dword(HWIO_REO_R2_REO_CMD_RING_TP_ADDR(x),v)
29115 #define HWIO_REO_R2_REO_CMD_RING_TP_OUTM(x,m,v) \
29116                 out_dword_masked_ns(HWIO_REO_R2_REO_CMD_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO_CMD_RING_TP_IN(x))
29117 #define HWIO_REO_R2_REO_CMD_RING_TP_TAIL_PTR_BMSK                                                                          0xffff
29118 #define HWIO_REO_R2_REO_CMD_RING_TP_TAIL_PTR_SHFT                                                                               0
29119 
29120 #define HWIO_REO_R2_SW2REO_RING_HP_ADDR(x)                                                                             ((x) + 0x3028)
29121 #define HWIO_REO_R2_SW2REO_RING_HP_PHYS(x)                                                                             ((x) + 0x3028)
29122 #define HWIO_REO_R2_SW2REO_RING_HP_OFFS                                                                                (0x3028)
29123 #define HWIO_REO_R2_SW2REO_RING_HP_RMSK                                                                                    0xffff
29124 #define HWIO_REO_R2_SW2REO_RING_HP_POR                                                                                 0x00000000
29125 #define HWIO_REO_R2_SW2REO_RING_HP_POR_RMSK                                                                            0xffffffff
29126 #define HWIO_REO_R2_SW2REO_RING_HP_ATTR                                                                                             0x3
29127 #define HWIO_REO_R2_SW2REO_RING_HP_IN(x)            \
29128                 in_dword(HWIO_REO_R2_SW2REO_RING_HP_ADDR(x))
29129 #define HWIO_REO_R2_SW2REO_RING_HP_INM(x, m)            \
29130                 in_dword_masked(HWIO_REO_R2_SW2REO_RING_HP_ADDR(x), m)
29131 #define HWIO_REO_R2_SW2REO_RING_HP_OUT(x, v)            \
29132                 out_dword(HWIO_REO_R2_SW2REO_RING_HP_ADDR(x),v)
29133 #define HWIO_REO_R2_SW2REO_RING_HP_OUTM(x,m,v) \
29134                 out_dword_masked_ns(HWIO_REO_R2_SW2REO_RING_HP_ADDR(x),m,v,HWIO_REO_R2_SW2REO_RING_HP_IN(x))
29135 #define HWIO_REO_R2_SW2REO_RING_HP_HEAD_PTR_BMSK                                                                           0xffff
29136 #define HWIO_REO_R2_SW2REO_RING_HP_HEAD_PTR_SHFT                                                                                0
29137 
29138 #define HWIO_REO_R2_SW2REO_RING_TP_ADDR(x)                                                                             ((x) + 0x302c)
29139 #define HWIO_REO_R2_SW2REO_RING_TP_PHYS(x)                                                                             ((x) + 0x302c)
29140 #define HWIO_REO_R2_SW2REO_RING_TP_OFFS                                                                                (0x302c)
29141 #define HWIO_REO_R2_SW2REO_RING_TP_RMSK                                                                                    0xffff
29142 #define HWIO_REO_R2_SW2REO_RING_TP_POR                                                                                 0x00000000
29143 #define HWIO_REO_R2_SW2REO_RING_TP_POR_RMSK                                                                            0xffffffff
29144 #define HWIO_REO_R2_SW2REO_RING_TP_ATTR                                                                                             0x3
29145 #define HWIO_REO_R2_SW2REO_RING_TP_IN(x)            \
29146                 in_dword(HWIO_REO_R2_SW2REO_RING_TP_ADDR(x))
29147 #define HWIO_REO_R2_SW2REO_RING_TP_INM(x, m)            \
29148                 in_dword_masked(HWIO_REO_R2_SW2REO_RING_TP_ADDR(x), m)
29149 #define HWIO_REO_R2_SW2REO_RING_TP_OUT(x, v)            \
29150                 out_dword(HWIO_REO_R2_SW2REO_RING_TP_ADDR(x),v)
29151 #define HWIO_REO_R2_SW2REO_RING_TP_OUTM(x,m,v) \
29152                 out_dword_masked_ns(HWIO_REO_R2_SW2REO_RING_TP_ADDR(x),m,v,HWIO_REO_R2_SW2REO_RING_TP_IN(x))
29153 #define HWIO_REO_R2_SW2REO_RING_TP_TAIL_PTR_BMSK                                                                           0xffff
29154 #define HWIO_REO_R2_SW2REO_RING_TP_TAIL_PTR_SHFT                                                                                0
29155 
29156 #define HWIO_REO_R2_SW2REO1_RING_HP_ADDR(x)                                                                            ((x) + 0x3030)
29157 #define HWIO_REO_R2_SW2REO1_RING_HP_PHYS(x)                                                                            ((x) + 0x3030)
29158 #define HWIO_REO_R2_SW2REO1_RING_HP_OFFS                                                                               (0x3030)
29159 #define HWIO_REO_R2_SW2REO1_RING_HP_RMSK                                                                                   0xffff
29160 #define HWIO_REO_R2_SW2REO1_RING_HP_POR                                                                                0x00000000
29161 #define HWIO_REO_R2_SW2REO1_RING_HP_POR_RMSK                                                                           0xffffffff
29162 #define HWIO_REO_R2_SW2REO1_RING_HP_ATTR                                                                                            0x3
29163 #define HWIO_REO_R2_SW2REO1_RING_HP_IN(x)            \
29164                 in_dword(HWIO_REO_R2_SW2REO1_RING_HP_ADDR(x))
29165 #define HWIO_REO_R2_SW2REO1_RING_HP_INM(x, m)            \
29166                 in_dword_masked(HWIO_REO_R2_SW2REO1_RING_HP_ADDR(x), m)
29167 #define HWIO_REO_R2_SW2REO1_RING_HP_OUT(x, v)            \
29168                 out_dword(HWIO_REO_R2_SW2REO1_RING_HP_ADDR(x),v)
29169 #define HWIO_REO_R2_SW2REO1_RING_HP_OUTM(x,m,v) \
29170                 out_dword_masked_ns(HWIO_REO_R2_SW2REO1_RING_HP_ADDR(x),m,v,HWIO_REO_R2_SW2REO1_RING_HP_IN(x))
29171 #define HWIO_REO_R2_SW2REO1_RING_HP_HEAD_PTR_BMSK                                                                          0xffff
29172 #define HWIO_REO_R2_SW2REO1_RING_HP_HEAD_PTR_SHFT                                                                               0
29173 
29174 #define HWIO_REO_R2_SW2REO1_RING_TP_ADDR(x)                                                                            ((x) + 0x3034)
29175 #define HWIO_REO_R2_SW2REO1_RING_TP_PHYS(x)                                                                            ((x) + 0x3034)
29176 #define HWIO_REO_R2_SW2REO1_RING_TP_OFFS                                                                               (0x3034)
29177 #define HWIO_REO_R2_SW2REO1_RING_TP_RMSK                                                                                   0xffff
29178 #define HWIO_REO_R2_SW2REO1_RING_TP_POR                                                                                0x00000000
29179 #define HWIO_REO_R2_SW2REO1_RING_TP_POR_RMSK                                                                           0xffffffff
29180 #define HWIO_REO_R2_SW2REO1_RING_TP_ATTR                                                                                            0x3
29181 #define HWIO_REO_R2_SW2REO1_RING_TP_IN(x)            \
29182                 in_dword(HWIO_REO_R2_SW2REO1_RING_TP_ADDR(x))
29183 #define HWIO_REO_R2_SW2REO1_RING_TP_INM(x, m)            \
29184                 in_dword_masked(HWIO_REO_R2_SW2REO1_RING_TP_ADDR(x), m)
29185 #define HWIO_REO_R2_SW2REO1_RING_TP_OUT(x, v)            \
29186                 out_dword(HWIO_REO_R2_SW2REO1_RING_TP_ADDR(x),v)
29187 #define HWIO_REO_R2_SW2REO1_RING_TP_OUTM(x,m,v) \
29188                 out_dword_masked_ns(HWIO_REO_R2_SW2REO1_RING_TP_ADDR(x),m,v,HWIO_REO_R2_SW2REO1_RING_TP_IN(x))
29189 #define HWIO_REO_R2_SW2REO1_RING_TP_TAIL_PTR_BMSK                                                                          0xffff
29190 #define HWIO_REO_R2_SW2REO1_RING_TP_TAIL_PTR_SHFT                                                                               0
29191 
29192 #define HWIO_REO_R2_REO2SW1_RING_HP_ADDR(x)                                                                            ((x) + 0x3048)
29193 #define HWIO_REO_R2_REO2SW1_RING_HP_PHYS(x)                                                                            ((x) + 0x3048)
29194 #define HWIO_REO_R2_REO2SW1_RING_HP_OFFS                                                                               (0x3048)
29195 #define HWIO_REO_R2_REO2SW1_RING_HP_RMSK                                                                                  0xfffff
29196 #define HWIO_REO_R2_REO2SW1_RING_HP_POR                                                                                0x00000000
29197 #define HWIO_REO_R2_REO2SW1_RING_HP_POR_RMSK                                                                           0xffffffff
29198 #define HWIO_REO_R2_REO2SW1_RING_HP_ATTR                                                                                            0x3
29199 #define HWIO_REO_R2_REO2SW1_RING_HP_IN(x)            \
29200                 in_dword(HWIO_REO_R2_REO2SW1_RING_HP_ADDR(x))
29201 #define HWIO_REO_R2_REO2SW1_RING_HP_INM(x, m)            \
29202                 in_dword_masked(HWIO_REO_R2_REO2SW1_RING_HP_ADDR(x), m)
29203 #define HWIO_REO_R2_REO2SW1_RING_HP_OUT(x, v)            \
29204                 out_dword(HWIO_REO_R2_REO2SW1_RING_HP_ADDR(x),v)
29205 #define HWIO_REO_R2_REO2SW1_RING_HP_OUTM(x,m,v) \
29206                 out_dword_masked_ns(HWIO_REO_R2_REO2SW1_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW1_RING_HP_IN(x))
29207 #define HWIO_REO_R2_REO2SW1_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29208 #define HWIO_REO_R2_REO2SW1_RING_HP_HEAD_PTR_SHFT                                                                               0
29209 
29210 #define HWIO_REO_R2_REO2SW1_RING_TP_ADDR(x)                                                                            ((x) + 0x304c)
29211 #define HWIO_REO_R2_REO2SW1_RING_TP_PHYS(x)                                                                            ((x) + 0x304c)
29212 #define HWIO_REO_R2_REO2SW1_RING_TP_OFFS                                                                               (0x304c)
29213 #define HWIO_REO_R2_REO2SW1_RING_TP_RMSK                                                                                  0xfffff
29214 #define HWIO_REO_R2_REO2SW1_RING_TP_POR                                                                                0x00000000
29215 #define HWIO_REO_R2_REO2SW1_RING_TP_POR_RMSK                                                                           0xffffffff
29216 #define HWIO_REO_R2_REO2SW1_RING_TP_ATTR                                                                                            0x3
29217 #define HWIO_REO_R2_REO2SW1_RING_TP_IN(x)            \
29218                 in_dword(HWIO_REO_R2_REO2SW1_RING_TP_ADDR(x))
29219 #define HWIO_REO_R2_REO2SW1_RING_TP_INM(x, m)            \
29220                 in_dword_masked(HWIO_REO_R2_REO2SW1_RING_TP_ADDR(x), m)
29221 #define HWIO_REO_R2_REO2SW1_RING_TP_OUT(x, v)            \
29222                 out_dword(HWIO_REO_R2_REO2SW1_RING_TP_ADDR(x),v)
29223 #define HWIO_REO_R2_REO2SW1_RING_TP_OUTM(x,m,v) \
29224                 out_dword_masked_ns(HWIO_REO_R2_REO2SW1_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW1_RING_TP_IN(x))
29225 #define HWIO_REO_R2_REO2SW1_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29226 #define HWIO_REO_R2_REO2SW1_RING_TP_TAIL_PTR_SHFT                                                                               0
29227 
29228 #define HWIO_REO_R2_REO2SW2_RING_HP_ADDR(x)                                                                            ((x) + 0x3050)
29229 #define HWIO_REO_R2_REO2SW2_RING_HP_PHYS(x)                                                                            ((x) + 0x3050)
29230 #define HWIO_REO_R2_REO2SW2_RING_HP_OFFS                                                                               (0x3050)
29231 #define HWIO_REO_R2_REO2SW2_RING_HP_RMSK                                                                                  0xfffff
29232 #define HWIO_REO_R2_REO2SW2_RING_HP_POR                                                                                0x00000000
29233 #define HWIO_REO_R2_REO2SW2_RING_HP_POR_RMSK                                                                           0xffffffff
29234 #define HWIO_REO_R2_REO2SW2_RING_HP_ATTR                                                                                            0x3
29235 #define HWIO_REO_R2_REO2SW2_RING_HP_IN(x)            \
29236                 in_dword(HWIO_REO_R2_REO2SW2_RING_HP_ADDR(x))
29237 #define HWIO_REO_R2_REO2SW2_RING_HP_INM(x, m)            \
29238                 in_dword_masked(HWIO_REO_R2_REO2SW2_RING_HP_ADDR(x), m)
29239 #define HWIO_REO_R2_REO2SW2_RING_HP_OUT(x, v)            \
29240                 out_dword(HWIO_REO_R2_REO2SW2_RING_HP_ADDR(x),v)
29241 #define HWIO_REO_R2_REO2SW2_RING_HP_OUTM(x,m,v) \
29242                 out_dword_masked_ns(HWIO_REO_R2_REO2SW2_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW2_RING_HP_IN(x))
29243 #define HWIO_REO_R2_REO2SW2_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29244 #define HWIO_REO_R2_REO2SW2_RING_HP_HEAD_PTR_SHFT                                                                               0
29245 
29246 #define HWIO_REO_R2_REO2SW2_RING_TP_ADDR(x)                                                                            ((x) + 0x3054)
29247 #define HWIO_REO_R2_REO2SW2_RING_TP_PHYS(x)                                                                            ((x) + 0x3054)
29248 #define HWIO_REO_R2_REO2SW2_RING_TP_OFFS                                                                               (0x3054)
29249 #define HWIO_REO_R2_REO2SW2_RING_TP_RMSK                                                                                  0xfffff
29250 #define HWIO_REO_R2_REO2SW2_RING_TP_POR                                                                                0x00000000
29251 #define HWIO_REO_R2_REO2SW2_RING_TP_POR_RMSK                                                                           0xffffffff
29252 #define HWIO_REO_R2_REO2SW2_RING_TP_ATTR                                                                                            0x3
29253 #define HWIO_REO_R2_REO2SW2_RING_TP_IN(x)            \
29254                 in_dword(HWIO_REO_R2_REO2SW2_RING_TP_ADDR(x))
29255 #define HWIO_REO_R2_REO2SW2_RING_TP_INM(x, m)            \
29256                 in_dword_masked(HWIO_REO_R2_REO2SW2_RING_TP_ADDR(x), m)
29257 #define HWIO_REO_R2_REO2SW2_RING_TP_OUT(x, v)            \
29258                 out_dword(HWIO_REO_R2_REO2SW2_RING_TP_ADDR(x),v)
29259 #define HWIO_REO_R2_REO2SW2_RING_TP_OUTM(x,m,v) \
29260                 out_dword_masked_ns(HWIO_REO_R2_REO2SW2_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW2_RING_TP_IN(x))
29261 #define HWIO_REO_R2_REO2SW2_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29262 #define HWIO_REO_R2_REO2SW2_RING_TP_TAIL_PTR_SHFT                                                                               0
29263 
29264 #define HWIO_REO_R2_REO2SW3_RING_HP_ADDR(x)                                                                            ((x) + 0x3058)
29265 #define HWIO_REO_R2_REO2SW3_RING_HP_PHYS(x)                                                                            ((x) + 0x3058)
29266 #define HWIO_REO_R2_REO2SW3_RING_HP_OFFS                                                                               (0x3058)
29267 #define HWIO_REO_R2_REO2SW3_RING_HP_RMSK                                                                                  0xfffff
29268 #define HWIO_REO_R2_REO2SW3_RING_HP_POR                                                                                0x00000000
29269 #define HWIO_REO_R2_REO2SW3_RING_HP_POR_RMSK                                                                           0xffffffff
29270 #define HWIO_REO_R2_REO2SW3_RING_HP_ATTR                                                                                            0x3
29271 #define HWIO_REO_R2_REO2SW3_RING_HP_IN(x)            \
29272                 in_dword(HWIO_REO_R2_REO2SW3_RING_HP_ADDR(x))
29273 #define HWIO_REO_R2_REO2SW3_RING_HP_INM(x, m)            \
29274                 in_dword_masked(HWIO_REO_R2_REO2SW3_RING_HP_ADDR(x), m)
29275 #define HWIO_REO_R2_REO2SW3_RING_HP_OUT(x, v)            \
29276                 out_dword(HWIO_REO_R2_REO2SW3_RING_HP_ADDR(x),v)
29277 #define HWIO_REO_R2_REO2SW3_RING_HP_OUTM(x,m,v) \
29278                 out_dword_masked_ns(HWIO_REO_R2_REO2SW3_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW3_RING_HP_IN(x))
29279 #define HWIO_REO_R2_REO2SW3_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29280 #define HWIO_REO_R2_REO2SW3_RING_HP_HEAD_PTR_SHFT                                                                               0
29281 
29282 #define HWIO_REO_R2_REO2SW3_RING_TP_ADDR(x)                                                                            ((x) + 0x305c)
29283 #define HWIO_REO_R2_REO2SW3_RING_TP_PHYS(x)                                                                            ((x) + 0x305c)
29284 #define HWIO_REO_R2_REO2SW3_RING_TP_OFFS                                                                               (0x305c)
29285 #define HWIO_REO_R2_REO2SW3_RING_TP_RMSK                                                                                  0xfffff
29286 #define HWIO_REO_R2_REO2SW3_RING_TP_POR                                                                                0x00000000
29287 #define HWIO_REO_R2_REO2SW3_RING_TP_POR_RMSK                                                                           0xffffffff
29288 #define HWIO_REO_R2_REO2SW3_RING_TP_ATTR                                                                                            0x3
29289 #define HWIO_REO_R2_REO2SW3_RING_TP_IN(x)            \
29290                 in_dword(HWIO_REO_R2_REO2SW3_RING_TP_ADDR(x))
29291 #define HWIO_REO_R2_REO2SW3_RING_TP_INM(x, m)            \
29292                 in_dword_masked(HWIO_REO_R2_REO2SW3_RING_TP_ADDR(x), m)
29293 #define HWIO_REO_R2_REO2SW3_RING_TP_OUT(x, v)            \
29294                 out_dword(HWIO_REO_R2_REO2SW3_RING_TP_ADDR(x),v)
29295 #define HWIO_REO_R2_REO2SW3_RING_TP_OUTM(x,m,v) \
29296                 out_dword_masked_ns(HWIO_REO_R2_REO2SW3_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW3_RING_TP_IN(x))
29297 #define HWIO_REO_R2_REO2SW3_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29298 #define HWIO_REO_R2_REO2SW3_RING_TP_TAIL_PTR_SHFT                                                                               0
29299 
29300 #define HWIO_REO_R2_REO2SW4_RING_HP_ADDR(x)                                                                            ((x) + 0x3060)
29301 #define HWIO_REO_R2_REO2SW4_RING_HP_PHYS(x)                                                                            ((x) + 0x3060)
29302 #define HWIO_REO_R2_REO2SW4_RING_HP_OFFS                                                                               (0x3060)
29303 #define HWIO_REO_R2_REO2SW4_RING_HP_RMSK                                                                                  0xfffff
29304 #define HWIO_REO_R2_REO2SW4_RING_HP_POR                                                                                0x00000000
29305 #define HWIO_REO_R2_REO2SW4_RING_HP_POR_RMSK                                                                           0xffffffff
29306 #define HWIO_REO_R2_REO2SW4_RING_HP_ATTR                                                                                            0x3
29307 #define HWIO_REO_R2_REO2SW4_RING_HP_IN(x)            \
29308                 in_dword(HWIO_REO_R2_REO2SW4_RING_HP_ADDR(x))
29309 #define HWIO_REO_R2_REO2SW4_RING_HP_INM(x, m)            \
29310                 in_dword_masked(HWIO_REO_R2_REO2SW4_RING_HP_ADDR(x), m)
29311 #define HWIO_REO_R2_REO2SW4_RING_HP_OUT(x, v)            \
29312                 out_dword(HWIO_REO_R2_REO2SW4_RING_HP_ADDR(x),v)
29313 #define HWIO_REO_R2_REO2SW4_RING_HP_OUTM(x,m,v) \
29314                 out_dword_masked_ns(HWIO_REO_R2_REO2SW4_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW4_RING_HP_IN(x))
29315 #define HWIO_REO_R2_REO2SW4_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29316 #define HWIO_REO_R2_REO2SW4_RING_HP_HEAD_PTR_SHFT                                                                               0
29317 
29318 #define HWIO_REO_R2_REO2SW4_RING_TP_ADDR(x)                                                                            ((x) + 0x3064)
29319 #define HWIO_REO_R2_REO2SW4_RING_TP_PHYS(x)                                                                            ((x) + 0x3064)
29320 #define HWIO_REO_R2_REO2SW4_RING_TP_OFFS                                                                               (0x3064)
29321 #define HWIO_REO_R2_REO2SW4_RING_TP_RMSK                                                                                  0xfffff
29322 #define HWIO_REO_R2_REO2SW4_RING_TP_POR                                                                                0x00000000
29323 #define HWIO_REO_R2_REO2SW4_RING_TP_POR_RMSK                                                                           0xffffffff
29324 #define HWIO_REO_R2_REO2SW4_RING_TP_ATTR                                                                                            0x3
29325 #define HWIO_REO_R2_REO2SW4_RING_TP_IN(x)            \
29326                 in_dword(HWIO_REO_R2_REO2SW4_RING_TP_ADDR(x))
29327 #define HWIO_REO_R2_REO2SW4_RING_TP_INM(x, m)            \
29328                 in_dword_masked(HWIO_REO_R2_REO2SW4_RING_TP_ADDR(x), m)
29329 #define HWIO_REO_R2_REO2SW4_RING_TP_OUT(x, v)            \
29330                 out_dword(HWIO_REO_R2_REO2SW4_RING_TP_ADDR(x),v)
29331 #define HWIO_REO_R2_REO2SW4_RING_TP_OUTM(x,m,v) \
29332                 out_dword_masked_ns(HWIO_REO_R2_REO2SW4_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW4_RING_TP_IN(x))
29333 #define HWIO_REO_R2_REO2SW4_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29334 #define HWIO_REO_R2_REO2SW4_RING_TP_TAIL_PTR_SHFT                                                                               0
29335 
29336 #define HWIO_REO_R2_REO2SW5_RING_HP_ADDR(x)                                                                            ((x) + 0x3068)
29337 #define HWIO_REO_R2_REO2SW5_RING_HP_PHYS(x)                                                                            ((x) + 0x3068)
29338 #define HWIO_REO_R2_REO2SW5_RING_HP_OFFS                                                                               (0x3068)
29339 #define HWIO_REO_R2_REO2SW5_RING_HP_RMSK                                                                                  0xfffff
29340 #define HWIO_REO_R2_REO2SW5_RING_HP_POR                                                                                0x00000000
29341 #define HWIO_REO_R2_REO2SW5_RING_HP_POR_RMSK                                                                           0xffffffff
29342 #define HWIO_REO_R2_REO2SW5_RING_HP_ATTR                                                                                            0x3
29343 #define HWIO_REO_R2_REO2SW5_RING_HP_IN(x)            \
29344                 in_dword(HWIO_REO_R2_REO2SW5_RING_HP_ADDR(x))
29345 #define HWIO_REO_R2_REO2SW5_RING_HP_INM(x, m)            \
29346                 in_dword_masked(HWIO_REO_R2_REO2SW5_RING_HP_ADDR(x), m)
29347 #define HWIO_REO_R2_REO2SW5_RING_HP_OUT(x, v)            \
29348                 out_dword(HWIO_REO_R2_REO2SW5_RING_HP_ADDR(x),v)
29349 #define HWIO_REO_R2_REO2SW5_RING_HP_OUTM(x,m,v) \
29350                 out_dword_masked_ns(HWIO_REO_R2_REO2SW5_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW5_RING_HP_IN(x))
29351 #define HWIO_REO_R2_REO2SW5_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29352 #define HWIO_REO_R2_REO2SW5_RING_HP_HEAD_PTR_SHFT                                                                               0
29353 
29354 #define HWIO_REO_R2_REO2SW5_RING_TP_ADDR(x)                                                                            ((x) + 0x306c)
29355 #define HWIO_REO_R2_REO2SW5_RING_TP_PHYS(x)                                                                            ((x) + 0x306c)
29356 #define HWIO_REO_R2_REO2SW5_RING_TP_OFFS                                                                               (0x306c)
29357 #define HWIO_REO_R2_REO2SW5_RING_TP_RMSK                                                                                  0xfffff
29358 #define HWIO_REO_R2_REO2SW5_RING_TP_POR                                                                                0x00000000
29359 #define HWIO_REO_R2_REO2SW5_RING_TP_POR_RMSK                                                                           0xffffffff
29360 #define HWIO_REO_R2_REO2SW5_RING_TP_ATTR                                                                                            0x3
29361 #define HWIO_REO_R2_REO2SW5_RING_TP_IN(x)            \
29362                 in_dword(HWIO_REO_R2_REO2SW5_RING_TP_ADDR(x))
29363 #define HWIO_REO_R2_REO2SW5_RING_TP_INM(x, m)            \
29364                 in_dword_masked(HWIO_REO_R2_REO2SW5_RING_TP_ADDR(x), m)
29365 #define HWIO_REO_R2_REO2SW5_RING_TP_OUT(x, v)            \
29366                 out_dword(HWIO_REO_R2_REO2SW5_RING_TP_ADDR(x),v)
29367 #define HWIO_REO_R2_REO2SW5_RING_TP_OUTM(x,m,v) \
29368                 out_dword_masked_ns(HWIO_REO_R2_REO2SW5_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW5_RING_TP_IN(x))
29369 #define HWIO_REO_R2_REO2SW5_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29370 #define HWIO_REO_R2_REO2SW5_RING_TP_TAIL_PTR_SHFT                                                                               0
29371 
29372 #define HWIO_REO_R2_REO2SW6_RING_HP_ADDR(x)                                                                            ((x) + 0x3070)
29373 #define HWIO_REO_R2_REO2SW6_RING_HP_PHYS(x)                                                                            ((x) + 0x3070)
29374 #define HWIO_REO_R2_REO2SW6_RING_HP_OFFS                                                                               (0x3070)
29375 #define HWIO_REO_R2_REO2SW6_RING_HP_RMSK                                                                                  0xfffff
29376 #define HWIO_REO_R2_REO2SW6_RING_HP_POR                                                                                0x00000000
29377 #define HWIO_REO_R2_REO2SW6_RING_HP_POR_RMSK                                                                           0xffffffff
29378 #define HWIO_REO_R2_REO2SW6_RING_HP_ATTR                                                                                            0x3
29379 #define HWIO_REO_R2_REO2SW6_RING_HP_IN(x)            \
29380                 in_dword(HWIO_REO_R2_REO2SW6_RING_HP_ADDR(x))
29381 #define HWIO_REO_R2_REO2SW6_RING_HP_INM(x, m)            \
29382                 in_dword_masked(HWIO_REO_R2_REO2SW6_RING_HP_ADDR(x), m)
29383 #define HWIO_REO_R2_REO2SW6_RING_HP_OUT(x, v)            \
29384                 out_dword(HWIO_REO_R2_REO2SW6_RING_HP_ADDR(x),v)
29385 #define HWIO_REO_R2_REO2SW6_RING_HP_OUTM(x,m,v) \
29386                 out_dword_masked_ns(HWIO_REO_R2_REO2SW6_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW6_RING_HP_IN(x))
29387 #define HWIO_REO_R2_REO2SW6_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29388 #define HWIO_REO_R2_REO2SW6_RING_HP_HEAD_PTR_SHFT                                                                               0
29389 
29390 #define HWIO_REO_R2_REO2SW6_RING_TP_ADDR(x)                                                                            ((x) + 0x3074)
29391 #define HWIO_REO_R2_REO2SW6_RING_TP_PHYS(x)                                                                            ((x) + 0x3074)
29392 #define HWIO_REO_R2_REO2SW6_RING_TP_OFFS                                                                               (0x3074)
29393 #define HWIO_REO_R2_REO2SW6_RING_TP_RMSK                                                                                  0xfffff
29394 #define HWIO_REO_R2_REO2SW6_RING_TP_POR                                                                                0x00000000
29395 #define HWIO_REO_R2_REO2SW6_RING_TP_POR_RMSK                                                                           0xffffffff
29396 #define HWIO_REO_R2_REO2SW6_RING_TP_ATTR                                                                                            0x3
29397 #define HWIO_REO_R2_REO2SW6_RING_TP_IN(x)            \
29398                 in_dword(HWIO_REO_R2_REO2SW6_RING_TP_ADDR(x))
29399 #define HWIO_REO_R2_REO2SW6_RING_TP_INM(x, m)            \
29400                 in_dword_masked(HWIO_REO_R2_REO2SW6_RING_TP_ADDR(x), m)
29401 #define HWIO_REO_R2_REO2SW6_RING_TP_OUT(x, v)            \
29402                 out_dword(HWIO_REO_R2_REO2SW6_RING_TP_ADDR(x),v)
29403 #define HWIO_REO_R2_REO2SW6_RING_TP_OUTM(x,m,v) \
29404                 out_dword_masked_ns(HWIO_REO_R2_REO2SW6_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW6_RING_TP_IN(x))
29405 #define HWIO_REO_R2_REO2SW6_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29406 #define HWIO_REO_R2_REO2SW6_RING_TP_TAIL_PTR_SHFT                                                                               0
29407 
29408 #define HWIO_REO_R2_REO2SW0_RING_HP_ADDR(x)                                                                            ((x) + 0x3088)
29409 #define HWIO_REO_R2_REO2SW0_RING_HP_PHYS(x)                                                                            ((x) + 0x3088)
29410 #define HWIO_REO_R2_REO2SW0_RING_HP_OFFS                                                                               (0x3088)
29411 #define HWIO_REO_R2_REO2SW0_RING_HP_RMSK                                                                                  0xfffff
29412 #define HWIO_REO_R2_REO2SW0_RING_HP_POR                                                                                0x00000000
29413 #define HWIO_REO_R2_REO2SW0_RING_HP_POR_RMSK                                                                           0xffffffff
29414 #define HWIO_REO_R2_REO2SW0_RING_HP_ATTR                                                                                            0x3
29415 #define HWIO_REO_R2_REO2SW0_RING_HP_IN(x)            \
29416                 in_dword(HWIO_REO_R2_REO2SW0_RING_HP_ADDR(x))
29417 #define HWIO_REO_R2_REO2SW0_RING_HP_INM(x, m)            \
29418                 in_dword_masked(HWIO_REO_R2_REO2SW0_RING_HP_ADDR(x), m)
29419 #define HWIO_REO_R2_REO2SW0_RING_HP_OUT(x, v)            \
29420                 out_dword(HWIO_REO_R2_REO2SW0_RING_HP_ADDR(x),v)
29421 #define HWIO_REO_R2_REO2SW0_RING_HP_OUTM(x,m,v) \
29422                 out_dword_masked_ns(HWIO_REO_R2_REO2SW0_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2SW0_RING_HP_IN(x))
29423 #define HWIO_REO_R2_REO2SW0_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29424 #define HWIO_REO_R2_REO2SW0_RING_HP_HEAD_PTR_SHFT                                                                               0
29425 
29426 #define HWIO_REO_R2_REO2SW0_RING_TP_ADDR(x)                                                                            ((x) + 0x308c)
29427 #define HWIO_REO_R2_REO2SW0_RING_TP_PHYS(x)                                                                            ((x) + 0x308c)
29428 #define HWIO_REO_R2_REO2SW0_RING_TP_OFFS                                                                               (0x308c)
29429 #define HWIO_REO_R2_REO2SW0_RING_TP_RMSK                                                                                  0xfffff
29430 #define HWIO_REO_R2_REO2SW0_RING_TP_POR                                                                                0x00000000
29431 #define HWIO_REO_R2_REO2SW0_RING_TP_POR_RMSK                                                                           0xffffffff
29432 #define HWIO_REO_R2_REO2SW0_RING_TP_ATTR                                                                                            0x3
29433 #define HWIO_REO_R2_REO2SW0_RING_TP_IN(x)            \
29434                 in_dword(HWIO_REO_R2_REO2SW0_RING_TP_ADDR(x))
29435 #define HWIO_REO_R2_REO2SW0_RING_TP_INM(x, m)            \
29436                 in_dword_masked(HWIO_REO_R2_REO2SW0_RING_TP_ADDR(x), m)
29437 #define HWIO_REO_R2_REO2SW0_RING_TP_OUT(x, v)            \
29438                 out_dword(HWIO_REO_R2_REO2SW0_RING_TP_ADDR(x),v)
29439 #define HWIO_REO_R2_REO2SW0_RING_TP_OUTM(x,m,v) \
29440                 out_dword_masked_ns(HWIO_REO_R2_REO2SW0_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2SW0_RING_TP_IN(x))
29441 #define HWIO_REO_R2_REO2SW0_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29442 #define HWIO_REO_R2_REO2SW0_RING_TP_TAIL_PTR_SHFT                                                                               0
29443 
29444 #define HWIO_REO_R2_REO2PPE_RING_HP_ADDR(x)                                                                            ((x) + 0x3090)
29445 #define HWIO_REO_R2_REO2PPE_RING_HP_PHYS(x)                                                                            ((x) + 0x3090)
29446 #define HWIO_REO_R2_REO2PPE_RING_HP_OFFS                                                                               (0x3090)
29447 #define HWIO_REO_R2_REO2PPE_RING_HP_RMSK                                                                                  0xfffff
29448 #define HWIO_REO_R2_REO2PPE_RING_HP_POR                                                                                0x00000000
29449 #define HWIO_REO_R2_REO2PPE_RING_HP_POR_RMSK                                                                           0xffffffff
29450 #define HWIO_REO_R2_REO2PPE_RING_HP_ATTR                                                                                            0x3
29451 #define HWIO_REO_R2_REO2PPE_RING_HP_IN(x)            \
29452                 in_dword(HWIO_REO_R2_REO2PPE_RING_HP_ADDR(x))
29453 #define HWIO_REO_R2_REO2PPE_RING_HP_INM(x, m)            \
29454                 in_dword_masked(HWIO_REO_R2_REO2PPE_RING_HP_ADDR(x), m)
29455 #define HWIO_REO_R2_REO2PPE_RING_HP_OUT(x, v)            \
29456                 out_dword(HWIO_REO_R2_REO2PPE_RING_HP_ADDR(x),v)
29457 #define HWIO_REO_R2_REO2PPE_RING_HP_OUTM(x,m,v) \
29458                 out_dword_masked_ns(HWIO_REO_R2_REO2PPE_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2PPE_RING_HP_IN(x))
29459 #define HWIO_REO_R2_REO2PPE_RING_HP_HEAD_PTR_BMSK                                                                         0xfffff
29460 #define HWIO_REO_R2_REO2PPE_RING_HP_HEAD_PTR_SHFT                                                                               0
29461 
29462 #define HWIO_REO_R2_REO2PPE_RING_TP_ADDR(x)                                                                            ((x) + 0x3094)
29463 #define HWIO_REO_R2_REO2PPE_RING_TP_PHYS(x)                                                                            ((x) + 0x3094)
29464 #define HWIO_REO_R2_REO2PPE_RING_TP_OFFS                                                                               (0x3094)
29465 #define HWIO_REO_R2_REO2PPE_RING_TP_RMSK                                                                                  0xfffff
29466 #define HWIO_REO_R2_REO2PPE_RING_TP_POR                                                                                0x00000000
29467 #define HWIO_REO_R2_REO2PPE_RING_TP_POR_RMSK                                                                           0xffffffff
29468 #define HWIO_REO_R2_REO2PPE_RING_TP_ATTR                                                                                            0x3
29469 #define HWIO_REO_R2_REO2PPE_RING_TP_IN(x)            \
29470                 in_dword(HWIO_REO_R2_REO2PPE_RING_TP_ADDR(x))
29471 #define HWIO_REO_R2_REO2PPE_RING_TP_INM(x, m)            \
29472                 in_dword_masked(HWIO_REO_R2_REO2PPE_RING_TP_ADDR(x), m)
29473 #define HWIO_REO_R2_REO2PPE_RING_TP_OUT(x, v)            \
29474                 out_dword(HWIO_REO_R2_REO2PPE_RING_TP_ADDR(x),v)
29475 #define HWIO_REO_R2_REO2PPE_RING_TP_OUTM(x,m,v) \
29476                 out_dword_masked_ns(HWIO_REO_R2_REO2PPE_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2PPE_RING_TP_IN(x))
29477 #define HWIO_REO_R2_REO2PPE_RING_TP_TAIL_PTR_BMSK                                                                         0xfffff
29478 #define HWIO_REO_R2_REO2PPE_RING_TP_TAIL_PTR_SHFT                                                                               0
29479 
29480 #define HWIO_REO_R2_REO2FW_RING_HP_ADDR(x)                                                                             ((x) + 0x3098)
29481 #define HWIO_REO_R2_REO2FW_RING_HP_PHYS(x)                                                                             ((x) + 0x3098)
29482 #define HWIO_REO_R2_REO2FW_RING_HP_OFFS                                                                                (0x3098)
29483 #define HWIO_REO_R2_REO2FW_RING_HP_RMSK                                                                                   0xfffff
29484 #define HWIO_REO_R2_REO2FW_RING_HP_POR                                                                                 0x00000000
29485 #define HWIO_REO_R2_REO2FW_RING_HP_POR_RMSK                                                                            0xffffffff
29486 #define HWIO_REO_R2_REO2FW_RING_HP_ATTR                                                                                             0x3
29487 #define HWIO_REO_R2_REO2FW_RING_HP_IN(x)            \
29488                 in_dword(HWIO_REO_R2_REO2FW_RING_HP_ADDR(x))
29489 #define HWIO_REO_R2_REO2FW_RING_HP_INM(x, m)            \
29490                 in_dword_masked(HWIO_REO_R2_REO2FW_RING_HP_ADDR(x), m)
29491 #define HWIO_REO_R2_REO2FW_RING_HP_OUT(x, v)            \
29492                 out_dword(HWIO_REO_R2_REO2FW_RING_HP_ADDR(x),v)
29493 #define HWIO_REO_R2_REO2FW_RING_HP_OUTM(x,m,v) \
29494                 out_dword_masked_ns(HWIO_REO_R2_REO2FW_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2FW_RING_HP_IN(x))
29495 #define HWIO_REO_R2_REO2FW_RING_HP_HEAD_PTR_BMSK                                                                          0xfffff
29496 #define HWIO_REO_R2_REO2FW_RING_HP_HEAD_PTR_SHFT                                                                                0
29497 
29498 #define HWIO_REO_R2_REO2FW_RING_TP_ADDR(x)                                                                             ((x) + 0x309c)
29499 #define HWIO_REO_R2_REO2FW_RING_TP_PHYS(x)                                                                             ((x) + 0x309c)
29500 #define HWIO_REO_R2_REO2FW_RING_TP_OFFS                                                                                (0x309c)
29501 #define HWIO_REO_R2_REO2FW_RING_TP_RMSK                                                                                   0xfffff
29502 #define HWIO_REO_R2_REO2FW_RING_TP_POR                                                                                 0x00000000
29503 #define HWIO_REO_R2_REO2FW_RING_TP_POR_RMSK                                                                            0xffffffff
29504 #define HWIO_REO_R2_REO2FW_RING_TP_ATTR                                                                                             0x3
29505 #define HWIO_REO_R2_REO2FW_RING_TP_IN(x)            \
29506                 in_dword(HWIO_REO_R2_REO2FW_RING_TP_ADDR(x))
29507 #define HWIO_REO_R2_REO2FW_RING_TP_INM(x, m)            \
29508                 in_dword_masked(HWIO_REO_R2_REO2FW_RING_TP_ADDR(x), m)
29509 #define HWIO_REO_R2_REO2FW_RING_TP_OUT(x, v)            \
29510                 out_dword(HWIO_REO_R2_REO2FW_RING_TP_ADDR(x),v)
29511 #define HWIO_REO_R2_REO2FW_RING_TP_OUTM(x,m,v) \
29512                 out_dword_masked_ns(HWIO_REO_R2_REO2FW_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2FW_RING_TP_IN(x))
29513 #define HWIO_REO_R2_REO2FW_RING_TP_TAIL_PTR_BMSK                                                                          0xfffff
29514 #define HWIO_REO_R2_REO2FW_RING_TP_TAIL_PTR_SHFT                                                                                0
29515 
29516 #define HWIO_REO_R2_REO_RELEASE_RING_HP_ADDR(x)                                                                        ((x) + 0x30a0)
29517 #define HWIO_REO_R2_REO_RELEASE_RING_HP_PHYS(x)                                                                        ((x) + 0x30a0)
29518 #define HWIO_REO_R2_REO_RELEASE_RING_HP_OFFS                                                                           (0x30a0)
29519 #define HWIO_REO_R2_REO_RELEASE_RING_HP_RMSK                                                                               0xffff
29520 #define HWIO_REO_R2_REO_RELEASE_RING_HP_POR                                                                            0x00000000
29521 #define HWIO_REO_R2_REO_RELEASE_RING_HP_POR_RMSK                                                                       0xffffffff
29522 #define HWIO_REO_R2_REO_RELEASE_RING_HP_ATTR                                                                                        0x3
29523 #define HWIO_REO_R2_REO_RELEASE_RING_HP_IN(x)            \
29524                 in_dword(HWIO_REO_R2_REO_RELEASE_RING_HP_ADDR(x))
29525 #define HWIO_REO_R2_REO_RELEASE_RING_HP_INM(x, m)            \
29526                 in_dword_masked(HWIO_REO_R2_REO_RELEASE_RING_HP_ADDR(x), m)
29527 #define HWIO_REO_R2_REO_RELEASE_RING_HP_OUT(x, v)            \
29528                 out_dword(HWIO_REO_R2_REO_RELEASE_RING_HP_ADDR(x),v)
29529 #define HWIO_REO_R2_REO_RELEASE_RING_HP_OUTM(x,m,v) \
29530                 out_dword_masked_ns(HWIO_REO_R2_REO_RELEASE_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO_RELEASE_RING_HP_IN(x))
29531 #define HWIO_REO_R2_REO_RELEASE_RING_HP_HEAD_PTR_BMSK                                                                      0xffff
29532 #define HWIO_REO_R2_REO_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                           0
29533 
29534 #define HWIO_REO_R2_REO_RELEASE_RING_TP_ADDR(x)                                                                        ((x) + 0x30a4)
29535 #define HWIO_REO_R2_REO_RELEASE_RING_TP_PHYS(x)                                                                        ((x) + 0x30a4)
29536 #define HWIO_REO_R2_REO_RELEASE_RING_TP_OFFS                                                                           (0x30a4)
29537 #define HWIO_REO_R2_REO_RELEASE_RING_TP_RMSK                                                                               0xffff
29538 #define HWIO_REO_R2_REO_RELEASE_RING_TP_POR                                                                            0x00000000
29539 #define HWIO_REO_R2_REO_RELEASE_RING_TP_POR_RMSK                                                                       0xffffffff
29540 #define HWIO_REO_R2_REO_RELEASE_RING_TP_ATTR                                                                                        0x3
29541 #define HWIO_REO_R2_REO_RELEASE_RING_TP_IN(x)            \
29542                 in_dword(HWIO_REO_R2_REO_RELEASE_RING_TP_ADDR(x))
29543 #define HWIO_REO_R2_REO_RELEASE_RING_TP_INM(x, m)            \
29544                 in_dword_masked(HWIO_REO_R2_REO_RELEASE_RING_TP_ADDR(x), m)
29545 #define HWIO_REO_R2_REO_RELEASE_RING_TP_OUT(x, v)            \
29546                 out_dword(HWIO_REO_R2_REO_RELEASE_RING_TP_ADDR(x),v)
29547 #define HWIO_REO_R2_REO_RELEASE_RING_TP_OUTM(x,m,v) \
29548                 out_dword_masked_ns(HWIO_REO_R2_REO_RELEASE_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO_RELEASE_RING_TP_IN(x))
29549 #define HWIO_REO_R2_REO_RELEASE_RING_TP_TAIL_PTR_BMSK                                                                      0xffff
29550 #define HWIO_REO_R2_REO_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                           0
29551 
29552 #define HWIO_REO_R2_REO_STATUS_RING_HP_ADDR(x)                                                                         ((x) + 0x30a8)
29553 #define HWIO_REO_R2_REO_STATUS_RING_HP_PHYS(x)                                                                         ((x) + 0x30a8)
29554 #define HWIO_REO_R2_REO_STATUS_RING_HP_OFFS                                                                            (0x30a8)
29555 #define HWIO_REO_R2_REO_STATUS_RING_HP_RMSK                                                                                0xffff
29556 #define HWIO_REO_R2_REO_STATUS_RING_HP_POR                                                                             0x00000000
29557 #define HWIO_REO_R2_REO_STATUS_RING_HP_POR_RMSK                                                                        0xffffffff
29558 #define HWIO_REO_R2_REO_STATUS_RING_HP_ATTR                                                                                         0x3
29559 #define HWIO_REO_R2_REO_STATUS_RING_HP_IN(x)            \
29560                 in_dword(HWIO_REO_R2_REO_STATUS_RING_HP_ADDR(x))
29561 #define HWIO_REO_R2_REO_STATUS_RING_HP_INM(x, m)            \
29562                 in_dword_masked(HWIO_REO_R2_REO_STATUS_RING_HP_ADDR(x), m)
29563 #define HWIO_REO_R2_REO_STATUS_RING_HP_OUT(x, v)            \
29564                 out_dword(HWIO_REO_R2_REO_STATUS_RING_HP_ADDR(x),v)
29565 #define HWIO_REO_R2_REO_STATUS_RING_HP_OUTM(x,m,v) \
29566                 out_dword_masked_ns(HWIO_REO_R2_REO_STATUS_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO_STATUS_RING_HP_IN(x))
29567 #define HWIO_REO_R2_REO_STATUS_RING_HP_HEAD_PTR_BMSK                                                                       0xffff
29568 #define HWIO_REO_R2_REO_STATUS_RING_HP_HEAD_PTR_SHFT                                                                            0
29569 
29570 #define HWIO_REO_R2_REO_STATUS_RING_TP_ADDR(x)                                                                         ((x) + 0x30ac)
29571 #define HWIO_REO_R2_REO_STATUS_RING_TP_PHYS(x)                                                                         ((x) + 0x30ac)
29572 #define HWIO_REO_R2_REO_STATUS_RING_TP_OFFS                                                                            (0x30ac)
29573 #define HWIO_REO_R2_REO_STATUS_RING_TP_RMSK                                                                                0xffff
29574 #define HWIO_REO_R2_REO_STATUS_RING_TP_POR                                                                             0x00000000
29575 #define HWIO_REO_R2_REO_STATUS_RING_TP_POR_RMSK                                                                        0xffffffff
29576 #define HWIO_REO_R2_REO_STATUS_RING_TP_ATTR                                                                                         0x3
29577 #define HWIO_REO_R2_REO_STATUS_RING_TP_IN(x)            \
29578                 in_dword(HWIO_REO_R2_REO_STATUS_RING_TP_ADDR(x))
29579 #define HWIO_REO_R2_REO_STATUS_RING_TP_INM(x, m)            \
29580                 in_dword_masked(HWIO_REO_R2_REO_STATUS_RING_TP_ADDR(x), m)
29581 #define HWIO_REO_R2_REO_STATUS_RING_TP_OUT(x, v)            \
29582                 out_dword(HWIO_REO_R2_REO_STATUS_RING_TP_ADDR(x),v)
29583 #define HWIO_REO_R2_REO_STATUS_RING_TP_OUTM(x,m,v) \
29584                 out_dword_masked_ns(HWIO_REO_R2_REO_STATUS_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO_STATUS_RING_TP_IN(x))
29585 #define HWIO_REO_R2_REO_STATUS_RING_TP_TAIL_PTR_BMSK                                                                       0xffff
29586 #define HWIO_REO_R2_REO_STATUS_RING_TP_TAIL_PTR_SHFT                                                                            0
29587 
29588 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ADDR(x)                                                                     ((x) + 0x30b0)
29589 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_PHYS(x)                                                                     ((x) + 0x30b0)
29590 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_OFFS                                                                        (0x30b0)
29591 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_RMSK                                                                            0xffff
29592 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_POR                                                                         0x00000000
29593 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_POR_RMSK                                                                    0xffffffff
29594 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ATTR                                                                                     0x3
29595 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_IN(x)            \
29596                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ADDR(x))
29597 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_INM(x, m)            \
29598                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ADDR(x), m)
29599 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_OUT(x, v)            \
29600                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ADDR(x),v)
29601 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_OUTM(x,m,v) \
29602                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_IN(x))
29603 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_HEAD_PTR_BMSK                                                                   0xffff
29604 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_HP_HEAD_PTR_SHFT                                                                        0
29605 
29606 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ADDR(x)                                                                     ((x) + 0x30b4)
29607 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_PHYS(x)                                                                     ((x) + 0x30b4)
29608 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_OFFS                                                                        (0x30b4)
29609 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_RMSK                                                                            0xffff
29610 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_POR                                                                         0x00000000
29611 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_POR_RMSK                                                                    0xffffffff
29612 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ATTR                                                                                     0x3
29613 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_IN(x)            \
29614                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ADDR(x))
29615 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_INM(x, m)            \
29616                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ADDR(x), m)
29617 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_OUT(x, v)            \
29618                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ADDR(x),v)
29619 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_OUTM(x,m,v) \
29620                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_IN(x))
29621 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_TAIL_PTR_BMSK                                                                   0xffff
29622 #define HWIO_REO_R2_RXDMA2REO_MLO3_RING_TP_TAIL_PTR_SHFT                                                                        0
29623 
29624 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ADDR(x)                                                                     ((x) + 0x30b8)
29625 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_PHYS(x)                                                                     ((x) + 0x30b8)
29626 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_OFFS                                                                        (0x30b8)
29627 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_RMSK                                                                            0xffff
29628 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_POR                                                                         0x00000000
29629 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_POR_RMSK                                                                    0xffffffff
29630 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ATTR                                                                                     0x3
29631 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_IN(x)            \
29632                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ADDR(x))
29633 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_INM(x, m)            \
29634                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ADDR(x), m)
29635 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_OUT(x, v)            \
29636                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ADDR(x),v)
29637 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_OUTM(x,m,v) \
29638                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_IN(x))
29639 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_HEAD_PTR_BMSK                                                                   0xffff
29640 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_HP_HEAD_PTR_SHFT                                                                        0
29641 
29642 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ADDR(x)                                                                     ((x) + 0x30bc)
29643 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_PHYS(x)                                                                     ((x) + 0x30bc)
29644 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_OFFS                                                                        (0x30bc)
29645 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_RMSK                                                                            0xffff
29646 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_POR                                                                         0x00000000
29647 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_POR_RMSK                                                                    0xffffffff
29648 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ATTR                                                                                     0x3
29649 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_IN(x)            \
29650                 in_dword(HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ADDR(x))
29651 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_INM(x, m)            \
29652                 in_dword_masked(HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ADDR(x), m)
29653 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_OUT(x, v)            \
29654                 out_dword(HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ADDR(x),v)
29655 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_OUTM(x,m,v) \
29656                 out_dword_masked_ns(HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_ADDR(x),m,v,HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_IN(x))
29657 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_TAIL_PTR_BMSK                                                                   0xffff
29658 #define HWIO_REO_R2_RXDMA2REO_MLO4_RING_TP_TAIL_PTR_SHFT                                                                        0
29659 
29660 #define HWIO_REO_R2_REO2PPE1_RING_HP_ADDR(x)                                                                           ((x) + 0x30c0)
29661 #define HWIO_REO_R2_REO2PPE1_RING_HP_PHYS(x)                                                                           ((x) + 0x30c0)
29662 #define HWIO_REO_R2_REO2PPE1_RING_HP_OFFS                                                                              (0x30c0)
29663 #define HWIO_REO_R2_REO2PPE1_RING_HP_RMSK                                                                                 0xfffff
29664 #define HWIO_REO_R2_REO2PPE1_RING_HP_POR                                                                               0x00000000
29665 #define HWIO_REO_R2_REO2PPE1_RING_HP_POR_RMSK                                                                          0xffffffff
29666 #define HWIO_REO_R2_REO2PPE1_RING_HP_ATTR                                                                                           0x3
29667 #define HWIO_REO_R2_REO2PPE1_RING_HP_IN(x)            \
29668                 in_dword(HWIO_REO_R2_REO2PPE1_RING_HP_ADDR(x))
29669 #define HWIO_REO_R2_REO2PPE1_RING_HP_INM(x, m)            \
29670                 in_dword_masked(HWIO_REO_R2_REO2PPE1_RING_HP_ADDR(x), m)
29671 #define HWIO_REO_R2_REO2PPE1_RING_HP_OUT(x, v)            \
29672                 out_dword(HWIO_REO_R2_REO2PPE1_RING_HP_ADDR(x),v)
29673 #define HWIO_REO_R2_REO2PPE1_RING_HP_OUTM(x,m,v) \
29674                 out_dword_masked_ns(HWIO_REO_R2_REO2PPE1_RING_HP_ADDR(x),m,v,HWIO_REO_R2_REO2PPE1_RING_HP_IN(x))
29675 #define HWIO_REO_R2_REO2PPE1_RING_HP_HEAD_PTR_BMSK                                                                        0xfffff
29676 #define HWIO_REO_R2_REO2PPE1_RING_HP_HEAD_PTR_SHFT                                                                              0
29677 
29678 #define HWIO_REO_R2_REO2PPE1_RING_TP_ADDR(x)                                                                           ((x) + 0x30c4)
29679 #define HWIO_REO_R2_REO2PPE1_RING_TP_PHYS(x)                                                                           ((x) + 0x30c4)
29680 #define HWIO_REO_R2_REO2PPE1_RING_TP_OFFS                                                                              (0x30c4)
29681 #define HWIO_REO_R2_REO2PPE1_RING_TP_RMSK                                                                                 0xfffff
29682 #define HWIO_REO_R2_REO2PPE1_RING_TP_POR                                                                               0x00000000
29683 #define HWIO_REO_R2_REO2PPE1_RING_TP_POR_RMSK                                                                          0xffffffff
29684 #define HWIO_REO_R2_REO2PPE1_RING_TP_ATTR                                                                                           0x3
29685 #define HWIO_REO_R2_REO2PPE1_RING_TP_IN(x)            \
29686                 in_dword(HWIO_REO_R2_REO2PPE1_RING_TP_ADDR(x))
29687 #define HWIO_REO_R2_REO2PPE1_RING_TP_INM(x, m)            \
29688                 in_dword_masked(HWIO_REO_R2_REO2PPE1_RING_TP_ADDR(x), m)
29689 #define HWIO_REO_R2_REO2PPE1_RING_TP_OUT(x, v)            \
29690                 out_dword(HWIO_REO_R2_REO2PPE1_RING_TP_ADDR(x),v)
29691 #define HWIO_REO_R2_REO2PPE1_RING_TP_OUTM(x,m,v) \
29692                 out_dword_masked_ns(HWIO_REO_R2_REO2PPE1_RING_TP_ADDR(x),m,v,HWIO_REO_R2_REO2PPE1_RING_TP_IN(x))
29693 #define HWIO_REO_R2_REO2PPE1_RING_TP_TAIL_PTR_BMSK                                                                        0xfffff
29694 #define HWIO_REO_R2_REO2PPE1_RING_TP_TAIL_PTR_SHFT                                                                              0
29695 
29696 
29697 
29698 #define TQM_REG_REG_BASE                                                                                         (UMAC_BASE      + 0x0003c000)
29699 #define TQM_REG_REG_BASE_SIZE                                                                                    0x4000
29700 #define TQM_REG_REG_BASE_USED                                                                                    0x307c
29701 #define TQM_REG_REG_BASE_PHYS                                                                                    (UMAC_BASE_PHYS + 0x0003c000)
29702 #define TQM_REG_REG_BASE_OFFS                                                                                    0x0003c000
29703 
29704 #define HWIO_TQM_R0_CONTROL_ADDR(x)                                                                              ((x) + 0x0)
29705 #define HWIO_TQM_R0_CONTROL_PHYS(x)                                                                              ((x) + 0x0)
29706 #define HWIO_TQM_R0_CONTROL_OFFS                                                                                 (0x0)
29707 #define HWIO_TQM_R0_CONTROL_RMSK                                                                                       0x1b
29708 #define HWIO_TQM_R0_CONTROL_POR                                                                                  0x00000012
29709 #define HWIO_TQM_R0_CONTROL_POR_RMSK                                                                             0xffffffff
29710 #define HWIO_TQM_R0_CONTROL_ATTR                                                                                              0x3
29711 #define HWIO_TQM_R0_CONTROL_IN(x)            \
29712                 in_dword(HWIO_TQM_R0_CONTROL_ADDR(x))
29713 #define HWIO_TQM_R0_CONTROL_INM(x, m)            \
29714                 in_dword_masked(HWIO_TQM_R0_CONTROL_ADDR(x), m)
29715 #define HWIO_TQM_R0_CONTROL_OUT(x, v)            \
29716                 out_dword(HWIO_TQM_R0_CONTROL_ADDR(x),v)
29717 #define HWIO_TQM_R0_CONTROL_OUTM(x,m,v) \
29718                 out_dword_masked_ns(HWIO_TQM_R0_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_CONTROL_IN(x))
29719 #define HWIO_TQM_R0_CONTROL_INIT_PREFETCH_BUFFER_PTRS_BMSK                                                             0x10
29720 #define HWIO_TQM_R0_CONTROL_INIT_PREFETCH_BUFFER_PTRS_SHFT                                                                4
29721 #define HWIO_TQM_R0_CONTROL_BLOCK_PREFETCH_BMSK                                                                         0x8
29722 #define HWIO_TQM_R0_CONTROL_BLOCK_PREFETCH_SHFT                                                                           3
29723 #define HWIO_TQM_R0_CONTROL_CONCURRENT_PROC_BMSK                                                                        0x2
29724 #define HWIO_TQM_R0_CONTROL_CONCURRENT_PROC_SHFT                                                                          1
29725 #define HWIO_TQM_R0_CONTROL_ENABLE_BMSK                                                                                 0x1
29726 #define HWIO_TQM_R0_CONTROL_ENABLE_SHFT                                                                                   0
29727 
29728 #define HWIO_TQM_R0_PAUSE_CONTROL_ADDR(x)                                                                        ((x) + 0x4)
29729 #define HWIO_TQM_R0_PAUSE_CONTROL_PHYS(x)                                                                        ((x) + 0x4)
29730 #define HWIO_TQM_R0_PAUSE_CONTROL_OFFS                                                                           (0x4)
29731 #define HWIO_TQM_R0_PAUSE_CONTROL_RMSK                                                                                  0x7
29732 #define HWIO_TQM_R0_PAUSE_CONTROL_POR                                                                            0x00000003
29733 #define HWIO_TQM_R0_PAUSE_CONTROL_POR_RMSK                                                                       0xffffffff
29734 #define HWIO_TQM_R0_PAUSE_CONTROL_ATTR                                                                                        0x3
29735 #define HWIO_TQM_R0_PAUSE_CONTROL_IN(x)            \
29736                 in_dword(HWIO_TQM_R0_PAUSE_CONTROL_ADDR(x))
29737 #define HWIO_TQM_R0_PAUSE_CONTROL_INM(x, m)            \
29738                 in_dword_masked(HWIO_TQM_R0_PAUSE_CONTROL_ADDR(x), m)
29739 #define HWIO_TQM_R0_PAUSE_CONTROL_OUT(x, v)            \
29740                 out_dword(HWIO_TQM_R0_PAUSE_CONTROL_ADDR(x),v)
29741 #define HWIO_TQM_R0_PAUSE_CONTROL_OUTM(x,m,v) \
29742                 out_dword_masked_ns(HWIO_TQM_R0_PAUSE_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_PAUSE_CONTROL_IN(x))
29743 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_HW_ACKED_MPDU_BMSK                                                             0x4
29744 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_HW_ACKED_MPDU_SHFT                                                               2
29745 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_HWSCH_CMD_BMSK                                                                 0x2
29746 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_HWSCH_CMD_SHFT                                                                   1
29747 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_SW_CMD_BMSK                                                                    0x1
29748 #define HWIO_TQM_R0_PAUSE_CONTROL_ENABLE_SW_CMD_SHFT                                                                      0
29749 
29750 #define HWIO_TQM_R0_MISC_CONTROL_ADDR(x)                                                                         ((x) + 0x8)
29751 #define HWIO_TQM_R0_MISC_CONTROL_PHYS(x)                                                                         ((x) + 0x8)
29752 #define HWIO_TQM_R0_MISC_CONTROL_OFFS                                                                            (0x8)
29753 #define HWIO_TQM_R0_MISC_CONTROL_RMSK                                                                                 0x3ff
29754 #define HWIO_TQM_R0_MISC_CONTROL_POR                                                                             0x00000010
29755 #define HWIO_TQM_R0_MISC_CONTROL_POR_RMSK                                                                        0xffffffff
29756 #define HWIO_TQM_R0_MISC_CONTROL_ATTR                                                                                         0x3
29757 #define HWIO_TQM_R0_MISC_CONTROL_IN(x)            \
29758                 in_dword(HWIO_TQM_R0_MISC_CONTROL_ADDR(x))
29759 #define HWIO_TQM_R0_MISC_CONTROL_INM(x, m)            \
29760                 in_dword_masked(HWIO_TQM_R0_MISC_CONTROL_ADDR(x), m)
29761 #define HWIO_TQM_R0_MISC_CONTROL_OUT(x, v)            \
29762                 out_dword(HWIO_TQM_R0_MISC_CONTROL_ADDR(x),v)
29763 #define HWIO_TQM_R0_MISC_CONTROL_OUTM(x,m,v) \
29764                 out_dword_masked_ns(HWIO_TQM_R0_MISC_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_MISC_CONTROL_IN(x))
29765 #define HWIO_TQM_R0_MISC_CONTROL_GEN_ACKED_MPDU_INFO_END_BMSK                                                         0x200
29766 #define HWIO_TQM_R0_MISC_CONTROL_GEN_ACKED_MPDU_INFO_END_SHFT                                                             9
29767 #define HWIO_TQM_R0_MISC_CONTROL_RETAIN_CACHE_BMSK                                                                    0x100
29768 #define HWIO_TQM_R0_MISC_CONTROL_RETAIN_CACHE_SHFT                                                                        8
29769 #define HWIO_TQM_R0_MISC_CONTROL_FLUSH_IDLE_COUNT_BMSK                                                                 0xff
29770 #define HWIO_TQM_R0_MISC_CONTROL_FLUSH_IDLE_COUNT_SHFT                                                                    0
29771 
29772 #define HWIO_TQM_R0_LINK_0_ADDR(x)                                                                               ((x) + 0xc)
29773 #define HWIO_TQM_R0_LINK_0_PHYS(x)                                                                               ((x) + 0xc)
29774 #define HWIO_TQM_R0_LINK_0_OFFS                                                                                  (0xc)
29775 #define HWIO_TQM_R0_LINK_0_RMSK                                                                                        0x3f
29776 #define HWIO_TQM_R0_LINK_0_POR                                                                                   0x00000000
29777 #define HWIO_TQM_R0_LINK_0_POR_RMSK                                                                              0xffffffff
29778 #define HWIO_TQM_R0_LINK_0_ATTR                                                                                               0x3
29779 #define HWIO_TQM_R0_LINK_0_IN(x)            \
29780                 in_dword(HWIO_TQM_R0_LINK_0_ADDR(x))
29781 #define HWIO_TQM_R0_LINK_0_INM(x, m)            \
29782                 in_dword_masked(HWIO_TQM_R0_LINK_0_ADDR(x), m)
29783 #define HWIO_TQM_R0_LINK_0_OUT(x, v)            \
29784                 out_dword(HWIO_TQM_R0_LINK_0_ADDR(x),v)
29785 #define HWIO_TQM_R0_LINK_0_OUTM(x,m,v) \
29786                 out_dword_masked_ns(HWIO_TQM_R0_LINK_0_ADDR(x),m,v,HWIO_TQM_R0_LINK_0_IN(x))
29787 #define HWIO_TQM_R0_LINK_0_SESSION_ID_BMSK                                                                             0x3f
29788 #define HWIO_TQM_R0_LINK_0_SESSION_ID_SHFT                                                                                0
29789 
29790 #define HWIO_TQM_R0_LINK_1_ADDR(x)                                                                               ((x) + 0x10)
29791 #define HWIO_TQM_R0_LINK_1_PHYS(x)                                                                               ((x) + 0x10)
29792 #define HWIO_TQM_R0_LINK_1_OFFS                                                                                  (0x10)
29793 #define HWIO_TQM_R0_LINK_1_RMSK                                                                                        0x3f
29794 #define HWIO_TQM_R0_LINK_1_POR                                                                                   0x00000000
29795 #define HWIO_TQM_R0_LINK_1_POR_RMSK                                                                              0xffffffff
29796 #define HWIO_TQM_R0_LINK_1_ATTR                                                                                               0x3
29797 #define HWIO_TQM_R0_LINK_1_IN(x)            \
29798                 in_dword(HWIO_TQM_R0_LINK_1_ADDR(x))
29799 #define HWIO_TQM_R0_LINK_1_INM(x, m)            \
29800                 in_dword_masked(HWIO_TQM_R0_LINK_1_ADDR(x), m)
29801 #define HWIO_TQM_R0_LINK_1_OUT(x, v)            \
29802                 out_dword(HWIO_TQM_R0_LINK_1_ADDR(x),v)
29803 #define HWIO_TQM_R0_LINK_1_OUTM(x,m,v) \
29804                 out_dword_masked_ns(HWIO_TQM_R0_LINK_1_ADDR(x),m,v,HWIO_TQM_R0_LINK_1_IN(x))
29805 #define HWIO_TQM_R0_LINK_1_SESSION_ID_BMSK                                                                             0x3f
29806 #define HWIO_TQM_R0_LINK_1_SESSION_ID_SHFT                                                                                0
29807 
29808 #define HWIO_TQM_R0_LINK_A_ADDR(x)                                                                               ((x) + 0x14)
29809 #define HWIO_TQM_R0_LINK_A_PHYS(x)                                                                               ((x) + 0x14)
29810 #define HWIO_TQM_R0_LINK_A_OFFS                                                                                  (0x14)
29811 #define HWIO_TQM_R0_LINK_A_RMSK                                                                                        0xff
29812 #define HWIO_TQM_R0_LINK_A_POR                                                                                   0x00000000
29813 #define HWIO_TQM_R0_LINK_A_POR_RMSK                                                                              0xffffffff
29814 #define HWIO_TQM_R0_LINK_A_ATTR                                                                                               0x3
29815 #define HWIO_TQM_R0_LINK_A_IN(x)            \
29816                 in_dword(HWIO_TQM_R0_LINK_A_ADDR(x))
29817 #define HWIO_TQM_R0_LINK_A_INM(x, m)            \
29818                 in_dword_masked(HWIO_TQM_R0_LINK_A_ADDR(x), m)
29819 #define HWIO_TQM_R0_LINK_A_OUT(x, v)            \
29820                 out_dword(HWIO_TQM_R0_LINK_A_ADDR(x),v)
29821 #define HWIO_TQM_R0_LINK_A_OUTM(x,m,v) \
29822                 out_dword_masked_ns(HWIO_TQM_R0_LINK_A_ADDR(x),m,v,HWIO_TQM_R0_LINK_A_IN(x))
29823 #define HWIO_TQM_R0_LINK_A_SESSION_ID_BMSK                                                                             0xff
29824 #define HWIO_TQM_R0_LINK_A_SESSION_ID_SHFT                                                                                0
29825 
29826 #define HWIO_TQM_R0_LINK_B_ADDR(x)                                                                               ((x) + 0x18)
29827 #define HWIO_TQM_R0_LINK_B_PHYS(x)                                                                               ((x) + 0x18)
29828 #define HWIO_TQM_R0_LINK_B_OFFS                                                                                  (0x18)
29829 #define HWIO_TQM_R0_LINK_B_RMSK                                                                                        0xff
29830 #define HWIO_TQM_R0_LINK_B_POR                                                                                   0x00000000
29831 #define HWIO_TQM_R0_LINK_B_POR_RMSK                                                                              0xffffffff
29832 #define HWIO_TQM_R0_LINK_B_ATTR                                                                                               0x3
29833 #define HWIO_TQM_R0_LINK_B_IN(x)            \
29834                 in_dword(HWIO_TQM_R0_LINK_B_ADDR(x))
29835 #define HWIO_TQM_R0_LINK_B_INM(x, m)            \
29836                 in_dword_masked(HWIO_TQM_R0_LINK_B_ADDR(x), m)
29837 #define HWIO_TQM_R0_LINK_B_OUT(x, v)            \
29838                 out_dword(HWIO_TQM_R0_LINK_B_ADDR(x),v)
29839 #define HWIO_TQM_R0_LINK_B_OUTM(x,m,v) \
29840                 out_dword_masked_ns(HWIO_TQM_R0_LINK_B_ADDR(x),m,v,HWIO_TQM_R0_LINK_B_IN(x))
29841 #define HWIO_TQM_R0_LINK_B_SESSION_ID_BMSK                                                                             0xff
29842 #define HWIO_TQM_R0_LINK_B_SESSION_ID_SHFT                                                                                0
29843 
29844 #define HWIO_TQM_R0_LINK_C_ADDR(x)                                                                               ((x) + 0x1c)
29845 #define HWIO_TQM_R0_LINK_C_PHYS(x)                                                                               ((x) + 0x1c)
29846 #define HWIO_TQM_R0_LINK_C_OFFS                                                                                  (0x1c)
29847 #define HWIO_TQM_R0_LINK_C_RMSK                                                                                        0xff
29848 #define HWIO_TQM_R0_LINK_C_POR                                                                                   0x00000000
29849 #define HWIO_TQM_R0_LINK_C_POR_RMSK                                                                              0xffffffff
29850 #define HWIO_TQM_R0_LINK_C_ATTR                                                                                               0x3
29851 #define HWIO_TQM_R0_LINK_C_IN(x)            \
29852                 in_dword(HWIO_TQM_R0_LINK_C_ADDR(x))
29853 #define HWIO_TQM_R0_LINK_C_INM(x, m)            \
29854                 in_dword_masked(HWIO_TQM_R0_LINK_C_ADDR(x), m)
29855 #define HWIO_TQM_R0_LINK_C_OUT(x, v)            \
29856                 out_dword(HWIO_TQM_R0_LINK_C_ADDR(x),v)
29857 #define HWIO_TQM_R0_LINK_C_OUTM(x,m,v) \
29858                 out_dword_masked_ns(HWIO_TQM_R0_LINK_C_ADDR(x),m,v,HWIO_TQM_R0_LINK_C_IN(x))
29859 #define HWIO_TQM_R0_LINK_C_SESSION_ID_BMSK                                                                             0xff
29860 #define HWIO_TQM_R0_LINK_C_SESSION_ID_SHFT                                                                                0
29861 
29862 #define HWIO_TQM_R0_LINK_D_ADDR(x)                                                                               ((x) + 0x20)
29863 #define HWIO_TQM_R0_LINK_D_PHYS(x)                                                                               ((x) + 0x20)
29864 #define HWIO_TQM_R0_LINK_D_OFFS                                                                                  (0x20)
29865 #define HWIO_TQM_R0_LINK_D_RMSK                                                                                        0xff
29866 #define HWIO_TQM_R0_LINK_D_POR                                                                                   0x00000000
29867 #define HWIO_TQM_R0_LINK_D_POR_RMSK                                                                              0xffffffff
29868 #define HWIO_TQM_R0_LINK_D_ATTR                                                                                               0x3
29869 #define HWIO_TQM_R0_LINK_D_IN(x)            \
29870                 in_dword(HWIO_TQM_R0_LINK_D_ADDR(x))
29871 #define HWIO_TQM_R0_LINK_D_INM(x, m)            \
29872                 in_dword_masked(HWIO_TQM_R0_LINK_D_ADDR(x), m)
29873 #define HWIO_TQM_R0_LINK_D_OUT(x, v)            \
29874                 out_dword(HWIO_TQM_R0_LINK_D_ADDR(x),v)
29875 #define HWIO_TQM_R0_LINK_D_OUTM(x,m,v) \
29876                 out_dword_masked_ns(HWIO_TQM_R0_LINK_D_ADDR(x),m,v,HWIO_TQM_R0_LINK_D_IN(x))
29877 #define HWIO_TQM_R0_LINK_D_SESSION_ID_BMSK                                                                             0xff
29878 #define HWIO_TQM_R0_LINK_D_SESSION_ID_SHFT                                                                                0
29879 
29880 #define HWIO_TQM_R0_LINK_E_ADDR(x)                                                                               ((x) + 0x24)
29881 #define HWIO_TQM_R0_LINK_E_PHYS(x)                                                                               ((x) + 0x24)
29882 #define HWIO_TQM_R0_LINK_E_OFFS                                                                                  (0x24)
29883 #define HWIO_TQM_R0_LINK_E_RMSK                                                                                        0xff
29884 #define HWIO_TQM_R0_LINK_E_POR                                                                                   0x00000000
29885 #define HWIO_TQM_R0_LINK_E_POR_RMSK                                                                              0xffffffff
29886 #define HWIO_TQM_R0_LINK_E_ATTR                                                                                               0x3
29887 #define HWIO_TQM_R0_LINK_E_IN(x)            \
29888                 in_dword(HWIO_TQM_R0_LINK_E_ADDR(x))
29889 #define HWIO_TQM_R0_LINK_E_INM(x, m)            \
29890                 in_dword_masked(HWIO_TQM_R0_LINK_E_ADDR(x), m)
29891 #define HWIO_TQM_R0_LINK_E_OUT(x, v)            \
29892                 out_dword(HWIO_TQM_R0_LINK_E_ADDR(x),v)
29893 #define HWIO_TQM_R0_LINK_E_OUTM(x,m,v) \
29894                 out_dword_masked_ns(HWIO_TQM_R0_LINK_E_ADDR(x),m,v,HWIO_TQM_R0_LINK_E_IN(x))
29895 #define HWIO_TQM_R0_LINK_E_SESSION_ID_BMSK                                                                             0xff
29896 #define HWIO_TQM_R0_LINK_E_SESSION_ID_SHFT                                                                                0
29897 
29898 #define HWIO_TQM_R0_LINK_F_ADDR(x)                                                                               ((x) + 0x28)
29899 #define HWIO_TQM_R0_LINK_F_PHYS(x)                                                                               ((x) + 0x28)
29900 #define HWIO_TQM_R0_LINK_F_OFFS                                                                                  (0x28)
29901 #define HWIO_TQM_R0_LINK_F_RMSK                                                                                        0xff
29902 #define HWIO_TQM_R0_LINK_F_POR                                                                                   0x00000000
29903 #define HWIO_TQM_R0_LINK_F_POR_RMSK                                                                              0xffffffff
29904 #define HWIO_TQM_R0_LINK_F_ATTR                                                                                               0x3
29905 #define HWIO_TQM_R0_LINK_F_IN(x)            \
29906                 in_dword(HWIO_TQM_R0_LINK_F_ADDR(x))
29907 #define HWIO_TQM_R0_LINK_F_INM(x, m)            \
29908                 in_dword_masked(HWIO_TQM_R0_LINK_F_ADDR(x), m)
29909 #define HWIO_TQM_R0_LINK_F_OUT(x, v)            \
29910                 out_dword(HWIO_TQM_R0_LINK_F_ADDR(x),v)
29911 #define HWIO_TQM_R0_LINK_F_OUTM(x,m,v) \
29912                 out_dword_masked_ns(HWIO_TQM_R0_LINK_F_ADDR(x),m,v,HWIO_TQM_R0_LINK_F_IN(x))
29913 #define HWIO_TQM_R0_LINK_F_SESSION_ID_BMSK                                                                             0xff
29914 #define HWIO_TQM_R0_LINK_F_SESSION_ID_SHFT                                                                                0
29915 
29916 #define HWIO_TQM_R0_LINK_G_ADDR(x)                                                                               ((x) + 0x2c)
29917 #define HWIO_TQM_R0_LINK_G_PHYS(x)                                                                               ((x) + 0x2c)
29918 #define HWIO_TQM_R0_LINK_G_OFFS                                                                                  (0x2c)
29919 #define HWIO_TQM_R0_LINK_G_RMSK                                                                                        0xff
29920 #define HWIO_TQM_R0_LINK_G_POR                                                                                   0x00000000
29921 #define HWIO_TQM_R0_LINK_G_POR_RMSK                                                                              0xffffffff
29922 #define HWIO_TQM_R0_LINK_G_ATTR                                                                                               0x3
29923 #define HWIO_TQM_R0_LINK_G_IN(x)            \
29924                 in_dword(HWIO_TQM_R0_LINK_G_ADDR(x))
29925 #define HWIO_TQM_R0_LINK_G_INM(x, m)            \
29926                 in_dword_masked(HWIO_TQM_R0_LINK_G_ADDR(x), m)
29927 #define HWIO_TQM_R0_LINK_G_OUT(x, v)            \
29928                 out_dword(HWIO_TQM_R0_LINK_G_ADDR(x),v)
29929 #define HWIO_TQM_R0_LINK_G_OUTM(x,m,v) \
29930                 out_dword_masked_ns(HWIO_TQM_R0_LINK_G_ADDR(x),m,v,HWIO_TQM_R0_LINK_G_IN(x))
29931 #define HWIO_TQM_R0_LINK_G_SESSION_ID_BMSK                                                                             0xff
29932 #define HWIO_TQM_R0_LINK_G_SESSION_ID_SHFT                                                                                0
29933 
29934 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ADDR(x)                                                      ((x) + 0x30)
29935 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_PHYS(x)                                                      ((x) + 0x30)
29936 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_OFFS                                                         (0x30)
29937 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_RMSK                                                              0x3ff
29938 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_POR                                                          0x0000000a
29939 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_POR_RMSK                                                     0xffffffff
29940 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ATTR                                                                      0x3
29941 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_IN(x)            \
29942                 in_dword(HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ADDR(x))
29943 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_INM(x, m)            \
29944                 in_dword_masked(HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ADDR(x), m)
29945 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_OUT(x, v)            \
29946                 out_dword(HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ADDR(x),v)
29947 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_OUTM(x,m,v) \
29948                 out_dword_masked_ns(HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_IN(x))
29949 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ENABLE_PREFETCH_BMSK                                              0x200
29950 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_ENABLE_PREFETCH_SHFT                                                  9
29951 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_CMD_EXECUTION_TIME_VALID_BMSK                                     0x100
29952 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_CMD_EXECUTION_TIME_VALID_SHFT                                         8
29953 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_MAX_CMD_EXECUTION_TIME_BMSK                                        0xff
29954 #define HWIO_TQM_R0_UPDATE_TX_MPDU_COUNT_SM_CONTROL_MAX_CMD_EXECUTION_TIME_SHFT                                           0
29955 
29956 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ADDR(x)                                                                ((x) + 0x34)
29957 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_PHYS(x)                                                                ((x) + 0x34)
29958 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_OFFS                                                                   (0x34)
29959 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_RMSK                                                                   0xffffffff
29960 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_POR                                                                    0x00000000
29961 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_POR_RMSK                                                               0xffffffff
29962 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ATTR                                                                                0x3
29963 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_IN(x)            \
29964                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ADDR(x))
29965 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_INM(x, m)            \
29966                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ADDR(x), m)
29967 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_OUT(x, v)            \
29968                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ADDR(x),v)
29969 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_OUTM(x,m,v) \
29970                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_IN(x))
29971 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                0xffffffff
29972 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                         0
29973 
29974 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ADDR(x)                                                                ((x) + 0x38)
29975 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_PHYS(x)                                                                ((x) + 0x38)
29976 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_OFFS                                                                   (0x38)
29977 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_RMSK                                                                     0xffffff
29978 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_POR                                                                    0x00000000
29979 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_POR_RMSK                                                               0xffffffff
29980 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ATTR                                                                                0x3
29981 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_IN(x)            \
29982                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ADDR(x))
29983 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_INM(x, m)            \
29984                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ADDR(x), m)
29985 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_OUT(x, v)            \
29986                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ADDR(x),v)
29987 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_OUTM(x,m,v) \
29988                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_IN(x))
29989 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_RING_SIZE_BMSK                                                           0xffff00
29990 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_RING_SIZE_SHFT                                                                  8
29991 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                      0xff
29992 #define HWIO_TQM_R0_TCL2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                         0
29993 
29994 #define HWIO_TQM_R0_TCL2TQM_RING_ID_ADDR(x)                                                                      ((x) + 0x3c)
29995 #define HWIO_TQM_R0_TCL2TQM_RING_ID_PHYS(x)                                                                      ((x) + 0x3c)
29996 #define HWIO_TQM_R0_TCL2TQM_RING_ID_OFFS                                                                         (0x3c)
29997 #define HWIO_TQM_R0_TCL2TQM_RING_ID_RMSK                                                                               0xff
29998 #define HWIO_TQM_R0_TCL2TQM_RING_ID_POR                                                                          0x00000000
29999 #define HWIO_TQM_R0_TCL2TQM_RING_ID_POR_RMSK                                                                     0xffffffff
30000 #define HWIO_TQM_R0_TCL2TQM_RING_ID_ATTR                                                                                      0x3
30001 #define HWIO_TQM_R0_TCL2TQM_RING_ID_IN(x)            \
30002                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_ID_ADDR(x))
30003 #define HWIO_TQM_R0_TCL2TQM_RING_ID_INM(x, m)            \
30004                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_ID_ADDR(x), m)
30005 #define HWIO_TQM_R0_TCL2TQM_RING_ID_OUT(x, v)            \
30006                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_ID_ADDR(x),v)
30007 #define HWIO_TQM_R0_TCL2TQM_RING_ID_OUTM(x,m,v) \
30008                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_ID_IN(x))
30009 #define HWIO_TQM_R0_TCL2TQM_RING_ID_ENTRY_SIZE_BMSK                                                                    0xff
30010 #define HWIO_TQM_R0_TCL2TQM_RING_ID_ENTRY_SIZE_SHFT                                                                       0
30011 
30012 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_ADDR(x)                                                                  ((x) + 0x40)
30013 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_PHYS(x)                                                                  ((x) + 0x40)
30014 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_OFFS                                                                     (0x40)
30015 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_RMSK                                                                     0xffffffff
30016 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_POR                                                                      0x00000000
30017 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_POR_RMSK                                                                 0xffffffff
30018 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_ATTR                                                                                  0x1
30019 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_IN(x)            \
30020                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_STATUS_ADDR(x))
30021 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_INM(x, m)            \
30022                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_STATUS_ADDR(x), m)
30023 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                     0xffff0000
30024 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                             16
30025 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_NUM_VALID_WORDS_BMSK                                                         0xffff
30026 #define HWIO_TQM_R0_TCL2TQM_RING_STATUS_NUM_VALID_WORDS_SHFT                                                              0
30027 
30028 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_ADDR(x)                                                                    ((x) + 0x44)
30029 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_PHYS(x)                                                                    ((x) + 0x44)
30030 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_OFFS                                                                       (0x44)
30031 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_RMSK                                                                         0x3fffff
30032 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_POR                                                                        0x00000080
30033 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_POR_RMSK                                                                   0xffffffff
30034 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_ATTR                                                                                    0x3
30035 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_IN(x)            \
30036                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_MISC_ADDR(x))
30037 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_INM(x, m)            \
30038                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_MISC_ADDR(x), m)
30039 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_OUT(x, v)            \
30040                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_MISC_ADDR(x),v)
30041 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_OUTM(x,m,v) \
30042                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_MISC_IN(x))
30043 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SPARE_CONTROL_BMSK                                                           0x3fc000
30044 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SPARE_CONTROL_SHFT                                                                 14
30045 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE2_BMSK                                                            0x3000
30046 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE2_SHFT                                                                12
30047 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE1_BMSK                                                             0xf00
30048 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE1_SHFT                                                                 8
30049 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_IS_IDLE_BMSK                                                                0x80
30050 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_IS_IDLE_SHFT                                                                   7
30051 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_ENABLE_BMSK                                                                 0x40
30052 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SRNG_ENABLE_SHFT                                                                    6
30053 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                           0x20
30054 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                              5
30055 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                            0x10
30056 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                               4
30057 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_MSI_SWAP_BIT_BMSK                                                                 0x8
30058 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_MSI_SWAP_BIT_SHFT                                                                   3
30059 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SECURITY_BIT_BMSK                                                                 0x4
30060 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_SECURITY_BIT_SHFT                                                                   2
30061 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_LOOPCNT_DISABLE_BMSK                                                              0x2
30062 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                1
30063 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_RING_ID_DISABLE_BMSK                                                              0x1
30064 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_RING_ID_DISABLE_SHFT                                                                0
30065 
30066 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ADDR(x)                                                             ((x) + 0x50)
30067 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_PHYS(x)                                                             ((x) + 0x50)
30068 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_OFFS                                                                (0x50)
30069 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_RMSK                                                                0xffffffff
30070 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_POR                                                                 0x00000000
30071 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_POR_RMSK                                                            0xffffffff
30072 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ATTR                                                                             0x3
30073 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_IN(x)            \
30074                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ADDR(x))
30075 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_INM(x, m)            \
30076                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ADDR(x), m)
30077 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_OUT(x, v)            \
30078                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ADDR(x),v)
30079 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_OUTM(x,m,v) \
30080                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_IN(x))
30081 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                           0xffffffff
30082 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                    0
30083 
30084 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ADDR(x)                                                             ((x) + 0x54)
30085 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_PHYS(x)                                                             ((x) + 0x54)
30086 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_OFFS                                                                (0x54)
30087 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_RMSK                                                                      0xff
30088 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_POR                                                                 0x00000000
30089 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_POR_RMSK                                                            0xffffffff
30090 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ATTR                                                                             0x3
30091 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_IN(x)            \
30092                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ADDR(x))
30093 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_INM(x, m)            \
30094                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ADDR(x), m)
30095 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_OUT(x, v)            \
30096                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ADDR(x),v)
30097 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_OUTM(x,m,v) \
30098                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_IN(x))
30099 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                 0xff
30100 #define HWIO_TQM_R0_TCL2TQM_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                    0
30101 
30102 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                  ((x) + 0x64)
30103 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                  ((x) + 0x64)
30104 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                     (0x64)
30105 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                     0xffffffff
30106 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_POR                                                      0x00000000
30107 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                 0xffffffff
30108 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                  0x3
30109 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
30110                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
30111 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
30112                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
30113 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
30114                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
30115 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
30116                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_IN(x))
30117 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                           0xffff0000
30118 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                   16
30119 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                       0x8000
30120 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                           15
30121 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                 0x7fff
30122 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                      0
30123 
30124 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                  ((x) + 0x68)
30125 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                  ((x) + 0x68)
30126 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                     (0x68)
30127 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                         0xffff
30128 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_POR                                                      0x00000000
30129 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                 0xffffffff
30130 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                  0x3
30131 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
30132                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
30133 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
30134                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
30135 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
30136                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
30137 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
30138                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_IN(x))
30139 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                           0xffff
30140 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                0
30141 
30142 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_ADDR(x)                                                     ((x) + 0x6c)
30143 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_PHYS(x)                                                     ((x) + 0x6c)
30144 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_OFFS                                                        (0x6c)
30145 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_RMSK                                                        0xffffffff
30146 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_POR                                                         0x00000000
30147 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_POR_RMSK                                                    0xffffffff
30148 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_ATTR                                                                     0x1
30149 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_IN(x)            \
30150                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_ADDR(x))
30151 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_INM(x, m)            \
30152                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_ADDR(x), m)
30153 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                          0xffff0000
30154 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                  16
30155 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                     0x8000
30156 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                         15
30157 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                               0x7fff
30158 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                    0
30159 
30160 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                  ((x) + 0x70)
30161 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                  ((x) + 0x70)
30162 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                     (0x70)
30163 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                          0x3ff
30164 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_POR                                                      0x00000000
30165 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                 0xffffffff
30166 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                  0x3
30167 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
30168                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
30169 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
30170                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
30171 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
30172                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
30173 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
30174                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_IN(x))
30175 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                       0x3ff
30176 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                           0
30177 
30178 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                 ((x) + 0x74)
30179 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                 ((x) + 0x74)
30180 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                    (0x74)
30181 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                           0x7
30182 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_POR                                                     0x00000003
30183 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                0xffffffff
30184 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                 0x3
30185 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
30186                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
30187 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
30188                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
30189 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
30190                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
30191 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
30192                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_IN(x))
30193 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                      0x7
30194 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                        0
30195 
30196 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                ((x) + 0x78)
30197 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                ((x) + 0x78)
30198 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                   (0x78)
30199 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                     0xffffff
30200 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_POR                                                    0x00000000
30201 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                               0xffffffff
30202 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                0x1
30203 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
30204                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
30205 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
30206                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
30207 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                      0xff0000
30208 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                            16
30209 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                     0xffff
30210 #define HWIO_TQM_R0_TCL2TQM_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                          0
30211 
30212 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x)                                                           ((x) + 0x7c)
30213 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_PHYS(x)                                                           ((x) + 0x7c)
30214 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_OFFS                                                              (0x7c)
30215 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_RMSK                                                              0xffffffff
30216 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_POR                                                               0x00000000
30217 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_POR_RMSK                                                          0xffffffff
30218 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ATTR                                                                           0x3
30219 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_IN(x)            \
30220                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x))
30221 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_INM(x, m)            \
30222                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x), m)
30223 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_OUT(x, v)            \
30224                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x),v)
30225 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
30226                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_IN(x))
30227 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR_BMSK                                                         0xffffffff
30228 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                  0
30229 
30230 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x)                                                           ((x) + 0x80)
30231 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_PHYS(x)                                                           ((x) + 0x80)
30232 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_OFFS                                                              (0x80)
30233 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_RMSK                                                                   0x1ff
30234 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_POR                                                               0x00000000
30235 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_POR_RMSK                                                          0xffffffff
30236 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ATTR                                                                           0x3
30237 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_IN(x)            \
30238                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x))
30239 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_INM(x, m)            \
30240                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x), m)
30241 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_OUT(x, v)            \
30242                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x),v)
30243 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
30244                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_IN(x))
30245 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                       0x100
30246 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                           8
30247 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR_BMSK                                                               0xff
30248 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                  0
30249 
30250 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x)                                                               ((x) + 0x84)
30251 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_PHYS(x)                                                               ((x) + 0x84)
30252 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_OFFS                                                                  (0x84)
30253 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_RMSK                                                                  0xffffffff
30254 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_POR                                                                   0x00000000
30255 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_POR_RMSK                                                              0xffffffff
30256 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ATTR                                                                               0x3
30257 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_IN(x)            \
30258                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x))
30259 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_INM(x, m)            \
30260                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x), m)
30261 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_OUT(x, v)            \
30262                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x),v)
30263 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_OUTM(x,m,v) \
30264                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_IN(x))
30265 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_VALUE_BMSK                                                            0xffffffff
30266 #define HWIO_TQM_R0_TCL2TQM_RING_MSI1_DATA_VALUE_SHFT                                                                     0
30267 
30268 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x)                                                         ((x) + 0xa4)
30269 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_PHYS(x)                                                         ((x) + 0xa4)
30270 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OFFS                                                            (0xa4)
30271 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_RMSK                                                                0xffff
30272 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_POR                                                             0x00000000
30273 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_POR_RMSK                                                        0xffffffff
30274 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ATTR                                                                         0x3
30275 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_IN(x)            \
30276                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x))
30277 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_INM(x, m)            \
30278                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x), m)
30279 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
30280                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),v)
30281 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
30282                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_IN(x))
30283 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                             0xffff
30284 #define HWIO_TQM_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                  0
30285 
30286 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ADDR(x)                                                                  ((x) + 0xa8)
30287 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_PHYS(x)                                                                  ((x) + 0xa8)
30288 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_OFFS                                                                     (0xa8)
30289 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_RMSK                                                                     0xffff003f
30290 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_POR                                                                      0x00000000
30291 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_POR_RMSK                                                                 0xffffffff
30292 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ATTR                                                                                  0x3
30293 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_IN(x)            \
30294                 in_dword(HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ADDR(x))
30295 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_INM(x, m)            \
30296                 in_dword_masked(HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ADDR(x), m)
30297 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_OUT(x, v)            \
30298                 out_dword(HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ADDR(x),v)
30299 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_OUTM(x,m,v) \
30300                 out_dword_masked_ns(HWIO_TQM_R0_TCL2TQM_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TCL2TQM_RING_MISC_1_IN(x))
30301 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                            0xffff0000
30302 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                    16
30303 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                   0x3f
30304 #define HWIO_TQM_R0_TCL2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                      0
30305 
30306 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ADDR(x)                                                                 ((x) + 0xac)
30307 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_PHYS(x)                                                                 ((x) + 0xac)
30308 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_OFFS                                                                    (0xac)
30309 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_RMSK                                                                    0xffffffff
30310 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_POR                                                                     0x00000000
30311 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_POR_RMSK                                                                0xffffffff
30312 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ATTR                                                                                 0x3
30313 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_IN(x)            \
30314                 in_dword(HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ADDR(x))
30315 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_INM(x, m)            \
30316                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ADDR(x), m)
30317 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_OUT(x, v)            \
30318                 out_dword(HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ADDR(x),v)
30319 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_OUTM(x,m,v) \
30320                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_IN(x))
30321 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                 0xffffffff
30322 #define HWIO_TQM_R0_FW2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                          0
30323 
30324 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ADDR(x)                                                                 ((x) + 0xb0)
30325 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_PHYS(x)                                                                 ((x) + 0xb0)
30326 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_OFFS                                                                    (0xb0)
30327 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_RMSK                                                                      0xffffff
30328 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_POR                                                                     0x00000000
30329 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_POR_RMSK                                                                0xffffffff
30330 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ATTR                                                                                 0x3
30331 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_IN(x)            \
30332                 in_dword(HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ADDR(x))
30333 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_INM(x, m)            \
30334                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ADDR(x), m)
30335 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_OUT(x, v)            \
30336                 out_dword(HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ADDR(x),v)
30337 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_OUTM(x,m,v) \
30338                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_IN(x))
30339 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_RING_SIZE_BMSK                                                            0xffff00
30340 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_RING_SIZE_SHFT                                                                   8
30341 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                       0xff
30342 #define HWIO_TQM_R0_FW2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                          0
30343 
30344 #define HWIO_TQM_R0_FW2TQM_RING_ID_ADDR(x)                                                                       ((x) + 0xb4)
30345 #define HWIO_TQM_R0_FW2TQM_RING_ID_PHYS(x)                                                                       ((x) + 0xb4)
30346 #define HWIO_TQM_R0_FW2TQM_RING_ID_OFFS                                                                          (0xb4)
30347 #define HWIO_TQM_R0_FW2TQM_RING_ID_RMSK                                                                                0xff
30348 #define HWIO_TQM_R0_FW2TQM_RING_ID_POR                                                                           0x00000000
30349 #define HWIO_TQM_R0_FW2TQM_RING_ID_POR_RMSK                                                                      0xffffffff
30350 #define HWIO_TQM_R0_FW2TQM_RING_ID_ATTR                                                                                       0x3
30351 #define HWIO_TQM_R0_FW2TQM_RING_ID_IN(x)            \
30352                 in_dword(HWIO_TQM_R0_FW2TQM_RING_ID_ADDR(x))
30353 #define HWIO_TQM_R0_FW2TQM_RING_ID_INM(x, m)            \
30354                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_ID_ADDR(x), m)
30355 #define HWIO_TQM_R0_FW2TQM_RING_ID_OUT(x, v)            \
30356                 out_dword(HWIO_TQM_R0_FW2TQM_RING_ID_ADDR(x),v)
30357 #define HWIO_TQM_R0_FW2TQM_RING_ID_OUTM(x,m,v) \
30358                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_ID_IN(x))
30359 #define HWIO_TQM_R0_FW2TQM_RING_ID_ENTRY_SIZE_BMSK                                                                     0xff
30360 #define HWIO_TQM_R0_FW2TQM_RING_ID_ENTRY_SIZE_SHFT                                                                        0
30361 
30362 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_ADDR(x)                                                                   ((x) + 0xb8)
30363 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_PHYS(x)                                                                   ((x) + 0xb8)
30364 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_OFFS                                                                      (0xb8)
30365 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_RMSK                                                                      0xffffffff
30366 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_POR                                                                       0x00000000
30367 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_POR_RMSK                                                                  0xffffffff
30368 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_ATTR                                                                                   0x1
30369 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_IN(x)            \
30370                 in_dword(HWIO_TQM_R0_FW2TQM_RING_STATUS_ADDR(x))
30371 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_INM(x, m)            \
30372                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_STATUS_ADDR(x), m)
30373 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                      0xffff0000
30374 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                              16
30375 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_NUM_VALID_WORDS_BMSK                                                          0xffff
30376 #define HWIO_TQM_R0_FW2TQM_RING_STATUS_NUM_VALID_WORDS_SHFT                                                               0
30377 
30378 #define HWIO_TQM_R0_FW2TQM_RING_MISC_ADDR(x)                                                                     ((x) + 0xbc)
30379 #define HWIO_TQM_R0_FW2TQM_RING_MISC_PHYS(x)                                                                     ((x) + 0xbc)
30380 #define HWIO_TQM_R0_FW2TQM_RING_MISC_OFFS                                                                        (0xbc)
30381 #define HWIO_TQM_R0_FW2TQM_RING_MISC_RMSK                                                                          0x3fffff
30382 #define HWIO_TQM_R0_FW2TQM_RING_MISC_POR                                                                         0x00000080
30383 #define HWIO_TQM_R0_FW2TQM_RING_MISC_POR_RMSK                                                                    0xffffffff
30384 #define HWIO_TQM_R0_FW2TQM_RING_MISC_ATTR                                                                                     0x3
30385 #define HWIO_TQM_R0_FW2TQM_RING_MISC_IN(x)            \
30386                 in_dword(HWIO_TQM_R0_FW2TQM_RING_MISC_ADDR(x))
30387 #define HWIO_TQM_R0_FW2TQM_RING_MISC_INM(x, m)            \
30388                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_MISC_ADDR(x), m)
30389 #define HWIO_TQM_R0_FW2TQM_RING_MISC_OUT(x, v)            \
30390                 out_dword(HWIO_TQM_R0_FW2TQM_RING_MISC_ADDR(x),v)
30391 #define HWIO_TQM_R0_FW2TQM_RING_MISC_OUTM(x,m,v) \
30392                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_MISC_IN(x))
30393 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SPARE_CONTROL_BMSK                                                            0x3fc000
30394 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SPARE_CONTROL_SHFT                                                                  14
30395 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_SM_STATE2_BMSK                                                             0x3000
30396 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_SM_STATE2_SHFT                                                                 12
30397 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_SM_STATE1_BMSK                                                              0xf00
30398 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_SM_STATE1_SHFT                                                                  8
30399 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_IS_IDLE_BMSK                                                                 0x80
30400 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_IS_IDLE_SHFT                                                                    7
30401 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_ENABLE_BMSK                                                                  0x40
30402 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SRNG_ENABLE_SHFT                                                                     6
30403 #define HWIO_TQM_R0_FW2TQM_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                            0x20
30404 #define HWIO_TQM_R0_FW2TQM_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                               5
30405 #define HWIO_TQM_R0_FW2TQM_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                             0x10
30406 #define HWIO_TQM_R0_FW2TQM_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                4
30407 #define HWIO_TQM_R0_FW2TQM_RING_MISC_MSI_SWAP_BIT_BMSK                                                                  0x8
30408 #define HWIO_TQM_R0_FW2TQM_RING_MISC_MSI_SWAP_BIT_SHFT                                                                    3
30409 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SECURITY_BIT_BMSK                                                                  0x4
30410 #define HWIO_TQM_R0_FW2TQM_RING_MISC_SECURITY_BIT_SHFT                                                                    2
30411 #define HWIO_TQM_R0_FW2TQM_RING_MISC_LOOPCNT_DISABLE_BMSK                                                               0x2
30412 #define HWIO_TQM_R0_FW2TQM_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                 1
30413 #define HWIO_TQM_R0_FW2TQM_RING_MISC_RING_ID_DISABLE_BMSK                                                               0x1
30414 #define HWIO_TQM_R0_FW2TQM_RING_MISC_RING_ID_DISABLE_SHFT                                                                 0
30415 
30416 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ADDR(x)                                                              ((x) + 0xc8)
30417 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_PHYS(x)                                                              ((x) + 0xc8)
30418 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_OFFS                                                                 (0xc8)
30419 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_RMSK                                                                 0xffffffff
30420 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_POR                                                                  0x00000000
30421 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_POR_RMSK                                                             0xffffffff
30422 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ATTR                                                                              0x3
30423 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_IN(x)            \
30424                 in_dword(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ADDR(x))
30425 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_INM(x, m)            \
30426                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ADDR(x), m)
30427 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_OUT(x, v)            \
30428                 out_dword(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ADDR(x),v)
30429 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_OUTM(x,m,v) \
30430                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_IN(x))
30431 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                            0xffffffff
30432 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                     0
30433 
30434 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ADDR(x)                                                              ((x) + 0xcc)
30435 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_PHYS(x)                                                              ((x) + 0xcc)
30436 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_OFFS                                                                 (0xcc)
30437 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_RMSK                                                                       0xff
30438 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_POR                                                                  0x00000000
30439 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_POR_RMSK                                                             0xffffffff
30440 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ATTR                                                                              0x3
30441 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_IN(x)            \
30442                 in_dword(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ADDR(x))
30443 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_INM(x, m)            \
30444                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ADDR(x), m)
30445 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_OUT(x, v)            \
30446                 out_dword(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ADDR(x),v)
30447 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_OUTM(x,m,v) \
30448                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_IN(x))
30449 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                  0xff
30450 #define HWIO_TQM_R0_FW2TQM_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                     0
30451 
30452 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                   ((x) + 0xdc)
30453 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                   ((x) + 0xdc)
30454 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                      (0xdc)
30455 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                      0xffffffff
30456 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_POR                                                       0x00000000
30457 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                  0xffffffff
30458 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                   0x3
30459 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
30460                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
30461 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
30462                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
30463 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
30464                 out_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
30465 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
30466                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_IN(x))
30467 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                            0xffff0000
30468 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                    16
30469 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                        0x8000
30470 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                            15
30471 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                  0x7fff
30472 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                       0
30473 
30474 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                   ((x) + 0xe0)
30475 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                   ((x) + 0xe0)
30476 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                      (0xe0)
30477 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                          0xffff
30478 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_POR                                                       0x00000000
30479 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                  0xffffffff
30480 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                   0x3
30481 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
30482                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
30483 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
30484                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
30485 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
30486                 out_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
30487 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
30488                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_IN(x))
30489 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                            0xffff
30490 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                 0
30491 
30492 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_ADDR(x)                                                      ((x) + 0xe4)
30493 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_PHYS(x)                                                      ((x) + 0xe4)
30494 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_OFFS                                                         (0xe4)
30495 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_RMSK                                                         0xffffffff
30496 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_POR                                                          0x00000000
30497 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_POR_RMSK                                                     0xffffffff
30498 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_ATTR                                                                      0x1
30499 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_IN(x)            \
30500                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_ADDR(x))
30501 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_INM(x, m)            \
30502                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_ADDR(x), m)
30503 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                           0xffff0000
30504 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                   16
30505 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                      0x8000
30506 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                          15
30507 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                0x7fff
30508 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                     0
30509 
30510 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                   ((x) + 0xe8)
30511 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                   ((x) + 0xe8)
30512 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                      (0xe8)
30513 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                           0x3ff
30514 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_POR                                                       0x00000000
30515 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                  0xffffffff
30516 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                   0x3
30517 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
30518                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
30519 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
30520                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
30521 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
30522                 out_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
30523 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
30524                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_IN(x))
30525 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                        0x3ff
30526 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                            0
30527 
30528 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                  ((x) + 0xec)
30529 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                  ((x) + 0xec)
30530 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                     (0xec)
30531 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                            0x7
30532 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_POR                                                      0x00000003
30533 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                 0xffffffff
30534 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                  0x3
30535 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
30536                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
30537 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
30538                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
30539 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
30540                 out_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
30541 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
30542                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_IN(x))
30543 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                       0x7
30544 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                         0
30545 
30546 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                 ((x) + 0xf0)
30547 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                 ((x) + 0xf0)
30548 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                    (0xf0)
30549 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                      0xffffff
30550 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_POR                                                     0x00000000
30551 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                0xffffffff
30552 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                 0x1
30553 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
30554                 in_dword(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
30555 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
30556                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
30557 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                       0xff0000
30558 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                             16
30559 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                      0xffff
30560 #define HWIO_TQM_R0_FW2TQM_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                           0
30561 
30562 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR(x)                                                            ((x) + 0xf4)
30563 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_PHYS(x)                                                            ((x) + 0xf4)
30564 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_OFFS                                                               (0xf4)
30565 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_RMSK                                                               0xffffffff
30566 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_POR                                                                0x00000000
30567 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_POR_RMSK                                                           0xffffffff
30568 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ATTR                                                                            0x3
30569 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_IN(x)            \
30570                 in_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR(x))
30571 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_INM(x, m)            \
30572                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR(x), m)
30573 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_OUT(x, v)            \
30574                 out_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR(x),v)
30575 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
30576                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_IN(x))
30577 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR_BMSK                                                          0xffffffff
30578 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                   0
30579 
30580 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR(x)                                                            ((x) + 0xf8)
30581 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_PHYS(x)                                                            ((x) + 0xf8)
30582 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_OFFS                                                               (0xf8)
30583 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_RMSK                                                                    0x1ff
30584 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_POR                                                                0x00000000
30585 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_POR_RMSK                                                           0xffffffff
30586 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ATTR                                                                            0x3
30587 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_IN(x)            \
30588                 in_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR(x))
30589 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_INM(x, m)            \
30590                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR(x), m)
30591 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_OUT(x, v)            \
30592                 out_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR(x),v)
30593 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
30594                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_IN(x))
30595 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                        0x100
30596 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                            8
30597 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                0xff
30598 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                   0
30599 
30600 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ADDR(x)                                                                ((x) + 0xfc)
30601 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_PHYS(x)                                                                ((x) + 0xfc)
30602 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_OFFS                                                                   (0xfc)
30603 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_RMSK                                                                   0xffffffff
30604 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_POR                                                                    0x00000000
30605 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_POR_RMSK                                                               0xffffffff
30606 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ATTR                                                                                0x3
30607 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_IN(x)            \
30608                 in_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ADDR(x))
30609 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_INM(x, m)            \
30610                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ADDR(x), m)
30611 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_OUT(x, v)            \
30612                 out_dword(HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ADDR(x),v)
30613 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_OUTM(x,m,v) \
30614                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_IN(x))
30615 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_VALUE_BMSK                                                             0xffffffff
30616 #define HWIO_TQM_R0_FW2TQM_RING_MSI1_DATA_VALUE_SHFT                                                                      0
30617 
30618 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ADDR(x)                                                          ((x) + 0x11c)
30619 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_PHYS(x)                                                          ((x) + 0x11c)
30620 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_OFFS                                                             (0x11c)
30621 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_RMSK                                                                 0xffff
30622 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_POR                                                              0x00000000
30623 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_POR_RMSK                                                         0xffffffff
30624 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ATTR                                                                          0x3
30625 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_IN(x)            \
30626                 in_dword(HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ADDR(x))
30627 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_INM(x, m)            \
30628                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ADDR(x), m)
30629 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
30630                 out_dword(HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),v)
30631 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
30632                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_IN(x))
30633 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                              0xffff
30634 #define HWIO_TQM_R0_FW2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                   0
30635 
30636 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_ADDR(x)                                                                   ((x) + 0x120)
30637 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_PHYS(x)                                                                   ((x) + 0x120)
30638 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_OFFS                                                                      (0x120)
30639 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_RMSK                                                                      0xffff003f
30640 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_POR                                                                       0x00000000
30641 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_POR_RMSK                                                                  0xffffffff
30642 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_ATTR                                                                                   0x3
30643 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_IN(x)            \
30644                 in_dword(HWIO_TQM_R0_FW2TQM_RING_MISC_1_ADDR(x))
30645 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_INM(x, m)            \
30646                 in_dword_masked(HWIO_TQM_R0_FW2TQM_RING_MISC_1_ADDR(x), m)
30647 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_OUT(x, v)            \
30648                 out_dword(HWIO_TQM_R0_FW2TQM_RING_MISC_1_ADDR(x),v)
30649 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_OUTM(x,m,v) \
30650                 out_dword_masked_ns(HWIO_TQM_R0_FW2TQM_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_FW2TQM_RING_MISC_1_IN(x))
30651 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                             0xffff0000
30652 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                     16
30653 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                    0x3f
30654 #define HWIO_TQM_R0_FW2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                       0
30655 
30656 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ADDR(x)                                                                 ((x) + 0x124)
30657 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_PHYS(x)                                                                 ((x) + 0x124)
30658 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_OFFS                                                                    (0x124)
30659 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_RMSK                                                                    0xffffffff
30660 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_POR                                                                     0x00000000
30661 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_POR_RMSK                                                                0xffffffff
30662 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ATTR                                                                                 0x3
30663 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_IN(x)            \
30664                 in_dword(HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ADDR(x))
30665 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_INM(x, m)            \
30666                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ADDR(x), m)
30667 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_OUT(x, v)            \
30668                 out_dword(HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ADDR(x),v)
30669 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_OUTM(x,m,v) \
30670                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_IN(x))
30671 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                 0xffffffff
30672 #define HWIO_TQM_R0_SW_CMD_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                          0
30673 
30674 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ADDR(x)                                                                 ((x) + 0x128)
30675 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_PHYS(x)                                                                 ((x) + 0x128)
30676 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_OFFS                                                                    (0x128)
30677 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_RMSK                                                                      0xffffff
30678 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_POR                                                                     0x00000000
30679 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_POR_RMSK                                                                0xffffffff
30680 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ATTR                                                                                 0x3
30681 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_IN(x)            \
30682                 in_dword(HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ADDR(x))
30683 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_INM(x, m)            \
30684                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ADDR(x), m)
30685 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_OUT(x, v)            \
30686                 out_dword(HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ADDR(x),v)
30687 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_OUTM(x,m,v) \
30688                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_IN(x))
30689 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_RING_SIZE_BMSK                                                            0xffff00
30690 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_RING_SIZE_SHFT                                                                   8
30691 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                       0xff
30692 #define HWIO_TQM_R0_SW_CMD_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                          0
30693 
30694 #define HWIO_TQM_R0_SW_CMD_RING_ID_ADDR(x)                                                                       ((x) + 0x12c)
30695 #define HWIO_TQM_R0_SW_CMD_RING_ID_PHYS(x)                                                                       ((x) + 0x12c)
30696 #define HWIO_TQM_R0_SW_CMD_RING_ID_OFFS                                                                          (0x12c)
30697 #define HWIO_TQM_R0_SW_CMD_RING_ID_RMSK                                                                                0xff
30698 #define HWIO_TQM_R0_SW_CMD_RING_ID_POR                                                                           0x00000000
30699 #define HWIO_TQM_R0_SW_CMD_RING_ID_POR_RMSK                                                                      0xffffffff
30700 #define HWIO_TQM_R0_SW_CMD_RING_ID_ATTR                                                                                       0x3
30701 #define HWIO_TQM_R0_SW_CMD_RING_ID_IN(x)            \
30702                 in_dword(HWIO_TQM_R0_SW_CMD_RING_ID_ADDR(x))
30703 #define HWIO_TQM_R0_SW_CMD_RING_ID_INM(x, m)            \
30704                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_ID_ADDR(x), m)
30705 #define HWIO_TQM_R0_SW_CMD_RING_ID_OUT(x, v)            \
30706                 out_dword(HWIO_TQM_R0_SW_CMD_RING_ID_ADDR(x),v)
30707 #define HWIO_TQM_R0_SW_CMD_RING_ID_OUTM(x,m,v) \
30708                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_ID_IN(x))
30709 #define HWIO_TQM_R0_SW_CMD_RING_ID_ENTRY_SIZE_BMSK                                                                     0xff
30710 #define HWIO_TQM_R0_SW_CMD_RING_ID_ENTRY_SIZE_SHFT                                                                        0
30711 
30712 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_ADDR(x)                                                                   ((x) + 0x130)
30713 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_PHYS(x)                                                                   ((x) + 0x130)
30714 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_OFFS                                                                      (0x130)
30715 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_RMSK                                                                      0xffffffff
30716 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_POR                                                                       0x00000000
30717 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_POR_RMSK                                                                  0xffffffff
30718 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_ATTR                                                                                   0x1
30719 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_IN(x)            \
30720                 in_dword(HWIO_TQM_R0_SW_CMD_RING_STATUS_ADDR(x))
30721 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_INM(x, m)            \
30722                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_STATUS_ADDR(x), m)
30723 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                      0xffff0000
30724 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                              16
30725 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_NUM_VALID_WORDS_BMSK                                                          0xffff
30726 #define HWIO_TQM_R0_SW_CMD_RING_STATUS_NUM_VALID_WORDS_SHFT                                                               0
30727 
30728 #define HWIO_TQM_R0_SW_CMD_RING_MISC_ADDR(x)                                                                     ((x) + 0x134)
30729 #define HWIO_TQM_R0_SW_CMD_RING_MISC_PHYS(x)                                                                     ((x) + 0x134)
30730 #define HWIO_TQM_R0_SW_CMD_RING_MISC_OFFS                                                                        (0x134)
30731 #define HWIO_TQM_R0_SW_CMD_RING_MISC_RMSK                                                                          0x3fffff
30732 #define HWIO_TQM_R0_SW_CMD_RING_MISC_POR                                                                         0x00000080
30733 #define HWIO_TQM_R0_SW_CMD_RING_MISC_POR_RMSK                                                                    0xffffffff
30734 #define HWIO_TQM_R0_SW_CMD_RING_MISC_ATTR                                                                                     0x3
30735 #define HWIO_TQM_R0_SW_CMD_RING_MISC_IN(x)            \
30736                 in_dword(HWIO_TQM_R0_SW_CMD_RING_MISC_ADDR(x))
30737 #define HWIO_TQM_R0_SW_CMD_RING_MISC_INM(x, m)            \
30738                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_MISC_ADDR(x), m)
30739 #define HWIO_TQM_R0_SW_CMD_RING_MISC_OUT(x, v)            \
30740                 out_dword(HWIO_TQM_R0_SW_CMD_RING_MISC_ADDR(x),v)
30741 #define HWIO_TQM_R0_SW_CMD_RING_MISC_OUTM(x,m,v) \
30742                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_MISC_IN(x))
30743 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SPARE_CONTROL_BMSK                                                            0x3fc000
30744 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SPARE_CONTROL_SHFT                                                                  14
30745 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_SM_STATE2_BMSK                                                             0x3000
30746 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_SM_STATE2_SHFT                                                                 12
30747 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_SM_STATE1_BMSK                                                              0xf00
30748 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_SM_STATE1_SHFT                                                                  8
30749 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_IS_IDLE_BMSK                                                                 0x80
30750 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_IS_IDLE_SHFT                                                                    7
30751 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_ENABLE_BMSK                                                                  0x40
30752 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SRNG_ENABLE_SHFT                                                                     6
30753 #define HWIO_TQM_R0_SW_CMD_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                            0x20
30754 #define HWIO_TQM_R0_SW_CMD_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                               5
30755 #define HWIO_TQM_R0_SW_CMD_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                             0x10
30756 #define HWIO_TQM_R0_SW_CMD_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                                4
30757 #define HWIO_TQM_R0_SW_CMD_RING_MISC_MSI_SWAP_BIT_BMSK                                                                  0x8
30758 #define HWIO_TQM_R0_SW_CMD_RING_MISC_MSI_SWAP_BIT_SHFT                                                                    3
30759 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SECURITY_BIT_BMSK                                                                  0x4
30760 #define HWIO_TQM_R0_SW_CMD_RING_MISC_SECURITY_BIT_SHFT                                                                    2
30761 #define HWIO_TQM_R0_SW_CMD_RING_MISC_LOOPCNT_DISABLE_BMSK                                                               0x2
30762 #define HWIO_TQM_R0_SW_CMD_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                 1
30763 #define HWIO_TQM_R0_SW_CMD_RING_MISC_RING_ID_DISABLE_BMSK                                                               0x1
30764 #define HWIO_TQM_R0_SW_CMD_RING_MISC_RING_ID_DISABLE_SHFT                                                                 0
30765 
30766 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ADDR(x)                                                              ((x) + 0x140)
30767 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_PHYS(x)                                                              ((x) + 0x140)
30768 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_OFFS                                                                 (0x140)
30769 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_RMSK                                                                 0xffffffff
30770 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_POR                                                                  0x00000000
30771 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_POR_RMSK                                                             0xffffffff
30772 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ATTR                                                                              0x3
30773 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_IN(x)            \
30774                 in_dword(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ADDR(x))
30775 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_INM(x, m)            \
30776                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ADDR(x), m)
30777 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_OUT(x, v)            \
30778                 out_dword(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ADDR(x),v)
30779 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_OUTM(x,m,v) \
30780                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_IN(x))
30781 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                            0xffffffff
30782 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                     0
30783 
30784 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ADDR(x)                                                              ((x) + 0x144)
30785 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_PHYS(x)                                                              ((x) + 0x144)
30786 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_OFFS                                                                 (0x144)
30787 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_RMSK                                                                       0xff
30788 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_POR                                                                  0x00000000
30789 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_POR_RMSK                                                             0xffffffff
30790 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ATTR                                                                              0x3
30791 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_IN(x)            \
30792                 in_dword(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ADDR(x))
30793 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_INM(x, m)            \
30794                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ADDR(x), m)
30795 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_OUT(x, v)            \
30796                 out_dword(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ADDR(x),v)
30797 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_OUTM(x,m,v) \
30798                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_IN(x))
30799 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                  0xff
30800 #define HWIO_TQM_R0_SW_CMD_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                     0
30801 
30802 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                   ((x) + 0x154)
30803 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                   ((x) + 0x154)
30804 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                      (0x154)
30805 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                      0xffffffff
30806 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_POR                                                       0x00000000
30807 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                  0xffffffff
30808 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                   0x3
30809 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
30810                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
30811 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
30812                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
30813 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
30814                 out_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
30815 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
30816                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_IN(x))
30817 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                            0xffff0000
30818 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                    16
30819 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                        0x8000
30820 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                            15
30821 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                  0x7fff
30822 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                       0
30823 
30824 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                   ((x) + 0x158)
30825 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                   ((x) + 0x158)
30826 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                      (0x158)
30827 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                          0xffff
30828 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_POR                                                       0x00000000
30829 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                  0xffffffff
30830 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                   0x3
30831 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
30832                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
30833 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
30834                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
30835 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
30836                 out_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
30837 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
30838                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_IN(x))
30839 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                            0xffff
30840 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                 0
30841 
30842 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_ADDR(x)                                                      ((x) + 0x15c)
30843 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_PHYS(x)                                                      ((x) + 0x15c)
30844 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_OFFS                                                         (0x15c)
30845 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_RMSK                                                         0xffffffff
30846 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_POR                                                          0x00000000
30847 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_POR_RMSK                                                     0xffffffff
30848 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_ATTR                                                                      0x1
30849 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_IN(x)            \
30850                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_ADDR(x))
30851 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_INM(x, m)            \
30852                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_ADDR(x), m)
30853 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                           0xffff0000
30854 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                   16
30855 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                      0x8000
30856 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                          15
30857 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                                0x7fff
30858 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                     0
30859 
30860 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                   ((x) + 0x160)
30861 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                   ((x) + 0x160)
30862 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                      (0x160)
30863 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                           0x3ff
30864 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_POR                                                       0x00000000
30865 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                  0xffffffff
30866 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                   0x3
30867 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
30868                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
30869 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
30870                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
30871 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
30872                 out_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
30873 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
30874                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_IN(x))
30875 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                        0x3ff
30876 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                            0
30877 
30878 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                  ((x) + 0x164)
30879 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                  ((x) + 0x164)
30880 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                     (0x164)
30881 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                            0x7
30882 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_POR                                                      0x00000003
30883 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                 0xffffffff
30884 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                  0x3
30885 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
30886                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
30887 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
30888                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
30889 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
30890                 out_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
30891 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
30892                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_IN(x))
30893 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                       0x7
30894 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                         0
30895 
30896 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                 ((x) + 0x168)
30897 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                 ((x) + 0x168)
30898 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                    (0x168)
30899 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                      0xffffff
30900 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_POR                                                     0x00000000
30901 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                                0xffffffff
30902 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                 0x1
30903 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
30904                 in_dword(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
30905 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
30906                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
30907 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                       0xff0000
30908 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                             16
30909 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                      0xffff
30910 #define HWIO_TQM_R0_SW_CMD_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                           0
30911 
30912 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR(x)                                                            ((x) + 0x16c)
30913 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_PHYS(x)                                                            ((x) + 0x16c)
30914 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_OFFS                                                               (0x16c)
30915 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_RMSK                                                               0xffffffff
30916 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_POR                                                                0x00000000
30917 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_POR_RMSK                                                           0xffffffff
30918 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ATTR                                                                            0x3
30919 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_IN(x)            \
30920                 in_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR(x))
30921 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_INM(x, m)            \
30922                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR(x), m)
30923 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_OUT(x, v)            \
30924                 out_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR(x),v)
30925 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
30926                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_IN(x))
30927 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR_BMSK                                                          0xffffffff
30928 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                   0
30929 
30930 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR(x)                                                            ((x) + 0x170)
30931 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_PHYS(x)                                                            ((x) + 0x170)
30932 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_OFFS                                                               (0x170)
30933 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_RMSK                                                                    0x1ff
30934 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_POR                                                                0x00000000
30935 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_POR_RMSK                                                           0xffffffff
30936 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ATTR                                                                            0x3
30937 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_IN(x)            \
30938                 in_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR(x))
30939 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_INM(x, m)            \
30940                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR(x), m)
30941 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_OUT(x, v)            \
30942                 out_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR(x),v)
30943 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
30944                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_IN(x))
30945 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                        0x100
30946 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                            8
30947 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR_BMSK                                                                0xff
30948 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                   0
30949 
30950 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ADDR(x)                                                                ((x) + 0x174)
30951 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_PHYS(x)                                                                ((x) + 0x174)
30952 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_OFFS                                                                   (0x174)
30953 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_RMSK                                                                   0xffffffff
30954 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_POR                                                                    0x00000000
30955 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_POR_RMSK                                                               0xffffffff
30956 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ATTR                                                                                0x3
30957 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_IN(x)            \
30958                 in_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ADDR(x))
30959 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_INM(x, m)            \
30960                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ADDR(x), m)
30961 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_OUT(x, v)            \
30962                 out_dword(HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ADDR(x),v)
30963 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_OUTM(x,m,v) \
30964                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_IN(x))
30965 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_VALUE_BMSK                                                             0xffffffff
30966 #define HWIO_TQM_R0_SW_CMD_RING_MSI1_DATA_VALUE_SHFT                                                                      0
30967 
30968 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ADDR(x)                                                          ((x) + 0x194)
30969 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_PHYS(x)                                                          ((x) + 0x194)
30970 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_OFFS                                                             (0x194)
30971 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_RMSK                                                                 0xffff
30972 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_POR                                                              0x00000000
30973 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_POR_RMSK                                                         0xffffffff
30974 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ATTR                                                                          0x3
30975 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_IN(x)            \
30976                 in_dword(HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ADDR(x))
30977 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_INM(x, m)            \
30978                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ADDR(x), m)
30979 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
30980                 out_dword(HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ADDR(x),v)
30981 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
30982                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_IN(x))
30983 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                              0xffff
30984 #define HWIO_TQM_R0_SW_CMD_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                   0
30985 
30986 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_ADDR(x)                                                                   ((x) + 0x198)
30987 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_PHYS(x)                                                                   ((x) + 0x198)
30988 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_OFFS                                                                      (0x198)
30989 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_RMSK                                                                      0xffff003f
30990 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_POR                                                                       0x00000000
30991 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_POR_RMSK                                                                  0xffffffff
30992 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_ATTR                                                                                   0x3
30993 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_IN(x)            \
30994                 in_dword(HWIO_TQM_R0_SW_CMD_RING_MISC_1_ADDR(x))
30995 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_INM(x, m)            \
30996                 in_dword_masked(HWIO_TQM_R0_SW_CMD_RING_MISC_1_ADDR(x), m)
30997 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_OUT(x, v)            \
30998                 out_dword(HWIO_TQM_R0_SW_CMD_RING_MISC_1_ADDR(x),v)
30999 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_OUTM(x,m,v) \
31000                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD_RING_MISC_1_IN(x))
31001 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                             0xffff0000
31002 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                     16
31003 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                    0x3f
31004 #define HWIO_TQM_R0_SW_CMD_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                       0
31005 
31006 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ADDR(x)                                                                ((x) + 0x19c)
31007 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_PHYS(x)                                                                ((x) + 0x19c)
31008 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_OFFS                                                                   (0x19c)
31009 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_RMSK                                                                   0xffffffff
31010 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_POR                                                                    0x00000000
31011 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_POR_RMSK                                                               0xffffffff
31012 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ATTR                                                                                0x3
31013 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_IN(x)            \
31014                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ADDR(x))
31015 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_INM(x, m)            \
31016                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ADDR(x), m)
31017 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_OUT(x, v)            \
31018                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ADDR(x),v)
31019 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_OUTM(x,m,v) \
31020                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_IN(x))
31021 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                                0xffffffff
31022 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                         0
31023 
31024 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ADDR(x)                                                                ((x) + 0x1a0)
31025 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_PHYS(x)                                                                ((x) + 0x1a0)
31026 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_OFFS                                                                   (0x1a0)
31027 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_RMSK                                                                     0xffffff
31028 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_POR                                                                    0x00000000
31029 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_POR_RMSK                                                               0xffffffff
31030 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ATTR                                                                                0x3
31031 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_IN(x)            \
31032                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ADDR(x))
31033 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_INM(x, m)            \
31034                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ADDR(x), m)
31035 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_OUT(x, v)            \
31036                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ADDR(x),v)
31037 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_OUTM(x,m,v) \
31038                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_IN(x))
31039 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_RING_SIZE_BMSK                                                           0xffff00
31040 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_RING_SIZE_SHFT                                                                  8
31041 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                      0xff
31042 #define HWIO_TQM_R0_SW_CMD1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                         0
31043 
31044 #define HWIO_TQM_R0_SW_CMD1_RING_ID_ADDR(x)                                                                      ((x) + 0x1a4)
31045 #define HWIO_TQM_R0_SW_CMD1_RING_ID_PHYS(x)                                                                      ((x) + 0x1a4)
31046 #define HWIO_TQM_R0_SW_CMD1_RING_ID_OFFS                                                                         (0x1a4)
31047 #define HWIO_TQM_R0_SW_CMD1_RING_ID_RMSK                                                                               0xff
31048 #define HWIO_TQM_R0_SW_CMD1_RING_ID_POR                                                                          0x00000000
31049 #define HWIO_TQM_R0_SW_CMD1_RING_ID_POR_RMSK                                                                     0xffffffff
31050 #define HWIO_TQM_R0_SW_CMD1_RING_ID_ATTR                                                                                      0x3
31051 #define HWIO_TQM_R0_SW_CMD1_RING_ID_IN(x)            \
31052                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_ID_ADDR(x))
31053 #define HWIO_TQM_R0_SW_CMD1_RING_ID_INM(x, m)            \
31054                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_ID_ADDR(x), m)
31055 #define HWIO_TQM_R0_SW_CMD1_RING_ID_OUT(x, v)            \
31056                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_ID_ADDR(x),v)
31057 #define HWIO_TQM_R0_SW_CMD1_RING_ID_OUTM(x,m,v) \
31058                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_ID_IN(x))
31059 #define HWIO_TQM_R0_SW_CMD1_RING_ID_ENTRY_SIZE_BMSK                                                                    0xff
31060 #define HWIO_TQM_R0_SW_CMD1_RING_ID_ENTRY_SIZE_SHFT                                                                       0
31061 
31062 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_ADDR(x)                                                                  ((x) + 0x1a8)
31063 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_PHYS(x)                                                                  ((x) + 0x1a8)
31064 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_OFFS                                                                     (0x1a8)
31065 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_RMSK                                                                     0xffffffff
31066 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_POR                                                                      0x00000000
31067 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_POR_RMSK                                                                 0xffffffff
31068 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_ATTR                                                                                  0x1
31069 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_IN(x)            \
31070                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_STATUS_ADDR(x))
31071 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_INM(x, m)            \
31072                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_STATUS_ADDR(x), m)
31073 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                     0xffff0000
31074 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                             16
31075 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                         0xffff
31076 #define HWIO_TQM_R0_SW_CMD1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                              0
31077 
31078 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_ADDR(x)                                                                    ((x) + 0x1ac)
31079 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_PHYS(x)                                                                    ((x) + 0x1ac)
31080 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_OFFS                                                                       (0x1ac)
31081 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_RMSK                                                                         0x3fffff
31082 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_POR                                                                        0x00000080
31083 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_POR_RMSK                                                                   0xffffffff
31084 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_ATTR                                                                                    0x3
31085 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_IN(x)            \
31086                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_MISC_ADDR(x))
31087 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_INM(x, m)            \
31088                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_MISC_ADDR(x), m)
31089 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_OUT(x, v)            \
31090                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_MISC_ADDR(x),v)
31091 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_OUTM(x,m,v) \
31092                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_MISC_IN(x))
31093 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SPARE_CONTROL_BMSK                                                           0x3fc000
31094 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SPARE_CONTROL_SHFT                                                                 14
31095 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_SM_STATE2_BMSK                                                            0x3000
31096 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_SM_STATE2_SHFT                                                                12
31097 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_SM_STATE1_BMSK                                                             0xf00
31098 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_SM_STATE1_SHFT                                                                 8
31099 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_IS_IDLE_BMSK                                                                0x80
31100 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_IS_IDLE_SHFT                                                                   7
31101 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_ENABLE_BMSK                                                                 0x40
31102 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SRNG_ENABLE_SHFT                                                                    6
31103 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                           0x20
31104 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                              5
31105 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                            0x10
31106 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                               4
31107 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_MSI_SWAP_BIT_BMSK                                                                 0x8
31108 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_MSI_SWAP_BIT_SHFT                                                                   3
31109 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SECURITY_BIT_BMSK                                                                 0x4
31110 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_SECURITY_BIT_SHFT                                                                   2
31111 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                              0x2
31112 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                                1
31113 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_RING_ID_DISABLE_BMSK                                                              0x1
31114 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_RING_ID_DISABLE_SHFT                                                                0
31115 
31116 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ADDR(x)                                                             ((x) + 0x1b8)
31117 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_PHYS(x)                                                             ((x) + 0x1b8)
31118 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_OFFS                                                                (0x1b8)
31119 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_RMSK                                                                0xffffffff
31120 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_POR                                                                 0x00000000
31121 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_POR_RMSK                                                            0xffffffff
31122 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ATTR                                                                             0x3
31123 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_IN(x)            \
31124                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ADDR(x))
31125 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_INM(x, m)            \
31126                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ADDR(x), m)
31127 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_OUT(x, v)            \
31128                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ADDR(x),v)
31129 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
31130                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_IN(x))
31131 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                           0xffffffff
31132 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                    0
31133 
31134 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ADDR(x)                                                             ((x) + 0x1bc)
31135 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_PHYS(x)                                                             ((x) + 0x1bc)
31136 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_OFFS                                                                (0x1bc)
31137 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_RMSK                                                                      0xff
31138 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_POR                                                                 0x00000000
31139 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_POR_RMSK                                                            0xffffffff
31140 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ATTR                                                                             0x3
31141 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_IN(x)            \
31142                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ADDR(x))
31143 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_INM(x, m)            \
31144                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ADDR(x), m)
31145 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_OUT(x, v)            \
31146                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ADDR(x),v)
31147 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
31148                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_IN(x))
31149 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                                 0xff
31150 #define HWIO_TQM_R0_SW_CMD1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                    0
31151 
31152 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                                  ((x) + 0x1cc)
31153 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                                  ((x) + 0x1cc)
31154 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                     (0x1cc)
31155 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                     0xffffffff
31156 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_POR                                                      0x00000000
31157 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                                 0xffffffff
31158 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                                  0x3
31159 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
31160                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
31161 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
31162                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
31163 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
31164                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
31165 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
31166                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
31167 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                           0xffff0000
31168 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                                   16
31169 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                       0x8000
31170 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                           15
31171 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                                 0x7fff
31172 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                      0
31173 
31174 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                                  ((x) + 0x1d0)
31175 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                                  ((x) + 0x1d0)
31176 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                     (0x1d0)
31177 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                         0xffff
31178 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_POR                                                      0x00000000
31179 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                                 0xffffffff
31180 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                                  0x3
31181 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
31182                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
31183 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
31184                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
31185 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
31186                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
31187 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
31188                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
31189 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                           0xffff
31190 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                                0
31191 
31192 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                     ((x) + 0x1d4)
31193 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                     ((x) + 0x1d4)
31194 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_OFFS                                                        (0x1d4)
31195 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_RMSK                                                        0xffffffff
31196 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_POR                                                         0x00000000
31197 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_POR_RMSK                                                    0xffffffff
31198 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_ATTR                                                                     0x1
31199 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_IN(x)            \
31200                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_ADDR(x))
31201 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
31202                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
31203 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                          0xffff0000
31204 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                                  16
31205 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                     0x8000
31206 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                         15
31207 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                               0x7fff
31208 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                    0
31209 
31210 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                                  ((x) + 0x1d8)
31211 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                                  ((x) + 0x1d8)
31212 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                     (0x1d8)
31213 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                          0x3ff
31214 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_POR                                                      0x00000000
31215 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                                 0xffffffff
31216 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                                  0x3
31217 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
31218                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
31219 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
31220                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
31221 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
31222                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
31223 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
31224                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
31225 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                       0x3ff
31226 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                           0
31227 
31228 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                                 ((x) + 0x1dc)
31229 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                                 ((x) + 0x1dc)
31230 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                    (0x1dc)
31231 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                           0x7
31232 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_POR                                                     0x00000003
31233 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                                0xffffffff
31234 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                                 0x3
31235 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
31236                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
31237 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
31238                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
31239 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
31240                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
31241 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
31242                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
31243 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                      0x7
31244 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                        0
31245 
31246 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                                ((x) + 0x1e0)
31247 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                                ((x) + 0x1e0)
31248 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                                   (0x1e0)
31249 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                     0xffffff
31250 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_POR                                                    0x00000000
31251 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                               0xffffffff
31252 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                                0x1
31253 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
31254                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
31255 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
31256                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
31257 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                      0xff0000
31258 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                            16
31259 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                     0xffff
31260 #define HWIO_TQM_R0_SW_CMD1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                          0
31261 
31262 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR(x)                                                           ((x) + 0x1e4)
31263 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_PHYS(x)                                                           ((x) + 0x1e4)
31264 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_OFFS                                                              (0x1e4)
31265 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_RMSK                                                              0xffffffff
31266 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_POR                                                               0x00000000
31267 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_POR_RMSK                                                          0xffffffff
31268 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ATTR                                                                           0x3
31269 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_IN(x)            \
31270                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR(x))
31271 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_INM(x, m)            \
31272                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR(x), m)
31273 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_OUT(x, v)            \
31274                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR(x),v)
31275 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
31276                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_IN(x))
31277 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                         0xffffffff
31278 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                                  0
31279 
31280 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR(x)                                                           ((x) + 0x1e8)
31281 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_PHYS(x)                                                           ((x) + 0x1e8)
31282 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_OFFS                                                              (0x1e8)
31283 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_RMSK                                                                   0x1ff
31284 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_POR                                                               0x00000000
31285 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_POR_RMSK                                                          0xffffffff
31286 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ATTR                                                                           0x3
31287 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_IN(x)            \
31288                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR(x))
31289 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_INM(x, m)            \
31290                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR(x), m)
31291 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_OUT(x, v)            \
31292                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR(x),v)
31293 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
31294                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_IN(x))
31295 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                       0x100
31296 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                           8
31297 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                               0xff
31298 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                                  0
31299 
31300 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ADDR(x)                                                               ((x) + 0x1ec)
31301 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_PHYS(x)                                                               ((x) + 0x1ec)
31302 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_OFFS                                                                  (0x1ec)
31303 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_RMSK                                                                  0xffffffff
31304 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_POR                                                                   0x00000000
31305 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_POR_RMSK                                                              0xffffffff
31306 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ATTR                                                                               0x3
31307 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_IN(x)            \
31308                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ADDR(x))
31309 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_INM(x, m)            \
31310                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ADDR(x), m)
31311 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_OUT(x, v)            \
31312                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ADDR(x),v)
31313 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_OUTM(x,m,v) \
31314                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_IN(x))
31315 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_VALUE_BMSK                                                            0xffffffff
31316 #define HWIO_TQM_R0_SW_CMD1_RING_MSI1_DATA_VALUE_SHFT                                                                     0
31317 
31318 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                         ((x) + 0x20c)
31319 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                         ((x) + 0x20c)
31320 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_OFFS                                                            (0x20c)
31321 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_RMSK                                                                0xffff
31322 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_POR                                                             0x00000000
31323 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                        0xffffffff
31324 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ATTR                                                                         0x3
31325 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_IN(x)            \
31326                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ADDR(x))
31327 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
31328                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
31329 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
31330                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
31331 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
31332                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_IN(x))
31333 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                             0xffff
31334 #define HWIO_TQM_R0_SW_CMD1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                                  0
31335 
31336 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ADDR(x)                                                                  ((x) + 0x210)
31337 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_PHYS(x)                                                                  ((x) + 0x210)
31338 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_OFFS                                                                     (0x210)
31339 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_RMSK                                                                     0xffff003f
31340 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_POR                                                                      0x00000000
31341 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_POR_RMSK                                                                 0xffffffff
31342 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ATTR                                                                                  0x3
31343 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_IN(x)            \
31344                 in_dword(HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ADDR(x))
31345 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_INM(x, m)            \
31346                 in_dword_masked(HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ADDR(x), m)
31347 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_OUT(x, v)            \
31348                 out_dword(HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ADDR(x),v)
31349 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_OUTM(x,m,v) \
31350                 out_dword_masked_ns(HWIO_TQM_R0_SW_CMD1_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_SW_CMD1_RING_MISC_1_IN(x))
31351 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                            0xffff0000
31352 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                    16
31353 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                   0x3f
31354 #define HWIO_TQM_R0_SW_CMD1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                      0
31355 
31356 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x214)
31357 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x214)
31358 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_OFFS                                                              (0x214)
31359 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_RMSK                                                              0xffffffff
31360 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_POR                                                               0x00000000
31361 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
31362 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ATTR                                                                           0x3
31363 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_IN(x)            \
31364                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x))
31365 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_INM(x, m)            \
31366                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x), m)
31367 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_OUT(x, v)            \
31368                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x),v)
31369 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_OUTM(x,m,v) \
31370                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_IN(x))
31371 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
31372 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
31373 
31374 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x218)
31375 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x218)
31376 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_OFFS                                                              (0x218)
31377 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_RMSK                                                                0xffffff
31378 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_POR                                                               0x00000000
31379 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
31380 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ATTR                                                                           0x3
31381 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_IN(x)            \
31382                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x))
31383 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_INM(x, m)            \
31384                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x), m)
31385 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_OUT(x, v)            \
31386                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x),v)
31387 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_OUTM(x,m,v) \
31388                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_IN(x))
31389 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
31390 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
31391 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
31392 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
31393 
31394 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ADDR(x)                                                                 ((x) + 0x21c)
31395 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_PHYS(x)                                                                 ((x) + 0x21c)
31396 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_OFFS                                                                    (0x21c)
31397 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_RMSK                                                                          0xff
31398 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_POR                                                                     0x00000000
31399 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_POR_RMSK                                                                0xffffffff
31400 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ATTR                                                                                 0x3
31401 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_IN(x)            \
31402                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ADDR(x))
31403 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_INM(x, m)            \
31404                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ADDR(x), m)
31405 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_OUT(x, v)            \
31406                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ADDR(x),v)
31407 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_OUTM(x,m,v) \
31408                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_IN(x))
31409 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
31410 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_ID_ENTRY_SIZE_SHFT                                                                  0
31411 
31412 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x)                                                             ((x) + 0x220)
31413 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_PHYS(x)                                                             ((x) + 0x220)
31414 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_OFFS                                                                (0x220)
31415 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_RMSK                                                                0xffffffff
31416 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_POR                                                                 0x00000000
31417 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_POR_RMSK                                                            0xffffffff
31418 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_ATTR                                                                             0x1
31419 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_IN(x)            \
31420                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x))
31421 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_INM(x, m)            \
31422                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_ADDR(x), m)
31423 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
31424 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
31425 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
31426 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
31427 
31428 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x)                                                               ((x) + 0x224)
31429 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_PHYS(x)                                                               ((x) + 0x224)
31430 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_OFFS                                                                  (0x224)
31431 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_RMSK                                                                    0x3fffff
31432 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_POR                                                                   0x00000080
31433 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_POR_RMSK                                                              0xffffffff
31434 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ATTR                                                                               0x3
31435 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_IN(x)            \
31436                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x))
31437 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_INM(x, m)            \
31438                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x), m)
31439 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_OUT(x, v)            \
31440                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x),v)
31441 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_OUTM(x,m,v) \
31442                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_IN(x))
31443 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
31444 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SPARE_CONTROL_SHFT                                                            14
31445 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
31446 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
31447 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
31448 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
31449 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
31450 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
31451 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
31452 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SRNG_ENABLE_SHFT                                                               6
31453 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
31454 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
31455 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
31456 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
31457 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
31458 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
31459 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
31460 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_SECURITY_BIT_SHFT                                                              2
31461 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
31462 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
31463 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
31464 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
31465 
31466 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x230)
31467 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x230)
31468 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_OFFS                                                           (0x230)
31469 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
31470 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_POR                                                            0x00000000
31471 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
31472 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ATTR                                                                        0x3
31473 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_IN(x)            \
31474                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ADDR(x))
31475 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_INM(x, m)            \
31476                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ADDR(x), m)
31477 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_OUT(x, v)            \
31478                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ADDR(x),v)
31479 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_OUTM(x,m,v) \
31480                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_IN(x))
31481 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
31482 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
31483 
31484 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x234)
31485 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x234)
31486 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_OFFS                                                           (0x234)
31487 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_RMSK                                                                 0xff
31488 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_POR                                                            0x00000000
31489 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
31490 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ATTR                                                                        0x3
31491 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_IN(x)            \
31492                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ADDR(x))
31493 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_INM(x, m)            \
31494                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ADDR(x), m)
31495 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_OUT(x, v)            \
31496                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ADDR(x),v)
31497 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_OUTM(x,m,v) \
31498                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_IN(x))
31499 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
31500 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
31501 
31502 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x244)
31503 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x244)
31504 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x244)
31505 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
31506 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
31507 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
31508 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
31509 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
31510                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
31511 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
31512                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
31513 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
31514                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
31515 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
31516                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_IN(x))
31517 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
31518 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
31519 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
31520 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
31521 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
31522 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
31523 
31524 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x248)
31525 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x248)
31526 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x248)
31527 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
31528 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
31529 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
31530 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
31531 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
31532                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
31533 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
31534                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
31535 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
31536                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
31537 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
31538                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_IN(x))
31539 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
31540 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
31541 
31542 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x24c)
31543 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x24c)
31544 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x24c)
31545 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
31546 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
31547 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
31548 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
31549 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_IN(x)            \
31550                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_ADDR(x))
31551 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_INM(x, m)            \
31552                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_ADDR(x), m)
31553 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
31554 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
31555 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
31556 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
31557 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
31558 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
31559 
31560 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x250)
31561 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x250)
31562 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x250)
31563 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
31564 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
31565 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
31566 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
31567 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
31568                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
31569 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
31570                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
31571 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
31572                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
31573 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
31574                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_IN(x))
31575 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
31576 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
31577 
31578 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x254)
31579 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x254)
31580 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x254)
31581 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
31582 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
31583 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
31584 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
31585 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
31586                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
31587 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
31588                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
31589 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
31590                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
31591 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
31592                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_IN(x))
31593 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
31594 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
31595 
31596 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x258)
31597 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x258)
31598 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x258)
31599 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
31600 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
31601 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
31602 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
31603 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
31604                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
31605 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
31606                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
31607 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
31608 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
31609 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
31610 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
31611 
31612 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x25c)
31613 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x25c)
31614 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OFFS                                                         (0x25c)
31615 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
31616 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_POR                                                          0x00000000
31617 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
31618 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
31619 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_IN(x)            \
31620                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x))
31621 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_INM(x, m)            \
31622                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x), m)
31623 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OUT(x, v)            \
31624                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x),v)
31625 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
31626                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_IN(x))
31627 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
31628 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
31629 
31630 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x260)
31631 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x260)
31632 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OFFS                                                         (0x260)
31633 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
31634 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_POR                                                          0x00000000
31635 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
31636 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
31637 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_IN(x)            \
31638                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x))
31639 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_INM(x, m)            \
31640                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x), m)
31641 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OUT(x, v)            \
31642                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x),v)
31643 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
31644                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_IN(x))
31645 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
31646 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
31647 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
31648 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
31649 
31650 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x264)
31651 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x264)
31652 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OFFS                                                             (0x264)
31653 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_RMSK                                                             0xffffffff
31654 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_POR                                                              0x00000000
31655 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
31656 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ATTR                                                                          0x3
31657 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_IN(x)            \
31658                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x))
31659 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_INM(x, m)            \
31660                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x), m)
31661 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OUT(x, v)            \
31662                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x),v)
31663 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_OUTM(x,m,v) \
31664                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_IN(x))
31665 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
31666 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MSI1_DATA_VALUE_SHFT                                                                0
31667 
31668 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x284)
31669 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x284)
31670 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x284)
31671 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
31672 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
31673 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
31674 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
31675 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_IN(x)            \
31676                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x))
31677 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_INM(x, m)            \
31678                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x), m)
31679 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
31680                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),v)
31681 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
31682                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_IN(x))
31683 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
31684 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
31685 
31686 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x)                                                             ((x) + 0x288)
31687 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_PHYS(x)                                                             ((x) + 0x288)
31688 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_OFFS                                                                (0x288)
31689 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_RMSK                                                                0xffff003f
31690 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_POR                                                                 0x00000000
31691 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_POR_RMSK                                                            0xffffffff
31692 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ATTR                                                                             0x3
31693 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_IN(x)            \
31694                 in_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x))
31695 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_INM(x, m)            \
31696                 in_dword_masked(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x), m)
31697 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_OUT(x, v)            \
31698                 out_dword(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x),v)
31699 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_OUTM(x,m,v) \
31700                 out_dword_masked_ns(HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_IN(x))
31701 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
31702 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
31703 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
31704 #define HWIO_TQM_R0_WBM2TQM_LINK_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
31705 
31706 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x28c)
31707 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x28c)
31708 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_OFFS                                                               (0x28c)
31709 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_RMSK                                                               0xffffffff
31710 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_POR                                                                0x00000000
31711 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
31712 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ATTR                                                                            0x3
31713 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_IN(x)            \
31714                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x))
31715 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_INM(x, m)            \
31716                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x), m)
31717 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_OUT(x, v)            \
31718                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x),v)
31719 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_OUTM(x,m,v) \
31720                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_IN(x))
31721 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
31722 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
31723 
31724 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x290)
31725 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x290)
31726 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_OFFS                                                               (0x290)
31727 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_RMSK                                                                 0xffffff
31728 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_POR                                                                0x00000000
31729 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
31730 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ATTR                                                                            0x3
31731 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_IN(x)            \
31732                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x))
31733 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_INM(x, m)            \
31734                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x), m)
31735 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_OUT(x, v)            \
31736                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x),v)
31737 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_OUTM(x,m,v) \
31738                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_IN(x))
31739 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
31740 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
31741 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
31742 #define HWIO_TQM_R0_TQM_RELEASE_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
31743 
31744 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_ADDR(x)                                                                  ((x) + 0x294)
31745 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_PHYS(x)                                                                  ((x) + 0x294)
31746 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_OFFS                                                                     (0x294)
31747 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_RMSK                                                                         0xffff
31748 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_POR                                                                      0x00000000
31749 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_POR_RMSK                                                                 0xffffffff
31750 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_ATTR                                                                                  0x3
31751 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_IN(x)            \
31752                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_ID_ADDR(x))
31753 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_INM(x, m)            \
31754                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_ID_ADDR(x), m)
31755 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_OUT(x, v)            \
31756                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_ID_ADDR(x),v)
31757 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_OUTM(x,m,v) \
31758                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_ID_IN(x))
31759 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_RING_ID_BMSK                                                                 0xff00
31760 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_RING_ID_SHFT                                                                      8
31761 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
31762 #define HWIO_TQM_R0_TQM_RELEASE_RING_ID_ENTRY_SIZE_SHFT                                                                   0
31763 
31764 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_ADDR(x)                                                              ((x) + 0x298)
31765 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_PHYS(x)                                                              ((x) + 0x298)
31766 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_OFFS                                                                 (0x298)
31767 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_RMSK                                                                 0xffffffff
31768 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_POR                                                                  0x00000000
31769 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_POR_RMSK                                                             0xffffffff
31770 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_ATTR                                                                              0x1
31771 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_IN(x)            \
31772                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_ADDR(x))
31773 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_INM(x, m)            \
31774                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_ADDR(x), m)
31775 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
31776 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
31777 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
31778 #define HWIO_TQM_R0_TQM_RELEASE_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
31779 
31780 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADDR(x)                                                                ((x) + 0x29c)
31781 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_PHYS(x)                                                                ((x) + 0x29c)
31782 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_OFFS                                                                   (0x29c)
31783 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_RMSK                                                                    0x7ffffff
31784 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_POR                                                                    0x00000080
31785 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_POR_RMSK                                                               0xffffffff
31786 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ATTR                                                                                0x3
31787 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_IN(x)            \
31788                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADDR(x))
31789 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_INM(x, m)            \
31790                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADDR(x), m)
31791 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_OUT(x, v)            \
31792                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADDR(x),v)
31793 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_OUTM(x,m,v) \
31794                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MISC_IN(x))
31795 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                            0x4000000
31796 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                   26
31797 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_LOOP_CNT_BMSK                                                           0x3c00000
31798 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_LOOP_CNT_SHFT                                                                  22
31799 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
31800 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SPARE_CONTROL_SHFT                                                             14
31801 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
31802 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
31803 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
31804 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
31805 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
31806 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
31807 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
31808 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SRNG_ENABLE_SHFT                                                                6
31809 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
31810 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
31811 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
31812 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
31813 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
31814 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
31815 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
31816 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_SECURITY_BIT_SHFT                                                               2
31817 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
31818 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
31819 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
31820 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
31821 
31822 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x2a0)
31823 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x2a0)
31824 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_OFFS                                                            (0x2a0)
31825 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_RMSK                                                            0xffffffff
31826 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_POR                                                             0x00000000
31827 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_POR_RMSK                                                        0xffffffff
31828 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ATTR                                                                         0x3
31829 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_IN(x)            \
31830                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ADDR(x))
31831 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_INM(x, m)            \
31832                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ADDR(x), m)
31833 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_OUT(x, v)            \
31834                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ADDR(x),v)
31835 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_OUTM(x,m,v) \
31836                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_IN(x))
31837 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
31838 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                0
31839 
31840 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x2a4)
31841 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x2a4)
31842 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_OFFS                                                            (0x2a4)
31843 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_RMSK                                                                  0xff
31844 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_POR                                                             0x00000000
31845 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_POR_RMSK                                                        0xffffffff
31846 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ATTR                                                                         0x3
31847 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_IN(x)            \
31848                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ADDR(x))
31849 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_INM(x, m)            \
31850                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ADDR(x), m)
31851 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_OUT(x, v)            \
31852                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ADDR(x),v)
31853 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_OUTM(x,m,v) \
31854                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_IN(x))
31855 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                             0xff
31856 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                0
31857 
31858 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x)                                                  ((x) + 0x2b0)
31859 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_PHYS(x)                                                  ((x) + 0x2b0)
31860 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_OFFS                                                     (0x2b0)
31861 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_RMSK                                                     0xffffffff
31862 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_POR                                                      0x00000000
31863 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_POR_RMSK                                                 0xffffffff
31864 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ATTR                                                                  0x3
31865 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_IN(x)            \
31866                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x))
31867 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_INM(x, m)            \
31868                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x), m)
31869 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
31870                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),v)
31871 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
31872                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_IN(x))
31873 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                           0xffff0000
31874 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                   16
31875 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                       0x8000
31876 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                           15
31877 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                 0x7fff
31878 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                      0
31879 
31880 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x)                                                 ((x) + 0x2b4)
31881 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_PHYS(x)                                                 ((x) + 0x2b4)
31882 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_OFFS                                                    (0x2b4)
31883 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_RMSK                                                    0xffffffff
31884 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_POR                                                     0x00000000
31885 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_POR_RMSK                                                0xffffffff
31886 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_ATTR                                                                 0x1
31887 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_IN(x)            \
31888                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x))
31889 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_INM(x, m)            \
31890                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_ADDR(x), m)
31891 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
31892 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
31893 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                              0x8000
31894 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                  15
31895 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
31896 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
31897 
31898 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                               ((x) + 0x2b8)
31899 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                               ((x) + 0x2b8)
31900 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_OFFS                                                  (0x2b8)
31901 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_RMSK                                                       0x3ff
31902 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_POR                                                   0x00000000
31903 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                              0xffffffff
31904 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ATTR                                                               0x3
31905 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x)            \
31906                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x))
31907 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
31908                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
31909 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
31910                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
31911 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
31912                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_IN(x))
31913 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                     0x3ff
31914 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                         0
31915 
31916 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x2d4)
31917 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x2d4)
31918 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OFFS                                                          (0x2d4)
31919 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
31920 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_POR                                                           0x00000000
31921 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
31922 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
31923 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_IN(x)            \
31924                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x))
31925 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_INM(x, m)            \
31926                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x), m)
31927 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OUT(x, v)            \
31928                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),v)
31929 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
31930                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_IN(x))
31931 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
31932 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
31933 
31934 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x2d8)
31935 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x2d8)
31936 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OFFS                                                          (0x2d8)
31937 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
31938 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_POR                                                           0x00000000
31939 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
31940 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
31941 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_IN(x)            \
31942                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x))
31943 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_INM(x, m)            \
31944                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x), m)
31945 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OUT(x, v)            \
31946                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),v)
31947 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
31948                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_IN(x))
31949 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
31950 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
31951 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
31952 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
31953 
31954 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x2dc)
31955 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x2dc)
31956 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_OFFS                                                              (0x2dc)
31957 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_RMSK                                                              0xffffffff
31958 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_POR                                                               0x00000000
31959 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
31960 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ATTR                                                                           0x3
31961 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_IN(x)            \
31962                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x))
31963 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_INM(x, m)            \
31964                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x), m)
31965 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_OUT(x, v)            \
31966                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x),v)
31967 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_OUTM(x,m,v) \
31968                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_IN(x))
31969 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
31970 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI1_DATA_VALUE_SHFT                                                                 0
31971 
31972 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                 ((x) + 0x2e0)
31973 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                 ((x) + 0x2e0)
31974 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_OFFS                                                    (0x2e0)
31975 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_RMSK                                                    0xffc0ffff
31976 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_POR                                                     0x00000000
31977 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                0xffffffff
31978 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ATTR                                                                 0x3
31979 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x)            \
31980                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x))
31981 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
31982                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
31983 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
31984                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
31985 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
31986                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_IN(x))
31987 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                         0xff000000
31988 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                 24
31989 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                          0x800000
31990 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                23
31991 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                        0x400000
31992 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                              22
31993 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                         0xffff
31994 #define HWIO_TQM_R0_TQM_RELEASE_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                              0
31995 
31996 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR(x)                                                       ((x) + 0x2e4)
31997 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_PHYS(x)                                                       ((x) + 0x2e4)
31998 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_OFFS                                                          (0x2e4)
31999 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_RMSK                                                          0xffffffff
32000 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_POR                                                           0x00000000
32001 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_POR_RMSK                                                      0xffffffff
32002 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ATTR                                                                       0x3
32003 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_IN(x)            \
32004                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR(x))
32005 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_INM(x, m)            \
32006                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR(x), m)
32007 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_OUT(x, v)            \
32008                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),v)
32009 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
32010                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_IN(x))
32011 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR_BMSK                                                     0xffffffff
32012 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_LSB_ADDR_SHFT                                                              0
32013 
32014 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR(x)                                                       ((x) + 0x2e8)
32015 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_PHYS(x)                                                       ((x) + 0x2e8)
32016 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_OFFS                                                          (0x2e8)
32017 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_RMSK                                                               0x1ff
32018 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_POR                                                           0x00000000
32019 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_POR_RMSK                                                      0xffffffff
32020 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ATTR                                                                       0x3
32021 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_IN(x)            \
32022                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR(x))
32023 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_INM(x, m)            \
32024                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR(x), m)
32025 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_OUT(x, v)            \
32026                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),v)
32027 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
32028                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_IN(x))
32029 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                   0x100
32030 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                       8
32031 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR_BMSK                                                           0xff
32032 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_BASE_MSB_ADDR_SHFT                                                              0
32033 
32034 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ADDR(x)                                                           ((x) + 0x2ec)
32035 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_PHYS(x)                                                           ((x) + 0x2ec)
32036 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_OFFS                                                              (0x2ec)
32037 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_RMSK                                                              0xffffffff
32038 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_POR                                                               0x00000000
32039 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_POR_RMSK                                                          0xffffffff
32040 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ATTR                                                                           0x3
32041 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_IN(x)            \
32042                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ADDR(x))
32043 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_INM(x, m)            \
32044                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ADDR(x), m)
32045 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_OUT(x, v)            \
32046                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ADDR(x),v)
32047 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_OUTM(x,m,v) \
32048                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_IN(x))
32049 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_VALUE_BMSK                                                        0xffffffff
32050 #define HWIO_TQM_R0_TQM_RELEASE_RING_MSI2_DATA_VALUE_SHFT                                                                 0
32051 
32052 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x2fc)
32053 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x2fc)
32054 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x2fc)
32055 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
32056 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
32057 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
32058 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
32059 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_IN(x)            \
32060                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x))
32061 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_INM(x, m)            \
32062                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x), m)
32063 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
32064                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),v)
32065 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
32066                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_IN(x))
32067 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
32068 #define HWIO_TQM_R0_TQM_RELEASE_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
32069 
32070 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x)                                                              ((x) + 0x300)
32071 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_PHYS(x)                                                              ((x) + 0x300)
32072 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_OFFS                                                                 (0x300)
32073 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_RMSK                                                                 0xffff003f
32074 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_POR                                                                  0x00000000
32075 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_POR_RMSK                                                             0xffffffff
32076 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ATTR                                                                              0x3
32077 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_IN(x)            \
32078                 in_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x))
32079 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_INM(x, m)            \
32080                 in_dword_masked(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x), m)
32081 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_OUT(x, v)            \
32082                 out_dword(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x),v)
32083 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_OUTM(x,m,v) \
32084                 out_dword_masked_ns(HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_IN(x))
32085 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
32086 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
32087 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
32088 #define HWIO_TQM_R0_TQM_RELEASE_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
32089 
32090 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ADDR(x)                                                             ((x) + 0x304)
32091 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_PHYS(x)                                                             ((x) + 0x304)
32092 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_OFFS                                                                (0x304)
32093 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_RMSK                                                                0xffffffff
32094 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_POR                                                                 0x00000000
32095 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_POR_RMSK                                                            0xffffffff
32096 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ATTR                                                                             0x3
32097 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_IN(x)            \
32098                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ADDR(x))
32099 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_INM(x, m)            \
32100                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ADDR(x), m)
32101 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_OUT(x, v)            \
32102                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ADDR(x),v)
32103 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_OUTM(x,m,v) \
32104                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_IN(x))
32105 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                             0xffffffff
32106 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                      0
32107 
32108 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ADDR(x)                                                             ((x) + 0x308)
32109 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_PHYS(x)                                                             ((x) + 0x308)
32110 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_OFFS                                                                (0x308)
32111 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_RMSK                                                                  0xffffff
32112 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_POR                                                                 0x00000000
32113 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_POR_RMSK                                                            0xffffffff
32114 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ATTR                                                                             0x3
32115 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_IN(x)            \
32116                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ADDR(x))
32117 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_INM(x, m)            \
32118                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ADDR(x), m)
32119 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_OUT(x, v)            \
32120                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ADDR(x),v)
32121 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_OUTM(x,m,v) \
32122                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_IN(x))
32123 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_RING_SIZE_BMSK                                                        0xffff00
32124 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_RING_SIZE_SHFT                                                               8
32125 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                   0xff
32126 #define HWIO_TQM_R0_TQM_STATUS_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                      0
32127 
32128 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_ADDR(x)                                                                   ((x) + 0x30c)
32129 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_PHYS(x)                                                                   ((x) + 0x30c)
32130 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_OFFS                                                                      (0x30c)
32131 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_RMSK                                                                          0xffff
32132 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_POR                                                                       0x00000000
32133 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_POR_RMSK                                                                  0xffffffff
32134 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_ATTR                                                                                   0x3
32135 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_IN(x)            \
32136                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_ID_ADDR(x))
32137 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_INM(x, m)            \
32138                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_ID_ADDR(x), m)
32139 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_OUT(x, v)            \
32140                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_ID_ADDR(x),v)
32141 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_OUTM(x,m,v) \
32142                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_ID_IN(x))
32143 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_RING_ID_BMSK                                                                  0xff00
32144 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_RING_ID_SHFT                                                                       8
32145 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_ENTRY_SIZE_BMSK                                                                 0xff
32146 #define HWIO_TQM_R0_TQM_STATUS_RING_ID_ENTRY_SIZE_SHFT                                                                    0
32147 
32148 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_ADDR(x)                                                               ((x) + 0x310)
32149 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_PHYS(x)                                                               ((x) + 0x310)
32150 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_OFFS                                                                  (0x310)
32151 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_RMSK                                                                  0xffffffff
32152 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_POR                                                                   0x00000000
32153 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_POR_RMSK                                                              0xffffffff
32154 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_ATTR                                                                               0x1
32155 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_IN(x)            \
32156                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_STATUS_ADDR(x))
32157 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_INM(x, m)            \
32158                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_STATUS_ADDR(x), m)
32159 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                  0xffff0000
32160 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                          16
32161 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_NUM_VALID_WORDS_BMSK                                                      0xffff
32162 #define HWIO_TQM_R0_TQM_STATUS_RING_STATUS_NUM_VALID_WORDS_SHFT                                                           0
32163 
32164 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADDR(x)                                                                 ((x) + 0x314)
32165 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_PHYS(x)                                                                 ((x) + 0x314)
32166 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_OFFS                                                                    (0x314)
32167 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_RMSK                                                                     0x7ffffff
32168 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_POR                                                                     0x00000080
32169 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_POR_RMSK                                                                0xffffffff
32170 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_ATTR                                                                                 0x3
32171 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_IN(x)            \
32172                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADDR(x))
32173 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_INM(x, m)            \
32174                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADDR(x), m)
32175 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_OUT(x, v)            \
32176                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADDR(x),v)
32177 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_OUTM(x,m,v) \
32178                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MISC_IN(x))
32179 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                             0x4000000
32180 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                    26
32181 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_LOOP_CNT_BMSK                                                            0x3c00000
32182 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_LOOP_CNT_SHFT                                                                   22
32183 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SPARE_CONTROL_BMSK                                                        0x3fc000
32184 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SPARE_CONTROL_SHFT                                                              14
32185 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_SM_STATE2_BMSK                                                         0x3000
32186 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_SM_STATE2_SHFT                                                             12
32187 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_SM_STATE1_BMSK                                                          0xf00
32188 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_SM_STATE1_SHFT                                                              8
32189 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_IS_IDLE_BMSK                                                             0x80
32190 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_IS_IDLE_SHFT                                                                7
32191 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_ENABLE_BMSK                                                              0x40
32192 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SRNG_ENABLE_SHFT                                                                 6
32193 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                        0x20
32194 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                           5
32195 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                         0x10
32196 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                            4
32197 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_MSI_SWAP_BIT_BMSK                                                              0x8
32198 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_MSI_SWAP_BIT_SHFT                                                                3
32199 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SECURITY_BIT_BMSK                                                              0x4
32200 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_SECURITY_BIT_SHFT                                                                2
32201 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_LOOPCNT_DISABLE_BMSK                                                           0x2
32202 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_LOOPCNT_DISABLE_SHFT                                                             1
32203 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_RING_ID_DISABLE_BMSK                                                           0x1
32204 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_RING_ID_DISABLE_SHFT                                                             0
32205 
32206 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ADDR(x)                                                          ((x) + 0x318)
32207 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_PHYS(x)                                                          ((x) + 0x318)
32208 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_OFFS                                                             (0x318)
32209 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_RMSK                                                             0xffffffff
32210 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_POR                                                              0x00000000
32211 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_POR_RMSK                                                         0xffffffff
32212 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ATTR                                                                          0x3
32213 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_IN(x)            \
32214                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ADDR(x))
32215 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_INM(x, m)            \
32216                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ADDR(x), m)
32217 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_OUT(x, v)            \
32218                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ADDR(x),v)
32219 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_OUTM(x,m,v) \
32220                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_IN(x))
32221 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                        0xffffffff
32222 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                 0
32223 
32224 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ADDR(x)                                                          ((x) + 0x31c)
32225 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_PHYS(x)                                                          ((x) + 0x31c)
32226 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_OFFS                                                             (0x31c)
32227 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_RMSK                                                                   0xff
32228 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_POR                                                              0x00000000
32229 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_POR_RMSK                                                         0xffffffff
32230 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ATTR                                                                          0x3
32231 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_IN(x)            \
32232                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ADDR(x))
32233 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_INM(x, m)            \
32234                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ADDR(x), m)
32235 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_OUT(x, v)            \
32236                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ADDR(x),v)
32237 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_OUTM(x,m,v) \
32238                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_IN(x))
32239 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                              0xff
32240 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                 0
32241 
32242 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x)                                                   ((x) + 0x328)
32243 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_PHYS(x)                                                   ((x) + 0x328)
32244 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_OFFS                                                      (0x328)
32245 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_RMSK                                                      0xffffffff
32246 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_POR                                                       0x00000000
32247 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_POR_RMSK                                                  0xffffffff
32248 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ATTR                                                                   0x3
32249 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_IN(x)            \
32250                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x))
32251 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_INM(x, m)            \
32252                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x), m)
32253 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
32254                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x),v)
32255 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
32256                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_IN(x))
32257 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                            0xffff0000
32258 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                    16
32259 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                        0x8000
32260 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                            15
32261 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                  0x7fff
32262 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                       0
32263 
32264 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x)                                                  ((x) + 0x32c)
32265 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_PHYS(x)                                                  ((x) + 0x32c)
32266 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_OFFS                                                     (0x32c)
32267 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_RMSK                                                     0xffffffff
32268 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_POR                                                      0x00000000
32269 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_POR_RMSK                                                 0xffffffff
32270 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_ATTR                                                                  0x1
32271 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_IN(x)            \
32272                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x))
32273 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_INM(x, m)            \
32274                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_ADDR(x), m)
32275 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                       0xffff0000
32276 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                               16
32277 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                               0x8000
32278 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                   15
32279 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                            0x7fff
32280 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                 0
32281 
32282 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                                ((x) + 0x330)
32283 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                                ((x) + 0x330)
32284 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_OFFS                                                   (0x330)
32285 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_RMSK                                                        0x3ff
32286 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_POR                                                    0x00000000
32287 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                               0xffffffff
32288 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ATTR                                                                0x3
32289 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_IN(x)            \
32290                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x))
32291 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
32292                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
32293 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
32294                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
32295 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
32296                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_IN(x))
32297 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                      0x3ff
32298 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                          0
32299 
32300 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR(x)                                                        ((x) + 0x34c)
32301 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_PHYS(x)                                                        ((x) + 0x34c)
32302 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_OFFS                                                           (0x34c)
32303 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_RMSK                                                           0xffffffff
32304 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_POR                                                            0x00000000
32305 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_POR_RMSK                                                       0xffffffff
32306 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ATTR                                                                        0x3
32307 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_IN(x)            \
32308                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR(x))
32309 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_INM(x, m)            \
32310                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR(x), m)
32311 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_OUT(x, v)            \
32312                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR(x),v)
32313 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
32314                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_IN(x))
32315 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR_BMSK                                                      0xffffffff
32316 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_LSB_ADDR_SHFT                                                               0
32317 
32318 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR(x)                                                        ((x) + 0x350)
32319 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_PHYS(x)                                                        ((x) + 0x350)
32320 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_OFFS                                                           (0x350)
32321 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_RMSK                                                                0x1ff
32322 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_POR                                                            0x00000000
32323 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_POR_RMSK                                                       0xffffffff
32324 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ATTR                                                                        0x3
32325 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_IN(x)            \
32326                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR(x))
32327 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_INM(x, m)            \
32328                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR(x), m)
32329 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_OUT(x, v)            \
32330                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR(x),v)
32331 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
32332                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_IN(x))
32333 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                    0x100
32334 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                        8
32335 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR_BMSK                                                            0xff
32336 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_BASE_MSB_ADDR_SHFT                                                               0
32337 
32338 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ADDR(x)                                                            ((x) + 0x354)
32339 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_PHYS(x)                                                            ((x) + 0x354)
32340 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_OFFS                                                               (0x354)
32341 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_RMSK                                                               0xffffffff
32342 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_POR                                                                0x00000000
32343 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_POR_RMSK                                                           0xffffffff
32344 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ATTR                                                                            0x3
32345 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_IN(x)            \
32346                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ADDR(x))
32347 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_INM(x, m)            \
32348                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ADDR(x), m)
32349 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_OUT(x, v)            \
32350                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ADDR(x),v)
32351 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_OUTM(x,m,v) \
32352                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_IN(x))
32353 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_VALUE_BMSK                                                         0xffffffff
32354 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI1_DATA_VALUE_SHFT                                                                  0
32355 
32356 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                  ((x) + 0x358)
32357 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                  ((x) + 0x358)
32358 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_OFFS                                                     (0x358)
32359 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_RMSK                                                     0xffc0ffff
32360 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_POR                                                      0x00000000
32361 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                 0xffffffff
32362 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ATTR                                                                  0x3
32363 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_IN(x)            \
32364                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x))
32365 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
32366                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
32367 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
32368                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
32369 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
32370                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_IN(x))
32371 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                          0xff000000
32372 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                  24
32373 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                           0x800000
32374 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                 23
32375 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                         0x400000
32376 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                               22
32377 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                          0xffff
32378 #define HWIO_TQM_R0_TQM_STATUS_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                               0
32379 
32380 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR(x)                                                        ((x) + 0x35c)
32381 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_PHYS(x)                                                        ((x) + 0x35c)
32382 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_OFFS                                                           (0x35c)
32383 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_RMSK                                                           0xffffffff
32384 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_POR                                                            0x00000000
32385 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_POR_RMSK                                                       0xffffffff
32386 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ATTR                                                                        0x3
32387 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_IN(x)            \
32388                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR(x))
32389 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_INM(x, m)            \
32390                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR(x), m)
32391 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_OUT(x, v)            \
32392                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR(x),v)
32393 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
32394                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_IN(x))
32395 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR_BMSK                                                      0xffffffff
32396 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_LSB_ADDR_SHFT                                                               0
32397 
32398 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR(x)                                                        ((x) + 0x360)
32399 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_PHYS(x)                                                        ((x) + 0x360)
32400 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_OFFS                                                           (0x360)
32401 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_RMSK                                                                0x1ff
32402 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_POR                                                            0x00000000
32403 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_POR_RMSK                                                       0xffffffff
32404 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ATTR                                                                        0x3
32405 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_IN(x)            \
32406                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR(x))
32407 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_INM(x, m)            \
32408                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR(x), m)
32409 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_OUT(x, v)            \
32410                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR(x),v)
32411 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
32412                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_IN(x))
32413 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                    0x100
32414 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                        8
32415 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR_BMSK                                                            0xff
32416 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_BASE_MSB_ADDR_SHFT                                                               0
32417 
32418 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ADDR(x)                                                            ((x) + 0x364)
32419 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_PHYS(x)                                                            ((x) + 0x364)
32420 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_OFFS                                                               (0x364)
32421 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_RMSK                                                               0xffffffff
32422 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_POR                                                                0x00000000
32423 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_POR_RMSK                                                           0xffffffff
32424 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ATTR                                                                            0x3
32425 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_IN(x)            \
32426                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ADDR(x))
32427 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_INM(x, m)            \
32428                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ADDR(x), m)
32429 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_OUT(x, v)            \
32430                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ADDR(x),v)
32431 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_OUTM(x,m,v) \
32432                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_IN(x))
32433 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_VALUE_BMSK                                                         0xffffffff
32434 #define HWIO_TQM_R0_TQM_STATUS_RING_MSI2_DATA_VALUE_SHFT                                                                  0
32435 
32436 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x)                                                      ((x) + 0x374)
32437 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_PHYS(x)                                                      ((x) + 0x374)
32438 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_OFFS                                                         (0x374)
32439 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_RMSK                                                             0xffff
32440 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_POR                                                          0x00000000
32441 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_POR_RMSK                                                     0xffffffff
32442 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ATTR                                                                      0x3
32443 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_IN(x)            \
32444                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x))
32445 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_INM(x, m)            \
32446                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x), m)
32447 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
32448                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x),v)
32449 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
32450                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_IN(x))
32451 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                          0xffff
32452 #define HWIO_TQM_R0_TQM_STATUS_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                               0
32453 
32454 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ADDR(x)                                                               ((x) + 0x378)
32455 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_PHYS(x)                                                               ((x) + 0x378)
32456 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_OFFS                                                                  (0x378)
32457 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_RMSK                                                                  0xffff003f
32458 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_POR                                                                   0x00000000
32459 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_POR_RMSK                                                              0xffffffff
32460 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ATTR                                                                               0x3
32461 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_IN(x)            \
32462                 in_dword(HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ADDR(x))
32463 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_INM(x, m)            \
32464                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ADDR(x), m)
32465 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_OUT(x, v)            \
32466                 out_dword(HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ADDR(x),v)
32467 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_OUTM(x,m,v) \
32468                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_IN(x))
32469 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                         0xffff0000
32470 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                 16
32471 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                                0x3f
32472 #define HWIO_TQM_R0_TQM_STATUS_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                   0
32473 
32474 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x37c)
32475 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x37c)
32476 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_OFFS                                                               (0x37c)
32477 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_RMSK                                                               0xffffffff
32478 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_POR                                                                0x00000000
32479 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
32480 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ATTR                                                                            0x3
32481 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_IN(x)            \
32482                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ADDR(x))
32483 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_INM(x, m)            \
32484                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ADDR(x), m)
32485 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_OUT(x, v)            \
32486                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ADDR(x),v)
32487 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_OUTM(x,m,v) \
32488                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_IN(x))
32489 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
32490 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
32491 
32492 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x380)
32493 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x380)
32494 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_OFFS                                                               (0x380)
32495 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_RMSK                                                                 0xffffff
32496 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_POR                                                                0x00000000
32497 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
32498 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ATTR                                                                            0x3
32499 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_IN(x)            \
32500                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ADDR(x))
32501 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_INM(x, m)            \
32502                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ADDR(x), m)
32503 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_OUT(x, v)            \
32504                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ADDR(x),v)
32505 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_OUTM(x,m,v) \
32506                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_IN(x))
32507 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
32508 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
32509 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
32510 #define HWIO_TQM_R0_TQM_STATUS1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
32511 
32512 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_ADDR(x)                                                                  ((x) + 0x384)
32513 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_PHYS(x)                                                                  ((x) + 0x384)
32514 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_OFFS                                                                     (0x384)
32515 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_RMSK                                                                         0xffff
32516 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_POR                                                                      0x00000000
32517 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_POR_RMSK                                                                 0xffffffff
32518 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_ATTR                                                                                  0x3
32519 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_IN(x)            \
32520                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_ID_ADDR(x))
32521 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_INM(x, m)            \
32522                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_ID_ADDR(x), m)
32523 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_OUT(x, v)            \
32524                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_ID_ADDR(x),v)
32525 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_OUTM(x,m,v) \
32526                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_ID_IN(x))
32527 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_RING_ID_BMSK                                                                 0xff00
32528 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_RING_ID_SHFT                                                                      8
32529 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
32530 #define HWIO_TQM_R0_TQM_STATUS1_RING_ID_ENTRY_SIZE_SHFT                                                                   0
32531 
32532 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_ADDR(x)                                                              ((x) + 0x388)
32533 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_PHYS(x)                                                              ((x) + 0x388)
32534 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_OFFS                                                                 (0x388)
32535 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_RMSK                                                                 0xffffffff
32536 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_POR                                                                  0x00000000
32537 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_POR_RMSK                                                             0xffffffff
32538 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_ATTR                                                                              0x1
32539 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_IN(x)            \
32540                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_ADDR(x))
32541 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_INM(x, m)            \
32542                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_ADDR(x), m)
32543 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
32544 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
32545 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
32546 #define HWIO_TQM_R0_TQM_STATUS1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
32547 
32548 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADDR(x)                                                                ((x) + 0x38c)
32549 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_PHYS(x)                                                                ((x) + 0x38c)
32550 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_OFFS                                                                   (0x38c)
32551 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_RMSK                                                                    0x7ffffff
32552 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_POR                                                                    0x00000080
32553 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_POR_RMSK                                                               0xffffffff
32554 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ATTR                                                                                0x3
32555 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_IN(x)            \
32556                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADDR(x))
32557 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_INM(x, m)            \
32558                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADDR(x), m)
32559 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_OUT(x, v)            \
32560                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADDR(x),v)
32561 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_OUTM(x,m,v) \
32562                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MISC_IN(x))
32563 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                            0x4000000
32564 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                   26
32565 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_LOOP_CNT_BMSK                                                           0x3c00000
32566 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_LOOP_CNT_SHFT                                                                  22
32567 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
32568 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SPARE_CONTROL_SHFT                                                             14
32569 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
32570 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
32571 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
32572 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
32573 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
32574 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
32575 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
32576 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SRNG_ENABLE_SHFT                                                                6
32577 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
32578 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
32579 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
32580 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
32581 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
32582 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
32583 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
32584 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_SECURITY_BIT_SHFT                                                               2
32585 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
32586 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
32587 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
32588 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
32589 
32590 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x390)
32591 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x390)
32592 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_OFFS                                                            (0x390)
32593 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_RMSK                                                            0xffffffff
32594 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_POR                                                             0x00000000
32595 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_POR_RMSK                                                        0xffffffff
32596 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ATTR                                                                         0x3
32597 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_IN(x)            \
32598                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ADDR(x))
32599 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_INM(x, m)            \
32600                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ADDR(x), m)
32601 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_OUT(x, v)            \
32602                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ADDR(x),v)
32603 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
32604                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_IN(x))
32605 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
32606 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                0
32607 
32608 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x394)
32609 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x394)
32610 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_OFFS                                                            (0x394)
32611 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_RMSK                                                                  0xff
32612 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_POR                                                             0x00000000
32613 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_POR_RMSK                                                        0xffffffff
32614 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ATTR                                                                         0x3
32615 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_IN(x)            \
32616                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ADDR(x))
32617 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_INM(x, m)            \
32618                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ADDR(x), m)
32619 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_OUT(x, v)            \
32620                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ADDR(x),v)
32621 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
32622                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_IN(x))
32623 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                             0xff
32624 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                0
32625 
32626 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x)                                                  ((x) + 0x3a0)
32627 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_PHYS(x)                                                  ((x) + 0x3a0)
32628 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_OFFS                                                     (0x3a0)
32629 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_RMSK                                                     0xffffffff
32630 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_POR                                                      0x00000000
32631 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_POR_RMSK                                                 0xffffffff
32632 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ATTR                                                                  0x3
32633 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_IN(x)            \
32634                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x))
32635 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
32636                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
32637 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
32638                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
32639 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
32640                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_IN(x))
32641 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                           0xffff0000
32642 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                   16
32643 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                       0x8000
32644 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                           15
32645 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                 0x7fff
32646 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                      0
32647 
32648 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x)                                                 ((x) + 0x3a4)
32649 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_PHYS(x)                                                 ((x) + 0x3a4)
32650 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_OFFS                                                    (0x3a4)
32651 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_RMSK                                                    0xffffffff
32652 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_POR                                                     0x00000000
32653 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_POR_RMSK                                                0xffffffff
32654 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_ATTR                                                                 0x1
32655 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_IN(x)            \
32656                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x))
32657 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
32658                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
32659 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
32660 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
32661 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                              0x8000
32662 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                  15
32663 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
32664 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
32665 
32666 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                               ((x) + 0x3a8)
32667 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                               ((x) + 0x3a8)
32668 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_OFFS                                                  (0x3a8)
32669 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_RMSK                                                       0x3ff
32670 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_POR                                                   0x00000000
32671 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                              0xffffffff
32672 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ATTR                                                               0x3
32673 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
32674                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
32675 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
32676                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
32677 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
32678                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
32679 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
32680                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_IN(x))
32681 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                     0x3ff
32682 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                         0
32683 
32684 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x3c4)
32685 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x3c4)
32686 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_OFFS                                                          (0x3c4)
32687 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
32688 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_POR                                                           0x00000000
32689 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
32690 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
32691 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_IN(x)            \
32692                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR(x))
32693 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_INM(x, m)            \
32694                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR(x), m)
32695 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_OUT(x, v)            \
32696                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR(x),v)
32697 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
32698                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_IN(x))
32699 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
32700 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
32701 
32702 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x3c8)
32703 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x3c8)
32704 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_OFFS                                                          (0x3c8)
32705 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
32706 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_POR                                                           0x00000000
32707 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
32708 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
32709 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_IN(x)            \
32710                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR(x))
32711 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_INM(x, m)            \
32712                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR(x), m)
32713 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_OUT(x, v)            \
32714                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR(x),v)
32715 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
32716                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_IN(x))
32717 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
32718 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
32719 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
32720 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
32721 
32722 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x3cc)
32723 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x3cc)
32724 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_OFFS                                                              (0x3cc)
32725 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_RMSK                                                              0xffffffff
32726 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_POR                                                               0x00000000
32727 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
32728 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ATTR                                                                           0x3
32729 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_IN(x)            \
32730                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ADDR(x))
32731 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_INM(x, m)            \
32732                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ADDR(x), m)
32733 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_OUT(x, v)            \
32734                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ADDR(x),v)
32735 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_OUTM(x,m,v) \
32736                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_IN(x))
32737 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
32738 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI1_DATA_VALUE_SHFT                                                                 0
32739 
32740 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                 ((x) + 0x3d0)
32741 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                 ((x) + 0x3d0)
32742 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_OFFS                                                    (0x3d0)
32743 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_RMSK                                                    0xffc0ffff
32744 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_POR                                                     0x00000000
32745 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                0xffffffff
32746 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ATTR                                                                 0x3
32747 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_IN(x)            \
32748                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x))
32749 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
32750                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
32751 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
32752                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
32753 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
32754                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_IN(x))
32755 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                         0xff000000
32756 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                 24
32757 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                          0x800000
32758 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                23
32759 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                        0x400000
32760 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                              22
32761 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                         0xffff
32762 #define HWIO_TQM_R0_TQM_STATUS1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                              0
32763 
32764 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR(x)                                                       ((x) + 0x3d4)
32765 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_PHYS(x)                                                       ((x) + 0x3d4)
32766 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_OFFS                                                          (0x3d4)
32767 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_RMSK                                                          0xffffffff
32768 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_POR                                                           0x00000000
32769 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_POR_RMSK                                                      0xffffffff
32770 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ATTR                                                                       0x3
32771 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_IN(x)            \
32772                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR(x))
32773 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_INM(x, m)            \
32774                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR(x), m)
32775 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_OUT(x, v)            \
32776                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR(x),v)
32777 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
32778                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_IN(x))
32779 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                     0xffffffff
32780 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                              0
32781 
32782 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR(x)                                                       ((x) + 0x3d8)
32783 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_PHYS(x)                                                       ((x) + 0x3d8)
32784 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_OFFS                                                          (0x3d8)
32785 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_RMSK                                                               0x1ff
32786 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_POR                                                           0x00000000
32787 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_POR_RMSK                                                      0xffffffff
32788 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ATTR                                                                       0x3
32789 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_IN(x)            \
32790                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR(x))
32791 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_INM(x, m)            \
32792                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR(x), m)
32793 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_OUT(x, v)            \
32794                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR(x),v)
32795 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
32796                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_IN(x))
32797 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                   0x100
32798 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                       8
32799 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                           0xff
32800 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                              0
32801 
32802 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ADDR(x)                                                           ((x) + 0x3dc)
32803 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_PHYS(x)                                                           ((x) + 0x3dc)
32804 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_OFFS                                                              (0x3dc)
32805 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_RMSK                                                              0xffffffff
32806 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_POR                                                               0x00000000
32807 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_POR_RMSK                                                          0xffffffff
32808 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ATTR                                                                           0x3
32809 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_IN(x)            \
32810                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ADDR(x))
32811 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_INM(x, m)            \
32812                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ADDR(x), m)
32813 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_OUT(x, v)            \
32814                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ADDR(x),v)
32815 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_OUTM(x,m,v) \
32816                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_IN(x))
32817 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_VALUE_BMSK                                                        0xffffffff
32818 #define HWIO_TQM_R0_TQM_STATUS1_RING_MSI2_DATA_VALUE_SHFT                                                                 0
32819 
32820 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x3ec)
32821 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x3ec)
32822 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x3ec)
32823 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
32824 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
32825 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
32826 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
32827 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_IN(x)            \
32828                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x))
32829 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
32830                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
32831 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
32832                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
32833 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
32834                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_IN(x))
32835 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
32836 #define HWIO_TQM_R0_TQM_STATUS1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
32837 
32838 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ADDR(x)                                                              ((x) + 0x3f0)
32839 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_PHYS(x)                                                              ((x) + 0x3f0)
32840 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_OFFS                                                                 (0x3f0)
32841 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_RMSK                                                                 0xffff003f
32842 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_POR                                                                  0x00000000
32843 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_POR_RMSK                                                             0xffffffff
32844 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ATTR                                                                              0x3
32845 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_IN(x)            \
32846                 in_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ADDR(x))
32847 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_INM(x, m)            \
32848                 in_dword_masked(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ADDR(x), m)
32849 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_OUT(x, v)            \
32850                 out_dword(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ADDR(x),v)
32851 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_OUTM(x,m,v) \
32852                 out_dword_masked_ns(HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_IN(x))
32853 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
32854 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
32855 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
32856 #define HWIO_TQM_R0_TQM_STATUS1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
32857 
32858 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_ADDR(x)                                                                     ((x) + 0x3f4)
32859 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_PHYS(x)                                                                     ((x) + 0x3f4)
32860 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_OFFS                                                                        (0x3f4)
32861 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_RMSK                                                                        0xffffffff
32862 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_POR                                                                         0x008609ff
32863 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_POR_RMSK                                                                    0xffffffff
32864 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_ATTR                                                                                     0x3
32865 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_IN(x)            \
32866                 in_dword(HWIO_TQM_R0_CACHE_CTL_CONFIG_ADDR(x))
32867 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_INM(x, m)            \
32868                 in_dword_masked(HWIO_TQM_R0_CACHE_CTL_CONFIG_ADDR(x), m)
32869 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_OUT(x, v)            \
32870                 out_dword(HWIO_TQM_R0_CACHE_CTL_CONFIG_ADDR(x),v)
32871 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_OUTM(x,m,v) \
32872                 out_dword_masked_ns(HWIO_TQM_R0_CACHE_CTL_CONFIG_ADDR(x),m,v,HWIO_TQM_R0_CACHE_CTL_CONFIG_IN(x))
32873 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_DESC_TYPE_SWAP_BMSK                                                         0xff000000
32874 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_DESC_TYPE_SWAP_SHFT                                                                 24
32875 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_ENABLE_LEGACY_SWAP_BMSK                                                       0x800000
32876 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_ENABLE_LEGACY_SWAP_SHFT                                                             23
32877 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_WRITE_STRUCT_SWAP_BMSK                                                        0x400000
32878 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_WRITE_STRUCT_SWAP_SHFT                                                              22
32879 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_READ_STRUCT_SWAP_BMSK                                                         0x200000
32880 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_READ_STRUCT_SWAP_SHFT                                                               21
32881 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_WRITE_SECURITY_BMSK                                                           0x100000
32882 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_WRITE_SECURITY_SHFT                                                                 20
32883 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_READ_SECURITY_BMSK                                                             0x80000
32884 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_READ_SECURITY_SHFT                                                                  19
32885 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_BG_FLUSH_POST_WRITE_BMSK                                                       0x40000
32886 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_BG_FLUSH_POST_WRITE_SHFT                                                            18
32887 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CLIENT_FLUSH_POST_WRITE_BMSK                                                   0x20000
32888 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CLIENT_FLUSH_POST_WRITE_SHFT                                                        17
32889 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CACHE_EMPTY_THRESHOLD_BMSK                                                     0x1fe00
32890 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CACHE_EMPTY_THRESHOLD_SHFT                                                           9
32891 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CACHE_LINE_USE_NUM_BMSK                                                          0x1ff
32892 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_CACHE_LINE_USE_NUM_SHFT                                                              0
32893 
32894 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_ADDR(x)                                                                    ((x) + 0x3f8)
32895 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_PHYS(x)                                                                    ((x) + 0x3f8)
32896 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_OFFS                                                                       (0x3f8)
32897 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_RMSK                                                                              0x3
32898 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_POR                                                                        0x00000000
32899 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_POR_RMSK                                                                   0xffffffff
32900 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_ATTR                                                                                    0x3
32901 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_IN(x)            \
32902                 in_dword(HWIO_TQM_R0_CACHE_CTL_CONTROL_ADDR(x))
32903 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_INM(x, m)            \
32904                 in_dword_masked(HWIO_TQM_R0_CACHE_CTL_CONTROL_ADDR(x), m)
32905 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_OUT(x, v)            \
32906                 out_dword(HWIO_TQM_R0_CACHE_CTL_CONTROL_ADDR(x),v)
32907 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_OUTM(x,m,v) \
32908                 out_dword_masked_ns(HWIO_TQM_R0_CACHE_CTL_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_CACHE_CTL_CONTROL_IN(x))
32909 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_WRITE_POSTED_FOR_NON_POSTED_LINE_FLUSH_BMSK                                       0x2
32910 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_WRITE_POSTED_FOR_NON_POSTED_LINE_FLUSH_SHFT                                         1
32911 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_CACHE_RESET_BMSK                                                                  0x1
32912 #define HWIO_TQM_R0_CACHE_CTL_CONTROL_CACHE_RESET_SHFT                                                                    0
32913 
32914 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ADDR(x)                                                                 ((x) + 0x3fc)
32915 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_PHYS(x)                                                                 ((x) + 0x3fc)
32916 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_OFFS                                                                    (0x3fc)
32917 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_RMSK                                                                     0x1ffffff
32918 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_POR                                                                     0x00000000
32919 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_POR_RMSK                                                                0xffffffff
32920 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ATTR                                                                                 0x3
32921 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_IN(x)            \
32922                 in_dword(HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ADDR(x))
32923 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_INM(x, m)            \
32924                 in_dword_masked(HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ADDR(x), m)
32925 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_OUT(x, v)            \
32926                 out_dword(HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ADDR(x),v)
32927 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_OUTM(x,m,v) \
32928                 out_dword_masked_ns(HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_ADDR(x),m,v,HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_IN(x))
32929 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_CONFIG_SET_BMSK                                                          0x1ffffff
32930 #define HWIO_TQM_R0_CACHE_CTL_CONFIG_SET_CONFIG_SET_SHFT                                                                  0
32931 
32932 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ADDR(x)                                                                   ((x) + 0x400)
32933 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_PHYS(x)                                                                   ((x) + 0x400)
32934 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_OFFS                                                                      (0x400)
32935 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_RMSK                                                                           0x3ff
32936 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_POR                                                                       0x000000f0
32937 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_POR_RMSK                                                                  0xffffffff
32938 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ATTR                                                                                   0x3
32939 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_IN(x)            \
32940                 in_dword(HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ADDR(x))
32941 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_INM(x, m)            \
32942                 in_dword_masked(HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ADDR(x), m)
32943 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_OUT(x, v)            \
32944                 out_dword(HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ADDR(x),v)
32945 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_OUTM(x,m,v) \
32946                 out_dword_masked_ns(HWIO_TQM_R0_CACHE_CTL_SET_SIZE_ADDR(x),m,v,HWIO_TQM_R0_CACHE_CTL_SET_SIZE_IN(x))
32947 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_SET1_SIZE_BMSK                                                                 0x3ff
32948 #define HWIO_TQM_R0_CACHE_CTL_SET_SIZE_SET1_SIZE_SHFT                                                                     0
32949 
32950 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x)                                                               ((x) + 0x404)
32951 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_PHYS(x)                                                               ((x) + 0x404)
32952 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_OFFS                                                                  (0x404)
32953 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_RMSK                                                                         0x7
32954 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_POR                                                                   0x00000002
32955 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_POR_RMSK                                                              0xffffffff
32956 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ATTR                                                                               0x3
32957 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_IN(x)            \
32958                 in_dword(HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x))
32959 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_INM(x, m)            \
32960                 in_dword_masked(HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x), m)
32961 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_OUT(x, v)            \
32962                 out_dword(HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x),v)
32963 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_OUTM(x,m,v) \
32964                 out_dword_masked_ns(HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_ADDR(x),m,v,HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_IN(x))
32965 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_VC_ID_BMSK                                                                   0x4
32966 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_VC_ID_SHFT                                                                     2
32967 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_GXI_PRIORITY_BMSK                                                            0x3
32968 #define HWIO_TQM_R0_CACHE_CTL_GXI_PRIORITY_GXI_PRIORITY_SHFT                                                              0
32969 
32970 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ADDR(x)                                                                 ((x) + 0x408)
32971 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_PHYS(x)                                                                 ((x) + 0x408)
32972 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_OFFS                                                                    (0x408)
32973 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_RMSK                                                                    0xffffffff
32974 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_POR                                                                     0x10041c10
32975 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_POR_RMSK                                                                0xffffffff
32976 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ATTR                                                                                 0x3
32977 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_IN(x)            \
32978                 in_dword(HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ADDR(x))
32979 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_INM(x, m)            \
32980                 in_dword_masked(HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ADDR(x), m)
32981 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_OUT(x, v)            \
32982                 out_dword(HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ADDR(x),v)
32983 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_OUTM(x,m,v) \
32984                 out_dword_masked_ns(HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ADDR(x),m,v,HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_IN(x))
32985 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_MIN_READ_SIZE_BMSK                                                      0xff000000
32986 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_MIN_READ_SIZE_SHFT                                                              24
32987 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_DESC_THRESHOLD_BMSK                                                       0xff0000
32988 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_DESC_THRESHOLD_SHFT                                                             16
32989 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_CMD_THRESHOLD_BMSK                                                          0xff00
32990 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_CMD_THRESHOLD_SHFT                                                               8
32991 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ENTRANCE_THRESHOLD_BMSK                                                       0xff
32992 #define HWIO_TQM_R0_CMD_AND_PTR_PREFETCH_ENTRANCE_THRESHOLD_SHFT                                                          0
32993 
32994 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ADDR(x)                                                          ((x) + 0x40c)
32995 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_PHYS(x)                                                          ((x) + 0x40c)
32996 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_OFFS                                                             (0x40c)
32997 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_RMSK                                                              0x3ff03ff
32998 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_POR                                                              0x002f0000
32999 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_POR_RMSK                                                         0xffffffff
33000 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ATTR                                                                          0x3
33001 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_IN(x)            \
33002                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ADDR(x))
33003 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_INM(x, m)            \
33004                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ADDR(x), m)
33005 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_OUT(x, v)            \
33006                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ADDR(x),v)
33007 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_OUTM(x,m,v) \
33008                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_IN(x))
33009 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_SW_CMD_END_ADDR_BMSK                                              0x3ff0000
33010 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_SW_CMD_END_ADDR_SHFT                                                     16
33011 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_SW_CMD_START_ADDR_BMSK                                                0x3ff
33012 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_0_SW_CMD_START_ADDR_SHFT                                                    0
33013 
33014 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ADDR(x)                                                          ((x) + 0x410)
33015 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_PHYS(x)                                                          ((x) + 0x410)
33016 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_OFFS                                                             (0x410)
33017 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_RMSK                                                              0x3ff03ff
33018 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_POR                                                              0x008b0030
33019 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_POR_RMSK                                                         0xffffffff
33020 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ATTR                                                                          0x3
33021 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_IN(x)            \
33022                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ADDR(x))
33023 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_INM(x, m)            \
33024                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ADDR(x), m)
33025 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_OUT(x, v)            \
33026                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ADDR(x),v)
33027 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_OUTM(x,m,v) \
33028                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_IN(x))
33029 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_HWSCH_CMD1_END_ADDR_BMSK                                          0x3ff0000
33030 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_HWSCH_CMD1_END_ADDR_SHFT                                                 16
33031 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_HWSCH_CMD1_START_ADDR_BMSK                                            0x3ff
33032 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_1_HWSCH_CMD1_START_ADDR_SHFT                                                0
33033 
33034 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ADDR(x)                                                          ((x) + 0x414)
33035 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_PHYS(x)                                                          ((x) + 0x414)
33036 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_OFFS                                                             (0x414)
33037 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_RMSK                                                              0x3ff03ff
33038 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_POR                                                              0x00bb008c
33039 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_POR_RMSK                                                         0xffffffff
33040 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ATTR                                                                          0x3
33041 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_IN(x)            \
33042                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ADDR(x))
33043 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_INM(x, m)            \
33044                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ADDR(x), m)
33045 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_OUT(x, v)            \
33046                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ADDR(x),v)
33047 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_OUTM(x,m,v) \
33048                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_IN(x))
33049 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_MSDU_ENTRANCE1_CMD_END_ADDR_BMSK                                  0x3ff0000
33050 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_MSDU_ENTRANCE1_CMD_END_ADDR_SHFT                                         16
33051 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_MSDU_ENTRANCE1_CMD_START_ADDR_BMSK                                    0x3ff
33052 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_2_MSDU_ENTRANCE1_CMD_START_ADDR_SHFT                                        0
33053 
33054 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ADDR(x)                                                          ((x) + 0x418)
33055 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_PHYS(x)                                                          ((x) + 0x418)
33056 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_OFFS                                                             (0x418)
33057 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_RMSK                                                              0x3ff03ff
33058 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_POR                                                              0x00d300bc
33059 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_POR_RMSK                                                         0xffffffff
33060 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ATTR                                                                          0x3
33061 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_IN(x)            \
33062                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ADDR(x))
33063 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_INM(x, m)            \
33064                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ADDR(x), m)
33065 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_OUT(x, v)            \
33066                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ADDR(x),v)
33067 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_OUTM(x,m,v) \
33068                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_IN(x))
33069 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_DESC_PTRS_END_ADDR_BMSK                                           0x3ff0000
33070 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_DESC_PTRS_END_ADDR_SHFT                                                  16
33071 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_DESC_PTRS_START_ADDR_BMSK                                             0x3ff
33072 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_4_DESC_PTRS_START_ADDR_SHFT                                                 0
33073 
33074 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ADDR(x)                                                          ((x) + 0x41c)
33075 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_PHYS(x)                                                          ((x) + 0x41c)
33076 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_OFFS                                                             (0x41c)
33077 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_RMSK                                                              0x3ff03ff
33078 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_POR                                                              0x012f00d4
33079 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_POR_RMSK                                                         0xffffffff
33080 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ATTR                                                                          0x3
33081 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_IN(x)            \
33082                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ADDR(x))
33083 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_INM(x, m)            \
33084                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ADDR(x), m)
33085 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_OUT(x, v)            \
33086                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ADDR(x),v)
33087 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_OUTM(x,m,v) \
33088                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_IN(x))
33089 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_HWSCH_CMD2_END_ADDR_BMSK                                          0x3ff0000
33090 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_HWSCH_CMD2_END_ADDR_SHFT                                                 16
33091 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_HWSCH_CMD2_START_ADDR_BMSK                                            0x3ff
33092 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_6_HWSCH_CMD2_START_ADDR_SHFT                                                0
33093 
33094 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ADDR(x)                                                          ((x) + 0x420)
33095 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_PHYS(x)                                                          ((x) + 0x420)
33096 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_OFFS                                                             (0x420)
33097 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_RMSK                                                              0x3ff03ff
33098 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_POR                                                              0x015f0130
33099 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_POR_RMSK                                                         0xffffffff
33100 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ATTR                                                                          0x3
33101 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_IN(x)            \
33102                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ADDR(x))
33103 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_INM(x, m)            \
33104                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ADDR(x), m)
33105 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_OUT(x, v)            \
33106                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ADDR(x),v)
33107 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_OUTM(x,m,v) \
33108                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_IN(x))
33109 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_MSDU_ENTRANCE3_CMD_END_ADDR_BMSK                                  0x3ff0000
33110 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_MSDU_ENTRANCE3_CMD_END_ADDR_SHFT                                         16
33111 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_MSDU_ENTRANCE3_CMD_START_ADDR_BMSK                                    0x3ff
33112 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_8_MSDU_ENTRANCE3_CMD_START_ADDR_SHFT                                        0
33113 
33114 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ADDR(x)                                                          ((x) + 0x424)
33115 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_PHYS(x)                                                          ((x) + 0x424)
33116 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_OFFS                                                             (0x424)
33117 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_RMSK                                                              0x3ff03ff
33118 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_POR                                                              0x018f0160
33119 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_POR_RMSK                                                         0xffffffff
33120 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ATTR                                                                          0x3
33121 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_IN(x)            \
33122                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ADDR(x))
33123 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_INM(x, m)            \
33124                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ADDR(x), m)
33125 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_OUT(x, v)            \
33126                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ADDR(x),v)
33127 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_OUTM(x,m,v) \
33128                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_IN(x))
33129 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_SW_CMD1_END_ADDR_BMSK                                             0x3ff0000
33130 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_SW_CMD1_END_ADDR_SHFT                                                    16
33131 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_SW_CMD1_START_ADDR_BMSK                                               0x3ff
33132 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_9_SW_CMD1_START_ADDR_SHFT                                                   0
33133 
33134 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ADDR(x)                                                              ((x) + 0x428)
33135 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_PHYS(x)                                                              ((x) + 0x428)
33136 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_OFFS                                                                 (0x428)
33137 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_RMSK                                                                     0x1f7f
33138 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_POR                                                                  0x00001441
33139 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_POR_RMSK                                                             0xffffffff
33140 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ATTR                                                                              0x3
33141 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_IN(x)            \
33142                 in_dword(HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ADDR(x))
33143 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_INM(x, m)            \
33144                 in_dword_masked(HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ADDR(x), m)
33145 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_OUT(x, v)            \
33146                 out_dword(HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ADDR(x),v)
33147 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_OUTM(x,m,v) \
33148                 out_dword_masked_ns(HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ADDR(x),m,v,HWIO_TQM_R0_STATUS_BUFFER_PARTITION_IN(x))
33149 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ISSUE_MULTIPLE_BMSK                                                      0x1000
33150 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_ISSUE_MULTIPLE_SHFT                                                          12
33151 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_WAIT_THRESHOLD_BMSK                                                       0xf00
33152 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_WAIT_THRESHOLD_SHFT                                                           8
33153 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_STATUS0_END_ADDR_BMSK                                                      0x7f
33154 #define HWIO_TQM_R0_STATUS_BUFFER_PARTITION_STATUS0_END_ADDR_SHFT                                                         0
33155 
33156 #define HWIO_TQM_R0_WATCHDOG_ADDR(x)                                                                             ((x) + 0x42c)
33157 #define HWIO_TQM_R0_WATCHDOG_PHYS(x)                                                                             ((x) + 0x42c)
33158 #define HWIO_TQM_R0_WATCHDOG_OFFS                                                                                (0x42c)
33159 #define HWIO_TQM_R0_WATCHDOG_RMSK                                                                                0x7fffffff
33160 #define HWIO_TQM_R0_WATCHDOG_POR                                                                                 0x00002710
33161 #define HWIO_TQM_R0_WATCHDOG_POR_RMSK                                                                            0xffffffff
33162 #define HWIO_TQM_R0_WATCHDOG_ATTR                                                                                             0x3
33163 #define HWIO_TQM_R0_WATCHDOG_IN(x)            \
33164                 in_dword(HWIO_TQM_R0_WATCHDOG_ADDR(x))
33165 #define HWIO_TQM_R0_WATCHDOG_INM(x, m)            \
33166                 in_dword_masked(HWIO_TQM_R0_WATCHDOG_ADDR(x), m)
33167 #define HWIO_TQM_R0_WATCHDOG_OUT(x, v)            \
33168                 out_dword(HWIO_TQM_R0_WATCHDOG_ADDR(x),v)
33169 #define HWIO_TQM_R0_WATCHDOG_OUTM(x,m,v) \
33170                 out_dword_masked_ns(HWIO_TQM_R0_WATCHDOG_ADDR(x),m,v,HWIO_TQM_R0_WATCHDOG_IN(x))
33171 #define HWIO_TQM_R0_WATCHDOG_STATUS_BMSK                                                                         0x7fff0000
33172 #define HWIO_TQM_R0_WATCHDOG_STATUS_SHFT                                                                                 16
33173 #define HWIO_TQM_R0_WATCHDOG_LIMIT_BMSK                                                                              0xffff
33174 #define HWIO_TQM_R0_WATCHDOG_LIMIT_SHFT                                                                                   0
33175 
33176 #define HWIO_TQM_R0_TESTBUS_CTRL_ADDR(x)                                                                         ((x) + 0x430)
33177 #define HWIO_TQM_R0_TESTBUS_CTRL_PHYS(x)                                                                         ((x) + 0x430)
33178 #define HWIO_TQM_R0_TESTBUS_CTRL_OFFS                                                                            (0x430)
33179 #define HWIO_TQM_R0_TESTBUS_CTRL_RMSK                                                                            0xffffffff
33180 #define HWIO_TQM_R0_TESTBUS_CTRL_POR                                                                             0x00000000
33181 #define HWIO_TQM_R0_TESTBUS_CTRL_POR_RMSK                                                                        0xffffffff
33182 #define HWIO_TQM_R0_TESTBUS_CTRL_ATTR                                                                                         0x3
33183 #define HWIO_TQM_R0_TESTBUS_CTRL_IN(x)            \
33184                 in_dword(HWIO_TQM_R0_TESTBUS_CTRL_ADDR(x))
33185 #define HWIO_TQM_R0_TESTBUS_CTRL_INM(x, m)            \
33186                 in_dword_masked(HWIO_TQM_R0_TESTBUS_CTRL_ADDR(x), m)
33187 #define HWIO_TQM_R0_TESTBUS_CTRL_OUT(x, v)            \
33188                 out_dword(HWIO_TQM_R0_TESTBUS_CTRL_ADDR(x),v)
33189 #define HWIO_TQM_R0_TESTBUS_CTRL_OUTM(x,m,v) \
33190                 out_dword_masked_ns(HWIO_TQM_R0_TESTBUS_CTRL_ADDR(x),m,v,HWIO_TQM_R0_TESTBUS_CTRL_IN(x))
33191 #define HWIO_TQM_R0_TESTBUS_CTRL_SELECT_TQM_BMSK                                                                 0xffffffff
33192 #define HWIO_TQM_R0_TESTBUS_CTRL_SELECT_TQM_SHFT                                                                          0
33193 
33194 #define HWIO_TQM_R0_TESTBUS_LOWER_ADDR(x)                                                                        ((x) + 0x434)
33195 #define HWIO_TQM_R0_TESTBUS_LOWER_PHYS(x)                                                                        ((x) + 0x434)
33196 #define HWIO_TQM_R0_TESTBUS_LOWER_OFFS                                                                           (0x434)
33197 #define HWIO_TQM_R0_TESTBUS_LOWER_RMSK                                                                           0xffffffff
33198 #define HWIO_TQM_R0_TESTBUS_LOWER_POR                                                                            0x00000000
33199 #define HWIO_TQM_R0_TESTBUS_LOWER_POR_RMSK                                                                       0xffffffff
33200 #define HWIO_TQM_R0_TESTBUS_LOWER_ATTR                                                                                        0x1
33201 #define HWIO_TQM_R0_TESTBUS_LOWER_IN(x)            \
33202                 in_dword(HWIO_TQM_R0_TESTBUS_LOWER_ADDR(x))
33203 #define HWIO_TQM_R0_TESTBUS_LOWER_INM(x, m)            \
33204                 in_dword_masked(HWIO_TQM_R0_TESTBUS_LOWER_ADDR(x), m)
33205 #define HWIO_TQM_R0_TESTBUS_LOWER_VALUE_BMSK                                                                     0xffffffff
33206 #define HWIO_TQM_R0_TESTBUS_LOWER_VALUE_SHFT                                                                              0
33207 
33208 #define HWIO_TQM_R0_TESTBUS_UPPER_ADDR(x)                                                                        ((x) + 0x438)
33209 #define HWIO_TQM_R0_TESTBUS_UPPER_PHYS(x)                                                                        ((x) + 0x438)
33210 #define HWIO_TQM_R0_TESTBUS_UPPER_OFFS                                                                           (0x438)
33211 #define HWIO_TQM_R0_TESTBUS_UPPER_RMSK                                                                                 0xff
33212 #define HWIO_TQM_R0_TESTBUS_UPPER_POR                                                                            0x00000000
33213 #define HWIO_TQM_R0_TESTBUS_UPPER_POR_RMSK                                                                       0xffffffff
33214 #define HWIO_TQM_R0_TESTBUS_UPPER_ATTR                                                                                        0x1
33215 #define HWIO_TQM_R0_TESTBUS_UPPER_IN(x)            \
33216                 in_dword(HWIO_TQM_R0_TESTBUS_UPPER_ADDR(x))
33217 #define HWIO_TQM_R0_TESTBUS_UPPER_INM(x, m)            \
33218                 in_dword_masked(HWIO_TQM_R0_TESTBUS_UPPER_ADDR(x), m)
33219 #define HWIO_TQM_R0_TESTBUS_UPPER_VALUE_BMSK                                                                           0xff
33220 #define HWIO_TQM_R0_TESTBUS_UPPER_VALUE_SHFT                                                                              0
33221 
33222 #define HWIO_TQM_R0_EVENTMASK_IX_0_ADDR(x)                                                                       ((x) + 0x43c)
33223 #define HWIO_TQM_R0_EVENTMASK_IX_0_PHYS(x)                                                                       ((x) + 0x43c)
33224 #define HWIO_TQM_R0_EVENTMASK_IX_0_OFFS                                                                          (0x43c)
33225 #define HWIO_TQM_R0_EVENTMASK_IX_0_RMSK                                                                          0xffffffff
33226 #define HWIO_TQM_R0_EVENTMASK_IX_0_POR                                                                           0xffffffff
33227 #define HWIO_TQM_R0_EVENTMASK_IX_0_POR_RMSK                                                                      0xffffffff
33228 #define HWIO_TQM_R0_EVENTMASK_IX_0_ATTR                                                                                       0x3
33229 #define HWIO_TQM_R0_EVENTMASK_IX_0_IN(x)            \
33230                 in_dword(HWIO_TQM_R0_EVENTMASK_IX_0_ADDR(x))
33231 #define HWIO_TQM_R0_EVENTMASK_IX_0_INM(x, m)            \
33232                 in_dword_masked(HWIO_TQM_R0_EVENTMASK_IX_0_ADDR(x), m)
33233 #define HWIO_TQM_R0_EVENTMASK_IX_0_OUT(x, v)            \
33234                 out_dword(HWIO_TQM_R0_EVENTMASK_IX_0_ADDR(x),v)
33235 #define HWIO_TQM_R0_EVENTMASK_IX_0_OUTM(x,m,v) \
33236                 out_dword_masked_ns(HWIO_TQM_R0_EVENTMASK_IX_0_ADDR(x),m,v,HWIO_TQM_R0_EVENTMASK_IX_0_IN(x))
33237 #define HWIO_TQM_R0_EVENTMASK_IX_0_MASK_BMSK                                                                     0xffffffff
33238 #define HWIO_TQM_R0_EVENTMASK_IX_0_MASK_SHFT                                                                              0
33239 
33240 #define HWIO_TQM_R0_EVENTMASK_IX_1_ADDR(x)                                                                       ((x) + 0x440)
33241 #define HWIO_TQM_R0_EVENTMASK_IX_1_PHYS(x)                                                                       ((x) + 0x440)
33242 #define HWIO_TQM_R0_EVENTMASK_IX_1_OFFS                                                                          (0x440)
33243 #define HWIO_TQM_R0_EVENTMASK_IX_1_RMSK                                                                          0xffffffff
33244 #define HWIO_TQM_R0_EVENTMASK_IX_1_POR                                                                           0xffffffff
33245 #define HWIO_TQM_R0_EVENTMASK_IX_1_POR_RMSK                                                                      0xffffffff
33246 #define HWIO_TQM_R0_EVENTMASK_IX_1_ATTR                                                                                       0x3
33247 #define HWIO_TQM_R0_EVENTMASK_IX_1_IN(x)            \
33248                 in_dword(HWIO_TQM_R0_EVENTMASK_IX_1_ADDR(x))
33249 #define HWIO_TQM_R0_EVENTMASK_IX_1_INM(x, m)            \
33250                 in_dword_masked(HWIO_TQM_R0_EVENTMASK_IX_1_ADDR(x), m)
33251 #define HWIO_TQM_R0_EVENTMASK_IX_1_OUT(x, v)            \
33252                 out_dword(HWIO_TQM_R0_EVENTMASK_IX_1_ADDR(x),v)
33253 #define HWIO_TQM_R0_EVENTMASK_IX_1_OUTM(x,m,v) \
33254                 out_dword_masked_ns(HWIO_TQM_R0_EVENTMASK_IX_1_ADDR(x),m,v,HWIO_TQM_R0_EVENTMASK_IX_1_IN(x))
33255 #define HWIO_TQM_R0_EVENTMASK_IX_1_MASK_BMSK                                                                     0xffffffff
33256 #define HWIO_TQM_R0_EVENTMASK_IX_1_MASK_SHFT                                                                              0
33257 
33258 #define HWIO_TQM_R0_EVENTMASK_IX_2_ADDR(x)                                                                       ((x) + 0x444)
33259 #define HWIO_TQM_R0_EVENTMASK_IX_2_PHYS(x)                                                                       ((x) + 0x444)
33260 #define HWIO_TQM_R0_EVENTMASK_IX_2_OFFS                                                                          (0x444)
33261 #define HWIO_TQM_R0_EVENTMASK_IX_2_RMSK                                                                          0xffffffff
33262 #define HWIO_TQM_R0_EVENTMASK_IX_2_POR                                                                           0xffffffff
33263 #define HWIO_TQM_R0_EVENTMASK_IX_2_POR_RMSK                                                                      0xffffffff
33264 #define HWIO_TQM_R0_EVENTMASK_IX_2_ATTR                                                                                       0x3
33265 #define HWIO_TQM_R0_EVENTMASK_IX_2_IN(x)            \
33266                 in_dword(HWIO_TQM_R0_EVENTMASK_IX_2_ADDR(x))
33267 #define HWIO_TQM_R0_EVENTMASK_IX_2_INM(x, m)            \
33268                 in_dword_masked(HWIO_TQM_R0_EVENTMASK_IX_2_ADDR(x), m)
33269 #define HWIO_TQM_R0_EVENTMASK_IX_2_OUT(x, v)            \
33270                 out_dword(HWIO_TQM_R0_EVENTMASK_IX_2_ADDR(x),v)
33271 #define HWIO_TQM_R0_EVENTMASK_IX_2_OUTM(x,m,v) \
33272                 out_dword_masked_ns(HWIO_TQM_R0_EVENTMASK_IX_2_ADDR(x),m,v,HWIO_TQM_R0_EVENTMASK_IX_2_IN(x))
33273 #define HWIO_TQM_R0_EVENTMASK_IX_2_MASK_BMSK                                                                     0xffffffff
33274 #define HWIO_TQM_R0_EVENTMASK_IX_2_MASK_SHFT                                                                              0
33275 
33276 #define HWIO_TQM_R0_EVENTMASK_IX_3_ADDR(x)                                                                       ((x) + 0x448)
33277 #define HWIO_TQM_R0_EVENTMASK_IX_3_PHYS(x)                                                                       ((x) + 0x448)
33278 #define HWIO_TQM_R0_EVENTMASK_IX_3_OFFS                                                                          (0x448)
33279 #define HWIO_TQM_R0_EVENTMASK_IX_3_RMSK                                                                          0xffffffff
33280 #define HWIO_TQM_R0_EVENTMASK_IX_3_POR                                                                           0xffffffff
33281 #define HWIO_TQM_R0_EVENTMASK_IX_3_POR_RMSK                                                                      0xffffffff
33282 #define HWIO_TQM_R0_EVENTMASK_IX_3_ATTR                                                                                       0x3
33283 #define HWIO_TQM_R0_EVENTMASK_IX_3_IN(x)            \
33284                 in_dword(HWIO_TQM_R0_EVENTMASK_IX_3_ADDR(x))
33285 #define HWIO_TQM_R0_EVENTMASK_IX_3_INM(x, m)            \
33286                 in_dword_masked(HWIO_TQM_R0_EVENTMASK_IX_3_ADDR(x), m)
33287 #define HWIO_TQM_R0_EVENTMASK_IX_3_OUT(x, v)            \
33288                 out_dword(HWIO_TQM_R0_EVENTMASK_IX_3_ADDR(x),v)
33289 #define HWIO_TQM_R0_EVENTMASK_IX_3_OUTM(x,m,v) \
33290                 out_dword_masked_ns(HWIO_TQM_R0_EVENTMASK_IX_3_ADDR(x),m,v,HWIO_TQM_R0_EVENTMASK_IX_3_IN(x))
33291 #define HWIO_TQM_R0_EVENTMASK_IX_3_MASK_BMSK                                                                     0xffffffff
33292 #define HWIO_TQM_R0_EVENTMASK_IX_3_MASK_SHFT                                                                              0
33293 
33294 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                                            ((x) + 0x44c)
33295 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                                            ((x) + 0x44c)
33296 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                                               (0x44c)
33297 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                                               0xffffffff
33298 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_POR                                                                0x7ffe0002
33299 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                                           0xffffffff
33300 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                                            0x3
33301 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
33302                 in_dword(HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
33303 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
33304                 in_dword_masked(HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
33305 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
33306                 out_dword(HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
33307 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
33308                 out_dword_masked_ns(HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
33309 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                                             0xfffe0000
33310 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                                     17
33311 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                                              0x1fffc
33312 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                                                    2
33313 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                                           0x2
33314 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                                             1
33315 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                                            0x1
33316 #define HWIO_TQM_R0_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                                              0
33317 
33318 #define HWIO_TQM_R0_END_OF_TEST_CHECK_ADDR(x)                                                                    ((x) + 0x450)
33319 #define HWIO_TQM_R0_END_OF_TEST_CHECK_PHYS(x)                                                                    ((x) + 0x450)
33320 #define HWIO_TQM_R0_END_OF_TEST_CHECK_OFFS                                                                       (0x450)
33321 #define HWIO_TQM_R0_END_OF_TEST_CHECK_RMSK                                                                              0x1
33322 #define HWIO_TQM_R0_END_OF_TEST_CHECK_POR                                                                        0x00000000
33323 #define HWIO_TQM_R0_END_OF_TEST_CHECK_POR_RMSK                                                                   0xffffffff
33324 #define HWIO_TQM_R0_END_OF_TEST_CHECK_ATTR                                                                                    0x3
33325 #define HWIO_TQM_R0_END_OF_TEST_CHECK_IN(x)            \
33326                 in_dword(HWIO_TQM_R0_END_OF_TEST_CHECK_ADDR(x))
33327 #define HWIO_TQM_R0_END_OF_TEST_CHECK_INM(x, m)            \
33328                 in_dword_masked(HWIO_TQM_R0_END_OF_TEST_CHECK_ADDR(x), m)
33329 #define HWIO_TQM_R0_END_OF_TEST_CHECK_OUT(x, v)            \
33330                 out_dword(HWIO_TQM_R0_END_OF_TEST_CHECK_ADDR(x),v)
33331 #define HWIO_TQM_R0_END_OF_TEST_CHECK_OUTM(x,m,v) \
33332                 out_dword_masked_ns(HWIO_TQM_R0_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_TQM_R0_END_OF_TEST_CHECK_IN(x))
33333 #define HWIO_TQM_R0_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                                       0x1
33334 #define HWIO_TQM_R0_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                         0
33335 
33336 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_ADDR(x)                                                                 ((x) + 0x454)
33337 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_PHYS(x)                                                                 ((x) + 0x454)
33338 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_OFFS                                                                    (0x454)
33339 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_RMSK                                                                       0x1ffff
33340 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_POR                                                                     0x00000000
33341 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_POR_RMSK                                                                0xffffffff
33342 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_ATTR                                                                                 0x1
33343 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_IN(x)            \
33344                 in_dword(HWIO_TQM_R0_INVALID_APB_ACC_ADDR_ADDR(x))
33345 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_INM(x, m)            \
33346                 in_dword_masked(HWIO_TQM_R0_INVALID_APB_ACC_ADDR_ADDR(x), m)
33347 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_VALUE_BMSK                                                                 0x1ffff
33348 #define HWIO_TQM_R0_INVALID_APB_ACC_ADDR_VALUE_SHFT                                                                       0
33349 
33350 #define HWIO_TQM_R0_SM_STATES_IX0_ADDR(x)                                                                        ((x) + 0x458)
33351 #define HWIO_TQM_R0_SM_STATES_IX0_PHYS(x)                                                                        ((x) + 0x458)
33352 #define HWIO_TQM_R0_SM_STATES_IX0_OFFS                                                                           (0x458)
33353 #define HWIO_TQM_R0_SM_STATES_IX0_RMSK                                                                           0x3fffffff
33354 #define HWIO_TQM_R0_SM_STATES_IX0_POR                                                                            0x00000000
33355 #define HWIO_TQM_R0_SM_STATES_IX0_POR_RMSK                                                                       0xffffffff
33356 #define HWIO_TQM_R0_SM_STATES_IX0_ATTR                                                                                        0x1
33357 #define HWIO_TQM_R0_SM_STATES_IX0_IN(x)            \
33358                 in_dword(HWIO_TQM_R0_SM_STATES_IX0_ADDR(x))
33359 #define HWIO_TQM_R0_SM_STATES_IX0_INM(x, m)            \
33360                 in_dword_masked(HWIO_TQM_R0_SM_STATES_IX0_ADDR(x), m)
33361 #define HWIO_TQM_R0_SM_STATES_IX0_GET_QUEUE_STATS_SM_BMSK                                                        0x3e000000
33362 #define HWIO_TQM_R0_SM_STATES_IX0_GET_QUEUE_STATS_SM_SHFT                                                                25
33363 #define HWIO_TQM_R0_SM_STATES_IX0_GET_MPDU_HEAD_INFO_SM_BMSK                                                      0x1e00000
33364 #define HWIO_TQM_R0_SM_STATES_IX0_GET_MPDU_HEAD_INFO_SM_SHFT                                                             21
33365 #define HWIO_TQM_R0_SM_STATES_IX0_FLUSH_AND_UNBLOCK_CACHE_SM_BMSK                                                  0x180000
33366 #define HWIO_TQM_R0_SM_STATES_IX0_FLUSH_AND_UNBLOCK_CACHE_SM_SHFT                                                        19
33367 #define HWIO_TQM_R0_SM_STATES_IX0_ADD_MPDU_LINK_SM_BMSK                                                             0x78000
33368 #define HWIO_TQM_R0_SM_STATES_IX0_ADD_MPDU_LINK_SM_SHFT                                                                  15
33369 #define HWIO_TQM_R0_SM_STATES_IX0_CREATE_MPDU_SM_BMSK                                                                0x7c00
33370 #define HWIO_TQM_R0_SM_STATES_IX0_CREATE_MPDU_SM_SHFT                                                                    10
33371 #define HWIO_TQM_R0_SM_STATES_IX0_GEN_MPDU_SM_BMSK                                                                    0x3e0
33372 #define HWIO_TQM_R0_SM_STATES_IX0_GEN_MPDU_SM_SHFT                                                                        5
33373 #define HWIO_TQM_R0_SM_STATES_IX0_ADD_MSDU_SM_BMSK                                                                     0x1f
33374 #define HWIO_TQM_R0_SM_STATES_IX0_ADD_MSDU_SM_SHFT                                                                        0
33375 
33376 #define HWIO_TQM_R0_SM_STATES_IX1_ADDR(x)                                                                        ((x) + 0x45c)
33377 #define HWIO_TQM_R0_SM_STATES_IX1_PHYS(x)                                                                        ((x) + 0x45c)
33378 #define HWIO_TQM_R0_SM_STATES_IX1_OFFS                                                                           (0x45c)
33379 #define HWIO_TQM_R0_SM_STATES_IX1_RMSK                                                                           0xffffffff
33380 #define HWIO_TQM_R0_SM_STATES_IX1_POR                                                                            0x00000000
33381 #define HWIO_TQM_R0_SM_STATES_IX1_POR_RMSK                                                                       0xffffffff
33382 #define HWIO_TQM_R0_SM_STATES_IX1_ATTR                                                                                        0x1
33383 #define HWIO_TQM_R0_SM_STATES_IX1_IN(x)            \
33384                 in_dword(HWIO_TQM_R0_SM_STATES_IX1_ADDR(x))
33385 #define HWIO_TQM_R0_SM_STATES_IX1_INM(x, m)            \
33386                 in_dword_masked(HWIO_TQM_R0_SM_STATES_IX1_ADDR(x), m)
33387 #define HWIO_TQM_R0_SM_STATES_IX1_ARB_STATUS_BLK1_SM_BMSK                                                        0xc0000000
33388 #define HWIO_TQM_R0_SM_STATES_IX1_ARB_STATUS_BLK1_SM_SHFT                                                                30
33389 #define HWIO_TQM_R0_SM_STATES_IX1_ARB_STATUS_BLK0_SM_BMSK                                                        0x30000000
33390 #define HWIO_TQM_R0_SM_STATES_IX1_ARB_STATUS_BLK0_SM_SHFT                                                                28
33391 #define HWIO_TQM_R0_SM_STATES_IX1_UPDATE_TX_MPDU_COUNT_SM_BMSK                                                    0xf800000
33392 #define HWIO_TQM_R0_SM_STATES_IX1_UPDATE_TX_MPDU_COUNT_SM_SHFT                                                           23
33393 #define HWIO_TQM_R0_SM_STATES_IX1_REM_MSDU_SM_BMSK                                                                 0x7c0000
33394 #define HWIO_TQM_R0_SM_STATES_IX1_REM_MSDU_SM_SHFT                                                                       18
33395 #define HWIO_TQM_R0_SM_STATES_IX1_REM_MPDU_SM_BMSK                                                                  0x3f000
33396 #define HWIO_TQM_R0_SM_STATES_IX1_REM_MPDU_SM_SHFT                                                                       12
33397 #define HWIO_TQM_R0_SM_STATES_IX1_WRITE_CMD_SM_BMSK                                                                   0xe00
33398 #define HWIO_TQM_R0_SM_STATES_IX1_WRITE_CMD_SM_SHFT                                                                       9
33399 #define HWIO_TQM_R0_SM_STATES_IX1_LIST_MPDU_MAIN_SM_BMSK                                                              0x1f0
33400 #define HWIO_TQM_R0_SM_STATES_IX1_LIST_MPDU_MAIN_SM_SHFT                                                                  4
33401 #define HWIO_TQM_R0_SM_STATES_IX1_LIST_TLV_SM_BMSK                                                                      0xf
33402 #define HWIO_TQM_R0_SM_STATES_IX1_LIST_TLV_SM_SHFT                                                                        0
33403 
33404 #define HWIO_TQM_R0_SM_STATES_IX2_ADDR(x)                                                                        ((x) + 0x460)
33405 #define HWIO_TQM_R0_SM_STATES_IX2_PHYS(x)                                                                        ((x) + 0x460)
33406 #define HWIO_TQM_R0_SM_STATES_IX2_OFFS                                                                           (0x460)
33407 #define HWIO_TQM_R0_SM_STATES_IX2_RMSK                                                                           0xffffffff
33408 #define HWIO_TQM_R0_SM_STATES_IX2_POR                                                                            0x00000000
33409 #define HWIO_TQM_R0_SM_STATES_IX2_POR_RMSK                                                                       0xffffffff
33410 #define HWIO_TQM_R0_SM_STATES_IX2_ATTR                                                                                        0x1
33411 #define HWIO_TQM_R0_SM_STATES_IX2_IN(x)            \
33412                 in_dword(HWIO_TQM_R0_SM_STATES_IX2_ADDR(x))
33413 #define HWIO_TQM_R0_SM_STATES_IX2_INM(x, m)            \
33414                 in_dword_masked(HWIO_TQM_R0_SM_STATES_IX2_ADDR(x), m)
33415 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_ASYNC_SM_BMSK                                                              0x80000000
33416 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_ASYNC_SM_SHFT                                                                      31
33417 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_MSDU_ENT_SM_BMSK                                                           0x70000000
33418 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_MSDU_ENT_SM_SHFT                                                                   28
33419 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_SW_CMD_SM_BMSK                                                              0xf000000
33420 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_SW_CMD_SM_SHFT                                                                     24
33421 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_HWSCH_CMD_SM_BMSK                                                            0xf00000
33422 #define HWIO_TQM_R0_SM_STATES_IX2_ARB_HWSCH_CMD_SM_SHFT                                                                  20
33423 #define HWIO_TQM_R0_SM_STATES_IX2_PREFETCH_READ_SM_BMSK                                                             0xc0000
33424 #define HWIO_TQM_R0_SM_STATES_IX2_PREFETCH_READ_SM_SHFT                                                                  18
33425 #define HWIO_TQM_R0_SM_STATES_IX2_PREFETCH_SM_BMSK                                                                  0x3ffff
33426 #define HWIO_TQM_R0_SM_STATES_IX2_PREFETCH_SM_SHFT                                                                        0
33427 
33428 #define HWIO_TQM_R0_SM_STATES_IX3_ADDR(x)                                                                        ((x) + 0x464)
33429 #define HWIO_TQM_R0_SM_STATES_IX3_PHYS(x)                                                                        ((x) + 0x464)
33430 #define HWIO_TQM_R0_SM_STATES_IX3_OFFS                                                                           (0x464)
33431 #define HWIO_TQM_R0_SM_STATES_IX3_RMSK                                                                            0xfffffff
33432 #define HWIO_TQM_R0_SM_STATES_IX3_POR                                                                            0x00000000
33433 #define HWIO_TQM_R0_SM_STATES_IX3_POR_RMSK                                                                       0xffffffff
33434 #define HWIO_TQM_R0_SM_STATES_IX3_ATTR                                                                                        0x1
33435 #define HWIO_TQM_R0_SM_STATES_IX3_IN(x)            \
33436                 in_dword(HWIO_TQM_R0_SM_STATES_IX3_ADDR(x))
33437 #define HWIO_TQM_R0_SM_STATES_IX3_INM(x, m)            \
33438                 in_dword_masked(HWIO_TQM_R0_SM_STATES_IX3_ADDR(x), m)
33439 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT4_SM_STATE_BMSK                                                      0xc000000
33440 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT4_SM_STATE_SHFT                                                             26
33441 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT3_SM_STATE_BMSK                                                      0x3000000
33442 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT3_SM_STATE_SHFT                                                             24
33443 #define HWIO_TQM_R0_SM_STATES_IX3_PREFETCH_SM_BMSK                                                                 0xff0000
33444 #define HWIO_TQM_R0_SM_STATES_IX3_PREFETCH_SM_SHFT                                                                       16
33445 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT2_SM_STATE_BMSK                                                         0xc000
33446 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT2_SM_STATE_SHFT                                                             14
33447 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT1_SM_STATE_BMSK                                                         0x3000
33448 #define HWIO_TQM_R0_SM_STATES_IX3_TQM2TQM_OUT1_SM_STATE_SHFT                                                             12
33449 #define HWIO_TQM_R0_SM_STATES_IX3_UPDATE_QUEUE_DESC_SM_BMSK                                                           0xf80
33450 #define HWIO_TQM_R0_SM_STATES_IX3_UPDATE_QUEUE_DESC_SM_SHFT                                                               7
33451 #define HWIO_TQM_R0_SM_STATES_IX3_AXI_TO_TLV_SM_BMSK                                                                   0x60
33452 #define HWIO_TQM_R0_SM_STATES_IX3_AXI_TO_TLV_SM_SHFT                                                                      5
33453 #define HWIO_TQM_R0_SM_STATES_IX3_LIST_TLV_STATE_BMSK                                                                  0x1c
33454 #define HWIO_TQM_R0_SM_STATES_IX3_LIST_TLV_STATE_SHFT                                                                     2
33455 #define HWIO_TQM_R0_SM_STATES_IX3_DATA_ALIGN_SM_BMSK                                                                    0x3
33456 #define HWIO_TQM_R0_SM_STATES_IX3_DATA_ALIGN_SM_SHFT                                                                      0
33457 
33458 #define HWIO_TQM_R0_MISC_CFG_ADDR(x)                                                                             ((x) + 0x468)
33459 #define HWIO_TQM_R0_MISC_CFG_PHYS(x)                                                                             ((x) + 0x468)
33460 #define HWIO_TQM_R0_MISC_CFG_OFFS                                                                                (0x468)
33461 #define HWIO_TQM_R0_MISC_CFG_RMSK                                                                                0xffdfefff
33462 #define HWIO_TQM_R0_MISC_CFG_POR                                                                                 0x9a576fe0
33463 #define HWIO_TQM_R0_MISC_CFG_POR_RMSK                                                                            0xffffffff
33464 #define HWIO_TQM_R0_MISC_CFG_ATTR                                                                                             0x3
33465 #define HWIO_TQM_R0_MISC_CFG_IN(x)            \
33466                 in_dword(HWIO_TQM_R0_MISC_CFG_ADDR(x))
33467 #define HWIO_TQM_R0_MISC_CFG_INM(x, m)            \
33468                 in_dword_masked(HWIO_TQM_R0_MISC_CFG_ADDR(x), m)
33469 #define HWIO_TQM_R0_MISC_CFG_OUT(x, v)            \
33470                 out_dword(HWIO_TQM_R0_MISC_CFG_ADDR(x),v)
33471 #define HWIO_TQM_R0_MISC_CFG_OUTM(x,m,v) \
33472                 out_dword_masked_ns(HWIO_TQM_R0_MISC_CFG_ADDR(x),m,v,HWIO_TQM_R0_MISC_CFG_IN(x))
33473 #define HWIO_TQM_R0_MISC_CFG_ENABLE_ROUTING_CHECKS_BMSK                                                          0x80000000
33474 #define HWIO_TQM_R0_MISC_CFG_ENABLE_ROUTING_CHECKS_SHFT                                                                  31
33475 #define HWIO_TQM_R0_MISC_CFG_DISABLE_LINK_STARVATION_WAIT_BMSK                                                   0x40000000
33476 #define HWIO_TQM_R0_MISC_CFG_DISABLE_LINK_STARVATION_WAIT_SHFT                                                           30
33477 #define HWIO_TQM_R0_MISC_CFG_DISABLE_STATUS_FOR_INVALID_FLOW_BMSK                                                0x20000000
33478 #define HWIO_TQM_R0_MISC_CFG_DISABLE_STATUS_FOR_INVALID_FLOW_SHFT                                                        29
33479 #define HWIO_TQM_R0_MISC_CFG_ENB_ACKED_MPDU_QUEUE_OVERVIEW_BMSK                                                  0x10000000
33480 #define HWIO_TQM_R0_MISC_CFG_ENB_ACKED_MPDU_QUEUE_OVERVIEW_SHFT                                                          28
33481 #define HWIO_TQM_R0_MISC_CFG_ENABLE_TLV_FILTER_BMSK                                                               0x8000000
33482 #define HWIO_TQM_R0_MISC_CFG_ENABLE_TLV_FILTER_SHFT                                                                      27
33483 #define HWIO_TQM_R0_MISC_CFG_SEND_MSI_AFTER_IDLE_RESP_BMSK                                                        0x4000000
33484 #define HWIO_TQM_R0_MISC_CFG_SEND_MSI_AFTER_IDLE_RESP_SHFT                                                               26
33485 #define HWIO_TQM_R0_MISC_CFG_FILTER_INVALID_ADDRESS_IN_COMMANDS_BMSK                                              0x2000000
33486 #define HWIO_TQM_R0_MISC_CFG_FILTER_INVALID_ADDRESS_IN_COMMANDS_SHFT                                                     25
33487 #define HWIO_TQM_R0_MISC_CFG_STATUS1_WRITE_POSTED_BMSK                                                            0x1000000
33488 #define HWIO_TQM_R0_MISC_CFG_STATUS1_WRITE_POSTED_SHFT                                                                   24
33489 #define HWIO_TQM_R0_MISC_CFG_STATUS_WRITE_POSTED_BMSK                                                              0x800000
33490 #define HWIO_TQM_R0_MISC_CFG_STATUS_WRITE_POSTED_SHFT                                                                    23
33491 #define HWIO_TQM_R0_MISC_CFG_UPDATE_FW2TQM_TP_AT_8W_BOUNDARY_BMSK                                                  0x400000
33492 #define HWIO_TQM_R0_MISC_CFG_UPDATE_FW2TQM_TP_AT_8W_BOUNDARY_SHFT                                                        22
33493 #define HWIO_TQM_R0_MISC_CFG_UPDATE_TCL2TQM_TP_AT_8W_BOUNDARY_BMSK                                                 0x100000
33494 #define HWIO_TQM_R0_MISC_CFG_UPDATE_TCL2TQM_TP_AT_8W_BOUNDARY_SHFT                                                       20
33495 #define HWIO_TQM_R0_MISC_CFG_ENABLE_FILTER_GEN_MPDU_EMPTY_STATUS_BMSK                                               0x80000
33496 #define HWIO_TQM_R0_MISC_CFG_ENABLE_FILTER_GEN_MPDU_EMPTY_STATUS_SHFT                                                    19
33497 #define HWIO_TQM_R0_MISC_CFG_ENABLE_INVALIDATE_CACHE_FOR_INVALID_DESC_BMSK                                          0x40000
33498 #define HWIO_TQM_R0_MISC_CFG_ENABLE_INVALIDATE_CACHE_FOR_INVALID_DESC_SHFT                                               18
33499 #define HWIO_TQM_R0_MISC_CFG_ENABLE_UPDATE_TX_COUNT_DURING_FLUSH_BMSK                                               0x20000
33500 #define HWIO_TQM_R0_MISC_CFG_ENABLE_UPDATE_TX_COUNT_DURING_FLUSH_SHFT                                                    17
33501 #define HWIO_TQM_R0_MISC_CFG_ENABLE_BA_PROC_DURING_FLUSH_BMSK                                                       0x10000
33502 #define HWIO_TQM_R0_MISC_CFG_ENABLE_BA_PROC_DURING_FLUSH_SHFT                                                            16
33503 #define HWIO_TQM_R0_MISC_CFG_WRITE_CMD_SWAP_BIT_BMSK                                                                 0x8000
33504 #define HWIO_TQM_R0_MISC_CFG_WRITE_CMD_SWAP_BIT_SHFT                                                                     15
33505 #define HWIO_TQM_R0_MISC_CFG_WRITE_CMD_POSTED_BMSK                                                                   0x4000
33506 #define HWIO_TQM_R0_MISC_CFG_WRITE_CMD_POSTED_SHFT                                                                       14
33507 #define HWIO_TQM_R0_MISC_CFG_DESC_PTR_RELEASE_POSTED_BMSK                                                            0x2000
33508 #define HWIO_TQM_R0_MISC_CFG_DESC_PTR_RELEASE_POSTED_SHFT                                                                13
33509 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_REM_MSDU_BMSK                                                               0x800
33510 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_REM_MSDU_SHFT                                                                  11
33511 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_LIST_MPDU_BMSK                                                              0x400
33512 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_LIST_MPDU_SHFT                                                                 10
33513 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_GEN_MPDU_BMSK                                                               0x200
33514 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_GEN_MPDU_SHFT                                                                   9
33515 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_REM_MPDU_BMSK                                                               0x100
33516 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_REM_MPDU_SHFT                                                                   8
33517 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_ACKED_MPDU_BMSK                                                              0x80
33518 #define HWIO_TQM_R0_MISC_CFG_FW_TX_NOTIFY_ACKED_MPDU_SHFT                                                                 7
33519 #define HWIO_TQM_R0_MISC_CFG_FORCE_TO_REPORT_STATUS_BMSK                                                               0x40
33520 #define HWIO_TQM_R0_MISC_CFG_FORCE_TO_REPORT_STATUS_SHFT                                                                  6
33521 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_POSTED_BMSK                                                                     0x20
33522 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_POSTED_SHFT                                                                        5
33523 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_SWAP_BIT_BMSK                                                                   0x10
33524 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_SWAP_BIT_SHFT                                                                      4
33525 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_SECURITY_BIT_BMSK                                                                0x8
33526 #define HWIO_TQM_R0_MISC_CFG_LIST_MPDU_SECURITY_BIT_SHFT                                                                  3
33527 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_POSTED_BMSK                                                                       0x4
33528 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_POSTED_SHFT                                                                         2
33529 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_SWAP_BIT_BMSK                                                                     0x2
33530 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_SWAP_BIT_SHFT                                                                       1
33531 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_SECURITY_BIT_BMSK                                                                 0x1
33532 #define HWIO_TQM_R0_MISC_CFG_GEN_MPDU_SECURITY_BIT_SHFT                                                                   0
33533 
33534 #define HWIO_TQM_R0_MISC_CFG_1_ADDR(x)                                                                           ((x) + 0x46c)
33535 #define HWIO_TQM_R0_MISC_CFG_1_PHYS(x)                                                                           ((x) + 0x46c)
33536 #define HWIO_TQM_R0_MISC_CFG_1_OFFS                                                                              (0x46c)
33537 #define HWIO_TQM_R0_MISC_CFG_1_RMSK                                                                                  0xffff
33538 #define HWIO_TQM_R0_MISC_CFG_1_POR                                                                               0x00001040
33539 #define HWIO_TQM_R0_MISC_CFG_1_POR_RMSK                                                                          0xffffffff
33540 #define HWIO_TQM_R0_MISC_CFG_1_ATTR                                                                                           0x3
33541 #define HWIO_TQM_R0_MISC_CFG_1_IN(x)            \
33542                 in_dword(HWIO_TQM_R0_MISC_CFG_1_ADDR(x))
33543 #define HWIO_TQM_R0_MISC_CFG_1_INM(x, m)            \
33544                 in_dword_masked(HWIO_TQM_R0_MISC_CFG_1_ADDR(x), m)
33545 #define HWIO_TQM_R0_MISC_CFG_1_OUT(x, v)            \
33546                 out_dword(HWIO_TQM_R0_MISC_CFG_1_ADDR(x),v)
33547 #define HWIO_TQM_R0_MISC_CFG_1_OUTM(x,m,v) \
33548                 out_dword_masked_ns(HWIO_TQM_R0_MISC_CFG_1_ADDR(x),m,v,HWIO_TQM_R0_MISC_CFG_1_IN(x))
33549 #define HWIO_TQM_R0_MISC_CFG_1_ENABLE_STATUS_TO_CHIP4_FROM_QUEUE_HEAD_BMSK                                           0x8000
33550 #define HWIO_TQM_R0_MISC_CFG_1_ENABLE_STATUS_TO_CHIP4_FROM_QUEUE_HEAD_SHFT                                               15
33551 #define HWIO_TQM_R0_MISC_CFG_1_ENABLE_TIME_BASED_LISTING_FOR_MLO_BMSK                                                0x4000
33552 #define HWIO_TQM_R0_MISC_CFG_1_ENABLE_TIME_BASED_LISTING_FOR_MLO_SHFT                                                    14
33553 #define HWIO_TQM_R0_MISC_CFG_1_BYPASS_MLO_FILTER_BMSK                                                                0x2000
33554 #define HWIO_TQM_R0_MISC_CFG_1_BYPASS_MLO_FILTER_SHFT                                                                    13
33555 #define HWIO_TQM_R0_MISC_CFG_1_BYPASS_NON_MLO_FILTER_BMSK                                                            0x1000
33556 #define HWIO_TQM_R0_MISC_CFG_1_BYPASS_NON_MLO_FILTER_SHFT                                                                12
33557 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_MLO_PDG_UPDATE_TX_COUNT_CMD_BMSK                                               0x800
33558 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_MLO_PDG_UPDATE_TX_COUNT_CMD_SHFT                                                  11
33559 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_MLO_OWNER_BASED_ACK_PROCESS_BMSK                                               0x400
33560 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_MLO_OWNER_BASED_ACK_PROCESS_SHFT                                                  10
33561 #define HWIO_TQM_R0_MISC_CFG_1_ENB_TQM2TQM_GEN_MPDUS_BMSK                                                             0x200
33562 #define HWIO_TQM_R0_MISC_CFG_1_ENB_TQM2TQM_GEN_MPDUS_SHFT                                                                 9
33563 #define HWIO_TQM_R0_MISC_CFG_1_ENB_MLO_FRAGMENTATION_BMSK                                                             0x100
33564 #define HWIO_TQM_R0_MISC_CFG_1_ENB_MLO_FRAGMENTATION_SHFT                                                                 8
33565 #define HWIO_TQM_R0_MISC_CFG_1_ENB_SESSION_ID_BMSK                                                                     0x80
33566 #define HWIO_TQM_R0_MISC_CFG_1_ENB_SESSION_ID_SHFT                                                                        7
33567 #define HWIO_TQM_R0_MISC_CFG_1_ENB_OWNER_CHECK_BMSK                                                                    0x40
33568 #define HWIO_TQM_R0_MISC_CFG_1_ENB_OWNER_CHECK_SHFT                                                                       6
33569 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_DROP_COUNT_UPDATES_FOR_MULTICAST_BMSK                                           0x20
33570 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_DROP_COUNT_UPDATES_FOR_MULTICAST_SHFT                                              5
33571 #define HWIO_TQM_R0_MISC_CFG_1_UNMASK_EVENT_BUS_POT_BMSK                                                               0x10
33572 #define HWIO_TQM_R0_MISC_CFG_1_UNMASK_EVENT_BUS_POT_SHFT                                                                  4
33573 #define HWIO_TQM_R0_MISC_CFG_1_ALLOW_REGISTER_FLUSH_ACK_BMSK                                                            0x8
33574 #define HWIO_TQM_R0_MISC_CFG_1_ALLOW_REGISTER_FLUSH_ACK_SHFT                                                              3
33575 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_SINGLE_FLOW_CONCURRENCY_BMSK                                                     0x4
33576 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_SINGLE_FLOW_CONCURRENCY_SHFT                                                       2
33577 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_UPDATE_REQUIREMENT_CHECK_BMSK                                                    0x2
33578 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_UPDATE_REQUIREMENT_CHECK_SHFT                                                      1
33579 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_PREFETCH_FIX_BMSK                                                                0x1
33580 #define HWIO_TQM_R0_MISC_CFG_1_DISABLE_PREFETCH_FIX_SHFT                                                                  0
33581 
33582 #define HWIO_TQM_R0_CLKGATE_CTRL_ADDR(x)                                                                         ((x) + 0x470)
33583 #define HWIO_TQM_R0_CLKGATE_CTRL_PHYS(x)                                                                         ((x) + 0x470)
33584 #define HWIO_TQM_R0_CLKGATE_CTRL_OFFS                                                                            (0x470)
33585 #define HWIO_TQM_R0_CLKGATE_CTRL_RMSK                                                                            0xdfffffff
33586 #define HWIO_TQM_R0_CLKGATE_CTRL_POR                                                                             0x00000000
33587 #define HWIO_TQM_R0_CLKGATE_CTRL_POR_RMSK                                                                        0xffffffff
33588 #define HWIO_TQM_R0_CLKGATE_CTRL_ATTR                                                                                         0x3
33589 #define HWIO_TQM_R0_CLKGATE_CTRL_IN(x)            \
33590                 in_dword(HWIO_TQM_R0_CLKGATE_CTRL_ADDR(x))
33591 #define HWIO_TQM_R0_CLKGATE_CTRL_INM(x, m)            \
33592                 in_dword_masked(HWIO_TQM_R0_CLKGATE_CTRL_ADDR(x), m)
33593 #define HWIO_TQM_R0_CLKGATE_CTRL_OUT(x, v)            \
33594                 out_dword(HWIO_TQM_R0_CLKGATE_CTRL_ADDR(x),v)
33595 #define HWIO_TQM_R0_CLKGATE_CTRL_OUTM(x,m,v) \
33596                 out_dword_masked_ns(HWIO_TQM_R0_CLKGATE_CTRL_ADDR(x),m,v,HWIO_TQM_R0_CLKGATE_CTRL_IN(x))
33597 #define HWIO_TQM_R0_CLKGATE_CTRL_CLOCK_ENS_EXTEND_BMSK                                                           0x80000000
33598 #define HWIO_TQM_R0_CLKGATE_CTRL_CLOCK_ENS_EXTEND_SHFT                                                                   31
33599 #define HWIO_TQM_R0_CLKGATE_CTRL_CLK_GATE_DISABLE_APB_BMSK                                                       0x40000000
33600 #define HWIO_TQM_R0_CLKGATE_CTRL_CLK_GATE_DISABLE_APB_SHFT                                                               30
33601 #define HWIO_TQM_R0_CLKGATE_CTRL_COMMON_LOGIC_DESC_DISABLE_BMSK                                                  0x10000000
33602 #define HWIO_TQM_R0_CLKGATE_CTRL_COMMON_LOGIC_DESC_DISABLE_SHFT                                                          28
33603 #define HWIO_TQM_R0_CLKGATE_CTRL_HWSCH_TX_TLV2_DISABLE_BMSK                                                       0x8000000
33604 #define HWIO_TQM_R0_CLKGATE_CTRL_HWSCH_TX_TLV2_DISABLE_SHFT                                                              27
33605 #define HWIO_TQM_R0_CLKGATE_CTRL_HWSCH_TX_TLV1_DISABLE_BMSK                                                       0x4000000
33606 #define HWIO_TQM_R0_CLKGATE_CTRL_HWSCH_TX_TLV1_DISABLE_SHFT                                                              26
33607 #define HWIO_TQM_R0_CLKGATE_CTRL_DESC_REL_RING_DISABLE_BMSK                                                       0x2000000
33608 #define HWIO_TQM_R0_CLKGATE_CTRL_DESC_REL_RING_DISABLE_SHFT                                                              25
33609 #define HWIO_TQM_R0_CLKGATE_CTRL_STATUS1_RING_DISABLE_BMSK                                                        0x1000000
33610 #define HWIO_TQM_R0_CLKGATE_CTRL_STATUS1_RING_DISABLE_SHFT                                                               24
33611 #define HWIO_TQM_R0_CLKGATE_CTRL_STATUS_RING_DISABLE_BMSK                                                          0x800000
33612 #define HWIO_TQM_R0_CLKGATE_CTRL_STATUS_RING_DISABLE_SHFT                                                                23
33613 #define HWIO_TQM_R0_CLKGATE_CTRL_DESC_PTR_RING_DISABLE_BMSK                                                        0x400000
33614 #define HWIO_TQM_R0_CLKGATE_CTRL_DESC_PTR_RING_DISABLE_SHFT                                                              22
33615 #define HWIO_TQM_R0_CLKGATE_CTRL_SW_CMD1_RING_DISABLE_BMSK                                                         0x200000
33616 #define HWIO_TQM_R0_CLKGATE_CTRL_SW_CMD1_RING_DISABLE_SHFT                                                               21
33617 #define HWIO_TQM_R0_CLKGATE_CTRL_SW_CMD_RING_DISABLE_BMSK                                                          0x100000
33618 #define HWIO_TQM_R0_CLKGATE_CTRL_SW_CMD_RING_DISABLE_SHFT                                                                20
33619 #define HWIO_TQM_R0_CLKGATE_CTRL_MSDU_ENT3_RING_DISABLE_BMSK                                                        0x80000
33620 #define HWIO_TQM_R0_CLKGATE_CTRL_MSDU_ENT3_RING_DISABLE_SHFT                                                             19
33621 #define HWIO_TQM_R0_CLKGATE_CTRL_MSDU_ENT1_RING_DISABLE_BMSK                                                        0x40000
33622 #define HWIO_TQM_R0_CLKGATE_CTRL_MSDU_ENT1_RING_DISABLE_SHFT                                                             18
33623 #define HWIO_TQM_R0_CLKGATE_CTRL_UPDATE_QUEUE_DESC_CLK_GATE_DISABLE_BMSK                                            0x20000
33624 #define HWIO_TQM_R0_CLKGATE_CTRL_UPDATE_QUEUE_DESC_CLK_GATE_DISABLE_SHFT                                                 17
33625 #define HWIO_TQM_R0_CLKGATE_CTRL_CACHE_MEM_CLK_GATE_DISABLE_BMSK                                                    0x10000
33626 #define HWIO_TQM_R0_CLKGATE_CTRL_CACHE_MEM_CLK_GATE_DISABLE_SHFT                                                         16
33627 #define HWIO_TQM_R0_CLKGATE_CTRL_TLV_IF_CLK_GATE_DISABLE_BMSK                                                        0x8000
33628 #define HWIO_TQM_R0_CLKGATE_CTRL_TLV_IF_CLK_GATE_DISABLE_SHFT                                                            15
33629 #define HWIO_TQM_R0_CLKGATE_CTRL_AXI_IF_CLK_GATE_DISABLE_BMSK                                                        0x4000
33630 #define HWIO_TQM_R0_CLKGATE_CTRL_AXI_IF_CLK_GATE_DISABLE_SHFT                                                            14
33631 #define HWIO_TQM_R0_CLKGATE_CTRL_COMMON_LOGIC_CLK_GATE_DISABLE_BMSK                                                  0x2000
33632 #define HWIO_TQM_R0_CLKGATE_CTRL_COMMON_LOGIC_CLK_GATE_DISABLE_SHFT                                                      13
33633 #define HWIO_TQM_R0_CLKGATE_CTRL_FLUSH_UNBLK_CACHE_CLK_GATE_DISABLE_BMSK                                             0x1000
33634 #define HWIO_TQM_R0_CLKGATE_CTRL_FLUSH_UNBLK_CACHE_CLK_GATE_DISABLE_SHFT                                                 12
33635 #define HWIO_TQM_R0_CLKGATE_CTRL_GET_MPDU_HEAD_INFO_CLK_GATE_DISABLE_BMSK                                             0x800
33636 #define HWIO_TQM_R0_CLKGATE_CTRL_GET_MPDU_HEAD_INFO_CLK_GATE_DISABLE_SHFT                                                11
33637 #define HWIO_TQM_R0_CLKGATE_CTRL_REM_MSDU_CLK_GATE_DISABLE_BMSK                                                       0x400
33638 #define HWIO_TQM_R0_CLKGATE_CTRL_REM_MSDU_CLK_GATE_DISABLE_SHFT                                                          10
33639 #define HWIO_TQM_R0_CLKGATE_CTRL_REM_MPDU_CLK_GATE_DISABLE_BMSK                                                       0x200
33640 #define HWIO_TQM_R0_CLKGATE_CTRL_REM_MPDU_CLK_GATE_DISABLE_SHFT                                                           9
33641 #define HWIO_TQM_R0_CLKGATE_CTRL_GET_QUEUE_STATS_CLK_GATE_DISABLE_BMSK                                                0x100
33642 #define HWIO_TQM_R0_CLKGATE_CTRL_GET_QUEUE_STATS_CLK_GATE_DISABLE_SHFT                                                    8
33643 #define HWIO_TQM_R0_CLKGATE_CTRL_TX_MPDU_COUNT_CLK_GATE_DISABLE_BMSK                                                   0x80
33644 #define HWIO_TQM_R0_CLKGATE_CTRL_TX_MPDU_COUNT_CLK_GATE_DISABLE_SHFT                                                      7
33645 #define HWIO_TQM_R0_CLKGATE_CTRL_LIST_MPDU_CLK_GATE_DISABLE_BMSK                                                       0x40
33646 #define HWIO_TQM_R0_CLKGATE_CTRL_LIST_MPDU_CLK_GATE_DISABLE_SHFT                                                          6
33647 #define HWIO_TQM_R0_CLKGATE_CTRL_GEN_MPDU_CLK_GATE_DISABLE_BMSK                                                        0x20
33648 #define HWIO_TQM_R0_CLKGATE_CTRL_GEN_MPDU_CLK_GATE_DISABLE_SHFT                                                           5
33649 #define HWIO_TQM_R0_CLKGATE_CTRL_ADD_MSDU_CLK_GATE_DISABLE_BMSK                                                        0x10
33650 #define HWIO_TQM_R0_CLKGATE_CTRL_ADD_MSDU_CLK_GATE_DISABLE_SHFT                                                           4
33651 #define HWIO_TQM_R0_CLKGATE_CTRL_ARBITER_CLK_GATE_DISABLE_BMSK                                                          0x8
33652 #define HWIO_TQM_R0_CLKGATE_CTRL_ARBITER_CLK_GATE_DISABLE_SHFT                                                            3
33653 #define HWIO_TQM_R0_CLKGATE_CTRL_PREFETCH_CLK_GATE_DISABLE_BMSK                                                         0x4
33654 #define HWIO_TQM_R0_CLKGATE_CTRL_PREFETCH_CLK_GATE_DISABLE_SHFT                                                           2
33655 #define HWIO_TQM_R0_CLKGATE_CTRL_CACHE_CTL_CLK_GATE_DISABLE_BMSK                                                        0x2
33656 #define HWIO_TQM_R0_CLKGATE_CTRL_CACHE_CTL_CLK_GATE_DISABLE_SHFT                                                          1
33657 #define HWIO_TQM_R0_CLKGATE_CTRL_TOP_CLK_GATE_DISABLE_BMSK                                                              0x1
33658 #define HWIO_TQM_R0_CLKGATE_CTRL_TOP_CLK_GATE_DISABLE_SHFT                                                                0
33659 
33660 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ADDR(x)                                                             ((x) + 0x474)
33661 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_PHYS(x)                                                             ((x) + 0x474)
33662 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_OFFS                                                                (0x474)
33663 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_RMSK                                                                  0xffffff
33664 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_POR                                                                 0x00000000
33665 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_POR_RMSK                                                            0xffffffff
33666 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ATTR                                                                             0x3
33667 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_IN(x)            \
33668                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ADDR(x))
33669 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_INM(x, m)            \
33670                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ADDR(x), m)
33671 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_OUT(x, v)            \
33672                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ADDR(x),v)
33673 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_OUTM(x,m,v) \
33674                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_IN(x))
33675 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_LINK_DESCRIPTOR_COUNTER_BMSK                                          0xffffff
33676 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER0_LINK_DESCRIPTOR_COUNTER_SHFT                                                 0
33677 
33678 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ADDR(x)                                                             ((x) + 0x478)
33679 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_PHYS(x)                                                             ((x) + 0x478)
33680 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_OFFS                                                                (0x478)
33681 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_RMSK                                                                  0xffffff
33682 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_POR                                                                 0x00000000
33683 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_POR_RMSK                                                            0xffffffff
33684 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ATTR                                                                             0x3
33685 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_IN(x)            \
33686                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ADDR(x))
33687 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_INM(x, m)            \
33688                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ADDR(x), m)
33689 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_OUT(x, v)            \
33690                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ADDR(x),v)
33691 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_OUTM(x,m,v) \
33692                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_IN(x))
33693 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_LINK_DESCRIPTOR_COUNTER_BMSK                                          0xffffff
33694 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER1_LINK_DESCRIPTOR_COUNTER_SHFT                                                 0
33695 
33696 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ADDR(x)                                                             ((x) + 0x47c)
33697 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_PHYS(x)                                                             ((x) + 0x47c)
33698 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_OFFS                                                                (0x47c)
33699 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_RMSK                                                                  0xffffff
33700 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_POR                                                                 0x00000000
33701 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_POR_RMSK                                                            0xffffffff
33702 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ATTR                                                                             0x3
33703 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_IN(x)            \
33704                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ADDR(x))
33705 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_INM(x, m)            \
33706                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ADDR(x), m)
33707 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_OUT(x, v)            \
33708                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ADDR(x),v)
33709 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_OUTM(x,m,v) \
33710                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_IN(x))
33711 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_LINK_DESCRIPTOR_COUNTER_BMSK                                          0xffffff
33712 #define HWIO_TQM_R0_LINK_DESCRIPTOR_COUNTER2_LINK_DESCRIPTOR_COUNTER_SHFT                                                 0
33713 
33714 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ADDR(x)                                                           ((x) + 0x480)
33715 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_PHYS(x)                                                           ((x) + 0x480)
33716 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_OFFS                                                              (0x480)
33717 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_RMSK                                                              0xf0ffffff
33718 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_POR                                                               0x00ffffff
33719 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_POR_RMSK                                                          0xffffffff
33720 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ATTR                                                                           0x3
33721 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_IN(x)            \
33722                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ADDR(x))
33723 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_INM(x, m)            \
33724                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ADDR(x), m)
33725 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_OUT(x, v)            \
33726                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ADDR(x),v)
33727 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_OUTM(x,m,v) \
33728                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_IN(x))
33729 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_MESSAGE_ENABLE_BMSK                                               0x80000000
33730 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_MESSAGE_ENABLE_SHFT                                                       31
33731 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_MESSAGE_GENERATED_BMSK                                            0x40000000
33732 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_MESSAGE_GENERATED_SHFT                                                    30
33733 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_PAUSE_ENABLE_BMSK                                                 0x20000000
33734 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_PAUSE_ENABLE_SHFT                                                         29
33735 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_PAUSE_STATUS_BMSK                                                 0x10000000
33736 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_PAUSE_STATUS_SHFT                                                         28
33737 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_LINK_DESCRIPTOR_COUNTER0_THRESHOLD_BMSK                             0xffffff
33738 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD0_LINK_DESCRIPTOR_COUNTER0_THRESHOLD_SHFT                                    0
33739 
33740 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ADDR(x)                                                           ((x) + 0x484)
33741 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_PHYS(x)                                                           ((x) + 0x484)
33742 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_OFFS                                                              (0x484)
33743 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_RMSK                                                              0xf0ffffff
33744 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_POR                                                               0x00000000
33745 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_POR_RMSK                                                          0xffffffff
33746 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ATTR                                                                           0x3
33747 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_IN(x)            \
33748                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ADDR(x))
33749 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_INM(x, m)            \
33750                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ADDR(x), m)
33751 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_OUT(x, v)            \
33752                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ADDR(x),v)
33753 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_OUTM(x,m,v) \
33754                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_IN(x))
33755 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_MESSAGE_ENABLE_BMSK                                               0x80000000
33756 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_MESSAGE_ENABLE_SHFT                                                       31
33757 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_MESSAGE_GENERATED_BMSK                                            0x40000000
33758 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_MESSAGE_GENERATED_SHFT                                                    30
33759 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_PAUSE_ENABLE_BMSK                                                 0x20000000
33760 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_PAUSE_ENABLE_SHFT                                                         29
33761 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_PAUSE_STATUS_BMSK                                                 0x10000000
33762 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_PAUSE_STATUS_SHFT                                                         28
33763 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_LINK_DESCRIPTOR_COUNTER1_THRESHOLD_BMSK                             0xffffff
33764 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD1_LINK_DESCRIPTOR_COUNTER1_THRESHOLD_SHFT                                    0
33765 
33766 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ADDR(x)                                                           ((x) + 0x488)
33767 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_PHYS(x)                                                           ((x) + 0x488)
33768 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_OFFS                                                              (0x488)
33769 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_RMSK                                                              0xf0ffffff
33770 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_POR                                                               0x00000000
33771 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_POR_RMSK                                                          0xffffffff
33772 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ATTR                                                                           0x3
33773 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_IN(x)            \
33774                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ADDR(x))
33775 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_INM(x, m)            \
33776                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ADDR(x), m)
33777 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_OUT(x, v)            \
33778                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ADDR(x),v)
33779 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_OUTM(x,m,v) \
33780                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_IN(x))
33781 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_MESSAGE_ENABLE_BMSK                                               0x80000000
33782 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_MESSAGE_ENABLE_SHFT                                                       31
33783 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_MESSAGE_GENERATED_BMSK                                            0x40000000
33784 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_MESSAGE_GENERATED_SHFT                                                    30
33785 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_PAUSE_ENABLE_BMSK                                                 0x20000000
33786 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_PAUSE_ENABLE_SHFT                                                         29
33787 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_PAUSE_STATUS_BMSK                                                 0x10000000
33788 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_PAUSE_STATUS_SHFT                                                         28
33789 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_LINK_DESCRIPTOR_COUNTER2_THRESHOLD_BMSK                             0xffffff
33790 #define HWIO_TQM_R0_LINK_DESCRIPTOR_THRESHOLD2_LINK_DESCRIPTOR_COUNTER2_THRESHOLD_SHFT                                    0
33791 
33792 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ADDR(x)                                                  ((x) + 0x48c)
33793 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_PHYS(x)                                                  ((x) + 0x48c)
33794 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_OFFS                                                     (0x48c)
33795 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_RMSK                                                     0xf3ffffff
33796 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_POR                                                      0x00000000
33797 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_POR_RMSK                                                 0xffffffff
33798 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ATTR                                                                  0x3
33799 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_IN(x)            \
33800                 in_dword(HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ADDR(x))
33801 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_INM(x, m)            \
33802                 in_dword_masked(HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ADDR(x), m)
33803 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_OUT(x, v)            \
33804                 out_dword(HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ADDR(x),v)
33805 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_OUTM(x,m,v) \
33806                 out_dword_masked_ns(HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_ADDR(x),m,v,HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_IN(x))
33807 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_MESSAGE_ENABLE_BMSK                                      0x80000000
33808 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_MESSAGE_ENABLE_SHFT                                              31
33809 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_MESSAGE_GENERATED_BMSK                                   0x40000000
33810 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_MESSAGE_GENERATED_SHFT                                           30
33811 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_PAUSE_ENABLE_BMSK                                        0x20000000
33812 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_PAUSE_ENABLE_SHFT                                                29
33813 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_PAUSE_STATUS_BMSK                                        0x10000000
33814 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_PAUSE_STATUS_SHFT                                                28
33815 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_LINK_DESCRIPTOR_COUNTER_SUM_THRESHOLD_BMSK                0x3ffffff
33816 #define HWIO_TQM_R0_AGGREGATE_LINK_DESCRIPTOR_THRESHOLD_LINK_DESCRIPTOR_COUNTER_SUM_THRESHOLD_SHFT                        0
33817 
33818 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ADDR(x)                                                     ((x) + 0x490)
33819 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_PHYS(x)                                                     ((x) + 0x490)
33820 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_OFFS                                                        (0x490)
33821 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_RMSK                                                        0xa3ff17ff
33822 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_POR                                                         0x00ff0000
33823 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_POR_RMSK                                                    0xffffffff
33824 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ATTR                                                                     0x3
33825 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_IN(x)            \
33826                 in_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ADDR(x))
33827 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_INM(x, m)            \
33828                 in_dword_masked(HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ADDR(x), m)
33829 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_OUT(x, v)            \
33830                 out_dword(HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ADDR(x),v)
33831 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_OUTM(x,m,v) \
33832                 out_dword_masked_ns(HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_ADDR(x),m,v,HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_IN(x))
33833 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_STATUS_FW2TQM_BMSK                                    0x80000000
33834 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_STATUS_FW2TQM_SHFT                                            31
33835 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_STATUS_TCL2TQM_BMSK                                   0x20000000
33836 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_STATUS_TCL2TQM_SHFT                                           29
33837 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_UNPAUSE_LINK_DESC_THRESHOLD_BMSK                             0x3ff0000
33838 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_UNPAUSE_LINK_DESC_THRESHOLD_SHFT                                    16
33839 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_FW2TQM_BMSK                                               0x1000
33840 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_FW2TQM_SHFT                                                   12
33841 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_TCL2TQM_BMSK                                               0x400
33842 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_BLOCK_TCL2TQM_SHFT                                                  10
33843 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_LINK_DESC_THRESHOLD_BMSK                                         0x3ff
33844 #define HWIO_TQM_R0_LINK_DESCRIPTOR_PRIORITY_CONTROL_LINK_DESC_THRESHOLD_SHFT                                             0
33845 
33846 #define HWIO_TQM_R0_DESC_PTR_RELEASE_ADDR(x)                                                                     ((x) + 0x494)
33847 #define HWIO_TQM_R0_DESC_PTR_RELEASE_PHYS(x)                                                                     ((x) + 0x494)
33848 #define HWIO_TQM_R0_DESC_PTR_RELEASE_OFFS                                                                        (0x494)
33849 #define HWIO_TQM_R0_DESC_PTR_RELEASE_RMSK                                                                            0xffff
33850 #define HWIO_TQM_R0_DESC_PTR_RELEASE_POR                                                                         0x00001740
33851 #define HWIO_TQM_R0_DESC_PTR_RELEASE_POR_RMSK                                                                    0xffffffff
33852 #define HWIO_TQM_R0_DESC_PTR_RELEASE_ATTR                                                                                     0x3
33853 #define HWIO_TQM_R0_DESC_PTR_RELEASE_IN(x)            \
33854                 in_dword(HWIO_TQM_R0_DESC_PTR_RELEASE_ADDR(x))
33855 #define HWIO_TQM_R0_DESC_PTR_RELEASE_INM(x, m)            \
33856                 in_dword_masked(HWIO_TQM_R0_DESC_PTR_RELEASE_ADDR(x), m)
33857 #define HWIO_TQM_R0_DESC_PTR_RELEASE_OUT(x, v)            \
33858                 out_dword(HWIO_TQM_R0_DESC_PTR_RELEASE_ADDR(x),v)
33859 #define HWIO_TQM_R0_DESC_PTR_RELEASE_OUTM(x,m,v) \
33860                 out_dword_masked_ns(HWIO_TQM_R0_DESC_PTR_RELEASE_ADDR(x),m,v,HWIO_TQM_R0_DESC_PTR_RELEASE_IN(x))
33861 #define HWIO_TQM_R0_DESC_PTR_RELEASE_THRESH_BMSK                                                                     0xff00
33862 #define HWIO_TQM_R0_DESC_PTR_RELEASE_THRESH_SHFT                                                                          8
33863 #define HWIO_TQM_R0_DESC_PTR_RELEASE_TIMEOUT_BMSK                                                                      0xff
33864 #define HWIO_TQM_R0_DESC_PTR_RELEASE_TIMEOUT_SHFT                                                                         0
33865 
33866 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_ADDR(x)                                                    ((x) + 0x498)
33867 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_PHYS(x)                                                    ((x) + 0x498)
33868 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_OFFS                                                       (0x498)
33869 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_RMSK                                                           0xffff
33870 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_POR                                                        0x00000000
33871 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_POR_RMSK                                                   0xffffffff
33872 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_ATTR                                                                    0x1
33873 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_IN(x)            \
33874                 in_dword(HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_ADDR(x))
33875 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_INM(x, m)            \
33876                 in_dword_masked(HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_ADDR(x), m)
33877 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                              0xffe0
33878 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                                   5
33879 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_LOCK_ID_BMSK                                                     0x1e
33880 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                        1
33881 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                                    0x1
33882 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                      0
33883 
33884 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x)                                           ((x) + 0x49c)
33885 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_PHYS(x)                                           ((x) + 0x49c)
33886 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_OFFS                                              (0x49c)
33887 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_RMSK                                                  0xffff
33888 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_POR                                               0x00000000
33889 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_POR_RMSK                                          0xffffffff
33890 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_ATTR                                                           0x1
33891 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_IN(x)            \
33892                 in_dword(HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x))
33893 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_INM(x, m)            \
33894                 in_dword_masked(HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x), m)
33895 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                     0xfffe
33896 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                          1
33897 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                           0x1
33898 #define HWIO_TQM_R0_FLOW_QUEUE_DESC_ADD_MSDU_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                             0
33899 
33900 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_ADDR(x)                                               ((x) + 0x4a0)
33901 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_PHYS(x)                                               ((x) + 0x4a0)
33902 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_OFFS                                                  (0x4a0)
33903 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_RMSK                                                      0xffff
33904 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_POR                                                   0x00000000
33905 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_POR_RMSK                                              0xffffffff
33906 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_ATTR                                                               0x1
33907 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_IN(x)            \
33908                 in_dword(HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_ADDR(x))
33909 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_INM(x, m)            \
33910                 in_dword_masked(HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_ADDR(x), m)
33911 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                         0xffe0
33912 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                              5
33913 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_LOCK_ID_BMSK                                                0x1e
33914 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                   1
33915 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                               0x1
33916 #define HWIO_TQM_R0_MPDU_QUEUE_HEAD_DESC_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                 0
33917 
33918 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_ADDR(x)                                                     ((x) + 0x4a4)
33919 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_PHYS(x)                                                     ((x) + 0x4a4)
33920 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_OFFS                                                        (0x4a4)
33921 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_RMSK                                                            0xffff
33922 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_POR                                                         0x00000000
33923 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_POR_RMSK                                                    0xffffffff
33924 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_ATTR                                                                     0x1
33925 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_IN(x)            \
33926                 in_dword(HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_ADDR(x))
33927 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_INM(x, m)            \
33928                 in_dword_masked(HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_ADDR(x), m)
33929 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                               0xffe0
33930 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                                    5
33931 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_LOCK_ID_BMSK                                                      0x1e
33932 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                         1
33933 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                                     0x1
33934 #define HWIO_TQM_R0_MSDU_LINK_DESC_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                       0
33935 
33936 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x)                                            ((x) + 0x4a8)
33937 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_PHYS(x)                                            ((x) + 0x4a8)
33938 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_OFFS                                               (0x4a8)
33939 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_RMSK                                                   0xffe1
33940 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_POR                                                0x00000000
33941 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_POR_RMSK                                           0xffffffff
33942 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_ATTR                                                            0x1
33943 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_IN(x)            \
33944                 in_dword(HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x))
33945 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_INM(x, m)            \
33946                 in_dword_masked(HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_ADDR(x), m)
33947 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                      0xffe0
33948 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                           5
33949 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                            0x1
33950 #define HWIO_TQM_R0_MSDU_LINK_DESC_ADD_MSDU_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                              0
33951 
33952 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_ADDR(x)                                              ((x) + 0x4ac)
33953 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_PHYS(x)                                              ((x) + 0x4ac)
33954 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_OFFS                                                 (0x4ac)
33955 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_RMSK                                                     0xffff
33956 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_POR                                                  0x00000000
33957 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_POR_RMSK                                             0xffffffff
33958 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_ATTR                                                              0x1
33959 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_IN(x)            \
33960                 in_dword(HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_ADDR(x))
33961 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_INM(x, m)            \
33962                 in_dword_masked(HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_ADDR(x), m)
33963 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                        0xffe0
33964 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                             5
33965 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_LOCK_ID_BMSK                                               0x1e
33966 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                  1
33967 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                              0x1
33968 #define HWIO_TQM_R0_MPDU_LINK_DESC_0_DESC_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                0
33969 
33970 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_ADDR(x)                                                   ((x) + 0x4b0)
33971 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_PHYS(x)                                                   ((x) + 0x4b0)
33972 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_OFFS                                                      (0x4b0)
33973 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_RMSK                                                          0xffff
33974 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_POR                                                       0x00000000
33975 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_POR_RMSK                                                  0xffffffff
33976 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_ATTR                                                                   0x1
33977 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_IN(x)            \
33978                 in_dword(HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_ADDR(x))
33979 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_INM(x, m)            \
33980                 in_dword_masked(HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_ADDR(x), m)
33981 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                             0xffe0
33982 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                                  5
33983 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_LOCK_ID_BMSK                                                    0x1e
33984 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                       1
33985 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                                   0x1
33986 #define HWIO_TQM_R0_MPDU_LINK_DESC_1_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                     0
33987 
33988 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_ADDR(x)                                              ((x) + 0x4b4)
33989 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_PHYS(x)                                              ((x) + 0x4b4)
33990 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_OFFS                                                 (0x4b4)
33991 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_RMSK                                                     0xffff
33992 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_POR                                                  0x00000000
33993 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_POR_RMSK                                             0xffffffff
33994 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_ATTR                                                              0x1
33995 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_IN(x)            \
33996                 in_dword(HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_ADDR(x))
33997 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_INM(x, m)            \
33998                 in_dword_masked(HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_ADDR(x), m)
33999 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                        0xffe0
34000 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                             5
34001 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_LOCK_ID_BMSK                                               0x1e
34002 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                  1
34003 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                              0x1
34004 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_0_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                0
34005 
34006 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_ADDR(x)                                              ((x) + 0x4b8)
34007 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_PHYS(x)                                              ((x) + 0x4b8)
34008 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_OFFS                                                 (0x4b8)
34009 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_RMSK                                                     0xffff
34010 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_POR                                                  0x00000000
34011 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_POR_RMSK                                             0xffffffff
34012 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_ATTR                                                              0x1
34013 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_IN(x)            \
34014                 in_dword(HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_ADDR(x))
34015 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_INM(x, m)            \
34016                 in_dword_masked(HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_ADDR(x), m)
34017 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_LINE_ADDRESS_BMSK                                        0xffe0
34018 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_LINE_ADDRESS_SHFT                                             5
34019 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_LOCK_ID_BMSK                                               0x1e
34020 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_LOCK_ID_SHFT                                                  1
34021 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_IS_LOCKED_BMSK                                              0x1
34022 #define HWIO_TQM_R0_MPDU_QUEUE_EXT_DESC_1_CACHE_LINE_STATUS_IS_LOCKED_SHFT                                                0
34023 
34024 #define HWIO_TQM_R0_ERROR_STATUS_1_ADDR(x)                                                                       ((x) + 0x4bc)
34025 #define HWIO_TQM_R0_ERROR_STATUS_1_PHYS(x)                                                                       ((x) + 0x4bc)
34026 #define HWIO_TQM_R0_ERROR_STATUS_1_OFFS                                                                          (0x4bc)
34027 #define HWIO_TQM_R0_ERROR_STATUS_1_RMSK                                                                              0xffff
34028 #define HWIO_TQM_R0_ERROR_STATUS_1_POR                                                                           0x00000000
34029 #define HWIO_TQM_R0_ERROR_STATUS_1_POR_RMSK                                                                      0xffffffff
34030 #define HWIO_TQM_R0_ERROR_STATUS_1_ATTR                                                                                       0x0
34031 #define HWIO_TQM_R0_ERROR_STATUS_1_IN(x)            \
34032                 in_dword(HWIO_TQM_R0_ERROR_STATUS_1_ADDR(x))
34033 #define HWIO_TQM_R0_ERROR_STATUS_1_INM(x, m)            \
34034                 in_dword_masked(HWIO_TQM_R0_ERROR_STATUS_1_ADDR(x), m)
34035 #define HWIO_TQM_R0_ERROR_STATUS_1_OUT(x, v)            \
34036                 out_dword(HWIO_TQM_R0_ERROR_STATUS_1_ADDR(x),v)
34037 #define HWIO_TQM_R0_ERROR_STATUS_1_OUTM(x,m,v) \
34038                 out_dword_masked_ns(HWIO_TQM_R0_ERROR_STATUS_1_ADDR(x),m,v,HWIO_TQM_R0_ERROR_STATUS_1_IN(x))
34039 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN4_RING_BMSK                                               0x8000
34040 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN4_RING_SHFT                                                   15
34041 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN3_RING_BMSK                                               0x4000
34042 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN3_RING_SHFT                                                   14
34043 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN2_RING_BMSK                                               0x2000
34044 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN2_RING_SHFT                                                   13
34045 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN1_RING_BMSK                                               0x1000
34046 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_TQM2TQM_IN1_RING_SHFT                                                   12
34047 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_SW_CMD_1_RING_BMSK                                                   0x800
34048 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_SW_CMD_1_RING_SHFT                                                      11
34049 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_SW_CMD_0_RING_BMSK                                                   0x400
34050 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_SW_CMD_0_RING_SHFT                                                      10
34051 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_UPDATE_TX_MPDU_COUNT_BMSK                                            0x200
34052 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_UPDATE_TX_MPDU_COUNT_SHFT                                                9
34053 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_REM_MSDU_BMSK                                                        0x100
34054 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_REM_MSDU_SHFT                                                            8
34055 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_ACKED_MPDU_BMSK                                                       0x80
34056 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_ACKED_MPDU_SHFT                                                          7
34057 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_REM_MPDU_BMSK                                                         0x40
34058 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_REM_MPDU_SHFT                                                            6
34059 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_LIST_MPDU_BMSK                                                        0x20
34060 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_LIST_MPDU_SHFT                                                           5
34061 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_MPDU_QUEUE_STATS_BMSK                                             0x10
34062 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_MPDU_QUEUE_STATS_SHFT                                                4
34063 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_FLOW_QUEUE_STATS_BMSK                                              0x8
34064 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_FLOW_QUEUE_STATS_SHFT                                                3
34065 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_MPDU_HEAD_INFO_BMSK                                                0x4
34066 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GET_MPDU_HEAD_INFO_SHFT                                                  2
34067 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GEN_MPDU_BMSK                                                          0x2
34068 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_GEN_MPDU_SHFT                                                            1
34069 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_ADD_MSDU_BMSK                                                          0x1
34070 #define HWIO_TQM_R0_ERROR_STATUS_1_SW_PROG_ERROR_ADD_MSDU_SHFT                                                            0
34071 
34072 #define HWIO_TQM_R0_TLV_IF_ADDR(x)                                                                               ((x) + 0x4c0)
34073 #define HWIO_TQM_R0_TLV_IF_PHYS(x)                                                                               ((x) + 0x4c0)
34074 #define HWIO_TQM_R0_TLV_IF_OFFS                                                                                  (0x4c0)
34075 #define HWIO_TQM_R0_TLV_IF_RMSK                                                                                         0x7
34076 #define HWIO_TQM_R0_TLV_IF_POR                                                                                   0x00000000
34077 #define HWIO_TQM_R0_TLV_IF_POR_RMSK                                                                              0xffffffff
34078 #define HWIO_TQM_R0_TLV_IF_ATTR                                                                                               0x3
34079 #define HWIO_TQM_R0_TLV_IF_IN(x)            \
34080                 in_dword(HWIO_TQM_R0_TLV_IF_ADDR(x))
34081 #define HWIO_TQM_R0_TLV_IF_INM(x, m)            \
34082                 in_dword_masked(HWIO_TQM_R0_TLV_IF_ADDR(x), m)
34083 #define HWIO_TQM_R0_TLV_IF_OUT(x, v)            \
34084                 out_dword(HWIO_TQM_R0_TLV_IF_ADDR(x),v)
34085 #define HWIO_TQM_R0_TLV_IF_OUTM(x,m,v) \
34086                 out_dword_masked_ns(HWIO_TQM_R0_TLV_IF_ADDR(x),m,v,HWIO_TQM_R0_TLV_IF_IN(x))
34087 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_2_SYNC_RESET_BMSK                                                              0x4
34088 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_2_SYNC_RESET_SHFT                                                                2
34089 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_1_SYNC_RESET_BMSK                                                              0x2
34090 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_1_SYNC_RESET_SHFT                                                                1
34091 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_0_SYNC_RESET_BMSK                                                              0x1
34092 #define HWIO_TQM_R0_TLV_IF_ASYNC_GP_FIFO_0_SYNC_RESET_SHFT                                                                0
34093 
34094 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_ADDR(x)                                                              ((x) + 0x4c4)
34095 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_PHYS(x)                                                              ((x) + 0x4c4)
34096 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_OFFS                                                                 (0x4c4)
34097 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_RMSK                                                                 0xffffffff
34098 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_POR                                                                  0x00000000
34099 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_POR_RMSK                                                             0xffffffff
34100 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_ATTR                                                                              0x1
34101 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_IN(x)            \
34102                 in_dword(HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_ADDR(x))
34103 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_INM(x, m)            \
34104                 in_dword_masked(HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_ADDR(x), m)
34105 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_TQM_REFERENCE_TIMESTAMP_BMSK                                         0xffffffff
34106 #define HWIO_TQM_R0_TQM_REFERENCE_TIMESTAMP_TQM_REFERENCE_TIMESTAMP_SHFT                                                  0
34107 
34108 #define HWIO_TQM_R0_SPARE_ADDR(x)                                                                                ((x) + 0x4c8)
34109 #define HWIO_TQM_R0_SPARE_PHYS(x)                                                                                ((x) + 0x4c8)
34110 #define HWIO_TQM_R0_SPARE_OFFS                                                                                   (0x4c8)
34111 #define HWIO_TQM_R0_SPARE_RMSK                                                                                   0xffffffff
34112 #define HWIO_TQM_R0_SPARE_POR                                                                                    0x00000000
34113 #define HWIO_TQM_R0_SPARE_POR_RMSK                                                                               0xffffffff
34114 #define HWIO_TQM_R0_SPARE_ATTR                                                                                                0x3
34115 #define HWIO_TQM_R0_SPARE_IN(x)            \
34116                 in_dword(HWIO_TQM_R0_SPARE_ADDR(x))
34117 #define HWIO_TQM_R0_SPARE_INM(x, m)            \
34118                 in_dword_masked(HWIO_TQM_R0_SPARE_ADDR(x), m)
34119 #define HWIO_TQM_R0_SPARE_OUT(x, v)            \
34120                 out_dword(HWIO_TQM_R0_SPARE_ADDR(x),v)
34121 #define HWIO_TQM_R0_SPARE_OUTM(x,m,v) \
34122                 out_dword_masked_ns(HWIO_TQM_R0_SPARE_ADDR(x),m,v,HWIO_TQM_R0_SPARE_IN(x))
34123 #define HWIO_TQM_R0_SPARE_SPAREBITS_BMSK                                                                         0xffffffff
34124 #define HWIO_TQM_R0_SPARE_SPAREBITS_SHFT                                                                                  0
34125 
34126 #define HWIO_TQM_R0_SPEAR_ADDR(x)                                                                                ((x) + 0x4cc)
34127 #define HWIO_TQM_R0_SPEAR_PHYS(x)                                                                                ((x) + 0x4cc)
34128 #define HWIO_TQM_R0_SPEAR_OFFS                                                                                   (0x4cc)
34129 #define HWIO_TQM_R0_SPEAR_RMSK                                                                                   0xffffffff
34130 #define HWIO_TQM_R0_SPEAR_POR                                                                                    0x00000000
34131 #define HWIO_TQM_R0_SPEAR_POR_RMSK                                                                               0xffffffff
34132 #define HWIO_TQM_R0_SPEAR_ATTR                                                                                                0x3
34133 #define HWIO_TQM_R0_SPEAR_IN(x)            \
34134                 in_dword(HWIO_TQM_R0_SPEAR_ADDR(x))
34135 #define HWIO_TQM_R0_SPEAR_INM(x, m)            \
34136                 in_dword_masked(HWIO_TQM_R0_SPEAR_ADDR(x), m)
34137 #define HWIO_TQM_R0_SPEAR_OUT(x, v)            \
34138                 out_dword(HWIO_TQM_R0_SPEAR_ADDR(x),v)
34139 #define HWIO_TQM_R0_SPEAR_OUTM(x,m,v) \
34140                 out_dword_masked_ns(HWIO_TQM_R0_SPEAR_ADDR(x),m,v,HWIO_TQM_R0_SPEAR_IN(x))
34141 #define HWIO_TQM_R0_SPEAR_SPEAR_BMSK                                                                             0xffffffff
34142 #define HWIO_TQM_R0_SPEAR_SPEAR_SHFT                                                                                      0
34143 
34144 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ADDR(x)                                                              ((x) + 0x4d0)
34145 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_PHYS(x)                                                              ((x) + 0x4d0)
34146 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_OFFS                                                                 (0x4d0)
34147 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_RMSK                                                                       0x1f
34148 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_POR                                                                  0x00000001
34149 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_POR_RMSK                                                             0xffffffff
34150 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ATTR                                                                              0x3
34151 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_IN(x)            \
34152                 in_dword(HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ADDR(x))
34153 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_INM(x, m)            \
34154                 in_dword_masked(HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ADDR(x), m)
34155 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_OUT(x, v)            \
34156                 out_dword(HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ADDR(x),v)
34157 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_OUTM(x,m,v) \
34158                 out_dword_masked_ns(HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_ADDR(x),m,v,HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_IN(x))
34159 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_REM_MPDU_BMSK                                                          0x10
34160 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_REM_MPDU_SHFT                                                             4
34161 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_REM_MSDU_BMSK                                                           0x8
34162 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_REM_MSDU_SHFT                                                             3
34163 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_UPDATE_MSDU_FLOW_BMSK                                                   0x4
34164 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_UPDATE_MSDU_FLOW_SHFT                                                     2
34165 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_UPDATE_MPDU_QUEUE_BMSK                                                  0x2
34166 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_UPDATE_MPDU_QUEUE_SHFT                                                    1
34167 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_GEN_MPDUS_BMSK                                                          0x1
34168 #define HWIO_TQM_R0_ENABLE_NON_POSTED_FLUSH_FOR_GEN_MPDUS_SHFT                                                            0
34169 
34170 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ADDR(x)                                                                ((x) + 0x4d4)
34171 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_PHYS(x)                                                                ((x) + 0x4d4)
34172 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_OFFS                                                                   (0x4d4)
34173 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_RMSK                                                                     0x3fffff
34174 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_POR                                                                    0x00150000
34175 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_POR_RMSK                                                               0xffffffff
34176 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ATTR                                                                                0x3
34177 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_IN(x)            \
34178                 in_dword(HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ADDR(x))
34179 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_INM(x, m)            \
34180                 in_dword_masked(HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ADDR(x), m)
34181 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_OUT(x, v)            \
34182                 out_dword(HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ADDR(x),v)
34183 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_OUTM(x,m,v) \
34184                 out_dword_masked_ns(HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_ADDR(x),m,v,HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_IN(x))
34185 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_BAR_ASSIST_BMSK                                                          0x300000
34186 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_BAR_ASSIST_SHFT                                                                20
34187 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_LIST_MPDU_BMSK                                                            0xc0000
34188 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_LIST_MPDU_SHFT                                                                 18
34189 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_MISC_TRANSFERS_BMSK                                                       0x30000
34190 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_MISC_TRANSFERS_SHFT                                                            16
34191 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_STATUS1_RING_BMSK                                                          0xc000
34192 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_STATUS1_RING_SHFT                                                              14
34193 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_STATUS_RING_BMSK                                                           0x3000
34194 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_STATUS_RING_SHFT                                                               12
34195 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_DESC_PTR_RELEASE_RING_BMSK                                                  0xc00
34196 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_DESC_PTR_RELEASE_RING_SHFT                                                     10
34197 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_DESC_PTR_FETCH_RING_BMSK                                                    0x300
34198 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_DESC_PTR_FETCH_RING_SHFT                                                        8
34199 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_SW_CMD1_RING_BMSK                                                            0xc0
34200 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_SW_CMD1_RING_SHFT                                                               6
34201 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_SW_CMD_RING_BMSK                                                             0x30
34202 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_SW_CMD_RING_SHFT                                                                4
34203 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_FW2TQM_ENTRANCE_RING_BMSK                                                     0xc
34204 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_FW2TQM_ENTRANCE_RING_SHFT                                                       2
34205 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_TCL2TQM_ENTRANCE_RING_BMSK                                                    0x3
34206 #define HWIO_TQM_R0_GXI_TRANSFER_PRIORITY_TCL2TQM_ENTRANCE_RING_SHFT                                                      0
34207 
34208 #define HWIO_TQM_R0_VC_ID_ADDR(x)                                                                                ((x) + 0x4d8)
34209 #define HWIO_TQM_R0_VC_ID_PHYS(x)                                                                                ((x) + 0x4d8)
34210 #define HWIO_TQM_R0_VC_ID_OFFS                                                                                   (0x4d8)
34211 #define HWIO_TQM_R0_VC_ID_RMSK                                                                                         0x3f
34212 #define HWIO_TQM_R0_VC_ID_POR                                                                                    0x00000000
34213 #define HWIO_TQM_R0_VC_ID_POR_RMSK                                                                               0xffffffff
34214 #define HWIO_TQM_R0_VC_ID_ATTR                                                                                                0x3
34215 #define HWIO_TQM_R0_VC_ID_IN(x)            \
34216                 in_dword(HWIO_TQM_R0_VC_ID_ADDR(x))
34217 #define HWIO_TQM_R0_VC_ID_INM(x, m)            \
34218                 in_dword_masked(HWIO_TQM_R0_VC_ID_ADDR(x), m)
34219 #define HWIO_TQM_R0_VC_ID_OUT(x, v)            \
34220                 out_dword(HWIO_TQM_R0_VC_ID_ADDR(x),v)
34221 #define HWIO_TQM_R0_VC_ID_OUTM(x,m,v) \
34222                 out_dword_masked_ns(HWIO_TQM_R0_VC_ID_ADDR(x),m,v,HWIO_TQM_R0_VC_ID_IN(x))
34223 #define HWIO_TQM_R0_VC_ID_WBM2TQM_C_SRNG_BMSK                                                                          0x20
34224 #define HWIO_TQM_R0_VC_ID_WBM2TQM_C_SRNG_SHFT                                                                             5
34225 #define HWIO_TQM_R0_VC_ID_SW_CMD1_C_SRNG_BMSK                                                                          0x10
34226 #define HWIO_TQM_R0_VC_ID_SW_CMD1_C_SRNG_SHFT                                                                             4
34227 #define HWIO_TQM_R0_VC_ID_SW_CMD_C_SRNG_BMSK                                                                            0x8
34228 #define HWIO_TQM_R0_VC_ID_SW_CMD_C_SRNG_SHFT                                                                              3
34229 #define HWIO_TQM_R0_VC_ID_FW2TQM_ENTRANCE_C_SRNG_BMSK                                                                   0x4
34230 #define HWIO_TQM_R0_VC_ID_FW2TQM_ENTRANCE_C_SRNG_SHFT                                                                     2
34231 #define HWIO_TQM_R0_VC_ID_TCL2TQM_ENTRANCE_C_SRNG_BMSK                                                                  0x2
34232 #define HWIO_TQM_R0_VC_ID_TCL2TQM_ENTRANCE_C_SRNG_SHFT                                                                    1
34233 #define HWIO_TQM_R0_VC_ID_MISC_TRANSFER_BMSK                                                                            0x1
34234 #define HWIO_TQM_R0_VC_ID_MISC_TRANSFER_SHFT                                                                              0
34235 
34236 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_ADDR(x)                                                                     ((x) + 0x4dc)
34237 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_PHYS(x)                                                                     ((x) + 0x4dc)
34238 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_OFFS                                                                        (0x4dc)
34239 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_RMSK                                                                        0xffffffff
34240 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_POR                                                                         0x00000000
34241 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_POR_RMSK                                                                    0xffffffff
34242 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_ATTR                                                                                     0x3
34243 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_IN(x)            \
34244                 in_dword(HWIO_TQM_R0_BARRIER_RD_CTL_0_ADDR(x))
34245 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_INM(x, m)            \
34246                 in_dword_masked(HWIO_TQM_R0_BARRIER_RD_CTL_0_ADDR(x), m)
34247 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_OUT(x, v)            \
34248                 out_dword(HWIO_TQM_R0_BARRIER_RD_CTL_0_ADDR(x),v)
34249 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_OUTM(x,m,v) \
34250                 out_dword_masked_ns(HWIO_TQM_R0_BARRIER_RD_CTL_0_ADDR(x),m,v,HWIO_TQM_R0_BARRIER_RD_CTL_0_IN(x))
34251 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_LSB_BMSK                                                                    0xffffffff
34252 #define HWIO_TQM_R0_BARRIER_RD_CTL_0_LSB_SHFT                                                                             0
34253 
34254 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_ADDR(x)                                                                     ((x) + 0x4e0)
34255 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_PHYS(x)                                                                     ((x) + 0x4e0)
34256 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_OFFS                                                                        (0x4e0)
34257 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_RMSK                                                                              0xff
34258 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_POR                                                                         0x00000000
34259 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_POR_RMSK                                                                    0xffffffff
34260 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_ATTR                                                                                     0x3
34261 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_IN(x)            \
34262                 in_dword(HWIO_TQM_R0_BARRIER_RD_CTL_1_ADDR(x))
34263 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_INM(x, m)            \
34264                 in_dword_masked(HWIO_TQM_R0_BARRIER_RD_CTL_1_ADDR(x), m)
34265 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_OUT(x, v)            \
34266                 out_dword(HWIO_TQM_R0_BARRIER_RD_CTL_1_ADDR(x),v)
34267 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_OUTM(x,m,v) \
34268                 out_dword_masked_ns(HWIO_TQM_R0_BARRIER_RD_CTL_1_ADDR(x),m,v,HWIO_TQM_R0_BARRIER_RD_CTL_1_IN(x))
34269 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_MSB_BMSK                                                                          0xff
34270 #define HWIO_TQM_R0_BARRIER_RD_CTL_1_MSB_SHFT                                                                             0
34271 
34272 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_ADDR(x)                                                                   ((x) + 0x4e4)
34273 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_PHYS(x)                                                                   ((x) + 0x4e4)
34274 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_OFFS                                                                      (0x4e4)
34275 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_RMSK                                                                      0xffffffff
34276 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_POR                                                                       0x00000000
34277 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_POR_RMSK                                                                  0xffffffff
34278 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_ATTR                                                                                   0x3
34279 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_IN(x)            \
34280                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_COUNT_ADDR(x))
34281 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_INM(x, m)            \
34282                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_COUNT_ADDR(x), m)
34283 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_OUT(x, v)            \
34284                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_COUNT_ADDR(x),v)
34285 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_OUTM(x,m,v) \
34286                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_COUNT_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_COUNT_IN(x))
34287 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VALUE_BMSK                                                                0xffffffff
34288 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VALUE_SHFT                                                                         0
34289 
34290 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ADDR(x)                                                            ((x) + 0x4e8)
34291 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_PHYS(x)                                                            ((x) + 0x4e8)
34292 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_OFFS                                                               (0x4e8)
34293 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_RMSK                                                               0xffffffff
34294 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_POR                                                                0x00000000
34295 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_POR_RMSK                                                           0xffffffff
34296 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ATTR                                                                            0x3
34297 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_IN(x)            \
34298                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ADDR(x))
34299 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_INM(x, m)            \
34300                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ADDR(x), m)
34301 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_OUT(x, v)            \
34302                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ADDR(x),v)
34303 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_OUTM(x,m,v) \
34304                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_IN(x))
34305 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_VALUE_BMSK                                                         0xffffffff
34306 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_0_VALUE_SHFT                                                                  0
34307 
34308 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ADDR(x)                                                            ((x) + 0x4ec)
34309 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_PHYS(x)                                                            ((x) + 0x4ec)
34310 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_OFFS                                                               (0x4ec)
34311 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_RMSK                                                               0xffffffff
34312 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_POR                                                                0x00000000
34313 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_POR_RMSK                                                           0xffffffff
34314 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ATTR                                                                            0x3
34315 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_IN(x)            \
34316                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ADDR(x))
34317 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_INM(x, m)            \
34318                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ADDR(x), m)
34319 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_OUT(x, v)            \
34320                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ADDR(x),v)
34321 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_OUTM(x,m,v) \
34322                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_IN(x))
34323 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_VALUE_BMSK                                                         0xffffffff
34324 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_1_VALUE_SHFT                                                                  0
34325 
34326 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ADDR(x)                                                  ((x) + 0x4f0)
34327 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_PHYS(x)                                                  ((x) + 0x4f0)
34328 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_OFFS                                                     (0x4f0)
34329 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_RMSK                                                     0xffffffff
34330 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_POR                                                      0x00000000
34331 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_POR_RMSK                                                 0xffffffff
34332 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ATTR                                                                  0x3
34333 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_IN(x)            \
34334                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ADDR(x))
34335 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_INM(x, m)            \
34336                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ADDR(x), m)
34337 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_OUT(x, v)            \
34338                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ADDR(x),v)
34339 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_OUTM(x,m,v) \
34340                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_IN(x))
34341 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_VALUE_BMSK                                               0xffffffff
34342 #define HWIO_TQM_R0_DROPPED_MSDU_COUNT_VDEV_ID_MISMATCH_VALUE_SHFT                                                        0
34343 
34344 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ADDR(x)                                           ((x) + 0x4f4)
34345 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_PHYS(x)                                           ((x) + 0x4f4)
34346 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_OFFS                                              (0x4f4)
34347 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_RMSK                                              0xffffffff
34348 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_POR                                               0x00000000
34349 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_POR_RMSK                                          0xffffffff
34350 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ATTR                                                           0x3
34351 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_IN(x)            \
34352                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ADDR(x))
34353 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_INM(x, m)            \
34354                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ADDR(x), m)
34355 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_OUT(x, v)            \
34356                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ADDR(x),v)
34357 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_OUTM(x,m,v) \
34358                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_IN(x))
34359 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_VALUE_BMSK                                        0xffffffff
34360 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_0_VALUE_SHFT                                                 0
34361 
34362 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ADDR(x)                                           ((x) + 0x4f8)
34363 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_PHYS(x)                                           ((x) + 0x4f8)
34364 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_OFFS                                              (0x4f8)
34365 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_RMSK                                              0xffffffff
34366 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_POR                                               0x00000000
34367 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_POR_RMSK                                          0xffffffff
34368 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ATTR                                                           0x3
34369 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_IN(x)            \
34370                 in_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ADDR(x))
34371 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_INM(x, m)            \
34372                 in_dword_masked(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ADDR(x), m)
34373 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_OUT(x, v)            \
34374                 out_dword(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ADDR(x),v)
34375 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_OUTM(x,m,v) \
34376                 out_dword_masked_ns(HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_ADDR(x),m,v,HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_IN(x))
34377 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_VALUE_BMSK                                        0xffffffff
34378 #define HWIO_TQM_R0_DROPPED_MSDU_BYTE_COUNT_VDEV_ID_MISMATCH_1_VALUE_SHFT                                                 0
34379 
34380 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ADDR(x)                                                                 ((x) + 0x4fc)
34381 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_PHYS(x)                                                                 ((x) + 0x4fc)
34382 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_OFFS                                                                    (0x4fc)
34383 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_RMSK                                                                          0xff
34384 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_POR                                                                     0x00000000
34385 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_POR_RMSK                                                                0xffffffff
34386 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ATTR                                                                                 0x3
34387 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_IN(x)            \
34388                 in_dword(HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ADDR(x))
34389 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_INM(x, m)            \
34390                 in_dword_masked(HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ADDR(x), m)
34391 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_OUT(x, v)            \
34392                 out_dword(HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ADDR(x),v)
34393 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_OUTM(x,m,v) \
34394                 out_dword_masked_ns(HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_ADDR(x),m,v,HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_IN(x))
34395 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_VALUE_BMSK                                                                    0xff
34396 #define HWIO_TQM_R0_ADD_MSDU_CMD_NUM_MSB_VALUE_SHFT                                                                       0
34397 
34398 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ADDR(x)                                                                 ((x) + 0x500)
34399 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_PHYS(x)                                                                 ((x) + 0x500)
34400 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_OFFS                                                                    (0x500)
34401 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_RMSK                                                                    0x3fffffff
34402 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_POR                                                                     0x00000000
34403 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_POR_RMSK                                                                0xffffffff
34404 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ATTR                                                                                 0x3
34405 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_IN(x)            \
34406                 in_dword(HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ADDR(x))
34407 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_INM(x, m)            \
34408                 in_dword_masked(HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ADDR(x), m)
34409 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_OUT(x, v)            \
34410                 out_dword(HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ADDR(x),v)
34411 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_OUTM(x,m,v) \
34412                 out_dword_masked_ns(HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ADDR(x),m,v,HWIO_TQM_R0_UNLOCKED_CONCURRENCY_IN(x))
34413 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ENB_MSDU_PREF_BMSK                                                      0x20000000
34414 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ENB_MSDU_PREF_SHFT                                                              29
34415 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_MPDU_COUNT_BMSK                                                         0x1ffe0000
34416 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_MPDU_COUNT_SHFT                                                                 17
34417 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_MSDU_COUNT_BMSK                                                            0x1fffe
34418 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_MSDU_COUNT_SHFT                                                                  1
34419 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ENB_BMSK                                                                       0x1
34420 #define HWIO_TQM_R0_UNLOCKED_CONCURRENCY_ENB_SHFT                                                                         0
34421 
34422 #define HWIO_TQM_R0_WATCHDOG_SRNG_ADDR(x)                                                                        ((x) + 0x504)
34423 #define HWIO_TQM_R0_WATCHDOG_SRNG_PHYS(x)                                                                        ((x) + 0x504)
34424 #define HWIO_TQM_R0_WATCHDOG_SRNG_OFFS                                                                           (0x504)
34425 #define HWIO_TQM_R0_WATCHDOG_SRNG_RMSK                                                                                0xfff
34426 #define HWIO_TQM_R0_WATCHDOG_SRNG_POR                                                                            0x00000710
34427 #define HWIO_TQM_R0_WATCHDOG_SRNG_POR_RMSK                                                                       0xffffffff
34428 #define HWIO_TQM_R0_WATCHDOG_SRNG_ATTR                                                                                        0x3
34429 #define HWIO_TQM_R0_WATCHDOG_SRNG_IN(x)            \
34430                 in_dword(HWIO_TQM_R0_WATCHDOG_SRNG_ADDR(x))
34431 #define HWIO_TQM_R0_WATCHDOG_SRNG_INM(x, m)            \
34432                 in_dword_masked(HWIO_TQM_R0_WATCHDOG_SRNG_ADDR(x), m)
34433 #define HWIO_TQM_R0_WATCHDOG_SRNG_OUT(x, v)            \
34434                 out_dword(HWIO_TQM_R0_WATCHDOG_SRNG_ADDR(x),v)
34435 #define HWIO_TQM_R0_WATCHDOG_SRNG_OUTM(x,m,v) \
34436                 out_dword_masked_ns(HWIO_TQM_R0_WATCHDOG_SRNG_ADDR(x),m,v,HWIO_TQM_R0_WATCHDOG_SRNG_IN(x))
34437 #define HWIO_TQM_R0_WATCHDOG_SRNG_LIMIT_BMSK                                                                          0xfff
34438 #define HWIO_TQM_R0_WATCHDOG_SRNG_LIMIT_SHFT                                                                              0
34439 
34440 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x508)
34441 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x508)
34442 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_OFFS                                                               (0x508)
34443 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_RMSK                                                               0xffffffff
34444 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_POR                                                                0x00000000
34445 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
34446 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ATTR                                                                            0x3
34447 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_IN(x)            \
34448                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ADDR(x))
34449 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_INM(x, m)            \
34450                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ADDR(x), m)
34451 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_OUT(x, v)            \
34452                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ADDR(x),v)
34453 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_OUTM(x,m,v) \
34454                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_IN(x))
34455 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
34456 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
34457 
34458 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x50c)
34459 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x50c)
34460 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_OFFS                                                               (0x50c)
34461 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_RMSK                                                                 0xffffff
34462 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_POR                                                                0x00000000
34463 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
34464 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ATTR                                                                            0x3
34465 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_IN(x)            \
34466                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ADDR(x))
34467 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_INM(x, m)            \
34468                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ADDR(x), m)
34469 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_OUT(x, v)            \
34470                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ADDR(x),v)
34471 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_OUTM(x,m,v) \
34472                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_IN(x))
34473 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
34474 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
34475 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
34476 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
34477 
34478 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ADDR(x)                                                                  ((x) + 0x510)
34479 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_PHYS(x)                                                                  ((x) + 0x510)
34480 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_OFFS                                                                     (0x510)
34481 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_RMSK                                                                           0xff
34482 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_POR                                                                      0x00000000
34483 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_POR_RMSK                                                                 0xffffffff
34484 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ATTR                                                                                  0x3
34485 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_IN(x)            \
34486                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ADDR(x))
34487 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_INM(x, m)            \
34488                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ADDR(x), m)
34489 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_OUT(x, v)            \
34490                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ADDR(x),v)
34491 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_OUTM(x,m,v) \
34492                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_IN(x))
34493 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
34494 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_ID_ENTRY_SIZE_SHFT                                                                   0
34495 
34496 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_ADDR(x)                                                              ((x) + 0x514)
34497 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_PHYS(x)                                                              ((x) + 0x514)
34498 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_OFFS                                                                 (0x514)
34499 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_RMSK                                                                 0xffffffff
34500 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_POR                                                                  0x00000000
34501 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_POR_RMSK                                                             0xffffffff
34502 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_ATTR                                                                              0x1
34503 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_IN(x)            \
34504                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_ADDR(x))
34505 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_INM(x, m)            \
34506                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_ADDR(x), m)
34507 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
34508 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
34509 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
34510 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
34511 
34512 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ADDR(x)                                                                ((x) + 0x518)
34513 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_PHYS(x)                                                                ((x) + 0x518)
34514 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_OFFS                                                                   (0x518)
34515 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_RMSK                                                                     0x3fffff
34516 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_POR                                                                    0x00000080
34517 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_POR_RMSK                                                               0xffffffff
34518 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ATTR                                                                                0x3
34519 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_IN(x)            \
34520                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ADDR(x))
34521 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_INM(x, m)            \
34522                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ADDR(x), m)
34523 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_OUT(x, v)            \
34524                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ADDR(x),v)
34525 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_OUTM(x,m,v) \
34526                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_IN(x))
34527 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
34528 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SPARE_CONTROL_SHFT                                                             14
34529 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
34530 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
34531 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
34532 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
34533 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
34534 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
34535 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
34536 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SRNG_ENABLE_SHFT                                                                6
34537 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
34538 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
34539 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
34540 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
34541 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
34542 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
34543 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
34544 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_SECURITY_BIT_SHFT                                                               2
34545 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
34546 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
34547 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
34548 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
34549 
34550 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x524)
34551 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x524)
34552 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_OFFS                                                            (0x524)
34553 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
34554 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_POR                                                             0x00000000
34555 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
34556 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ATTR                                                                         0x3
34557 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_IN(x)            \
34558                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ADDR(x))
34559 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_INM(x, m)            \
34560                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ADDR(x), m)
34561 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_OUT(x, v)            \
34562                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ADDR(x),v)
34563 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
34564                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_IN(x))
34565 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
34566 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
34567 
34568 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x528)
34569 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x528)
34570 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_OFFS                                                            (0x528)
34571 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_RMSK                                                                  0xff
34572 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_POR                                                             0x00000000
34573 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
34574 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ATTR                                                                         0x3
34575 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_IN(x)            \
34576                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ADDR(x))
34577 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_INM(x, m)            \
34578                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ADDR(x), m)
34579 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_OUT(x, v)            \
34580                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ADDR(x),v)
34581 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
34582                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_IN(x))
34583 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
34584 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
34585 
34586 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x538)
34587 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x538)
34588 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x538)
34589 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
34590 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
34591 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
34592 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
34593 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
34594                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
34595 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
34596                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
34597 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
34598                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
34599 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
34600                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
34601 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
34602 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
34603 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
34604 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
34605 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
34606 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
34607 
34608 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x53c)
34609 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x53c)
34610 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x53c)
34611 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
34612 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
34613 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
34614 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
34615 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
34616                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
34617 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
34618                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
34619 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
34620                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
34621 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
34622                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
34623 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
34624 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
34625 
34626 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x540)
34627 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x540)
34628 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x540)
34629 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
34630 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
34631 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
34632 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
34633 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_IN(x)            \
34634                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x))
34635 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
34636                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
34637 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
34638 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
34639 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
34640 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
34641 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
34642 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
34643 
34644 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x544)
34645 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x544)
34646 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x544)
34647 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
34648 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
34649 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
34650 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
34651 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
34652                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
34653 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
34654                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
34655 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
34656                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
34657 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
34658                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
34659 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
34660 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
34661 
34662 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x548)
34663 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x548)
34664 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x548)
34665 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
34666 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
34667 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
34668 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
34669 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
34670                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
34671 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
34672                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
34673 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
34674                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
34675 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
34676                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
34677 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
34678 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
34679 
34680 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x54c)
34681 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x54c)
34682 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x54c)
34683 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
34684 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
34685 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
34686 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
34687 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
34688                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
34689 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
34690                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
34691 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
34692 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
34693 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
34694 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
34695 
34696 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x550)
34697 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x550)
34698 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_OFFS                                                          (0x550)
34699 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
34700 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_POR                                                           0x00000000
34701 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
34702 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
34703 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_IN(x)            \
34704                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR(x))
34705 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_INM(x, m)            \
34706                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR(x), m)
34707 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_OUT(x, v)            \
34708                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR(x),v)
34709 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
34710                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_IN(x))
34711 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
34712 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
34713 
34714 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x554)
34715 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x554)
34716 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_OFFS                                                          (0x554)
34717 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
34718 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_POR                                                           0x00000000
34719 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
34720 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
34721 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_IN(x)            \
34722                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR(x))
34723 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_INM(x, m)            \
34724                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR(x), m)
34725 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_OUT(x, v)            \
34726                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR(x),v)
34727 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
34728                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_IN(x))
34729 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
34730 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
34731 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
34732 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
34733 
34734 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x558)
34735 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x558)
34736 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_OFFS                                                              (0x558)
34737 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_RMSK                                                              0xffffffff
34738 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_POR                                                               0x00000000
34739 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
34740 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ATTR                                                                           0x3
34741 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_IN(x)            \
34742                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ADDR(x))
34743 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_INM(x, m)            \
34744                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ADDR(x), m)
34745 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_OUT(x, v)            \
34746                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ADDR(x),v)
34747 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_OUTM(x,m,v) \
34748                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_IN(x))
34749 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
34750 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MSI1_DATA_VALUE_SHFT                                                                 0
34751 
34752 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x578)
34753 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x578)
34754 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x578)
34755 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
34756 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
34757 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
34758 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
34759 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_IN(x)            \
34760                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x))
34761 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
34762                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
34763 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
34764                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
34765 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
34766                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_IN(x))
34767 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
34768 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
34769 
34770 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ADDR(x)                                                        ((x) + 0x57c)
34771 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_PHYS(x)                                                        ((x) + 0x57c)
34772 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_OFFS                                                           (0x57c)
34773 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_RMSK                                                           0xffffffff
34774 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_POR                                                            0x00000000
34775 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_POR_RMSK                                                       0xffffffff
34776 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ATTR                                                                        0x3
34777 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_IN(x)            \
34778                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ADDR(x))
34779 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_INM(x, m)            \
34780                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ADDR(x), m)
34781 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_OUT(x, v)            \
34782                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ADDR(x),v)
34783 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_OUTM(x,m,v) \
34784                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_IN(x))
34785 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                0xffff0000
34786 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                        16
34787 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                            0x8000
34788 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                15
34789 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                     0x7e00
34790 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                          9
34791 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                 0x180
34792 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                     7
34793 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                       0x70
34794 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                          4
34795 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                     0xf
34796 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                       0
34797 
34798 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                         ((x) + 0x580)
34799 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                         ((x) + 0x580)
34800 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                            (0x580)
34801 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                0xffff
34802 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                             0x00000000
34803 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                        0xffffffff
34804 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                         0x3
34805 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
34806                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
34807 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
34808                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
34809 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
34810                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
34811 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
34812                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
34813 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                        0xffff
34814 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                             0
34815 
34816 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                     ((x) + 0x584)
34817 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                     ((x) + 0x584)
34818 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                        (0x584)
34819 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                        0xffffffff
34820 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                         0x00000000
34821 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                    0xffffffff
34822 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                     0x3
34823 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
34824                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
34825 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
34826                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
34827 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
34828                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
34829 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
34830                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
34831 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                  0xffffffff
34832 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                           0
34833 
34834 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                     ((x) + 0x588)
34835 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                     ((x) + 0x588)
34836 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                        (0x588)
34837 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                              0xff
34838 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                         0x00000000
34839 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                    0xffffffff
34840 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                     0x3
34841 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
34842                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
34843 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
34844                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
34845 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
34846                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
34847 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
34848                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
34849 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                        0xff
34850 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                           0
34851 
34852 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                      ((x) + 0x58c)
34853 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                      ((x) + 0x58c)
34854 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                         (0x58c)
34855 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                         0xffffffff
34856 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                          0x00000000
34857 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                     0xffffffff
34858 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                      0x3
34859 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
34860                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
34861 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
34862                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
34863 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
34864                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
34865 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
34866                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
34867 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                   0xffffffff
34868 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                            0
34869 
34870 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                      ((x) + 0x590)
34871 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                      ((x) + 0x590)
34872 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                         (0x590)
34873 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                               0xff
34874 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                          0x00000000
34875 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                     0xffffffff
34876 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                      0x3
34877 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
34878                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
34879 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
34880                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
34881 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
34882                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
34883 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
34884                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
34885 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                         0xff
34886 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                            0
34887 
34888 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ADDR(x)                                                              ((x) + 0x594)
34889 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_PHYS(x)                                                              ((x) + 0x594)
34890 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_OFFS                                                                 (0x594)
34891 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_RMSK                                                                 0xffff003f
34892 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_POR                                                                  0x00000000
34893 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_POR_RMSK                                                             0xffffffff
34894 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ATTR                                                                              0x3
34895 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_IN(x)            \
34896                 in_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ADDR(x))
34897 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_INM(x, m)            \
34898                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ADDR(x), m)
34899 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_OUT(x, v)            \
34900                 out_dword(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ADDR(x),v)
34901 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_OUTM(x,m,v) \
34902                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_IN(x))
34903 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
34904 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
34905 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
34906 #define HWIO_TQM_R0_TQM2TQM_IN1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
34907 
34908 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x598)
34909 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x598)
34910 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_OFFS                                                               (0x598)
34911 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_RMSK                                                               0xffffffff
34912 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_POR                                                                0x00000000
34913 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
34914 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ATTR                                                                            0x3
34915 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_IN(x)            \
34916                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ADDR(x))
34917 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_INM(x, m)            \
34918                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ADDR(x), m)
34919 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_OUT(x, v)            \
34920                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ADDR(x),v)
34921 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_OUTM(x,m,v) \
34922                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_IN(x))
34923 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
34924 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
34925 
34926 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x59c)
34927 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x59c)
34928 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_OFFS                                                               (0x59c)
34929 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_RMSK                                                                 0xffffff
34930 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_POR                                                                0x00000000
34931 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
34932 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ATTR                                                                            0x3
34933 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_IN(x)            \
34934                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ADDR(x))
34935 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_INM(x, m)            \
34936                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ADDR(x), m)
34937 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_OUT(x, v)            \
34938                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ADDR(x),v)
34939 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_OUTM(x,m,v) \
34940                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_IN(x))
34941 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
34942 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
34943 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
34944 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
34945 
34946 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ADDR(x)                                                                  ((x) + 0x5a0)
34947 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_PHYS(x)                                                                  ((x) + 0x5a0)
34948 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_OFFS                                                                     (0x5a0)
34949 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_RMSK                                                                           0xff
34950 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_POR                                                                      0x00000000
34951 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_POR_RMSK                                                                 0xffffffff
34952 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ATTR                                                                                  0x3
34953 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_IN(x)            \
34954                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ADDR(x))
34955 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_INM(x, m)            \
34956                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ADDR(x), m)
34957 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_OUT(x, v)            \
34958                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ADDR(x),v)
34959 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_OUTM(x,m,v) \
34960                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_IN(x))
34961 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
34962 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_ID_ENTRY_SIZE_SHFT                                                                   0
34963 
34964 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_ADDR(x)                                                              ((x) + 0x5a4)
34965 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_PHYS(x)                                                              ((x) + 0x5a4)
34966 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_OFFS                                                                 (0x5a4)
34967 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_RMSK                                                                 0xffffffff
34968 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_POR                                                                  0x00000000
34969 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_POR_RMSK                                                             0xffffffff
34970 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_ATTR                                                                              0x1
34971 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_IN(x)            \
34972                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_ADDR(x))
34973 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_INM(x, m)            \
34974                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_ADDR(x), m)
34975 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
34976 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
34977 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
34978 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
34979 
34980 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ADDR(x)                                                                ((x) + 0x5a8)
34981 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_PHYS(x)                                                                ((x) + 0x5a8)
34982 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_OFFS                                                                   (0x5a8)
34983 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_RMSK                                                                     0x3fffff
34984 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_POR                                                                    0x00000080
34985 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_POR_RMSK                                                               0xffffffff
34986 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ATTR                                                                                0x3
34987 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_IN(x)            \
34988                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ADDR(x))
34989 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_INM(x, m)            \
34990                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ADDR(x), m)
34991 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_OUT(x, v)            \
34992                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ADDR(x),v)
34993 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_OUTM(x,m,v) \
34994                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_IN(x))
34995 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
34996 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SPARE_CONTROL_SHFT                                                             14
34997 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
34998 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
34999 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
35000 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
35001 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
35002 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
35003 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
35004 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SRNG_ENABLE_SHFT                                                                6
35005 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
35006 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
35007 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
35008 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
35009 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
35010 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
35011 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
35012 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_SECURITY_BIT_SHFT                                                               2
35013 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
35014 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
35015 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
35016 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
35017 
35018 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x5b4)
35019 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x5b4)
35020 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_OFFS                                                            (0x5b4)
35021 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
35022 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_POR                                                             0x00000000
35023 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
35024 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ATTR                                                                         0x3
35025 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_IN(x)            \
35026                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ADDR(x))
35027 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_INM(x, m)            \
35028                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ADDR(x), m)
35029 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_OUT(x, v)            \
35030                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ADDR(x),v)
35031 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_OUTM(x,m,v) \
35032                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_IN(x))
35033 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
35034 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
35035 
35036 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x5b8)
35037 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x5b8)
35038 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_OFFS                                                            (0x5b8)
35039 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_RMSK                                                                  0xff
35040 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_POR                                                             0x00000000
35041 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
35042 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ATTR                                                                         0x3
35043 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_IN(x)            \
35044                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ADDR(x))
35045 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_INM(x, m)            \
35046                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ADDR(x), m)
35047 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_OUT(x, v)            \
35048                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ADDR(x),v)
35049 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_OUTM(x,m,v) \
35050                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_IN(x))
35051 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
35052 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
35053 
35054 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x5c8)
35055 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x5c8)
35056 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x5c8)
35057 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
35058 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
35059 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
35060 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
35061 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
35062                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
35063 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
35064                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
35065 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
35066                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
35067 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
35068                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_IN(x))
35069 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
35070 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
35071 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
35072 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
35073 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
35074 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
35075 
35076 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x5cc)
35077 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x5cc)
35078 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x5cc)
35079 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
35080 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
35081 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
35082 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
35083 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
35084                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
35085 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
35086                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
35087 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
35088                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
35089 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
35090                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_IN(x))
35091 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
35092 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
35093 
35094 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x5d0)
35095 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x5d0)
35096 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x5d0)
35097 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
35098 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
35099 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
35100 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
35101 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_IN(x)            \
35102                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x))
35103 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_INM(x, m)            \
35104                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_ADDR(x), m)
35105 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
35106 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
35107 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
35108 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
35109 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
35110 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
35111 
35112 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x5d4)
35113 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x5d4)
35114 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x5d4)
35115 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
35116 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
35117 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
35118 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
35119 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
35120                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
35121 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
35122                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
35123 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
35124                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
35125 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
35126                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_IN(x))
35127 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
35128 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
35129 
35130 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x5d8)
35131 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x5d8)
35132 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x5d8)
35133 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
35134 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
35135 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
35136 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
35137 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
35138                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
35139 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
35140                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
35141 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
35142                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
35143 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
35144                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_IN(x))
35145 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
35146 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
35147 
35148 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x5dc)
35149 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x5dc)
35150 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x5dc)
35151 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
35152 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
35153 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
35154 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
35155 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
35156                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
35157 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
35158                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
35159 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
35160 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
35161 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
35162 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
35163 
35164 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x5e0)
35165 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x5e0)
35166 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_OFFS                                                          (0x5e0)
35167 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
35168 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_POR                                                           0x00000000
35169 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
35170 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
35171 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_IN(x)            \
35172                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR(x))
35173 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_INM(x, m)            \
35174                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR(x), m)
35175 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_OUT(x, v)            \
35176                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR(x),v)
35177 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
35178                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_IN(x))
35179 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
35180 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
35181 
35182 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x5e4)
35183 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x5e4)
35184 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_OFFS                                                          (0x5e4)
35185 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
35186 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_POR                                                           0x00000000
35187 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
35188 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
35189 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_IN(x)            \
35190                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR(x))
35191 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_INM(x, m)            \
35192                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR(x), m)
35193 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_OUT(x, v)            \
35194                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR(x),v)
35195 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
35196                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_IN(x))
35197 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
35198 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
35199 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
35200 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
35201 
35202 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x5e8)
35203 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x5e8)
35204 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_OFFS                                                              (0x5e8)
35205 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_RMSK                                                              0xffffffff
35206 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_POR                                                               0x00000000
35207 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
35208 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ATTR                                                                           0x3
35209 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_IN(x)            \
35210                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ADDR(x))
35211 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_INM(x, m)            \
35212                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ADDR(x), m)
35213 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_OUT(x, v)            \
35214                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ADDR(x),v)
35215 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_OUTM(x,m,v) \
35216                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_IN(x))
35217 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
35218 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MSI1_DATA_VALUE_SHFT                                                                 0
35219 
35220 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x608)
35221 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x608)
35222 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x608)
35223 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
35224 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
35225 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
35226 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
35227 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_IN(x)            \
35228                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x))
35229 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
35230                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
35231 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
35232                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
35233 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
35234                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_IN(x))
35235 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
35236 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
35237 
35238 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ADDR(x)                                                        ((x) + 0x60c)
35239 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_PHYS(x)                                                        ((x) + 0x60c)
35240 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_OFFS                                                           (0x60c)
35241 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_RMSK                                                           0xffffffff
35242 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_POR                                                            0x00000000
35243 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_POR_RMSK                                                       0xffffffff
35244 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ATTR                                                                        0x3
35245 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_IN(x)            \
35246                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ADDR(x))
35247 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_INM(x, m)            \
35248                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ADDR(x), m)
35249 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_OUT(x, v)            \
35250                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ADDR(x),v)
35251 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_OUTM(x,m,v) \
35252                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_IN(x))
35253 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                0xffff0000
35254 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                        16
35255 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                            0x8000
35256 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                15
35257 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                     0x7e00
35258 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                          9
35259 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                 0x180
35260 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                     7
35261 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                       0x70
35262 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                          4
35263 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                     0xf
35264 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                       0
35265 
35266 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                         ((x) + 0x610)
35267 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                         ((x) + 0x610)
35268 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                            (0x610)
35269 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                0xffff
35270 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                             0x00000000
35271 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                        0xffffffff
35272 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                         0x3
35273 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
35274                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
35275 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
35276                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
35277 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
35278                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
35279 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
35280                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
35281 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                        0xffff
35282 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                             0
35283 
35284 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                     ((x) + 0x614)
35285 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                     ((x) + 0x614)
35286 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                        (0x614)
35287 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                        0xffffffff
35288 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                         0x00000000
35289 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                    0xffffffff
35290 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                     0x3
35291 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
35292                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
35293 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
35294                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
35295 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
35296                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
35297 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
35298                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
35299 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                  0xffffffff
35300 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                           0
35301 
35302 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                     ((x) + 0x618)
35303 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                     ((x) + 0x618)
35304 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                        (0x618)
35305 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                              0xff
35306 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                         0x00000000
35307 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                    0xffffffff
35308 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                     0x3
35309 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
35310                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
35311 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
35312                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
35313 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
35314                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
35315 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
35316                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
35317 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                        0xff
35318 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                           0
35319 
35320 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                      ((x) + 0x61c)
35321 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                      ((x) + 0x61c)
35322 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                         (0x61c)
35323 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                         0xffffffff
35324 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                          0x00000000
35325 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                     0xffffffff
35326 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                      0x3
35327 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
35328                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
35329 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
35330                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
35331 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
35332                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
35333 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
35334                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
35335 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                   0xffffffff
35336 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                            0
35337 
35338 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                      ((x) + 0x620)
35339 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                      ((x) + 0x620)
35340 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                         (0x620)
35341 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                               0xff
35342 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                          0x00000000
35343 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                     0xffffffff
35344 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                      0x3
35345 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
35346                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
35347 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
35348                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
35349 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
35350                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
35351 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
35352                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
35353 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                         0xff
35354 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                            0
35355 
35356 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ADDR(x)                                                              ((x) + 0x624)
35357 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_PHYS(x)                                                              ((x) + 0x624)
35358 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_OFFS                                                                 (0x624)
35359 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_RMSK                                                                 0xffff003f
35360 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_POR                                                                  0x00000000
35361 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_POR_RMSK                                                             0xffffffff
35362 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ATTR                                                                              0x3
35363 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_IN(x)            \
35364                 in_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ADDR(x))
35365 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_INM(x, m)            \
35366                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ADDR(x), m)
35367 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_OUT(x, v)            \
35368                 out_dword(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ADDR(x),v)
35369 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_OUTM(x,m,v) \
35370                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_IN(x))
35371 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
35372 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
35373 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
35374 #define HWIO_TQM_R0_TQM2TQM_IN2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
35375 
35376 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x628)
35377 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x628)
35378 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_OFFS                                                              (0x628)
35379 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_RMSK                                                              0xffffffff
35380 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_POR                                                               0x00000000
35381 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
35382 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ATTR                                                                           0x3
35383 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_IN(x)            \
35384                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ADDR(x))
35385 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_INM(x, m)            \
35386                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ADDR(x), m)
35387 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_OUT(x, v)            \
35388                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ADDR(x),v)
35389 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_OUTM(x,m,v) \
35390                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_IN(x))
35391 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
35392 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
35393 
35394 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x62c)
35395 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x62c)
35396 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_OFFS                                                              (0x62c)
35397 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_RMSK                                                                0xffffff
35398 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_POR                                                               0x00000000
35399 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
35400 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ATTR                                                                           0x3
35401 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_IN(x)            \
35402                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ADDR(x))
35403 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_INM(x, m)            \
35404                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ADDR(x), m)
35405 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_OUT(x, v)            \
35406                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ADDR(x),v)
35407 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_OUTM(x,m,v) \
35408                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_IN(x))
35409 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
35410 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
35411 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
35412 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
35413 
35414 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ADDR(x)                                                                 ((x) + 0x630)
35415 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_PHYS(x)                                                                 ((x) + 0x630)
35416 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_OFFS                                                                    (0x630)
35417 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_RMSK                                                                        0xffff
35418 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_POR                                                                     0x00000000
35419 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_POR_RMSK                                                                0xffffffff
35420 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ATTR                                                                                 0x3
35421 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_IN(x)            \
35422                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ADDR(x))
35423 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_INM(x, m)            \
35424                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ADDR(x), m)
35425 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_OUT(x, v)            \
35426                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ADDR(x),v)
35427 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_OUTM(x,m,v) \
35428                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_IN(x))
35429 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_RING_ID_BMSK                                                                0xff00
35430 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_RING_ID_SHFT                                                                     8
35431 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
35432 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_ID_ENTRY_SIZE_SHFT                                                                  0
35433 
35434 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_ADDR(x)                                                             ((x) + 0x634)
35435 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_PHYS(x)                                                             ((x) + 0x634)
35436 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_OFFS                                                                (0x634)
35437 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_RMSK                                                                0xffffffff
35438 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_POR                                                                 0x00000000
35439 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_POR_RMSK                                                            0xffffffff
35440 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_ATTR                                                                             0x1
35441 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_IN(x)            \
35442                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_ADDR(x))
35443 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_INM(x, m)            \
35444                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_ADDR(x), m)
35445 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
35446 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
35447 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
35448 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
35449 
35450 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADDR(x)                                                               ((x) + 0x638)
35451 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_PHYS(x)                                                               ((x) + 0x638)
35452 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_OFFS                                                                  (0x638)
35453 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_RMSK                                                                   0x7ffffff
35454 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_POR                                                                   0x00000080
35455 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_POR_RMSK                                                              0xffffffff
35456 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ATTR                                                                               0x3
35457 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_IN(x)            \
35458                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADDR(x))
35459 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_INM(x, m)            \
35460                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADDR(x), m)
35461 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_OUT(x, v)            \
35462                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADDR(x),v)
35463 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_OUTM(x,m,v) \
35464                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_IN(x))
35465 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
35466 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
35467 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
35468 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_LOOP_CNT_SHFT                                                                 22
35469 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
35470 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SPARE_CONTROL_SHFT                                                            14
35471 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
35472 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
35473 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
35474 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
35475 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
35476 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
35477 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
35478 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SRNG_ENABLE_SHFT                                                               6
35479 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
35480 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
35481 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
35482 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
35483 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
35484 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
35485 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
35486 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_SECURITY_BIT_SHFT                                                              2
35487 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
35488 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
35489 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
35490 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
35491 
35492 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x63c)
35493 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x63c)
35494 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_OFFS                                                           (0x63c)
35495 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
35496 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_POR                                                            0x00000000
35497 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
35498 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ATTR                                                                        0x3
35499 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_IN(x)            \
35500                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ADDR(x))
35501 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_INM(x, m)            \
35502                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ADDR(x), m)
35503 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_OUT(x, v)            \
35504                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ADDR(x),v)
35505 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
35506                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_IN(x))
35507 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
35508 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
35509 
35510 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x640)
35511 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x640)
35512 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_OFFS                                                           (0x640)
35513 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_RMSK                                                                 0xff
35514 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_POR                                                            0x00000000
35515 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
35516 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ATTR                                                                        0x3
35517 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_IN(x)            \
35518                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ADDR(x))
35519 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_INM(x, m)            \
35520                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ADDR(x), m)
35521 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_OUT(x, v)            \
35522                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ADDR(x),v)
35523 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
35524                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_IN(x))
35525 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
35526 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
35527 
35528 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0x64c)
35529 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0x64c)
35530 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_OFFS                                                    (0x64c)
35531 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
35532 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
35533 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
35534 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
35535 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_IN(x)            \
35536                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x))
35537 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
35538                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
35539 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
35540                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
35541 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
35542                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_IN(x))
35543 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
35544 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
35545 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
35546 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
35547 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
35548 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
35549 
35550 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0x650)
35551 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0x650)
35552 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_OFFS                                                   (0x650)
35553 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
35554 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
35555 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
35556 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
35557 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_IN(x)            \
35558                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x))
35559 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
35560                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
35561 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
35562 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
35563 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
35564 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
35565 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
35566 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
35567 
35568 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0x654)
35569 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0x654)
35570 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0x654)
35571 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
35572 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
35573 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
35574 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
35575 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
35576                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
35577 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
35578                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
35579 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
35580                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
35581 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
35582                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_IN(x))
35583 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
35584 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
35585 
35586 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x670)
35587 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x670)
35588 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_OFFS                                                         (0x670)
35589 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
35590 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_POR                                                          0x00000000
35591 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
35592 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
35593 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_IN(x)            \
35594                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR(x))
35595 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_INM(x, m)            \
35596                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR(x), m)
35597 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_OUT(x, v)            \
35598                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR(x),v)
35599 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
35600                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_IN(x))
35601 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
35602 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
35603 
35604 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x674)
35605 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x674)
35606 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_OFFS                                                         (0x674)
35607 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
35608 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_POR                                                          0x00000000
35609 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
35610 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
35611 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_IN(x)            \
35612                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR(x))
35613 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_INM(x, m)            \
35614                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR(x), m)
35615 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_OUT(x, v)            \
35616                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR(x),v)
35617 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
35618                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_IN(x))
35619 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
35620 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
35621 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
35622 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
35623 
35624 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x678)
35625 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x678)
35626 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_OFFS                                                             (0x678)
35627 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_RMSK                                                             0xffffffff
35628 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_POR                                                              0x00000000
35629 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
35630 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ATTR                                                                          0x3
35631 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_IN(x)            \
35632                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ADDR(x))
35633 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_INM(x, m)            \
35634                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ADDR(x), m)
35635 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_OUT(x, v)            \
35636                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ADDR(x),v)
35637 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_OUTM(x,m,v) \
35638                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_IN(x))
35639 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
35640 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI1_DATA_VALUE_SHFT                                                                0
35641 
35642 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0x67c)
35643 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0x67c)
35644 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0x67c)
35645 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
35646 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
35647 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
35648 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
35649 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_IN(x)            \
35650                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x))
35651 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
35652                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
35653 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
35654                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
35655 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
35656                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_IN(x))
35657 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
35658 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
35659 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
35660 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
35661 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
35662 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
35663 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
35664 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
35665 
35666 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0x680)
35667 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0x680)
35668 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_OFFS                                                         (0x680)
35669 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
35670 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_POR                                                          0x00000000
35671 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
35672 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
35673 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_IN(x)            \
35674                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR(x))
35675 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_INM(x, m)            \
35676                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR(x), m)
35677 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_OUT(x, v)            \
35678                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR(x),v)
35679 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
35680                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_IN(x))
35681 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
35682 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
35683 
35684 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0x684)
35685 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0x684)
35686 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_OFFS                                                         (0x684)
35687 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
35688 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_POR                                                          0x00000000
35689 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
35690 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
35691 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_IN(x)            \
35692                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR(x))
35693 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_INM(x, m)            \
35694                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR(x), m)
35695 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_OUT(x, v)            \
35696                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR(x),v)
35697 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
35698                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_IN(x))
35699 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
35700 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
35701 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
35702 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
35703 
35704 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0x688)
35705 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0x688)
35706 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_OFFS                                                             (0x688)
35707 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_RMSK                                                             0xffffffff
35708 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_POR                                                              0x00000000
35709 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
35710 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ATTR                                                                          0x3
35711 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_IN(x)            \
35712                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ADDR(x))
35713 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_INM(x, m)            \
35714                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ADDR(x), m)
35715 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_OUT(x, v)            \
35716                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ADDR(x),v)
35717 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_OUTM(x,m,v) \
35718                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_IN(x))
35719 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
35720 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MSI2_DATA_VALUE_SHFT                                                                0
35721 
35722 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x698)
35723 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x698)
35724 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x698)
35725 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
35726 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
35727 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
35728 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
35729 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_IN(x)            \
35730                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x))
35731 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
35732                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
35733 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
35734                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
35735 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
35736                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_IN(x))
35737 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
35738 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
35739 
35740 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ADDR(x)                                                       ((x) + 0x69c)
35741 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_PHYS(x)                                                       ((x) + 0x69c)
35742 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_OFFS                                                          (0x69c)
35743 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_RMSK                                                          0xffffffff
35744 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_POR                                                           0x00000000
35745 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_POR_RMSK                                                      0xffffffff
35746 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ATTR                                                                       0x3
35747 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_IN(x)            \
35748                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ADDR(x))
35749 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_INM(x, m)            \
35750                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ADDR(x), m)
35751 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_OUT(x, v)            \
35752                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ADDR(x),v)
35753 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_OUTM(x,m,v) \
35754                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_IN(x))
35755 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
35756 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
35757 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
35758 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
35759 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
35760 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
35761 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
35762 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                    7
35763 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
35764 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
35765 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
35766 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
35767 
35768 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x6a0)
35769 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x6a0)
35770 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                           (0x6a0)
35771 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
35772 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                            0x00000000
35773 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
35774 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
35775 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
35776                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
35777 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
35778                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
35779 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
35780                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
35781 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
35782                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
35783 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
35784 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
35785 
35786 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x6a4)
35787 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x6a4)
35788 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x6a4)
35789 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
35790 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
35791 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
35792 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
35793 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
35794                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
35795 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
35796                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
35797 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
35798                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
35799 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
35800                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
35801 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
35802 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
35803 
35804 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x6a8)
35805 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x6a8)
35806 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x6a8)
35807 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
35808 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
35809 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
35810 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
35811 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
35812                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
35813 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
35814                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
35815 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
35816                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
35817 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
35818                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
35819 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
35820 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
35821 
35822 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x6ac)
35823 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x6ac)
35824 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                        (0x6ac)
35825 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
35826 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
35827 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
35828 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
35829 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
35830                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
35831 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
35832                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
35833 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
35834                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
35835 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
35836                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
35837 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
35838 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
35839 
35840 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x6b0)
35841 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x6b0)
35842 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                        (0x6b0)
35843 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
35844 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
35845 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
35846 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
35847 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
35848                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
35849 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
35850                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
35851 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
35852                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
35853 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
35854                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
35855 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
35856 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
35857 
35858 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ADDR(x)                                                             ((x) + 0x6b4)
35859 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_PHYS(x)                                                             ((x) + 0x6b4)
35860 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_OFFS                                                                (0x6b4)
35861 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_RMSK                                                                0xffff003f
35862 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_POR                                                                 0x00000000
35863 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_POR_RMSK                                                            0xffffffff
35864 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ATTR                                                                             0x3
35865 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_IN(x)            \
35866                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ADDR(x))
35867 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_INM(x, m)            \
35868                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ADDR(x), m)
35869 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_OUT(x, v)            \
35870                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ADDR(x),v)
35871 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_OUTM(x,m,v) \
35872                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_IN(x))
35873 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
35874 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
35875 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
35876 #define HWIO_TQM_R0_TQM2TQM_OUT1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
35877 
35878 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x6b8)
35879 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x6b8)
35880 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_OFFS                                                              (0x6b8)
35881 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_RMSK                                                              0xffffffff
35882 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_POR                                                               0x00000000
35883 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
35884 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ATTR                                                                           0x3
35885 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_IN(x)            \
35886                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ADDR(x))
35887 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_INM(x, m)            \
35888                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ADDR(x), m)
35889 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_OUT(x, v)            \
35890                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ADDR(x),v)
35891 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_OUTM(x,m,v) \
35892                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_IN(x))
35893 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
35894 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
35895 
35896 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x6bc)
35897 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x6bc)
35898 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_OFFS                                                              (0x6bc)
35899 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_RMSK                                                                0xffffff
35900 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_POR                                                               0x00000000
35901 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
35902 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ATTR                                                                           0x3
35903 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_IN(x)            \
35904                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ADDR(x))
35905 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_INM(x, m)            \
35906                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ADDR(x), m)
35907 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_OUT(x, v)            \
35908                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ADDR(x),v)
35909 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_OUTM(x,m,v) \
35910                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_IN(x))
35911 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
35912 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
35913 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
35914 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
35915 
35916 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ADDR(x)                                                                 ((x) + 0x6c0)
35917 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_PHYS(x)                                                                 ((x) + 0x6c0)
35918 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_OFFS                                                                    (0x6c0)
35919 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_RMSK                                                                        0xffff
35920 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_POR                                                                     0x00000000
35921 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_POR_RMSK                                                                0xffffffff
35922 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ATTR                                                                                 0x3
35923 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_IN(x)            \
35924                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ADDR(x))
35925 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_INM(x, m)            \
35926                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ADDR(x), m)
35927 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_OUT(x, v)            \
35928                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ADDR(x),v)
35929 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_OUTM(x,m,v) \
35930                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_IN(x))
35931 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_RING_ID_BMSK                                                                0xff00
35932 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_RING_ID_SHFT                                                                     8
35933 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
35934 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_ID_ENTRY_SIZE_SHFT                                                                  0
35935 
35936 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_ADDR(x)                                                             ((x) + 0x6c4)
35937 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_PHYS(x)                                                             ((x) + 0x6c4)
35938 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_OFFS                                                                (0x6c4)
35939 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_RMSK                                                                0xffffffff
35940 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_POR                                                                 0x00000000
35941 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_POR_RMSK                                                            0xffffffff
35942 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_ATTR                                                                             0x1
35943 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_IN(x)            \
35944                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_ADDR(x))
35945 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_INM(x, m)            \
35946                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_ADDR(x), m)
35947 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
35948 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
35949 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
35950 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
35951 
35952 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADDR(x)                                                               ((x) + 0x6c8)
35953 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_PHYS(x)                                                               ((x) + 0x6c8)
35954 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_OFFS                                                                  (0x6c8)
35955 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_RMSK                                                                   0x7ffffff
35956 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_POR                                                                   0x00000080
35957 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_POR_RMSK                                                              0xffffffff
35958 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ATTR                                                                               0x3
35959 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_IN(x)            \
35960                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADDR(x))
35961 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_INM(x, m)            \
35962                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADDR(x), m)
35963 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_OUT(x, v)            \
35964                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADDR(x),v)
35965 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_OUTM(x,m,v) \
35966                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_IN(x))
35967 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
35968 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
35969 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
35970 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_LOOP_CNT_SHFT                                                                 22
35971 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
35972 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SPARE_CONTROL_SHFT                                                            14
35973 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
35974 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
35975 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
35976 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
35977 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
35978 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
35979 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
35980 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SRNG_ENABLE_SHFT                                                               6
35981 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
35982 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
35983 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
35984 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
35985 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
35986 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
35987 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
35988 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_SECURITY_BIT_SHFT                                                              2
35989 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
35990 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
35991 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
35992 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
35993 
35994 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x6cc)
35995 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x6cc)
35996 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_OFFS                                                           (0x6cc)
35997 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
35998 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_POR                                                            0x00000000
35999 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
36000 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ATTR                                                                        0x3
36001 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_IN(x)            \
36002                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ADDR(x))
36003 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_INM(x, m)            \
36004                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ADDR(x), m)
36005 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_OUT(x, v)            \
36006                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ADDR(x),v)
36007 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_OUTM(x,m,v) \
36008                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_IN(x))
36009 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
36010 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
36011 
36012 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x6d0)
36013 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x6d0)
36014 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_OFFS                                                           (0x6d0)
36015 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_RMSK                                                                 0xff
36016 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_POR                                                            0x00000000
36017 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
36018 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ATTR                                                                        0x3
36019 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_IN(x)            \
36020                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ADDR(x))
36021 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_INM(x, m)            \
36022                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ADDR(x), m)
36023 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_OUT(x, v)            \
36024                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ADDR(x),v)
36025 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_OUTM(x,m,v) \
36026                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_IN(x))
36027 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
36028 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
36029 
36030 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0x6dc)
36031 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0x6dc)
36032 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_OFFS                                                    (0x6dc)
36033 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
36034 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
36035 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
36036 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
36037 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_IN(x)            \
36038                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x))
36039 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_INM(x, m)            \
36040                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x), m)
36041 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
36042                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x),v)
36043 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
36044                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_IN(x))
36045 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
36046 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
36047 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
36048 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
36049 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
36050 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
36051 
36052 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0x6e0)
36053 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0x6e0)
36054 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_OFFS                                                   (0x6e0)
36055 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
36056 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
36057 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
36058 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
36059 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_IN(x)            \
36060                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x))
36061 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_INM(x, m)            \
36062                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_ADDR(x), m)
36063 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
36064 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
36065 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
36066 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
36067 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
36068 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
36069 
36070 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0x6e4)
36071 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0x6e4)
36072 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0x6e4)
36073 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
36074 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
36075 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
36076 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
36077 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_IN(x)            \
36078                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x))
36079 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
36080                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
36081 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
36082                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
36083 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
36084                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_IN(x))
36085 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
36086 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
36087 
36088 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x700)
36089 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x700)
36090 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_OFFS                                                         (0x700)
36091 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
36092 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_POR                                                          0x00000000
36093 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
36094 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
36095 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_IN(x)            \
36096                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR(x))
36097 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_INM(x, m)            \
36098                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR(x), m)
36099 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_OUT(x, v)            \
36100                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR(x),v)
36101 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
36102                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_IN(x))
36103 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
36104 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
36105 
36106 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x704)
36107 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x704)
36108 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_OFFS                                                         (0x704)
36109 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
36110 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_POR                                                          0x00000000
36111 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
36112 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
36113 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_IN(x)            \
36114                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR(x))
36115 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_INM(x, m)            \
36116                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR(x), m)
36117 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_OUT(x, v)            \
36118                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR(x),v)
36119 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
36120                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_IN(x))
36121 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
36122 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
36123 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
36124 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
36125 
36126 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x708)
36127 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x708)
36128 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_OFFS                                                             (0x708)
36129 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_RMSK                                                             0xffffffff
36130 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_POR                                                              0x00000000
36131 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
36132 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ATTR                                                                          0x3
36133 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_IN(x)            \
36134                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ADDR(x))
36135 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_INM(x, m)            \
36136                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ADDR(x), m)
36137 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_OUT(x, v)            \
36138                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ADDR(x),v)
36139 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_OUTM(x,m,v) \
36140                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_IN(x))
36141 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
36142 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI1_DATA_VALUE_SHFT                                                                0
36143 
36144 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0x70c)
36145 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0x70c)
36146 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0x70c)
36147 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
36148 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
36149 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
36150 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
36151 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_IN(x)            \
36152                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x))
36153 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
36154                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
36155 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
36156                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
36157 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
36158                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_IN(x))
36159 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
36160 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
36161 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
36162 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
36163 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
36164 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
36165 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
36166 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
36167 
36168 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0x710)
36169 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0x710)
36170 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_OFFS                                                         (0x710)
36171 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
36172 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_POR                                                          0x00000000
36173 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
36174 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
36175 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_IN(x)            \
36176                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR(x))
36177 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_INM(x, m)            \
36178                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR(x), m)
36179 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_OUT(x, v)            \
36180                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR(x),v)
36181 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
36182                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_IN(x))
36183 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
36184 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
36185 
36186 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0x714)
36187 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0x714)
36188 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_OFFS                                                         (0x714)
36189 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
36190 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_POR                                                          0x00000000
36191 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
36192 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
36193 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_IN(x)            \
36194                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR(x))
36195 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_INM(x, m)            \
36196                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR(x), m)
36197 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_OUT(x, v)            \
36198                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR(x),v)
36199 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
36200                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_IN(x))
36201 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
36202 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
36203 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
36204 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
36205 
36206 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0x718)
36207 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0x718)
36208 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_OFFS                                                             (0x718)
36209 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_RMSK                                                             0xffffffff
36210 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_POR                                                              0x00000000
36211 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
36212 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ATTR                                                                          0x3
36213 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_IN(x)            \
36214                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ADDR(x))
36215 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_INM(x, m)            \
36216                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ADDR(x), m)
36217 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_OUT(x, v)            \
36218                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ADDR(x),v)
36219 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_OUTM(x,m,v) \
36220                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_IN(x))
36221 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
36222 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MSI2_DATA_VALUE_SHFT                                                                0
36223 
36224 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x728)
36225 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x728)
36226 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x728)
36227 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
36228 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
36229 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
36230 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
36231 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_IN(x)            \
36232                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x))
36233 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
36234                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
36235 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
36236                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
36237 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
36238                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_IN(x))
36239 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
36240 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
36241 
36242 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ADDR(x)                                                       ((x) + 0x72c)
36243 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_PHYS(x)                                                       ((x) + 0x72c)
36244 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_OFFS                                                          (0x72c)
36245 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_RMSK                                                          0xffffffff
36246 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_POR                                                           0x00000000
36247 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_POR_RMSK                                                      0xffffffff
36248 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ATTR                                                                       0x3
36249 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_IN(x)            \
36250                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ADDR(x))
36251 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_INM(x, m)            \
36252                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ADDR(x), m)
36253 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_OUT(x, v)            \
36254                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ADDR(x),v)
36255 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_OUTM(x,m,v) \
36256                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_IN(x))
36257 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
36258 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
36259 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
36260 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
36261 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
36262 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
36263 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
36264 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                    7
36265 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
36266 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
36267 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
36268 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
36269 
36270 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x730)
36271 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x730)
36272 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                           (0x730)
36273 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
36274 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                            0x00000000
36275 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
36276 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
36277 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
36278                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
36279 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
36280                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
36281 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
36282                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
36283 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
36284                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
36285 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
36286 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
36287 
36288 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x734)
36289 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x734)
36290 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x734)
36291 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
36292 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
36293 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
36294 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
36295 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
36296                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
36297 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
36298                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
36299 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
36300                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
36301 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
36302                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
36303 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
36304 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
36305 
36306 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x738)
36307 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x738)
36308 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x738)
36309 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
36310 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
36311 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
36312 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
36313 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
36314                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
36315 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
36316                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
36317 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
36318                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
36319 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
36320                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
36321 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
36322 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
36323 
36324 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x73c)
36325 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x73c)
36326 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                        (0x73c)
36327 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
36328 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
36329 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
36330 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
36331 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
36332                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
36333 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
36334                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
36335 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
36336                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
36337 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
36338                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
36339 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
36340 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
36341 
36342 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x740)
36343 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x740)
36344 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                        (0x740)
36345 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
36346 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
36347 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
36348 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
36349 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
36350                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
36351 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
36352                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
36353 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
36354                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
36355 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
36356                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
36357 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
36358 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
36359 
36360 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ADDR(x)                                                             ((x) + 0x744)
36361 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_PHYS(x)                                                             ((x) + 0x744)
36362 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_OFFS                                                                (0x744)
36363 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_RMSK                                                                0xffff003f
36364 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_POR                                                                 0x00000000
36365 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_POR_RMSK                                                            0xffffffff
36366 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ATTR                                                                             0x3
36367 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_IN(x)            \
36368                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ADDR(x))
36369 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_INM(x, m)            \
36370                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ADDR(x), m)
36371 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_OUT(x, v)            \
36372                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ADDR(x),v)
36373 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_OUTM(x,m,v) \
36374                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_IN(x))
36375 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
36376 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
36377 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
36378 #define HWIO_TQM_R0_TQM2TQM_OUT2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
36379 
36380 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ADDR(x)                                                          ((x) + 0x748)
36381 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_PHYS(x)                                                          ((x) + 0x748)
36382 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_OFFS                                                             (0x748)
36383 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_RMSK                                                              0x3ff03ff
36384 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_POR                                                              0x01df0190
36385 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_POR_RMSK                                                         0xffffffff
36386 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ATTR                                                                          0x3
36387 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_IN(x)            \
36388                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ADDR(x))
36389 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_INM(x, m)            \
36390                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ADDR(x), m)
36391 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_OUT(x, v)            \
36392                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ADDR(x),v)
36393 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_OUTM(x,m,v) \
36394                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_IN(x))
36395 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_END_ADDR_BMSK                                                     0x3ff0000
36396 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_END_ADDR_SHFT                                                            16
36397 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_START_ADDR_BMSK                                                       0x3ff
36398 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_A_START_ADDR_SHFT                                                           0
36399 
36400 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ADDR(x)                                                          ((x) + 0x74c)
36401 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_PHYS(x)                                                          ((x) + 0x74c)
36402 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_OFFS                                                             (0x74c)
36403 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_RMSK                                                              0x3ff03ff
36404 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_POR                                                              0x022f01e0
36405 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_POR_RMSK                                                         0xffffffff
36406 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ATTR                                                                          0x3
36407 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_IN(x)            \
36408                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ADDR(x))
36409 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_INM(x, m)            \
36410                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ADDR(x), m)
36411 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_OUT(x, v)            \
36412                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ADDR(x),v)
36413 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_OUTM(x,m,v) \
36414                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_IN(x))
36415 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_END_ADDR_BMSK                                                     0x3ff0000
36416 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_END_ADDR_SHFT                                                            16
36417 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_START_ADDR_BMSK                                                       0x3ff
36418 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_B_START_ADDR_SHFT                                                           0
36419 
36420 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ADDR(x)                                                          ((x) + 0x750)
36421 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_PHYS(x)                                                          ((x) + 0x750)
36422 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_OFFS                                                             (0x750)
36423 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_RMSK                                                              0x3ff03ff
36424 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_POR                                                              0x027f0230
36425 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_POR_RMSK                                                         0xffffffff
36426 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ATTR                                                                          0x3
36427 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_IN(x)            \
36428                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ADDR(x))
36429 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_INM(x, m)            \
36430                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ADDR(x), m)
36431 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_OUT(x, v)            \
36432                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ADDR(x),v)
36433 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_OUTM(x,m,v) \
36434                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_IN(x))
36435 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_END_ADDR_BMSK                                                     0x3ff0000
36436 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_END_ADDR_SHFT                                                            16
36437 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_START_ADDR_BMSK                                                       0x3ff
36438 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_C_START_ADDR_SHFT                                                           0
36439 
36440 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ADDR(x)                                                          ((x) + 0x754)
36441 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_PHYS(x)                                                          ((x) + 0x754)
36442 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_OFFS                                                             (0x754)
36443 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_RMSK                                                              0x3ff03ff
36444 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_POR                                                              0x02cf0280
36445 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_POR_RMSK                                                         0xffffffff
36446 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ATTR                                                                          0x3
36447 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_IN(x)            \
36448                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ADDR(x))
36449 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_INM(x, m)            \
36450                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ADDR(x), m)
36451 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_OUT(x, v)            \
36452                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ADDR(x),v)
36453 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_OUTM(x,m,v) \
36454                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_IN(x))
36455 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_END_ADDR_BMSK                                                     0x3ff0000
36456 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_END_ADDR_SHFT                                                            16
36457 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_START_ADDR_BMSK                                                       0x3ff
36458 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_D_START_ADDR_SHFT                                                           0
36459 
36460 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ADDR(x)                                                          ((x) + 0x758)
36461 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_PHYS(x)                                                          ((x) + 0x758)
36462 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_OFFS                                                             (0x758)
36463 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_RMSK                                                              0x3ff03ff
36464 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_POR                                                              0x02e702d0
36465 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_POR_RMSK                                                         0xffffffff
36466 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ATTR                                                                          0x3
36467 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_IN(x)            \
36468                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ADDR(x))
36469 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_INM(x, m)            \
36470                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ADDR(x), m)
36471 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_OUT(x, v)            \
36472                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ADDR(x),v)
36473 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_OUTM(x,m,v) \
36474                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_IN(x))
36475 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_END_ADDR_BMSK                                                     0x3ff0000
36476 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_END_ADDR_SHFT                                                            16
36477 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_START_ADDR_BMSK                                                       0x3ff
36478 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_E_START_ADDR_SHFT                                                           0
36479 
36480 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ADDR(x)                                                          ((x) + 0x75c)
36481 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_PHYS(x)                                                          ((x) + 0x75c)
36482 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_OFFS                                                             (0x75c)
36483 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_RMSK                                                              0x3ff03ff
36484 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_POR                                                              0x02ff02e8
36485 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_POR_RMSK                                                         0xffffffff
36486 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ATTR                                                                          0x3
36487 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_IN(x)            \
36488                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ADDR(x))
36489 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_INM(x, m)            \
36490                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ADDR(x), m)
36491 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_OUT(x, v)            \
36492                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ADDR(x),v)
36493 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_OUTM(x,m,v) \
36494                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_IN(x))
36495 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_END_ADDR_BMSK                                                     0x3ff0000
36496 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_END_ADDR_SHFT                                                            16
36497 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_START_ADDR_BMSK                                                       0x3ff
36498 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_F_START_ADDR_SHFT                                                           0
36499 
36500 #define HWIO_TQM_R0_MLO_CHIP_ID_ADDR(x)                                                                          ((x) + 0x760)
36501 #define HWIO_TQM_R0_MLO_CHIP_ID_PHYS(x)                                                                          ((x) + 0x760)
36502 #define HWIO_TQM_R0_MLO_CHIP_ID_OFFS                                                                             (0x760)
36503 #define HWIO_TQM_R0_MLO_CHIP_ID_RMSK                                                                                    0x7
36504 #define HWIO_TQM_R0_MLO_CHIP_ID_POR                                                                              0x00000000
36505 #define HWIO_TQM_R0_MLO_CHIP_ID_POR_RMSK                                                                         0xffffffff
36506 #define HWIO_TQM_R0_MLO_CHIP_ID_ATTR                                                                                          0x3
36507 #define HWIO_TQM_R0_MLO_CHIP_ID_IN(x)            \
36508                 in_dword(HWIO_TQM_R0_MLO_CHIP_ID_ADDR(x))
36509 #define HWIO_TQM_R0_MLO_CHIP_ID_INM(x, m)            \
36510                 in_dword_masked(HWIO_TQM_R0_MLO_CHIP_ID_ADDR(x), m)
36511 #define HWIO_TQM_R0_MLO_CHIP_ID_OUT(x, v)            \
36512                 out_dword(HWIO_TQM_R0_MLO_CHIP_ID_ADDR(x),v)
36513 #define HWIO_TQM_R0_MLO_CHIP_ID_OUTM(x,m,v) \
36514                 out_dword_masked_ns(HWIO_TQM_R0_MLO_CHIP_ID_ADDR(x),m,v,HWIO_TQM_R0_MLO_CHIP_ID_IN(x))
36515 #define HWIO_TQM_R0_MLO_CHIP_ID_VALUE_BMSK                                                                              0x7
36516 #define HWIO_TQM_R0_MLO_CHIP_ID_VALUE_SHFT                                                                                0
36517 
36518 #define HWIO_TQM_R0_MLO_VC_ID_ADDR(x)                                                                            ((x) + 0x764)
36519 #define HWIO_TQM_R0_MLO_VC_ID_PHYS(x)                                                                            ((x) + 0x764)
36520 #define HWIO_TQM_R0_MLO_VC_ID_OFFS                                                                               (0x764)
36521 #define HWIO_TQM_R0_MLO_VC_ID_RMSK                                                                                     0xff
36522 #define HWIO_TQM_R0_MLO_VC_ID_POR                                                                                0x00000000
36523 #define HWIO_TQM_R0_MLO_VC_ID_POR_RMSK                                                                           0xffffffff
36524 #define HWIO_TQM_R0_MLO_VC_ID_ATTR                                                                                            0x3
36525 #define HWIO_TQM_R0_MLO_VC_ID_IN(x)            \
36526                 in_dword(HWIO_TQM_R0_MLO_VC_ID_ADDR(x))
36527 #define HWIO_TQM_R0_MLO_VC_ID_INM(x, m)            \
36528                 in_dword_masked(HWIO_TQM_R0_MLO_VC_ID_ADDR(x), m)
36529 #define HWIO_TQM_R0_MLO_VC_ID_OUT(x, v)            \
36530                 out_dword(HWIO_TQM_R0_MLO_VC_ID_ADDR(x),v)
36531 #define HWIO_TQM_R0_MLO_VC_ID_OUTM(x,m,v) \
36532                 out_dword_masked_ns(HWIO_TQM_R0_MLO_VC_ID_ADDR(x),m,v,HWIO_TQM_R0_MLO_VC_ID_IN(x))
36533 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT4_MLO_P_SRNG_BMSK                                                             0x80
36534 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT4_MLO_P_SRNG_SHFT                                                                7
36535 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT3_MLO_P_SRNG_BMSK                                                             0x40
36536 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT3_MLO_P_SRNG_SHFT                                                                6
36537 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN4_MLO_C_SRNG_BMSK                                                              0x20
36538 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN4_MLO_C_SRNG_SHFT                                                                 5
36539 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN3_MLO_C_SRNG_BMSK                                                              0x10
36540 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN3_MLO_C_SRNG_SHFT                                                                 4
36541 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT2_MLO_P_SRNG_BMSK                                                              0x8
36542 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT2_MLO_P_SRNG_SHFT                                                                3
36543 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT1_MLO_P_SRNG_BMSK                                                              0x4
36544 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_OUT1_MLO_P_SRNG_SHFT                                                                2
36545 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN2_MLO_C_SRNG_BMSK                                                               0x2
36546 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN2_MLO_C_SRNG_SHFT                                                                 1
36547 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN1_MLO_C_SRNG_BMSK                                                               0x1
36548 #define HWIO_TQM_R0_MLO_VC_ID_TQM2TQM_IN1_MLO_C_SRNG_SHFT                                                                 0
36549 
36550 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x)                                                            ((x) + 0x768)
36551 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_PHYS(x)                                                            ((x) + 0x768)
36552 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_OFFS                                                               (0x768)
36553 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_RMSK                                                                   0xffff
36554 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_POR                                                                0x00000000
36555 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_POR_RMSK                                                           0xffffffff
36556 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ATTR                                                                            0x3
36557 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_IN(x)            \
36558                 in_dword(HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x))
36559 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_INM(x, m)            \
36560                 in_dword_masked(HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x), m)
36561 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_OUT(x, v)            \
36562                 out_dword(HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x),v)
36563 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_OUTM(x,m,v) \
36564                 out_dword_masked_ns(HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_ADDR(x),m,v,HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_IN(x))
36565 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT4_SRNG_P_MLO_BMSK                                           0xc000
36566 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT4_SRNG_P_MLO_SHFT                                               14
36567 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT3_SRNG_P_MLO_BMSK                                           0x3000
36568 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT3_SRNG_P_MLO_SHFT                                               12
36569 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN4_SRNG_C_MLO_BMSK                                             0xc00
36570 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN4_SRNG_C_MLO_SHFT                                                10
36571 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN3_SRNG_C_MLO_BMSK                                             0x300
36572 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN3_SRNG_C_MLO_SHFT                                                 8
36573 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT2_SRNG_P_MLO_BMSK                                             0xc0
36574 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT2_SRNG_P_MLO_SHFT                                                6
36575 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT1_SRNG_P_MLO_BMSK                                             0x30
36576 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_OUT1_SRNG_P_MLO_SHFT                                                4
36577 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN2_SRNG_C_MLO_BMSK                                               0xc
36578 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN2_SRNG_C_MLO_SHFT                                                 2
36579 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN1_SRNG_C_MLO_BMSK                                               0x3
36580 #define HWIO_TQM_R0_MLO_GXI_TRANSFER_PRIORITY_TQM2TQM_IN1_SRNG_C_MLO_SHFT                                                 0
36581 
36582 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x)                                                                ((x) + 0x76c)
36583 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_PHYS(x)                                                                ((x) + 0x76c)
36584 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_OFFS                                                                   (0x76c)
36585 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_RMSK                                                                          0xf
36586 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_POR                                                                    0x00000000
36587 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_POR_RMSK                                                               0xffffffff
36588 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ATTR                                                                                0x3
36589 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_IN(x)            \
36590                 in_dword(HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x))
36591 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_INM(x, m)            \
36592                 in_dword_masked(HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x), m)
36593 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_OUT(x, v)            \
36594                 out_dword(HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x),v)
36595 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_OUTM(x,m,v) \
36596                 out_dword_masked_ns(HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_ADDR(x),m,v,HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_IN(x))
36597 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT4_BMSK                                                             0x8
36598 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT4_SHFT                                                               3
36599 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT3_BMSK                                                             0x4
36600 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT3_SHFT                                                               2
36601 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT2_BMSK                                                             0x2
36602 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT2_SHFT                                                               1
36603 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT1_BMSK                                                             0x1
36604 #define HWIO_TQM_R0_MLO_POSTED_WRITE_CTRL_TQM2TQM_OUT1_SHFT                                                               0
36605 
36606 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ADDR(x)                                                                ((x) + 0x770)
36607 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_PHYS(x)                                                                ((x) + 0x770)
36608 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_OFFS                                                                   (0x770)
36609 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_RMSK                                                                     0xffffff
36610 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_POR                                                                    0x00003003
36611 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_POR_RMSK                                                               0xffffffff
36612 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ATTR                                                                                0x3
36613 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_IN(x)            \
36614                 in_dword(HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ADDR(x))
36615 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_INM(x, m)            \
36616                 in_dword_masked(HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ADDR(x), m)
36617 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_OUT(x, v)            \
36618                 out_dword(HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ADDR(x),v)
36619 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_OUTM(x,m,v) \
36620                 out_dword_masked_ns(HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ADDR(x),m,v,HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_IN(x))
36621 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT4_WRITE_THRESHOLD_BMSK                                        0xf00000
36622 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT4_WRITE_THRESHOLD_SHFT                                              20
36623 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT3_WRITE_THRESHOLD_BMSK                                         0xf0000
36624 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT3_WRITE_THRESHOLD_SHFT                                              16
36625 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT4_ISSUE_MULTIPLE_TLVS_BMSK                                      0x8000
36626 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT4_ISSUE_MULTIPLE_TLVS_SHFT                                          15
36627 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT3_ISSUE_MULTIPLE_TLVS_BMSK                                      0x4000
36628 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT3_ISSUE_MULTIPLE_TLVS_SHFT                                          14
36629 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT4_BMSK                                                      0x2000
36630 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT4_SHFT                                                          13
36631 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT3_BMSK                                                      0x1000
36632 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT3_SHFT                                                          12
36633 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT2_WRITE_THRESHOLD_BMSK                                           0xf00
36634 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT2_WRITE_THRESHOLD_SHFT                                               8
36635 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT1_WRITE_THRESHOLD_BMSK                                            0xf0
36636 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT1_WRITE_THRESHOLD_SHFT                                               4
36637 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT2_ISSUE_MULTIPLE_TLVS_BMSK                                         0x8
36638 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT2_ISSUE_MULTIPLE_TLVS_SHFT                                           3
36639 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT1_ISSUE_MULTIPLE_TLVS_BMSK                                         0x4
36640 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_TQM2TQM_OUT1_ISSUE_MULTIPLE_TLVS_SHFT                                           2
36641 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT2_BMSK                                                         0x2
36642 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT2_SHFT                                                           1
36643 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT1_BMSK                                                         0x1
36644 #define HWIO_TQM_R0_MLO_STATUS_WRITE_CTRL_ENB_TQM2TQM_OUT1_SHFT                                                           0
36645 
36646 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ADDR(x)                                                          ((x) + 0x774)
36647 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_PHYS(x)                                                          ((x) + 0x774)
36648 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_OFFS                                                             (0x774)
36649 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_RMSK                                                              0x3ff03ff
36650 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_POR                                                              0x03170300
36651 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_POR_RMSK                                                         0xffffffff
36652 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ATTR                                                                          0x3
36653 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_IN(x)            \
36654                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ADDR(x))
36655 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_INM(x, m)            \
36656                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ADDR(x), m)
36657 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_OUT(x, v)            \
36658                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ADDR(x),v)
36659 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_OUTM(x,m,v) \
36660                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_IN(x))
36661 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_END_ADDR_BMSK                                                     0x3ff0000
36662 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_END_ADDR_SHFT                                                            16
36663 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_START_ADDR_BMSK                                                       0x3ff
36664 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_G_START_ADDR_SHFT                                                           0
36665 
36666 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ADDR(x)                                                          ((x) + 0x778)
36667 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_PHYS(x)                                                          ((x) + 0x778)
36668 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_OFFS                                                             (0x778)
36669 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_RMSK                                                              0x3ff03ff
36670 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_POR                                                              0x032f0318
36671 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_POR_RMSK                                                         0xffffffff
36672 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ATTR                                                                          0x3
36673 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_IN(x)            \
36674                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ADDR(x))
36675 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_INM(x, m)            \
36676                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ADDR(x), m)
36677 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_OUT(x, v)            \
36678                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ADDR(x),v)
36679 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_OUTM(x,m,v) \
36680                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_IN(x))
36681 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_END_ADDR_BMSK                                                     0x3ff0000
36682 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_END_ADDR_SHFT                                                            16
36683 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_START_ADDR_BMSK                                                       0x3ff
36684 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_H_START_ADDR_SHFT                                                           0
36685 
36686 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ADDR(x)                                                          ((x) + 0x77c)
36687 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_PHYS(x)                                                          ((x) + 0x77c)
36688 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_OFFS                                                             (0x77c)
36689 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_RMSK                                                              0x3ff03ff
36690 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_POR                                                              0x038b0330
36691 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_POR_RMSK                                                         0xffffffff
36692 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ATTR                                                                          0x3
36693 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_IN(x)            \
36694                 in_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ADDR(x))
36695 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_INM(x, m)            \
36696                 in_dword_masked(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ADDR(x), m)
36697 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_OUT(x, v)            \
36698                 out_dword(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ADDR(x),v)
36699 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_OUTM(x,m,v) \
36700                 out_dword_masked_ns(HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_ADDR(x),m,v,HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_IN(x))
36701 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_END_ADDR_BMSK                                                     0x3ff0000
36702 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_END_ADDR_SHFT                                                            16
36703 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_START_ADDR_BMSK                                                       0x3ff
36704 #define HWIO_TQM_R0_PREFETCH_MEMORY_PARTITION_I_START_ADDR_SHFT                                                           0
36705 
36706 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x780)
36707 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x780)
36708 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_OFFS                                                               (0x780)
36709 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_RMSK                                                               0xffffffff
36710 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_POR                                                                0x00000000
36711 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
36712 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ATTR                                                                            0x3
36713 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_IN(x)            \
36714                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ADDR(x))
36715 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_INM(x, m)            \
36716                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ADDR(x), m)
36717 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_OUT(x, v)            \
36718                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ADDR(x),v)
36719 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_OUTM(x,m,v) \
36720                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_IN(x))
36721 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
36722 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
36723 
36724 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x784)
36725 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x784)
36726 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_OFFS                                                               (0x784)
36727 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_RMSK                                                                 0xffffff
36728 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_POR                                                                0x00000000
36729 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
36730 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ATTR                                                                            0x3
36731 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_IN(x)            \
36732                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ADDR(x))
36733 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_INM(x, m)            \
36734                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ADDR(x), m)
36735 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_OUT(x, v)            \
36736                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ADDR(x),v)
36737 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_OUTM(x,m,v) \
36738                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_IN(x))
36739 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
36740 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
36741 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
36742 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
36743 
36744 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ADDR(x)                                                                  ((x) + 0x788)
36745 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_PHYS(x)                                                                  ((x) + 0x788)
36746 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_OFFS                                                                     (0x788)
36747 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_RMSK                                                                           0xff
36748 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_POR                                                                      0x00000000
36749 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_POR_RMSK                                                                 0xffffffff
36750 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ATTR                                                                                  0x3
36751 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_IN(x)            \
36752                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ADDR(x))
36753 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_INM(x, m)            \
36754                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ADDR(x), m)
36755 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_OUT(x, v)            \
36756                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ADDR(x),v)
36757 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_OUTM(x,m,v) \
36758                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_IN(x))
36759 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
36760 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_ID_ENTRY_SIZE_SHFT                                                                   0
36761 
36762 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_ADDR(x)                                                              ((x) + 0x78c)
36763 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_PHYS(x)                                                              ((x) + 0x78c)
36764 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_OFFS                                                                 (0x78c)
36765 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_RMSK                                                                 0xffffffff
36766 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_POR                                                                  0x00000000
36767 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_POR_RMSK                                                             0xffffffff
36768 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_ATTR                                                                              0x1
36769 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_IN(x)            \
36770                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_ADDR(x))
36771 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_INM(x, m)            \
36772                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_ADDR(x), m)
36773 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
36774 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
36775 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
36776 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
36777 
36778 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ADDR(x)                                                                ((x) + 0x790)
36779 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_PHYS(x)                                                                ((x) + 0x790)
36780 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_OFFS                                                                   (0x790)
36781 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_RMSK                                                                     0x3fffff
36782 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_POR                                                                    0x00000080
36783 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_POR_RMSK                                                               0xffffffff
36784 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ATTR                                                                                0x3
36785 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_IN(x)            \
36786                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ADDR(x))
36787 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_INM(x, m)            \
36788                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ADDR(x), m)
36789 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_OUT(x, v)            \
36790                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ADDR(x),v)
36791 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_OUTM(x,m,v) \
36792                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_IN(x))
36793 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
36794 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SPARE_CONTROL_SHFT                                                             14
36795 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
36796 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
36797 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
36798 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
36799 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
36800 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
36801 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
36802 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SRNG_ENABLE_SHFT                                                                6
36803 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
36804 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
36805 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
36806 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
36807 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
36808 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
36809 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
36810 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_SECURITY_BIT_SHFT                                                               2
36811 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
36812 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
36813 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
36814 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
36815 
36816 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x79c)
36817 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x79c)
36818 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_OFFS                                                            (0x79c)
36819 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
36820 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_POR                                                             0x00000000
36821 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
36822 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ATTR                                                                         0x3
36823 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_IN(x)            \
36824                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ADDR(x))
36825 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_INM(x, m)            \
36826                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ADDR(x), m)
36827 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_OUT(x, v)            \
36828                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ADDR(x),v)
36829 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_OUTM(x,m,v) \
36830                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_IN(x))
36831 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
36832 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
36833 
36834 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x7a0)
36835 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x7a0)
36836 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_OFFS                                                            (0x7a0)
36837 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_RMSK                                                                  0xff
36838 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_POR                                                             0x00000000
36839 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
36840 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ATTR                                                                         0x3
36841 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_IN(x)            \
36842                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ADDR(x))
36843 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_INM(x, m)            \
36844                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ADDR(x), m)
36845 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_OUT(x, v)            \
36846                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ADDR(x),v)
36847 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_OUTM(x,m,v) \
36848                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_IN(x))
36849 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
36850 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
36851 
36852 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x7b0)
36853 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x7b0)
36854 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x7b0)
36855 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
36856 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
36857 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
36858 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
36859 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
36860                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
36861 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
36862                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
36863 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
36864                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
36865 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
36866                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_IN(x))
36867 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
36868 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
36869 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
36870 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
36871 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
36872 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
36873 
36874 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x7b4)
36875 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x7b4)
36876 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x7b4)
36877 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
36878 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
36879 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
36880 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
36881 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
36882                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
36883 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
36884                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
36885 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
36886                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
36887 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
36888                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_IN(x))
36889 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
36890 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
36891 
36892 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x7b8)
36893 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x7b8)
36894 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x7b8)
36895 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
36896 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
36897 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
36898 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
36899 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_IN(x)            \
36900                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x))
36901 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_INM(x, m)            \
36902                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_ADDR(x), m)
36903 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
36904 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
36905 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
36906 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
36907 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
36908 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
36909 
36910 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x7bc)
36911 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x7bc)
36912 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x7bc)
36913 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
36914 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
36915 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
36916 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
36917 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
36918                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
36919 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
36920                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
36921 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
36922                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
36923 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
36924                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_IN(x))
36925 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
36926 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
36927 
36928 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x7c0)
36929 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x7c0)
36930 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x7c0)
36931 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
36932 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
36933 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
36934 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
36935 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
36936                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
36937 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
36938                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
36939 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
36940                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
36941 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
36942                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_IN(x))
36943 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
36944 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
36945 
36946 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x7c4)
36947 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x7c4)
36948 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x7c4)
36949 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
36950 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
36951 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
36952 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
36953 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
36954                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
36955 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
36956                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
36957 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
36958 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
36959 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
36960 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
36961 
36962 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x7c8)
36963 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x7c8)
36964 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_OFFS                                                          (0x7c8)
36965 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
36966 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_POR                                                           0x00000000
36967 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
36968 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
36969 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_IN(x)            \
36970                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR(x))
36971 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_INM(x, m)            \
36972                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR(x), m)
36973 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_OUT(x, v)            \
36974                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR(x),v)
36975 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
36976                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_IN(x))
36977 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
36978 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
36979 
36980 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x7cc)
36981 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x7cc)
36982 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_OFFS                                                          (0x7cc)
36983 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
36984 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_POR                                                           0x00000000
36985 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
36986 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
36987 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_IN(x)            \
36988                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR(x))
36989 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_INM(x, m)            \
36990                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR(x), m)
36991 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_OUT(x, v)            \
36992                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR(x),v)
36993 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
36994                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_IN(x))
36995 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
36996 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
36997 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
36998 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
36999 
37000 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x7d0)
37001 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x7d0)
37002 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_OFFS                                                              (0x7d0)
37003 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_RMSK                                                              0xffffffff
37004 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_POR                                                               0x00000000
37005 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
37006 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ATTR                                                                           0x3
37007 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_IN(x)            \
37008                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ADDR(x))
37009 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_INM(x, m)            \
37010                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ADDR(x), m)
37011 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_OUT(x, v)            \
37012                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ADDR(x),v)
37013 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_OUTM(x,m,v) \
37014                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_IN(x))
37015 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
37016 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MSI1_DATA_VALUE_SHFT                                                                 0
37017 
37018 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x7f0)
37019 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x7f0)
37020 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x7f0)
37021 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
37022 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
37023 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
37024 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
37025 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_IN(x)            \
37026                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x))
37027 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
37028                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
37029 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
37030                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
37031 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
37032                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_IN(x))
37033 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
37034 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
37035 
37036 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ADDR(x)                                                        ((x) + 0x7f4)
37037 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_PHYS(x)                                                        ((x) + 0x7f4)
37038 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_OFFS                                                           (0x7f4)
37039 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_RMSK                                                           0xffffffff
37040 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_POR                                                            0x00000000
37041 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_POR_RMSK                                                       0xffffffff
37042 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ATTR                                                                        0x3
37043 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_IN(x)            \
37044                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ADDR(x))
37045 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_INM(x, m)            \
37046                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ADDR(x), m)
37047 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_OUT(x, v)            \
37048                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ADDR(x),v)
37049 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_OUTM(x,m,v) \
37050                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_IN(x))
37051 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                0xffff0000
37052 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                        16
37053 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                            0x8000
37054 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                15
37055 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                     0x7e00
37056 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                          9
37057 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                 0x180
37058 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                     7
37059 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                       0x70
37060 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                          4
37061 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                     0xf
37062 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                       0
37063 
37064 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                         ((x) + 0x7f8)
37065 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                         ((x) + 0x7f8)
37066 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                            (0x7f8)
37067 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                0xffff
37068 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                             0x00000000
37069 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                        0xffffffff
37070 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                         0x3
37071 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
37072                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
37073 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
37074                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
37075 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
37076                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
37077 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
37078                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
37079 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                        0xffff
37080 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                             0
37081 
37082 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                     ((x) + 0x7fc)
37083 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                     ((x) + 0x7fc)
37084 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                        (0x7fc)
37085 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                        0xffffffff
37086 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                         0x00000000
37087 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                    0xffffffff
37088 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                     0x3
37089 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
37090                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
37091 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
37092                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
37093 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
37094                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
37095 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
37096                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
37097 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                  0xffffffff
37098 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                           0
37099 
37100 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                     ((x) + 0x800)
37101 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                     ((x) + 0x800)
37102 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                        (0x800)
37103 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                              0xff
37104 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                         0x00000000
37105 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                    0xffffffff
37106 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                     0x3
37107 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
37108                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
37109 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
37110                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
37111 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
37112                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
37113 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
37114                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
37115 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                        0xff
37116 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                           0
37117 
37118 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                      ((x) + 0x804)
37119 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                      ((x) + 0x804)
37120 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                         (0x804)
37121 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                         0xffffffff
37122 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                          0x00000000
37123 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                     0xffffffff
37124 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                      0x3
37125 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
37126                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
37127 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
37128                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
37129 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
37130                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
37131 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
37132                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
37133 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                   0xffffffff
37134 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                            0
37135 
37136 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                      ((x) + 0x808)
37137 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                      ((x) + 0x808)
37138 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                         (0x808)
37139 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                               0xff
37140 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                          0x00000000
37141 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                     0xffffffff
37142 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                      0x3
37143 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
37144                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
37145 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
37146                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
37147 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
37148                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
37149 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
37150                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
37151 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                         0xff
37152 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                            0
37153 
37154 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ADDR(x)                                                              ((x) + 0x80c)
37155 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_PHYS(x)                                                              ((x) + 0x80c)
37156 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_OFFS                                                                 (0x80c)
37157 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_RMSK                                                                 0xffff003f
37158 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_POR                                                                  0x00000000
37159 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_POR_RMSK                                                             0xffffffff
37160 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ATTR                                                                              0x3
37161 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_IN(x)            \
37162                 in_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ADDR(x))
37163 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_INM(x, m)            \
37164                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ADDR(x), m)
37165 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_OUT(x, v)            \
37166                 out_dword(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ADDR(x),v)
37167 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_OUTM(x,m,v) \
37168                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_IN(x))
37169 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
37170 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
37171 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
37172 #define HWIO_TQM_R0_TQM2TQM_IN3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
37173 
37174 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0x810)
37175 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0x810)
37176 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_OFFS                                                               (0x810)
37177 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_RMSK                                                               0xffffffff
37178 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_POR                                                                0x00000000
37179 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
37180 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ATTR                                                                            0x3
37181 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_IN(x)            \
37182                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ADDR(x))
37183 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_INM(x, m)            \
37184                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ADDR(x), m)
37185 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_OUT(x, v)            \
37186                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ADDR(x),v)
37187 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_OUTM(x,m,v) \
37188                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_IN(x))
37189 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
37190 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
37191 
37192 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0x814)
37193 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0x814)
37194 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_OFFS                                                               (0x814)
37195 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_RMSK                                                                 0xffffff
37196 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_POR                                                                0x00000000
37197 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
37198 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ATTR                                                                            0x3
37199 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_IN(x)            \
37200                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ADDR(x))
37201 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_INM(x, m)            \
37202                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ADDR(x), m)
37203 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_OUT(x, v)            \
37204                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ADDR(x),v)
37205 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_OUTM(x,m,v) \
37206                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_IN(x))
37207 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
37208 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
37209 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
37210 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
37211 
37212 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ADDR(x)                                                                  ((x) + 0x818)
37213 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_PHYS(x)                                                                  ((x) + 0x818)
37214 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_OFFS                                                                     (0x818)
37215 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_RMSK                                                                           0xff
37216 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_POR                                                                      0x00000000
37217 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_POR_RMSK                                                                 0xffffffff
37218 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ATTR                                                                                  0x3
37219 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_IN(x)            \
37220                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ADDR(x))
37221 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_INM(x, m)            \
37222                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ADDR(x), m)
37223 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_OUT(x, v)            \
37224                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ADDR(x),v)
37225 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_OUTM(x,m,v) \
37226                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_IN(x))
37227 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
37228 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_ID_ENTRY_SIZE_SHFT                                                                   0
37229 
37230 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_ADDR(x)                                                              ((x) + 0x81c)
37231 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_PHYS(x)                                                              ((x) + 0x81c)
37232 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_OFFS                                                                 (0x81c)
37233 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_RMSK                                                                 0xffffffff
37234 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_POR                                                                  0x00000000
37235 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_POR_RMSK                                                             0xffffffff
37236 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_ATTR                                                                              0x1
37237 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_IN(x)            \
37238                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_ADDR(x))
37239 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_INM(x, m)            \
37240                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_ADDR(x), m)
37241 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
37242 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
37243 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
37244 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
37245 
37246 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ADDR(x)                                                                ((x) + 0x820)
37247 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_PHYS(x)                                                                ((x) + 0x820)
37248 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_OFFS                                                                   (0x820)
37249 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_RMSK                                                                     0x3fffff
37250 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_POR                                                                    0x00000080
37251 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_POR_RMSK                                                               0xffffffff
37252 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ATTR                                                                                0x3
37253 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_IN(x)            \
37254                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ADDR(x))
37255 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_INM(x, m)            \
37256                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ADDR(x), m)
37257 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_OUT(x, v)            \
37258                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ADDR(x),v)
37259 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_OUTM(x,m,v) \
37260                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_IN(x))
37261 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
37262 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SPARE_CONTROL_SHFT                                                             14
37263 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
37264 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
37265 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
37266 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
37267 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
37268 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
37269 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
37270 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SRNG_ENABLE_SHFT                                                                6
37271 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
37272 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
37273 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
37274 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
37275 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
37276 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
37277 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
37278 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_SECURITY_BIT_SHFT                                                               2
37279 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
37280 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
37281 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
37282 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
37283 
37284 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ADDR(x)                                                         ((x) + 0x82c)
37285 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_PHYS(x)                                                         ((x) + 0x82c)
37286 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_OFFS                                                            (0x82c)
37287 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_RMSK                                                            0xffffffff
37288 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_POR                                                             0x00000000
37289 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_POR_RMSK                                                        0xffffffff
37290 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ATTR                                                                         0x3
37291 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_IN(x)            \
37292                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ADDR(x))
37293 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_INM(x, m)            \
37294                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ADDR(x), m)
37295 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_OUT(x, v)            \
37296                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ADDR(x),v)
37297 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_OUTM(x,m,v) \
37298                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_IN(x))
37299 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
37300 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                                0
37301 
37302 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ADDR(x)                                                         ((x) + 0x830)
37303 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_PHYS(x)                                                         ((x) + 0x830)
37304 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_OFFS                                                            (0x830)
37305 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_RMSK                                                                  0xff
37306 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_POR                                                             0x00000000
37307 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_POR_RMSK                                                        0xffffffff
37308 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ATTR                                                                         0x3
37309 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_IN(x)            \
37310                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ADDR(x))
37311 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_INM(x, m)            \
37312                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ADDR(x), m)
37313 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_OUT(x, v)            \
37314                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ADDR(x),v)
37315 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_OUTM(x,m,v) \
37316                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_IN(x))
37317 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                             0xff
37318 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                                0
37319 
37320 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                              ((x) + 0x840)
37321 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                              ((x) + 0x840)
37322 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                 (0x840)
37323 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                 0xffffffff
37324 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_POR                                                  0x00000000
37325 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                             0xffffffff
37326 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                              0x3
37327 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
37328                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
37329 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
37330                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
37331 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
37332                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
37333 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
37334                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_IN(x))
37335 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                       0xffff0000
37336 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                               16
37337 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                   0x8000
37338 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                       15
37339 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                             0x7fff
37340 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                  0
37341 
37342 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                              ((x) + 0x844)
37343 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                              ((x) + 0x844)
37344 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                 (0x844)
37345 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                     0xffff
37346 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_POR                                                  0x00000000
37347 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                             0xffffffff
37348 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                              0x3
37349 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
37350                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
37351 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
37352                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
37353 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
37354                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
37355 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
37356                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_IN(x))
37357 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                       0xffff
37358 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                            0
37359 
37360 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x)                                                 ((x) + 0x848)
37361 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_PHYS(x)                                                 ((x) + 0x848)
37362 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_OFFS                                                    (0x848)
37363 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_RMSK                                                    0xffffffff
37364 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_POR                                                     0x00000000
37365 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_POR_RMSK                                                0xffffffff
37366 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_ATTR                                                                 0x1
37367 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_IN(x)            \
37368                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x))
37369 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_INM(x, m)            \
37370                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_ADDR(x), m)
37371 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
37372 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
37373 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                 0x8000
37374 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                     15
37375 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
37376 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
37377 
37378 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                              ((x) + 0x84c)
37379 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                              ((x) + 0x84c)
37380 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                 (0x84c)
37381 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                      0x3ff
37382 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_POR                                                  0x00000000
37383 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                             0xffffffff
37384 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                              0x3
37385 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
37386                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
37387 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
37388                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
37389 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
37390                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
37391 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
37392                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_IN(x))
37393 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                   0x3ff
37394 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                       0
37395 
37396 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                             ((x) + 0x850)
37397 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                             ((x) + 0x850)
37398 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_OFFS                                                (0x850)
37399 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                       0x7
37400 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_POR                                                 0x00000003
37401 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                            0xffffffff
37402 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                             0x3
37403 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
37404                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
37405 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
37406                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
37407 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
37408                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
37409 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
37410                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_IN(x))
37411 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                  0x7
37412 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                    0
37413 
37414 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                            ((x) + 0x854)
37415 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                            ((x) + 0x854)
37416 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_OFFS                                               (0x854)
37417 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                 0xffffff
37418 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_POR                                                0x00000000
37419 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                           0xffffffff
37420 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                            0x1
37421 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
37422                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
37423 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
37424                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
37425 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                  0xff0000
37426 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                        16
37427 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                 0xffff
37428 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                      0
37429 
37430 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0x858)
37431 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0x858)
37432 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_OFFS                                                          (0x858)
37433 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
37434 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_POR                                                           0x00000000
37435 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
37436 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
37437 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_IN(x)            \
37438                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR(x))
37439 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_INM(x, m)            \
37440                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR(x), m)
37441 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_OUT(x, v)            \
37442                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR(x),v)
37443 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
37444                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_IN(x))
37445 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
37446 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
37447 
37448 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0x85c)
37449 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0x85c)
37450 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_OFFS                                                          (0x85c)
37451 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
37452 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_POR                                                           0x00000000
37453 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
37454 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
37455 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_IN(x)            \
37456                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR(x))
37457 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_INM(x, m)            \
37458                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR(x), m)
37459 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_OUT(x, v)            \
37460                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR(x),v)
37461 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
37462                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_IN(x))
37463 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
37464 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
37465 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
37466 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
37467 
37468 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0x860)
37469 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0x860)
37470 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_OFFS                                                              (0x860)
37471 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_RMSK                                                              0xffffffff
37472 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_POR                                                               0x00000000
37473 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
37474 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ATTR                                                                           0x3
37475 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_IN(x)            \
37476                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ADDR(x))
37477 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_INM(x, m)            \
37478                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ADDR(x), m)
37479 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_OUT(x, v)            \
37480                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ADDR(x),v)
37481 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_OUTM(x,m,v) \
37482                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_IN(x))
37483 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
37484 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MSI1_DATA_VALUE_SHFT                                                                 0
37485 
37486 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0x880)
37487 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0x880)
37488 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_OFFS                                                        (0x880)
37489 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
37490 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
37491 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
37492 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
37493 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_IN(x)            \
37494                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x))
37495 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
37496                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
37497 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
37498                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
37499 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
37500                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_IN(x))
37501 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
37502 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
37503 
37504 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ADDR(x)                                                        ((x) + 0x884)
37505 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_PHYS(x)                                                        ((x) + 0x884)
37506 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_OFFS                                                           (0x884)
37507 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_RMSK                                                           0xffffffff
37508 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_POR                                                            0x00000000
37509 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_POR_RMSK                                                       0xffffffff
37510 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ATTR                                                                        0x3
37511 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_IN(x)            \
37512                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ADDR(x))
37513 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_INM(x, m)            \
37514                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ADDR(x), m)
37515 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_OUT(x, v)            \
37516                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ADDR(x),v)
37517 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_OUTM(x,m,v) \
37518                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_IN(x))
37519 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                                0xffff0000
37520 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                        16
37521 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                            0x8000
37522 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                                15
37523 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                     0x7e00
37524 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                          9
37525 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_SRNG_SM_STATE3_BMSK                                                 0x180
37526 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_SRNG_SM_STATE3_SHFT                                                     7
37527 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                       0x70
37528 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                          4
37529 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                     0xf
37530 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                       0
37531 
37532 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x)                                         ((x) + 0x888)
37533 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_PHYS(x)                                         ((x) + 0x888)
37534 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OFFS                                            (0x888)
37535 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_RMSK                                                0xffff
37536 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR                                             0x00000000
37537 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_POR_RMSK                                        0xffffffff
37538 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ATTR                                                         0x3
37539 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x)            \
37540                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x))
37541 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_INM(x, m)            \
37542                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x), m)
37543 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUT(x, v)            \
37544                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),v)
37545 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
37546                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_IN(x))
37547 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                        0xffff
37548 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                             0
37549 
37550 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                     ((x) + 0x88c)
37551 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                     ((x) + 0x88c)
37552 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OFFS                                        (0x88c)
37553 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_RMSK                                        0xffffffff
37554 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR                                         0x00000000
37555 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                    0xffffffff
37556 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ATTR                                                     0x3
37557 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x)            \
37558                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x))
37559 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
37560                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
37561 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
37562                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
37563 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
37564                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_IN(x))
37565 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                  0xffffffff
37566 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                           0
37567 
37568 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                     ((x) + 0x890)
37569 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                     ((x) + 0x890)
37570 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OFFS                                        (0x890)
37571 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_RMSK                                              0xff
37572 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR                                         0x00000000
37573 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                    0xffffffff
37574 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ATTR                                                     0x3
37575 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x)            \
37576                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x))
37577 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
37578                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
37579 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
37580                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
37581 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
37582                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_IN(x))
37583 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                        0xff
37584 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                           0
37585 
37586 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x)                                      ((x) + 0x894)
37587 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_PHYS(x)                                      ((x) + 0x894)
37588 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OFFS                                         (0x894)
37589 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_RMSK                                         0xffffffff
37590 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR                                          0x00000000
37591 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_POR_RMSK                                     0xffffffff
37592 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ATTR                                                      0x3
37593 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x)            \
37594                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x))
37595 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_INM(x, m)            \
37596                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x), m)
37597 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
37598                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),v)
37599 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
37600                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_IN(x))
37601 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                   0xffffffff
37602 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                            0
37603 
37604 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x)                                      ((x) + 0x898)
37605 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_PHYS(x)                                      ((x) + 0x898)
37606 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OFFS                                         (0x898)
37607 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_RMSK                                               0xff
37608 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR                                          0x00000000
37609 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_POR_RMSK                                     0xffffffff
37610 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ATTR                                                      0x3
37611 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x)            \
37612                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x))
37613 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_INM(x, m)            \
37614                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x), m)
37615 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
37616                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),v)
37617 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
37618                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_IN(x))
37619 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                         0xff
37620 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_CONSUMER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                            0
37621 
37622 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ADDR(x)                                                              ((x) + 0x89c)
37623 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_PHYS(x)                                                              ((x) + 0x89c)
37624 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_OFFS                                                                 (0x89c)
37625 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_RMSK                                                                 0xffff003f
37626 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_POR                                                                  0x00000000
37627 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_POR_RMSK                                                             0xffffffff
37628 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ATTR                                                                              0x3
37629 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_IN(x)            \
37630                 in_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ADDR(x))
37631 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_INM(x, m)            \
37632                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ADDR(x), m)
37633 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_OUT(x, v)            \
37634                 out_dword(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ADDR(x),v)
37635 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_OUTM(x,m,v) \
37636                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_IN(x))
37637 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
37638 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
37639 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
37640 #define HWIO_TQM_R0_TQM2TQM_IN4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
37641 
37642 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x8a0)
37643 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x8a0)
37644 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_OFFS                                                              (0x8a0)
37645 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_RMSK                                                              0xffffffff
37646 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_POR                                                               0x00000000
37647 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
37648 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ATTR                                                                           0x3
37649 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_IN(x)            \
37650                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ADDR(x))
37651 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_INM(x, m)            \
37652                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ADDR(x), m)
37653 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_OUT(x, v)            \
37654                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ADDR(x),v)
37655 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_OUTM(x,m,v) \
37656                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_IN(x))
37657 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
37658 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
37659 
37660 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x8a4)
37661 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x8a4)
37662 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_OFFS                                                              (0x8a4)
37663 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_RMSK                                                                0xffffff
37664 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_POR                                                               0x00000000
37665 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
37666 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ATTR                                                                           0x3
37667 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_IN(x)            \
37668                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ADDR(x))
37669 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_INM(x, m)            \
37670                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ADDR(x), m)
37671 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_OUT(x, v)            \
37672                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ADDR(x),v)
37673 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_OUTM(x,m,v) \
37674                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_IN(x))
37675 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
37676 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
37677 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
37678 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
37679 
37680 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ADDR(x)                                                                 ((x) + 0x8a8)
37681 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_PHYS(x)                                                                 ((x) + 0x8a8)
37682 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_OFFS                                                                    (0x8a8)
37683 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_RMSK                                                                        0xffff
37684 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_POR                                                                     0x00000000
37685 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_POR_RMSK                                                                0xffffffff
37686 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ATTR                                                                                 0x3
37687 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_IN(x)            \
37688                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ADDR(x))
37689 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_INM(x, m)            \
37690                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ADDR(x), m)
37691 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_OUT(x, v)            \
37692                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ADDR(x),v)
37693 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_OUTM(x,m,v) \
37694                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_IN(x))
37695 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_RING_ID_BMSK                                                                0xff00
37696 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_RING_ID_SHFT                                                                     8
37697 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
37698 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_ID_ENTRY_SIZE_SHFT                                                                  0
37699 
37700 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_ADDR(x)                                                             ((x) + 0x8ac)
37701 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_PHYS(x)                                                             ((x) + 0x8ac)
37702 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_OFFS                                                                (0x8ac)
37703 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_RMSK                                                                0xffffffff
37704 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_POR                                                                 0x00000000
37705 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_POR_RMSK                                                            0xffffffff
37706 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_ATTR                                                                             0x1
37707 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_IN(x)            \
37708                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_ADDR(x))
37709 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_INM(x, m)            \
37710                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_ADDR(x), m)
37711 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
37712 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
37713 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
37714 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
37715 
37716 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADDR(x)                                                               ((x) + 0x8b0)
37717 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_PHYS(x)                                                               ((x) + 0x8b0)
37718 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_OFFS                                                                  (0x8b0)
37719 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_RMSK                                                                   0x7ffffff
37720 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_POR                                                                   0x00000080
37721 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_POR_RMSK                                                              0xffffffff
37722 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ATTR                                                                               0x3
37723 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_IN(x)            \
37724                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADDR(x))
37725 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_INM(x, m)            \
37726                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADDR(x), m)
37727 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_OUT(x, v)            \
37728                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADDR(x),v)
37729 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_OUTM(x,m,v) \
37730                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_IN(x))
37731 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
37732 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
37733 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
37734 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_LOOP_CNT_SHFT                                                                 22
37735 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
37736 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SPARE_CONTROL_SHFT                                                            14
37737 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
37738 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
37739 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
37740 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
37741 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
37742 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
37743 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
37744 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SRNG_ENABLE_SHFT                                                               6
37745 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
37746 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
37747 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
37748 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
37749 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
37750 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
37751 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
37752 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_SECURITY_BIT_SHFT                                                              2
37753 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
37754 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
37755 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
37756 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
37757 
37758 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x8b4)
37759 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x8b4)
37760 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_OFFS                                                           (0x8b4)
37761 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
37762 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_POR                                                            0x00000000
37763 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
37764 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ATTR                                                                        0x3
37765 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_IN(x)            \
37766                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ADDR(x))
37767 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_INM(x, m)            \
37768                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ADDR(x), m)
37769 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_OUT(x, v)            \
37770                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ADDR(x),v)
37771 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_OUTM(x,m,v) \
37772                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_IN(x))
37773 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
37774 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
37775 
37776 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x8b8)
37777 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x8b8)
37778 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_OFFS                                                           (0x8b8)
37779 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_RMSK                                                                 0xff
37780 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_POR                                                            0x00000000
37781 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
37782 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ATTR                                                                        0x3
37783 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_IN(x)            \
37784                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ADDR(x))
37785 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_INM(x, m)            \
37786                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ADDR(x), m)
37787 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_OUT(x, v)            \
37788                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ADDR(x),v)
37789 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_OUTM(x,m,v) \
37790                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_IN(x))
37791 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
37792 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
37793 
37794 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0x8c4)
37795 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0x8c4)
37796 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_OFFS                                                    (0x8c4)
37797 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
37798 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
37799 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
37800 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
37801 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_IN(x)            \
37802                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x))
37803 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_INM(x, m)            \
37804                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x), m)
37805 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
37806                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x),v)
37807 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
37808                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_IN(x))
37809 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
37810 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
37811 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
37812 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
37813 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
37814 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
37815 
37816 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0x8c8)
37817 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0x8c8)
37818 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_OFFS                                                   (0x8c8)
37819 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
37820 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
37821 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
37822 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
37823 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_IN(x)            \
37824                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x))
37825 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_INM(x, m)            \
37826                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_ADDR(x), m)
37827 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
37828 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
37829 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
37830 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
37831 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
37832 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
37833 
37834 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0x8cc)
37835 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0x8cc)
37836 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0x8cc)
37837 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
37838 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
37839 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
37840 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
37841 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_IN(x)            \
37842                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x))
37843 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
37844                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
37845 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
37846                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
37847 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
37848                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_IN(x))
37849 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
37850 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
37851 
37852 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x8e8)
37853 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x8e8)
37854 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_OFFS                                                         (0x8e8)
37855 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
37856 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_POR                                                          0x00000000
37857 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
37858 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
37859 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_IN(x)            \
37860                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR(x))
37861 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_INM(x, m)            \
37862                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR(x), m)
37863 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_OUT(x, v)            \
37864                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR(x),v)
37865 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
37866                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_IN(x))
37867 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
37868 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
37869 
37870 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x8ec)
37871 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x8ec)
37872 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_OFFS                                                         (0x8ec)
37873 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
37874 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_POR                                                          0x00000000
37875 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
37876 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
37877 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_IN(x)            \
37878                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR(x))
37879 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_INM(x, m)            \
37880                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR(x), m)
37881 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_OUT(x, v)            \
37882                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR(x),v)
37883 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
37884                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_IN(x))
37885 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
37886 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
37887 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
37888 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
37889 
37890 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x8f0)
37891 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x8f0)
37892 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_OFFS                                                             (0x8f0)
37893 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_RMSK                                                             0xffffffff
37894 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_POR                                                              0x00000000
37895 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
37896 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ATTR                                                                          0x3
37897 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_IN(x)            \
37898                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ADDR(x))
37899 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_INM(x, m)            \
37900                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ADDR(x), m)
37901 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_OUT(x, v)            \
37902                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ADDR(x),v)
37903 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_OUTM(x,m,v) \
37904                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_IN(x))
37905 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
37906 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI1_DATA_VALUE_SHFT                                                                0
37907 
37908 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0x8f4)
37909 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0x8f4)
37910 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0x8f4)
37911 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
37912 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
37913 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
37914 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
37915 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_IN(x)            \
37916                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x))
37917 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
37918                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
37919 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
37920                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
37921 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
37922                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_IN(x))
37923 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
37924 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
37925 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
37926 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
37927 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
37928 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
37929 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
37930 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
37931 
37932 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0x8f8)
37933 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0x8f8)
37934 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_OFFS                                                         (0x8f8)
37935 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
37936 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_POR                                                          0x00000000
37937 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
37938 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
37939 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_IN(x)            \
37940                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR(x))
37941 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_INM(x, m)            \
37942                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR(x), m)
37943 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_OUT(x, v)            \
37944                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR(x),v)
37945 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
37946                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_IN(x))
37947 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
37948 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
37949 
37950 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0x8fc)
37951 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0x8fc)
37952 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_OFFS                                                         (0x8fc)
37953 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
37954 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_POR                                                          0x00000000
37955 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
37956 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
37957 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_IN(x)            \
37958                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR(x))
37959 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_INM(x, m)            \
37960                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR(x), m)
37961 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_OUT(x, v)            \
37962                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR(x),v)
37963 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
37964                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_IN(x))
37965 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
37966 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
37967 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
37968 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
37969 
37970 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0x900)
37971 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0x900)
37972 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_OFFS                                                             (0x900)
37973 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_RMSK                                                             0xffffffff
37974 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_POR                                                              0x00000000
37975 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
37976 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ATTR                                                                          0x3
37977 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_IN(x)            \
37978                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ADDR(x))
37979 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_INM(x, m)            \
37980                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ADDR(x), m)
37981 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_OUT(x, v)            \
37982                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ADDR(x),v)
37983 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_OUTM(x,m,v) \
37984                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_IN(x))
37985 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
37986 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MSI2_DATA_VALUE_SHFT                                                                0
37987 
37988 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x910)
37989 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x910)
37990 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x910)
37991 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
37992 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
37993 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
37994 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
37995 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_IN(x)            \
37996                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x))
37997 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
37998                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
37999 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
38000                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
38001 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
38002                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_IN(x))
38003 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
38004 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
38005 
38006 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ADDR(x)                                                       ((x) + 0x914)
38007 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_PHYS(x)                                                       ((x) + 0x914)
38008 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_OFFS                                                          (0x914)
38009 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_RMSK                                                          0xffffffff
38010 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_POR                                                           0x00000000
38011 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_POR_RMSK                                                      0xffffffff
38012 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ATTR                                                                       0x3
38013 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_IN(x)            \
38014                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ADDR(x))
38015 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_INM(x, m)            \
38016                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ADDR(x), m)
38017 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_OUT(x, v)            \
38018                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ADDR(x),v)
38019 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_OUTM(x,m,v) \
38020                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_IN(x))
38021 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
38022 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
38023 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
38024 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
38025 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
38026 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
38027 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
38028 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                    7
38029 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
38030 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
38031 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
38032 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
38033 
38034 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x918)
38035 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x918)
38036 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                           (0x918)
38037 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
38038 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                            0x00000000
38039 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
38040 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
38041 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
38042                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
38043 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
38044                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
38045 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
38046                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
38047 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
38048                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
38049 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
38050 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
38051 
38052 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x91c)
38053 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x91c)
38054 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x91c)
38055 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
38056 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
38057 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
38058 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
38059 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
38060                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
38061 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
38062                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
38063 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
38064                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
38065 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
38066                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
38067 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
38068 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
38069 
38070 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x920)
38071 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x920)
38072 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x920)
38073 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
38074 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
38075 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
38076 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
38077 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
38078                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
38079 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
38080                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
38081 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
38082                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
38083 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
38084                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
38085 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
38086 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
38087 
38088 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x924)
38089 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x924)
38090 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                        (0x924)
38091 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
38092 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
38093 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
38094 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
38095 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
38096                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
38097 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
38098                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
38099 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
38100                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
38101 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
38102                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
38103 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
38104 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
38105 
38106 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x928)
38107 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x928)
38108 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                        (0x928)
38109 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
38110 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
38111 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
38112 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
38113 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
38114                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
38115 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
38116                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
38117 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
38118                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
38119 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
38120                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
38121 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
38122 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
38123 
38124 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ADDR(x)                                                             ((x) + 0x92c)
38125 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_PHYS(x)                                                             ((x) + 0x92c)
38126 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_OFFS                                                                (0x92c)
38127 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_RMSK                                                                0xffff003f
38128 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_POR                                                                 0x00000000
38129 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_POR_RMSK                                                            0xffffffff
38130 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ATTR                                                                             0x3
38131 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_IN(x)            \
38132                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ADDR(x))
38133 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_INM(x, m)            \
38134                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ADDR(x), m)
38135 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_OUT(x, v)            \
38136                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ADDR(x),v)
38137 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_OUTM(x,m,v) \
38138                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_IN(x))
38139 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
38140 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
38141 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
38142 #define HWIO_TQM_R0_TQM2TQM_OUT3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
38143 
38144 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x930)
38145 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x930)
38146 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_OFFS                                                              (0x930)
38147 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_RMSK                                                              0xffffffff
38148 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_POR                                                               0x00000000
38149 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
38150 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ATTR                                                                           0x3
38151 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_IN(x)            \
38152                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ADDR(x))
38153 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_INM(x, m)            \
38154                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ADDR(x), m)
38155 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_OUT(x, v)            \
38156                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ADDR(x),v)
38157 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_OUTM(x,m,v) \
38158                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_IN(x))
38159 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
38160 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
38161 
38162 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x934)
38163 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x934)
38164 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_OFFS                                                              (0x934)
38165 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_RMSK                                                                0xffffff
38166 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_POR                                                               0x00000000
38167 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
38168 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ATTR                                                                           0x3
38169 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_IN(x)            \
38170                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ADDR(x))
38171 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_INM(x, m)            \
38172                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ADDR(x), m)
38173 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_OUT(x, v)            \
38174                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ADDR(x),v)
38175 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_OUTM(x,m,v) \
38176                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_IN(x))
38177 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
38178 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
38179 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
38180 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
38181 
38182 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ADDR(x)                                                                 ((x) + 0x938)
38183 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_PHYS(x)                                                                 ((x) + 0x938)
38184 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_OFFS                                                                    (0x938)
38185 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_RMSK                                                                        0xffff
38186 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_POR                                                                     0x00000000
38187 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_POR_RMSK                                                                0xffffffff
38188 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ATTR                                                                                 0x3
38189 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_IN(x)            \
38190                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ADDR(x))
38191 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_INM(x, m)            \
38192                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ADDR(x), m)
38193 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_OUT(x, v)            \
38194                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ADDR(x),v)
38195 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_OUTM(x,m,v) \
38196                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_IN(x))
38197 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_RING_ID_BMSK                                                                0xff00
38198 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_RING_ID_SHFT                                                                     8
38199 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
38200 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_ID_ENTRY_SIZE_SHFT                                                                  0
38201 
38202 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_ADDR(x)                                                             ((x) + 0x93c)
38203 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_PHYS(x)                                                             ((x) + 0x93c)
38204 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_OFFS                                                                (0x93c)
38205 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_RMSK                                                                0xffffffff
38206 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_POR                                                                 0x00000000
38207 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_POR_RMSK                                                            0xffffffff
38208 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_ATTR                                                                             0x1
38209 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_IN(x)            \
38210                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_ADDR(x))
38211 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_INM(x, m)            \
38212                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_ADDR(x), m)
38213 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
38214 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
38215 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
38216 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
38217 
38218 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADDR(x)                                                               ((x) + 0x940)
38219 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_PHYS(x)                                                               ((x) + 0x940)
38220 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_OFFS                                                                  (0x940)
38221 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_RMSK                                                                   0x7ffffff
38222 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_POR                                                                   0x00000080
38223 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_POR_RMSK                                                              0xffffffff
38224 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ATTR                                                                               0x3
38225 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_IN(x)            \
38226                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADDR(x))
38227 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_INM(x, m)            \
38228                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADDR(x), m)
38229 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_OUT(x, v)            \
38230                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADDR(x),v)
38231 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_OUTM(x,m,v) \
38232                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_IN(x))
38233 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
38234 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
38235 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
38236 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_LOOP_CNT_SHFT                                                                 22
38237 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
38238 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SPARE_CONTROL_SHFT                                                            14
38239 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
38240 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
38241 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
38242 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
38243 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
38244 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
38245 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
38246 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SRNG_ENABLE_SHFT                                                               6
38247 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
38248 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
38249 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
38250 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
38251 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
38252 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
38253 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
38254 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_SECURITY_BIT_SHFT                                                              2
38255 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
38256 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
38257 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
38258 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
38259 
38260 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x944)
38261 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x944)
38262 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_OFFS                                                           (0x944)
38263 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
38264 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_POR                                                            0x00000000
38265 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
38266 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ATTR                                                                        0x3
38267 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_IN(x)            \
38268                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ADDR(x))
38269 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_INM(x, m)            \
38270                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ADDR(x), m)
38271 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_OUT(x, v)            \
38272                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ADDR(x),v)
38273 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_OUTM(x,m,v) \
38274                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_IN(x))
38275 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
38276 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
38277 
38278 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x948)
38279 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x948)
38280 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_OFFS                                                           (0x948)
38281 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_RMSK                                                                 0xff
38282 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_POR                                                            0x00000000
38283 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
38284 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ATTR                                                                        0x3
38285 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_IN(x)            \
38286                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ADDR(x))
38287 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_INM(x, m)            \
38288                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ADDR(x), m)
38289 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_OUT(x, v)            \
38290                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ADDR(x),v)
38291 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_OUTM(x,m,v) \
38292                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_IN(x))
38293 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
38294 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
38295 
38296 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0x954)
38297 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0x954)
38298 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_OFFS                                                    (0x954)
38299 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
38300 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
38301 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
38302 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
38303 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_IN(x)            \
38304                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x))
38305 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_INM(x, m)            \
38306                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x), m)
38307 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
38308                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x),v)
38309 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
38310                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_IN(x))
38311 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
38312 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
38313 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
38314 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
38315 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
38316 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
38317 
38318 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0x958)
38319 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0x958)
38320 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_OFFS                                                   (0x958)
38321 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
38322 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
38323 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
38324 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
38325 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_IN(x)            \
38326                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x))
38327 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_INM(x, m)            \
38328                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_ADDR(x), m)
38329 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
38330 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
38331 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
38332 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
38333 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
38334 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
38335 
38336 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0x95c)
38337 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0x95c)
38338 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0x95c)
38339 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
38340 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
38341 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
38342 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
38343 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_IN(x)            \
38344                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x))
38345 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
38346                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
38347 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
38348                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
38349 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
38350                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_IN(x))
38351 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
38352 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
38353 
38354 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x978)
38355 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x978)
38356 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_OFFS                                                         (0x978)
38357 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
38358 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_POR                                                          0x00000000
38359 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
38360 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
38361 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_IN(x)            \
38362                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR(x))
38363 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_INM(x, m)            \
38364                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR(x), m)
38365 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_OUT(x, v)            \
38366                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR(x),v)
38367 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
38368                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_IN(x))
38369 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
38370 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
38371 
38372 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x97c)
38373 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x97c)
38374 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_OFFS                                                         (0x97c)
38375 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
38376 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_POR                                                          0x00000000
38377 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
38378 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
38379 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_IN(x)            \
38380                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR(x))
38381 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_INM(x, m)            \
38382                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR(x), m)
38383 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_OUT(x, v)            \
38384                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR(x),v)
38385 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
38386                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_IN(x))
38387 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
38388 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
38389 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
38390 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
38391 
38392 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x980)
38393 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x980)
38394 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_OFFS                                                             (0x980)
38395 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_RMSK                                                             0xffffffff
38396 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_POR                                                              0x00000000
38397 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
38398 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ATTR                                                                          0x3
38399 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_IN(x)            \
38400                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ADDR(x))
38401 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_INM(x, m)            \
38402                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ADDR(x), m)
38403 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_OUT(x, v)            \
38404                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ADDR(x),v)
38405 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_OUTM(x,m,v) \
38406                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_IN(x))
38407 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
38408 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI1_DATA_VALUE_SHFT                                                                0
38409 
38410 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0x984)
38411 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0x984)
38412 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0x984)
38413 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
38414 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
38415 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
38416 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
38417 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_IN(x)            \
38418                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x))
38419 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
38420                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
38421 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
38422                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
38423 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
38424                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_IN(x))
38425 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
38426 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
38427 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
38428 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
38429 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
38430 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
38431 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
38432 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
38433 
38434 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0x988)
38435 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0x988)
38436 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_OFFS                                                         (0x988)
38437 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
38438 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_POR                                                          0x00000000
38439 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
38440 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
38441 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_IN(x)            \
38442                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR(x))
38443 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_INM(x, m)            \
38444                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR(x), m)
38445 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_OUT(x, v)            \
38446                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR(x),v)
38447 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
38448                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_IN(x))
38449 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
38450 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
38451 
38452 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0x98c)
38453 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0x98c)
38454 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_OFFS                                                         (0x98c)
38455 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
38456 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_POR                                                          0x00000000
38457 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
38458 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
38459 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_IN(x)            \
38460                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR(x))
38461 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_INM(x, m)            \
38462                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR(x), m)
38463 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_OUT(x, v)            \
38464                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR(x),v)
38465 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
38466                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_IN(x))
38467 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
38468 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
38469 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
38470 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
38471 
38472 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0x990)
38473 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0x990)
38474 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_OFFS                                                             (0x990)
38475 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_RMSK                                                             0xffffffff
38476 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_POR                                                              0x00000000
38477 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
38478 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ATTR                                                                          0x3
38479 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_IN(x)            \
38480                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ADDR(x))
38481 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_INM(x, m)            \
38482                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ADDR(x), m)
38483 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_OUT(x, v)            \
38484                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ADDR(x),v)
38485 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_OUTM(x,m,v) \
38486                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_IN(x))
38487 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
38488 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MSI2_DATA_VALUE_SHFT                                                                0
38489 
38490 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x9a0)
38491 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x9a0)
38492 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x9a0)
38493 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
38494 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
38495 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
38496 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
38497 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_IN(x)            \
38498                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x))
38499 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
38500                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
38501 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
38502                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
38503 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
38504                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_IN(x))
38505 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
38506 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
38507 
38508 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ADDR(x)                                                       ((x) + 0x9a4)
38509 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_PHYS(x)                                                       ((x) + 0x9a4)
38510 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_OFFS                                                          (0x9a4)
38511 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_RMSK                                                          0xffffffff
38512 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_POR                                                           0x00000000
38513 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_POR_RMSK                                                      0xffffffff
38514 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ATTR                                                                       0x3
38515 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_IN(x)            \
38516                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ADDR(x))
38517 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_INM(x, m)            \
38518                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ADDR(x), m)
38519 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_OUT(x, v)            \
38520                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ADDR(x),v)
38521 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_OUTM(x,m,v) \
38522                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_IN(x))
38523 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_BMSK                               0xffff0000
38524 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_TIME_THRESHOLD_TO_DOORBELL_SHFT                                       16
38525 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_BMSK                           0x8000
38526 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_ERR_INT_REG_CLR_SHFT                               15
38527 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_BMSK                                    0x7e00
38528 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_NUM_THRESHOLD_TO_DOORBELL_SHFT                                         9
38529 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_SRNG_SM_STATE3_BMSK                                                0x180
38530 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_SRNG_SM_STATE3_SHFT                                                    7
38531 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_BMSK                                      0x70
38532 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_INTERVAL_OF_FETCH_POINTER_SHFT                                         4
38533 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_BMSK                                    0xf
38534 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_FETCH_SAME_POINTER_THRESHOLD_SHFT                                      0
38535 
38536 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x)                                        ((x) + 0x9a8)
38537 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_PHYS(x)                                        ((x) + 0x9a8)
38538 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OFFS                                           (0x9a8)
38539 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_RMSK                                               0xffff
38540 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_POR                                            0x00000000
38541 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_POR_RMSK                                       0xffffffff
38542 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ATTR                                                        0x3
38543 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x)            \
38544                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x))
38545 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_INM(x, m)            \
38546                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x), m)
38547 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OUT(x, v)            \
38548                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),v)
38549 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_OUTM(x,m,v) \
38550                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_IN(x))
38551 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_BMSK                                       0xffff
38552 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_MLO_DOORBELL_PRESS_MESSAGE_SHFT                                            0
38553 
38554 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x)                                    ((x) + 0x9ac)
38555 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_PHYS(x)                                    ((x) + 0x9ac)
38556 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OFFS                                       (0x9ac)
38557 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_RMSK                                       0xffffffff
38558 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR                                        0x00000000
38559 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_POR_RMSK                                   0xffffffff
38560 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ATTR                                                    0x3
38561 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x)            \
38562                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x))
38563 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_INM(x, m)            \
38564                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x), m)
38565 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUT(x, v)            \
38566                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),v)
38567 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_OUTM(x,m,v) \
38568                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_IN(x))
38569 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_BMSK                                 0xffffffff
38570 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_LSB_VALUE_SHFT                                          0
38571 
38572 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x)                                    ((x) + 0x9b0)
38573 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_PHYS(x)                                    ((x) + 0x9b0)
38574 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OFFS                                       (0x9b0)
38575 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_RMSK                                             0xff
38576 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR                                        0x00000000
38577 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_POR_RMSK                                   0xffffffff
38578 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ATTR                                                    0x3
38579 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x)            \
38580                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x))
38581 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_INM(x, m)            \
38582                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x), m)
38583 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUT(x, v)            \
38584                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),v)
38585 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_OUTM(x,m,v) \
38586                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_IN(x))
38587 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_BMSK                                       0xff
38588 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_DOORBELL_RING_ADDR_MSB_VALUE_SHFT                                          0
38589 
38590 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x)                                     ((x) + 0x9b4)
38591 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_PHYS(x)                                     ((x) + 0x9b4)
38592 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OFFS                                        (0x9b4)
38593 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_RMSK                                        0xffffffff
38594 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR                                         0x00000000
38595 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_POR_RMSK                                    0xffffffff
38596 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ATTR                                                     0x3
38597 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x)            \
38598                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x))
38599 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_INM(x, m)            \
38600                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x), m)
38601 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUT(x, v)            \
38602                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),v)
38603 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_OUTM(x,m,v) \
38604                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_IN(x))
38605 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_BMSK                                  0xffffffff
38606 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_LSB_VALUE_SHFT                                           0
38607 
38608 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x)                                     ((x) + 0x9b8)
38609 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_PHYS(x)                                     ((x) + 0x9b8)
38610 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OFFS                                        (0x9b8)
38611 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_RMSK                                              0xff
38612 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR                                         0x00000000
38613 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_POR_RMSK                                    0xffffffff
38614 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ATTR                                                     0x3
38615 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x)            \
38616                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x))
38617 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_INM(x, m)            \
38618                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x), m)
38619 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUT(x, v)            \
38620                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),v)
38621 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_OUTM(x,m,v) \
38622                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_IN(x))
38623 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_BMSK                                        0xff
38624 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_PRODUCER_POINTER_READ_ADDR_MSB_VALUE_SHFT                                           0
38625 
38626 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ADDR(x)                                                             ((x) + 0x9bc)
38627 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_PHYS(x)                                                             ((x) + 0x9bc)
38628 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_OFFS                                                                (0x9bc)
38629 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_RMSK                                                                0xffff003f
38630 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_POR                                                                 0x00000000
38631 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_POR_RMSK                                                            0xffffffff
38632 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ATTR                                                                             0x3
38633 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_IN(x)            \
38634                 in_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ADDR(x))
38635 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_INM(x, m)            \
38636                 in_dword_masked(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ADDR(x), m)
38637 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_OUT(x, v)            \
38638                 out_dword(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ADDR(x),v)
38639 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_OUTM(x,m,v) \
38640                 out_dword_masked_ns(HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_ADDR(x),m,v,HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_IN(x))
38641 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
38642 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
38643 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
38644 #define HWIO_TQM_R0_TQM2TQM_OUT4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
38645 
38646 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x)                                                              ((x) + 0x2000)
38647 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_PHYS(x)                                                              ((x) + 0x2000)
38648 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_OFFS                                                                 (0x2000)
38649 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_RMSK                                                                     0x1fff
38650 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_POR                                                                  0x00001000
38651 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_POR_RMSK                                                             0xffffffff
38652 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ATTR                                                                              0x3
38653 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_IN(x)            \
38654                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x))
38655 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_INM(x, m)            \
38656                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x), m)
38657 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_OUT(x, v)            \
38658                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x),v)
38659 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_OUTM(x,m,v) \
38660                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_IN(x))
38661 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_ACK_BMSK                                                  0x1000
38662 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_ACK_SHFT                                                      12
38663 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_BMSK                                                       0x800
38664 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_CACHE_CMD_HOLD_SHFT                                                          11
38665 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_UPDATE_BMSK                                                     0x400
38666 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_UPDATE_SHFT                                                        10
38667 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_SEL_BMSK                                                        0x3ff
38668 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_CONTROL_TAG_TABLE_SEL_SHFT                                                            0
38669 
38670 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x)                                                            ((x) + 0x2004)
38671 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_PHYS(x)                                                            ((x) + 0x2004)
38672 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_OFFS                                                               (0x2004)
38673 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_RMSK                                                               0xffffffff
38674 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_POR                                                                0x00000000
38675 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_POR_RMSK                                                           0xffffffff
38676 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ATTR                                                                            0x3
38677 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_IN(x)            \
38678                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x))
38679 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_INM(x, m)            \
38680                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x), m)
38681 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_OUT(x, v)            \
38682                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x),v)
38683 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_OUTM(x,m,v) \
38684                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_IN(x))
38685 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_CACHE_HIT_COUNT_BMSK                                               0xffffffff
38686 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HIT_COUNT_CACHE_HIT_COUNT_SHFT                                                        0
38687 
38688 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x)                                                           ((x) + 0x2008)
38689 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_PHYS(x)                                                           ((x) + 0x2008)
38690 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_OFFS                                                              (0x2008)
38691 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_RMSK                                                                0xffffff
38692 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_POR                                                               0x00000000
38693 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_POR_RMSK                                                          0xffffffff
38694 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ATTR                                                                           0x3
38695 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_IN(x)            \
38696                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x))
38697 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_INM(x, m)            \
38698                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x), m)
38699 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_OUT(x, v)            \
38700                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x),v)
38701 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_OUTM(x,m,v) \
38702                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_IN(x))
38703 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_CACHE_MISS_COUNT_BMSK                                               0xffffff
38704 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_MISS_COUNT_CACHE_MISS_COUNT_SHFT                                                      0
38705 
38706 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x)                                                        ((x) + 0x200c)
38707 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_PHYS(x)                                                        ((x) + 0x200c)
38708 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OFFS                                                           (0x200c)
38709 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_RMSK                                                           0xffffffff
38710 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_POR                                                            0x00000000
38711 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_POR_RMSK                                                       0xffffffff
38712 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ATTR                                                                        0x3
38713 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_IN(x)            \
38714                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x))
38715 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_INM(x, m)            \
38716                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x), m)
38717 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OUT(x, v)            \
38718                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x),v)
38719 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OUTM(x,m,v) \
38720                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_IN(x))
38721 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OVERWRITE_BMSK                                                 0xffffffff
38722 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_LOW_OVERWRITE_SHFT                                                          0
38723 
38724 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x)                                                       ((x) + 0x2010)
38725 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_PHYS(x)                                                       ((x) + 0x2010)
38726 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OFFS                                                          (0x2010)
38727 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_RMSK                                                          0xffffffff
38728 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_POR                                                           0x00000000
38729 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_POR_RMSK                                                      0xffffffff
38730 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ATTR                                                                       0x3
38731 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_IN(x)            \
38732                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x))
38733 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_INM(x, m)            \
38734                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x), m)
38735 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OUT(x, v)            \
38736                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x),v)
38737 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OUTM(x,m,v) \
38738                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_IN(x))
38739 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OVERWRITE_BMSK                                                0xffffffff
38740 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_TAG_TABLE_HIGH_OVERWRITE_SHFT                                                         0
38741 
38742 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_ADDR(x)                                                                  ((x) + 0x2014)
38743 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_PHYS(x)                                                                  ((x) + 0x2014)
38744 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_OFFS                                                                     (0x2014)
38745 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_RMSK                                                                      0x1ffffff
38746 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_POR                                                                      0x00000000
38747 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_POR_RMSK                                                                 0xffffffff
38748 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_ATTR                                                                                  0x1
38749 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_IN(x)            \
38750                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_ADDR(x))
38751 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_INM(x, m)            \
38752                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_ADDR(x), m)
38753 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_STATE_BMSK                                                                0x1ffffff
38754 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_STM_STATE_SHFT                                                                        0
38755 
38756 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x)                                                            ((x) + 0x2018)
38757 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_PHYS(x)                                                            ((x) + 0x2018)
38758 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_OFFS                                                               (0x2018)
38759 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_RMSK                                                                 0x3fffff
38760 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_POR                                                                0x00000000
38761 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_POR_RMSK                                                           0xffffffff
38762 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_ATTR                                                                            0x1
38763 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_IN(x)            \
38764                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x))
38765 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_INM(x, m)            \
38766                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_ADDR(x), m)
38767 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_MRU_FLAG_BMSK                                                        0x3ff800
38768 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_MRU_FLAG_SHFT                                                              11
38769 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_LRU_FLAG_BMSK                                                           0x7ff
38770 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST_LRU_FLAG_SHFT                                                               0
38771 
38772 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x)                                                           ((x) + 0x201c)
38773 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_PHYS(x)                                                           ((x) + 0x201c)
38774 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_OFFS                                                              (0x201c)
38775 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_RMSK                                                                0x3fffff
38776 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_POR                                                               0x00000000
38777 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_POR_RMSK                                                          0xffffffff
38778 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_ATTR                                                                           0x1
38779 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_IN(x)            \
38780                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x))
38781 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_INM(x, m)            \
38782                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_ADDR(x), m)
38783 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_HEAD_FLAG_BMSK                                                      0x3ff800
38784 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_HEAD_FLAG_SHFT                                                            11
38785 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_TAIL_FLAG_BMSK                                                         0x7ff
38786 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST1_TAIL_FLAG_SHFT                                                             0
38787 
38788 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x)                                                           ((x) + 0x2020)
38789 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_PHYS(x)                                                           ((x) + 0x2020)
38790 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_OFFS                                                              (0x2020)
38791 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_RMSK                                                                0x3fffff
38792 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_POR                                                               0x00000000
38793 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_POR_RMSK                                                          0xffffffff
38794 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_ATTR                                                                           0x1
38795 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_IN(x)            \
38796                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x))
38797 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_INM(x, m)            \
38798                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_ADDR(x), m)
38799 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_MRU_FLAG_SET2_BMSK                                                  0x3ff800
38800 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_MRU_FLAG_SET2_SHFT                                                        11
38801 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_LRU_FLAG_SET2_BMSK                                                     0x7ff
38802 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST2_LRU_FLAG_SET2_SHFT                                                         0
38803 
38804 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x)                                                           ((x) + 0x2024)
38805 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_PHYS(x)                                                           ((x) + 0x2024)
38806 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_OFFS                                                              (0x2024)
38807 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_RMSK                                                                0x3fffff
38808 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_POR                                                               0x00000000
38809 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_POR_RMSK                                                          0xffffffff
38810 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_ATTR                                                                           0x1
38811 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_IN(x)            \
38812                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x))
38813 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_INM(x, m)            \
38814                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_ADDR(x), m)
38815 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_HEAD_FLAG_SET2_BMSK                                                 0x3ff800
38816 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_HEAD_FLAG_SET2_SHFT                                                       11
38817 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_TAIL_FLAG_SET2_BMSK                                                    0x7ff
38818 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_LINK_LIST3_TAIL_FLAG_SET2_SHFT                                                        0
38819 
38820 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x)                                                      ((x) + 0x2028)
38821 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_PHYS(x)                                                      ((x) + 0x2028)
38822 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_OFFS                                                         (0x2028)
38823 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_RMSK                                                         0xffffffff
38824 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_POR                                                          0x00000000
38825 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_POR_RMSK                                                     0xffffffff
38826 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ATTR                                                                      0x1
38827 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_IN(x)            \
38828                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x))
38829 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_INM(x, m)            \
38830                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_ADDR(x), m)
38831 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_VALUE_BMSK                                                   0xffffffff
38832 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_LOW_VALUE_SHFT                                                            0
38833 
38834 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x)                                                     ((x) + 0x202c)
38835 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_PHYS(x)                                                     ((x) + 0x202c)
38836 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_OFFS                                                        (0x202c)
38837 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_RMSK                                                        0xffffffff
38838 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_POR                                                         0x00000000
38839 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_POR_RMSK                                                    0xffffffff
38840 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ATTR                                                                     0x1
38841 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_IN(x)            \
38842                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x))
38843 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_INM(x, m)            \
38844                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_ADDR(x), m)
38845 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_VALUE_BMSK                                                  0xffffffff
38846 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_HW_ERR_INFO_HIGH_VALUE_SHFT                                                           0
38847 
38848 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x)                                                   ((x) + 0x2030)
38849 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_PHYS(x)                                                   ((x) + 0x2030)
38850 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_OFFS                                                      (0x2030)
38851 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_RMSK                                                         0xfffff
38852 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_POR                                                       0x00000000
38853 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_POR_RMSK                                                  0xffffffff
38854 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ATTR                                                                   0x1
38855 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_IN(x)            \
38856                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x))
38857 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_INM(x, m)            \
38858                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_ADDR(x), m)
38859 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET2_BMSK                                                    0xffc00
38860 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET2_SHFT                                                         10
38861 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET1_BMSK                                                      0x3ff
38862 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_EMPTY_LINE_COUNTER_SET1_SHFT                                                          0
38863 
38864 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x)                                                          ((x) + 0x2034)
38865 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_PHYS(x)                                                          ((x) + 0x2034)
38866 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_OFFS                                                             (0x2034)
38867 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_RMSK                                                                    0x1
38868 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_POR                                                              0x00000000
38869 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_POR_RMSK                                                         0xffffffff
38870 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ATTR                                                                          0x3
38871 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_IN(x)            \
38872                 in_dword(HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x))
38873 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_INM(x, m)            \
38874                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x), m)
38875 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_OUT(x, v)            \
38876                 out_dword(HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x),v)
38877 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_OUTM(x,m,v) \
38878                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_IN(x))
38879 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                             0x1
38880 #define HWIO_TQM_R1_CACHE_CTL_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                               0
38881 
38882 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x)                                                        ((x) + 0x2038)
38883 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_PHYS(x)                                                        ((x) + 0x2038)
38884 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OFFS                                                           (0x2038)
38885 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_RMSK                                                                0x7ff
38886 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_POR                                                            0x00000000
38887 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_POR_RMSK                                                       0xffffffff
38888 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ATTR                                                                        0x3
38889 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_IN(x)            \
38890                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x))
38891 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_INM(x, m)            \
38892                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x), m)
38893 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OUT(x, v)            \
38894                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x),v)
38895 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_OUTM(x,m,v) \
38896                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_IN(x))
38897 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_BACKUP_BMSK                                                         0x7f8
38898 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_BACKUP_SHFT                                                             3
38899 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_WITHOUT_INVALIDATE_BMSK                                         0x4
38900 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_WITHOUT_INVALIDATE_SHFT                                           2
38901 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_ENTIRE_CACHE_BMSK                                               0x2
38902 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_ENTIRE_CACHE_SHFT                                                 1
38903 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_REQ_BMSK                                                        0x1
38904 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG1_FLUSH_REQ_SHFT                                                          0
38905 
38906 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x)                                                        ((x) + 0x203c)
38907 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_PHYS(x)                                                        ((x) + 0x203c)
38908 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OFFS                                                           (0x203c)
38909 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_RMSK                                                           0xffffffff
38910 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_POR                                                            0x00000000
38911 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_POR_RMSK                                                       0xffffffff
38912 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ATTR                                                                        0x3
38913 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_IN(x)            \
38914                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x))
38915 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_INM(x, m)            \
38916                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x), m)
38917 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OUT(x, v)            \
38918                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x),v)
38919 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_OUTM(x,m,v) \
38920                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_IN(x))
38921 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_FLUSH_ADDR_31_0_BMSK                                           0xffffffff
38922 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG2_FLUSH_ADDR_31_0_SHFT                                                    0
38923 
38924 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x)                                                        ((x) + 0x2040)
38925 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_PHYS(x)                                                        ((x) + 0x2040)
38926 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OFFS                                                           (0x2040)
38927 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_RMSK                                                                 0xff
38928 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_POR                                                            0x00000000
38929 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_POR_RMSK                                                       0xffffffff
38930 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ATTR                                                                        0x3
38931 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_IN(x)            \
38932                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x))
38933 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_INM(x, m)            \
38934                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x), m)
38935 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OUT(x, v)            \
38936                 out_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x),v)
38937 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_OUTM(x,m,v) \
38938                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_ADDR(x),m,v,HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_IN(x))
38939 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_FLUSH_ADDR_39_32_BMSK                                                0xff
38940 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_CONFIG3_FLUSH_ADDR_39_32_SHFT                                                   0
38941 
38942 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x)                                                         ((x) + 0x2044)
38943 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_PHYS(x)                                                         ((x) + 0x2044)
38944 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_OFFS                                                            (0x2044)
38945 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_RMSK                                                            0x3fffffff
38946 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_POR                                                             0x00000001
38947 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_POR_RMSK                                                        0xffffffff
38948 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ATTR                                                                         0x1
38949 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_IN(x)            \
38950                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x))
38951 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_INM(x, m)            \
38952                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_ADDR(x), m)
38953 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_BACKUP_BMSK                                                     0x3fc00000
38954 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_BACKUP_SHFT                                                             22
38955 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_COUNT_BMSK                                                  0x3ff000
38956 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_COUNT_SHFT                                                        12
38957 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HW_IF_BUSY_BMSK                                         0x800
38958 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HW_IF_BUSY_SHFT                                            11
38959 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_ERROR_BMSK                                              0x600
38960 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_ERROR_SHFT                                                  9
38961 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_CLIENT_ID_BMSK                                          0x1e0
38962 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_CLIENT_ID_SHFT                                              5
38963 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_DESC_TYPE_BMSK                                           0x1c
38964 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_DESC_TYPE_SHFT                                              2
38965 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HIT_BMSK                                                  0x2
38966 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_STATUS_HIT_SHFT                                                    1
38967 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_DONE_BMSK                                                        0x1
38968 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_FLUSH_STATUS_FLUSH_DONE_SHFT                                                          0
38969 
38970 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x)                                                          ((x) + 0x2048)
38971 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_PHYS(x)                                                          ((x) + 0x2048)
38972 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_OFFS                                                             (0x2048)
38973 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_RMSK                                                                   0xff
38974 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_POR                                                              0x00000000
38975 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_POR_RMSK                                                         0xffffffff
38976 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ATTR                                                                          0x1
38977 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_IN(x)            \
38978                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x))
38979 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_INM(x, m)            \
38980                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR(x), m)
38981 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ACT_ADDR_BMSK                                                          0xf0
38982 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ACT_ADDR_SHFT                                                             4
38983 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_EXP_ADDR_BMSK                                                           0xf
38984 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_EXP_ADDR_SHFT                                                             0
38985 
38986 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x)                                                ((x) + 0x204c)
38987 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_PHYS(x)                                                ((x) + 0x204c)
38988 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_OFFS                                                   (0x204c)
38989 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_RMSK                                                         0xff
38990 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_POR                                                    0x00000000
38991 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_POR_RMSK                                               0xffffffff
38992 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ATTR                                                                0x1
38993 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_IN(x)            \
38994                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x))
38995 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_INM(x, m)            \
38996                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR(x), m)
38997 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR_39_32_BMSK                                              0xff
38998 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_HIGH_ADDR_39_32_SHFT                                                 0
38999 
39000 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x)                                                 ((x) + 0x2050)
39001 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_PHYS(x)                                                 ((x) + 0x2050)
39002 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_OFFS                                                    (0x2050)
39003 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_RMSK                                                    0xffffffff
39004 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_POR                                                     0x00000000
39005 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_POR_RMSK                                                0xffffffff
39006 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ATTR                                                                 0x1
39007 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_IN(x)            \
39008                 in_dword(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x))
39009 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_INM(x, m)            \
39010                 in_dword_masked(HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR(x), m)
39011 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR_31_0_BMSK                                          0xffffffff
39012 #define HWIO_TQM_R1_CACHE_CTL_DEBUG_OWNER_CHECK_ADDR_LOW_ADDR_31_0_SHFT                                                   0
39013 
39014 #define HWIO_TQM_R1_PREFETCH_BUF_ADDR(x)                                                                         ((x) + 0x2054)
39015 #define HWIO_TQM_R1_PREFETCH_BUF_PHYS(x)                                                                         ((x) + 0x2054)
39016 #define HWIO_TQM_R1_PREFETCH_BUF_OFFS                                                                            (0x2054)
39017 #define HWIO_TQM_R1_PREFETCH_BUF_RMSK                                                                                 0x7ff
39018 #define HWIO_TQM_R1_PREFETCH_BUF_POR                                                                             0x00000000
39019 #define HWIO_TQM_R1_PREFETCH_BUF_POR_RMSK                                                                        0xffffffff
39020 #define HWIO_TQM_R1_PREFETCH_BUF_ATTR                                                                                         0x3
39021 #define HWIO_TQM_R1_PREFETCH_BUF_IN(x)            \
39022                 in_dword(HWIO_TQM_R1_PREFETCH_BUF_ADDR(x))
39023 #define HWIO_TQM_R1_PREFETCH_BUF_INM(x, m)            \
39024                 in_dword_masked(HWIO_TQM_R1_PREFETCH_BUF_ADDR(x), m)
39025 #define HWIO_TQM_R1_PREFETCH_BUF_OUT(x, v)            \
39026                 out_dword(HWIO_TQM_R1_PREFETCH_BUF_ADDR(x),v)
39027 #define HWIO_TQM_R1_PREFETCH_BUF_OUTM(x,m,v) \
39028                 out_dword_masked_ns(HWIO_TQM_R1_PREFETCH_BUF_ADDR(x),m,v,HWIO_TQM_R1_PREFETCH_BUF_IN(x))
39029 #define HWIO_TQM_R1_PREFETCH_BUF_ADDR_BMSK                                                                            0x7ff
39030 #define HWIO_TQM_R1_PREFETCH_BUF_ADDR_SHFT                                                                                0
39031 
39032 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_ADDR(x)                                                                    ((x) + 0x2058)
39033 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_PHYS(x)                                                                    ((x) + 0x2058)
39034 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_OFFS                                                                       (0x2058)
39035 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_RMSK                                                                       0xffffffff
39036 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_POR                                                                        0x00000000
39037 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_POR_RMSK                                                                   0xffffffff
39038 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_ATTR                                                                                    0x1
39039 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_IN(x)            \
39040                 in_dword(HWIO_TQM_R1_PREFETCH_BUF_DATA_ADDR(x))
39041 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_INM(x, m)            \
39042                 in_dword_masked(HWIO_TQM_R1_PREFETCH_BUF_DATA_ADDR(x), m)
39043 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_VALUE_BMSK                                                                 0xffffffff
39044 #define HWIO_TQM_R1_PREFETCH_BUF_DATA_VALUE_SHFT                                                                          0
39045 
39046 #define HWIO_TQM_R1_CACHE_BUF_ADDR(x)                                                                            ((x) + 0x205c)
39047 #define HWIO_TQM_R1_CACHE_BUF_PHYS(x)                                                                            ((x) + 0x205c)
39048 #define HWIO_TQM_R1_CACHE_BUF_OFFS                                                                               (0x205c)
39049 #define HWIO_TQM_R1_CACHE_BUF_RMSK                                                                                   0x7fff
39050 #define HWIO_TQM_R1_CACHE_BUF_POR                                                                                0x00000000
39051 #define HWIO_TQM_R1_CACHE_BUF_POR_RMSK                                                                           0xffffffff
39052 #define HWIO_TQM_R1_CACHE_BUF_ATTR                                                                                            0x3
39053 #define HWIO_TQM_R1_CACHE_BUF_IN(x)            \
39054                 in_dword(HWIO_TQM_R1_CACHE_BUF_ADDR(x))
39055 #define HWIO_TQM_R1_CACHE_BUF_INM(x, m)            \
39056                 in_dword_masked(HWIO_TQM_R1_CACHE_BUF_ADDR(x), m)
39057 #define HWIO_TQM_R1_CACHE_BUF_OUT(x, v)            \
39058                 out_dword(HWIO_TQM_R1_CACHE_BUF_ADDR(x),v)
39059 #define HWIO_TQM_R1_CACHE_BUF_OUTM(x,m,v) \
39060                 out_dword_masked_ns(HWIO_TQM_R1_CACHE_BUF_ADDR(x),m,v,HWIO_TQM_R1_CACHE_BUF_IN(x))
39061 #define HWIO_TQM_R1_CACHE_BUF_ADDR_BMSK                                                                              0x7fff
39062 #define HWIO_TQM_R1_CACHE_BUF_ADDR_SHFT                                                                                   0
39063 
39064 #define HWIO_TQM_R1_CACHE_BUF_DATA_ADDR(x)                                                                       ((x) + 0x2060)
39065 #define HWIO_TQM_R1_CACHE_BUF_DATA_PHYS(x)                                                                       ((x) + 0x2060)
39066 #define HWIO_TQM_R1_CACHE_BUF_DATA_OFFS                                                                          (0x2060)
39067 #define HWIO_TQM_R1_CACHE_BUF_DATA_RMSK                                                                          0xffffffff
39068 #define HWIO_TQM_R1_CACHE_BUF_DATA_POR                                                                           0x00000000
39069 #define HWIO_TQM_R1_CACHE_BUF_DATA_POR_RMSK                                                                      0xffffffff
39070 #define HWIO_TQM_R1_CACHE_BUF_DATA_ATTR                                                                                       0x1
39071 #define HWIO_TQM_R1_CACHE_BUF_DATA_IN(x)            \
39072                 in_dword(HWIO_TQM_R1_CACHE_BUF_DATA_ADDR(x))
39073 #define HWIO_TQM_R1_CACHE_BUF_DATA_INM(x, m)            \
39074                 in_dword_masked(HWIO_TQM_R1_CACHE_BUF_DATA_ADDR(x), m)
39075 #define HWIO_TQM_R1_CACHE_BUF_DATA_VALUE_BMSK                                                                    0xffffffff
39076 #define HWIO_TQM_R1_CACHE_BUF_DATA_VALUE_SHFT                                                                             0
39077 
39078 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_ADDR(x)                                                                      ((x) + 0x2064)
39079 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_PHYS(x)                                                                      ((x) + 0x2064)
39080 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_OFFS                                                                         (0x2064)
39081 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_RMSK                                                                                0x3
39082 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_POR                                                                          0x00000000
39083 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_POR_RMSK                                                                     0xffffffff
39084 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_ATTR                                                                                      0x3
39085 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_IN(x)            \
39086                 in_dword(HWIO_TQM_R1_MISC_DEBUG_CTRL_ADDR(x))
39087 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_INM(x, m)            \
39088                 in_dword_masked(HWIO_TQM_R1_MISC_DEBUG_CTRL_ADDR(x), m)
39089 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_OUT(x, v)            \
39090                 out_dword(HWIO_TQM_R1_MISC_DEBUG_CTRL_ADDR(x),v)
39091 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_OUTM(x,m,v) \
39092                 out_dword_masked_ns(HWIO_TQM_R1_MISC_DEBUG_CTRL_ADDR(x),m,v,HWIO_TQM_R1_MISC_DEBUG_CTRL_IN(x))
39093 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_IDLE_REQ_BMSK                                                                       0x2
39094 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_IDLE_REQ_SHFT                                                                         1
39095 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_IDLE_REQ_DONE_BMSK                                                                  0x1
39096 #define HWIO_TQM_R1_MISC_DEBUG_CTRL_IDLE_REQ_DONE_SHFT                                                                    0
39097 
39098 #define HWIO_TQM_R1_LOG_ADDR(x)                                                                                  ((x) + 0x2068)
39099 #define HWIO_TQM_R1_LOG_PHYS(x)                                                                                  ((x) + 0x2068)
39100 #define HWIO_TQM_R1_LOG_OFFS                                                                                     (0x2068)
39101 #define HWIO_TQM_R1_LOG_RMSK                                                                                      0xfffffff
39102 #define HWIO_TQM_R1_LOG_POR                                                                                      0x0fffffff
39103 #define HWIO_TQM_R1_LOG_POR_RMSK                                                                                 0xffffffff
39104 #define HWIO_TQM_R1_LOG_ATTR                                                                                                  0x1
39105 #define HWIO_TQM_R1_LOG_IN(x)            \
39106                 in_dword(HWIO_TQM_R1_LOG_ADDR(x))
39107 #define HWIO_TQM_R1_LOG_INM(x, m)            \
39108                 in_dword_masked(HWIO_TQM_R1_LOG_ADDR(x), m)
39109 #define HWIO_TQM_R1_LOG_CURR_CMD_IDX_BMSK                                                                         0xf000000
39110 #define HWIO_TQM_R1_LOG_CURR_CMD_IDX_SHFT                                                                                24
39111 #define HWIO_TQM_R1_LOG_CURR_CMD_NUM_BMSK                                                                          0xffffff
39112 #define HWIO_TQM_R1_LOG_CURR_CMD_NUM_SHFT                                                                                 0
39113 
39114 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ADDR(x)                                                                   ((x) + 0x206c)
39115 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_PHYS(x)                                                                   ((x) + 0x206c)
39116 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_OFFS                                                                      (0x206c)
39117 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_RMSK                                                                      0x3fffffff
39118 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_POR                                                                       0x00000000
39119 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_POR_RMSK                                                                  0xffffffff
39120 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ATTR                                                                                   0x1
39121 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_IN(x)            \
39122                 in_dword(HWIO_TQM_R1_BANK_SM_STATES_IX0_ADDR(x))
39123 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_INM(x, m)            \
39124                 in_dword_masked(HWIO_TQM_R1_BANK_SM_STATES_IX0_ADDR(x), m)
39125 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GET_QUEUE_STATS_SM_BMSK                                                   0x3e000000
39126 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GET_QUEUE_STATS_SM_SHFT                                                           25
39127 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GET_MPDU_HEAD_INFO_SM_BMSK                                                 0x1e00000
39128 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GET_MPDU_HEAD_INFO_SM_SHFT                                                        21
39129 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_FLUSH_AND_UNBLOCK_CACHE_SM_BMSK                                             0x180000
39130 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_FLUSH_AND_UNBLOCK_CACHE_SM_SHFT                                                   19
39131 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ADD_MPDU_LINK_SM_BMSK                                                        0x78000
39132 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ADD_MPDU_LINK_SM_SHFT                                                             15
39133 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_CREATE_MPDU_SM_BMSK                                                           0x7c00
39134 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_CREATE_MPDU_SM_SHFT                                                               10
39135 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GEN_MPDU_SM_BMSK                                                               0x3e0
39136 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_GEN_MPDU_SM_SHFT                                                                   5
39137 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ADD_MSDU_SM_BMSK                                                                0x1f
39138 #define HWIO_TQM_R1_BANK_SM_STATES_IX0_ADD_MSDU_SM_SHFT                                                                   0
39139 
39140 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ADDR(x)                                                                   ((x) + 0x2070)
39141 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_PHYS(x)                                                                   ((x) + 0x2070)
39142 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_OFFS                                                                      (0x2070)
39143 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_RMSK                                                                      0xffffffff
39144 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_POR                                                                       0x00000000
39145 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_POR_RMSK                                                                  0xffffffff
39146 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ATTR                                                                                   0x1
39147 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_IN(x)            \
39148                 in_dword(HWIO_TQM_R1_BANK_SM_STATES_IX1_ADDR(x))
39149 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_INM(x, m)            \
39150                 in_dword_masked(HWIO_TQM_R1_BANK_SM_STATES_IX1_ADDR(x), m)
39151 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ARB_STATUS_BLK1_SM_BMSK                                                   0xc0000000
39152 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ARB_STATUS_BLK1_SM_SHFT                                                           30
39153 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ARB_STATUS_BLK0_SM_BMSK                                                   0x30000000
39154 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_ARB_STATUS_BLK0_SM_SHFT                                                           28
39155 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_UPDATE_TX_MPDU_COUNT_SM_BMSK                                               0xf800000
39156 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_UPDATE_TX_MPDU_COUNT_SM_SHFT                                                      23
39157 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_REM_MSDU_SM_BMSK                                                            0x7c0000
39158 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_REM_MSDU_SM_SHFT                                                                  18
39159 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_REM_MPDU_SM_BMSK                                                             0x3f000
39160 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_REM_MPDU_SM_SHFT                                                                  12
39161 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_WRITE_CMD_SM_BMSK                                                              0xe00
39162 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_WRITE_CMD_SM_SHFT                                                                  9
39163 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_LIST_MPDU_MAIN_SM_BMSK                                                         0x1f0
39164 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_LIST_MPDU_MAIN_SM_SHFT                                                             4
39165 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_LIST_TLV_SM_BMSK                                                                 0xf
39166 #define HWIO_TQM_R1_BANK_SM_STATES_IX1_LIST_TLV_SM_SHFT                                                                   0
39167 
39168 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ADDR(x)                                                                   ((x) + 0x2074)
39169 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_PHYS(x)                                                                   ((x) + 0x2074)
39170 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_OFFS                                                                      (0x2074)
39171 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_RMSK                                                                      0xffffffff
39172 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_POR                                                                       0x00000000
39173 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_POR_RMSK                                                                  0xffffffff
39174 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ATTR                                                                                   0x1
39175 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_IN(x)            \
39176                 in_dword(HWIO_TQM_R1_BANK_SM_STATES_IX2_ADDR(x))
39177 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_INM(x, m)            \
39178                 in_dword_masked(HWIO_TQM_R1_BANK_SM_STATES_IX2_ADDR(x), m)
39179 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_ASYNC_SM_BMSK                                                         0x80000000
39180 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_ASYNC_SM_SHFT                                                                 31
39181 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_MSDU_ENT_SM_BMSK                                                      0x70000000
39182 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_MSDU_ENT_SM_SHFT                                                              28
39183 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_SW_CMD_SM_BMSK                                                         0xf000000
39184 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_SW_CMD_SM_SHFT                                                                24
39185 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_HWSCH_CMD_SM_BMSK                                                       0xf00000
39186 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_ARB_HWSCH_CMD_SM_SHFT                                                             20
39187 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_PREFETCH_READ_SM_BMSK                                                        0xc0000
39188 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_PREFETCH_READ_SM_SHFT                                                             18
39189 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_PREFETCH_SM_BMSK                                                             0x3ffff
39190 #define HWIO_TQM_R1_BANK_SM_STATES_IX2_PREFETCH_SM_SHFT                                                                   0
39191 
39192 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_ADDR(x)                                                                   ((x) + 0x2078)
39193 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_PHYS(x)                                                                   ((x) + 0x2078)
39194 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_OFFS                                                                      (0x2078)
39195 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_RMSK                                                                       0xfffffff
39196 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_POR                                                                       0x00000000
39197 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_POR_RMSK                                                                  0xffffffff
39198 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_ATTR                                                                                   0x1
39199 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_IN(x)            \
39200                 in_dword(HWIO_TQM_R1_BANK_SM_STATES_IX3_ADDR(x))
39201 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_INM(x, m)            \
39202                 in_dword_masked(HWIO_TQM_R1_BANK_SM_STATES_IX3_ADDR(x), m)
39203 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT4_SM_STATE_BMSK                                                 0xc000000
39204 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT4_SM_STATE_SHFT                                                        26
39205 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT3_SM_STATE_BMSK                                                 0x3000000
39206 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT3_SM_STATE_SHFT                                                        24
39207 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_PREFETCH_SM_BMSK                                                            0xff0000
39208 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_PREFETCH_SM_SHFT                                                                  16
39209 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT2_SM_STATE_BMSK                                                    0xc000
39210 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT2_SM_STATE_SHFT                                                        14
39211 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT1_SM_STATE_BMSK                                                    0x3000
39212 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_TQM2TQM_OUT1_SM_STATE_SHFT                                                        12
39213 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_UPDATE_QUEUE_DESC_SM_BMSK                                                      0xf80
39214 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_UPDATE_QUEUE_DESC_SM_SHFT                                                          7
39215 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_AXI_TO_TLV_SM_BMSK                                                              0x60
39216 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_AXI_TO_TLV_SM_SHFT                                                                 5
39217 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_LIST_TLV_STATE_BMSK                                                             0x1c
39218 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_LIST_TLV_STATE_SHFT                                                                2
39219 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_DATA_ALIGN_SM_BMSK                                                               0x3
39220 #define HWIO_TQM_R1_BANK_SM_STATES_IX3_DATA_ALIGN_SM_SHFT                                                                 0
39221 
39222 #define HWIO_TQM_R1_CCMN_IDLE_ADDR(x)                                                                            ((x) + 0x207c)
39223 #define HWIO_TQM_R1_CCMN_IDLE_PHYS(x)                                                                            ((x) + 0x207c)
39224 #define HWIO_TQM_R1_CCMN_IDLE_OFFS                                                                               (0x207c)
39225 #define HWIO_TQM_R1_CCMN_IDLE_RMSK                                                                               0xffffffff
39226 #define HWIO_TQM_R1_CCMN_IDLE_POR                                                                                0x00000000
39227 #define HWIO_TQM_R1_CCMN_IDLE_POR_RMSK                                                                           0xffffffff
39228 #define HWIO_TQM_R1_CCMN_IDLE_ATTR                                                                                            0x1
39229 #define HWIO_TQM_R1_CCMN_IDLE_IN(x)            \
39230                 in_dword(HWIO_TQM_R1_CCMN_IDLE_ADDR(x))
39231 #define HWIO_TQM_R1_CCMN_IDLE_INM(x, m)            \
39232                 in_dword_masked(HWIO_TQM_R1_CCMN_IDLE_ADDR(x), m)
39233 #define HWIO_TQM_R1_CCMN_IDLE_SOURCES_BMSK                                                                       0xffffffff
39234 #define HWIO_TQM_R1_CCMN_IDLE_SOURCES_SHFT                                                                                0
39235 
39236 #define HWIO_TQM_R1_CURRENT_COMMAND_ADDR(x)                                                                      ((x) + 0x2080)
39237 #define HWIO_TQM_R1_CURRENT_COMMAND_PHYS(x)                                                                      ((x) + 0x2080)
39238 #define HWIO_TQM_R1_CURRENT_COMMAND_OFFS                                                                         (0x2080)
39239 #define HWIO_TQM_R1_CURRENT_COMMAND_RMSK                                                                         0xffffffff
39240 #define HWIO_TQM_R1_CURRENT_COMMAND_POR                                                                          0x00000000
39241 #define HWIO_TQM_R1_CURRENT_COMMAND_POR_RMSK                                                                     0xffffffff
39242 #define HWIO_TQM_R1_CURRENT_COMMAND_ATTR                                                                                      0x1
39243 #define HWIO_TQM_R1_CURRENT_COMMAND_IN(x)            \
39244                 in_dword(HWIO_TQM_R1_CURRENT_COMMAND_ADDR(x))
39245 #define HWIO_TQM_R1_CURRENT_COMMAND_INM(x, m)            \
39246                 in_dword_masked(HWIO_TQM_R1_CURRENT_COMMAND_ADDR(x), m)
39247 #define HWIO_TQM_R1_CURRENT_COMMAND_POINTER_BMSK                                                                 0xf0000000
39248 #define HWIO_TQM_R1_CURRENT_COMMAND_POINTER_SHFT                                                                         28
39249 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_6_BMSK                                                                  0xf000000
39250 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_6_SHFT                                                                         24
39251 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_5_BMSK                                                                   0xf00000
39252 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_5_SHFT                                                                         20
39253 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_4_BMSK                                                                    0xf0000
39254 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_4_SHFT                                                                         16
39255 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_3_BMSK                                                                     0xf000
39256 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_3_SHFT                                                                         12
39257 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_2_BMSK                                                                      0xf00
39258 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_2_SHFT                                                                          8
39259 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_1_BMSK                                                                       0xf0
39260 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_1_SHFT                                                                          4
39261 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_0_BMSK                                                                        0xf
39262 #define HWIO_TQM_R1_CURRENT_COMMAND_INDEX_0_SHFT                                                                          0
39263 
39264 #define HWIO_TQM_R1_LOG_ADD_MSDU_ADDR(x)                                                                         ((x) + 0x2084)
39265 #define HWIO_TQM_R1_LOG_ADD_MSDU_PHYS(x)                                                                         ((x) + 0x2084)
39266 #define HWIO_TQM_R1_LOG_ADD_MSDU_OFFS                                                                            (0x2084)
39267 #define HWIO_TQM_R1_LOG_ADD_MSDU_RMSK                                                                              0xffffff
39268 #define HWIO_TQM_R1_LOG_ADD_MSDU_POR                                                                             0x00ffffff
39269 #define HWIO_TQM_R1_LOG_ADD_MSDU_POR_RMSK                                                                        0xffffffff
39270 #define HWIO_TQM_R1_LOG_ADD_MSDU_ATTR                                                                                         0x1
39271 #define HWIO_TQM_R1_LOG_ADD_MSDU_IN(x)            \
39272                 in_dword(HWIO_TQM_R1_LOG_ADD_MSDU_ADDR(x))
39273 #define HWIO_TQM_R1_LOG_ADD_MSDU_INM(x, m)            \
39274                 in_dword_masked(HWIO_TQM_R1_LOG_ADD_MSDU_ADDR(x), m)
39275 #define HWIO_TQM_R1_LOG_ADD_MSDU_CURR_CMD_NUM_BMSK                                                                 0xffffff
39276 #define HWIO_TQM_R1_LOG_ADD_MSDU_CURR_CMD_NUM_SHFT                                                                        0
39277 
39278 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_ADDR(x)                                                                    ((x) + 0x2088)
39279 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_PHYS(x)                                                                    ((x) + 0x2088)
39280 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_OFFS                                                                       (0x2088)
39281 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_RMSK                                                                       0x3fffffff
39282 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_POR                                                                        0x00000000
39283 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_POR_RMSK                                                                   0xffffffff
39284 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_ATTR                                                                                    0x1
39285 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_IN(x)            \
39286                 in_dword(HWIO_TQM_R1_LOG_TIMESTAMP_IX0_ADDR(x))
39287 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INM(x, m)            \
39288                 in_dword_masked(HWIO_TQM_R1_LOG_TIMESTAMP_IX0_ADDR(x), m)
39289 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_2_BMSK                                                               0x3ff00000
39290 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_2_SHFT                                                                       20
39291 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_1_BMSK                                                                  0xffc00
39292 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_1_SHFT                                                                       10
39293 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_0_BMSK                                                                    0x3ff
39294 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX0_INDEX_0_SHFT                                                                        0
39295 
39296 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_ADDR(x)                                                                    ((x) + 0x208c)
39297 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_PHYS(x)                                                                    ((x) + 0x208c)
39298 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_OFFS                                                                       (0x208c)
39299 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_RMSK                                                                       0x3fffffff
39300 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_POR                                                                        0x00000000
39301 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_POR_RMSK                                                                   0xffffffff
39302 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_ATTR                                                                                    0x1
39303 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_IN(x)            \
39304                 in_dword(HWIO_TQM_R1_LOG_TIMESTAMP_IX1_ADDR(x))
39305 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INM(x, m)            \
39306                 in_dword_masked(HWIO_TQM_R1_LOG_TIMESTAMP_IX1_ADDR(x), m)
39307 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_5_BMSK                                                               0x3ff00000
39308 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_5_SHFT                                                                       20
39309 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_4_BMSK                                                                  0xffc00
39310 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_4_SHFT                                                                       10
39311 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_3_BMSK                                                                    0x3ff
39312 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX1_INDEX_3_SHFT                                                                        0
39313 
39314 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_ADDR(x)                                                                    ((x) + 0x2090)
39315 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_PHYS(x)                                                                    ((x) + 0x2090)
39316 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_OFFS                                                                       (0x2090)
39317 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_RMSK                                                                         0x7fffff
39318 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_POR                                                                        0x00000000
39319 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_POR_RMSK                                                                   0xffffffff
39320 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_ATTR                                                                                    0x1
39321 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_IN(x)            \
39322                 in_dword(HWIO_TQM_R1_LOG_TIMESTAMP_IX2_ADDR(x))
39323 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_INM(x, m)            \
39324                 in_dword_masked(HWIO_TQM_R1_LOG_TIMESTAMP_IX2_ADDR(x), m)
39325 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_POINTER_BMSK                                                                 0x700000
39326 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_POINTER_SHFT                                                                       20
39327 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_INDEX_7_BMSK                                                                  0xffc00
39328 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_INDEX_7_SHFT                                                                       10
39329 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_INDEX_6_BMSK                                                                    0x3ff
39330 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX2_INDEX_6_SHFT                                                                        0
39331 
39332 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_ADDR(x)                                                                    ((x) + 0x2094)
39333 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_PHYS(x)                                                                    ((x) + 0x2094)
39334 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_OFFS                                                                       (0x2094)
39335 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_RMSK                                                                       0xffffffff
39336 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_POR                                                                        0x00000000
39337 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_POR_RMSK                                                                   0xffffffff
39338 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_ATTR                                                                                    0x1
39339 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_IN(x)            \
39340                 in_dword(HWIO_TQM_R1_LOG_TIMESTAMP_IX3_ADDR(x))
39341 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_INM(x, m)            \
39342                 in_dword_masked(HWIO_TQM_R1_LOG_TIMESTAMP_IX3_ADDR(x), m)
39343 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_WATCHDOG_SNAPSHOT_BMSK                                                     0xfffffc00
39344 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_WATCHDOG_SNAPSHOT_SHFT                                                             10
39345 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_TIMESTAMP_BMSK                                                                  0x3ff
39346 #define HWIO_TQM_R1_LOG_TIMESTAMP_IX3_TIMESTAMP_SHFT                                                                      0
39347 
39348 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_ADDR(x)                                                                  ((x) + 0x2098)
39349 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_PHYS(x)                                                                  ((x) + 0x2098)
39350 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_OFFS                                                                     (0x2098)
39351 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_RMSK                                                                     0xffffffff
39352 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_POR                                                                      0x00000000
39353 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_POR_RMSK                                                                 0xffffffff
39354 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_ATTR                                                                                  0x1
39355 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_IN(x)            \
39356                 in_dword(HWIO_TQM_R1_WATCHDOG_STATUS_IX0_ADDR(x))
39357 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_INM(x, m)            \
39358                 in_dword_masked(HWIO_TQM_R1_WATCHDOG_STATUS_IX0_ADDR(x), m)
39359 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_SW_SM_WATCHDOG_BMSK                                                      0xffff0000
39360 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_SW_SM_WATCHDOG_SHFT                                                              16
39361 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_HW_SM_WATCHDOG_BMSK                                                          0xffff
39362 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX0_HW_SM_WATCHDOG_SHFT                                                               0
39363 
39364 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ADDR(x)                                                                  ((x) + 0x209c)
39365 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_PHYS(x)                                                                  ((x) + 0x209c)
39366 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_OFFS                                                                     (0x209c)
39367 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_RMSK                                                                       0x1fffff
39368 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_POR                                                                      0x00000000
39369 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_POR_RMSK                                                                 0xffffffff
39370 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ATTR                                                                                  0x1
39371 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_IN(x)            \
39372                 in_dword(HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ADDR(x))
39373 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_INM(x, m)            \
39374                 in_dword_masked(HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ADDR(x), m)
39375 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_IDLE_SEQUENCE_SM_BMSK                                                      0x1f0000
39376 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_IDLE_SEQUENCE_SM_SHFT                                                            16
39377 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ENTRANCE_SM_WATCHDOG_BMSK                                                    0xffff
39378 #define HWIO_TQM_R1_WATCHDOG_STATUS_IX1_ENTRANCE_SM_WATCHDOG_SHFT                                                         0
39379 
39380 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ADDR(x)                                                                   ((x) + 0x20a0)
39381 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_PHYS(x)                                                                   ((x) + 0x20a0)
39382 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_OFFS                                                                      (0x20a0)
39383 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_RMSK                                                                      0xffffffff
39384 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_POR                                                                       0x00000000
39385 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_POR_RMSK                                                                  0xffffffff
39386 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ATTR                                                                                   0x1
39387 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_IN(x)            \
39388                 in_dword(HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ADDR(x))
39389 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_INM(x, m)            \
39390                 in_dword_masked(HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ADDR(x), m)
39391 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ADDRESS_BMSK                                                              0xffffffff
39392 #define HWIO_TQM_R1_LOG_ADD_MSDU_FETCH_ADDRESS_SHFT                                                                       0
39393 
39394 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ADDR(x)                                                                   ((x) + 0x20a4)
39395 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_PHYS(x)                                                                   ((x) + 0x20a4)
39396 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_OFFS                                                                      (0x20a4)
39397 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_RMSK                                                                      0xffffffff
39398 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_POR                                                                       0x00000000
39399 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_POR_RMSK                                                                  0xffffffff
39400 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ATTR                                                                                   0x1
39401 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_IN(x)            \
39402                 in_dword(HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ADDR(x))
39403 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_INM(x, m)            \
39404                 in_dword_masked(HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ADDR(x), m)
39405 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ADDRESS_BMSK                                                              0xffffffff
39406 #define HWIO_TQM_R1_LOG_GEN_MPDU_FETCH_ADDRESS_SHFT                                                                       0
39407 
39408 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_ADDR(x)                                                                    ((x) + 0x20a8)
39409 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_PHYS(x)                                                                    ((x) + 0x20a8)
39410 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_OFFS                                                                       (0x20a8)
39411 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_RMSK                                                                       0x7fffffff
39412 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_POR                                                                        0x71d1e1a1
39413 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_POR_RMSK                                                                   0xffffffff
39414 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_ATTR                                                                                    0x1
39415 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_IN(x)            \
39416                 in_dword(HWIO_TQM_R1_IDLE_SEQUENCE_LOG_ADDR(x))
39417 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_INM(x, m)            \
39418                 in_dword_masked(HWIO_TQM_R1_IDLE_SEQUENCE_LOG_ADDR(x), m)
39419 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_TIMER_1_BMSK                                                               0x7fff0000
39420 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_TIMER_1_SHFT                                                                       16
39421 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_TIMER_0_BMSK                                                                   0xfffe
39422 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_TIMER_0_SHFT                                                                        1
39423 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_INDEX_BMSK                                                                        0x1
39424 #define HWIO_TQM_R1_IDLE_SEQUENCE_LOG_INDEX_SHFT                                                                          0
39425 
39426 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_ADDR(x)                                                             ((x) + 0x20ac)
39427 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_PHYS(x)                                                             ((x) + 0x20ac)
39428 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_OFFS                                                                (0x20ac)
39429 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_RMSK                                                                 0x3ffff3f
39430 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_POR                                                                 0x00000000
39431 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_POR_RMSK                                                            0xffffffff
39432 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_ATTR                                                                             0x1
39433 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_IN(x)            \
39434                 in_dword(HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_ADDR(x))
39435 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_INM(x, m)            \
39436                 in_dword_masked(HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_ADDR(x), m)
39437 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_FREE_SLOTS_BMSK                                                      0x3ff0000
39438 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_FREE_SLOTS_SHFT                                                             16
39439 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_CURR_REQ_LEN_BMSK                                                       0xff00
39440 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_CURR_REQ_LEN_SHFT                                                            8
39441 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_FLUSH_STATE_BMSK                                                          0x30
39442 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_FLUSH_STATE_SHFT                                                             4
39443 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_SM_STATE_BMSK                                                              0xe
39444 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_SM_STATE_SHFT                                                                1
39445 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_IDLE_BMSK                                                                  0x1
39446 #define HWIO_TQM_R1_SCH2TQM0_TLV_INTF_STATUS_IDLE_SHFT                                                                    0
39447 
39448 #define HWIO_TQM_R1_SCH2TQM0_STATUS_ADDR(x)                                                                      ((x) + 0x20b0)
39449 #define HWIO_TQM_R1_SCH2TQM0_STATUS_PHYS(x)                                                                      ((x) + 0x20b0)
39450 #define HWIO_TQM_R1_SCH2TQM0_STATUS_OFFS                                                                         (0x20b0)
39451 #define HWIO_TQM_R1_SCH2TQM0_STATUS_RMSK                                                                         0x7fffffff
39452 #define HWIO_TQM_R1_SCH2TQM0_STATUS_POR                                                                          0x00000000
39453 #define HWIO_TQM_R1_SCH2TQM0_STATUS_POR_RMSK                                                                     0xffffffff
39454 #define HWIO_TQM_R1_SCH2TQM0_STATUS_ATTR                                                                                      0x1
39455 #define HWIO_TQM_R1_SCH2TQM0_STATUS_IN(x)            \
39456                 in_dword(HWIO_TQM_R1_SCH2TQM0_STATUS_ADDR(x))
39457 #define HWIO_TQM_R1_SCH2TQM0_STATUS_INM(x, m)            \
39458                 in_dword_masked(HWIO_TQM_R1_SCH2TQM0_STATUS_ADDR(x), m)
39459 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_SESSION_ID_BMSK                                                        0x7f800000
39460 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_SESSION_ID_SHFT                                                                23
39461 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_SRC_ID_BMSK                                                              0x700000
39462 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_SRC_ID_SHFT                                                                    20
39463 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_STATUS_BMSK                                                               0xf0000
39464 #define HWIO_TQM_R1_SCH2TQM0_STATUS_FLUSH_STATUS_SHFT                                                                    16
39465 #define HWIO_TQM_R1_SCH2TQM0_STATUS_HEADER_BMSK                                                                      0xffff
39466 #define HWIO_TQM_R1_SCH2TQM0_STATUS_HEADER_SHFT                                                                           0
39467 
39468 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_ADDR(x)                                                             ((x) + 0x20b4)
39469 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_PHYS(x)                                                             ((x) + 0x20b4)
39470 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_OFFS                                                                (0x20b4)
39471 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_RMSK                                                                 0x3ffff3f
39472 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_POR                                                                 0x00000000
39473 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_POR_RMSK                                                            0xffffffff
39474 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_ATTR                                                                             0x1
39475 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_IN(x)            \
39476                 in_dword(HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_ADDR(x))
39477 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_INM(x, m)            \
39478                 in_dword_masked(HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_ADDR(x), m)
39479 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_FREE_SLOTS_BMSK                                                      0x3ff0000
39480 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_FREE_SLOTS_SHFT                                                             16
39481 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_CURR_REQ_LEN_BMSK                                                       0xff00
39482 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_CURR_REQ_LEN_SHFT                                                            8
39483 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_FLUSH_STATE_BMSK                                                          0x30
39484 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_FLUSH_STATE_SHFT                                                             4
39485 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_SM_STATE_BMSK                                                              0xe
39486 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_SM_STATE_SHFT                                                                1
39487 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_IDLE_BMSK                                                                  0x1
39488 #define HWIO_TQM_R1_SCH2TQM1_TLV_INTF_STATUS_IDLE_SHFT                                                                    0
39489 
39490 #define HWIO_TQM_R1_SCH2TQM1_STATUS_ADDR(x)                                                                      ((x) + 0x20b8)
39491 #define HWIO_TQM_R1_SCH2TQM1_STATUS_PHYS(x)                                                                      ((x) + 0x20b8)
39492 #define HWIO_TQM_R1_SCH2TQM1_STATUS_OFFS                                                                         (0x20b8)
39493 #define HWIO_TQM_R1_SCH2TQM1_STATUS_RMSK                                                                         0x7fffffff
39494 #define HWIO_TQM_R1_SCH2TQM1_STATUS_POR                                                                          0x00000000
39495 #define HWIO_TQM_R1_SCH2TQM1_STATUS_POR_RMSK                                                                     0xffffffff
39496 #define HWIO_TQM_R1_SCH2TQM1_STATUS_ATTR                                                                                      0x1
39497 #define HWIO_TQM_R1_SCH2TQM1_STATUS_IN(x)            \
39498                 in_dword(HWIO_TQM_R1_SCH2TQM1_STATUS_ADDR(x))
39499 #define HWIO_TQM_R1_SCH2TQM1_STATUS_INM(x, m)            \
39500                 in_dword_masked(HWIO_TQM_R1_SCH2TQM1_STATUS_ADDR(x), m)
39501 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_SESSION_ID_BMSK                                                        0x7f800000
39502 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_SESSION_ID_SHFT                                                                23
39503 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_SRC_ID_BMSK                                                              0x700000
39504 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_SRC_ID_SHFT                                                                    20
39505 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_STATUS_BMSK                                                               0xf0000
39506 #define HWIO_TQM_R1_SCH2TQM1_STATUS_FLUSH_STATUS_SHFT                                                                    16
39507 #define HWIO_TQM_R1_SCH2TQM1_STATUS_HEADER_BMSK                                                                      0xffff
39508 #define HWIO_TQM_R1_SCH2TQM1_STATUS_HEADER_SHFT                                                                           0
39509 
39510 #define HWIO_TQM_R1_FLUSH_ADDR(x)                                                                                ((x) + 0x20bc)
39511 #define HWIO_TQM_R1_FLUSH_PHYS(x)                                                                                ((x) + 0x20bc)
39512 #define HWIO_TQM_R1_FLUSH_OFFS                                                                                   (0x20bc)
39513 #define HWIO_TQM_R1_FLUSH_RMSK                                                                                   0xffffffff
39514 #define HWIO_TQM_R1_FLUSH_POR                                                                                    0x00000000
39515 #define HWIO_TQM_R1_FLUSH_POR_RMSK                                                                               0xffffffff
39516 #define HWIO_TQM_R1_FLUSH_ATTR                                                                                                0x3
39517 #define HWIO_TQM_R1_FLUSH_IN(x)            \
39518                 in_dword(HWIO_TQM_R1_FLUSH_ADDR(x))
39519 #define HWIO_TQM_R1_FLUSH_INM(x, m)            \
39520                 in_dword_masked(HWIO_TQM_R1_FLUSH_ADDR(x), m)
39521 #define HWIO_TQM_R1_FLUSH_OUT(x, v)            \
39522                 out_dword(HWIO_TQM_R1_FLUSH_ADDR(x),v)
39523 #define HWIO_TQM_R1_FLUSH_OUTM(x,m,v) \
39524                 out_dword_masked_ns(HWIO_TQM_R1_FLUSH_ADDR(x),m,v,HWIO_TQM_R1_FLUSH_IN(x))
39525 #define HWIO_TQM_R1_FLUSH_BACKUP_10_BMSK                                                                         0x80000000
39526 #define HWIO_TQM_R1_FLUSH_BACKUP_10_SHFT                                                                                 31
39527 #define HWIO_TQM_R1_FLUSH_BACKUP_9_BMSK                                                                          0x40000000
39528 #define HWIO_TQM_R1_FLUSH_BACKUP_9_SHFT                                                                                  30
39529 #define HWIO_TQM_R1_FLUSH_BACKUP_8_BMSK                                                                          0x20000000
39530 #define HWIO_TQM_R1_FLUSH_BACKUP_8_SHFT                                                                                  29
39531 #define HWIO_TQM_R1_FLUSH_BACKUP_7_BMSK                                                                          0x10000000
39532 #define HWIO_TQM_R1_FLUSH_BACKUP_7_SHFT                                                                                  28
39533 #define HWIO_TQM_R1_FLUSH_BACKUP_6_BMSK                                                                           0x8000000
39534 #define HWIO_TQM_R1_FLUSH_BACKUP_6_SHFT                                                                                  27
39535 #define HWIO_TQM_R1_FLUSH_BACKUP_5_BMSK                                                                           0x4000000
39536 #define HWIO_TQM_R1_FLUSH_BACKUP_5_SHFT                                                                                  26
39537 #define HWIO_TQM_R1_FLUSH_BACKUP_4_BMSK                                                                           0x2000000
39538 #define HWIO_TQM_R1_FLUSH_BACKUP_4_SHFT                                                                                  25
39539 #define HWIO_TQM_R1_FLUSH_BACKUP_3_BMSK                                                                           0x1000000
39540 #define HWIO_TQM_R1_FLUSH_BACKUP_3_SHFT                                                                                  24
39541 #define HWIO_TQM_R1_FLUSH_BACKUP_2_BMSK                                                                            0x800000
39542 #define HWIO_TQM_R1_FLUSH_BACKUP_2_SHFT                                                                                  23
39543 #define HWIO_TQM_R1_FLUSH_BACKUP_1_BMSK                                                                            0x400000
39544 #define HWIO_TQM_R1_FLUSH_BACKUP_1_SHFT                                                                                  22
39545 #define HWIO_TQM_R1_FLUSH_BACKUP_0_BMSK                                                                            0x200000
39546 #define HWIO_TQM_R1_FLUSH_BACKUP_0_SHFT                                                                                  21
39547 #define HWIO_TQM_R1_FLUSH_CMD_AND_PTR_PREFETCH_FLUSH_P_BMSK                                                        0x100000
39548 #define HWIO_TQM_R1_FLUSH_CMD_AND_PTR_PREFETCH_FLUSH_P_SHFT                                                              20
39549 #define HWIO_TQM_R1_FLUSH_CMD_ARBITER_FLUSH_P_BMSK                                                                  0x80000
39550 #define HWIO_TQM_R1_FLUSH_CMD_ARBITER_FLUSH_P_SHFT                                                                       19
39551 #define HWIO_TQM_R1_FLUSH_COMMON_LOGIC_FLUSH_P_BMSK                                                                 0x40000
39552 #define HWIO_TQM_R1_FLUSH_COMMON_LOGIC_FLUSH_P_SHFT                                                                      18
39553 #define HWIO_TQM_R1_FLUSH_ADD_MSDU_SM_FLUSH_P_BMSK                                                                  0x20000
39554 #define HWIO_TQM_R1_FLUSH_ADD_MSDU_SM_FLUSH_P_SHFT                                                                       17
39555 #define HWIO_TQM_R1_FLUSH_GEN_MPDU_SM_FLUSH_P_BMSK                                                                  0x10000
39556 #define HWIO_TQM_R1_FLUSH_GEN_MPDU_SM_FLUSH_P_SHFT                                                                       16
39557 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MPDU_COUNT_SM_FLUSH_P_BMSK                                                       0x8000
39558 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MPDU_COUNT_SM_FLUSH_P_SHFT                                                           15
39559 #define HWIO_TQM_R1_FLUSH_LIST_MPDU_SM_FLUSH_P_BMSK                                                                  0x4000
39560 #define HWIO_TQM_R1_FLUSH_LIST_MPDU_SM_FLUSH_P_SHFT                                                                      14
39561 #define HWIO_TQM_R1_FLUSH_WRITE_CMD_SM_FLUSH_P_BMSK                                                                  0x2000
39562 #define HWIO_TQM_R1_FLUSH_WRITE_CMD_SM_FLUSH_P_SHFT                                                                      13
39563 #define HWIO_TQM_R1_FLUSH_ACKED_MPDU_SM_FLUSH_P_BMSK                                                                 0x1000
39564 #define HWIO_TQM_R1_FLUSH_ACKED_MPDU_SM_FLUSH_P_SHFT                                                                     12
39565 #define HWIO_TQM_R1_FLUSH_REM_MPDU_SM_FLUSH_P_BMSK                                                                    0x800
39566 #define HWIO_TQM_R1_FLUSH_REM_MPDU_SM_FLUSH_P_SHFT                                                                       11
39567 #define HWIO_TQM_R1_FLUSH_REM_MSDU_SM_FLUSH_P_BMSK                                                                    0x400
39568 #define HWIO_TQM_R1_FLUSH_REM_MSDU_SM_FLUSH_P_SHFT                                                                       10
39569 #define HWIO_TQM_R1_FLUSH_HWSCH_AXI_IF_FLUSH_P_BMSK                                                                   0x200
39570 #define HWIO_TQM_R1_FLUSH_HWSCH_AXI_IF_FLUSH_P_SHFT                                                                       9
39571 #define HWIO_TQM_R1_FLUSH_AXI_TO_TLV_FLUSH_P_BMSK                                                                     0x100
39572 #define HWIO_TQM_R1_FLUSH_AXI_TO_TLV_FLUSH_P_SHFT                                                                         8
39573 #define HWIO_TQM_R1_FLUSH_GET_MPDU_HEAD_INFO_SM_FLUSH_P_BMSK                                                           0x80
39574 #define HWIO_TQM_R1_FLUSH_GET_MPDU_HEAD_INFO_SM_FLUSH_P_SHFT                                                              7
39575 #define HWIO_TQM_R1_FLUSH_GET_MPDU_QUEUE_STAT_SM_FLUSH_P_BMSK                                                          0x40
39576 #define HWIO_TQM_R1_FLUSH_GET_MPDU_QUEUE_STAT_SM_FLUSH_P_SHFT                                                             6
39577 #define HWIO_TQM_R1_FLUSH_GET_MSDU_FLOW_STAT_SM_FLUSH_P_BMSK                                                           0x20
39578 #define HWIO_TQM_R1_FLUSH_GET_MSDU_FLOW_STAT_SM_FLUSH_P_SHFT                                                              5
39579 #define HWIO_TQM_R1_FLUSH_FLUSH_CACHE_SM_FLUSH_P_BMSK                                                                  0x10
39580 #define HWIO_TQM_R1_FLUSH_FLUSH_CACHE_SM_FLUSH_P_SHFT                                                                     4
39581 #define HWIO_TQM_R1_FLUSH_UNBLOCK_CACHE_SM_FLUSH_P_BMSK                                                                 0x8
39582 #define HWIO_TQM_R1_FLUSH_UNBLOCK_CACHE_SM_FLUSH_P_SHFT                                                                   3
39583 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MPDU_QUEUE_HEAD_SM_FLUSH_P_BMSK                                                     0x4
39584 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MPDU_QUEUE_HEAD_SM_FLUSH_P_SHFT                                                       2
39585 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MSDU_FLOW_SM_FLUSH_P_BMSK                                                           0x2
39586 #define HWIO_TQM_R1_FLUSH_UPDATE_TX_MSDU_FLOW_SM_FLUSH_P_SHFT                                                             1
39587 #define HWIO_TQM_R1_FLUSH_TQM_IDLE_SEQUENCE_FLUSH_P_BMSK                                                                0x1
39588 #define HWIO_TQM_R1_FLUSH_TQM_IDLE_SEQUENCE_FLUSH_P_SHFT                                                                  0
39589 
39590 #define HWIO_TQM_R1_WARN_WDG_0_ADDR(x)                                                                           ((x) + 0x20c0)
39591 #define HWIO_TQM_R1_WARN_WDG_0_PHYS(x)                                                                           ((x) + 0x20c0)
39592 #define HWIO_TQM_R1_WARN_WDG_0_OFFS                                                                              (0x20c0)
39593 #define HWIO_TQM_R1_WARN_WDG_0_RMSK                                                                              0xffffffff
39594 #define HWIO_TQM_R1_WARN_WDG_0_POR                                                                               0x00000000
39595 #define HWIO_TQM_R1_WARN_WDG_0_POR_RMSK                                                                          0xffffffff
39596 #define HWIO_TQM_R1_WARN_WDG_0_ATTR                                                                                           0x3
39597 #define HWIO_TQM_R1_WARN_WDG_0_IN(x)            \
39598                 in_dword(HWIO_TQM_R1_WARN_WDG_0_ADDR(x))
39599 #define HWIO_TQM_R1_WARN_WDG_0_INM(x, m)            \
39600                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_0_ADDR(x), m)
39601 #define HWIO_TQM_R1_WARN_WDG_0_OUT(x, v)            \
39602                 out_dword(HWIO_TQM_R1_WARN_WDG_0_ADDR(x),v)
39603 #define HWIO_TQM_R1_WARN_WDG_0_OUTM(x,m,v) \
39604                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_0_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_0_IN(x))
39605 #define HWIO_TQM_R1_WARN_WDG_0_RELEASE_FIFO_STATUS_BMSK                                                          0xffff0000
39606 #define HWIO_TQM_R1_WARN_WDG_0_RELEASE_FIFO_STATUS_SHFT                                                                  16
39607 #define HWIO_TQM_R1_WARN_WDG_0_RELEASE_FIFO_LIMIT_BMSK                                                               0xffff
39608 #define HWIO_TQM_R1_WARN_WDG_0_RELEASE_FIFO_LIMIT_SHFT                                                                    0
39609 
39610 #define HWIO_TQM_R1_WARN_WDG_1_ADDR(x)                                                                           ((x) + 0x20c4)
39611 #define HWIO_TQM_R1_WARN_WDG_1_PHYS(x)                                                                           ((x) + 0x20c4)
39612 #define HWIO_TQM_R1_WARN_WDG_1_OFFS                                                                              (0x20c4)
39613 #define HWIO_TQM_R1_WARN_WDG_1_RMSK                                                                              0xffffffff
39614 #define HWIO_TQM_R1_WARN_WDG_1_POR                                                                               0x00000000
39615 #define HWIO_TQM_R1_WARN_WDG_1_POR_RMSK                                                                          0xffffffff
39616 #define HWIO_TQM_R1_WARN_WDG_1_ATTR                                                                                           0x3
39617 #define HWIO_TQM_R1_WARN_WDG_1_IN(x)            \
39618                 in_dword(HWIO_TQM_R1_WARN_WDG_1_ADDR(x))
39619 #define HWIO_TQM_R1_WARN_WDG_1_INM(x, m)            \
39620                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_1_ADDR(x), m)
39621 #define HWIO_TQM_R1_WARN_WDG_1_OUT(x, v)            \
39622                 out_dword(HWIO_TQM_R1_WARN_WDG_1_ADDR(x),v)
39623 #define HWIO_TQM_R1_WARN_WDG_1_OUTM(x,m,v) \
39624                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_1_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_1_IN(x))
39625 #define HWIO_TQM_R1_WARN_WDG_1_DESC_RING_FIFO_STATUS_BMSK                                                        0xffff0000
39626 #define HWIO_TQM_R1_WARN_WDG_1_DESC_RING_FIFO_STATUS_SHFT                                                                16
39627 #define HWIO_TQM_R1_WARN_WDG_1_DESC_RING_FIFO_LIMIT_BMSK                                                             0xffff
39628 #define HWIO_TQM_R1_WARN_WDG_1_DESC_RING_FIFO_LIMIT_SHFT                                                                  0
39629 
39630 #define HWIO_TQM_R1_WARN_WDG_2_ADDR(x)                                                                           ((x) + 0x20c8)
39631 #define HWIO_TQM_R1_WARN_WDG_2_PHYS(x)                                                                           ((x) + 0x20c8)
39632 #define HWIO_TQM_R1_WARN_WDG_2_OFFS                                                                              (0x20c8)
39633 #define HWIO_TQM_R1_WARN_WDG_2_RMSK                                                                              0xffffffff
39634 #define HWIO_TQM_R1_WARN_WDG_2_POR                                                                               0x00000000
39635 #define HWIO_TQM_R1_WARN_WDG_2_POR_RMSK                                                                          0xffffffff
39636 #define HWIO_TQM_R1_WARN_WDG_2_ATTR                                                                                           0x3
39637 #define HWIO_TQM_R1_WARN_WDG_2_IN(x)            \
39638                 in_dword(HWIO_TQM_R1_WARN_WDG_2_ADDR(x))
39639 #define HWIO_TQM_R1_WARN_WDG_2_INM(x, m)            \
39640                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_2_ADDR(x), m)
39641 #define HWIO_TQM_R1_WARN_WDG_2_OUT(x, v)            \
39642                 out_dword(HWIO_TQM_R1_WARN_WDG_2_ADDR(x),v)
39643 #define HWIO_TQM_R1_WARN_WDG_2_OUTM(x,m,v) \
39644                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_2_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_2_IN(x))
39645 #define HWIO_TQM_R1_WARN_WDG_2_STATUS_RING_FIFO_STATUS_BMSK                                                      0xffff0000
39646 #define HWIO_TQM_R1_WARN_WDG_2_STATUS_RING_FIFO_STATUS_SHFT                                                              16
39647 #define HWIO_TQM_R1_WARN_WDG_2_STATUS_RING_FIFO_LIMIT_BMSK                                                           0xffff
39648 #define HWIO_TQM_R1_WARN_WDG_2_STATUS_RING_FIFO_LIMIT_SHFT                                                                0
39649 
39650 #define HWIO_TQM_R1_WARN_WDG_3_ADDR(x)                                                                           ((x) + 0x20cc)
39651 #define HWIO_TQM_R1_WARN_WDG_3_PHYS(x)                                                                           ((x) + 0x20cc)
39652 #define HWIO_TQM_R1_WARN_WDG_3_OFFS                                                                              (0x20cc)
39653 #define HWIO_TQM_R1_WARN_WDG_3_RMSK                                                                              0xffffffff
39654 #define HWIO_TQM_R1_WARN_WDG_3_POR                                                                               0x00000000
39655 #define HWIO_TQM_R1_WARN_WDG_3_POR_RMSK                                                                          0xffffffff
39656 #define HWIO_TQM_R1_WARN_WDG_3_ATTR                                                                                           0x3
39657 #define HWIO_TQM_R1_WARN_WDG_3_IN(x)            \
39658                 in_dword(HWIO_TQM_R1_WARN_WDG_3_ADDR(x))
39659 #define HWIO_TQM_R1_WARN_WDG_3_INM(x, m)            \
39660                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_3_ADDR(x), m)
39661 #define HWIO_TQM_R1_WARN_WDG_3_OUT(x, v)            \
39662                 out_dword(HWIO_TQM_R1_WARN_WDG_3_ADDR(x),v)
39663 #define HWIO_TQM_R1_WARN_WDG_3_OUTM(x,m,v) \
39664                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_3_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_3_IN(x))
39665 #define HWIO_TQM_R1_WARN_WDG_3_STATUS1_RING_FIFO_STATUS_BMSK                                                     0xffff0000
39666 #define HWIO_TQM_R1_WARN_WDG_3_STATUS1_RING_FIFO_STATUS_SHFT                                                             16
39667 #define HWIO_TQM_R1_WARN_WDG_3_STATUS1_RING_FIFO_LIMIT_BMSK                                                          0xffff
39668 #define HWIO_TQM_R1_WARN_WDG_3_STATUS1_RING_FIFO_LIMIT_SHFT                                                               0
39669 
39670 #define HWIO_TQM_R1_WARN_WDG_4_ADDR(x)                                                                           ((x) + 0x20d0)
39671 #define HWIO_TQM_R1_WARN_WDG_4_PHYS(x)                                                                           ((x) + 0x20d0)
39672 #define HWIO_TQM_R1_WARN_WDG_4_OFFS                                                                              (0x20d0)
39673 #define HWIO_TQM_R1_WARN_WDG_4_RMSK                                                                              0xffffffff
39674 #define HWIO_TQM_R1_WARN_WDG_4_POR                                                                               0x00000000
39675 #define HWIO_TQM_R1_WARN_WDG_4_POR_RMSK                                                                          0xffffffff
39676 #define HWIO_TQM_R1_WARN_WDG_4_ATTR                                                                                           0x3
39677 #define HWIO_TQM_R1_WARN_WDG_4_IN(x)            \
39678                 in_dword(HWIO_TQM_R1_WARN_WDG_4_ADDR(x))
39679 #define HWIO_TQM_R1_WARN_WDG_4_INM(x, m)            \
39680                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_4_ADDR(x), m)
39681 #define HWIO_TQM_R1_WARN_WDG_4_OUT(x, v)            \
39682                 out_dword(HWIO_TQM_R1_WARN_WDG_4_ADDR(x),v)
39683 #define HWIO_TQM_R1_WARN_WDG_4_OUTM(x,m,v) \
39684                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_4_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_4_IN(x))
39685 #define HWIO_TQM_R1_WARN_WDG_4_TLV_FIFO_STATUS_BMSK                                                              0xffff0000
39686 #define HWIO_TQM_R1_WARN_WDG_4_TLV_FIFO_STATUS_SHFT                                                                      16
39687 #define HWIO_TQM_R1_WARN_WDG_4_TLV_FIFO_LIMIT_BMSK                                                                   0xffff
39688 #define HWIO_TQM_R1_WARN_WDG_4_TLV_FIFO_LIMIT_SHFT                                                                        0
39689 
39690 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_ADDR(x)                                                                    ((x) + 0x20d4)
39691 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_PHYS(x)                                                                    ((x) + 0x20d4)
39692 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_OFFS                                                                       (0x20d4)
39693 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_RMSK                                                                             0x1f
39694 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_POR                                                                        0x00000000
39695 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_POR_RMSK                                                                   0xffffffff
39696 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_ATTR                                                                                    0x0
39697 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_IN(x)            \
39698                 in_dword(HWIO_TQM_R1_WARN_WDG_STATUS_0_ADDR(x))
39699 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_INM(x, m)            \
39700                 in_dword_masked(HWIO_TQM_R1_WARN_WDG_STATUS_0_ADDR(x), m)
39701 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_OUT(x, v)            \
39702                 out_dword(HWIO_TQM_R1_WARN_WDG_STATUS_0_ADDR(x),v)
39703 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_OUTM(x,m,v) \
39704                 out_dword_masked_ns(HWIO_TQM_R1_WARN_WDG_STATUS_0_ADDR(x),m,v,HWIO_TQM_R1_WARN_WDG_STATUS_0_IN(x))
39705 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_TLV_FIFO_FULL_INTERRUPT_BMSK                                                     0x10
39706 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_TLV_FIFO_FULL_INTERRUPT_SHFT                                                        4
39707 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_STATUS1_RING_FIFO_FULL_INTERRUPT_BMSK                                             0x8
39708 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_STATUS1_RING_FIFO_FULL_INTERRUPT_SHFT                                               3
39709 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_STATUS_RING_FIFO_FULL_INTERRUPT_BMSK                                              0x4
39710 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_STATUS_RING_FIFO_FULL_INTERRUPT_SHFT                                                2
39711 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_DESC_RING_FIFO_EMPTY_INTERRUPT_BMSK                                               0x2
39712 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_DESC_RING_FIFO_EMPTY_INTERRUPT_SHFT                                                 1
39713 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_RELEASE_RING_FIFO_FULL_INTERRUPT_BMSK                                             0x1
39714 #define HWIO_TQM_R1_WARN_WDG_STATUS_0_RELEASE_RING_FIFO_FULL_INTERRUPT_SHFT                                               0
39715 
39716 #define HWIO_TQM_R1_ERR_WDG_0_ADDR(x)                                                                            ((x) + 0x20d8)
39717 #define HWIO_TQM_R1_ERR_WDG_0_PHYS(x)                                                                            ((x) + 0x20d8)
39718 #define HWIO_TQM_R1_ERR_WDG_0_OFFS                                                                               (0x20d8)
39719 #define HWIO_TQM_R1_ERR_WDG_0_RMSK                                                                               0xffffffff
39720 #define HWIO_TQM_R1_ERR_WDG_0_POR                                                                                0x00000000
39721 #define HWIO_TQM_R1_ERR_WDG_0_POR_RMSK                                                                           0xffffffff
39722 #define HWIO_TQM_R1_ERR_WDG_0_ATTR                                                                                            0x3
39723 #define HWIO_TQM_R1_ERR_WDG_0_IN(x)            \
39724                 in_dword(HWIO_TQM_R1_ERR_WDG_0_ADDR(x))
39725 #define HWIO_TQM_R1_ERR_WDG_0_INM(x, m)            \
39726                 in_dword_masked(HWIO_TQM_R1_ERR_WDG_0_ADDR(x), m)
39727 #define HWIO_TQM_R1_ERR_WDG_0_OUT(x, v)            \
39728                 out_dword(HWIO_TQM_R1_ERR_WDG_0_ADDR(x),v)
39729 #define HWIO_TQM_R1_ERR_WDG_0_OUTM(x,m,v) \
39730                 out_dword_masked_ns(HWIO_TQM_R1_ERR_WDG_0_ADDR(x),m,v,HWIO_TQM_R1_ERR_WDG_0_IN(x))
39731 #define HWIO_TQM_R1_ERR_WDG_0_HW_SM_STATUS_BMSK                                                                  0xffff0000
39732 #define HWIO_TQM_R1_ERR_WDG_0_HW_SM_STATUS_SHFT                                                                          16
39733 #define HWIO_TQM_R1_ERR_WDG_0_HW_SM_LIMIT_BMSK                                                                       0xffff
39734 #define HWIO_TQM_R1_ERR_WDG_0_HW_SM_LIMIT_SHFT                                                                            0
39735 
39736 #define HWIO_TQM_R1_ERR_WDG_1_ADDR(x)                                                                            ((x) + 0x20dc)
39737 #define HWIO_TQM_R1_ERR_WDG_1_PHYS(x)                                                                            ((x) + 0x20dc)
39738 #define HWIO_TQM_R1_ERR_WDG_1_OFFS                                                                               (0x20dc)
39739 #define HWIO_TQM_R1_ERR_WDG_1_RMSK                                                                               0xffffffff
39740 #define HWIO_TQM_R1_ERR_WDG_1_POR                                                                                0x00000000
39741 #define HWIO_TQM_R1_ERR_WDG_1_POR_RMSK                                                                           0xffffffff
39742 #define HWIO_TQM_R1_ERR_WDG_1_ATTR                                                                                            0x3
39743 #define HWIO_TQM_R1_ERR_WDG_1_IN(x)            \
39744                 in_dword(HWIO_TQM_R1_ERR_WDG_1_ADDR(x))
39745 #define HWIO_TQM_R1_ERR_WDG_1_INM(x, m)            \
39746                 in_dword_masked(HWIO_TQM_R1_ERR_WDG_1_ADDR(x), m)
39747 #define HWIO_TQM_R1_ERR_WDG_1_OUT(x, v)            \
39748                 out_dword(HWIO_TQM_R1_ERR_WDG_1_ADDR(x),v)
39749 #define HWIO_TQM_R1_ERR_WDG_1_OUTM(x,m,v) \
39750                 out_dword_masked_ns(HWIO_TQM_R1_ERR_WDG_1_ADDR(x),m,v,HWIO_TQM_R1_ERR_WDG_1_IN(x))
39751 #define HWIO_TQM_R1_ERR_WDG_1_SW_SM_STATUS_BMSK                                                                  0xffff0000
39752 #define HWIO_TQM_R1_ERR_WDG_1_SW_SM_STATUS_SHFT                                                                          16
39753 #define HWIO_TQM_R1_ERR_WDG_1_SW_SM_LIMIT_BMSK                                                                       0xffff
39754 #define HWIO_TQM_R1_ERR_WDG_1_SW_SM_LIMIT_SHFT                                                                            0
39755 
39756 #define HWIO_TQM_R1_ERR_WDG_2_ADDR(x)                                                                            ((x) + 0x20e0)
39757 #define HWIO_TQM_R1_ERR_WDG_2_PHYS(x)                                                                            ((x) + 0x20e0)
39758 #define HWIO_TQM_R1_ERR_WDG_2_OFFS                                                                               (0x20e0)
39759 #define HWIO_TQM_R1_ERR_WDG_2_RMSK                                                                               0xffffffff
39760 #define HWIO_TQM_R1_ERR_WDG_2_POR                                                                                0x00000000
39761 #define HWIO_TQM_R1_ERR_WDG_2_POR_RMSK                                                                           0xffffffff
39762 #define HWIO_TQM_R1_ERR_WDG_2_ATTR                                                                                            0x3
39763 #define HWIO_TQM_R1_ERR_WDG_2_IN(x)            \
39764                 in_dword(HWIO_TQM_R1_ERR_WDG_2_ADDR(x))
39765 #define HWIO_TQM_R1_ERR_WDG_2_INM(x, m)            \
39766                 in_dword_masked(HWIO_TQM_R1_ERR_WDG_2_ADDR(x), m)
39767 #define HWIO_TQM_R1_ERR_WDG_2_OUT(x, v)            \
39768                 out_dword(HWIO_TQM_R1_ERR_WDG_2_ADDR(x),v)
39769 #define HWIO_TQM_R1_ERR_WDG_2_OUTM(x,m,v) \
39770                 out_dword_masked_ns(HWIO_TQM_R1_ERR_WDG_2_ADDR(x),m,v,HWIO_TQM_R1_ERR_WDG_2_IN(x))
39771 #define HWIO_TQM_R1_ERR_WDG_2_ENT_SM_STATUS_BMSK                                                                 0xffff0000
39772 #define HWIO_TQM_R1_ERR_WDG_2_ENT_SM_STATUS_SHFT                                                                         16
39773 #define HWIO_TQM_R1_ERR_WDG_2_ENT_SM_LIMIT_BMSK                                                                      0xffff
39774 #define HWIO_TQM_R1_ERR_WDG_2_ENT_SM_LIMIT_SHFT                                                                           0
39775 
39776 #define HWIO_TQM_R1_ERROR_STATUS_0_ADDR(x)                                                                       ((x) + 0x20e4)
39777 #define HWIO_TQM_R1_ERROR_STATUS_0_PHYS(x)                                                                       ((x) + 0x20e4)
39778 #define HWIO_TQM_R1_ERROR_STATUS_0_OFFS                                                                          (0x20e4)
39779 #define HWIO_TQM_R1_ERROR_STATUS_0_RMSK                                                                                 0x7
39780 #define HWIO_TQM_R1_ERROR_STATUS_0_POR                                                                           0x00000000
39781 #define HWIO_TQM_R1_ERROR_STATUS_0_POR_RMSK                                                                      0xffffffff
39782 #define HWIO_TQM_R1_ERROR_STATUS_0_ATTR                                                                                       0x0
39783 #define HWIO_TQM_R1_ERROR_STATUS_0_IN(x)            \
39784                 in_dword(HWIO_TQM_R1_ERROR_STATUS_0_ADDR(x))
39785 #define HWIO_TQM_R1_ERROR_STATUS_0_INM(x, m)            \
39786                 in_dword_masked(HWIO_TQM_R1_ERROR_STATUS_0_ADDR(x), m)
39787 #define HWIO_TQM_R1_ERROR_STATUS_0_OUT(x, v)            \
39788                 out_dword(HWIO_TQM_R1_ERROR_STATUS_0_ADDR(x),v)
39789 #define HWIO_TQM_R1_ERROR_STATUS_0_OUTM(x,m,v) \
39790                 out_dword_masked_ns(HWIO_TQM_R1_ERROR_STATUS_0_ADDR(x),m,v,HWIO_TQM_R1_ERROR_STATUS_0_IN(x))
39791 #define HWIO_TQM_R1_ERROR_STATUS_0_MSDU_ENT_SM_INTERRUPT_BMSK                                                           0x4
39792 #define HWIO_TQM_R1_ERROR_STATUS_0_MSDU_ENT_SM_INTERRUPT_SHFT                                                             2
39793 #define HWIO_TQM_R1_ERROR_STATUS_0_SW_CMD_SM_INTERRUPT_BMSK                                                             0x2
39794 #define HWIO_TQM_R1_ERROR_STATUS_0_SW_CMD_SM_INTERRUPT_SHFT                                                               1
39795 #define HWIO_TQM_R1_ERROR_STATUS_0_HWSCH_SM_INTERRUPT_BMSK                                                              0x1
39796 #define HWIO_TQM_R1_ERROR_STATUS_0_HWSCH_SM_INTERRUPT_SHFT                                                                0
39797 
39798 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_ADDR(x)                                                                 ((x) + 0x20e8)
39799 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_PHYS(x)                                                                 ((x) + 0x20e8)
39800 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_OFFS                                                                    (0x20e8)
39801 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_RMSK                                                                    0xffffffff
39802 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_POR                                                                     0x00000000
39803 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_POR_RMSK                                                                0xffffffff
39804 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_ATTR                                                                                 0x1
39805 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_IN(x)            \
39806                 in_dword(HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_ADDR(x))
39807 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_INM(x, m)            \
39808                 in_dword_masked(HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_ADDR(x), m)
39809 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_TLV_HDR_BMSK                                                            0xffff0000
39810 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_TLV_HDR_SHFT                                                                    16
39811 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_3_BMSK                                                                0xf000
39812 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_3_SHFT                                                                    12
39813 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_2_BMSK                                                                 0xf00
39814 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_2_SHFT                                                                     8
39815 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_1_BMSK                                                                  0xf0
39816 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_1_SHFT                                                                     4
39817 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_0_BMSK                                                                   0xf
39818 #define HWIO_TQM_R1_CORRUPTED_CMD_SOURCE_VALUE_0_SHFT                                                                     0
39819 
39820 #define HWIO_TQM_R2_TCL2TQM_RING_HP_ADDR(x)                                                                      ((x) + 0x3000)
39821 #define HWIO_TQM_R2_TCL2TQM_RING_HP_PHYS(x)                                                                      ((x) + 0x3000)
39822 #define HWIO_TQM_R2_TCL2TQM_RING_HP_OFFS                                                                         (0x3000)
39823 #define HWIO_TQM_R2_TCL2TQM_RING_HP_RMSK                                                                             0xffff
39824 #define HWIO_TQM_R2_TCL2TQM_RING_HP_POR                                                                          0x00000000
39825 #define HWIO_TQM_R2_TCL2TQM_RING_HP_POR_RMSK                                                                     0xffffffff
39826 #define HWIO_TQM_R2_TCL2TQM_RING_HP_ATTR                                                                                      0x3
39827 #define HWIO_TQM_R2_TCL2TQM_RING_HP_IN(x)            \
39828                 in_dword(HWIO_TQM_R2_TCL2TQM_RING_HP_ADDR(x))
39829 #define HWIO_TQM_R2_TCL2TQM_RING_HP_INM(x, m)            \
39830                 in_dword_masked(HWIO_TQM_R2_TCL2TQM_RING_HP_ADDR(x), m)
39831 #define HWIO_TQM_R2_TCL2TQM_RING_HP_OUT(x, v)            \
39832                 out_dword(HWIO_TQM_R2_TCL2TQM_RING_HP_ADDR(x),v)
39833 #define HWIO_TQM_R2_TCL2TQM_RING_HP_OUTM(x,m,v) \
39834                 out_dword_masked_ns(HWIO_TQM_R2_TCL2TQM_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TCL2TQM_RING_HP_IN(x))
39835 #define HWIO_TQM_R2_TCL2TQM_RING_HP_HEAD_PTR_BMSK                                                                    0xffff
39836 #define HWIO_TQM_R2_TCL2TQM_RING_HP_HEAD_PTR_SHFT                                                                         0
39837 
39838 #define HWIO_TQM_R2_TCL2TQM_RING_TP_ADDR(x)                                                                      ((x) + 0x3004)
39839 #define HWIO_TQM_R2_TCL2TQM_RING_TP_PHYS(x)                                                                      ((x) + 0x3004)
39840 #define HWIO_TQM_R2_TCL2TQM_RING_TP_OFFS                                                                         (0x3004)
39841 #define HWIO_TQM_R2_TCL2TQM_RING_TP_RMSK                                                                             0xffff
39842 #define HWIO_TQM_R2_TCL2TQM_RING_TP_POR                                                                          0x00000000
39843 #define HWIO_TQM_R2_TCL2TQM_RING_TP_POR_RMSK                                                                     0xffffffff
39844 #define HWIO_TQM_R2_TCL2TQM_RING_TP_ATTR                                                                                      0x3
39845 #define HWIO_TQM_R2_TCL2TQM_RING_TP_IN(x)            \
39846                 in_dword(HWIO_TQM_R2_TCL2TQM_RING_TP_ADDR(x))
39847 #define HWIO_TQM_R2_TCL2TQM_RING_TP_INM(x, m)            \
39848                 in_dword_masked(HWIO_TQM_R2_TCL2TQM_RING_TP_ADDR(x), m)
39849 #define HWIO_TQM_R2_TCL2TQM_RING_TP_OUT(x, v)            \
39850                 out_dword(HWIO_TQM_R2_TCL2TQM_RING_TP_ADDR(x),v)
39851 #define HWIO_TQM_R2_TCL2TQM_RING_TP_OUTM(x,m,v) \
39852                 out_dword_masked_ns(HWIO_TQM_R2_TCL2TQM_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TCL2TQM_RING_TP_IN(x))
39853 #define HWIO_TQM_R2_TCL2TQM_RING_TP_TAIL_PTR_BMSK                                                                    0xffff
39854 #define HWIO_TQM_R2_TCL2TQM_RING_TP_TAIL_PTR_SHFT                                                                         0
39855 
39856 #define HWIO_TQM_R2_FW2TQM_RING_HP_ADDR(x)                                                                       ((x) + 0x3008)
39857 #define HWIO_TQM_R2_FW2TQM_RING_HP_PHYS(x)                                                                       ((x) + 0x3008)
39858 #define HWIO_TQM_R2_FW2TQM_RING_HP_OFFS                                                                          (0x3008)
39859 #define HWIO_TQM_R2_FW2TQM_RING_HP_RMSK                                                                              0xffff
39860 #define HWIO_TQM_R2_FW2TQM_RING_HP_POR                                                                           0x00000000
39861 #define HWIO_TQM_R2_FW2TQM_RING_HP_POR_RMSK                                                                      0xffffffff
39862 #define HWIO_TQM_R2_FW2TQM_RING_HP_ATTR                                                                                       0x3
39863 #define HWIO_TQM_R2_FW2TQM_RING_HP_IN(x)            \
39864                 in_dword(HWIO_TQM_R2_FW2TQM_RING_HP_ADDR(x))
39865 #define HWIO_TQM_R2_FW2TQM_RING_HP_INM(x, m)            \
39866                 in_dword_masked(HWIO_TQM_R2_FW2TQM_RING_HP_ADDR(x), m)
39867 #define HWIO_TQM_R2_FW2TQM_RING_HP_OUT(x, v)            \
39868                 out_dword(HWIO_TQM_R2_FW2TQM_RING_HP_ADDR(x),v)
39869 #define HWIO_TQM_R2_FW2TQM_RING_HP_OUTM(x,m,v) \
39870                 out_dword_masked_ns(HWIO_TQM_R2_FW2TQM_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_FW2TQM_RING_HP_IN(x))
39871 #define HWIO_TQM_R2_FW2TQM_RING_HP_HEAD_PTR_BMSK                                                                     0xffff
39872 #define HWIO_TQM_R2_FW2TQM_RING_HP_HEAD_PTR_SHFT                                                                          0
39873 
39874 #define HWIO_TQM_R2_FW2TQM_RING_TP_ADDR(x)                                                                       ((x) + 0x300c)
39875 #define HWIO_TQM_R2_FW2TQM_RING_TP_PHYS(x)                                                                       ((x) + 0x300c)
39876 #define HWIO_TQM_R2_FW2TQM_RING_TP_OFFS                                                                          (0x300c)
39877 #define HWIO_TQM_R2_FW2TQM_RING_TP_RMSK                                                                              0xffff
39878 #define HWIO_TQM_R2_FW2TQM_RING_TP_POR                                                                           0x00000000
39879 #define HWIO_TQM_R2_FW2TQM_RING_TP_POR_RMSK                                                                      0xffffffff
39880 #define HWIO_TQM_R2_FW2TQM_RING_TP_ATTR                                                                                       0x3
39881 #define HWIO_TQM_R2_FW2TQM_RING_TP_IN(x)            \
39882                 in_dword(HWIO_TQM_R2_FW2TQM_RING_TP_ADDR(x))
39883 #define HWIO_TQM_R2_FW2TQM_RING_TP_INM(x, m)            \
39884                 in_dword_masked(HWIO_TQM_R2_FW2TQM_RING_TP_ADDR(x), m)
39885 #define HWIO_TQM_R2_FW2TQM_RING_TP_OUT(x, v)            \
39886                 out_dword(HWIO_TQM_R2_FW2TQM_RING_TP_ADDR(x),v)
39887 #define HWIO_TQM_R2_FW2TQM_RING_TP_OUTM(x,m,v) \
39888                 out_dword_masked_ns(HWIO_TQM_R2_FW2TQM_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_FW2TQM_RING_TP_IN(x))
39889 #define HWIO_TQM_R2_FW2TQM_RING_TP_TAIL_PTR_BMSK                                                                     0xffff
39890 #define HWIO_TQM_R2_FW2TQM_RING_TP_TAIL_PTR_SHFT                                                                          0
39891 
39892 #define HWIO_TQM_R2_SW_CMD_RING_HP_ADDR(x)                                                                       ((x) + 0x3010)
39893 #define HWIO_TQM_R2_SW_CMD_RING_HP_PHYS(x)                                                                       ((x) + 0x3010)
39894 #define HWIO_TQM_R2_SW_CMD_RING_HP_OFFS                                                                          (0x3010)
39895 #define HWIO_TQM_R2_SW_CMD_RING_HP_RMSK                                                                              0xffff
39896 #define HWIO_TQM_R2_SW_CMD_RING_HP_POR                                                                           0x00000000
39897 #define HWIO_TQM_R2_SW_CMD_RING_HP_POR_RMSK                                                                      0xffffffff
39898 #define HWIO_TQM_R2_SW_CMD_RING_HP_ATTR                                                                                       0x3
39899 #define HWIO_TQM_R2_SW_CMD_RING_HP_IN(x)            \
39900                 in_dword(HWIO_TQM_R2_SW_CMD_RING_HP_ADDR(x))
39901 #define HWIO_TQM_R2_SW_CMD_RING_HP_INM(x, m)            \
39902                 in_dword_masked(HWIO_TQM_R2_SW_CMD_RING_HP_ADDR(x), m)
39903 #define HWIO_TQM_R2_SW_CMD_RING_HP_OUT(x, v)            \
39904                 out_dword(HWIO_TQM_R2_SW_CMD_RING_HP_ADDR(x),v)
39905 #define HWIO_TQM_R2_SW_CMD_RING_HP_OUTM(x,m,v) \
39906                 out_dword_masked_ns(HWIO_TQM_R2_SW_CMD_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_SW_CMD_RING_HP_IN(x))
39907 #define HWIO_TQM_R2_SW_CMD_RING_HP_HEAD_PTR_BMSK                                                                     0xffff
39908 #define HWIO_TQM_R2_SW_CMD_RING_HP_HEAD_PTR_SHFT                                                                          0
39909 
39910 #define HWIO_TQM_R2_SW_CMD_RING_TP_ADDR(x)                                                                       ((x) + 0x3014)
39911 #define HWIO_TQM_R2_SW_CMD_RING_TP_PHYS(x)                                                                       ((x) + 0x3014)
39912 #define HWIO_TQM_R2_SW_CMD_RING_TP_OFFS                                                                          (0x3014)
39913 #define HWIO_TQM_R2_SW_CMD_RING_TP_RMSK                                                                              0xffff
39914 #define HWIO_TQM_R2_SW_CMD_RING_TP_POR                                                                           0x00000000
39915 #define HWIO_TQM_R2_SW_CMD_RING_TP_POR_RMSK                                                                      0xffffffff
39916 #define HWIO_TQM_R2_SW_CMD_RING_TP_ATTR                                                                                       0x3
39917 #define HWIO_TQM_R2_SW_CMD_RING_TP_IN(x)            \
39918                 in_dword(HWIO_TQM_R2_SW_CMD_RING_TP_ADDR(x))
39919 #define HWIO_TQM_R2_SW_CMD_RING_TP_INM(x, m)            \
39920                 in_dword_masked(HWIO_TQM_R2_SW_CMD_RING_TP_ADDR(x), m)
39921 #define HWIO_TQM_R2_SW_CMD_RING_TP_OUT(x, v)            \
39922                 out_dword(HWIO_TQM_R2_SW_CMD_RING_TP_ADDR(x),v)
39923 #define HWIO_TQM_R2_SW_CMD_RING_TP_OUTM(x,m,v) \
39924                 out_dword_masked_ns(HWIO_TQM_R2_SW_CMD_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_SW_CMD_RING_TP_IN(x))
39925 #define HWIO_TQM_R2_SW_CMD_RING_TP_TAIL_PTR_BMSK                                                                     0xffff
39926 #define HWIO_TQM_R2_SW_CMD_RING_TP_TAIL_PTR_SHFT                                                                          0
39927 
39928 #define HWIO_TQM_R2_SW_CMD1_RING_HP_ADDR(x)                                                                      ((x) + 0x3018)
39929 #define HWIO_TQM_R2_SW_CMD1_RING_HP_PHYS(x)                                                                      ((x) + 0x3018)
39930 #define HWIO_TQM_R2_SW_CMD1_RING_HP_OFFS                                                                         (0x3018)
39931 #define HWIO_TQM_R2_SW_CMD1_RING_HP_RMSK                                                                             0xffff
39932 #define HWIO_TQM_R2_SW_CMD1_RING_HP_POR                                                                          0x00000000
39933 #define HWIO_TQM_R2_SW_CMD1_RING_HP_POR_RMSK                                                                     0xffffffff
39934 #define HWIO_TQM_R2_SW_CMD1_RING_HP_ATTR                                                                                      0x3
39935 #define HWIO_TQM_R2_SW_CMD1_RING_HP_IN(x)            \
39936                 in_dword(HWIO_TQM_R2_SW_CMD1_RING_HP_ADDR(x))
39937 #define HWIO_TQM_R2_SW_CMD1_RING_HP_INM(x, m)            \
39938                 in_dword_masked(HWIO_TQM_R2_SW_CMD1_RING_HP_ADDR(x), m)
39939 #define HWIO_TQM_R2_SW_CMD1_RING_HP_OUT(x, v)            \
39940                 out_dword(HWIO_TQM_R2_SW_CMD1_RING_HP_ADDR(x),v)
39941 #define HWIO_TQM_R2_SW_CMD1_RING_HP_OUTM(x,m,v) \
39942                 out_dword_masked_ns(HWIO_TQM_R2_SW_CMD1_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_SW_CMD1_RING_HP_IN(x))
39943 #define HWIO_TQM_R2_SW_CMD1_RING_HP_HEAD_PTR_BMSK                                                                    0xffff
39944 #define HWIO_TQM_R2_SW_CMD1_RING_HP_HEAD_PTR_SHFT                                                                         0
39945 
39946 #define HWIO_TQM_R2_SW_CMD1_RING_TP_ADDR(x)                                                                      ((x) + 0x301c)
39947 #define HWIO_TQM_R2_SW_CMD1_RING_TP_PHYS(x)                                                                      ((x) + 0x301c)
39948 #define HWIO_TQM_R2_SW_CMD1_RING_TP_OFFS                                                                         (0x301c)
39949 #define HWIO_TQM_R2_SW_CMD1_RING_TP_RMSK                                                                             0xffff
39950 #define HWIO_TQM_R2_SW_CMD1_RING_TP_POR                                                                          0x00000000
39951 #define HWIO_TQM_R2_SW_CMD1_RING_TP_POR_RMSK                                                                     0xffffffff
39952 #define HWIO_TQM_R2_SW_CMD1_RING_TP_ATTR                                                                                      0x3
39953 #define HWIO_TQM_R2_SW_CMD1_RING_TP_IN(x)            \
39954                 in_dword(HWIO_TQM_R2_SW_CMD1_RING_TP_ADDR(x))
39955 #define HWIO_TQM_R2_SW_CMD1_RING_TP_INM(x, m)            \
39956                 in_dword_masked(HWIO_TQM_R2_SW_CMD1_RING_TP_ADDR(x), m)
39957 #define HWIO_TQM_R2_SW_CMD1_RING_TP_OUT(x, v)            \
39958                 out_dword(HWIO_TQM_R2_SW_CMD1_RING_TP_ADDR(x),v)
39959 #define HWIO_TQM_R2_SW_CMD1_RING_TP_OUTM(x,m,v) \
39960                 out_dword_masked_ns(HWIO_TQM_R2_SW_CMD1_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_SW_CMD1_RING_TP_IN(x))
39961 #define HWIO_TQM_R2_SW_CMD1_RING_TP_TAIL_PTR_BMSK                                                                    0xffff
39962 #define HWIO_TQM_R2_SW_CMD1_RING_TP_TAIL_PTR_SHFT                                                                         0
39963 
39964 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ADDR(x)                                                                 ((x) + 0x3020)
39965 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_PHYS(x)                                                                 ((x) + 0x3020)
39966 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_OFFS                                                                    (0x3020)
39967 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_RMSK                                                                        0xffff
39968 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_POR                                                                     0x00000000
39969 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_POR_RMSK                                                                0xffffffff
39970 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ATTR                                                                                 0x3
39971 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_IN(x)            \
39972                 in_dword(HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ADDR(x))
39973 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_INM(x, m)            \
39974                 in_dword_masked(HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ADDR(x), m)
39975 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_OUT(x, v)            \
39976                 out_dword(HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ADDR(x),v)
39977 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_OUTM(x,m,v) \
39978                 out_dword_masked_ns(HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_IN(x))
39979 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_HEAD_PTR_BMSK                                                               0xffff
39980 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_HP_HEAD_PTR_SHFT                                                                    0
39981 
39982 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ADDR(x)                                                                 ((x) + 0x3024)
39983 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_PHYS(x)                                                                 ((x) + 0x3024)
39984 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_OFFS                                                                    (0x3024)
39985 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_RMSK                                                                        0xffff
39986 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_POR                                                                     0x00000000
39987 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_POR_RMSK                                                                0xffffffff
39988 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ATTR                                                                                 0x3
39989 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_IN(x)            \
39990                 in_dword(HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ADDR(x))
39991 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_INM(x, m)            \
39992                 in_dword_masked(HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ADDR(x), m)
39993 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_OUT(x, v)            \
39994                 out_dword(HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ADDR(x),v)
39995 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_OUTM(x,m,v) \
39996                 out_dword_masked_ns(HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_IN(x))
39997 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_TAIL_PTR_BMSK                                                               0xffff
39998 #define HWIO_TQM_R2_WBM2TQM_LINK_RING_TP_TAIL_PTR_SHFT                                                                    0
39999 
40000 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_ADDR(x)                                                                  ((x) + 0x3028)
40001 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_PHYS(x)                                                                  ((x) + 0x3028)
40002 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_OFFS                                                                     (0x3028)
40003 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_RMSK                                                                         0xffff
40004 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_POR                                                                      0x00000000
40005 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_POR_RMSK                                                                 0xffffffff
40006 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_ATTR                                                                                  0x3
40007 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_IN(x)            \
40008                 in_dword(HWIO_TQM_R2_TQM_RELEASE_RING_HP_ADDR(x))
40009 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_INM(x, m)            \
40010                 in_dword_masked(HWIO_TQM_R2_TQM_RELEASE_RING_HP_ADDR(x), m)
40011 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_OUT(x, v)            \
40012                 out_dword(HWIO_TQM_R2_TQM_RELEASE_RING_HP_ADDR(x),v)
40013 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_OUTM(x,m,v) \
40014                 out_dword_masked_ns(HWIO_TQM_R2_TQM_RELEASE_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM_RELEASE_RING_HP_IN(x))
40015 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40016 #define HWIO_TQM_R2_TQM_RELEASE_RING_HP_HEAD_PTR_SHFT                                                                     0
40017 
40018 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_ADDR(x)                                                                  ((x) + 0x302c)
40019 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_PHYS(x)                                                                  ((x) + 0x302c)
40020 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_OFFS                                                                     (0x302c)
40021 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_RMSK                                                                         0xffff
40022 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_POR                                                                      0x00000000
40023 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_POR_RMSK                                                                 0xffffffff
40024 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_ATTR                                                                                  0x3
40025 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_IN(x)            \
40026                 in_dword(HWIO_TQM_R2_TQM_RELEASE_RING_TP_ADDR(x))
40027 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_INM(x, m)            \
40028                 in_dword_masked(HWIO_TQM_R2_TQM_RELEASE_RING_TP_ADDR(x), m)
40029 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_OUT(x, v)            \
40030                 out_dword(HWIO_TQM_R2_TQM_RELEASE_RING_TP_ADDR(x),v)
40031 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_OUTM(x,m,v) \
40032                 out_dword_masked_ns(HWIO_TQM_R2_TQM_RELEASE_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM_RELEASE_RING_TP_IN(x))
40033 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40034 #define HWIO_TQM_R2_TQM_RELEASE_RING_TP_TAIL_PTR_SHFT                                                                     0
40035 
40036 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_ADDR(x)                                                                   ((x) + 0x3030)
40037 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_PHYS(x)                                                                   ((x) + 0x3030)
40038 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_OFFS                                                                      (0x3030)
40039 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_RMSK                                                                          0xffff
40040 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_POR                                                                       0x00000000
40041 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_POR_RMSK                                                                  0xffffffff
40042 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_ATTR                                                                                   0x3
40043 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_IN(x)            \
40044                 in_dword(HWIO_TQM_R2_TQM_STATUS_RING_HP_ADDR(x))
40045 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_INM(x, m)            \
40046                 in_dword_masked(HWIO_TQM_R2_TQM_STATUS_RING_HP_ADDR(x), m)
40047 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_OUT(x, v)            \
40048                 out_dword(HWIO_TQM_R2_TQM_STATUS_RING_HP_ADDR(x),v)
40049 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_OUTM(x,m,v) \
40050                 out_dword_masked_ns(HWIO_TQM_R2_TQM_STATUS_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM_STATUS_RING_HP_IN(x))
40051 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_HEAD_PTR_BMSK                                                                 0xffff
40052 #define HWIO_TQM_R2_TQM_STATUS_RING_HP_HEAD_PTR_SHFT                                                                      0
40053 
40054 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_ADDR(x)                                                                   ((x) + 0x3034)
40055 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_PHYS(x)                                                                   ((x) + 0x3034)
40056 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_OFFS                                                                      (0x3034)
40057 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_RMSK                                                                          0xffff
40058 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_POR                                                                       0x00000000
40059 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_POR_RMSK                                                                  0xffffffff
40060 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_ATTR                                                                                   0x3
40061 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_IN(x)            \
40062                 in_dword(HWIO_TQM_R2_TQM_STATUS_RING_TP_ADDR(x))
40063 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_INM(x, m)            \
40064                 in_dword_masked(HWIO_TQM_R2_TQM_STATUS_RING_TP_ADDR(x), m)
40065 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_OUT(x, v)            \
40066                 out_dword(HWIO_TQM_R2_TQM_STATUS_RING_TP_ADDR(x),v)
40067 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_OUTM(x,m,v) \
40068                 out_dword_masked_ns(HWIO_TQM_R2_TQM_STATUS_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM_STATUS_RING_TP_IN(x))
40069 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_TAIL_PTR_BMSK                                                                 0xffff
40070 #define HWIO_TQM_R2_TQM_STATUS_RING_TP_TAIL_PTR_SHFT                                                                      0
40071 
40072 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_ADDR(x)                                                                  ((x) + 0x3038)
40073 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_PHYS(x)                                                                  ((x) + 0x3038)
40074 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_OFFS                                                                     (0x3038)
40075 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_RMSK                                                                         0xffff
40076 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_POR                                                                      0x00000000
40077 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_POR_RMSK                                                                 0xffffffff
40078 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_ATTR                                                                                  0x3
40079 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_IN(x)            \
40080                 in_dword(HWIO_TQM_R2_TQM_STATUS1_RING_HP_ADDR(x))
40081 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_INM(x, m)            \
40082                 in_dword_masked(HWIO_TQM_R2_TQM_STATUS1_RING_HP_ADDR(x), m)
40083 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_OUT(x, v)            \
40084                 out_dword(HWIO_TQM_R2_TQM_STATUS1_RING_HP_ADDR(x),v)
40085 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_OUTM(x,m,v) \
40086                 out_dword_masked_ns(HWIO_TQM_R2_TQM_STATUS1_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM_STATUS1_RING_HP_IN(x))
40087 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40088 #define HWIO_TQM_R2_TQM_STATUS1_RING_HP_HEAD_PTR_SHFT                                                                     0
40089 
40090 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_ADDR(x)                                                                  ((x) + 0x303c)
40091 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_PHYS(x)                                                                  ((x) + 0x303c)
40092 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_OFFS                                                                     (0x303c)
40093 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_RMSK                                                                         0xffff
40094 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_POR                                                                      0x00000000
40095 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_POR_RMSK                                                                 0xffffffff
40096 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_ATTR                                                                                  0x3
40097 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_IN(x)            \
40098                 in_dword(HWIO_TQM_R2_TQM_STATUS1_RING_TP_ADDR(x))
40099 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_INM(x, m)            \
40100                 in_dword_masked(HWIO_TQM_R2_TQM_STATUS1_RING_TP_ADDR(x), m)
40101 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_OUT(x, v)            \
40102                 out_dword(HWIO_TQM_R2_TQM_STATUS1_RING_TP_ADDR(x),v)
40103 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_OUTM(x,m,v) \
40104                 out_dword_masked_ns(HWIO_TQM_R2_TQM_STATUS1_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM_STATUS1_RING_TP_IN(x))
40105 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40106 #define HWIO_TQM_R2_TQM_STATUS1_RING_TP_TAIL_PTR_SHFT                                                                     0
40107 
40108 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ADDR(x)                                                                  ((x) + 0x3040)
40109 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_PHYS(x)                                                                  ((x) + 0x3040)
40110 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_OFFS                                                                     (0x3040)
40111 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_RMSK                                                                         0xffff
40112 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_POR                                                                      0x00000000
40113 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_POR_RMSK                                                                 0xffffffff
40114 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ATTR                                                                                  0x3
40115 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_IN(x)            \
40116                 in_dword(HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ADDR(x))
40117 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_INM(x, m)            \
40118                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ADDR(x), m)
40119 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_OUT(x, v)            \
40120                 out_dword(HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ADDR(x),v)
40121 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_OUTM(x,m,v) \
40122                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_IN(x))
40123 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40124 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_HP_HEAD_PTR_SHFT                                                                     0
40125 
40126 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ADDR(x)                                                                  ((x) + 0x3044)
40127 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_PHYS(x)                                                                  ((x) + 0x3044)
40128 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_OFFS                                                                     (0x3044)
40129 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_RMSK                                                                         0xffff
40130 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_POR                                                                      0x00000000
40131 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_POR_RMSK                                                                 0xffffffff
40132 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ATTR                                                                                  0x3
40133 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_IN(x)            \
40134                 in_dword(HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ADDR(x))
40135 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_INM(x, m)            \
40136                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ADDR(x), m)
40137 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_OUT(x, v)            \
40138                 out_dword(HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ADDR(x),v)
40139 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_OUTM(x,m,v) \
40140                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_IN(x))
40141 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40142 #define HWIO_TQM_R2_TQM2TQM_IN1_RING_TP_TAIL_PTR_SHFT                                                                     0
40143 
40144 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ADDR(x)                                                                  ((x) + 0x3048)
40145 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_PHYS(x)                                                                  ((x) + 0x3048)
40146 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_OFFS                                                                     (0x3048)
40147 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_RMSK                                                                         0xffff
40148 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_POR                                                                      0x00000000
40149 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_POR_RMSK                                                                 0xffffffff
40150 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ATTR                                                                                  0x3
40151 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_IN(x)            \
40152                 in_dword(HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ADDR(x))
40153 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_INM(x, m)            \
40154                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ADDR(x), m)
40155 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_OUT(x, v)            \
40156                 out_dword(HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ADDR(x),v)
40157 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_OUTM(x,m,v) \
40158                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_IN(x))
40159 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40160 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_HP_HEAD_PTR_SHFT                                                                     0
40161 
40162 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ADDR(x)                                                                  ((x) + 0x304c)
40163 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_PHYS(x)                                                                  ((x) + 0x304c)
40164 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_OFFS                                                                     (0x304c)
40165 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_RMSK                                                                         0xffff
40166 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_POR                                                                      0x00000000
40167 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_POR_RMSK                                                                 0xffffffff
40168 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ATTR                                                                                  0x3
40169 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_IN(x)            \
40170                 in_dword(HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ADDR(x))
40171 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_INM(x, m)            \
40172                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ADDR(x), m)
40173 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_OUT(x, v)            \
40174                 out_dword(HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ADDR(x),v)
40175 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_OUTM(x,m,v) \
40176                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_IN(x))
40177 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40178 #define HWIO_TQM_R2_TQM2TQM_IN2_RING_TP_TAIL_PTR_SHFT                                                                     0
40179 
40180 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ADDR(x)                                                                 ((x) + 0x3050)
40181 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_PHYS(x)                                                                 ((x) + 0x3050)
40182 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_OFFS                                                                    (0x3050)
40183 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_RMSK                                                                        0xffff
40184 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_POR                                                                     0x00000000
40185 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_POR_RMSK                                                                0xffffffff
40186 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ATTR                                                                                 0x3
40187 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_IN(x)            \
40188                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ADDR(x))
40189 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_INM(x, m)            \
40190                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ADDR(x), m)
40191 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_OUT(x, v)            \
40192                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ADDR(x),v)
40193 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_OUTM(x,m,v) \
40194                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_IN(x))
40195 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_HEAD_PTR_BMSK                                                               0xffff
40196 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_HP_HEAD_PTR_SHFT                                                                    0
40197 
40198 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ADDR(x)                                                                 ((x) + 0x3054)
40199 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_PHYS(x)                                                                 ((x) + 0x3054)
40200 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_OFFS                                                                    (0x3054)
40201 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_RMSK                                                                        0xffff
40202 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_POR                                                                     0x00000000
40203 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_POR_RMSK                                                                0xffffffff
40204 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ATTR                                                                                 0x3
40205 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_IN(x)            \
40206                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ADDR(x))
40207 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_INM(x, m)            \
40208                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ADDR(x), m)
40209 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_OUT(x, v)            \
40210                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ADDR(x),v)
40211 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_OUTM(x,m,v) \
40212                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_IN(x))
40213 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_TAIL_PTR_BMSK                                                               0xffff
40214 #define HWIO_TQM_R2_TQM2TQM_OUT1_RING_TP_TAIL_PTR_SHFT                                                                    0
40215 
40216 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ADDR(x)                                                                 ((x) + 0x3058)
40217 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_PHYS(x)                                                                 ((x) + 0x3058)
40218 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_OFFS                                                                    (0x3058)
40219 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_RMSK                                                                        0xffff
40220 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_POR                                                                     0x00000000
40221 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_POR_RMSK                                                                0xffffffff
40222 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ATTR                                                                                 0x3
40223 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_IN(x)            \
40224                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ADDR(x))
40225 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_INM(x, m)            \
40226                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ADDR(x), m)
40227 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_OUT(x, v)            \
40228                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ADDR(x),v)
40229 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_OUTM(x,m,v) \
40230                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_IN(x))
40231 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_HEAD_PTR_BMSK                                                               0xffff
40232 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_HP_HEAD_PTR_SHFT                                                                    0
40233 
40234 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ADDR(x)                                                                 ((x) + 0x305c)
40235 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_PHYS(x)                                                                 ((x) + 0x305c)
40236 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_OFFS                                                                    (0x305c)
40237 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_RMSK                                                                        0xffff
40238 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_POR                                                                     0x00000000
40239 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_POR_RMSK                                                                0xffffffff
40240 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ATTR                                                                                 0x3
40241 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_IN(x)            \
40242                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ADDR(x))
40243 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_INM(x, m)            \
40244                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ADDR(x), m)
40245 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_OUT(x, v)            \
40246                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ADDR(x),v)
40247 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_OUTM(x,m,v) \
40248                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_IN(x))
40249 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_TAIL_PTR_BMSK                                                               0xffff
40250 #define HWIO_TQM_R2_TQM2TQM_OUT2_RING_TP_TAIL_PTR_SHFT                                                                    0
40251 
40252 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ADDR(x)                                                                  ((x) + 0x3060)
40253 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_PHYS(x)                                                                  ((x) + 0x3060)
40254 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_OFFS                                                                     (0x3060)
40255 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_RMSK                                                                         0xffff
40256 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_POR                                                                      0x00000000
40257 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_POR_RMSK                                                                 0xffffffff
40258 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ATTR                                                                                  0x3
40259 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_IN(x)            \
40260                 in_dword(HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ADDR(x))
40261 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_INM(x, m)            \
40262                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ADDR(x), m)
40263 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_OUT(x, v)            \
40264                 out_dword(HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ADDR(x),v)
40265 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_OUTM(x,m,v) \
40266                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_IN(x))
40267 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40268 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_HP_HEAD_PTR_SHFT                                                                     0
40269 
40270 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ADDR(x)                                                                  ((x) + 0x3064)
40271 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_PHYS(x)                                                                  ((x) + 0x3064)
40272 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_OFFS                                                                     (0x3064)
40273 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_RMSK                                                                         0xffff
40274 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_POR                                                                      0x00000000
40275 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_POR_RMSK                                                                 0xffffffff
40276 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ATTR                                                                                  0x3
40277 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_IN(x)            \
40278                 in_dword(HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ADDR(x))
40279 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_INM(x, m)            \
40280                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ADDR(x), m)
40281 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_OUT(x, v)            \
40282                 out_dword(HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ADDR(x),v)
40283 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_OUTM(x,m,v) \
40284                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_IN(x))
40285 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40286 #define HWIO_TQM_R2_TQM2TQM_IN3_RING_TP_TAIL_PTR_SHFT                                                                     0
40287 
40288 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ADDR(x)                                                                  ((x) + 0x3068)
40289 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_PHYS(x)                                                                  ((x) + 0x3068)
40290 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_OFFS                                                                     (0x3068)
40291 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_RMSK                                                                         0xffff
40292 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_POR                                                                      0x00000000
40293 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_POR_RMSK                                                                 0xffffffff
40294 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ATTR                                                                                  0x3
40295 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_IN(x)            \
40296                 in_dword(HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ADDR(x))
40297 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_INM(x, m)            \
40298                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ADDR(x), m)
40299 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_OUT(x, v)            \
40300                 out_dword(HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ADDR(x),v)
40301 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_OUTM(x,m,v) \
40302                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_IN(x))
40303 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_HEAD_PTR_BMSK                                                                0xffff
40304 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_HP_HEAD_PTR_SHFT                                                                     0
40305 
40306 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ADDR(x)                                                                  ((x) + 0x306c)
40307 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_PHYS(x)                                                                  ((x) + 0x306c)
40308 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_OFFS                                                                     (0x306c)
40309 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_RMSK                                                                         0xffff
40310 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_POR                                                                      0x00000000
40311 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_POR_RMSK                                                                 0xffffffff
40312 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ATTR                                                                                  0x3
40313 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_IN(x)            \
40314                 in_dword(HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ADDR(x))
40315 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_INM(x, m)            \
40316                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ADDR(x), m)
40317 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_OUT(x, v)            \
40318                 out_dword(HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ADDR(x),v)
40319 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_OUTM(x,m,v) \
40320                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_IN(x))
40321 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_TAIL_PTR_BMSK                                                                0xffff
40322 #define HWIO_TQM_R2_TQM2TQM_IN4_RING_TP_TAIL_PTR_SHFT                                                                     0
40323 
40324 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ADDR(x)                                                                 ((x) + 0x3070)
40325 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_PHYS(x)                                                                 ((x) + 0x3070)
40326 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_OFFS                                                                    (0x3070)
40327 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_RMSK                                                                        0xffff
40328 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_POR                                                                     0x00000000
40329 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_POR_RMSK                                                                0xffffffff
40330 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ATTR                                                                                 0x3
40331 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_IN(x)            \
40332                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ADDR(x))
40333 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_INM(x, m)            \
40334                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ADDR(x), m)
40335 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_OUT(x, v)            \
40336                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ADDR(x),v)
40337 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_OUTM(x,m,v) \
40338                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_IN(x))
40339 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_HEAD_PTR_BMSK                                                               0xffff
40340 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_HP_HEAD_PTR_SHFT                                                                    0
40341 
40342 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ADDR(x)                                                                 ((x) + 0x3074)
40343 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_PHYS(x)                                                                 ((x) + 0x3074)
40344 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_OFFS                                                                    (0x3074)
40345 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_RMSK                                                                        0xffff
40346 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_POR                                                                     0x00000000
40347 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_POR_RMSK                                                                0xffffffff
40348 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ATTR                                                                                 0x3
40349 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_IN(x)            \
40350                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ADDR(x))
40351 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_INM(x, m)            \
40352                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ADDR(x), m)
40353 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_OUT(x, v)            \
40354                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ADDR(x),v)
40355 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_OUTM(x,m,v) \
40356                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_IN(x))
40357 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_TAIL_PTR_BMSK                                                               0xffff
40358 #define HWIO_TQM_R2_TQM2TQM_OUT3_RING_TP_TAIL_PTR_SHFT                                                                    0
40359 
40360 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ADDR(x)                                                                 ((x) + 0x3078)
40361 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_PHYS(x)                                                                 ((x) + 0x3078)
40362 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_OFFS                                                                    (0x3078)
40363 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_RMSK                                                                        0xffff
40364 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_POR                                                                     0x00000000
40365 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_POR_RMSK                                                                0xffffffff
40366 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ATTR                                                                                 0x3
40367 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_IN(x)            \
40368                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ADDR(x))
40369 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_INM(x, m)            \
40370                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ADDR(x), m)
40371 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_OUT(x, v)            \
40372                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ADDR(x),v)
40373 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_OUTM(x,m,v) \
40374                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_IN(x))
40375 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_HEAD_PTR_BMSK                                                               0xffff
40376 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_HP_HEAD_PTR_SHFT                                                                    0
40377 
40378 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ADDR(x)                                                                 ((x) + 0x307c)
40379 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_PHYS(x)                                                                 ((x) + 0x307c)
40380 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_OFFS                                                                    (0x307c)
40381 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_RMSK                                                                        0xffff
40382 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_POR                                                                     0x00000000
40383 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_POR_RMSK                                                                0xffffffff
40384 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ATTR                                                                                 0x3
40385 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_IN(x)            \
40386                 in_dword(HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ADDR(x))
40387 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_INM(x, m)            \
40388                 in_dword_masked(HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ADDR(x), m)
40389 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_OUT(x, v)            \
40390                 out_dword(HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ADDR(x),v)
40391 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_OUTM(x,m,v) \
40392                 out_dword_masked_ns(HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_ADDR(x),m,v,HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_IN(x))
40393 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_TAIL_PTR_BMSK                                                               0xffff
40394 #define HWIO_TQM_R2_TQM2TQM_OUT4_RING_TP_TAIL_PTR_SHFT                                                                    0
40395 
40396 
40397 
40398 #define MAC_UMCMN_REG_REG_BASE                                                                                           (UMAC_BASE      + 0x00040000)
40399 #define MAC_UMCMN_REG_REG_BASE_SIZE                                                                                      0x4000
40400 #define MAC_UMCMN_REG_REG_BASE_USED                                                                                      0x200c
40401 #define MAC_UMCMN_REG_REG_BASE_PHYS                                                                                      (UMAC_BASE_PHYS + 0x00040000)
40402 #define MAC_UMCMN_REG_REG_BASE_OFFS                                                                                      0x00040000
40403 
40404 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ADDR(x)                                                                           ((x) + 0x0)
40405 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_PHYS(x)                                                                           ((x) + 0x0)
40406 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_OFFS                                                                              (0x0)
40407 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_RMSK                                                                                0x6ffe22
40408 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_POR                                                                               0x006ffe22
40409 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_POR_RMSK                                                                          0xffffffff
40410 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ATTR                                                                                           0x3
40411 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_IN(x)            \
40412                 in_dword(HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ADDR(x))
40413 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_INM(x, m)            \
40414                 in_dword_masked(HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ADDR(x), m)
40415 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_OUT(x, v)            \
40416                 out_dword(HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ADDR(x),v)
40417 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_OUTM(x,m,v) \
40418                 out_dword_masked_ns(HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_ADDR(x),m,v,HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_IN(x))
40419 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_MXI_BMSK                                                                            0x400000
40420 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_MXI_SHFT                                                                                  22
40421 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_UMAC_DBG_BMSK                                                                       0x200000
40422 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_UMAC_DBG_SHFT                                                                             21
40423 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TRC_APB_BMSK                                                                         0x80000
40424 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TRC_APB_SHFT                                                                              19
40425 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TRC_BMSK                                                                             0x40000
40426 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TRC_SHFT                                                                                  18
40427 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_WBM_APB_BMSK                                                                         0x20000
40428 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_WBM_APB_SHFT                                                                              17
40429 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_WBM_BMSK                                                                             0x10000
40430 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_WBM_SHFT                                                                                  16
40431 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TQM_APB_BMSK                                                                          0x8000
40432 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TQM_APB_SHFT                                                                              15
40433 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TQM_BMSK                                                                              0x4000
40434 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TQM_SHFT                                                                                  14
40435 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TCL_APB_BMSK                                                                          0x2000
40436 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TCL_APB_SHFT                                                                              13
40437 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TCL_BMSK                                                                              0x1000
40438 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_TCL_SHFT                                                                                  12
40439 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_REO_APB_BMSK                                                                           0x800
40440 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_REO_APB_SHFT                                                                              11
40441 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_REO_BMSK                                                                               0x400
40442 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_REO_SHFT                                                                                  10
40443 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_NOC_DBG_BMSK                                                                           0x200
40444 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_NOC_DBG_SHFT                                                                               9
40445 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_CMEM_BMSK                                                                               0x20
40446 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_CMEM_SHFT                                                                                  5
40447 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_NOC_BMSK                                                                                 0x2
40448 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKEN_NOC_SHFT                                                                                   1
40449 
40450 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ADDR(x)                                                                 ((x) + 0x4)
40451 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_PHYS(x)                                                                 ((x) + 0x4)
40452 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_OFFS                                                                    (0x4)
40453 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_RMSK                                                                      0x6ffc22
40454 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_POR                                                                     0x00000002
40455 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_POR_RMSK                                                                0xffffffff
40456 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ATTR                                                                                 0x3
40457 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_IN(x)            \
40458                 in_dword(HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ADDR(x))
40459 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_INM(x, m)            \
40460                 in_dword_masked(HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ADDR(x), m)
40461 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_OUT(x, v)            \
40462                 out_dword(HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ADDR(x),v)
40463 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_OUTM(x,m,v) \
40464                 out_dword_masked_ns(HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_ADDR(x),m,v,HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_IN(x))
40465 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_MXI_BMSK                                                                  0x400000
40466 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_MXI_SHFT                                                                        22
40467 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_UMAC_DBG_BMSK                                                             0x200000
40468 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_UMAC_DBG_SHFT                                                                   21
40469 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TRC_APB_BMSK                                                               0x80000
40470 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TRC_APB_SHFT                                                                    19
40471 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TRC_BMSK                                                                   0x40000
40472 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TRC_SHFT                                                                        18
40473 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_WBM_APB_BMSK                                                               0x20000
40474 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_WBM_APB_SHFT                                                                    17
40475 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_WBM_BMSK                                                                   0x10000
40476 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_WBM_SHFT                                                                        16
40477 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TQM_APB_BMSK                                                                0x8000
40478 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TQM_APB_SHFT                                                                    15
40479 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TQM_BMSK                                                                    0x4000
40480 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TQM_SHFT                                                                        14
40481 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TCL_APB_BMSK                                                                0x2000
40482 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TCL_APB_SHFT                                                                    13
40483 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TCL_BMSK                                                                    0x1000
40484 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_TCL_SHFT                                                                        12
40485 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_REO_APB_BMSK                                                                 0x800
40486 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_REO_APB_SHFT                                                                    11
40487 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_REO_BMSK                                                                     0x400
40488 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_REO_SHFT                                                                        10
40489 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_CMEM_BMSK                                                                     0x20
40490 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_CMEM_SHFT                                                                        5
40491 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_NOC_BMSK                                                                       0x2
40492 #define HWIO_UMCMN_R0_UMRCM_ROOT_CLKGATE_DISABLE_NOC_SHFT                                                                         1
40493 
40494 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_ADDR(x)                                                                            ((x) + 0x8)
40495 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_PHYS(x)                                                                            ((x) + 0x8)
40496 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_OFFS                                                                               (0x8)
40497 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_RMSK                                                                                    0xdf3
40498 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_POR                                                                                0x00000000
40499 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_POR_RMSK                                                                           0xffffffff
40500 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_ATTR                                                                                            0x3
40501 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_IN(x)            \
40502                 in_dword(HWIO_UMCMN_R0_UMRCM_SOFTRESET_ADDR(x))
40503 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_INM(x, m)            \
40504                 in_dword_masked(HWIO_UMCMN_R0_UMRCM_SOFTRESET_ADDR(x), m)
40505 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_OUT(x, v)            \
40506                 out_dword(HWIO_UMCMN_R0_UMRCM_SOFTRESET_ADDR(x),v)
40507 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_OUTM(x,m,v) \
40508                 out_dword_masked_ns(HWIO_UMCMN_R0_UMRCM_SOFTRESET_ADDR(x),m,v,HWIO_UMCMN_R0_UMRCM_SOFTRESET_IN(x))
40509 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_MXI_BMSK                                                                                0x800
40510 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_MXI_SHFT                                                                                   11
40511 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_UMAC_DBG_BMSK                                                                           0x400
40512 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_UMAC_DBG_SHFT                                                                              10
40513 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TRC_BMSK                                                                                0x100
40514 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TRC_SHFT                                                                                    8
40515 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_WBM_BMSK                                                                                 0x80
40516 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_WBM_SHFT                                                                                    7
40517 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TQM_BMSK                                                                                 0x40
40518 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TQM_SHFT                                                                                    6
40519 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TCL_BMSK                                                                                 0x20
40520 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_TCL_SHFT                                                                                    5
40521 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_REO_BMSK                                                                                 0x10
40522 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_REO_SHFT                                                                                    4
40523 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_CMEM_BMSK                                                                                 0x2
40524 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_CMEM_SHFT                                                                                   1
40525 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_NOC_BMSK                                                                                  0x1
40526 #define HWIO_UMCMN_R0_UMRCM_SOFTRESET_NOC_SHFT                                                                                    0
40527 
40528 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ADDR(x)                                                                          ((x) + 0xc)
40529 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_PHYS(x)                                                                          ((x) + 0xc)
40530 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_OFFS                                                                             (0xc)
40531 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_RMSK                                                                                   0x7e
40532 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_POR                                                                              0x00000000
40533 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_POR_RMSK                                                                         0xffffffff
40534 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ATTR                                                                                          0x3
40535 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_IN(x)            \
40536                 in_dword(HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ADDR(x))
40537 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_INM(x, m)            \
40538                 in_dword_masked(HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ADDR(x), m)
40539 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_OUT(x, v)            \
40540                 out_dword(HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ADDR(x),v)
40541 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_OUTM(x,m,v) \
40542                 out_dword_masked_ns(HWIO_UMCMN_R0_UMRCM_CONFIGRESET_ADDR(x),m,v,HWIO_UMCMN_R0_UMRCM_CONFIGRESET_IN(x))
40543 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_MXI_BMSK                                                                               0x40
40544 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_MXI_SHFT                                                                                  6
40545 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TRC_BMSK                                                                               0x20
40546 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TRC_SHFT                                                                                  5
40547 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_WBM_BMSK                                                                               0x10
40548 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_WBM_SHFT                                                                                  4
40549 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TQM_BMSK                                                                                0x8
40550 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TQM_SHFT                                                                                  3
40551 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TCL_BMSK                                                                                0x4
40552 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_TCL_SHFT                                                                                  2
40553 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_REO_BMSK                                                                                0x2
40554 #define HWIO_UMCMN_R0_UMRCM_CONFIGRESET_REO_SHFT                                                                                  1
40555 
40556 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ADDR(x)                                                                      ((x) + 0x10)
40557 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_PHYS(x)                                                                      ((x) + 0x10)
40558 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_OFFS                                                                         (0x10)
40559 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_RMSK                                                                           0xcffc22
40560 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_POR                                                                          0x00000000
40561 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_POR_RMSK                                                                     0xffffffff
40562 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ATTR                                                                                      0x3
40563 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_IN(x)            \
40564                 in_dword(HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ADDR(x))
40565 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_INM(x, m)            \
40566                 in_dword_masked(HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ADDR(x), m)
40567 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_OUT(x, v)            \
40568                 out_dword(HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ADDR(x),v)
40569 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_OUTM(x,m,v) \
40570                 out_dword_masked_ns(HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_ADDR(x),m,v,HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_IN(x))
40571 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_MXI_BMSK                                                                       0x800000
40572 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_MXI_SHFT                                                                             23
40573 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_UMAC_DBG_BMSK                                                                  0x400000
40574 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_UMAC_DBG_SHFT                                                                        22
40575 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TRC_APB_BMSK                                                                    0x80000
40576 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TRC_APB_SHFT                                                                         19
40577 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TRC_BMSK                                                                        0x40000
40578 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TRC_SHFT                                                                             18
40579 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_WBM_APB_BMSK                                                                    0x20000
40580 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_WBM_APB_SHFT                                                                         17
40581 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_WBM_BMSK                                                                        0x10000
40582 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_WBM_SHFT                                                                             16
40583 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TQM_APB_BMSK                                                                     0x8000
40584 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TQM_APB_SHFT                                                                         15
40585 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TQM_BMSK                                                                         0x4000
40586 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TQM_SHFT                                                                             14
40587 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TCL_APB_BMSK                                                                     0x2000
40588 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TCL_APB_SHFT                                                                         13
40589 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TCL_BMSK                                                                         0x1000
40590 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_TCL_SHFT                                                                             12
40591 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_REO_APB_BMSK                                                                      0x800
40592 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_REO_APB_SHFT                                                                         11
40593 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_REO_BMSK                                                                          0x400
40594 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_REO_SHFT                                                                             10
40595 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_CMEM_BMSK                                                                          0x20
40596 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_CMEM_SHFT                                                                             5
40597 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_NOC_BMSK                                                                            0x2
40598 #define HWIO_UMCMN_R0_UMRCM_CLKGATE_DISABLE_NOC_SHFT                                                                              1
40599 
40600 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_ADDR(x)                                                                           ((x) + 0x14)
40601 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_PHYS(x)                                                                           ((x) + 0x14)
40602 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_OFFS                                                                              (0x14)
40603 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_RMSK                                                                              0xffffffff
40604 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_POR                                                                               0x00000000
40605 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_POR_RMSK                                                                          0xffffffff
40606 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_ATTR                                                                                           0x1
40607 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_IN(x)            \
40608                 in_dword(HWIO_UMCMN_R0_UMAC_RTL_VERSION_ADDR(x))
40609 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_INM(x, m)            \
40610                 in_dword_masked(HWIO_UMCMN_R0_UMAC_RTL_VERSION_ADDR(x), m)
40611 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_VAL_BMSK                                                                          0xffffffff
40612 #define HWIO_UMCMN_R0_UMAC_RTL_VERSION_VAL_SHFT                                                                                   0
40613 
40614 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ADDR(x)                                                                       ((x) + 0x18)
40615 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_PHYS(x)                                                                       ((x) + 0x18)
40616 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_OFFS                                                                          (0x18)
40617 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_RMSK                                                                                0x1f
40618 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_POR                                                                           0x00000000
40619 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_POR_RMSK                                                                      0xffffffff
40620 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ATTR                                                                                       0x3
40621 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_IN(x)            \
40622                 in_dword(HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ADDR(x))
40623 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_INM(x, m)            \
40624                 in_dword_masked(HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ADDR(x), m)
40625 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_OUT(x, v)            \
40626                 out_dword(HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ADDR(x),v)
40627 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_OUTM(x,m,v) \
40628                 out_dword_masked_ns(HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_ADDR(x),m,v,HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_IN(x))
40629 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_PHY2_BMSK                                                                           0x10
40630 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_PHY2_SHFT                                                                              4
40631 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_PHY1_BMSK                                                                            0x8
40632 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_PHY1_SHFT                                                                              3
40633 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC3_BMSK                                                                           0x4
40634 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC3_SHFT                                                                             2
40635 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC2_BMSK                                                                           0x2
40636 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC2_SHFT                                                                             1
40637 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC1_BMSK                                                                           0x1
40638 #define HWIO_UMCMN_R0_ASYNC_FIFO_SOFTRESET_WMAC1_SHFT                                                                             0
40639 
40640 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_ADDR(x)                                                                           ((x) + 0x1c)
40641 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_PHYS(x)                                                                           ((x) + 0x1c)
40642 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_OFFS                                                                              (0x1c)
40643 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_RMSK                                                                              0xffffffff
40644 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_POR                                                                               0x00000000
40645 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_POR_RMSK                                                                          0xffffffff
40646 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_ATTR                                                                                           0x3
40647 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_IN(x)            \
40648                 in_dword(HWIO_UMCMN_R0_CLK_GATE_DISABLE_ADDR(x))
40649 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_INM(x, m)            \
40650                 in_dword_masked(HWIO_UMCMN_R0_CLK_GATE_DISABLE_ADDR(x), m)
40651 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_OUT(x, v)            \
40652                 out_dword(HWIO_UMCMN_R0_CLK_GATE_DISABLE_ADDR(x),v)
40653 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_OUTM(x,m,v) \
40654                 out_dword_masked_ns(HWIO_UMCMN_R0_CLK_GATE_DISABLE_ADDR(x),m,v,HWIO_UMCMN_R0_CLK_GATE_DISABLE_IN(x))
40655 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_CLK_ENS_EXTEND_BMSK                                                               0x80000000
40656 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_CLK_ENS_EXTEND_SHFT                                                                       31
40657 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_CLK_ENS_EXTEND_APB_BMSK                                                           0x40000000
40658 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_CLK_ENS_EXTEND_APB_SHFT                                                                   30
40659 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_TBD_BMSK                                                                          0x3fffff80
40660 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_TBD_SHFT                                                                                   7
40661 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_RRI_BMSK                                                                                0x40
40662 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_RRI_SHFT                                                                                   6
40663 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_APB_VAL_BMSK                                                                            0x20
40664 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_APB_VAL_SHFT                                                                               5
40665 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_INTR_EXTEND_BMSK                                                                        0x10
40666 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_INTR_EXTEND_SHFT                                                                           4
40667 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_IND_INTR_BMSK                                                                            0x8
40668 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_IND_INTR_SHFT                                                                              3
40669 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_PCIE_LOW_POWER_REQ_BMSK                                                                  0x4
40670 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_PCIE_LOW_POWER_REQ_SHFT                                                                    2
40671 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_UMAC_IDLE_GENERATE_BMSK                                                                  0x2
40672 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_UMAC_IDLE_GENERATE_SHFT                                                                    1
40673 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_UMCMN_TOP_BMSK                                                                           0x1
40674 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_UMCMN_TOP_SHFT                                                                             0
40675 
40676 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ADDR(x)                                                                         ((x) + 0x20)
40677 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_PHYS(x)                                                                         ((x) + 0x20)
40678 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_OFFS                                                                            (0x20)
40679 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_RMSK                                                                                   0xf
40680 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_POR                                                                             0x00000001
40681 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_POR_RMSK                                                                        0xffffffff
40682 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ATTR                                                                                         0x3
40683 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_IN(x)            \
40684                 in_dword(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ADDR(x))
40685 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_INM(x, m)            \
40686                 in_dword_masked(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ADDR(x), m)
40687 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_OUT(x, v)            \
40688                 out_dword(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ADDR(x),v)
40689 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_OUTM(x,m,v) \
40690                 out_dword_masked_ns(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_ADDR(x),m,v,HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_IN(x))
40691 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_VALUE_BMSK                                                                             0xf
40692 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_VALUE_SHFT                                                                               0
40693 
40694 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ADDR(x)                                                                      ((x) + 0x24)
40695 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_PHYS(x)                                                                      ((x) + 0x24)
40696 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_OFFS                                                                         (0x24)
40697 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_RMSK                                                                                0x1
40698 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_POR                                                                          0x00000001
40699 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_POR_RMSK                                                                     0xffffffff
40700 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ATTR                                                                                      0x3
40701 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_IN(x)            \
40702                 in_dword(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ADDR(x))
40703 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_INM(x, m)            \
40704                 in_dword_masked(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ADDR(x), m)
40705 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_OUT(x, v)            \
40706                 out_dword(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ADDR(x),v)
40707 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_OUTM(x,m,v) \
40708                 out_dword_masked_ns(HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_ADDR(x),m,v,HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_IN(x))
40709 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_VALUE_BMSK                                                                          0x1
40710 #define HWIO_UMCMN_R0_NOC_PRGMBL_AXCACHE_EN_VALUE_SHFT                                                                            0
40711 
40712 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ADDR(x)                                                                            ((x) + 0x28)
40713 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_PHYS(x)                                                                            ((x) + 0x28)
40714 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_OFFS                                                                               (0x28)
40715 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_RMSK                                                                                0xfffffff
40716 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_POR                                                                                0x00000000
40717 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_POR_RMSK                                                                           0xffffffff
40718 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ATTR                                                                                            0x3
40719 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_IN(x)            \
40720                 in_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ADDR(x))
40721 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_INM(x, m)            \
40722                 in_dword_masked(HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ADDR(x), m)
40723 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_OUT(x, v)            \
40724                 out_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ADDR(x),v)
40725 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_OUTM(x,m,v) \
40726                 out_dword_masked_ns(HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_ADDR(x),m,v,HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_IN(x))
40727 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_SIZE_BMSK                                                                           0xfff0000
40728 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_SIZE_SHFT                                                                                  16
40729 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_BASE_BMSK                                                                              0xffff
40730 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_0_BASE_SHFT                                                                                   0
40731 
40732 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ADDR(x)                                                                            ((x) + 0x2c)
40733 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_PHYS(x)                                                                            ((x) + 0x2c)
40734 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_OFFS                                                                               (0x2c)
40735 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_RMSK                                                                                0xfffffff
40736 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_POR                                                                                0x00000000
40737 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_POR_RMSK                                                                           0xffffffff
40738 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ATTR                                                                                            0x3
40739 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_IN(x)            \
40740                 in_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ADDR(x))
40741 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_INM(x, m)            \
40742                 in_dword_masked(HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ADDR(x), m)
40743 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_OUT(x, v)            \
40744                 out_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ADDR(x),v)
40745 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_OUTM(x,m,v) \
40746                 out_dword_masked_ns(HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_ADDR(x),m,v,HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_IN(x))
40747 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_SIZE_BMSK                                                                           0xfff0000
40748 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_SIZE_SHFT                                                                                  16
40749 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_BASE_BMSK                                                                              0xffff
40750 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_1_BASE_SHFT                                                                                   0
40751 
40752 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ADDR(x)                                                                            ((x) + 0x30)
40753 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_PHYS(x)                                                                            ((x) + 0x30)
40754 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_OFFS                                                                               (0x30)
40755 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_RMSK                                                                                0xfffffff
40756 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_POR                                                                                0x00000000
40757 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_POR_RMSK                                                                           0xffffffff
40758 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ATTR                                                                                            0x3
40759 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_IN(x)            \
40760                 in_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ADDR(x))
40761 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_INM(x, m)            \
40762                 in_dword_masked(HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ADDR(x), m)
40763 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_OUT(x, v)            \
40764                 out_dword(HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ADDR(x),v)
40765 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_OUTM(x,m,v) \
40766                 out_dword_masked_ns(HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_ADDR(x),m,v,HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_IN(x))
40767 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_SIZE_BMSK                                                                           0xfff0000
40768 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_SIZE_SHFT                                                                                  16
40769 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_BASE_BMSK                                                                              0xffff
40770 #define HWIO_UMCMN_R0_CMEM_SEC_CTRL_2_BASE_SHFT                                                                                   0
40771 
40772 #define HWIO_UMCMN_R0_ISR_P_ADDR(x)                                                                                      ((x) + 0x34)
40773 #define HWIO_UMCMN_R0_ISR_P_PHYS(x)                                                                                      ((x) + 0x34)
40774 #define HWIO_UMCMN_R0_ISR_P_OFFS                                                                                         (0x34)
40775 #define HWIO_UMCMN_R0_ISR_P_RMSK                                                                                            0x3fffd
40776 #define HWIO_UMCMN_R0_ISR_P_POR                                                                                          0x00000000
40777 #define HWIO_UMCMN_R0_ISR_P_POR_RMSK                                                                                     0xffffffff
40778 #define HWIO_UMCMN_R0_ISR_P_ATTR                                                                                                      0x0
40779 #define HWIO_UMCMN_R0_ISR_P_IN(x)            \
40780                 in_dword(HWIO_UMCMN_R0_ISR_P_ADDR(x))
40781 #define HWIO_UMCMN_R0_ISR_P_INM(x, m)            \
40782                 in_dword_masked(HWIO_UMCMN_R0_ISR_P_ADDR(x), m)
40783 #define HWIO_UMCMN_R0_ISR_P_OUT(x, v)            \
40784                 out_dword(HWIO_UMCMN_R0_ISR_P_ADDR(x),v)
40785 #define HWIO_UMCMN_R0_ISR_P_OUTM(x,m,v) \
40786                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_P_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_P_IN(x))
40787 #define HWIO_UMCMN_R0_ISR_P_GXI_BMSK                                                                                        0x20000
40788 #define HWIO_UMCMN_R0_ISR_P_GXI_SHFT                                                                                             17
40789 #define HWIO_UMCMN_R0_ISR_P_TQM2_BMSK                                                                                       0x10000
40790 #define HWIO_UMCMN_R0_ISR_P_TQM2_SHFT                                                                                            16
40791 #define HWIO_UMCMN_R0_ISR_P_TQM1_BMSK                                                                                        0x8000
40792 #define HWIO_UMCMN_R0_ISR_P_TQM1_SHFT                                                                                            15
40793 #define HWIO_UMCMN_R0_ISR_P_TQM0_BMSK                                                                                        0x4000
40794 #define HWIO_UMCMN_R0_ISR_P_TQM0_SHFT                                                                                            14
40795 #define HWIO_UMCMN_R0_ISR_P_TCL1_BMSK                                                                                        0x2000
40796 #define HWIO_UMCMN_R0_ISR_P_TCL1_SHFT                                                                                            13
40797 #define HWIO_UMCMN_R0_ISR_P_TCL0_BMSK                                                                                        0x1000
40798 #define HWIO_UMCMN_R0_ISR_P_TCL0_SHFT                                                                                            12
40799 #define HWIO_UMCMN_R0_ISR_P_REO4_BMSK                                                                                         0x800
40800 #define HWIO_UMCMN_R0_ISR_P_REO4_SHFT                                                                                            11
40801 #define HWIO_UMCMN_R0_ISR_P_REO3_BMSK                                                                                         0x400
40802 #define HWIO_UMCMN_R0_ISR_P_REO3_SHFT                                                                                            10
40803 #define HWIO_UMCMN_R0_ISR_P_REO2_BMSK                                                                                         0x200
40804 #define HWIO_UMCMN_R0_ISR_P_REO2_SHFT                                                                                             9
40805 #define HWIO_UMCMN_R0_ISR_P_REO1_BMSK                                                                                         0x100
40806 #define HWIO_UMCMN_R0_ISR_P_REO1_SHFT                                                                                             8
40807 #define HWIO_UMCMN_R0_ISR_P_REO0_BMSK                                                                                          0x80
40808 #define HWIO_UMCMN_R0_ISR_P_REO0_SHFT                                                                                             7
40809 #define HWIO_UMCMN_R0_ISR_P_WBM3_BMSK                                                                                          0x40
40810 #define HWIO_UMCMN_R0_ISR_P_WBM3_SHFT                                                                                             6
40811 #define HWIO_UMCMN_R0_ISR_P_WBM2_BMSK                                                                                          0x20
40812 #define HWIO_UMCMN_R0_ISR_P_WBM2_SHFT                                                                                             5
40813 #define HWIO_UMCMN_R0_ISR_P_WBM1_BMSK                                                                                          0x10
40814 #define HWIO_UMCMN_R0_ISR_P_WBM1_SHFT                                                                                             4
40815 #define HWIO_UMCMN_R0_ISR_P_WBM0_BMSK                                                                                           0x8
40816 #define HWIO_UMCMN_R0_ISR_P_WBM0_SHFT                                                                                             3
40817 #define HWIO_UMCMN_R0_ISR_P_MEM_BMSK                                                                                            0x4
40818 #define HWIO_UMCMN_R0_ISR_P_MEM_SHFT                                                                                              2
40819 #define HWIO_UMCMN_R0_ISR_P_APB_BMSK                                                                                            0x1
40820 #define HWIO_UMCMN_R0_ISR_P_APB_SHFT                                                                                              0
40821 
40822 #define HWIO_UMCMN_R0_ISR_S0_ADDR(x)                                                                                     ((x) + 0x38)
40823 #define HWIO_UMCMN_R0_ISR_S0_PHYS(x)                                                                                     ((x) + 0x38)
40824 #define HWIO_UMCMN_R0_ISR_S0_OFFS                                                                                        (0x38)
40825 #define HWIO_UMCMN_R0_ISR_S0_RMSK                                                                                         0x71fffff
40826 #define HWIO_UMCMN_R0_ISR_S0_POR                                                                                         0x00000000
40827 #define HWIO_UMCMN_R0_ISR_S0_POR_RMSK                                                                                    0xffffffff
40828 #define HWIO_UMCMN_R0_ISR_S0_ATTR                                                                                                     0x0
40829 #define HWIO_UMCMN_R0_ISR_S0_IN(x)            \
40830                 in_dword(HWIO_UMCMN_R0_ISR_S0_ADDR(x))
40831 #define HWIO_UMCMN_R0_ISR_S0_INM(x, m)            \
40832                 in_dword_masked(HWIO_UMCMN_R0_ISR_S0_ADDR(x), m)
40833 #define HWIO_UMCMN_R0_ISR_S0_OUT(x, v)            \
40834                 out_dword(HWIO_UMCMN_R0_ISR_S0_ADDR(x),v)
40835 #define HWIO_UMCMN_R0_ISR_S0_OUTM(x,m,v) \
40836                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S0_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S0_IN(x))
40837 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_RD_INVALID_BMSK                                                                      0x4000000
40838 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_RD_INVALID_SHFT                                                                             26
40839 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_WR_INVALID_BMSK                                                                      0x2000000
40840 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_WR_INVALID_SHFT                                                                             25
40841 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_WR_TO_RD_INVALID_BMSK                                                                0x1000000
40842 #define HWIO_UMCMN_R0_ISR_S0_MXI_APB_WR_TO_RD_INVALID_SHFT                                                                       24
40843 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_RD_INVALID_BMSK                                                                     0x100000
40844 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_RD_INVALID_SHFT                                                                           20
40845 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_WR_INVALID_BMSK                                                                      0x80000
40846 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_WR_INVALID_SHFT                                                                           19
40847 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_WR_TO_RD_INVALID_BMSK                                                                0x40000
40848 #define HWIO_UMCMN_R0_ISR_S0_UMCMN_APB_WR_TO_RD_INVALID_SHFT                                                                     18
40849 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_RD_INVALID_BMSK                                                                        0x20000
40850 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_RD_INVALID_SHFT                                                                             17
40851 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_WR_INVALID_BMSK                                                                        0x10000
40852 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_WR_INVALID_SHFT                                                                             16
40853 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_WR_TO_RD_INVALID_BMSK                                                                   0x8000
40854 #define HWIO_UMCMN_R0_ISR_S0_TQM_APB_WR_TO_RD_INVALID_SHFT                                                                       15
40855 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_RD_INVALID_BMSK                                                                    0x4000
40856 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_RD_INVALID_SHFT                                                                        14
40857 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_WR_INVALID_BMSK                                                                    0x2000
40858 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_WR_INVALID_SHFT                                                                        13
40859 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_WR_TO_RD_INVALID_BMSK                                                              0x1000
40860 #define HWIO_UMCMN_R0_ISR_S0_CMN_PRSR_APB_WR_TO_RD_INVALID_SHFT                                                                  12
40861 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_RD_INVALID_BMSK                                                                          0x800
40862 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_RD_INVALID_SHFT                                                                             11
40863 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_WR_INVALID_BMSK                                                                          0x400
40864 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_WR_INVALID_SHFT                                                                             10
40865 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_WR_TO_RD_INVALID_BMSK                                                                    0x200
40866 #define HWIO_UMCMN_R0_ISR_S0_CCE_APB_WR_TO_RD_INVALID_SHFT                                                                        9
40867 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_RD_INVALID_BMSK                                                                          0x100
40868 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_RD_INVALID_SHFT                                                                              8
40869 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_WR_INVALID_BMSK                                                                           0x80
40870 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_WR_INVALID_SHFT                                                                              7
40871 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_WR_TO_RD_INVALID_BMSK                                                                     0x40
40872 #define HWIO_UMCMN_R0_ISR_S0_WBM_APB_WR_TO_RD_INVALID_SHFT                                                                        6
40873 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_RD_INVALID_BMSK                                                                           0x20
40874 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_RD_INVALID_SHFT                                                                              5
40875 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_WR_INVALID_BMSK                                                                           0x10
40876 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_WR_INVALID_SHFT                                                                              4
40877 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_WR_TO_RD_INVALID_BMSK                                                                      0x8
40878 #define HWIO_UMCMN_R0_ISR_S0_TCL_APB_WR_TO_RD_INVALID_SHFT                                                                        3
40879 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_RD_INVALID_BMSK                                                                            0x4
40880 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_RD_INVALID_SHFT                                                                              2
40881 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_WR_INVALID_BMSK                                                                            0x2
40882 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_WR_INVALID_SHFT                                                                              1
40883 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_WR_TO_RD_INVALID_BMSK                                                                      0x1
40884 #define HWIO_UMCMN_R0_ISR_S0_REO_APB_WR_TO_RD_INVALID_SHFT                                                                        0
40885 
40886 #define HWIO_UMCMN_R0_ISR_S2_ADDR(x)                                                                                     ((x) + 0x3c)
40887 #define HWIO_UMCMN_R0_ISR_S2_PHYS(x)                                                                                     ((x) + 0x3c)
40888 #define HWIO_UMCMN_R0_ISR_S2_OFFS                                                                                        (0x3c)
40889 #define HWIO_UMCMN_R0_ISR_S2_RMSK                                                                                               0xf
40890 #define HWIO_UMCMN_R0_ISR_S2_POR                                                                                         0x00000000
40891 #define HWIO_UMCMN_R0_ISR_S2_POR_RMSK                                                                                    0xffffffff
40892 #define HWIO_UMCMN_R0_ISR_S2_ATTR                                                                                                     0x0
40893 #define HWIO_UMCMN_R0_ISR_S2_IN(x)            \
40894                 in_dword(HWIO_UMCMN_R0_ISR_S2_ADDR(x))
40895 #define HWIO_UMCMN_R0_ISR_S2_INM(x, m)            \
40896                 in_dword_masked(HWIO_UMCMN_R0_ISR_S2_ADDR(x), m)
40897 #define HWIO_UMCMN_R0_ISR_S2_OUT(x, v)            \
40898                 out_dword(HWIO_UMCMN_R0_ISR_S2_ADDR(x),v)
40899 #define HWIO_UMCMN_R0_ISR_S2_OUTM(x,m,v) \
40900                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S2_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S2_IN(x))
40901 #define HWIO_UMCMN_R0_ISR_S2_MEM_REMOTE_ACC_ERR_BMSK                                                                            0x8
40902 #define HWIO_UMCMN_R0_ISR_S2_MEM_REMOTE_ACC_ERR_SHFT                                                                              3
40903 #define HWIO_UMCMN_R0_ISR_S2_MEM_ACC_RANGE_ERR_BMSK                                                                             0x4
40904 #define HWIO_UMCMN_R0_ISR_S2_MEM_ACC_RANGE_ERR_SHFT                                                                               2
40905 #define HWIO_UMCMN_R0_ISR_S2_MEM_NON_SEC_ACC_ERR2_BMSK                                                                          0x2
40906 #define HWIO_UMCMN_R0_ISR_S2_MEM_NON_SEC_ACC_ERR2_SHFT                                                                            1
40907 #define HWIO_UMCMN_R0_ISR_S2_MEM_NON_SEC_ACC_ERR1_BMSK                                                                          0x1
40908 #define HWIO_UMCMN_R0_ISR_S2_MEM_NON_SEC_ACC_ERR1_SHFT                                                                            0
40909 
40910 #define HWIO_UMCMN_R0_ISR_S3_ADDR(x)                                                                                     ((x) + 0x40)
40911 #define HWIO_UMCMN_R0_ISR_S3_PHYS(x)                                                                                     ((x) + 0x40)
40912 #define HWIO_UMCMN_R0_ISR_S3_OFFS                                                                                        (0x40)
40913 #define HWIO_UMCMN_R0_ISR_S3_RMSK                                                                                        0xffffffff
40914 #define HWIO_UMCMN_R0_ISR_S3_POR                                                                                         0x00000000
40915 #define HWIO_UMCMN_R0_ISR_S3_POR_RMSK                                                                                    0xffffffff
40916 #define HWIO_UMCMN_R0_ISR_S3_ATTR                                                                                                     0x0
40917 #define HWIO_UMCMN_R0_ISR_S3_IN(x)            \
40918                 in_dword(HWIO_UMCMN_R0_ISR_S3_ADDR(x))
40919 #define HWIO_UMCMN_R0_ISR_S3_INM(x, m)            \
40920                 in_dword_masked(HWIO_UMCMN_R0_ISR_S3_ADDR(x), m)
40921 #define HWIO_UMCMN_R0_ISR_S3_OUT(x, v)            \
40922                 out_dword(HWIO_UMCMN_R0_ISR_S3_ADDR(x),v)
40923 #define HWIO_UMCMN_R0_ISR_S3_OUTM(x,m,v) \
40924                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S3_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S3_IN(x))
40925 #define HWIO_UMCMN_R0_ISR_S3_MSDU_PARSER_DUP_DET_EVENT_INTR_BMSK                                                         0x80000000
40926 #define HWIO_UMCMN_R0_ISR_S3_MSDU_PARSER_DUP_DET_EVENT_INTR_SHFT                                                                 31
40927 #define HWIO_UMCMN_R0_ISR_S3_REL_PARSER_DUP_DET_EVENT_INTR_BMSK                                                          0x40000000
40928 #define HWIO_UMCMN_R0_ISR_S3_REL_PARSER_DUP_DET_EVENT_INTR_SHFT                                                                  30
40929 #define HWIO_UMCMN_R0_ISR_S3_LINK_DIST_DUP_DET_EVENT_INTR_BMSK                                                           0x20000000
40930 #define HWIO_UMCMN_R0_ISR_S3_LINK_DIST_DUP_DET_EVENT_INTR_SHFT                                                                   29
40931 #define HWIO_UMCMN_R0_ISR_S3_SW_COOKIE_IDLE_TIMEOUT_BMSK                                                                 0x10000000
40932 #define HWIO_UMCMN_R0_ISR_S3_SW_COOKIE_IDLE_TIMEOUT_SHFT                                                                         28
40933 #define HWIO_UMCMN_R0_ISR_S3_DELINK_B2B_DUPLI_PTR_INTR_BMSK                                                               0x8000000
40934 #define HWIO_UMCMN_R0_ISR_S3_DELINK_B2B_DUPLI_PTR_INTR_SHFT                                                                      27
40935 #define HWIO_UMCMN_R0_ISR_S3_LINK_DIST_B2B_DUPLI_INTR_BMSK                                                                0x4000000
40936 #define HWIO_UMCMN_R0_ISR_S3_LINK_DIST_B2B_DUPLI_INTR_SHFT                                                                       26
40937 #define HWIO_UMCMN_R0_ISR_S3_IDLE_SEQUENCE_WD_INTR_BMSK                                                                   0x2000000
40938 #define HWIO_UMCMN_R0_ISR_S3_IDLE_SEQUENCE_WD_INTR_SHFT                                                                          25
40939 #define HWIO_UMCMN_R0_ISR_S3_WBM_VA_CONV_ERR_INT_BMSK                                                                     0x1000000
40940 #define HWIO_UMCMN_R0_ISR_S3_WBM_VA_CONV_ERR_INT_SHFT                                                                            24
40941 #define HWIO_UMCMN_R0_ISR_S3_WBM_BP_WARN_INT_BMSK                                                                          0x800000
40942 #define HWIO_UMCMN_R0_ISR_S3_WBM_BP_WARN_INT_SHFT                                                                                23
40943 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW6_BUF_PROD_WDG_BMSK                                                                     0x400000
40944 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW6_BUF_PROD_WDG_SHFT                                                                           22
40945 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW5_BUF_PROD_WDG_BMSK                                                                     0x200000
40946 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW5_BUF_PROD_WDG_SHFT                                                                           21
40947 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW4_BUF_PROD_WDG_BMSK                                                                     0x100000
40948 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW4_BUF_PROD_WDG_SHFT                                                                           20
40949 #define HWIO_UMCMN_R0_ISR_S3_WBM_ERROR_BUF_PROD_WDG_BMSK                                                                    0x80000
40950 #define HWIO_UMCMN_R0_ISR_S3_WBM_ERROR_BUF_PROD_WDG_SHFT                                                                         19
40951 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_PARSER_ERR_BMSK                                                                       0x70000
40952 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_PARSER_ERR_SHFT                                                                            16
40953 #define HWIO_UMCMN_R0_ISR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_ERR_BMSK                                                           0x8000
40954 #define HWIO_UMCMN_R0_ISR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_ERR_SHFT                                                               15
40955 #define HWIO_UMCMN_R0_ISR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_WDG_BMSK                                                           0x4000
40956 #define HWIO_UMCMN_R0_ISR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_WDG_SHFT                                                               14
40957 #define HWIO_UMCMN_R0_ISR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_ERR_BMSK                                                            0x2000
40958 #define HWIO_UMCMN_R0_ISR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_ERR_SHFT                                                                13
40959 #define HWIO_UMCMN_R0_ISR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_WDG_BMSK                                                            0x1000
40960 #define HWIO_UMCMN_R0_ISR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_WDG_SHFT                                                                12
40961 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_DELINK_PARSE_ERR_BMSK                                                                   0x800
40962 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_DELINK_PARSE_ERR_SHFT                                                                      11
40963 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_DELINK_WDG_BMSK                                                                         0x400
40964 #define HWIO_UMCMN_R0_ISR_S3_WBM_MSDU_DELINK_WDG_SHFT                                                                            10
40965 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_DIST_C_WDG_BMSK                                                                0x200
40966 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_DIST_C_WDG_SHFT                                                                    9
40967 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_DIST_P_WDG_BMSK                                                                0x100
40968 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_DIST_P_WDG_SHFT                                                                    8
40969 #define HWIO_UMCMN_R0_ISR_S3_WBM_FW_BUF_PROD_WDG_BMSK                                                                          0x80
40970 #define HWIO_UMCMN_R0_ISR_S3_WBM_FW_BUF_PROD_WDG_SHFT                                                                             7
40971 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW3_BUF_PROD_WDG_BMSK                                                                         0x40
40972 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW3_BUF_PROD_WDG_SHFT                                                                            6
40973 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW2_BUF_PROD_WDG_BMSK                                                                         0x20
40974 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW2_BUF_PROD_WDG_SHFT                                                                            5
40975 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW1_BUF_PROD_WDG_BMSK                                                                         0x10
40976 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW1_BUF_PROD_WDG_SHFT                                                                            4
40977 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW0_BUF_PROD_WDG_BMSK                                                                          0x8
40978 #define HWIO_UMCMN_R0_ISR_S3_WBM_SW0_BUF_PROD_WDG_SHFT                                                                            3
40979 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_PROD_WDG_BMSK                                                                    0x4
40980 #define HWIO_UMCMN_R0_ISR_S3_WBM_LNK_IDLE_LIST_PROD_WDG_SHFT                                                                      2
40981 #define HWIO_UMCMN_R0_ISR_S3_WBM_REL_REQ_PARSER_C_WDG_BMSK                                                                      0x2
40982 #define HWIO_UMCMN_R0_ISR_S3_WBM_REL_REQ_PARSER_C_WDG_SHFT                                                                        1
40983 #define HWIO_UMCMN_R0_ISR_S3_WBM_REL_REQ_PARSER_P_WDG_BMSK                                                                      0x1
40984 #define HWIO_UMCMN_R0_ISR_S3_WBM_REL_REQ_PARSER_P_WDG_SHFT                                                                        0
40985 
40986 #define HWIO_UMCMN_R0_ISR_S4_ADDR(x)                                                                                     ((x) + 0x44)
40987 #define HWIO_UMCMN_R0_ISR_S4_PHYS(x)                                                                                     ((x) + 0x44)
40988 #define HWIO_UMCMN_R0_ISR_S4_OFFS                                                                                        (0x44)
40989 #define HWIO_UMCMN_R0_ISR_S4_RMSK                                                                                        0xffffffff
40990 #define HWIO_UMCMN_R0_ISR_S4_POR                                                                                         0x00000000
40991 #define HWIO_UMCMN_R0_ISR_S4_POR_RMSK                                                                                    0xffffffff
40992 #define HWIO_UMCMN_R0_ISR_S4_ATTR                                                                                                     0x0
40993 #define HWIO_UMCMN_R0_ISR_S4_IN(x)            \
40994                 in_dword(HWIO_UMCMN_R0_ISR_S4_ADDR(x))
40995 #define HWIO_UMCMN_R0_ISR_S4_INM(x, m)            \
40996                 in_dword_masked(HWIO_UMCMN_R0_ISR_S4_ADDR(x), m)
40997 #define HWIO_UMCMN_R0_ISR_S4_OUT(x, v)            \
40998                 out_dword(HWIO_UMCMN_R0_ISR_S4_ADDR(x),v)
40999 #define HWIO_UMCMN_R0_ISR_S4_OUTM(x,m,v) \
41000                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S4_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S4_IN(x))
41001 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW6_RELEASE_RING_WDG_ERR_BMSK                                                           0x80000000
41002 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW6_RELEASE_RING_WDG_ERR_SHFT                                                                   31
41003 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW5_RELEASE_RING_WDG_ERR_BMSK                                                           0x40000000
41004 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW5_RELEASE_RING_WDG_ERR_SHFT                                                                   30
41005 #define HWIO_UMCMN_R0_ISR_S4_WBM2ERROR_RELEASE_RING_WDG_ERR_BMSK                                                         0x20000000
41006 #define HWIO_UMCMN_R0_ISR_S4_WBM2ERROR_RELEASE_RING_WDG_ERR_SHFT                                                                 29
41007 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW4_RELEASE_RING_WDG_ERR_BMSK                                                           0x10000000
41008 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW4_RELEASE_RING_WDG_ERR_SHFT                                                                   28
41009 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW3_RELEASE_RING_WDG_ERR_BMSK                                                            0x8000000
41010 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW3_RELEASE_RING_WDG_ERR_SHFT                                                                   27
41011 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW2_RELEASE_RING_WDG_ERR_BMSK                                                            0x4000000
41012 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW2_RELEASE_RING_WDG_ERR_SHFT                                                                   26
41013 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW1_RELEASE_RING_WDG_ERR_BMSK                                                            0x2000000
41014 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW1_RELEASE_RING_WDG_ERR_SHFT                                                                   25
41015 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW0_RELEASE_RING_WDG_ERR_BMSK                                                            0x1000000
41016 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW0_RELEASE_RING_WDG_ERR_SHFT                                                                   24
41017 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_RELEASE_RING_WDG_ERR_BMSK                                                              0x800000
41018 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_RELEASE_RING_WDG_ERR_SHFT                                                                    23
41019 #define HWIO_UMCMN_R0_ISR_S4_WBM_IDLE_LINK_RING_WDG_ERR_BMSK                                                               0x400000
41020 #define HWIO_UMCMN_R0_ISR_S4_WBM_IDLE_LINK_RING_WDG_ERR_SHFT                                                                     22
41021 #define HWIO_UMCMN_R0_ISR_S4_WBM_IDLE_BUF_RING_WDG_ERR_BMSK                                                                0x200000
41022 #define HWIO_UMCMN_R0_ISR_S4_WBM_IDLE_BUF_RING_WDG_ERR_SHFT                                                                      21
41023 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA2_LINK_RING_WDG_ERR_BMSK                                                             0x100000
41024 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA2_LINK_RING_WDG_ERR_SHFT                                                                   20
41025 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA1_LINK_RING_WDG_ERR_BMSK                                                              0x80000
41026 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA1_LINK_RING_WDG_ERR_SHFT                                                                   19
41027 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA0_LINK_RING_WDG_ERR_BMSK                                                              0x40000
41028 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA0_LINK_RING_WDG_ERR_SHFT                                                                   18
41029 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_LINK_RING_WDG_ERR_BMSK                                                                  0x20000
41030 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_LINK_RING_WDG_ERR_SHFT                                                                       17
41031 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW_LINK_RING_WDG_ERR_BMSK                                                                  0x10000
41032 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW_LINK_RING_WDG_ERR_SHFT                                                                       16
41033 #define HWIO_UMCMN_R0_ISR_S4_WBM2REO_LINK_RING_WDG_ERR_BMSK                                                                  0x8000
41034 #define HWIO_UMCMN_R0_ISR_S4_WBM2REO_LINK_RING_WDG_ERR_SHFT                                                                      15
41035 #define HWIO_UMCMN_R0_ISR_S4_WBM2TQM_LINK_RING_WDG_ERR_BMSK                                                                  0x4000
41036 #define HWIO_UMCMN_R0_ISR_S4_WBM2TQM_LINK_RING_WDG_ERR_SHFT                                                                      14
41037 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA2_BUF_RING_WDG_ERR_BMSK                                                                0x2000
41038 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA2_BUF_RING_WDG_ERR_SHFT                                                                    13
41039 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA1_BUF_RING_WDG_ERR_BMSK                                                                0x1000
41040 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA1_BUF_RING_WDG_ERR_SHFT                                                                    12
41041 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA0_BUF_RING_WDG_ERR_BMSK                                                                 0x800
41042 #define HWIO_UMCMN_R0_ISR_S4_WBM2RXDMA0_BUF_RING_WDG_ERR_SHFT                                                                    11
41043 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_BUF_RING_WDG_ERR_BMSK                                                                     0x400
41044 #define HWIO_UMCMN_R0_ISR_S4_WBM2FW_BUF_RING_WDG_ERR_SHFT                                                                        10
41045 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW_BUF_RING_WDG_ERR_BMSK                                                                     0x200
41046 #define HWIO_UMCMN_R0_ISR_S4_WBM2SW_BUF_RING_WDG_ERR_SHFT                                                                         9
41047 #define HWIO_UMCMN_R0_ISR_S4_WBM2PPE_BUF_RING_WDG_ERR_BMSK                                                                    0x100
41048 #define HWIO_UMCMN_R0_ISR_S4_WBM2PPE_BUF_RING_WDG_ERR_SHFT                                                                        8
41049 #define HWIO_UMCMN_R0_ISR_S4_RXDMA2_RELEASE_RING_WDG_ERR_BMSK                                                                  0x80
41050 #define HWIO_UMCMN_R0_ISR_S4_RXDMA2_RELEASE_RING_WDG_ERR_SHFT                                                                     7
41051 #define HWIO_UMCMN_R0_ISR_S4_RXDMA1_RELEASE_RING_WDG_ERR_BMSK                                                                  0x40
41052 #define HWIO_UMCMN_R0_ISR_S4_RXDMA1_RELEASE_RING_WDG_ERR_SHFT                                                                     6
41053 #define HWIO_UMCMN_R0_ISR_S4_RXDMA0_RELEASE_RING_WDG_ERR_BMSK                                                                  0x20
41054 #define HWIO_UMCMN_R0_ISR_S4_RXDMA0_RELEASE_RING_WDG_ERR_SHFT                                                                     5
41055 #define HWIO_UMCMN_R0_ISR_S4_FW_RELEASE_RING_WDG_ERR_BMSK                                                                      0x10
41056 #define HWIO_UMCMN_R0_ISR_S4_FW_RELEASE_RING_WDG_ERR_SHFT                                                                         4
41057 #define HWIO_UMCMN_R0_ISR_S4_SW_RELEASE_RING_WDG_ERR_BMSK                                                                       0x8
41058 #define HWIO_UMCMN_R0_ISR_S4_SW_RELEASE_RING_WDG_ERR_SHFT                                                                         3
41059 #define HWIO_UMCMN_R0_ISR_S4_REO_RELEASE_RING_WDG_ERR_BMSK                                                                      0x4
41060 #define HWIO_UMCMN_R0_ISR_S4_REO_RELEASE_RING_WDG_ERR_SHFT                                                                        2
41061 #define HWIO_UMCMN_R0_ISR_S4_TQM_RELEASE_RING_WDG_ERR_BMSK                                                                      0x2
41062 #define HWIO_UMCMN_R0_ISR_S4_TQM_RELEASE_RING_WDG_ERR_SHFT                                                                        1
41063 #define HWIO_UMCMN_R0_ISR_S4_PPE_RELEASE_RING_WDG_ERR_BMSK                                                                      0x1
41064 #define HWIO_UMCMN_R0_ISR_S4_PPE_RELEASE_RING_WDG_ERR_SHFT                                                                        0
41065 
41066 #define HWIO_UMCMN_R0_ISR_S5_ADDR(x)                                                                                     ((x) + 0x48)
41067 #define HWIO_UMCMN_R0_ISR_S5_PHYS(x)                                                                                     ((x) + 0x48)
41068 #define HWIO_UMCMN_R0_ISR_S5_OFFS                                                                                        (0x48)
41069 #define HWIO_UMCMN_R0_ISR_S5_RMSK                                                                                        0xffffffff
41070 #define HWIO_UMCMN_R0_ISR_S5_POR                                                                                         0x00000000
41071 #define HWIO_UMCMN_R0_ISR_S5_POR_RMSK                                                                                    0xffffffff
41072 #define HWIO_UMCMN_R0_ISR_S5_ATTR                                                                                                     0x0
41073 #define HWIO_UMCMN_R0_ISR_S5_IN(x)            \
41074                 in_dword(HWIO_UMCMN_R0_ISR_S5_ADDR(x))
41075 #define HWIO_UMCMN_R0_ISR_S5_INM(x, m)            \
41076                 in_dword_masked(HWIO_UMCMN_R0_ISR_S5_ADDR(x), m)
41077 #define HWIO_UMCMN_R0_ISR_S5_OUT(x, v)            \
41078                 out_dword(HWIO_UMCMN_R0_ISR_S5_ADDR(x),v)
41079 #define HWIO_UMCMN_R0_ISR_S5_OUTM(x,m,v) \
41080                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S5_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S5_IN(x))
41081 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW6_RELEASE_RING_REQ_ERR_BMSK                                                           0x80000000
41082 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW6_RELEASE_RING_REQ_ERR_SHFT                                                                   31
41083 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW5_RELEASE_RING_REQ_ERR_BMSK                                                           0x40000000
41084 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW5_RELEASE_RING_REQ_ERR_SHFT                                                                   30
41085 #define HWIO_UMCMN_R0_ISR_S5_WBM2ERROR_RELEASE_RING_REQ_ERR_BMSK                                                         0x20000000
41086 #define HWIO_UMCMN_R0_ISR_S5_WBM2ERROR_RELEASE_RING_REQ_ERR_SHFT                                                                 29
41087 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW4_RELEASE_RING_REQ_ERR_BMSK                                                           0x10000000
41088 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW4_RELEASE_RING_REQ_ERR_SHFT                                                                   28
41089 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW3_RELEASE_RING_REQ_ERR_BMSK                                                            0x8000000
41090 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW3_RELEASE_RING_REQ_ERR_SHFT                                                                   27
41091 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW2_RELEASE_RING_REQ_ERR_BMSK                                                            0x4000000
41092 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW2_RELEASE_RING_REQ_ERR_SHFT                                                                   26
41093 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW1_RELEASE_RING_REQ_ERR_BMSK                                                            0x2000000
41094 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW1_RELEASE_RING_REQ_ERR_SHFT                                                                   25
41095 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW0_RELEASE_RING_REQ_ERR_BMSK                                                            0x1000000
41096 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW0_RELEASE_RING_REQ_ERR_SHFT                                                                   24
41097 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_RELEASE_RING_REQ_ERR_BMSK                                                              0x800000
41098 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_RELEASE_RING_REQ_ERR_SHFT                                                                    23
41099 #define HWIO_UMCMN_R0_ISR_S5_WBM_IDLE_LINK_RING_REQ_ERR_BMSK                                                               0x400000
41100 #define HWIO_UMCMN_R0_ISR_S5_WBM_IDLE_LINK_RING_REQ_ERR_SHFT                                                                     22
41101 #define HWIO_UMCMN_R0_ISR_S5_WBM_IDLE_BUF_RING_REQ_ERR_BMSK                                                                0x200000
41102 #define HWIO_UMCMN_R0_ISR_S5_WBM_IDLE_BUF_RING_REQ_ERR_SHFT                                                                      21
41103 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA2_LINK_RING_REQ_ERR_BMSK                                                             0x100000
41104 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA2_LINK_RING_REQ_ERR_SHFT                                                                   20
41105 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA1_LINK_RING_REQ_ERR_BMSK                                                              0x80000
41106 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA1_LINK_RING_REQ_ERR_SHFT                                                                   19
41107 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA0_LINK_RING_REQ_ERR_BMSK                                                              0x40000
41108 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA0_LINK_RING_REQ_ERR_SHFT                                                                   18
41109 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_LINK_RING_REQ_ERR_BMSK                                                                  0x20000
41110 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_LINK_RING_REQ_ERR_SHFT                                                                       17
41111 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW_LINK_RING_REQ_ERR_BMSK                                                                  0x10000
41112 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW_LINK_RING_REQ_ERR_SHFT                                                                       16
41113 #define HWIO_UMCMN_R0_ISR_S5_WBM2REO_LINK_RING_REQ_ERR_BMSK                                                                  0x8000
41114 #define HWIO_UMCMN_R0_ISR_S5_WBM2REO_LINK_RING_REQ_ERR_SHFT                                                                      15
41115 #define HWIO_UMCMN_R0_ISR_S5_WBM2TQM_LINK_RING_REQ_ERR_BMSK                                                                  0x4000
41116 #define HWIO_UMCMN_R0_ISR_S5_WBM2TQM_LINK_RING_REQ_ERR_SHFT                                                                      14
41117 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA2_BUF_RING_REQ_ERR_BMSK                                                                0x2000
41118 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA2_BUF_RING_REQ_ERR_SHFT                                                                    13
41119 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA1_BUF_RING_REQ_ERR_BMSK                                                                0x1000
41120 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA1_BUF_RING_REQ_ERR_SHFT                                                                    12
41121 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA0_BUF_RING_REQ_ERR_BMSK                                                                 0x800
41122 #define HWIO_UMCMN_R0_ISR_S5_WBM2RXDMA0_BUF_RING_REQ_ERR_SHFT                                                                    11
41123 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_BUF_RING_REQ_ERR_BMSK                                                                     0x400
41124 #define HWIO_UMCMN_R0_ISR_S5_WBM2FW_BUF_RING_REQ_ERR_SHFT                                                                        10
41125 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW_BUF_RING_REQ_ERR_BMSK                                                                     0x200
41126 #define HWIO_UMCMN_R0_ISR_S5_WBM2SW_BUF_RING_REQ_ERR_SHFT                                                                         9
41127 #define HWIO_UMCMN_R0_ISR_S5_WBM2PPE_BUF_RING_REQ_ERR_BMSK                                                                    0x100
41128 #define HWIO_UMCMN_R0_ISR_S5_WBM2PPE_BUF_RING_REQ_ERR_SHFT                                                                        8
41129 #define HWIO_UMCMN_R0_ISR_S5_RXDMA2_RELEASE_RING_REQ_ERR_BMSK                                                                  0x80
41130 #define HWIO_UMCMN_R0_ISR_S5_RXDMA2_RELEASE_RING_REQ_ERR_SHFT                                                                     7
41131 #define HWIO_UMCMN_R0_ISR_S5_RXDMA1_RELEASE_RING_REQ_ERR_BMSK                                                                  0x40
41132 #define HWIO_UMCMN_R0_ISR_S5_RXDMA1_RELEASE_RING_REQ_ERR_SHFT                                                                     6
41133 #define HWIO_UMCMN_R0_ISR_S5_RXDMA0_RELEASE_RING_REQ_ERR_BMSK                                                                  0x20
41134 #define HWIO_UMCMN_R0_ISR_S5_RXDMA0_RELEASE_RING_REQ_ERR_SHFT                                                                     5
41135 #define HWIO_UMCMN_R0_ISR_S5_FW_RELEASE_RING_REQ_ERR_BMSK                                                                      0x10
41136 #define HWIO_UMCMN_R0_ISR_S5_FW_RELEASE_RING_REQ_ERR_SHFT                                                                         4
41137 #define HWIO_UMCMN_R0_ISR_S5_SW_RELEASE_RING_REQ_ERR_BMSK                                                                       0x8
41138 #define HWIO_UMCMN_R0_ISR_S5_SW_RELEASE_RING_REQ_ERR_SHFT                                                                         3
41139 #define HWIO_UMCMN_R0_ISR_S5_REO_RELEASE_RING_REQ_ERR_BMSK                                                                      0x4
41140 #define HWIO_UMCMN_R0_ISR_S5_REO_RELEASE_RING_REQ_ERR_SHFT                                                                        2
41141 #define HWIO_UMCMN_R0_ISR_S5_TQM_RELEASE_RING_REQ_ERR_BMSK                                                                      0x2
41142 #define HWIO_UMCMN_R0_ISR_S5_TQM_RELEASE_RING_REQ_ERR_SHFT                                                                        1
41143 #define HWIO_UMCMN_R0_ISR_S5_PPE_RELEASE_RING_REQ_ERR_BMSK                                                                      0x1
41144 #define HWIO_UMCMN_R0_ISR_S5_PPE_RELEASE_RING_REQ_ERR_SHFT                                                                        0
41145 
41146 #define HWIO_UMCMN_R0_ISR_S6_ADDR(x)                                                                                     ((x) + 0x4c)
41147 #define HWIO_UMCMN_R0_ISR_S6_PHYS(x)                                                                                     ((x) + 0x4c)
41148 #define HWIO_UMCMN_R0_ISR_S6_OFFS                                                                                        (0x4c)
41149 #define HWIO_UMCMN_R0_ISR_S6_RMSK                                                                                         0x1ffffff
41150 #define HWIO_UMCMN_R0_ISR_S6_POR                                                                                         0x00000000
41151 #define HWIO_UMCMN_R0_ISR_S6_POR_RMSK                                                                                    0xffffffff
41152 #define HWIO_UMCMN_R0_ISR_S6_ATTR                                                                                                     0x0
41153 #define HWIO_UMCMN_R0_ISR_S6_IN(x)            \
41154                 in_dword(HWIO_UMCMN_R0_ISR_S6_ADDR(x))
41155 #define HWIO_UMCMN_R0_ISR_S6_INM(x, m)            \
41156                 in_dword_masked(HWIO_UMCMN_R0_ISR_S6_ADDR(x), m)
41157 #define HWIO_UMCMN_R0_ISR_S6_OUT(x, v)            \
41158                 out_dword(HWIO_UMCMN_R0_ISR_S6_ADDR(x),v)
41159 #define HWIO_UMCMN_R0_ISR_S6_OUTM(x,m,v) \
41160                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S6_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S6_IN(x))
41161 #define HWIO_UMCMN_R0_ISR_S6_REO2PPE1_RING_WDG_BMSK                                                                       0x1000000
41162 #define HWIO_UMCMN_R0_ISR_S6_REO2PPE1_RING_WDG_SHFT                                                                              24
41163 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO4_MLO_RING_WDG_BMSK                                                                  0x800000
41164 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO4_MLO_RING_WDG_SHFT                                                                        23
41165 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO3_MLO_RING_WDG_BMSK                                                                  0x400000
41166 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO3_MLO_RING_WDG_SHFT                                                                        22
41167 #define HWIO_UMCMN_R0_ISR_S6_REO2PPE_RING_WDG_BMSK                                                                         0x200000
41168 #define HWIO_UMCMN_R0_ISR_S6_REO2PPE_RING_WDG_SHFT                                                                               21
41169 #define HWIO_UMCMN_R0_ISR_S6_REO2SW8_RING_WDG_BMSK                                                                         0x100000
41170 #define HWIO_UMCMN_R0_ISR_S6_REO2SW8_RING_WDG_SHFT                                                                               20
41171 #define HWIO_UMCMN_R0_ISR_S6_REO2SW7_RING_WDG_BMSK                                                                          0x80000
41172 #define HWIO_UMCMN_R0_ISR_S6_REO2SW7_RING_WDG_SHFT                                                                               19
41173 #define HWIO_UMCMN_R0_ISR_S6_REO_STATUS_RING_WDG_BMSK                                                                       0x40000
41174 #define HWIO_UMCMN_R0_ISR_S6_REO_STATUS_RING_WDG_SHFT                                                                            18
41175 #define HWIO_UMCMN_R0_ISR_S6_REO_RELEASE_RING_WDG_BMSK                                                                      0x20000
41176 #define HWIO_UMCMN_R0_ISR_S6_REO_RELEASE_RING_WDG_SHFT                                                                           17
41177 #define HWIO_UMCMN_R0_ISR_S6_REO2FW_RING_WDG_BMSK                                                                           0x10000
41178 #define HWIO_UMCMN_R0_ISR_S6_REO2FW_RING_WDG_SHFT                                                                                16
41179 #define HWIO_UMCMN_R0_ISR_S6_REO2SW0_RING_WDG_BMSK                                                                           0x8000
41180 #define HWIO_UMCMN_R0_ISR_S6_REO2SW0_RING_WDG_SHFT                                                                               15
41181 #define HWIO_UMCMN_R0_ISR_S6_REO2SW6_RING_WDG_BMSK                                                                           0x4000
41182 #define HWIO_UMCMN_R0_ISR_S6_REO2SW6_RING_WDG_SHFT                                                                               14
41183 #define HWIO_UMCMN_R0_ISR_S6_REO2SW5_RING_WDG_BMSK                                                                           0x2000
41184 #define HWIO_UMCMN_R0_ISR_S6_REO2SW5_RING_WDG_SHFT                                                                               13
41185 #define HWIO_UMCMN_R0_ISR_S6_REO2SW4_RING_WDG_BMSK                                                                           0x1000
41186 #define HWIO_UMCMN_R0_ISR_S6_REO2SW4_RING_WDG_SHFT                                                                               12
41187 #define HWIO_UMCMN_R0_ISR_S6_REO2SW3_RING_WDG_BMSK                                                                            0x800
41188 #define HWIO_UMCMN_R0_ISR_S6_REO2SW3_RING_WDG_SHFT                                                                               11
41189 #define HWIO_UMCMN_R0_ISR_S6_REO2SW2_RING_WDG_BMSK                                                                            0x400
41190 #define HWIO_UMCMN_R0_ISR_S6_REO2SW2_RING_WDG_SHFT                                                                               10
41191 #define HWIO_UMCMN_R0_ISR_S6_REO2SW1_RING_WDG_BMSK                                                                            0x200
41192 #define HWIO_UMCMN_R0_ISR_S6_REO2SW1_RING_WDG_SHFT                                                                                9
41193 #define HWIO_UMCMN_R0_ISR_S6_SW2REO_RING_WDG_BMSK                                                                             0x100
41194 #define HWIO_UMCMN_R0_ISR_S6_SW2REO_RING_WDG_SHFT                                                                                 8
41195 #define HWIO_UMCMN_R0_ISR_S6_SW2REO1_RING_WDG_BMSK                                                                             0x80
41196 #define HWIO_UMCMN_R0_ISR_S6_SW2REO1_RING_WDG_SHFT                                                                                7
41197 #define HWIO_UMCMN_R0_ISR_S6_SW2REO2_RING_WDG_BMSK                                                                             0x40
41198 #define HWIO_UMCMN_R0_ISR_S6_SW2REO2_RING_WDG_SHFT                                                                                6
41199 #define HWIO_UMCMN_R0_ISR_S6_SW2REO3_RING_WDG_BMSK                                                                             0x20
41200 #define HWIO_UMCMN_R0_ISR_S6_SW2REO3_RING_WDG_SHFT                                                                                5
41201 #define HWIO_UMCMN_R0_ISR_S6_REO_CMD_RING_WDG_BMSK                                                                             0x10
41202 #define HWIO_UMCMN_R0_ISR_S6_REO_CMD_RING_WDG_SHFT                                                                                4
41203 #define HWIO_UMCMN_R0_ISR_S6_WBM2REO_LINK_RING_WDG_BMSK                                                                         0x8
41204 #define HWIO_UMCMN_R0_ISR_S6_WBM2REO_LINK_RING_WDG_SHFT                                                                           3
41205 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO2_MLO_RING_WDG_BMSK                                                                       0x4
41206 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO2_MLO_RING_WDG_SHFT                                                                         2
41207 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO1_MLO_RING_WDG_BMSK                                                                       0x2
41208 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO1_MLO_RING_WDG_SHFT                                                                         1
41209 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO0_RING_WDG_BMSK                                                                           0x1
41210 #define HWIO_UMCMN_R0_ISR_S6_RXDMA2REO0_RING_WDG_SHFT                                                                             0
41211 
41212 #define HWIO_UMCMN_R0_ISR_S7_ADDR(x)                                                                                     ((x) + 0x50)
41213 #define HWIO_UMCMN_R0_ISR_S7_PHYS(x)                                                                                     ((x) + 0x50)
41214 #define HWIO_UMCMN_R0_ISR_S7_OFFS                                                                                        (0x50)
41215 #define HWIO_UMCMN_R0_ISR_S7_RMSK                                                                                        0xffff000f
41216 #define HWIO_UMCMN_R0_ISR_S7_POR                                                                                         0x00000000
41217 #define HWIO_UMCMN_R0_ISR_S7_POR_RMSK                                                                                    0xffffffff
41218 #define HWIO_UMCMN_R0_ISR_S7_ATTR                                                                                                     0x0
41219 #define HWIO_UMCMN_R0_ISR_S7_IN(x)            \
41220                 in_dword(HWIO_UMCMN_R0_ISR_S7_ADDR(x))
41221 #define HWIO_UMCMN_R0_ISR_S7_INM(x, m)            \
41222                 in_dword_masked(HWIO_UMCMN_R0_ISR_S7_ADDR(x), m)
41223 #define HWIO_UMCMN_R0_ISR_S7_OUT(x, v)            \
41224                 out_dword(HWIO_UMCMN_R0_ISR_S7_ADDR(x),v)
41225 #define HWIO_UMCMN_R0_ISR_S7_OUTM(x,m,v) \
41226                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S7_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S7_IN(x))
41227 #define HWIO_UMCMN_R0_ISR_S7_REO_CACHE_INT_BMSK                                                                          0xffff0000
41228 #define HWIO_UMCMN_R0_ISR_S7_REO_CACHE_INT_SHFT                                                                                  16
41229 #define HWIO_UMCMN_R0_ISR_S7_REO_AC_BUF_OVER_THRESH_BMSK                                                                        0xf
41230 #define HWIO_UMCMN_R0_ISR_S7_REO_AC_BUF_OVER_THRESH_SHFT                                                                          0
41231 
41232 #define HWIO_UMCMN_R0_ISR_S8_ADDR(x)                                                                                     ((x) + 0x54)
41233 #define HWIO_UMCMN_R0_ISR_S8_PHYS(x)                                                                                     ((x) + 0x54)
41234 #define HWIO_UMCMN_R0_ISR_S8_OFFS                                                                                        (0x54)
41235 #define HWIO_UMCMN_R0_ISR_S8_RMSK                                                                                        0xffffffff
41236 #define HWIO_UMCMN_R0_ISR_S8_POR                                                                                         0x00000000
41237 #define HWIO_UMCMN_R0_ISR_S8_POR_RMSK                                                                                    0xffffffff
41238 #define HWIO_UMCMN_R0_ISR_S8_ATTR                                                                                                     0x0
41239 #define HWIO_UMCMN_R0_ISR_S8_IN(x)            \
41240                 in_dword(HWIO_UMCMN_R0_ISR_S8_ADDR(x))
41241 #define HWIO_UMCMN_R0_ISR_S8_INM(x, m)            \
41242                 in_dword_masked(HWIO_UMCMN_R0_ISR_S8_ADDR(x), m)
41243 #define HWIO_UMCMN_R0_ISR_S8_OUT(x, v)            \
41244                 out_dword(HWIO_UMCMN_R0_ISR_S8_ADDR(x),v)
41245 #define HWIO_UMCMN_R0_ISR_S8_OUTM(x,m,v) \
41246                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S8_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S8_IN(x))
41247 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_RESERVED_BMSK                                                                  0xfff00000
41248 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_RESERVED_SHFT                                                                          20
41249 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_INVALID_TLV_CMD_BMSK                                                              0x80000
41250 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_INVALID_TLV_CMD_SHFT                                                                   19
41251 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_RX_QUEUE_NUM_MISMATCH_BMSK                                                        0x40000
41252 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_RX_QUEUE_NUM_MISMATCH_SHFT                                                             18
41253 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_SW_ZERO_DESC_BMSK                                                         0x20000
41254 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_SW_ZERO_DESC_SHFT                                                              17
41255 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_AGE_ZERO_DESC_BMSK                                                        0x10000
41256 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_AGE_ZERO_DESC_SHFT                                                             16
41257 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_ZERO_MSDU_LINK_PTR_BMSK                                                    0x8000
41258 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_ZERO_MSDU_LINK_PTR_SHFT                                                        15
41259 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_ZERO_MPDU_LINK_PTR_BMSK                                                    0x4000
41260 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_ZERO_MPDU_LINK_PTR_SHFT                                                        14
41261 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_SEQ_ZERO_MSDU_BUF_PTR_BMSK                                                         0x2000
41262 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_SEQ_ZERO_MSDU_BUF_PTR_SHFT                                                             13
41263 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BA_NON_AMPDU_BMSK                                                               0x1000
41264 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BA_NON_AMPDU_SHFT                                                                   12
41265 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_SEQ_PN_ERR_BMSK                                                                     0x800
41266 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_SEQ_PN_ERR_SHFT                                                                        11
41267 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BAR_SNEQUAL_BMSK                                                                 0x400
41268 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BAR_SNEQUAL_SHFT                                                                    10
41269 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BAR_NONBA_BMSK                                                                   0x200
41270 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BAR_NONBA_SHFT                                                                       9
41271 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_OOR_BAR_BMSK                                                                     0x100
41272 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_OOR_BAR_SHFT                                                                         8
41273 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_OOR_REG_BMSK                                                                      0x80
41274 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_OOR_REG_SHFT                                                                         7
41275 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_2K_BAR_BMSK                                                                       0x40
41276 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_2K_BAR_SHFT                                                                          6
41277 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_2K_REG_BMSK                                                                       0x20
41278 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_2K_REG_SHFT                                                                          5
41279 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BA_DD_BMSK                                                                        0x10
41280 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_BA_DD_SHFT                                                                           4
41281 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_NONBA_DD_BMSK                                                                      0x8
41282 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_NONBA_DD_SHFT                                                                        3
41283 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_AMPDU_NONBA_BMSK                                                                   0x4
41284 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_AMPDU_NONBA_SHFT                                                                     2
41285 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_QD_NOTVALID_BMSK                                                                   0x2
41286 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_DD_QD_NOTVALID_SHFT                                                                     1
41287 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_QD_ADDR_ZERO_BMSK                                                             0x1
41288 #define HWIO_UMCMN_R0_ISR_S8_REO_ERR_INTR_REORDER_QD_ADDR_ZERO_SHFT                                                               0
41289 
41290 #define HWIO_UMCMN_R0_ISR_S9_ADDR(x)                                                                                     ((x) + 0x58)
41291 #define HWIO_UMCMN_R0_ISR_S9_PHYS(x)                                                                                     ((x) + 0x58)
41292 #define HWIO_UMCMN_R0_ISR_S9_OFFS                                                                                        (0x58)
41293 #define HWIO_UMCMN_R0_ISR_S9_RMSK                                                                                          0xffffff
41294 #define HWIO_UMCMN_R0_ISR_S9_POR                                                                                         0x00000000
41295 #define HWIO_UMCMN_R0_ISR_S9_POR_RMSK                                                                                    0xffffffff
41296 #define HWIO_UMCMN_R0_ISR_S9_ATTR                                                                                                     0x0
41297 #define HWIO_UMCMN_R0_ISR_S9_IN(x)            \
41298                 in_dword(HWIO_UMCMN_R0_ISR_S9_ADDR(x))
41299 #define HWIO_UMCMN_R0_ISR_S9_INM(x, m)            \
41300                 in_dword_masked(HWIO_UMCMN_R0_ISR_S9_ADDR(x), m)
41301 #define HWIO_UMCMN_R0_ISR_S9_OUT(x, v)            \
41302                 out_dword(HWIO_UMCMN_R0_ISR_S9_ADDR(x),v)
41303 #define HWIO_UMCMN_R0_ISR_S9_OUTM(x,m,v) \
41304                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S9_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S9_IN(x))
41305 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_BMSK                                                                     0xf00000
41306 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_SHFT                                                                           20
41307 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_WARNING_INTR_BMSK                                                             0x80000
41308 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_WARNING_INTR_SHFT                                                                  19
41309 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST7_PROD_BMSK                                                           0x40000
41310 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST7_PROD_SHFT                                                                18
41311 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST6_PROD_BMSK                                                           0x20000
41312 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST6_PROD_SHFT                                                                17
41313 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST5_PROD_BMSK                                                           0x10000
41314 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST5_PROD_SHFT                                                                16
41315 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST4_PROD_BMSK                                                            0x8000
41316 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST4_PROD_SHFT                                                                15
41317 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_STATUS_PROD_BMSK                                                           0x4000
41318 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_STATUS_PROD_SHFT                                                               14
41319 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_RELEASE_PROD_BMSK                                                          0x2000
41320 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_RELEASE_PROD_SHFT                                                              13
41321 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_WIFI_PROD_BMSK                                                             0x1000
41322 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_WIFI_PROD_SHFT                                                                 12
41323 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_TCL_PROD_BMSK                                                               0x800
41324 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_TCL_PROD_SHFT                                                                  11
41325 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST3_PROD_BMSK                                                             0x400
41326 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST3_PROD_SHFT                                                                10
41327 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST2_PROD_BMSK                                                             0x200
41328 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST2_PROD_SHFT                                                                 9
41329 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST1_PROD_BMSK                                                             0x100
41330 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST1_PROD_SHFT                                                                 8
41331 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST0_PROD_BMSK                                                              0x80
41332 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_HOST0_PROD_SHFT                                                                 7
41333 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_SEQUENCER_BMSK                                                               0x40
41334 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_SEQUENCER_SHFT                                                                  6
41335 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REORDER_BMSK                                                                 0x20
41336 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REORDER_SHFT                                                                    5
41337 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_MPDU_LINK_PREFETCH_BMSK                                                      0x10
41338 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_MPDU_LINK_PREFETCH_SHFT                                                         4
41339 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_CMD_TLV_BMSK                                                              0x8
41340 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_CMD_TLV_SHFT                                                                3
41341 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_CMD_PREFETCH_BMSK                                                         0x4
41342 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_CMD_PREFETCH_SHFT                                                           2
41343 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_BMSK                                                        0x2
41344 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_SHFT                                                          1
41345 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_READ_BMSK                                                   0x1
41346 #define HWIO_UMCMN_R0_ISR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_READ_SHFT                                                     0
41347 
41348 #define HWIO_UMCMN_R0_ISR_S10_ADDR(x)                                                                                    ((x) + 0x5c)
41349 #define HWIO_UMCMN_R0_ISR_S10_PHYS(x)                                                                                    ((x) + 0x5c)
41350 #define HWIO_UMCMN_R0_ISR_S10_OFFS                                                                                       (0x5c)
41351 #define HWIO_UMCMN_R0_ISR_S10_RMSK                                                                                        0x7ffffff
41352 #define HWIO_UMCMN_R0_ISR_S10_POR                                                                                        0x00000000
41353 #define HWIO_UMCMN_R0_ISR_S10_POR_RMSK                                                                                   0xffffffff
41354 #define HWIO_UMCMN_R0_ISR_S10_ATTR                                                                                                    0x0
41355 #define HWIO_UMCMN_R0_ISR_S10_IN(x)            \
41356                 in_dword(HWIO_UMCMN_R0_ISR_S10_ADDR(x))
41357 #define HWIO_UMCMN_R0_ISR_S10_INM(x, m)            \
41358                 in_dword_masked(HWIO_UMCMN_R0_ISR_S10_ADDR(x), m)
41359 #define HWIO_UMCMN_R0_ISR_S10_OUT(x, v)            \
41360                 out_dword(HWIO_UMCMN_R0_ISR_S10_ADDR(x),v)
41361 #define HWIO_UMCMN_R0_ISR_S10_OUTM(x,m,v) \
41362                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S10_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S10_IN(x))
41363 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG13_REQ_ERR_BMSK                                                   0x4000000
41364 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG13_REQ_ERR_SHFT                                                          26
41365 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG12_REQ_ERR_BMSK                                                   0x2000000
41366 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG12_REQ_ERR_SHFT                                                          25
41367 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG6_RXDMA2REO_MLO4_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                0x1000000
41368 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG6_RXDMA2REO_MLO4_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       24
41369 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG5_RXDMA2REO_MLO3_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x800000
41370 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG5_RXDMA2REO_MLO3_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       23
41371 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG4_RXDMA2REO_MLO2_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x400000
41372 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG4_RXDMA2REO_MLO2_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       22
41373 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG3_RXDMA2REO_MLO1_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x200000
41374 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG3_RXDMA2REO_MLO1_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       21
41375 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG6_REQ_ERR_BMSK                                                     0x100000
41376 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG6_REQ_ERR_SHFT                                                           20
41377 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG5_REQ_ERR_BMSK                                                      0x80000
41378 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG5_REQ_ERR_SHFT                                                           19
41379 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG4_REQ_ERR_BMSK                                                      0x40000
41380 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG4_REQ_ERR_SHFT                                                           18
41381 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG11_REQ_ERR_BMSK                                                     0x20000
41382 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG11_REQ_ERR_SHFT                                                          17
41383 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG10_REQ_ERR_BMSK                                                     0x10000
41384 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG10_REQ_ERR_SHFT                                                          16
41385 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG9_REQ_ERR_BMSK                                                       0x8000
41386 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG9_REQ_ERR_SHFT                                                           15
41387 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG8_REQ_ERR_BMSK                                                       0x4000
41388 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG8_REQ_ERR_SHFT                                                           14
41389 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG7_REQ_ERR_BMSK                                                       0x2000
41390 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG7_REQ_ERR_SHFT                                                           13
41391 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG6_REQ_ERR_BMSK                                                       0x1000
41392 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG6_REQ_ERR_SHFT                                                           12
41393 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG5_REQ_ERR_BMSK                                                        0x800
41394 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG5_REQ_ERR_SHFT                                                           11
41395 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG4_REQ_ERR_BMSK                                                        0x400
41396 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG4_REQ_ERR_SHFT                                                           10
41397 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG3_REQ_ERR_BMSK                                                        0x200
41398 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG3_REQ_ERR_SHFT                                                            9
41399 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG2_REQ_ERR_BMSK                                                        0x100
41400 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG2_REQ_ERR_SHFT                                                            8
41401 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG1_REQ_ERR_BMSK                                                         0x80
41402 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG1_REQ_ERR_SHFT                                                            7
41403 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG0_REQ_ERR_BMSK                                                         0x40
41404 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_HOST_SRNG0_REQ_ERR_SHFT                                                            6
41405 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_REO_CMD_SRNG_REQ_ERR_BMSK                                                       0x20
41406 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_REO_CMD_SRNG_REQ_ERR_SHFT                                                          5
41407 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_LINK_DESC_SRNG_REQ_ERR_BMSK                                                     0x10
41408 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_LINK_DESC_SRNG_REQ_ERR_SHFT                                                        4
41409 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG3_REQ_ERR_BMSK                                                          0x8
41410 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG3_REQ_ERR_SHFT                                                            3
41411 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG2_REQ_ERR_BMSK                                                          0x4
41412 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG2_REQ_ERR_SHFT                                                            2
41413 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG1_REQ_ERR_BMSK                                                          0x2
41414 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG1_REQ_ERR_SHFT                                                            1
41415 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG0_REQ_ERR_BMSK                                                          0x1
41416 #define HWIO_UMCMN_R0_ISR_S10_REO_RESERVED_INT_ENTR_SRNG0_REQ_ERR_SHFT                                                            0
41417 
41418 #define HWIO_UMCMN_R0_ISR_S11_ADDR(x)                                                                                    ((x) + 0x60)
41419 #define HWIO_UMCMN_R0_ISR_S11_PHYS(x)                                                                                    ((x) + 0x60)
41420 #define HWIO_UMCMN_R0_ISR_S11_OFFS                                                                                       (0x60)
41421 #define HWIO_UMCMN_R0_ISR_S11_RMSK                                                                                        0x3ffffff
41422 #define HWIO_UMCMN_R0_ISR_S11_POR                                                                                        0x00000000
41423 #define HWIO_UMCMN_R0_ISR_S11_POR_RMSK                                                                                   0xffffffff
41424 #define HWIO_UMCMN_R0_ISR_S11_ATTR                                                                                                    0x0
41425 #define HWIO_UMCMN_R0_ISR_S11_IN(x)            \
41426                 in_dword(HWIO_UMCMN_R0_ISR_S11_ADDR(x))
41427 #define HWIO_UMCMN_R0_ISR_S11_INM(x, m)            \
41428                 in_dword_masked(HWIO_UMCMN_R0_ISR_S11_ADDR(x), m)
41429 #define HWIO_UMCMN_R0_ISR_S11_OUT(x, v)            \
41430                 out_dword(HWIO_UMCMN_R0_ISR_S11_ADDR(x),v)
41431 #define HWIO_UMCMN_R0_ISR_S11_OUTM(x,m,v) \
41432                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S11_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S11_IN(x))
41433 #define HWIO_UMCMN_R0_ISR_S11_TCL_PPE2TCL1_RING_WDG_ERR_BMSK                                                              0x2000000
41434 #define HWIO_UMCMN_R0_ISR_S11_TCL_PPE2TCL1_RING_WDG_ERR_SHFT                                                                     25
41435 #define HWIO_UMCMN_R0_ISR_S11_TCL_PPE2TCL1_RING_REQ_ERR_BMSK                                                              0x1000000
41436 #define HWIO_UMCMN_R0_ISR_S11_TCL_PPE2TCL1_RING_REQ_ERR_SHFT                                                                     24
41437 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT2_RING_WDG_ERR_BMSK                                                         0x800000
41438 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT2_RING_WDG_ERR_SHFT                                                               23
41439 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT2_RING_REQ_ERR_BMSK                                                         0x400000
41440 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT2_RING_REQ_ERR_SHFT                                                               22
41441 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL5_RING_WDG_ERR_BMSK                                                                0x200000
41442 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL5_RING_WDG_ERR_SHFT                                                                      21
41443 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL5_RING_REQ_ERR_BMSK                                                                0x100000
41444 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL5_RING_REQ_ERR_SHFT                                                                      20
41445 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL4_RING_WDG_ERR_BMSK                                                                 0x80000
41446 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL4_RING_WDG_ERR_SHFT                                                                      19
41447 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL4_RING_REQ_ERR_BMSK                                                                 0x40000
41448 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL4_RING_REQ_ERR_SHFT                                                                      18
41449 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS2_RING_WDG_ERR_BMSK                                                                 0x20000
41450 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS2_RING_WDG_ERR_SHFT                                                                      17
41451 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS2_RING_REQ_ERR_BMSK                                                                 0x10000
41452 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS2_RING_REQ_ERR_SHFT                                                                      16
41453 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS1_RING_WDG_ERR_BMSK                                                                  0x8000
41454 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS1_RING_WDG_ERR_SHFT                                                                      15
41455 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS1_RING_REQ_ERR_BMSK                                                                  0x4000
41456 #define HWIO_UMCMN_R0_ISR_S11_TCL_STATUS1_RING_REQ_ERR_SHFT                                                                      14
41457 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2FW_RING_WDG_ERR_BMSK                                                                   0x2000
41458 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2FW_RING_WDG_ERR_SHFT                                                                       13
41459 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2FW_RING_REQ_ERR_BMSK                                                                   0x1000
41460 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2FW_RING_REQ_ERR_SHFT                                                                       12
41461 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2TQM_RING_WDG_ERR_BMSK                                                                   0x800
41462 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2TQM_RING_WDG_ERR_SHFT                                                                      11
41463 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2TQM_RING_REQ_ERR_BMSK                                                                   0x400
41464 #define HWIO_UMCMN_R0_ISR_S11_TCL_TCL2TQM_RING_REQ_ERR_SHFT                                                                      10
41465 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT_RING_WDG_ERR_BMSK                                                             0x200
41466 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT_RING_WDG_ERR_SHFT                                                                 9
41467 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT_RING_REQ_ERR_BMSK                                                             0x100
41468 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL_CREDIT_RING_REQ_ERR_SHFT                                                                 8
41469 #define HWIO_UMCMN_R0_ISR_S11_TCL_FW2TCL1_RING_WDG_ERR_BMSK                                                                    0x80
41470 #define HWIO_UMCMN_R0_ISR_S11_TCL_FW2TCL1_RING_WDG_ERR_SHFT                                                                       7
41471 #define HWIO_UMCMN_R0_ISR_S11_TCL_FW2TCL1_RING_REQ_ERR_BMSK                                                                    0x40
41472 #define HWIO_UMCMN_R0_ISR_S11_TCL_FW2TCL1_RING_REQ_ERR_SHFT                                                                       6
41473 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL3_RING_WDG_ERR_BMSK                                                                    0x20
41474 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL3_RING_WDG_ERR_SHFT                                                                       5
41475 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL3_RING_REQ_ERR_BMSK                                                                    0x10
41476 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL3_RING_REQ_ERR_SHFT                                                                       4
41477 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL2_RING_WDG_ERR_BMSK                                                                     0x8
41478 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL2_RING_WDG_ERR_SHFT                                                                       3
41479 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL2_RING_REQ_ERR_BMSK                                                                     0x4
41480 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL2_RING_REQ_ERR_SHFT                                                                       2
41481 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL1_RING_WDG_ERR_BMSK                                                                     0x2
41482 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL1_RING_WDG_ERR_SHFT                                                                       1
41483 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL1_RING_REQ_ERR_BMSK                                                                     0x1
41484 #define HWIO_UMCMN_R0_ISR_S11_TCL_SW2TCL1_RING_REQ_ERR_SHFT                                                                       0
41485 
41486 #define HWIO_UMCMN_R0_ISR_S12_ADDR(x)                                                                                    ((x) + 0x64)
41487 #define HWIO_UMCMN_R0_ISR_S12_PHYS(x)                                                                                    ((x) + 0x64)
41488 #define HWIO_UMCMN_R0_ISR_S12_OFFS                                                                                       (0x64)
41489 #define HWIO_UMCMN_R0_ISR_S12_RMSK                                                                                         0x3fffff
41490 #define HWIO_UMCMN_R0_ISR_S12_POR                                                                                        0x00000000
41491 #define HWIO_UMCMN_R0_ISR_S12_POR_RMSK                                                                                   0xffffffff
41492 #define HWIO_UMCMN_R0_ISR_S12_ATTR                                                                                                    0x0
41493 #define HWIO_UMCMN_R0_ISR_S12_IN(x)            \
41494                 in_dword(HWIO_UMCMN_R0_ISR_S12_ADDR(x))
41495 #define HWIO_UMCMN_R0_ISR_S12_INM(x, m)            \
41496                 in_dword_masked(HWIO_UMCMN_R0_ISR_S12_ADDR(x), m)
41497 #define HWIO_UMCMN_R0_ISR_S12_OUT(x, v)            \
41498                 out_dword(HWIO_UMCMN_R0_ISR_S12_ADDR(x),v)
41499 #define HWIO_UMCMN_R0_ISR_S12_OUTM(x,m,v) \
41500                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S12_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S12_IN(x))
41501 #define HWIO_UMCMN_R0_ISR_S12_TCL_PARSER_OUT_TLV_SEQ_ERR_BMSK                                                              0x200000
41502 #define HWIO_UMCMN_R0_ISR_S12_TCL_PARSER_OUT_TLV_SEQ_ERR_SHFT                                                                    21
41503 #define HWIO_UMCMN_R0_ISR_S12_TCL_PPE2TCL1_ZERO_LEN_ERR_BMSK                                                               0x100000
41504 #define HWIO_UMCMN_R0_ISR_S12_TCL_PPE2TCL1_ZERO_LEN_ERR_SHFT                                                                     20
41505 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL_CREDIT2_ZERO_LEN_ERR_BMSK                                                          0x80000
41506 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL_CREDIT2_ZERO_LEN_ERR_SHFT                                                               19
41507 #define HWIO_UMCMN_R0_ISR_S12_TCL_BUFFER_LENGTH_ERROR_INT_BMSK                                                              0x40000
41508 #define HWIO_UMCMN_R0_ISR_S12_TCL_BUFFER_LENGTH_ERROR_INT_SHFT                                                                   18
41509 #define HWIO_UMCMN_R0_ISR_S12_TCL_BANK_ID_ERR_BMSK                                                                          0x20000
41510 #define HWIO_UMCMN_R0_ISR_S12_TCL_BANK_ID_ERR_SHFT                                                                               17
41511 #define HWIO_UMCMN_R0_ISR_S12_TCL_WDG_WARNING_BMSK                                                                          0x10000
41512 #define HWIO_UMCMN_R0_ISR_S12_TCL_WDG_WARNING_SHFT                                                                               16
41513 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL5_ZERO_LEN_ERR_BMSK                                                                  0x8000
41514 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL5_ZERO_LEN_ERR_SHFT                                                                      15
41515 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL4_ZERO_LEN_ERR_BMSK                                                                  0x4000
41516 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL4_ZERO_LEN_ERR_SHFT                                                                      14
41517 #define HWIO_UMCMN_R0_ISR_S12_TCL_CCE_ERR_CLASSIFY_DIS_BMSK                                                                  0x2000
41518 #define HWIO_UMCMN_R0_ISR_S12_TCL_CCE_ERR_CLASSIFY_DIS_SHFT                                                                      13
41519 #define HWIO_UMCMN_R0_ISR_S12_TCL_CCE_WDG_TO_BMSK                                                                            0x1000
41520 #define HWIO_UMCMN_R0_ISR_S12_TCL_CCE_WDG_TO_SHFT                                                                                12
41521 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_IPV6_JUMBOGRAM_BMSK                                                                0x800
41522 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_IPV6_JUMBOGRAM_SHFT                                                                   11
41523 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_IPV6_EXT_HD_BYTES_EXCEED_BMSK                                                      0x400
41524 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_IPV6_EXT_HD_BYTES_EXCEED_SHFT                                                         10
41525 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_MSDU_LEN_ERR_BMSK                                                                  0x200
41526 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_MSDU_LEN_ERR_SHFT                                                                      9
41527 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_ETH_ERR_BMSK                                                                       0x100
41528 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_ETH_ERR_SHFT                                                                           8
41529 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_WMAC_ERR_BMSK                                                                       0x80
41530 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_WMAC_ERR_SHFT                                                                          7
41531 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_WDG_TO_BMSK                                                                         0x40
41532 #define HWIO_UMCMN_R0_ISR_S12_TCL_CMN_PRSR_WDG_TO_SHFT                                                                            6
41533 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL_CREDIT_ZERO_LEN_ERR_BMSK                                                              0x20
41534 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL_CREDIT_ZERO_LEN_ERR_SHFT                                                                 5
41535 #define HWIO_UMCMN_R0_ISR_S12_TCL_FW2TCL1_ZERO_LEN_ERR_BMSK                                                                    0x10
41536 #define HWIO_UMCMN_R0_ISR_S12_TCL_FW2TCL1_ZERO_LEN_ERR_SHFT                                                                       4
41537 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL3_ZERO_LEN_ERR_BMSK                                                                     0x8
41538 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL3_ZERO_LEN_ERR_SHFT                                                                       3
41539 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL2_ZERO_LEN_ERR_BMSK                                                                     0x4
41540 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL2_ZERO_LEN_ERR_SHFT                                                                       2
41541 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL1_ZERO_LEN_ERR_BMSK                                                                     0x2
41542 #define HWIO_UMCMN_R0_ISR_S12_TCL_SW2TCL1_ZERO_LEN_ERR_SHFT                                                                       1
41543 #define HWIO_UMCMN_R0_ISR_S12_TCL_WDG_ERR_BMSK                                                                                  0x1
41544 #define HWIO_UMCMN_R0_ISR_S12_TCL_WDG_ERR_SHFT                                                                                    0
41545 
41546 #define HWIO_UMCMN_R0_ISR_S13_ADDR(x)                                                                                    ((x) + 0x68)
41547 #define HWIO_UMCMN_R0_ISR_S13_PHYS(x)                                                                                    ((x) + 0x68)
41548 #define HWIO_UMCMN_R0_ISR_S13_OFFS                                                                                       (0x68)
41549 #define HWIO_UMCMN_R0_ISR_S13_RMSK                                                                                          0x3ffff
41550 #define HWIO_UMCMN_R0_ISR_S13_POR                                                                                        0x00000000
41551 #define HWIO_UMCMN_R0_ISR_S13_POR_RMSK                                                                                   0xffffffff
41552 #define HWIO_UMCMN_R0_ISR_S13_ATTR                                                                                                    0x0
41553 #define HWIO_UMCMN_R0_ISR_S13_IN(x)            \
41554                 in_dword(HWIO_UMCMN_R0_ISR_S13_ADDR(x))
41555 #define HWIO_UMCMN_R0_ISR_S13_INM(x, m)            \
41556                 in_dword_masked(HWIO_UMCMN_R0_ISR_S13_ADDR(x), m)
41557 #define HWIO_UMCMN_R0_ISR_S13_OUT(x, v)            \
41558                 out_dword(HWIO_UMCMN_R0_ISR_S13_ADDR(x),v)
41559 #define HWIO_UMCMN_R0_ISR_S13_OUTM(x,m,v) \
41560                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S13_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S13_IN(x))
41561 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_RELEASE_RING_REQ_ERR_BMSK                                                        0x20000
41562 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_RELEASE_RING_REQ_ERR_SHFT                                                             17
41563 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_RELEASE_RING_WDG_ERR_BMSK                                                        0x10000
41564 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_RELEASE_RING_WDG_ERR_SHFT                                                             16
41565 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS1_UPDATE_RING_REQ_ERR_BMSK                                                           0x8000
41566 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS1_UPDATE_RING_REQ_ERR_SHFT                                                               15
41567 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS1_UPDATE_RING_WDG_ERR_BMSK                                                           0x4000
41568 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS1_UPDATE_RING_WDG_ERR_SHFT                                                               14
41569 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS_UPDATE_RING_REQ_ERR_BMSK                                                            0x2000
41570 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS_UPDATE_RING_REQ_ERR_SHFT                                                                13
41571 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS_UPDATE_RING_WDG_ERR_BMSK                                                            0x1000
41572 #define HWIO_UMCMN_R0_ISR_S13_TQM_STATUS_UPDATE_RING_WDG_ERR_SHFT                                                                12
41573 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_FETCH_RING_REQ_ERR_BMSK                                                            0x800
41574 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_FETCH_RING_REQ_ERR_SHFT                                                               11
41575 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_FETCH_RING_WDG_ERR_BMSK                                                            0x400
41576 #define HWIO_UMCMN_R0_ISR_S13_TQM_DESC_PTR_FETCH_RING_WDG_ERR_SHFT                                                               10
41577 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV1_LINK_ID_MISMATCH_ERR_BMSK                                                        0x200
41578 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV1_LINK_ID_MISMATCH_ERR_SHFT                                                            9
41579 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV1_FLUSH_REQ_ERR_BMSK                                                               0x100
41580 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV1_FLUSH_REQ_ERR_SHFT                                                                   8
41581 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV0_LINK_ID_MISMATCH_ERR_BMSK                                                         0x80
41582 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV0_LINK_ID_MISMATCH_ERR_SHFT                                                            7
41583 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV0_FLUSH_REQ_ERR_BMSK                                                                0x40
41584 #define HWIO_UMCMN_R0_ISR_S13_TQM_HWSCH_TLV0_FLUSH_REQ_ERR_SHFT                                                                   6
41585 #define HWIO_UMCMN_R0_ISR_S13_TQM_SW_CMD_RING_REQ_ERR_BMSK                                                                     0x20
41586 #define HWIO_UMCMN_R0_ISR_S13_TQM_SW_CMD_RING_REQ_ERR_SHFT                                                                        5
41587 #define HWIO_UMCMN_R0_ISR_S13_TQM_SW_CMD_RING_WDG_ERR_BMSK                                                                     0x10
41588 #define HWIO_UMCMN_R0_ISR_S13_TQM_SW_CMD_RING_WDG_ERR_SHFT                                                                        4
41589 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT3_RING_REQ_ERR_BMSK                                                                   0x8
41590 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT3_RING_REQ_ERR_SHFT                                                                     3
41591 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT3_RING_WDG_ERR_BMSK                                                                   0x4
41592 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT3_RING_WDG_ERR_SHFT                                                                     2
41593 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT1_RING_REQ_ERR_BMSK                                                                   0x2
41594 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT1_RING_REQ_ERR_SHFT                                                                     1
41595 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT1_RING_WDG_ERR_BMSK                                                                   0x1
41596 #define HWIO_UMCMN_R0_ISR_S13_TQM_MSDU_ENT1_RING_WDG_ERR_SHFT                                                                     0
41597 
41598 #define HWIO_UMCMN_R0_ISR_S14_ADDR(x)                                                                                    ((x) + 0x6c)
41599 #define HWIO_UMCMN_R0_ISR_S14_PHYS(x)                                                                                    ((x) + 0x6c)
41600 #define HWIO_UMCMN_R0_ISR_S14_OFFS                                                                                       (0x6c)
41601 #define HWIO_UMCMN_R0_ISR_S14_RMSK                                                                                        0x7ffffff
41602 #define HWIO_UMCMN_R0_ISR_S14_POR                                                                                        0x00000000
41603 #define HWIO_UMCMN_R0_ISR_S14_POR_RMSK                                                                                   0xffffffff
41604 #define HWIO_UMCMN_R0_ISR_S14_ATTR                                                                                                    0x0
41605 #define HWIO_UMCMN_R0_ISR_S14_IN(x)            \
41606                 in_dword(HWIO_UMCMN_R0_ISR_S14_ADDR(x))
41607 #define HWIO_UMCMN_R0_ISR_S14_INM(x, m)            \
41608                 in_dword_masked(HWIO_UMCMN_R0_ISR_S14_ADDR(x), m)
41609 #define HWIO_UMCMN_R0_ISR_S14_OUT(x, v)            \
41610                 out_dword(HWIO_UMCMN_R0_ISR_S14_ADDR(x),v)
41611 #define HWIO_UMCMN_R0_ISR_S14_OUTM(x,m,v) \
41612                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S14_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S14_IN(x))
41613 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                          0x4000000
41614 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 26
41615 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_REQ_ERR_INT_BMSK                                                        0x2000000
41616 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_REQ_ERR_INT_SHFT                                                               25
41617 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                   0x1000000
41618 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT2_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          24
41619 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                           0x800000
41620 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 23
41621 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_REQ_ERR_INT_BMSK                                                         0x400000
41622 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_REQ_ERR_INT_SHFT                                                               22
41623 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                    0x200000
41624 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_OUT1_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          21
41625 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                            0x100000
41626 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  20
41627 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_REQ_ERR_INT_BMSK                                                           0x80000
41628 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_REQ_ERR_INT_SHFT                                                                19
41629 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                      0x40000
41630 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN2_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           18
41631 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                             0x20000
41632 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  17
41633 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_REQ_ERR_INT_BMSK                                                           0x10000
41634 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_REQ_ERR_INT_SHFT                                                                16
41635 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                       0x8000
41636 #define HWIO_UMCMN_R0_ISR_S14_TQM2TQM_IN1_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           15
41637 #define HWIO_UMCMN_R0_ISR_S14_TQM_CACHE_CTL_ERR_BMSK                                                                         0x7ff8
41638 #define HWIO_UMCMN_R0_ISR_S14_TQM_CACHE_CTL_ERR_SHFT                                                                              3
41639 #define HWIO_UMCMN_R0_ISR_S14_TQM_WARNING_WDG_TIMEOUT_BMSK                                                                      0x4
41640 #define HWIO_UMCMN_R0_ISR_S14_TQM_WARNING_WDG_TIMEOUT_SHFT                                                                        2
41641 #define HWIO_UMCMN_R0_ISR_S14_TQM_HW_ERROR_INTR_TIMEOUT_BMSK                                                                    0x2
41642 #define HWIO_UMCMN_R0_ISR_S14_TQM_HW_ERROR_INTR_TIMEOUT_SHFT                                                                      1
41643 #define HWIO_UMCMN_R0_ISR_S14_TQM_SW_PRGM_ERR_BMSK                                                                              0x1
41644 #define HWIO_UMCMN_R0_ISR_S14_TQM_SW_PRGM_ERR_SHFT                                                                                0
41645 
41646 #define HWIO_UMCMN_R0_ISR_S15_ADDR(x)                                                                                    ((x) + 0x70)
41647 #define HWIO_UMCMN_R0_ISR_S15_PHYS(x)                                                                                    ((x) + 0x70)
41648 #define HWIO_UMCMN_R0_ISR_S15_OFFS                                                                                       (0x70)
41649 #define HWIO_UMCMN_R0_ISR_S15_RMSK                                                                                        0x7ffffff
41650 #define HWIO_UMCMN_R0_ISR_S15_POR                                                                                        0x00000000
41651 #define HWIO_UMCMN_R0_ISR_S15_POR_RMSK                                                                                   0xffffffff
41652 #define HWIO_UMCMN_R0_ISR_S15_ATTR                                                                                                    0x0
41653 #define HWIO_UMCMN_R0_ISR_S15_IN(x)            \
41654                 in_dword(HWIO_UMCMN_R0_ISR_S15_ADDR(x))
41655 #define HWIO_UMCMN_R0_ISR_S15_INM(x, m)            \
41656                 in_dword_masked(HWIO_UMCMN_R0_ISR_S15_ADDR(x), m)
41657 #define HWIO_UMCMN_R0_ISR_S15_OUT(x, v)            \
41658                 out_dword(HWIO_UMCMN_R0_ISR_S15_ADDR(x),v)
41659 #define HWIO_UMCMN_R0_ISR_S15_OUTM(x,m,v) \
41660                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S15_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S15_IN(x))
41661 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                          0x4000000
41662 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 26
41663 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_REQ_ERR_INT_BMSK                                                        0x2000000
41664 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_REQ_ERR_INT_SHFT                                                               25
41665 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                   0x1000000
41666 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT4_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          24
41667 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                           0x800000
41668 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 23
41669 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_REQ_ERR_INT_BMSK                                                         0x400000
41670 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_REQ_ERR_INT_SHFT                                                               22
41671 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                    0x200000
41672 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_OUT3_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          21
41673 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                            0x100000
41674 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  20
41675 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_REQ_ERR_INT_BMSK                                                           0x80000
41676 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_REQ_ERR_INT_SHFT                                                                19
41677 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                      0x40000
41678 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN4_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           18
41679 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                             0x20000
41680 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  17
41681 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_REQ_ERR_INT_BMSK                                                           0x10000
41682 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_REQ_ERR_INT_SHFT                                                                16
41683 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                       0x8000
41684 #define HWIO_UMCMN_R0_ISR_S15_TQM2TQM_IN3_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           15
41685 #define HWIO_UMCMN_R0_ISR_S15_TQM_UNPAUSE_LINK_DESC_THRESHOLD_BMSK                                                           0x4000
41686 #define HWIO_UMCMN_R0_ISR_S15_TQM_UNPAUSE_LINK_DESC_THRESHOLD_SHFT                                                               14
41687 #define HWIO_UMCMN_R0_ISR_S15_TQM_ILLEGAL_HWSCH_CMD_BMSK                                                                     0x2000
41688 #define HWIO_UMCMN_R0_ISR_S15_TQM_ILLEGAL_HWSCH_CMD_SHFT                                                                         13
41689 #define HWIO_UMCMN_R0_ISR_S15_TQM_ILLEGAL_SW_CMD_BMSK                                                                        0x1000
41690 #define HWIO_UMCMN_R0_ISR_S15_TQM_ILLEGAL_SW_CMD_SHFT                                                                            12
41691 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT2_DEC_EMPTY_BMSK                                                               0x800
41692 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT2_DEC_EMPTY_SHFT                                                                  11
41693 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT1_DEC_EMPTY_BMSK                                                               0x400
41694 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT1_DEC_EMPTY_SHFT                                                                  10
41695 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT0_DEC_EMPTY_BMSK                                                               0x200
41696 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT0_DEC_EMPTY_SHFT                                                                   9
41697 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT2_SATURATE_BMSK                                                                0x100
41698 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT2_SATURATE_SHFT                                                                    8
41699 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT1_SATURATE_BMSK                                                                 0x80
41700 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT1_SATURATE_SHFT                                                                    7
41701 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT0_SATURATE_BMSK                                                                 0x40
41702 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_CNT0_SATURATE_SHFT                                                                    6
41703 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD2_REACHED_BMSK                                                            0x20
41704 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD2_REACHED_SHFT                                                               5
41705 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD1_REACHED_BMSK                                                            0x10
41706 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD1_REACHED_SHFT                                                               4
41707 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD0_REACHED_BMSK                                                             0x8
41708 #define HWIO_UMCMN_R0_ISR_S15_TQM_LINK_DESC_THRESHOLD0_REACHED_SHFT                                                               3
41709 #define HWIO_UMCMN_R0_ISR_S15_TQM_AGGR_LINK_DESC_THRESHOLD_REACHED_BMSK                                                         0x4
41710 #define HWIO_UMCMN_R0_ISR_S15_TQM_AGGR_LINK_DESC_THRESHOLD_REACHED_SHFT                                                           2
41711 #define HWIO_UMCMN_R0_ISR_S15_TQM_SW_CMD1_RING_REQ_ERR_BMSK                                                                     0x2
41712 #define HWIO_UMCMN_R0_ISR_S15_TQM_SW_CMD1_RING_REQ_ERR_SHFT                                                                       1
41713 #define HWIO_UMCMN_R0_ISR_S15_TQM_SW_CMD1_RING_WDG_ERR_BMSK                                                                     0x1
41714 #define HWIO_UMCMN_R0_ISR_S15_TQM_SW_CMD1_RING_WDG_ERR_SHFT                                                                       0
41715 
41716 #define HWIO_UMCMN_R0_ISR_S16_ADDR(x)                                                                                    ((x) + 0x74)
41717 #define HWIO_UMCMN_R0_ISR_S16_PHYS(x)                                                                                    ((x) + 0x74)
41718 #define HWIO_UMCMN_R0_ISR_S16_OFFS                                                                                       (0x74)
41719 #define HWIO_UMCMN_R0_ISR_S16_RMSK                                                                                            0x1ff
41720 #define HWIO_UMCMN_R0_ISR_S16_POR                                                                                        0x00000000
41721 #define HWIO_UMCMN_R0_ISR_S16_POR_RMSK                                                                                   0xffffffff
41722 #define HWIO_UMCMN_R0_ISR_S16_ATTR                                                                                                    0x0
41723 #define HWIO_UMCMN_R0_ISR_S16_IN(x)            \
41724                 in_dword(HWIO_UMCMN_R0_ISR_S16_ADDR(x))
41725 #define HWIO_UMCMN_R0_ISR_S16_INM(x, m)            \
41726                 in_dword_masked(HWIO_UMCMN_R0_ISR_S16_ADDR(x), m)
41727 #define HWIO_UMCMN_R0_ISR_S16_OUT(x, v)            \
41728                 out_dword(HWIO_UMCMN_R0_ISR_S16_ADDR(x),v)
41729 #define HWIO_UMCMN_R0_ISR_S16_OUTM(x,m,v) \
41730                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S16_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S16_IN(x))
41731 #define HWIO_UMCMN_R0_ISR_S16_MXI_RD_ZERO_ADDR_ERR_BMSK                                                                       0x100
41732 #define HWIO_UMCMN_R0_ISR_S16_MXI_RD_ZERO_ADDR_ERR_SHFT                                                                           8
41733 #define HWIO_UMCMN_R0_ISR_S16_MXI_RD_ZERO_SIZE_ERR_BMSK                                                                        0x80
41734 #define HWIO_UMCMN_R0_ISR_S16_MXI_RD_ZERO_SIZE_ERR_SHFT                                                                           7
41735 #define HWIO_UMCMN_R0_ISR_S16_MXI_WR_ZERO_ADDR_ERR_BMSK                                                                        0x40
41736 #define HWIO_UMCMN_R0_ISR_S16_MXI_WR_ZERO_ADDR_ERR_SHFT                                                                           6
41737 #define HWIO_UMCMN_R0_ISR_S16_MXI_WR_ZERO_SIZE_ERR_BMSK                                                                        0x20
41738 #define HWIO_UMCMN_R0_ISR_S16_MXI_WR_ZERO_SIZE_ERR_SHFT                                                                           5
41739 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_WDTO_ERR_BMSK                                                                            0x10
41740 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_WDTO_ERR_SHFT                                                                               4
41741 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_AXI_WR_ERR_BMSK                                                                           0x8
41742 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_AXI_WR_ERR_SHFT                                                                             3
41743 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_AXI_RD_ERR_BMSK                                                                           0x4
41744 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_AXI_RD_ERR_SHFT                                                                             2
41745 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_LAST_WR_ERR_BMSK                                                                          0x2
41746 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_LAST_WR_ERR_SHFT                                                                            1
41747 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_WDTO_WAR_BMSK                                                                             0x1
41748 #define HWIO_UMCMN_R0_ISR_S16_MXI_GXI_WDTO_WAR_SHFT                                                                               0
41749 
41750 #define HWIO_UMCMN_R0_ISR_S17_ADDR(x)                                                                                    ((x) + 0x78)
41751 #define HWIO_UMCMN_R0_ISR_S17_PHYS(x)                                                                                    ((x) + 0x78)
41752 #define HWIO_UMCMN_R0_ISR_S17_OFFS                                                                                       (0x78)
41753 #define HWIO_UMCMN_R0_ISR_S17_RMSK                                                                                       0x3fffffff
41754 #define HWIO_UMCMN_R0_ISR_S17_POR                                                                                        0x00000000
41755 #define HWIO_UMCMN_R0_ISR_S17_POR_RMSK                                                                                   0xffffffff
41756 #define HWIO_UMCMN_R0_ISR_S17_ATTR                                                                                                    0x0
41757 #define HWIO_UMCMN_R0_ISR_S17_IN(x)            \
41758                 in_dword(HWIO_UMCMN_R0_ISR_S17_ADDR(x))
41759 #define HWIO_UMCMN_R0_ISR_S17_INM(x, m)            \
41760                 in_dword_masked(HWIO_UMCMN_R0_ISR_S17_ADDR(x), m)
41761 #define HWIO_UMCMN_R0_ISR_S17_OUT(x, v)            \
41762                 out_dword(HWIO_UMCMN_R0_ISR_S17_ADDR(x),v)
41763 #define HWIO_UMCMN_R0_ISR_S17_OUTM(x,m,v) \
41764                 out_dword_masked_ns(HWIO_UMCMN_R0_ISR_S17_ADDR(x),m,v,HWIO_UMCMN_R0_ISR_S17_IN(x))
41765 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_MLO_P_WATCHDOG_ERR_INT_BMSK                                                   0x20000000
41766 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           29
41767 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_MLO_P_WATCHDOG_ERR_INT_BMSK                                                   0x10000000
41768 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           28
41769 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_RING_REQ_ERROR_INTR_BMSK                                                       0x8000000
41770 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_RING_REQ_ERROR_INTR_SHFT                                                              27
41771 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_RING_REQ_ERROR_INTR_BMSK                                                       0x4000000
41772 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_RING_REQ_ERROR_INTR_SHFT                                                              26
41773 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_RING_WATCHDOG_ERR_INTR_BMSK                                                    0x2000000
41774 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_RING_WATCHDOG_ERR_INTR_SHFT                                                           25
41775 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_RING_WATCHDOG_ERR_INTR_BMSK                                                    0x1000000
41776 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_RING_WATCHDOG_ERR_INTR_SHFT                                                           24
41777 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_RING_WATCHDOG_ERR_INTR_BMSK                                                      0x800000
41778 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_RING_WATCHDOG_ERR_INTR_SHFT                                                            23
41779 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_RING_WATCHDOG_ERR_INTR_BMSK                                                      0x400000
41780 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_RING_WATCHDOG_ERR_INTR_SHFT                                                            22
41781 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_RING_REQ_ERROR_INTR_BMSK                                                         0x200000
41782 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_RING_REQ_ERROR_INTR_SHFT                                                               21
41783 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_RING_REQ_ERROR_INTR_BMSK                                                         0x100000
41784 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_RING_REQ_ERROR_INTR_SHFT                                                               20
41785 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_FETCH_POINTER_ERR_INTR_BMSK                                                      0x80000
41786 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT4_FETCH_POINTER_ERR_INTR_SHFT                                                           19
41787 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_FETCH_POINTER_ERR_INTR_BMSK                                                      0x40000
41788 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT3_FETCH_POINTER_ERR_INTR_SHFT                                                           18
41789 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_FETCH_POINTER_ERR_INTR_BMSK                                                       0x20000
41790 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN4_FETCH_POINTER_ERR_INTR_SHFT                                                            17
41791 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_FETCH_POINTER_ERR_INTR_BMSK                                                       0x10000
41792 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN3_FETCH_POINTER_ERR_INTR_SHFT                                                            16
41793 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_MLO_P_WATCHDOG_ERR_INT_BMSK                                                       0x8000
41794 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           15
41795 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_MLO_P_WATCHDOG_ERR_INT_BMSK                                                       0x4000
41796 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           14
41797 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_RING_REQ_ERROR_INTR_BMSK                                                          0x2000
41798 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_RING_REQ_ERROR_INTR_SHFT                                                              13
41799 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_RING_REQ_ERROR_INTR_BMSK                                                          0x1000
41800 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_RING_REQ_ERROR_INTR_SHFT                                                              12
41801 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_RING_WATCHDOG_ERR_INTR_BMSK                                                        0x800
41802 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_RING_WATCHDOG_ERR_INTR_SHFT                                                           11
41803 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_RING_WATCHDOG_ERR_INTR_BMSK                                                        0x400
41804 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_RING_WATCHDOG_ERR_INTR_SHFT                                                           10
41805 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_RING_WATCHDOG_ERR_INTR_BMSK                                                         0x200
41806 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_RING_WATCHDOG_ERR_INTR_SHFT                                                             9
41807 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_RING_WATCHDOG_ERR_INTR_BMSK                                                         0x100
41808 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_RING_WATCHDOG_ERR_INTR_SHFT                                                             8
41809 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_RING_REQ_ERROR_INTR_BMSK                                                             0x80
41810 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_RING_REQ_ERROR_INTR_SHFT                                                                7
41811 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_RING_REQ_ERROR_INTR_BMSK                                                             0x40
41812 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_RING_REQ_ERROR_INTR_SHFT                                                                6
41813 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_FETCH_POINTER_ERR_INTR_BMSK                                                         0x20
41814 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT2_FETCH_POINTER_ERR_INTR_SHFT                                                            5
41815 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_FETCH_POINTER_ERR_INTR_BMSK                                                         0x10
41816 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_OUT1_FETCH_POINTER_ERR_INTR_SHFT                                                            4
41817 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_FETCH_POINTER_ERR_INTR_BMSK                                                           0x8
41818 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN2_FETCH_POINTER_ERR_INTR_SHFT                                                             3
41819 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_FETCH_POINTER_ERR_INTR_BMSK                                                           0x4
41820 #define HWIO_UMCMN_R0_ISR_S17_WBM2WBM_IN1_FETCH_POINTER_ERR_INTR_SHFT                                                             2
41821 #define HWIO_UMCMN_R0_ISR_S17_SW1_RELEASE_RING_REQ_ERROR_INTR_BMSK                                                              0x2
41822 #define HWIO_UMCMN_R0_ISR_S17_SW1_RELEASE_RING_REQ_ERROR_INTR_SHFT                                                                1
41823 #define HWIO_UMCMN_R0_ISR_S17_SW1_RELEASE_RING_WATCHDOG_ERR_INTR_BMSK                                                           0x1
41824 #define HWIO_UMCMN_R0_ISR_S17_SW1_RELEASE_RING_WATCHDOG_ERR_INTR_SHFT                                                             0
41825 
41826 #define HWIO_UMCMN_R0_IMR_P_ADDR(x)                                                                                      ((x) + 0x7c)
41827 #define HWIO_UMCMN_R0_IMR_P_PHYS(x)                                                                                      ((x) + 0x7c)
41828 #define HWIO_UMCMN_R0_IMR_P_OFFS                                                                                         (0x7c)
41829 #define HWIO_UMCMN_R0_IMR_P_RMSK                                                                                            0x3fffd
41830 #define HWIO_UMCMN_R0_IMR_P_POR                                                                                          0x00000000
41831 #define HWIO_UMCMN_R0_IMR_P_POR_RMSK                                                                                     0xffffffff
41832 #define HWIO_UMCMN_R0_IMR_P_ATTR                                                                                                      0x3
41833 #define HWIO_UMCMN_R0_IMR_P_IN(x)            \
41834                 in_dword(HWIO_UMCMN_R0_IMR_P_ADDR(x))
41835 #define HWIO_UMCMN_R0_IMR_P_INM(x, m)            \
41836                 in_dword_masked(HWIO_UMCMN_R0_IMR_P_ADDR(x), m)
41837 #define HWIO_UMCMN_R0_IMR_P_OUT(x, v)            \
41838                 out_dword(HWIO_UMCMN_R0_IMR_P_ADDR(x),v)
41839 #define HWIO_UMCMN_R0_IMR_P_OUTM(x,m,v) \
41840                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_P_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_P_IN(x))
41841 #define HWIO_UMCMN_R0_IMR_P_GXI_BMSK                                                                                        0x20000
41842 #define HWIO_UMCMN_R0_IMR_P_GXI_SHFT                                                                                             17
41843 #define HWIO_UMCMN_R0_IMR_P_TQM2_BMSK                                                                                       0x10000
41844 #define HWIO_UMCMN_R0_IMR_P_TQM2_SHFT                                                                                            16
41845 #define HWIO_UMCMN_R0_IMR_P_TQM1_BMSK                                                                                        0x8000
41846 #define HWIO_UMCMN_R0_IMR_P_TQM1_SHFT                                                                                            15
41847 #define HWIO_UMCMN_R0_IMR_P_TQM0_BMSK                                                                                        0x4000
41848 #define HWIO_UMCMN_R0_IMR_P_TQM0_SHFT                                                                                            14
41849 #define HWIO_UMCMN_R0_IMR_P_TCL1_BMSK                                                                                        0x2000
41850 #define HWIO_UMCMN_R0_IMR_P_TCL1_SHFT                                                                                            13
41851 #define HWIO_UMCMN_R0_IMR_P_TCL0_BMSK                                                                                        0x1000
41852 #define HWIO_UMCMN_R0_IMR_P_TCL0_SHFT                                                                                            12
41853 #define HWIO_UMCMN_R0_IMR_P_REO4_BMSK                                                                                         0x800
41854 #define HWIO_UMCMN_R0_IMR_P_REO4_SHFT                                                                                            11
41855 #define HWIO_UMCMN_R0_IMR_P_REO3_BMSK                                                                                         0x400
41856 #define HWIO_UMCMN_R0_IMR_P_REO3_SHFT                                                                                            10
41857 #define HWIO_UMCMN_R0_IMR_P_REO2_BMSK                                                                                         0x200
41858 #define HWIO_UMCMN_R0_IMR_P_REO2_SHFT                                                                                             9
41859 #define HWIO_UMCMN_R0_IMR_P_REO1_BMSK                                                                                         0x100
41860 #define HWIO_UMCMN_R0_IMR_P_REO1_SHFT                                                                                             8
41861 #define HWIO_UMCMN_R0_IMR_P_REO0_BMSK                                                                                          0x80
41862 #define HWIO_UMCMN_R0_IMR_P_REO0_SHFT                                                                                             7
41863 #define HWIO_UMCMN_R0_IMR_P_WBM3_BMSK                                                                                          0x40
41864 #define HWIO_UMCMN_R0_IMR_P_WBM3_SHFT                                                                                             6
41865 #define HWIO_UMCMN_R0_IMR_P_WBM2_BMSK                                                                                          0x20
41866 #define HWIO_UMCMN_R0_IMR_P_WBM2_SHFT                                                                                             5
41867 #define HWIO_UMCMN_R0_IMR_P_WBM1_BMSK                                                                                          0x10
41868 #define HWIO_UMCMN_R0_IMR_P_WBM1_SHFT                                                                                             4
41869 #define HWIO_UMCMN_R0_IMR_P_WBM0_BMSK                                                                                           0x8
41870 #define HWIO_UMCMN_R0_IMR_P_WBM0_SHFT                                                                                             3
41871 #define HWIO_UMCMN_R0_IMR_P_MEM_BMSK                                                                                            0x4
41872 #define HWIO_UMCMN_R0_IMR_P_MEM_SHFT                                                                                              2
41873 #define HWIO_UMCMN_R0_IMR_P_APB_BMSK                                                                                            0x1
41874 #define HWIO_UMCMN_R0_IMR_P_APB_SHFT                                                                                              0
41875 
41876 #define HWIO_UMCMN_R0_IMR_S0_ADDR(x)                                                                                     ((x) + 0x80)
41877 #define HWIO_UMCMN_R0_IMR_S0_PHYS(x)                                                                                     ((x) + 0x80)
41878 #define HWIO_UMCMN_R0_IMR_S0_OFFS                                                                                        (0x80)
41879 #define HWIO_UMCMN_R0_IMR_S0_RMSK                                                                                         0x71fffff
41880 #define HWIO_UMCMN_R0_IMR_S0_POR                                                                                         0x00000000
41881 #define HWIO_UMCMN_R0_IMR_S0_POR_RMSK                                                                                    0xffffffff
41882 #define HWIO_UMCMN_R0_IMR_S0_ATTR                                                                                                     0x3
41883 #define HWIO_UMCMN_R0_IMR_S0_IN(x)            \
41884                 in_dword(HWIO_UMCMN_R0_IMR_S0_ADDR(x))
41885 #define HWIO_UMCMN_R0_IMR_S0_INM(x, m)            \
41886                 in_dword_masked(HWIO_UMCMN_R0_IMR_S0_ADDR(x), m)
41887 #define HWIO_UMCMN_R0_IMR_S0_OUT(x, v)            \
41888                 out_dword(HWIO_UMCMN_R0_IMR_S0_ADDR(x),v)
41889 #define HWIO_UMCMN_R0_IMR_S0_OUTM(x,m,v) \
41890                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S0_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S0_IN(x))
41891 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_RD_INVALID_BMSK                                                                      0x4000000
41892 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_RD_INVALID_SHFT                                                                             26
41893 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_WR_INVALID_BMSK                                                                      0x2000000
41894 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_WR_INVALID_SHFT                                                                             25
41895 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_WR_TO_RD_INVALID_BMSK                                                                0x1000000
41896 #define HWIO_UMCMN_R0_IMR_S0_MXI_APB_WR_TO_RD_INVALID_SHFT                                                                       24
41897 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_RD_INVALID_BMSK                                                                     0x100000
41898 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_RD_INVALID_SHFT                                                                           20
41899 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_WR_INVALID_BMSK                                                                      0x80000
41900 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_WR_INVALID_SHFT                                                                           19
41901 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_WR_TO_RD_INVALID_BMSK                                                                0x40000
41902 #define HWIO_UMCMN_R0_IMR_S0_UMCMN_APB_WR_TO_RD_INVALID_SHFT                                                                     18
41903 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_RD_INVALID_BMSK                                                                        0x20000
41904 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_RD_INVALID_SHFT                                                                             17
41905 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_WR_INVALID_BMSK                                                                        0x10000
41906 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_WR_INVALID_SHFT                                                                             16
41907 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_WR_TO_RD_INVALID_BMSK                                                                   0x8000
41908 #define HWIO_UMCMN_R0_IMR_S0_TQM_APB_WR_TO_RD_INVALID_SHFT                                                                       15
41909 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_RD_INVALID_BMSK                                                                    0x4000
41910 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_RD_INVALID_SHFT                                                                        14
41911 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_WR_INVALID_BMSK                                                                    0x2000
41912 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_WR_INVALID_SHFT                                                                        13
41913 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_WR_TO_RD_INVALID_BMSK                                                              0x1000
41914 #define HWIO_UMCMN_R0_IMR_S0_CMN_PRSR_APB_WR_TO_RD_INVALID_SHFT                                                                  12
41915 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_RD_INVALID_BMSK                                                                          0x800
41916 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_RD_INVALID_SHFT                                                                             11
41917 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_WR_INVALID_BMSK                                                                          0x400
41918 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_WR_INVALID_SHFT                                                                             10
41919 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_WR_TO_RD_INVALID_BMSK                                                                    0x200
41920 #define HWIO_UMCMN_R0_IMR_S0_CCE_APB_WR_TO_RD_INVALID_SHFT                                                                        9
41921 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_RD_INVALID_BMSK                                                                          0x100
41922 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_RD_INVALID_SHFT                                                                              8
41923 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_WR_INVALID_BMSK                                                                           0x80
41924 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_WR_INVALID_SHFT                                                                              7
41925 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_WR_TO_RD_INVALID_BMSK                                                                     0x40
41926 #define HWIO_UMCMN_R0_IMR_S0_WBM_APB_WR_TO_RD_INVALID_SHFT                                                                        6
41927 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_RD_INVALID_BMSK                                                                           0x20
41928 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_RD_INVALID_SHFT                                                                              5
41929 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_WR_INVALID_BMSK                                                                           0x10
41930 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_WR_INVALID_SHFT                                                                              4
41931 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_WR_TO_RD_INVALID_BMSK                                                                      0x8
41932 #define HWIO_UMCMN_R0_IMR_S0_TCL_APB_WR_TO_RD_INVALID_SHFT                                                                        3
41933 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_RD_INVALID_BMSK                                                                            0x4
41934 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_RD_INVALID_SHFT                                                                              2
41935 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_WR_INVALID_BMSK                                                                            0x2
41936 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_WR_INVALID_SHFT                                                                              1
41937 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_WR_TO_RD_INVALID_BMSK                                                                      0x1
41938 #define HWIO_UMCMN_R0_IMR_S0_REO_APB_WR_TO_RD_INVALID_SHFT                                                                        0
41939 
41940 #define HWIO_UMCMN_R0_IMR_S2_ADDR(x)                                                                                     ((x) + 0x84)
41941 #define HWIO_UMCMN_R0_IMR_S2_PHYS(x)                                                                                     ((x) + 0x84)
41942 #define HWIO_UMCMN_R0_IMR_S2_OFFS                                                                                        (0x84)
41943 #define HWIO_UMCMN_R0_IMR_S2_RMSK                                                                                               0xf
41944 #define HWIO_UMCMN_R0_IMR_S2_POR                                                                                         0x00000000
41945 #define HWIO_UMCMN_R0_IMR_S2_POR_RMSK                                                                                    0xffffffff
41946 #define HWIO_UMCMN_R0_IMR_S2_ATTR                                                                                                     0x3
41947 #define HWIO_UMCMN_R0_IMR_S2_IN(x)            \
41948                 in_dword(HWIO_UMCMN_R0_IMR_S2_ADDR(x))
41949 #define HWIO_UMCMN_R0_IMR_S2_INM(x, m)            \
41950                 in_dword_masked(HWIO_UMCMN_R0_IMR_S2_ADDR(x), m)
41951 #define HWIO_UMCMN_R0_IMR_S2_OUT(x, v)            \
41952                 out_dword(HWIO_UMCMN_R0_IMR_S2_ADDR(x),v)
41953 #define HWIO_UMCMN_R0_IMR_S2_OUTM(x,m,v) \
41954                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S2_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S2_IN(x))
41955 #define HWIO_UMCMN_R0_IMR_S2_MEM_REMOTE_ACC_ERR_BMSK                                                                            0x8
41956 #define HWIO_UMCMN_R0_IMR_S2_MEM_REMOTE_ACC_ERR_SHFT                                                                              3
41957 #define HWIO_UMCMN_R0_IMR_S2_MEM_ACC_RANGE_ERR_BMSK                                                                             0x4
41958 #define HWIO_UMCMN_R0_IMR_S2_MEM_ACC_RANGE_ERR_SHFT                                                                               2
41959 #define HWIO_UMCMN_R0_IMR_S2_MEM_NON_SEC_ACC_ERR2_BMSK                                                                          0x2
41960 #define HWIO_UMCMN_R0_IMR_S2_MEM_NON_SEC_ACC_ERR2_SHFT                                                                            1
41961 #define HWIO_UMCMN_R0_IMR_S2_MEM_NON_SEC_ACC_ERR1_BMSK                                                                          0x1
41962 #define HWIO_UMCMN_R0_IMR_S2_MEM_NON_SEC_ACC_ERR1_SHFT                                                                            0
41963 
41964 #define HWIO_UMCMN_R0_IMR_S3_ADDR(x)                                                                                     ((x) + 0x88)
41965 #define HWIO_UMCMN_R0_IMR_S3_PHYS(x)                                                                                     ((x) + 0x88)
41966 #define HWIO_UMCMN_R0_IMR_S3_OFFS                                                                                        (0x88)
41967 #define HWIO_UMCMN_R0_IMR_S3_RMSK                                                                                        0xffffffff
41968 #define HWIO_UMCMN_R0_IMR_S3_POR                                                                                         0x00000000
41969 #define HWIO_UMCMN_R0_IMR_S3_POR_RMSK                                                                                    0xffffffff
41970 #define HWIO_UMCMN_R0_IMR_S3_ATTR                                                                                                     0x3
41971 #define HWIO_UMCMN_R0_IMR_S3_IN(x)            \
41972                 in_dword(HWIO_UMCMN_R0_IMR_S3_ADDR(x))
41973 #define HWIO_UMCMN_R0_IMR_S3_INM(x, m)            \
41974                 in_dword_masked(HWIO_UMCMN_R0_IMR_S3_ADDR(x), m)
41975 #define HWIO_UMCMN_R0_IMR_S3_OUT(x, v)            \
41976                 out_dword(HWIO_UMCMN_R0_IMR_S3_ADDR(x),v)
41977 #define HWIO_UMCMN_R0_IMR_S3_OUTM(x,m,v) \
41978                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S3_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S3_IN(x))
41979 #define HWIO_UMCMN_R0_IMR_S3_MSDU_PARSER_DUP_DET_EVENT_INTR_BMSK                                                         0x80000000
41980 #define HWIO_UMCMN_R0_IMR_S3_MSDU_PARSER_DUP_DET_EVENT_INTR_SHFT                                                                 31
41981 #define HWIO_UMCMN_R0_IMR_S3_REL_PARSER_DUP_DET_EVENT_INTR_BMSK                                                          0x40000000
41982 #define HWIO_UMCMN_R0_IMR_S3_REL_PARSER_DUP_DET_EVENT_INTR_SHFT                                                                  30
41983 #define HWIO_UMCMN_R0_IMR_S3_LINK_DIST_DUP_DET_EVENT_INTR_BMSK                                                           0x20000000
41984 #define HWIO_UMCMN_R0_IMR_S3_LINK_DIST_DUP_DET_EVENT_INTR_SHFT                                                                   29
41985 #define HWIO_UMCMN_R0_IMR_S3_SW_COOKIE_IDLE_TIMEOUT_BMSK                                                                 0x10000000
41986 #define HWIO_UMCMN_R0_IMR_S3_SW_COOKIE_IDLE_TIMEOUT_SHFT                                                                         28
41987 #define HWIO_UMCMN_R0_IMR_S3_DELINK_B2B_DUPLI_PTR_INTR_BMSK                                                               0x8000000
41988 #define HWIO_UMCMN_R0_IMR_S3_DELINK_B2B_DUPLI_PTR_INTR_SHFT                                                                      27
41989 #define HWIO_UMCMN_R0_IMR_S3_LINK_DIST_B2B_DUPLI_INTR_BMSK                                                                0x4000000
41990 #define HWIO_UMCMN_R0_IMR_S3_LINK_DIST_B2B_DUPLI_INTR_SHFT                                                                       26
41991 #define HWIO_UMCMN_R0_IMR_S3_IDLE_SEQUENCE_WD_INTR_BMSK                                                                   0x2000000
41992 #define HWIO_UMCMN_R0_IMR_S3_IDLE_SEQUENCE_WD_INTR_SHFT                                                                          25
41993 #define HWIO_UMCMN_R0_IMR_S3_WBM_VA_CONV_ERR_INT_BMSK                                                                     0x1000000
41994 #define HWIO_UMCMN_R0_IMR_S3_WBM_VA_CONV_ERR_INT_SHFT                                                                            24
41995 #define HWIO_UMCMN_R0_IMR_S3_WBM_BP_WARN_INT_BMSK                                                                          0x800000
41996 #define HWIO_UMCMN_R0_IMR_S3_WBM_BP_WARN_INT_SHFT                                                                                23
41997 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW6_BUF_PROD_WDG_BMSK                                                                     0x400000
41998 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW6_BUF_PROD_WDG_SHFT                                                                           22
41999 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW5_BUF_PROD_WDG_BMSK                                                                     0x200000
42000 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW5_BUF_PROD_WDG_SHFT                                                                           21
42001 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW4_BUF_PROD_WDG_BMSK                                                                     0x100000
42002 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW4_BUF_PROD_WDG_SHFT                                                                           20
42003 #define HWIO_UMCMN_R0_IMR_S3_WBM_ERROR_BUF_PROD_WDG_BMSK                                                                    0x80000
42004 #define HWIO_UMCMN_R0_IMR_S3_WBM_ERROR_BUF_PROD_WDG_SHFT                                                                         19
42005 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_PARSER_ERR_BMSK                                                                       0x70000
42006 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_PARSER_ERR_SHFT                                                                            16
42007 #define HWIO_UMCMN_R0_IMR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_ERR_BMSK                                                           0x8000
42008 #define HWIO_UMCMN_R0_IMR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_ERR_SHFT                                                               15
42009 #define HWIO_UMCMN_R0_IMR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_WDG_BMSK                                                           0x4000
42010 #define HWIO_UMCMN_R0_IMR_S3_WBM_LINK_IDLE_LIST_SCAT_SRNG_WDG_SHFT                                                               14
42011 #define HWIO_UMCMN_R0_IMR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_ERR_BMSK                                                            0x2000
42012 #define HWIO_UMCMN_R0_IMR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_ERR_SHFT                                                                13
42013 #define HWIO_UMCMN_R0_IMR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_WDG_BMSK                                                            0x1000
42014 #define HWIO_UMCMN_R0_IMR_S3_WBM_BUF_IDLE_LIST_SCAT_SRNG_WDG_SHFT                                                                12
42015 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_DELINK_PARSE_ERR_BMSK                                                                   0x800
42016 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_DELINK_PARSE_ERR_SHFT                                                                      11
42017 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_DELINK_WDG_BMSK                                                                         0x400
42018 #define HWIO_UMCMN_R0_IMR_S3_WBM_MSDU_DELINK_WDG_SHFT                                                                            10
42019 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_DIST_C_WDG_BMSK                                                                0x200
42020 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_DIST_C_WDG_SHFT                                                                    9
42021 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_DIST_P_WDG_BMSK                                                                0x100
42022 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_DIST_P_WDG_SHFT                                                                    8
42023 #define HWIO_UMCMN_R0_IMR_S3_WBM_FW_BUF_PROD_WDG_BMSK                                                                          0x80
42024 #define HWIO_UMCMN_R0_IMR_S3_WBM_FW_BUF_PROD_WDG_SHFT                                                                             7
42025 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW3_BUF_PROD_WDG_BMSK                                                                         0x40
42026 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW3_BUF_PROD_WDG_SHFT                                                                            6
42027 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW2_BUF_PROD_WDG_BMSK                                                                         0x20
42028 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW2_BUF_PROD_WDG_SHFT                                                                            5
42029 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW1_BUF_PROD_WDG_BMSK                                                                         0x10
42030 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW1_BUF_PROD_WDG_SHFT                                                                            4
42031 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW0_BUF_PROD_WDG_BMSK                                                                          0x8
42032 #define HWIO_UMCMN_R0_IMR_S3_WBM_SW0_BUF_PROD_WDG_SHFT                                                                            3
42033 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_PROD_WDG_BMSK                                                                    0x4
42034 #define HWIO_UMCMN_R0_IMR_S3_WBM_LNK_IDLE_LIST_PROD_WDG_SHFT                                                                      2
42035 #define HWIO_UMCMN_R0_IMR_S3_WBM_REL_REQ_PARSER_C_WDG_BMSK                                                                      0x2
42036 #define HWIO_UMCMN_R0_IMR_S3_WBM_REL_REQ_PARSER_C_WDG_SHFT                                                                        1
42037 #define HWIO_UMCMN_R0_IMR_S3_WBM_REL_REQ_PARSER_P_WDG_BMSK                                                                      0x1
42038 #define HWIO_UMCMN_R0_IMR_S3_WBM_REL_REQ_PARSER_P_WDG_SHFT                                                                        0
42039 
42040 #define HWIO_UMCMN_R0_IMR_S4_ADDR(x)                                                                                     ((x) + 0x8c)
42041 #define HWIO_UMCMN_R0_IMR_S4_PHYS(x)                                                                                     ((x) + 0x8c)
42042 #define HWIO_UMCMN_R0_IMR_S4_OFFS                                                                                        (0x8c)
42043 #define HWIO_UMCMN_R0_IMR_S4_RMSK                                                                                        0xffffffff
42044 #define HWIO_UMCMN_R0_IMR_S4_POR                                                                                         0x00000000
42045 #define HWIO_UMCMN_R0_IMR_S4_POR_RMSK                                                                                    0xffffffff
42046 #define HWIO_UMCMN_R0_IMR_S4_ATTR                                                                                                     0x3
42047 #define HWIO_UMCMN_R0_IMR_S4_IN(x)            \
42048                 in_dword(HWIO_UMCMN_R0_IMR_S4_ADDR(x))
42049 #define HWIO_UMCMN_R0_IMR_S4_INM(x, m)            \
42050                 in_dword_masked(HWIO_UMCMN_R0_IMR_S4_ADDR(x), m)
42051 #define HWIO_UMCMN_R0_IMR_S4_OUT(x, v)            \
42052                 out_dword(HWIO_UMCMN_R0_IMR_S4_ADDR(x),v)
42053 #define HWIO_UMCMN_R0_IMR_S4_OUTM(x,m,v) \
42054                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S4_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S4_IN(x))
42055 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW6_RELEASE_RING_WDG_ERR_BMSK                                                           0x80000000
42056 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW6_RELEASE_RING_WDG_ERR_SHFT                                                                   31
42057 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW5_RELEASE_RING_WDG_ERR_BMSK                                                           0x40000000
42058 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW5_RELEASE_RING_WDG_ERR_SHFT                                                                   30
42059 #define HWIO_UMCMN_R0_IMR_S4_WBM2ERROR_RELEASE_RING_WDG_ERR_BMSK                                                         0x20000000
42060 #define HWIO_UMCMN_R0_IMR_S4_WBM2ERROR_RELEASE_RING_WDG_ERR_SHFT                                                                 29
42061 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW4_RELEASE_RING_WDG_ERR_BMSK                                                           0x10000000
42062 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW4_RELEASE_RING_WDG_ERR_SHFT                                                                   28
42063 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW3_RELEASE_RING_WDG_ERR_BMSK                                                            0x8000000
42064 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW3_RELEASE_RING_WDG_ERR_SHFT                                                                   27
42065 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW2_RELEASE_RING_WDG_ERR_BMSK                                                            0x4000000
42066 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW2_RELEASE_RING_WDG_ERR_SHFT                                                                   26
42067 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW1_RELEASE_RING_WDG_ERR_BMSK                                                            0x2000000
42068 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW1_RELEASE_RING_WDG_ERR_SHFT                                                                   25
42069 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW0_RELEASE_RING_WDG_ERR_BMSK                                                            0x1000000
42070 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW0_RELEASE_RING_WDG_ERR_SHFT                                                                   24
42071 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_RELEASE_RING_WDG_ERR_BMSK                                                              0x800000
42072 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_RELEASE_RING_WDG_ERR_SHFT                                                                    23
42073 #define HWIO_UMCMN_R0_IMR_S4_WBM_IDLE_LINK_RING_WDG_ERR_BMSK                                                               0x400000
42074 #define HWIO_UMCMN_R0_IMR_S4_WBM_IDLE_LINK_RING_WDG_ERR_SHFT                                                                     22
42075 #define HWIO_UMCMN_R0_IMR_S4_WBM_IDLE_BUF_RING_WDG_ERR_BMSK                                                                0x200000
42076 #define HWIO_UMCMN_R0_IMR_S4_WBM_IDLE_BUF_RING_WDG_ERR_SHFT                                                                      21
42077 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA2_LINK_RING_WDG_ERR_BMSK                                                             0x100000
42078 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA2_LINK_RING_WDG_ERR_SHFT                                                                   20
42079 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA1_LINK_RING_WDG_ERR_BMSK                                                              0x80000
42080 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA1_LINK_RING_WDG_ERR_SHFT                                                                   19
42081 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA0_LINK_RING_WDG_ERR_BMSK                                                              0x40000
42082 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA0_LINK_RING_WDG_ERR_SHFT                                                                   18
42083 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_LINK_RING_WDG_ERR_BMSK                                                                  0x20000
42084 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_LINK_RING_WDG_ERR_SHFT                                                                       17
42085 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW_LINK_RING_WDG_ERR_BMSK                                                                  0x10000
42086 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW_LINK_RING_WDG_ERR_SHFT                                                                       16
42087 #define HWIO_UMCMN_R0_IMR_S4_WBM2REO_LINK_RING_WDG_ERR_BMSK                                                                  0x8000
42088 #define HWIO_UMCMN_R0_IMR_S4_WBM2REO_LINK_RING_WDG_ERR_SHFT                                                                      15
42089 #define HWIO_UMCMN_R0_IMR_S4_WBM2TQM_LINK_RING_WDG_ERR_BMSK                                                                  0x4000
42090 #define HWIO_UMCMN_R0_IMR_S4_WBM2TQM_LINK_RING_WDG_ERR_SHFT                                                                      14
42091 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA2_BUF_RING_WDG_ERR_BMSK                                                                0x2000
42092 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA2_BUF_RING_WDG_ERR_SHFT                                                                    13
42093 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA1_BUF_RING_WDG_ERR_BMSK                                                                0x1000
42094 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA1_BUF_RING_WDG_ERR_SHFT                                                                    12
42095 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA0_BUF_RING_WDG_ERR_BMSK                                                                 0x800
42096 #define HWIO_UMCMN_R0_IMR_S4_WBM2RXDMA0_BUF_RING_WDG_ERR_SHFT                                                                    11
42097 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_BUF_RING_WDG_ERR_BMSK                                                                     0x400
42098 #define HWIO_UMCMN_R0_IMR_S4_WBM2FW_BUF_RING_WDG_ERR_SHFT                                                                        10
42099 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW_BUF_RING_WDG_ERR_BMSK                                                                     0x200
42100 #define HWIO_UMCMN_R0_IMR_S4_WBM2SW_BUF_RING_WDG_ERR_SHFT                                                                         9
42101 #define HWIO_UMCMN_R0_IMR_S4_WBM2PPE_BUF_RING_WDG_ERR_BMSK                                                                    0x100
42102 #define HWIO_UMCMN_R0_IMR_S4_WBM2PPE_BUF_RING_WDG_ERR_SHFT                                                                        8
42103 #define HWIO_UMCMN_R0_IMR_S4_RXDMA2_RELEASE_RING_WDG_ERR_BMSK                                                                  0x80
42104 #define HWIO_UMCMN_R0_IMR_S4_RXDMA2_RELEASE_RING_WDG_ERR_SHFT                                                                     7
42105 #define HWIO_UMCMN_R0_IMR_S4_RXDMA1_RELEASE_RING_WDG_ERR_BMSK                                                                  0x40
42106 #define HWIO_UMCMN_R0_IMR_S4_RXDMA1_RELEASE_RING_WDG_ERR_SHFT                                                                     6
42107 #define HWIO_UMCMN_R0_IMR_S4_RXDMA0_RELEASE_RING_WDG_ERR_BMSK                                                                  0x20
42108 #define HWIO_UMCMN_R0_IMR_S4_RXDMA0_RELEASE_RING_WDG_ERR_SHFT                                                                     5
42109 #define HWIO_UMCMN_R0_IMR_S4_FW_RELEASE_RING_WDG_ERR_BMSK                                                                      0x10
42110 #define HWIO_UMCMN_R0_IMR_S4_FW_RELEASE_RING_WDG_ERR_SHFT                                                                         4
42111 #define HWIO_UMCMN_R0_IMR_S4_SW_RELEASE_RING_WDG_ERR_BMSK                                                                       0x8
42112 #define HWIO_UMCMN_R0_IMR_S4_SW_RELEASE_RING_WDG_ERR_SHFT                                                                         3
42113 #define HWIO_UMCMN_R0_IMR_S4_REO_RELEASE_RING_WDG_ERR_BMSK                                                                      0x4
42114 #define HWIO_UMCMN_R0_IMR_S4_REO_RELEASE_RING_WDG_ERR_SHFT                                                                        2
42115 #define HWIO_UMCMN_R0_IMR_S4_TQM_RELEASE_RING_WDG_ERR_BMSK                                                                      0x2
42116 #define HWIO_UMCMN_R0_IMR_S4_TQM_RELEASE_RING_WDG_ERR_SHFT                                                                        1
42117 #define HWIO_UMCMN_R0_IMR_S4_PPE_RELEASE_RING_WDG_ERR_BMSK                                                                      0x1
42118 #define HWIO_UMCMN_R0_IMR_S4_PPE_RELEASE_RING_WDG_ERR_SHFT                                                                        0
42119 
42120 #define HWIO_UMCMN_R0_IMR_S5_ADDR(x)                                                                                     ((x) + 0x90)
42121 #define HWIO_UMCMN_R0_IMR_S5_PHYS(x)                                                                                     ((x) + 0x90)
42122 #define HWIO_UMCMN_R0_IMR_S5_OFFS                                                                                        (0x90)
42123 #define HWIO_UMCMN_R0_IMR_S5_RMSK                                                                                        0xffffffff
42124 #define HWIO_UMCMN_R0_IMR_S5_POR                                                                                         0x00000000
42125 #define HWIO_UMCMN_R0_IMR_S5_POR_RMSK                                                                                    0xffffffff
42126 #define HWIO_UMCMN_R0_IMR_S5_ATTR                                                                                                     0x3
42127 #define HWIO_UMCMN_R0_IMR_S5_IN(x)            \
42128                 in_dword(HWIO_UMCMN_R0_IMR_S5_ADDR(x))
42129 #define HWIO_UMCMN_R0_IMR_S5_INM(x, m)            \
42130                 in_dword_masked(HWIO_UMCMN_R0_IMR_S5_ADDR(x), m)
42131 #define HWIO_UMCMN_R0_IMR_S5_OUT(x, v)            \
42132                 out_dword(HWIO_UMCMN_R0_IMR_S5_ADDR(x),v)
42133 #define HWIO_UMCMN_R0_IMR_S5_OUTM(x,m,v) \
42134                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S5_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S5_IN(x))
42135 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW6_RELEASE_RING_REQ_ERR_BMSK                                                           0x80000000
42136 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW6_RELEASE_RING_REQ_ERR_SHFT                                                                   31
42137 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW5_RELEASE_RING_REQ_ERR_BMSK                                                           0x40000000
42138 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW5_RELEASE_RING_REQ_ERR_SHFT                                                                   30
42139 #define HWIO_UMCMN_R0_IMR_S5_WBM2ERROR_RELEASE_RING_REQ_ERR_BMSK                                                         0x20000000
42140 #define HWIO_UMCMN_R0_IMR_S5_WBM2ERROR_RELEASE_RING_REQ_ERR_SHFT                                                                 29
42141 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW4_RELEASE_RING_REQ_ERR_BMSK                                                           0x10000000
42142 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW4_RELEASE_RING_REQ_ERR_SHFT                                                                   28
42143 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW3_RELEASE_RING_REQ_ERR_BMSK                                                            0x8000000
42144 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW3_RELEASE_RING_REQ_ERR_SHFT                                                                   27
42145 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW2_RELEASE_RING_REQ_ERR_BMSK                                                            0x4000000
42146 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW2_RELEASE_RING_REQ_ERR_SHFT                                                                   26
42147 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW1_RELEASE_RING_REQ_ERR_BMSK                                                            0x2000000
42148 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW1_RELEASE_RING_REQ_ERR_SHFT                                                                   25
42149 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW0_RELEASE_RING_REQ_ERR_BMSK                                                            0x1000000
42150 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW0_RELEASE_RING_REQ_ERR_SHFT                                                                   24
42151 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_RELEASE_RING_REQ_ERR_BMSK                                                              0x800000
42152 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_RELEASE_RING_REQ_ERR_SHFT                                                                    23
42153 #define HWIO_UMCMN_R0_IMR_S5_WBM_IDLE_LINK_RING_REQ_ERR_BMSK                                                               0x400000
42154 #define HWIO_UMCMN_R0_IMR_S5_WBM_IDLE_LINK_RING_REQ_ERR_SHFT                                                                     22
42155 #define HWIO_UMCMN_R0_IMR_S5_WBM_IDLE_BUF_RING_REQ_ERR_BMSK                                                                0x200000
42156 #define HWIO_UMCMN_R0_IMR_S5_WBM_IDLE_BUF_RING_REQ_ERR_SHFT                                                                      21
42157 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA2_LINK_RING_REQ_ERR_BMSK                                                             0x100000
42158 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA2_LINK_RING_REQ_ERR_SHFT                                                                   20
42159 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA1_LINK_RING_REQ_ERR_BMSK                                                              0x80000
42160 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA1_LINK_RING_REQ_ERR_SHFT                                                                   19
42161 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA0_LINK_RING_REQ_ERR_BMSK                                                              0x40000
42162 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA0_LINK_RING_REQ_ERR_SHFT                                                                   18
42163 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_LINK_RING_REQ_ERR_BMSK                                                                  0x20000
42164 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_LINK_RING_REQ_ERR_SHFT                                                                       17
42165 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW_LINK_RING_REQ_ERR_BMSK                                                                  0x10000
42166 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW_LINK_RING_REQ_ERR_SHFT                                                                       16
42167 #define HWIO_UMCMN_R0_IMR_S5_WBM2REO_LINK_RING_REQ_ERR_BMSK                                                                  0x8000
42168 #define HWIO_UMCMN_R0_IMR_S5_WBM2REO_LINK_RING_REQ_ERR_SHFT                                                                      15
42169 #define HWIO_UMCMN_R0_IMR_S5_WBM2TQM_LINK_RING_REQ_ERR_BMSK                                                                  0x4000
42170 #define HWIO_UMCMN_R0_IMR_S5_WBM2TQM_LINK_RING_REQ_ERR_SHFT                                                                      14
42171 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA2_BUF_RING_REQ_ERR_BMSK                                                                0x2000
42172 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA2_BUF_RING_REQ_ERR_SHFT                                                                    13
42173 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA1_BUF_RING_REQ_ERR_BMSK                                                                0x1000
42174 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA1_BUF_RING_REQ_ERR_SHFT                                                                    12
42175 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA0_BUF_RING_REQ_ERR_BMSK                                                                 0x800
42176 #define HWIO_UMCMN_R0_IMR_S5_WBM2RXDMA0_BUF_RING_REQ_ERR_SHFT                                                                    11
42177 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_BUF_RING_REQ_ERR_BMSK                                                                     0x400
42178 #define HWIO_UMCMN_R0_IMR_S5_WBM2FW_BUF_RING_REQ_ERR_SHFT                                                                        10
42179 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW_BUF_RING_REQ_ERR_BMSK                                                                     0x200
42180 #define HWIO_UMCMN_R0_IMR_S5_WBM2SW_BUF_RING_REQ_ERR_SHFT                                                                         9
42181 #define HWIO_UMCMN_R0_IMR_S5_WBM2PPE_BUF_RING_REQ_ERR_BMSK                                                                    0x100
42182 #define HWIO_UMCMN_R0_IMR_S5_WBM2PPE_BUF_RING_REQ_ERR_SHFT                                                                        8
42183 #define HWIO_UMCMN_R0_IMR_S5_RXDMA2_RELEASE_RING_REQ_ERR_BMSK                                                                  0x80
42184 #define HWIO_UMCMN_R0_IMR_S5_RXDMA2_RELEASE_RING_REQ_ERR_SHFT                                                                     7
42185 #define HWIO_UMCMN_R0_IMR_S5_RXDMA1_RELEASE_RING_REQ_ERR_BMSK                                                                  0x40
42186 #define HWIO_UMCMN_R0_IMR_S5_RXDMA1_RELEASE_RING_REQ_ERR_SHFT                                                                     6
42187 #define HWIO_UMCMN_R0_IMR_S5_RXDMA0_RELEASE_RING_REQ_ERR_BMSK                                                                  0x20
42188 #define HWIO_UMCMN_R0_IMR_S5_RXDMA0_RELEASE_RING_REQ_ERR_SHFT                                                                     5
42189 #define HWIO_UMCMN_R0_IMR_S5_FW_RELEASE_RING_REQ_ERR_BMSK                                                                      0x10
42190 #define HWIO_UMCMN_R0_IMR_S5_FW_RELEASE_RING_REQ_ERR_SHFT                                                                         4
42191 #define HWIO_UMCMN_R0_IMR_S5_SW_RELEASE_RING_REQ_ERR_BMSK                                                                       0x8
42192 #define HWIO_UMCMN_R0_IMR_S5_SW_RELEASE_RING_REQ_ERR_SHFT                                                                         3
42193 #define HWIO_UMCMN_R0_IMR_S5_REO_RELEASE_RING_REQ_ERR_BMSK                                                                      0x4
42194 #define HWIO_UMCMN_R0_IMR_S5_REO_RELEASE_RING_REQ_ERR_SHFT                                                                        2
42195 #define HWIO_UMCMN_R0_IMR_S5_TQM_RELEASE_RING_REQ_ERR_BMSK                                                                      0x2
42196 #define HWIO_UMCMN_R0_IMR_S5_TQM_RELEASE_RING_REQ_ERR_SHFT                                                                        1
42197 #define HWIO_UMCMN_R0_IMR_S5_PPE_RELEASE_RING_REQ_ERR_BMSK                                                                      0x1
42198 #define HWIO_UMCMN_R0_IMR_S5_PPE_RELEASE_RING_REQ_ERR_SHFT                                                                        0
42199 
42200 #define HWIO_UMCMN_R0_IMR_S6_ADDR(x)                                                                                     ((x) + 0x94)
42201 #define HWIO_UMCMN_R0_IMR_S6_PHYS(x)                                                                                     ((x) + 0x94)
42202 #define HWIO_UMCMN_R0_IMR_S6_OFFS                                                                                        (0x94)
42203 #define HWIO_UMCMN_R0_IMR_S6_RMSK                                                                                         0x1ffffff
42204 #define HWIO_UMCMN_R0_IMR_S6_POR                                                                                         0x00000000
42205 #define HWIO_UMCMN_R0_IMR_S6_POR_RMSK                                                                                    0xffffffff
42206 #define HWIO_UMCMN_R0_IMR_S6_ATTR                                                                                                     0x3
42207 #define HWIO_UMCMN_R0_IMR_S6_IN(x)            \
42208                 in_dword(HWIO_UMCMN_R0_IMR_S6_ADDR(x))
42209 #define HWIO_UMCMN_R0_IMR_S6_INM(x, m)            \
42210                 in_dword_masked(HWIO_UMCMN_R0_IMR_S6_ADDR(x), m)
42211 #define HWIO_UMCMN_R0_IMR_S6_OUT(x, v)            \
42212                 out_dword(HWIO_UMCMN_R0_IMR_S6_ADDR(x),v)
42213 #define HWIO_UMCMN_R0_IMR_S6_OUTM(x,m,v) \
42214                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S6_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S6_IN(x))
42215 #define HWIO_UMCMN_R0_IMR_S6_REO2PPE1_RING_WDG_BMSK                                                                       0x1000000
42216 #define HWIO_UMCMN_R0_IMR_S6_REO2PPE1_RING_WDG_SHFT                                                                              24
42217 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO4_MLO_RING_WDG_BMSK                                                                  0x800000
42218 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO4_MLO_RING_WDG_SHFT                                                                        23
42219 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO3_MLO_RING_WDG_BMSK                                                                  0x400000
42220 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO3_MLO_RING_WDG_SHFT                                                                        22
42221 #define HWIO_UMCMN_R0_IMR_S6_REO2PPE_RING_WDG_BMSK                                                                         0x200000
42222 #define HWIO_UMCMN_R0_IMR_S6_REO2PPE_RING_WDG_SHFT                                                                               21
42223 #define HWIO_UMCMN_R0_IMR_S6_REO2SW8_RING_WDG_BMSK                                                                         0x100000
42224 #define HWIO_UMCMN_R0_IMR_S6_REO2SW8_RING_WDG_SHFT                                                                               20
42225 #define HWIO_UMCMN_R0_IMR_S6_REO2SW7_RING_WDG_BMSK                                                                          0x80000
42226 #define HWIO_UMCMN_R0_IMR_S6_REO2SW7_RING_WDG_SHFT                                                                               19
42227 #define HWIO_UMCMN_R0_IMR_S6_REO_STATUS_RING_WDG_BMSK                                                                       0x40000
42228 #define HWIO_UMCMN_R0_IMR_S6_REO_STATUS_RING_WDG_SHFT                                                                            18
42229 #define HWIO_UMCMN_R0_IMR_S6_REO_RELEASE_RING_WDG_BMSK                                                                      0x20000
42230 #define HWIO_UMCMN_R0_IMR_S6_REO_RELEASE_RING_WDG_SHFT                                                                           17
42231 #define HWIO_UMCMN_R0_IMR_S6_REO2FW_RING_WDG_BMSK                                                                           0x10000
42232 #define HWIO_UMCMN_R0_IMR_S6_REO2FW_RING_WDG_SHFT                                                                                16
42233 #define HWIO_UMCMN_R0_IMR_S6_REO2SW0_RING_WDG_BMSK                                                                           0x8000
42234 #define HWIO_UMCMN_R0_IMR_S6_REO2SW0_RING_WDG_SHFT                                                                               15
42235 #define HWIO_UMCMN_R0_IMR_S6_REO2SW6_RING_WDG_BMSK                                                                           0x4000
42236 #define HWIO_UMCMN_R0_IMR_S6_REO2SW6_RING_WDG_SHFT                                                                               14
42237 #define HWIO_UMCMN_R0_IMR_S6_REO2SW5_RING_WDG_BMSK                                                                           0x2000
42238 #define HWIO_UMCMN_R0_IMR_S6_REO2SW5_RING_WDG_SHFT                                                                               13
42239 #define HWIO_UMCMN_R0_IMR_S6_REO2SW4_RING_WDG_BMSK                                                                           0x1000
42240 #define HWIO_UMCMN_R0_IMR_S6_REO2SW4_RING_WDG_SHFT                                                                               12
42241 #define HWIO_UMCMN_R0_IMR_S6_REO2SW3_RING_WDG_BMSK                                                                            0x800
42242 #define HWIO_UMCMN_R0_IMR_S6_REO2SW3_RING_WDG_SHFT                                                                               11
42243 #define HWIO_UMCMN_R0_IMR_S6_REO2SW2_RING_WDG_BMSK                                                                            0x400
42244 #define HWIO_UMCMN_R0_IMR_S6_REO2SW2_RING_WDG_SHFT                                                                               10
42245 #define HWIO_UMCMN_R0_IMR_S6_REO2SW1_RING_WDG_BMSK                                                                            0x200
42246 #define HWIO_UMCMN_R0_IMR_S6_REO2SW1_RING_WDG_SHFT                                                                                9
42247 #define HWIO_UMCMN_R0_IMR_S6_SW2REO_RING_WDG_BMSK                                                                             0x100
42248 #define HWIO_UMCMN_R0_IMR_S6_SW2REO_RING_WDG_SHFT                                                                                 8
42249 #define HWIO_UMCMN_R0_IMR_S6_SW2REO1_RING_WDG_BMSK                                                                             0x80
42250 #define HWIO_UMCMN_R0_IMR_S6_SW2REO1_RING_WDG_SHFT                                                                                7
42251 #define HWIO_UMCMN_R0_IMR_S6_SW2REO2_RING_WDG_BMSK                                                                             0x40
42252 #define HWIO_UMCMN_R0_IMR_S6_SW2REO2_RING_WDG_SHFT                                                                                6
42253 #define HWIO_UMCMN_R0_IMR_S6_SW2REO3_RING_WDG_BMSK                                                                             0x20
42254 #define HWIO_UMCMN_R0_IMR_S6_SW2REO3_RING_WDG_SHFT                                                                                5
42255 #define HWIO_UMCMN_R0_IMR_S6_REO_CMD_RING_WDG_BMSK                                                                             0x10
42256 #define HWIO_UMCMN_R0_IMR_S6_REO_CMD_RING_WDG_SHFT                                                                                4
42257 #define HWIO_UMCMN_R0_IMR_S6_WBM2REO_LINK_RING_WDG_BMSK                                                                         0x8
42258 #define HWIO_UMCMN_R0_IMR_S6_WBM2REO_LINK_RING_WDG_SHFT                                                                           3
42259 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO2_MLO_RING_WDG_BMSK                                                                       0x4
42260 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO2_MLO_RING_WDG_SHFT                                                                         2
42261 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO1_MLO_RING_WDG_BMSK                                                                       0x2
42262 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO1_MLO_RING_WDG_SHFT                                                                         1
42263 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO0_RING_WDG_BMSK                                                                           0x1
42264 #define HWIO_UMCMN_R0_IMR_S6_RXDMA2REO0_RING_WDG_SHFT                                                                             0
42265 
42266 #define HWIO_UMCMN_R0_IMR_S7_ADDR(x)                                                                                     ((x) + 0x98)
42267 #define HWIO_UMCMN_R0_IMR_S7_PHYS(x)                                                                                     ((x) + 0x98)
42268 #define HWIO_UMCMN_R0_IMR_S7_OFFS                                                                                        (0x98)
42269 #define HWIO_UMCMN_R0_IMR_S7_RMSK                                                                                        0xffff000f
42270 #define HWIO_UMCMN_R0_IMR_S7_POR                                                                                         0x00000000
42271 #define HWIO_UMCMN_R0_IMR_S7_POR_RMSK                                                                                    0xffffffff
42272 #define HWIO_UMCMN_R0_IMR_S7_ATTR                                                                                                     0x3
42273 #define HWIO_UMCMN_R0_IMR_S7_IN(x)            \
42274                 in_dword(HWIO_UMCMN_R0_IMR_S7_ADDR(x))
42275 #define HWIO_UMCMN_R0_IMR_S7_INM(x, m)            \
42276                 in_dword_masked(HWIO_UMCMN_R0_IMR_S7_ADDR(x), m)
42277 #define HWIO_UMCMN_R0_IMR_S7_OUT(x, v)            \
42278                 out_dword(HWIO_UMCMN_R0_IMR_S7_ADDR(x),v)
42279 #define HWIO_UMCMN_R0_IMR_S7_OUTM(x,m,v) \
42280                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S7_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S7_IN(x))
42281 #define HWIO_UMCMN_R0_IMR_S7_REO_CACHE_INT_BMSK                                                                          0xffff0000
42282 #define HWIO_UMCMN_R0_IMR_S7_REO_CACHE_INT_SHFT                                                                                  16
42283 #define HWIO_UMCMN_R0_IMR_S7_REO_AC_BUF_OVER_THRESH_BMSK                                                                        0xf
42284 #define HWIO_UMCMN_R0_IMR_S7_REO_AC_BUF_OVER_THRESH_SHFT                                                                          0
42285 
42286 #define HWIO_UMCMN_R0_IMR_S8_ADDR(x)                                                                                     ((x) + 0x9c)
42287 #define HWIO_UMCMN_R0_IMR_S8_PHYS(x)                                                                                     ((x) + 0x9c)
42288 #define HWIO_UMCMN_R0_IMR_S8_OFFS                                                                                        (0x9c)
42289 #define HWIO_UMCMN_R0_IMR_S8_RMSK                                                                                        0xffffffff
42290 #define HWIO_UMCMN_R0_IMR_S8_POR                                                                                         0x00000000
42291 #define HWIO_UMCMN_R0_IMR_S8_POR_RMSK                                                                                    0xffffffff
42292 #define HWIO_UMCMN_R0_IMR_S8_ATTR                                                                                                     0x3
42293 #define HWIO_UMCMN_R0_IMR_S8_IN(x)            \
42294                 in_dword(HWIO_UMCMN_R0_IMR_S8_ADDR(x))
42295 #define HWIO_UMCMN_R0_IMR_S8_INM(x, m)            \
42296                 in_dword_masked(HWIO_UMCMN_R0_IMR_S8_ADDR(x), m)
42297 #define HWIO_UMCMN_R0_IMR_S8_OUT(x, v)            \
42298                 out_dword(HWIO_UMCMN_R0_IMR_S8_ADDR(x),v)
42299 #define HWIO_UMCMN_R0_IMR_S8_OUTM(x,m,v) \
42300                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S8_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S8_IN(x))
42301 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_RESERVED_BMSK                                                                  0xfff00000
42302 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_RESERVED_SHFT                                                                          20
42303 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_INVALID_TLV_CMD_BMSK                                                              0x80000
42304 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_INVALID_TLV_CMD_SHFT                                                                   19
42305 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_RX_QUEUE_NUM_MISMATCH_BMSK                                                        0x40000
42306 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_RX_QUEUE_NUM_MISMATCH_SHFT                                                             18
42307 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_SW_ZERO_DESC_BMSK                                                         0x20000
42308 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_SW_ZERO_DESC_SHFT                                                              17
42309 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_AGE_ZERO_DESC_BMSK                                                        0x10000
42310 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_AGE_ZERO_DESC_SHFT                                                             16
42311 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_ZERO_MSDU_LINK_PTR_BMSK                                                    0x8000
42312 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_ZERO_MSDU_LINK_PTR_SHFT                                                        15
42313 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_ZERO_MPDU_LINK_PTR_BMSK                                                    0x4000
42314 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_ZERO_MPDU_LINK_PTR_SHFT                                                        14
42315 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_SEQ_ZERO_MSDU_BUF_PTR_BMSK                                                         0x2000
42316 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_SEQ_ZERO_MSDU_BUF_PTR_SHFT                                                             13
42317 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BA_NON_AMPDU_BMSK                                                               0x1000
42318 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BA_NON_AMPDU_SHFT                                                                   12
42319 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_SEQ_PN_ERR_BMSK                                                                     0x800
42320 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_SEQ_PN_ERR_SHFT                                                                        11
42321 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BAR_SNEQUAL_BMSK                                                                 0x400
42322 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BAR_SNEQUAL_SHFT                                                                    10
42323 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BAR_NONBA_BMSK                                                                   0x200
42324 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BAR_NONBA_SHFT                                                                       9
42325 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_OOR_BAR_BMSK                                                                     0x100
42326 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_OOR_BAR_SHFT                                                                         8
42327 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_OOR_REG_BMSK                                                                      0x80
42328 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_OOR_REG_SHFT                                                                         7
42329 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_2K_BAR_BMSK                                                                       0x40
42330 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_2K_BAR_SHFT                                                                          6
42331 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_2K_REG_BMSK                                                                       0x20
42332 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_2K_REG_SHFT                                                                          5
42333 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BA_DD_BMSK                                                                        0x10
42334 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_BA_DD_SHFT                                                                           4
42335 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_NONBA_DD_BMSK                                                                      0x8
42336 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_NONBA_DD_SHFT                                                                        3
42337 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_AMPDU_NONBA_BMSK                                                                   0x4
42338 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_AMPDU_NONBA_SHFT                                                                     2
42339 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_QD_NOTVALID_BMSK                                                                   0x2
42340 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_DD_QD_NOTVALID_SHFT                                                                     1
42341 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_QD_ADDR_ZERO_BMSK                                                             0x1
42342 #define HWIO_UMCMN_R0_IMR_S8_REO_ERR_INTR_REORDER_QD_ADDR_ZERO_SHFT                                                               0
42343 
42344 #define HWIO_UMCMN_R0_IMR_S9_ADDR(x)                                                                                     ((x) + 0xa0)
42345 #define HWIO_UMCMN_R0_IMR_S9_PHYS(x)                                                                                     ((x) + 0xa0)
42346 #define HWIO_UMCMN_R0_IMR_S9_OFFS                                                                                        (0xa0)
42347 #define HWIO_UMCMN_R0_IMR_S9_RMSK                                                                                          0xffffff
42348 #define HWIO_UMCMN_R0_IMR_S9_POR                                                                                         0x00000000
42349 #define HWIO_UMCMN_R0_IMR_S9_POR_RMSK                                                                                    0xffffffff
42350 #define HWIO_UMCMN_R0_IMR_S9_ATTR                                                                                                     0x3
42351 #define HWIO_UMCMN_R0_IMR_S9_IN(x)            \
42352                 in_dword(HWIO_UMCMN_R0_IMR_S9_ADDR(x))
42353 #define HWIO_UMCMN_R0_IMR_S9_INM(x, m)            \
42354                 in_dword_masked(HWIO_UMCMN_R0_IMR_S9_ADDR(x), m)
42355 #define HWIO_UMCMN_R0_IMR_S9_OUT(x, v)            \
42356                 out_dword(HWIO_UMCMN_R0_IMR_S9_ADDR(x),v)
42357 #define HWIO_UMCMN_R0_IMR_S9_OUTM(x,m,v) \
42358                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S9_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S9_IN(x))
42359 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_BMSK                                                                     0xf00000
42360 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_SHFT                                                                           20
42361 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_WARNING_INTR_BMSK                                                             0x80000
42362 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_WARNING_INTR_SHFT                                                                  19
42363 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST7_PROD_BMSK                                                           0x40000
42364 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST7_PROD_SHFT                                                                18
42365 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST6_PROD_BMSK                                                           0x20000
42366 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST6_PROD_SHFT                                                                17
42367 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST5_PROD_BMSK                                                           0x10000
42368 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST5_PROD_SHFT                                                                16
42369 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST4_PROD_BMSK                                                            0x8000
42370 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST4_PROD_SHFT                                                                15
42371 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_STATUS_PROD_BMSK                                                           0x4000
42372 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_STATUS_PROD_SHFT                                                               14
42373 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_RELEASE_PROD_BMSK                                                          0x2000
42374 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_RELEASE_PROD_SHFT                                                              13
42375 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_WIFI_PROD_BMSK                                                             0x1000
42376 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_WIFI_PROD_SHFT                                                                 12
42377 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_TCL_PROD_BMSK                                                               0x800
42378 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_TCL_PROD_SHFT                                                                  11
42379 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST3_PROD_BMSK                                                             0x400
42380 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST3_PROD_SHFT                                                                10
42381 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST2_PROD_BMSK                                                             0x200
42382 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST2_PROD_SHFT                                                                 9
42383 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST1_PROD_BMSK                                                             0x100
42384 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST1_PROD_SHFT                                                                 8
42385 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST0_PROD_BMSK                                                              0x80
42386 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_HOST0_PROD_SHFT                                                                 7
42387 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_SEQUENCER_BMSK                                                               0x40
42388 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_SEQUENCER_SHFT                                                                  6
42389 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REORDER_BMSK                                                                 0x20
42390 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REORDER_SHFT                                                                    5
42391 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_MPDU_LINK_PREFETCH_BMSK                                                      0x10
42392 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_MPDU_LINK_PREFETCH_SHFT                                                         4
42393 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_CMD_TLV_BMSK                                                              0x8
42394 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_CMD_TLV_SHFT                                                                3
42395 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_CMD_PREFETCH_BMSK                                                         0x4
42396 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_CMD_PREFETCH_SHFT                                                           2
42397 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_BMSK                                                        0x2
42398 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_SHFT                                                          1
42399 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_READ_BMSK                                                   0x1
42400 #define HWIO_UMCMN_R0_IMR_S9_REO_RESERVED_WDG_ERR_REO_RING_PREFETCH_READ_SHFT                                                     0
42401 
42402 #define HWIO_UMCMN_R0_IMR_S10_ADDR(x)                                                                                    ((x) + 0xa4)
42403 #define HWIO_UMCMN_R0_IMR_S10_PHYS(x)                                                                                    ((x) + 0xa4)
42404 #define HWIO_UMCMN_R0_IMR_S10_OFFS                                                                                       (0xa4)
42405 #define HWIO_UMCMN_R0_IMR_S10_RMSK                                                                                        0x7ffffff
42406 #define HWIO_UMCMN_R0_IMR_S10_POR                                                                                        0x00000000
42407 #define HWIO_UMCMN_R0_IMR_S10_POR_RMSK                                                                                   0xffffffff
42408 #define HWIO_UMCMN_R0_IMR_S10_ATTR                                                                                                    0x3
42409 #define HWIO_UMCMN_R0_IMR_S10_IN(x)            \
42410                 in_dword(HWIO_UMCMN_R0_IMR_S10_ADDR(x))
42411 #define HWIO_UMCMN_R0_IMR_S10_INM(x, m)            \
42412                 in_dword_masked(HWIO_UMCMN_R0_IMR_S10_ADDR(x), m)
42413 #define HWIO_UMCMN_R0_IMR_S10_OUT(x, v)            \
42414                 out_dword(HWIO_UMCMN_R0_IMR_S10_ADDR(x),v)
42415 #define HWIO_UMCMN_R0_IMR_S10_OUTM(x,m,v) \
42416                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S10_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S10_IN(x))
42417 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG13_REQ_ERR_BMSK                                                   0x4000000
42418 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG13_REQ_ERR_SHFT                                                          26
42419 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG12_REQ_ERR_BMSK                                                   0x2000000
42420 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG12_REQ_ERR_SHFT                                                          25
42421 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG6_RXDMA2REO_MLO4_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                0x1000000
42422 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG6_RXDMA2REO_MLO4_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       24
42423 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG5_RXDMA2REO_MLO3_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x800000
42424 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG5_RXDMA2REO_MLO3_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       23
42425 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG4_RXDMA2REO_MLO2_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x400000
42426 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG4_RXDMA2REO_MLO2_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       22
42427 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG3_RXDMA2REO_MLO1_SRNG_C_FETCH_POOLING_TIMEOUT_BMSK                 0x200000
42428 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG3_RXDMA2REO_MLO1_SRNG_C_FETCH_POOLING_TIMEOUT_SHFT                       21
42429 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG6_REQ_ERR_BMSK                                                     0x100000
42430 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG6_REQ_ERR_SHFT                                                           20
42431 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG5_REQ_ERR_BMSK                                                      0x80000
42432 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG5_REQ_ERR_SHFT                                                           19
42433 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG4_REQ_ERR_BMSK                                                      0x40000
42434 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG4_REQ_ERR_SHFT                                                           18
42435 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG11_REQ_ERR_BMSK                                                     0x20000
42436 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG11_REQ_ERR_SHFT                                                          17
42437 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG10_REQ_ERR_BMSK                                                     0x10000
42438 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG10_REQ_ERR_SHFT                                                          16
42439 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG9_REQ_ERR_BMSK                                                       0x8000
42440 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG9_REQ_ERR_SHFT                                                           15
42441 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG8_REQ_ERR_BMSK                                                       0x4000
42442 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG8_REQ_ERR_SHFT                                                           14
42443 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG7_REQ_ERR_BMSK                                                       0x2000
42444 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG7_REQ_ERR_SHFT                                                           13
42445 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG6_REQ_ERR_BMSK                                                       0x1000
42446 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG6_REQ_ERR_SHFT                                                           12
42447 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG5_REQ_ERR_BMSK                                                        0x800
42448 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG5_REQ_ERR_SHFT                                                           11
42449 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG4_REQ_ERR_BMSK                                                        0x400
42450 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG4_REQ_ERR_SHFT                                                           10
42451 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG3_REQ_ERR_BMSK                                                        0x200
42452 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG3_REQ_ERR_SHFT                                                            9
42453 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG2_REQ_ERR_BMSK                                                        0x100
42454 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG2_REQ_ERR_SHFT                                                            8
42455 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG1_REQ_ERR_BMSK                                                         0x80
42456 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG1_REQ_ERR_SHFT                                                            7
42457 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG0_REQ_ERR_BMSK                                                         0x40
42458 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_HOST_SRNG0_REQ_ERR_SHFT                                                            6
42459 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_REO_CMD_SRNG_REQ_ERR_BMSK                                                       0x20
42460 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_REO_CMD_SRNG_REQ_ERR_SHFT                                                          5
42461 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_LINK_DESC_SRNG_REQ_ERR_BMSK                                                     0x10
42462 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_LINK_DESC_SRNG_REQ_ERR_SHFT                                                        4
42463 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG3_REQ_ERR_BMSK                                                          0x8
42464 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG3_REQ_ERR_SHFT                                                            3
42465 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG2_REQ_ERR_BMSK                                                          0x4
42466 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG2_REQ_ERR_SHFT                                                            2
42467 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG1_REQ_ERR_BMSK                                                          0x2
42468 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG1_REQ_ERR_SHFT                                                            1
42469 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG0_REQ_ERR_BMSK                                                          0x1
42470 #define HWIO_UMCMN_R0_IMR_S10_REO_RESERVED_INT_ENTR_SRNG0_REQ_ERR_SHFT                                                            0
42471 
42472 #define HWIO_UMCMN_R0_IMR_S11_ADDR(x)                                                                                    ((x) + 0xa8)
42473 #define HWIO_UMCMN_R0_IMR_S11_PHYS(x)                                                                                    ((x) + 0xa8)
42474 #define HWIO_UMCMN_R0_IMR_S11_OFFS                                                                                       (0xa8)
42475 #define HWIO_UMCMN_R0_IMR_S11_RMSK                                                                                        0x3ffffff
42476 #define HWIO_UMCMN_R0_IMR_S11_POR                                                                                        0x00000000
42477 #define HWIO_UMCMN_R0_IMR_S11_POR_RMSK                                                                                   0xffffffff
42478 #define HWIO_UMCMN_R0_IMR_S11_ATTR                                                                                                    0x3
42479 #define HWIO_UMCMN_R0_IMR_S11_IN(x)            \
42480                 in_dword(HWIO_UMCMN_R0_IMR_S11_ADDR(x))
42481 #define HWIO_UMCMN_R0_IMR_S11_INM(x, m)            \
42482                 in_dword_masked(HWIO_UMCMN_R0_IMR_S11_ADDR(x), m)
42483 #define HWIO_UMCMN_R0_IMR_S11_OUT(x, v)            \
42484                 out_dword(HWIO_UMCMN_R0_IMR_S11_ADDR(x),v)
42485 #define HWIO_UMCMN_R0_IMR_S11_OUTM(x,m,v) \
42486                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S11_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S11_IN(x))
42487 #define HWIO_UMCMN_R0_IMR_S11_TCL_PPE2TCL1_RING_WDG_ERR_BMSK                                                              0x2000000
42488 #define HWIO_UMCMN_R0_IMR_S11_TCL_PPE2TCL1_RING_WDG_ERR_SHFT                                                                     25
42489 #define HWIO_UMCMN_R0_IMR_S11_TCL_PPE2TCL1_RING_REQ_ERR_BMSK                                                              0x1000000
42490 #define HWIO_UMCMN_R0_IMR_S11_TCL_PPE2TCL1_RING_REQ_ERR_SHFT                                                                     24
42491 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT2_RING_WDG_ERR_BMSK                                                         0x800000
42492 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT2_RING_WDG_ERR_SHFT                                                               23
42493 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT2_RING_REQ_ERR_BMSK                                                         0x400000
42494 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT2_RING_REQ_ERR_SHFT                                                               22
42495 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL5_RING_WDG_ERR_BMSK                                                                0x200000
42496 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL5_RING_WDG_ERR_SHFT                                                                      21
42497 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL5_RING_REQ_ERR_BMSK                                                                0x100000
42498 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL5_RING_REQ_ERR_SHFT                                                                      20
42499 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL4_RING_WDG_ERR_BMSK                                                                 0x80000
42500 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL4_RING_WDG_ERR_SHFT                                                                      19
42501 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL4_RING_REQ_ERR_BMSK                                                                 0x40000
42502 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL4_RING_REQ_ERR_SHFT                                                                      18
42503 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS2_RING_WDG_ERR_BMSK                                                                 0x20000
42504 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS2_RING_WDG_ERR_SHFT                                                                      17
42505 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS2_RING_REQ_ERR_BMSK                                                                 0x10000
42506 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS2_RING_REQ_ERR_SHFT                                                                      16
42507 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS1_RING_WDG_ERR_BMSK                                                                  0x8000
42508 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS1_RING_WDG_ERR_SHFT                                                                      15
42509 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS1_RING_REQ_ERR_BMSK                                                                  0x4000
42510 #define HWIO_UMCMN_R0_IMR_S11_TCL_STATUS1_RING_REQ_ERR_SHFT                                                                      14
42511 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2FW_RING_WDG_ERR_BMSK                                                                   0x2000
42512 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2FW_RING_WDG_ERR_SHFT                                                                       13
42513 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2FW_RING_REQ_ERR_BMSK                                                                   0x1000
42514 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2FW_RING_REQ_ERR_SHFT                                                                       12
42515 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2TQM_RING_WDG_ERR_BMSK                                                                   0x800
42516 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2TQM_RING_WDG_ERR_SHFT                                                                      11
42517 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2TQM_RING_REQ_ERR_BMSK                                                                   0x400
42518 #define HWIO_UMCMN_R0_IMR_S11_TCL_TCL2TQM_RING_REQ_ERR_SHFT                                                                      10
42519 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT_RING_WDG_ERR_BMSK                                                             0x200
42520 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT_RING_WDG_ERR_SHFT                                                                 9
42521 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT_RING_REQ_ERR_BMSK                                                             0x100
42522 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL_CREDIT_RING_REQ_ERR_SHFT                                                                 8
42523 #define HWIO_UMCMN_R0_IMR_S11_TCL_FW2TCL1_RING_WDG_ERR_BMSK                                                                    0x80
42524 #define HWIO_UMCMN_R0_IMR_S11_TCL_FW2TCL1_RING_WDG_ERR_SHFT                                                                       7
42525 #define HWIO_UMCMN_R0_IMR_S11_TCL_FW2TCL1_RING_REQ_ERR_BMSK                                                                    0x40
42526 #define HWIO_UMCMN_R0_IMR_S11_TCL_FW2TCL1_RING_REQ_ERR_SHFT                                                                       6
42527 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL3_RING_WDG_ERR_BMSK                                                                    0x20
42528 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL3_RING_WDG_ERR_SHFT                                                                       5
42529 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL3_RING_REQ_ERR_BMSK                                                                    0x10
42530 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL3_RING_REQ_ERR_SHFT                                                                       4
42531 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL2_RING_WDG_ERR_BMSK                                                                     0x8
42532 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL2_RING_WDG_ERR_SHFT                                                                       3
42533 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL2_RING_REQ_ERR_BMSK                                                                     0x4
42534 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL2_RING_REQ_ERR_SHFT                                                                       2
42535 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL1_RING_WDG_ERR_BMSK                                                                     0x2
42536 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL1_RING_WDG_ERR_SHFT                                                                       1
42537 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL1_RING_REQ_ERR_BMSK                                                                     0x1
42538 #define HWIO_UMCMN_R0_IMR_S11_TCL_SW2TCL1_RING_REQ_ERR_SHFT                                                                       0
42539 
42540 #define HWIO_UMCMN_R0_IMR_S12_ADDR(x)                                                                                    ((x) + 0xac)
42541 #define HWIO_UMCMN_R0_IMR_S12_PHYS(x)                                                                                    ((x) + 0xac)
42542 #define HWIO_UMCMN_R0_IMR_S12_OFFS                                                                                       (0xac)
42543 #define HWIO_UMCMN_R0_IMR_S12_RMSK                                                                                         0x3fffff
42544 #define HWIO_UMCMN_R0_IMR_S12_POR                                                                                        0x00000000
42545 #define HWIO_UMCMN_R0_IMR_S12_POR_RMSK                                                                                   0xffffffff
42546 #define HWIO_UMCMN_R0_IMR_S12_ATTR                                                                                                    0x3
42547 #define HWIO_UMCMN_R0_IMR_S12_IN(x)            \
42548                 in_dword(HWIO_UMCMN_R0_IMR_S12_ADDR(x))
42549 #define HWIO_UMCMN_R0_IMR_S12_INM(x, m)            \
42550                 in_dword_masked(HWIO_UMCMN_R0_IMR_S12_ADDR(x), m)
42551 #define HWIO_UMCMN_R0_IMR_S12_OUT(x, v)            \
42552                 out_dword(HWIO_UMCMN_R0_IMR_S12_ADDR(x),v)
42553 #define HWIO_UMCMN_R0_IMR_S12_OUTM(x,m,v) \
42554                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S12_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S12_IN(x))
42555 #define HWIO_UMCMN_R0_IMR_S12_TCL_PARSER_OUT_TLV_SEQ_ERR_BMSK                                                              0x200000
42556 #define HWIO_UMCMN_R0_IMR_S12_TCL_PARSER_OUT_TLV_SEQ_ERR_SHFT                                                                    21
42557 #define HWIO_UMCMN_R0_IMR_S12_TCL_PPE2TCL1_ZERO_LEN_ERR_BMSK                                                               0x100000
42558 #define HWIO_UMCMN_R0_IMR_S12_TCL_PPE2TCL1_ZERO_LEN_ERR_SHFT                                                                     20
42559 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL_CREDIT2_ZERO_LEN_ERR_BMSK                                                          0x80000
42560 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL_CREDIT2_ZERO_LEN_ERR_SHFT                                                               19
42561 #define HWIO_UMCMN_R0_IMR_S12_TCL_BUFFER_LENGTH_ERROR_INT_BMSK                                                              0x40000
42562 #define HWIO_UMCMN_R0_IMR_S12_TCL_BUFFER_LENGTH_ERROR_INT_SHFT                                                                   18
42563 #define HWIO_UMCMN_R0_IMR_S12_TCL_BANK_ID_ERR_BMSK                                                                          0x20000
42564 #define HWIO_UMCMN_R0_IMR_S12_TCL_BANK_ID_ERR_SHFT                                                                               17
42565 #define HWIO_UMCMN_R0_IMR_S12_TCL_WDG_WARNING_BMSK                                                                          0x10000
42566 #define HWIO_UMCMN_R0_IMR_S12_TCL_WDG_WARNING_SHFT                                                                               16
42567 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL5_ZERO_LEN_ERR_BMSK                                                                  0x8000
42568 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL5_ZERO_LEN_ERR_SHFT                                                                      15
42569 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL4_ZERO_LEN_ERR_BMSK                                                                  0x4000
42570 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL4_ZERO_LEN_ERR_SHFT                                                                      14
42571 #define HWIO_UMCMN_R0_IMR_S12_TCL_CCE_ERR_CLASSIFY_DIS_BMSK                                                                  0x2000
42572 #define HWIO_UMCMN_R0_IMR_S12_TCL_CCE_ERR_CLASSIFY_DIS_SHFT                                                                      13
42573 #define HWIO_UMCMN_R0_IMR_S12_TCL_CCE_WDG_TO_BMSK                                                                            0x1000
42574 #define HWIO_UMCMN_R0_IMR_S12_TCL_CCE_WDG_TO_SHFT                                                                                12
42575 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_IPV6_JUMBOGRAM_BMSK                                                                0x800
42576 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_IPV6_JUMBOGRAM_SHFT                                                                   11
42577 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_IPV6_EXT_HD_BYTES_EXCEED_BMSK                                                      0x400
42578 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_IPV6_EXT_HD_BYTES_EXCEED_SHFT                                                         10
42579 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_MSDU_LEN_ERR_BMSK                                                                  0x200
42580 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_MSDU_LEN_ERR_SHFT                                                                      9
42581 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_ETH_ERR_BMSK                                                                       0x100
42582 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_ETH_ERR_SHFT                                                                           8
42583 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_WMAC_ERR_BMSK                                                                       0x80
42584 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_WMAC_ERR_SHFT                                                                          7
42585 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_WDG_TO_BMSK                                                                         0x40
42586 #define HWIO_UMCMN_R0_IMR_S12_TCL_CMN_PRSR_WDG_TO_SHFT                                                                            6
42587 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL_CREDIT_ZERO_LEN_ERR_BMSK                                                              0x20
42588 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL_CREDIT_ZERO_LEN_ERR_SHFT                                                                 5
42589 #define HWIO_UMCMN_R0_IMR_S12_TCL_FW2TCL1_ZERO_LEN_ERR_BMSK                                                                    0x10
42590 #define HWIO_UMCMN_R0_IMR_S12_TCL_FW2TCL1_ZERO_LEN_ERR_SHFT                                                                       4
42591 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL3_ZERO_LEN_ERR_BMSK                                                                     0x8
42592 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL3_ZERO_LEN_ERR_SHFT                                                                       3
42593 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL2_ZERO_LEN_ERR_BMSK                                                                     0x4
42594 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL2_ZERO_LEN_ERR_SHFT                                                                       2
42595 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL1_ZERO_LEN_ERR_BMSK                                                                     0x2
42596 #define HWIO_UMCMN_R0_IMR_S12_TCL_SW2TCL1_ZERO_LEN_ERR_SHFT                                                                       1
42597 #define HWIO_UMCMN_R0_IMR_S12_TCL_WDG_ERR_BMSK                                                                                  0x1
42598 #define HWIO_UMCMN_R0_IMR_S12_TCL_WDG_ERR_SHFT                                                                                    0
42599 
42600 #define HWIO_UMCMN_R0_IMR_S13_ADDR(x)                                                                                    ((x) + 0xb0)
42601 #define HWIO_UMCMN_R0_IMR_S13_PHYS(x)                                                                                    ((x) + 0xb0)
42602 #define HWIO_UMCMN_R0_IMR_S13_OFFS                                                                                       (0xb0)
42603 #define HWIO_UMCMN_R0_IMR_S13_RMSK                                                                                          0x3ffff
42604 #define HWIO_UMCMN_R0_IMR_S13_POR                                                                                        0x00000000
42605 #define HWIO_UMCMN_R0_IMR_S13_POR_RMSK                                                                                   0xffffffff
42606 #define HWIO_UMCMN_R0_IMR_S13_ATTR                                                                                                    0x3
42607 #define HWIO_UMCMN_R0_IMR_S13_IN(x)            \
42608                 in_dword(HWIO_UMCMN_R0_IMR_S13_ADDR(x))
42609 #define HWIO_UMCMN_R0_IMR_S13_INM(x, m)            \
42610                 in_dword_masked(HWIO_UMCMN_R0_IMR_S13_ADDR(x), m)
42611 #define HWIO_UMCMN_R0_IMR_S13_OUT(x, v)            \
42612                 out_dword(HWIO_UMCMN_R0_IMR_S13_ADDR(x),v)
42613 #define HWIO_UMCMN_R0_IMR_S13_OUTM(x,m,v) \
42614                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S13_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S13_IN(x))
42615 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_RELEASE_RING_REQ_ERR_BMSK                                                        0x20000
42616 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_RELEASE_RING_REQ_ERR_SHFT                                                             17
42617 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_RELEASE_RING_WDG_ERR_BMSK                                                        0x10000
42618 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_RELEASE_RING_WDG_ERR_SHFT                                                             16
42619 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS1_UPDATE_RING_REQ_ERR_BMSK                                                           0x8000
42620 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS1_UPDATE_RING_REQ_ERR_SHFT                                                               15
42621 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS1_UPDATE_RING_WDG_ERR_BMSK                                                           0x4000
42622 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS1_UPDATE_RING_WDG_ERR_SHFT                                                               14
42623 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS_UPDATE_RING_REQ_ERR_BMSK                                                            0x2000
42624 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS_UPDATE_RING_REQ_ERR_SHFT                                                                13
42625 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS_UPDATE_RING_WDG_ERR_BMSK                                                            0x1000
42626 #define HWIO_UMCMN_R0_IMR_S13_TQM_STATUS_UPDATE_RING_WDG_ERR_SHFT                                                                12
42627 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_FETCH_RING_REQ_ERR_BMSK                                                            0x800
42628 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_FETCH_RING_REQ_ERR_SHFT                                                               11
42629 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_FETCH_RING_WDG_ERR_BMSK                                                            0x400
42630 #define HWIO_UMCMN_R0_IMR_S13_TQM_DESC_PTR_FETCH_RING_WDG_ERR_SHFT                                                               10
42631 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV1_LINK_ID_MISMATCH_ERR_BMSK                                                        0x200
42632 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV1_LINK_ID_MISMATCH_ERR_SHFT                                                            9
42633 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV1_FLUSH_REQ_ERR_BMSK                                                               0x100
42634 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV1_FLUSH_REQ_ERR_SHFT                                                                   8
42635 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV0_LINK_ID_MISMATCH_ERR_BMSK                                                         0x80
42636 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV0_LINK_ID_MISMATCH_ERR_SHFT                                                            7
42637 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV0_FLUSH_REQ_ERR_BMSK                                                                0x40
42638 #define HWIO_UMCMN_R0_IMR_S13_TQM_HWSCH_TLV0_FLUSH_REQ_ERR_SHFT                                                                   6
42639 #define HWIO_UMCMN_R0_IMR_S13_TQM_SW_CMD_RING_REQ_ERR_BMSK                                                                     0x20
42640 #define HWIO_UMCMN_R0_IMR_S13_TQM_SW_CMD_RING_REQ_ERR_SHFT                                                                        5
42641 #define HWIO_UMCMN_R0_IMR_S13_TQM_SW_CMD_RING_WDG_ERR_BMSK                                                                     0x10
42642 #define HWIO_UMCMN_R0_IMR_S13_TQM_SW_CMD_RING_WDG_ERR_SHFT                                                                        4
42643 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT3_RING_REQ_ERR_BMSK                                                                   0x8
42644 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT3_RING_REQ_ERR_SHFT                                                                     3
42645 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT3_RING_WDG_ERR_BMSK                                                                   0x4
42646 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT3_RING_WDG_ERR_SHFT                                                                     2
42647 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT1_RING_REQ_ERR_BMSK                                                                   0x2
42648 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT1_RING_REQ_ERR_SHFT                                                                     1
42649 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT1_RING_WDG_ERR_BMSK                                                                   0x1
42650 #define HWIO_UMCMN_R0_IMR_S13_TQM_MSDU_ENT1_RING_WDG_ERR_SHFT                                                                     0
42651 
42652 #define HWIO_UMCMN_R0_IMR_S14_ADDR(x)                                                                                    ((x) + 0xb4)
42653 #define HWIO_UMCMN_R0_IMR_S14_PHYS(x)                                                                                    ((x) + 0xb4)
42654 #define HWIO_UMCMN_R0_IMR_S14_OFFS                                                                                       (0xb4)
42655 #define HWIO_UMCMN_R0_IMR_S14_RMSK                                                                                        0x7ffffff
42656 #define HWIO_UMCMN_R0_IMR_S14_POR                                                                                        0x00000000
42657 #define HWIO_UMCMN_R0_IMR_S14_POR_RMSK                                                                                   0xffffffff
42658 #define HWIO_UMCMN_R0_IMR_S14_ATTR                                                                                                    0x3
42659 #define HWIO_UMCMN_R0_IMR_S14_IN(x)            \
42660                 in_dword(HWIO_UMCMN_R0_IMR_S14_ADDR(x))
42661 #define HWIO_UMCMN_R0_IMR_S14_INM(x, m)            \
42662                 in_dword_masked(HWIO_UMCMN_R0_IMR_S14_ADDR(x), m)
42663 #define HWIO_UMCMN_R0_IMR_S14_OUT(x, v)            \
42664                 out_dword(HWIO_UMCMN_R0_IMR_S14_ADDR(x),v)
42665 #define HWIO_UMCMN_R0_IMR_S14_OUTM(x,m,v) \
42666                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S14_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S14_IN(x))
42667 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                          0x4000000
42668 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 26
42669 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_REQ_ERR_INT_BMSK                                                        0x2000000
42670 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_REQ_ERR_INT_SHFT                                                               25
42671 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                   0x1000000
42672 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT2_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          24
42673 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                           0x800000
42674 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 23
42675 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_REQ_ERR_INT_BMSK                                                         0x400000
42676 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_REQ_ERR_INT_SHFT                                                               22
42677 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                    0x200000
42678 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_OUT1_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          21
42679 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                            0x100000
42680 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  20
42681 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_REQ_ERR_INT_BMSK                                                           0x80000
42682 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_REQ_ERR_INT_SHFT                                                                19
42683 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                      0x40000
42684 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN2_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           18
42685 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                             0x20000
42686 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  17
42687 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_REQ_ERR_INT_BMSK                                                           0x10000
42688 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_REQ_ERR_INT_SHFT                                                                16
42689 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                       0x8000
42690 #define HWIO_UMCMN_R0_IMR_S14_TQM2TQM_IN1_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           15
42691 #define HWIO_UMCMN_R0_IMR_S14_TQM_CACHE_CTL_ERR_BMSK                                                                         0x7ff8
42692 #define HWIO_UMCMN_R0_IMR_S14_TQM_CACHE_CTL_ERR_SHFT                                                                              3
42693 #define HWIO_UMCMN_R0_IMR_S14_TQM_WARNING_WDG_TIMEOUT_BMSK                                                                      0x4
42694 #define HWIO_UMCMN_R0_IMR_S14_TQM_WARNING_WDG_TIMEOUT_SHFT                                                                        2
42695 #define HWIO_UMCMN_R0_IMR_S14_TQM_HW_ERROR_INTR_TIMEOUT_BMSK                                                                    0x2
42696 #define HWIO_UMCMN_R0_IMR_S14_TQM_HW_ERROR_INTR_TIMEOUT_SHFT                                                                      1
42697 #define HWIO_UMCMN_R0_IMR_S14_TQM_SW_PRGM_ERR_BMSK                                                                              0x1
42698 #define HWIO_UMCMN_R0_IMR_S14_TQM_SW_PRGM_ERR_SHFT                                                                                0
42699 
42700 #define HWIO_UMCMN_R0_IMR_S15_ADDR(x)                                                                                    ((x) + 0xb8)
42701 #define HWIO_UMCMN_R0_IMR_S15_PHYS(x)                                                                                    ((x) + 0xb8)
42702 #define HWIO_UMCMN_R0_IMR_S15_OFFS                                                                                       (0xb8)
42703 #define HWIO_UMCMN_R0_IMR_S15_RMSK                                                                                        0x7ffffff
42704 #define HWIO_UMCMN_R0_IMR_S15_POR                                                                                        0x00000000
42705 #define HWIO_UMCMN_R0_IMR_S15_POR_RMSK                                                                                   0xffffffff
42706 #define HWIO_UMCMN_R0_IMR_S15_ATTR                                                                                                    0x3
42707 #define HWIO_UMCMN_R0_IMR_S15_IN(x)            \
42708                 in_dword(HWIO_UMCMN_R0_IMR_S15_ADDR(x))
42709 #define HWIO_UMCMN_R0_IMR_S15_INM(x, m)            \
42710                 in_dword_masked(HWIO_UMCMN_R0_IMR_S15_ADDR(x), m)
42711 #define HWIO_UMCMN_R0_IMR_S15_OUT(x, v)            \
42712                 out_dword(HWIO_UMCMN_R0_IMR_S15_ADDR(x),v)
42713 #define HWIO_UMCMN_R0_IMR_S15_OUTM(x,m,v) \
42714                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S15_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S15_IN(x))
42715 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                          0x4000000
42716 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 26
42717 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_REQ_ERR_INT_BMSK                                                        0x2000000
42718 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_REQ_ERR_INT_SHFT                                                               25
42719 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                   0x1000000
42720 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT4_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          24
42721 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_FETCH_POLLING_TIMEOUT_INT_BMSK                                           0x800000
42722 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_FETCH_POLLING_TIMEOUT_INT_SHFT                                                 23
42723 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_REQ_ERR_INT_BMSK                                                         0x400000
42724 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_REQ_ERR_INT_SHFT                                                               22
42725 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_WATCHDOG_ERR_INT_BMSK                                                    0x200000
42726 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_OUT3_SRNG_P_WATCHDOG_ERR_INT_SHFT                                                          21
42727 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                            0x100000
42728 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  20
42729 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_REQ_ERR_INT_BMSK                                                           0x80000
42730 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_REQ_ERR_INT_SHFT                                                                19
42731 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                      0x40000
42732 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN4_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           18
42733 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_FETCH_POLLING_TIMEOUT_INT_BMSK                                             0x20000
42734 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_FETCH_POLLING_TIMEOUT_INT_SHFT                                                  17
42735 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_REQ_ERR_INT_BMSK                                                           0x10000
42736 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_REQ_ERR_INT_SHFT                                                                16
42737 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_WATCHDOG_ERR_INT_BMSK                                                       0x8000
42738 #define HWIO_UMCMN_R0_IMR_S15_TQM2TQM_IN3_SRNG_C_WATCHDOG_ERR_INT_SHFT                                                           15
42739 #define HWIO_UMCMN_R0_IMR_S15_TQM_UNPAUSE_LINK_DESC_THRESHOLD_BMSK                                                           0x4000
42740 #define HWIO_UMCMN_R0_IMR_S15_TQM_UNPAUSE_LINK_DESC_THRESHOLD_SHFT                                                               14
42741 #define HWIO_UMCMN_R0_IMR_S15_TQM_ILLEGAL_HWSCH_CMD_BMSK                                                                     0x2000
42742 #define HWIO_UMCMN_R0_IMR_S15_TQM_ILLEGAL_HWSCH_CMD_SHFT                                                                         13
42743 #define HWIO_UMCMN_R0_IMR_S15_TQM_ILLEGAL_SW_CMD_BMSK                                                                        0x1000
42744 #define HWIO_UMCMN_R0_IMR_S15_TQM_ILLEGAL_SW_CMD_SHFT                                                                            12
42745 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT2_DEC_EMPTY_BMSK                                                               0x800
42746 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT2_DEC_EMPTY_SHFT                                                                  11
42747 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT1_DEC_EMPTY_BMSK                                                               0x400
42748 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT1_DEC_EMPTY_SHFT                                                                  10
42749 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT0_DEC_EMPTY_BMSK                                                               0x200
42750 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT0_DEC_EMPTY_SHFT                                                                   9
42751 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT2_SATURATE_BMSK                                                                0x100
42752 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT2_SATURATE_SHFT                                                                    8
42753 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT1_SATURATE_BMSK                                                                 0x80
42754 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT1_SATURATE_SHFT                                                                    7
42755 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT0_SATURATE_BMSK                                                                 0x40
42756 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_CNT0_SATURATE_SHFT                                                                    6
42757 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD2_REACHED_BMSK                                                            0x20
42758 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD2_REACHED_SHFT                                                               5
42759 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD1_REACHED_BMSK                                                            0x10
42760 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD1_REACHED_SHFT                                                               4
42761 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD0_REACHED_BMSK                                                             0x8
42762 #define HWIO_UMCMN_R0_IMR_S15_TQM_LINK_DESC_THRESHOLD0_REACHED_SHFT                                                               3
42763 #define HWIO_UMCMN_R0_IMR_S15_TQM_AGGR_LINK_DESC_THRESHOLD_REACHED_BMSK                                                         0x4
42764 #define HWIO_UMCMN_R0_IMR_S15_TQM_AGGR_LINK_DESC_THRESHOLD_REACHED_SHFT                                                           2
42765 #define HWIO_UMCMN_R0_IMR_S15_TQM_SW_CMD1_RING_REQ_ERR_BMSK                                                                     0x2
42766 #define HWIO_UMCMN_R0_IMR_S15_TQM_SW_CMD1_RING_REQ_ERR_SHFT                                                                       1
42767 #define HWIO_UMCMN_R0_IMR_S15_TQM_SW_CMD1_RING_WDG_ERR_BMSK                                                                     0x1
42768 #define HWIO_UMCMN_R0_IMR_S15_TQM_SW_CMD1_RING_WDG_ERR_SHFT                                                                       0
42769 
42770 #define HWIO_UMCMN_R0_IMR_S16_ADDR(x)                                                                                    ((x) + 0xbc)
42771 #define HWIO_UMCMN_R0_IMR_S16_PHYS(x)                                                                                    ((x) + 0xbc)
42772 #define HWIO_UMCMN_R0_IMR_S16_OFFS                                                                                       (0xbc)
42773 #define HWIO_UMCMN_R0_IMR_S16_RMSK                                                                                            0x1ff
42774 #define HWIO_UMCMN_R0_IMR_S16_POR                                                                                        0x00000000
42775 #define HWIO_UMCMN_R0_IMR_S16_POR_RMSK                                                                                   0xffffffff
42776 #define HWIO_UMCMN_R0_IMR_S16_ATTR                                                                                                    0x3
42777 #define HWIO_UMCMN_R0_IMR_S16_IN(x)            \
42778                 in_dword(HWIO_UMCMN_R0_IMR_S16_ADDR(x))
42779 #define HWIO_UMCMN_R0_IMR_S16_INM(x, m)            \
42780                 in_dword_masked(HWIO_UMCMN_R0_IMR_S16_ADDR(x), m)
42781 #define HWIO_UMCMN_R0_IMR_S16_OUT(x, v)            \
42782                 out_dword(HWIO_UMCMN_R0_IMR_S16_ADDR(x),v)
42783 #define HWIO_UMCMN_R0_IMR_S16_OUTM(x,m,v) \
42784                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S16_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S16_IN(x))
42785 #define HWIO_UMCMN_R0_IMR_S16_MXI_RD_ZERO_ADDR_ERR_BMSK                                                                       0x100
42786 #define HWIO_UMCMN_R0_IMR_S16_MXI_RD_ZERO_ADDR_ERR_SHFT                                                                           8
42787 #define HWIO_UMCMN_R0_IMR_S16_MXI_RD_ZERO_SIZE_ERR_BMSK                                                                        0x80
42788 #define HWIO_UMCMN_R0_IMR_S16_MXI_RD_ZERO_SIZE_ERR_SHFT                                                                           7
42789 #define HWIO_UMCMN_R0_IMR_S16_MXI_WR_ZERO_ADDR_ERR_BMSK                                                                        0x40
42790 #define HWIO_UMCMN_R0_IMR_S16_MXI_WR_ZERO_ADDR_ERR_SHFT                                                                           6
42791 #define HWIO_UMCMN_R0_IMR_S16_MXI_WR_ZERO_SIZE_ERR_BMSK                                                                        0x20
42792 #define HWIO_UMCMN_R0_IMR_S16_MXI_WR_ZERO_SIZE_ERR_SHFT                                                                           5
42793 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_WDTO_ERR_BMSK                                                                            0x10
42794 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_WDTO_ERR_SHFT                                                                               4
42795 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_AXI_WR_ERR_BMSK                                                                           0x8
42796 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_AXI_WR_ERR_SHFT                                                                             3
42797 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_AXI_RD_ERR_BMSK                                                                           0x4
42798 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_AXI_RD_ERR_SHFT                                                                             2
42799 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_LAST_WR_ERR_BMSK                                                                          0x2
42800 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_LAST_WR_ERR_SHFT                                                                            1
42801 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_WDTO_WAR_BMSK                                                                             0x1
42802 #define HWIO_UMCMN_R0_IMR_S16_MXI_GXI_WDTO_WAR_SHFT                                                                               0
42803 
42804 #define HWIO_UMCMN_R0_IMR_S17_ADDR(x)                                                                                    ((x) + 0xc0)
42805 #define HWIO_UMCMN_R0_IMR_S17_PHYS(x)                                                                                    ((x) + 0xc0)
42806 #define HWIO_UMCMN_R0_IMR_S17_OFFS                                                                                       (0xc0)
42807 #define HWIO_UMCMN_R0_IMR_S17_RMSK                                                                                       0x3fffffff
42808 #define HWIO_UMCMN_R0_IMR_S17_POR                                                                                        0x00000000
42809 #define HWIO_UMCMN_R0_IMR_S17_POR_RMSK                                                                                   0xffffffff
42810 #define HWIO_UMCMN_R0_IMR_S17_ATTR                                                                                                    0x3
42811 #define HWIO_UMCMN_R0_IMR_S17_IN(x)            \
42812                 in_dword(HWIO_UMCMN_R0_IMR_S17_ADDR(x))
42813 #define HWIO_UMCMN_R0_IMR_S17_INM(x, m)            \
42814                 in_dword_masked(HWIO_UMCMN_R0_IMR_S17_ADDR(x), m)
42815 #define HWIO_UMCMN_R0_IMR_S17_OUT(x, v)            \
42816                 out_dword(HWIO_UMCMN_R0_IMR_S17_ADDR(x),v)
42817 #define HWIO_UMCMN_R0_IMR_S17_OUTM(x,m,v) \
42818                 out_dword_masked_ns(HWIO_UMCMN_R0_IMR_S17_ADDR(x),m,v,HWIO_UMCMN_R0_IMR_S17_IN(x))
42819 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_MLO_P_WATCHDOG_ERR_INT_BMSK                                                   0x20000000
42820 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           29
42821 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_MLO_P_WATCHDOG_ERR_INT_BMSK                                                   0x10000000
42822 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           28
42823 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_RING_REQ_ERROR_INTR_BMSK                                                       0x8000000
42824 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_RING_REQ_ERROR_INTR_SHFT                                                              27
42825 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_RING_REQ_ERROR_INTR_BMSK                                                       0x4000000
42826 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_RING_REQ_ERROR_INTR_SHFT                                                              26
42827 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_RING_WATCHDOG_ERR_INTR_BMSK                                                    0x2000000
42828 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_RING_WATCHDOG_ERR_INTR_SHFT                                                           25
42829 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_RING_WATCHDOG_ERR_INTR_BMSK                                                    0x1000000
42830 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_RING_WATCHDOG_ERR_INTR_SHFT                                                           24
42831 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_RING_WATCHDOG_ERR_INTR_BMSK                                                      0x800000
42832 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_RING_WATCHDOG_ERR_INTR_SHFT                                                            23
42833 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_RING_WATCHDOG_ERR_INTR_BMSK                                                      0x400000
42834 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_RING_WATCHDOG_ERR_INTR_SHFT                                                            22
42835 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_RING_REQ_ERROR_INTR_BMSK                                                         0x200000
42836 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_RING_REQ_ERROR_INTR_SHFT                                                               21
42837 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_RING_REQ_ERROR_INTR_BMSK                                                         0x100000
42838 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_RING_REQ_ERROR_INTR_SHFT                                                               20
42839 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_FETCH_POINTER_ERR_INTR_BMSK                                                      0x80000
42840 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT4_FETCH_POINTER_ERR_INTR_SHFT                                                           19
42841 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_FETCH_POINTER_ERR_INTR_BMSK                                                      0x40000
42842 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT3_FETCH_POINTER_ERR_INTR_SHFT                                                           18
42843 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_FETCH_POINTER_ERR_INTR_BMSK                                                       0x20000
42844 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN4_FETCH_POINTER_ERR_INTR_SHFT                                                            17
42845 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_FETCH_POINTER_ERR_INTR_BMSK                                                       0x10000
42846 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN3_FETCH_POINTER_ERR_INTR_SHFT                                                            16
42847 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_MLO_P_WATCHDOG_ERR_INT_BMSK                                                       0x8000
42848 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           15
42849 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_MLO_P_WATCHDOG_ERR_INT_BMSK                                                       0x4000
42850 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_MLO_P_WATCHDOG_ERR_INT_SHFT                                                           14
42851 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_RING_REQ_ERROR_INTR_BMSK                                                          0x2000
42852 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_RING_REQ_ERROR_INTR_SHFT                                                              13
42853 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_RING_REQ_ERROR_INTR_BMSK                                                          0x1000
42854 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_RING_REQ_ERROR_INTR_SHFT                                                              12
42855 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_RING_WATCHDOG_ERR_INTR_BMSK                                                        0x800
42856 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_RING_WATCHDOG_ERR_INTR_SHFT                                                           11
42857 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_RING_WATCHDOG_ERR_INTR_BMSK                                                        0x400
42858 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_RING_WATCHDOG_ERR_INTR_SHFT                                                           10
42859 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_RING_WATCHDOG_ERR_INTR_BMSK                                                         0x200
42860 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_RING_WATCHDOG_ERR_INTR_SHFT                                                             9
42861 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_RING_WATCHDOG_ERR_INTR_BMSK                                                         0x100
42862 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_RING_WATCHDOG_ERR_INTR_SHFT                                                             8
42863 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_RING_REQ_ERROR_INTR_BMSK                                                             0x80
42864 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_RING_REQ_ERROR_INTR_SHFT                                                                7
42865 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_RING_REQ_ERROR_INTR_BMSK                                                             0x40
42866 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_RING_REQ_ERROR_INTR_SHFT                                                                6
42867 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_FETCH_POINTER_ERR_INTR_BMSK                                                         0x20
42868 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT2_FETCH_POINTER_ERR_INTR_SHFT                                                            5
42869 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_FETCH_POINTER_ERR_INTR_BMSK                                                         0x10
42870 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_OUT1_FETCH_POINTER_ERR_INTR_SHFT                                                            4
42871 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_FETCH_POINTER_ERR_INTR_BMSK                                                           0x8
42872 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN2_FETCH_POINTER_ERR_INTR_SHFT                                                             3
42873 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_FETCH_POINTER_ERR_INTR_BMSK                                                           0x4
42874 #define HWIO_UMCMN_R0_IMR_S17_WBM2WBM_IN1_FETCH_POINTER_ERR_INTR_SHFT                                                             2
42875 #define HWIO_UMCMN_R0_IMR_S17_SW1_RELEASE_RING_REQ_ERROR_INTR_BMSK                                                              0x2
42876 #define HWIO_UMCMN_R0_IMR_S17_SW1_RELEASE_RING_REQ_ERROR_INTR_SHFT                                                                1
42877 #define HWIO_UMCMN_R0_IMR_S17_SW1_RELEASE_RING_WATCHDOG_ERR_INTR_BMSK                                                           0x1
42878 #define HWIO_UMCMN_R0_IMR_S17_SW1_RELEASE_RING_WATCHDOG_ERR_INTR_SHFT                                                             0
42879 
42880 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ADDR(x)                                                                             ((x) + 0xc4)
42881 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_PHYS(x)                                                                             ((x) + 0xc4)
42882 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_OFFS                                                                                (0xc4)
42883 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_RMSK                                                                                       0x1
42884 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_POR                                                                                 0x00000000
42885 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_POR_RMSK                                                                            0xffffffff
42886 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ATTR                                                                                             0x3
42887 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_IN(x)            \
42888                 in_dword(HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ADDR(x))
42889 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_INM(x, m)            \
42890                 in_dword_masked(HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ADDR(x), m)
42891 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_OUT(x, v)            \
42892                 out_dword(HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ADDR(x),v)
42893 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_OUTM(x,m,v) \
42894                 out_dword_masked_ns(HWIO_UMCMN_R0_WOCLR_ISR_P_EN_ADDR(x),m,v,HWIO_UMCMN_R0_WOCLR_ISR_P_EN_IN(x))
42895 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_VAL_BMSK                                                                                   0x1
42896 #define HWIO_UMCMN_R0_WOCLR_ISR_P_EN_VAL_SHFT                                                                                     0
42897 
42898 #define HWIO_UMCMN_R0_UMAC_REVISION_ADDR(x)                                                                              ((x) + 0xc8)
42899 #define HWIO_UMCMN_R0_UMAC_REVISION_PHYS(x)                                                                              ((x) + 0xc8)
42900 #define HWIO_UMCMN_R0_UMAC_REVISION_OFFS                                                                                 (0xc8)
42901 #define HWIO_UMCMN_R0_UMAC_REVISION_RMSK                                                                                 0xffffffff
42902 #define HWIO_UMCMN_R0_UMAC_REVISION_POR                                                                                  0x20080000
42903 #define HWIO_UMCMN_R0_UMAC_REVISION_POR_RMSK                                                                             0xffffffff
42904 #define HWIO_UMCMN_R0_UMAC_REVISION_ATTR                                                                                              0x1
42905 #define HWIO_UMCMN_R0_UMAC_REVISION_IN(x)            \
42906                 in_dword(HWIO_UMCMN_R0_UMAC_REVISION_ADDR(x))
42907 #define HWIO_UMCMN_R0_UMAC_REVISION_INM(x, m)            \
42908                 in_dword_masked(HWIO_UMCMN_R0_UMAC_REVISION_ADDR(x), m)
42909 #define HWIO_UMCMN_R0_UMAC_REVISION_MAJOR_BMSK                                                                           0xf0000000
42910 #define HWIO_UMCMN_R0_UMAC_REVISION_MAJOR_SHFT                                                                                   28
42911 #define HWIO_UMCMN_R0_UMAC_REVISION_MINOR_BMSK                                                                            0xfff0000
42912 #define HWIO_UMCMN_R0_UMAC_REVISION_MINOR_SHFT                                                                                   16
42913 #define HWIO_UMCMN_R0_UMAC_REVISION_STEP_BMSK                                                                                0xffff
42914 #define HWIO_UMCMN_R0_UMAC_REVISION_STEP_SHFT                                                                                     0
42915 
42916 #define HWIO_UMCMN_R0_IDLE_CTRL0_ADDR(x)                                                                                 ((x) + 0xcc)
42917 #define HWIO_UMCMN_R0_IDLE_CTRL0_PHYS(x)                                                                                 ((x) + 0xcc)
42918 #define HWIO_UMCMN_R0_IDLE_CTRL0_OFFS                                                                                    (0xcc)
42919 #define HWIO_UMCMN_R0_IDLE_CTRL0_RMSK                                                                                      0x3bffff
42920 #define HWIO_UMCMN_R0_IDLE_CTRL0_POR                                                                                     0x000007de
42921 #define HWIO_UMCMN_R0_IDLE_CTRL0_POR_RMSK                                                                                0xffffffff
42922 #define HWIO_UMCMN_R0_IDLE_CTRL0_ATTR                                                                                                 0x3
42923 #define HWIO_UMCMN_R0_IDLE_CTRL0_IN(x)            \
42924                 in_dword(HWIO_UMCMN_R0_IDLE_CTRL0_ADDR(x))
42925 #define HWIO_UMCMN_R0_IDLE_CTRL0_INM(x, m)            \
42926                 in_dword_masked(HWIO_UMCMN_R0_IDLE_CTRL0_ADDR(x), m)
42927 #define HWIO_UMCMN_R0_IDLE_CTRL0_OUT(x, v)            \
42928                 out_dword(HWIO_UMCMN_R0_IDLE_CTRL0_ADDR(x),v)
42929 #define HWIO_UMCMN_R0_IDLE_CTRL0_OUTM(x,m,v) \
42930                 out_dword_masked_ns(HWIO_UMCMN_R0_IDLE_CTRL0_ADDR(x),m,v,HWIO_UMCMN_R0_IDLE_CTRL0_IN(x))
42931 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_NOC_IDLE_REQ_BMSK                                                                   0x200000
42932 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_NOC_IDLE_REQ_SHFT                                                                         21
42933 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_WBM_IDLE_REQ_BMSK                                                                   0x100000
42934 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_WBM_IDLE_REQ_SHFT                                                                         20
42935 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_TQM_IDLE_REQ_BMSK                                                                    0x80000
42936 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_TQM_IDLE_REQ_SHFT                                                                         19
42937 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_REO_IDLE_REQ_BMSK                                                                    0x20000
42938 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_REO_IDLE_REQ_SHFT                                                                         17
42939 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_TCL_IDLE_REQ_BMSK                                                                    0x10000
42940 #define HWIO_UMCMN_R0_IDLE_CTRL0_BLOCK_TCL_IDLE_REQ_SHFT                                                                         16
42941 #define HWIO_UMCMN_R0_IDLE_CTRL0_INTER_STATE_DLY_BMSK                                                                        0xffc0
42942 #define HWIO_UMCMN_R0_IDLE_CTRL0_INTER_STATE_DLY_SHFT                                                                             6
42943 #define HWIO_UMCMN_R0_IDLE_CTRL0_IDLE_INTG_CHK_DLY_BMSK                                                                        0x3e
42944 #define HWIO_UMCMN_R0_IDLE_CTRL0_IDLE_INTG_CHK_DLY_SHFT                                                                           1
42945 #define HWIO_UMCMN_R0_IDLE_CTRL0_SW_IDLE_REQ_BMSK                                                                               0x1
42946 #define HWIO_UMCMN_R0_IDLE_CTRL0_SW_IDLE_REQ_SHFT                                                                                 0
42947 
42948 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ADDR(x)                                                                       ((x) + 0xd0)
42949 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_PHYS(x)                                                                       ((x) + 0xd0)
42950 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_OFFS                                                                          (0xd0)
42951 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_RMSK                                                                              0x1f9f
42952 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_POR                                                                           0x00000000
42953 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_POR_RMSK                                                                      0xffffffff
42954 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ATTR                                                                                       0x3
42955 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_IN(x)            \
42956                 in_dword(HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ADDR(x))
42957 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_INM(x, m)            \
42958                 in_dword_masked(HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ADDR(x), m)
42959 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_OUT(x, v)            \
42960                 out_dword(HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ADDR(x),v)
42961 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_OUTM(x,m,v) \
42962                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_IN(x))
42963 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_NOC_IDLE_REQ_SW_DATA_BMSK                                                         0x1000
42964 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_NOC_IDLE_REQ_SW_DATA_SHFT                                                             12
42965 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_NOC_IDLE_REQ_SW_OVR_BMSK                                                           0x800
42966 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_NOC_IDLE_REQ_SW_OVR_SHFT                                                              11
42967 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_WBM_IDLE_REQ_SW_DATA_BMSK                                                          0x400
42968 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_WBM_IDLE_REQ_SW_DATA_SHFT                                                             10
42969 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_WBM_IDLE_REQ_SW_OVR_BMSK                                                           0x200
42970 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_WBM_IDLE_REQ_SW_OVR_SHFT                                                               9
42971 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TQM_IDLE_REQ_SW_DATA_BMSK                                                          0x100
42972 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TQM_IDLE_REQ_SW_DATA_SHFT                                                              8
42973 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TQM_IDLE_REQ_SW_OVR_BMSK                                                            0x80
42974 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TQM_IDLE_REQ_SW_OVR_SHFT                                                               7
42975 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_REO_IDLE_REQ_SW_DATA_BMSK                                                           0x10
42976 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_REO_IDLE_REQ_SW_DATA_SHFT                                                              4
42977 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_REO_IDLE_REQ_SW_OVR_BMSK                                                             0x8
42978 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_REO_IDLE_REQ_SW_OVR_SHFT                                                               3
42979 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TCL_IDLE_REQ_SW_DATA_BMSK                                                            0x4
42980 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TCL_IDLE_REQ_SW_DATA_SHFT                                                              2
42981 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TCL_IDLE_REQ_SW_OVR_BMSK                                                             0x2
42982 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_TCL_IDLE_REQ_SW_OVR_SHFT                                                               1
42983 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_GLOBAL_SW_OVR_BMSK                                                                   0x1
42984 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_SW_OVR_GLOBAL_SW_OVR_SHFT                                                                     0
42985 
42986 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ADDR(x)                                                                      ((x) + 0xd4)
42987 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_PHYS(x)                                                                      ((x) + 0xd4)
42988 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_OFFS                                                                         (0xd4)
42989 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_RMSK                                                                            0x3ffff
42990 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_POR                                                                          0x00000001
42991 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_POR_RMSK                                                                     0xffffffff
42992 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ATTR                                                                                      0x3
42993 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_IN(x)            \
42994                 in_dword(HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ADDR(x))
42995 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_INM(x, m)            \
42996                 in_dword_masked(HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ADDR(x), m)
42997 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_OUT(x, v)            \
42998                 out_dword(HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ADDR(x),v)
42999 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_OUTM(x,m,v) \
43000                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_IN(x))
43001 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_WAIT_IN_STATE_BMSK                                                          0x3fffc
43002 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_WAIT_IN_STATE_SHFT                                                                2
43003 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_FORCE_IDLE_BMSK                                                                 0x2
43004 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_FORCE_IDLE_SHFT                                                                   1
43005 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_EN_BMSK                                                                         0x1
43006 #define HWIO_UMCMN_R0_UMAC_IDLE_GEN_FSM_CTL_FSM_EN_SHFT                                                                           0
43007 
43008 #define HWIO_UMCMN_R0_IDLE_SIGNAL_ADDR(x)                                                                                ((x) + 0xd8)
43009 #define HWIO_UMCMN_R0_IDLE_SIGNAL_PHYS(x)                                                                                ((x) + 0xd8)
43010 #define HWIO_UMCMN_R0_IDLE_SIGNAL_OFFS                                                                                   (0xd8)
43011 #define HWIO_UMCMN_R0_IDLE_SIGNAL_RMSK                                                                                         0x1f
43012 #define HWIO_UMCMN_R0_IDLE_SIGNAL_POR                                                                                    0x0000001f
43013 #define HWIO_UMCMN_R0_IDLE_SIGNAL_POR_RMSK                                                                               0xffffffff
43014 #define HWIO_UMCMN_R0_IDLE_SIGNAL_ATTR                                                                                                0x1
43015 #define HWIO_UMCMN_R0_IDLE_SIGNAL_IN(x)            \
43016                 in_dword(HWIO_UMCMN_R0_IDLE_SIGNAL_ADDR(x))
43017 #define HWIO_UMCMN_R0_IDLE_SIGNAL_INM(x, m)            \
43018                 in_dword_masked(HWIO_UMCMN_R0_IDLE_SIGNAL_ADDR(x), m)
43019 #define HWIO_UMCMN_R0_IDLE_SIGNAL_MXI_BMSK                                                                                     0x10
43020 #define HWIO_UMCMN_R0_IDLE_SIGNAL_MXI_SHFT                                                                                        4
43021 #define HWIO_UMCMN_R0_IDLE_SIGNAL_REO_BMSK                                                                                      0x8
43022 #define HWIO_UMCMN_R0_IDLE_SIGNAL_REO_SHFT                                                                                        3
43023 #define HWIO_UMCMN_R0_IDLE_SIGNAL_TCL_BMSK                                                                                      0x4
43024 #define HWIO_UMCMN_R0_IDLE_SIGNAL_TCL_SHFT                                                                                        2
43025 #define HWIO_UMCMN_R0_IDLE_SIGNAL_WBM_BMSK                                                                                      0x2
43026 #define HWIO_UMCMN_R0_IDLE_SIGNAL_WBM_SHFT                                                                                        1
43027 #define HWIO_UMCMN_R0_IDLE_SIGNAL_TQM_BMSK                                                                                      0x1
43028 #define HWIO_UMCMN_R0_IDLE_SIGNAL_TQM_SHFT                                                                                        0
43029 
43030 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_ADDR(x)                                                                      ((x) + 0xdc)
43031 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_PHYS(x)                                                                      ((x) + 0xdc)
43032 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_OFFS                                                                         (0xdc)
43033 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_RMSK                                                                               0x1e
43034 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_POR                                                                          0x00000000
43035 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_POR_RMSK                                                                     0xffffffff
43036 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_ATTR                                                                                      0x1
43037 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_IN(x)            \
43038                 in_dword(HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_ADDR(x))
43039 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_INM(x, m)            \
43040                 in_dword_masked(HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_ADDR(x), m)
43041 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_WBM_REL_RING_BMSK                                                                  0x10
43042 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_WBM_REL_RING_SHFT                                                                     4
43043 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_TQM_CMD_RING_BMSK                                                                   0x8
43044 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_TQM_CMD_RING_SHFT                                                                     3
43045 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_REO_CMD_RING_BMSK                                                                   0x4
43046 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_REO_CMD_RING_SHFT                                                                     2
43047 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_TCL_CMD_RING_BMSK                                                                   0x2
43048 #define HWIO_UMCMN_R0_RING_NOT_EMPTY_STATUS_TCL_CMD_RING_SHFT                                                                     1
43049 
43050 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ADDR(x)                                                               ((x) + 0xe0)
43051 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_PHYS(x)                                                               ((x) + 0xe0)
43052 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_OFFS                                                                  (0xe0)
43053 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_RMSK                                                                       0xfcf
43054 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_POR                                                                   0x00000000
43055 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_POR_RMSK                                                              0xffffffff
43056 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ATTR                                                                               0x3
43057 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_IN(x)            \
43058                 in_dword(HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ADDR(x))
43059 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_INM(x, m)            \
43060                 in_dword_masked(HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ADDR(x), m)
43061 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_OUT(x, v)            \
43062                 out_dword(HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ADDR(x),v)
43063 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_OUTM(x,m,v) \
43064                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_IN(x))
43065 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_NOC_IDLE_SWOVR_DATA_BMSK                                                   0x800
43066 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_NOC_IDLE_SWOVR_DATA_SHFT                                                      11
43067 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_NOC_IDLE_SWOVR_BMSK                                                        0x400
43068 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_NOC_IDLE_SWOVR_SHFT                                                           10
43069 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_WBM_IDLE_SWOVR_DATA_BMSK                                                   0x200
43070 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_WBM_IDLE_SWOVR_DATA_SHFT                                                       9
43071 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_WBM_IDLE_SWOVR_BMSK                                                        0x100
43072 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_WBM_IDLE_SWOVR_SHFT                                                            8
43073 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TQM_IDLE_SWOVR_DATA_BMSK                                                    0x80
43074 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TQM_IDLE_SWOVR_DATA_SHFT                                                       7
43075 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TQM_IDLE_SWOVR_BMSK                                                         0x40
43076 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TQM_IDLE_SWOVR_SHFT                                                            6
43077 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_REO_IDLE_SWOVR_DATA_BMSK                                                     0x8
43078 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_REO_IDLE_SWOVR_DATA_SHFT                                                       3
43079 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_REO_IDLE_SWOVR_BMSK                                                          0x4
43080 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_REO_IDLE_SWOVR_SHFT                                                            2
43081 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TCL_IDLE_SWOVR_DATA_BMSK                                                     0x2
43082 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TCL_IDLE_SWOVR_DATA_SHFT                                                       1
43083 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TCL_IDLE_SWOVR_BMSK                                                          0x1
43084 #define HWIO_UMCMN_R0_UMAC_IDLE_ACK_AND_RESP_SWOVR_TCL_IDLE_SWOVR_SHFT                                                            0
43085 
43086 #define HWIO_UMCMN_R0_S_PARE_0_ADDR(x)                                                                                   ((x) + 0xe4)
43087 #define HWIO_UMCMN_R0_S_PARE_0_PHYS(x)                                                                                   ((x) + 0xe4)
43088 #define HWIO_UMCMN_R0_S_PARE_0_OFFS                                                                                      (0xe4)
43089 #define HWIO_UMCMN_R0_S_PARE_0_RMSK                                                                                      0xffffffff
43090 #define HWIO_UMCMN_R0_S_PARE_0_POR                                                                                       0x00000000
43091 #define HWIO_UMCMN_R0_S_PARE_0_POR_RMSK                                                                                  0xffffffff
43092 #define HWIO_UMCMN_R0_S_PARE_0_ATTR                                                                                                   0x3
43093 #define HWIO_UMCMN_R0_S_PARE_0_IN(x)            \
43094                 in_dword(HWIO_UMCMN_R0_S_PARE_0_ADDR(x))
43095 #define HWIO_UMCMN_R0_S_PARE_0_INM(x, m)            \
43096                 in_dword_masked(HWIO_UMCMN_R0_S_PARE_0_ADDR(x), m)
43097 #define HWIO_UMCMN_R0_S_PARE_0_OUT(x, v)            \
43098                 out_dword(HWIO_UMCMN_R0_S_PARE_0_ADDR(x),v)
43099 #define HWIO_UMCMN_R0_S_PARE_0_OUTM(x,m,v) \
43100                 out_dword_masked_ns(HWIO_UMCMN_R0_S_PARE_0_ADDR(x),m,v,HWIO_UMCMN_R0_S_PARE_0_IN(x))
43101 #define HWIO_UMCMN_R0_S_PARE_0_S_PARE_0_BITS_BMSK                                                                        0xffffffff
43102 #define HWIO_UMCMN_R0_S_PARE_0_S_PARE_0_BITS_SHFT                                                                                 0
43103 
43104 #define HWIO_UMCMN_R0_S_PARE_1_ADDR(x)                                                                                   ((x) + 0xe8)
43105 #define HWIO_UMCMN_R0_S_PARE_1_PHYS(x)                                                                                   ((x) + 0xe8)
43106 #define HWIO_UMCMN_R0_S_PARE_1_OFFS                                                                                      (0xe8)
43107 #define HWIO_UMCMN_R0_S_PARE_1_RMSK                                                                                      0xffffffff
43108 #define HWIO_UMCMN_R0_S_PARE_1_POR                                                                                       0x00000000
43109 #define HWIO_UMCMN_R0_S_PARE_1_POR_RMSK                                                                                  0xffffffff
43110 #define HWIO_UMCMN_R0_S_PARE_1_ATTR                                                                                                   0x3
43111 #define HWIO_UMCMN_R0_S_PARE_1_IN(x)            \
43112                 in_dword(HWIO_UMCMN_R0_S_PARE_1_ADDR(x))
43113 #define HWIO_UMCMN_R0_S_PARE_1_INM(x, m)            \
43114                 in_dword_masked(HWIO_UMCMN_R0_S_PARE_1_ADDR(x), m)
43115 #define HWIO_UMCMN_R0_S_PARE_1_OUT(x, v)            \
43116                 out_dword(HWIO_UMCMN_R0_S_PARE_1_ADDR(x),v)
43117 #define HWIO_UMCMN_R0_S_PARE_1_OUTM(x,m,v) \
43118                 out_dword_masked_ns(HWIO_UMCMN_R0_S_PARE_1_ADDR(x),m,v,HWIO_UMCMN_R0_S_PARE_1_IN(x))
43119 #define HWIO_UMCMN_R0_S_PARE_1_S_PARE_1_BITS_BMSK                                                                        0xffffffff
43120 #define HWIO_UMCMN_R0_S_PARE_1_S_PARE_1_BITS_SHFT                                                                                 0
43121 
43122 #define HWIO_UMCMN_R0_S_PARE_2_ADDR(x)                                                                                   ((x) + 0xec)
43123 #define HWIO_UMCMN_R0_S_PARE_2_PHYS(x)                                                                                   ((x) + 0xec)
43124 #define HWIO_UMCMN_R0_S_PARE_2_OFFS                                                                                      (0xec)
43125 #define HWIO_UMCMN_R0_S_PARE_2_RMSK                                                                                      0xffffffff
43126 #define HWIO_UMCMN_R0_S_PARE_2_POR                                                                                       0x00000000
43127 #define HWIO_UMCMN_R0_S_PARE_2_POR_RMSK                                                                                  0xffffffff
43128 #define HWIO_UMCMN_R0_S_PARE_2_ATTR                                                                                                   0x3
43129 #define HWIO_UMCMN_R0_S_PARE_2_IN(x)            \
43130                 in_dword(HWIO_UMCMN_R0_S_PARE_2_ADDR(x))
43131 #define HWIO_UMCMN_R0_S_PARE_2_INM(x, m)            \
43132                 in_dword_masked(HWIO_UMCMN_R0_S_PARE_2_ADDR(x), m)
43133 #define HWIO_UMCMN_R0_S_PARE_2_OUT(x, v)            \
43134                 out_dword(HWIO_UMCMN_R0_S_PARE_2_ADDR(x),v)
43135 #define HWIO_UMCMN_R0_S_PARE_2_OUTM(x,m,v) \
43136                 out_dword_masked_ns(HWIO_UMCMN_R0_S_PARE_2_ADDR(x),m,v,HWIO_UMCMN_R0_S_PARE_2_IN(x))
43137 #define HWIO_UMCMN_R0_S_PARE_2_S_PARE_2_BITS_BMSK                                                                        0xffffffff
43138 #define HWIO_UMCMN_R0_S_PARE_2_S_PARE_2_BITS_SHFT                                                                                 0
43139 
43140 #define HWIO_UMCMN_R0_S_PARE_3_ADDR(x)                                                                                   ((x) + 0xf0)
43141 #define HWIO_UMCMN_R0_S_PARE_3_PHYS(x)                                                                                   ((x) + 0xf0)
43142 #define HWIO_UMCMN_R0_S_PARE_3_OFFS                                                                                      (0xf0)
43143 #define HWIO_UMCMN_R0_S_PARE_3_RMSK                                                                                      0xffffffff
43144 #define HWIO_UMCMN_R0_S_PARE_3_POR                                                                                       0x00000000
43145 #define HWIO_UMCMN_R0_S_PARE_3_POR_RMSK                                                                                  0xffffffff
43146 #define HWIO_UMCMN_R0_S_PARE_3_ATTR                                                                                                   0x3
43147 #define HWIO_UMCMN_R0_S_PARE_3_IN(x)            \
43148                 in_dword(HWIO_UMCMN_R0_S_PARE_3_ADDR(x))
43149 #define HWIO_UMCMN_R0_S_PARE_3_INM(x, m)            \
43150                 in_dword_masked(HWIO_UMCMN_R0_S_PARE_3_ADDR(x), m)
43151 #define HWIO_UMCMN_R0_S_PARE_3_OUT(x, v)            \
43152                 out_dword(HWIO_UMCMN_R0_S_PARE_3_ADDR(x),v)
43153 #define HWIO_UMCMN_R0_S_PARE_3_OUTM(x,m,v) \
43154                 out_dword_masked_ns(HWIO_UMCMN_R0_S_PARE_3_ADDR(x),m,v,HWIO_UMCMN_R0_S_PARE_3_IN(x))
43155 #define HWIO_UMCMN_R0_S_PARE_3_S_PARE_3_BITS_BMSK                                                                        0xffffffff
43156 #define HWIO_UMCMN_R0_S_PARE_3_S_PARE_3_BITS_SHFT                                                                                 0
43157 
43158 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ADDR(x)                                                                           ((x) + 0xf4)
43159 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_PHYS(x)                                                                           ((x) + 0xf4)
43160 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_OFFS                                                                              (0xf4)
43161 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_RMSK                                                                                  0xffff
43162 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_POR                                                                               0x00000008
43163 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_POR_RMSK                                                                          0xffffffff
43164 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ATTR                                                                                           0x3
43165 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_IN(x)            \
43166                 in_dword(HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ADDR(x))
43167 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_INM(x, m)            \
43168                 in_dword_masked(HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ADDR(x), m)
43169 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_OUT(x, v)            \
43170                 out_dword(HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ADDR(x),v)
43171 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_OUTM(x,m,v) \
43172                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_IN(x))
43173 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_VALUE_BMSK                                                                            0xffff
43174 #define HWIO_UMCMN_R0_UMAC_IDLE_LENGTH_VALUE_SHFT                                                                                 0
43175 
43176 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ADDR(x)                                                                        ((x) + 0xfc)
43177 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_PHYS(x)                                                                        ((x) + 0xfc)
43178 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_OFFS                                                                           (0xfc)
43179 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_RMSK                                                                                  0xf
43180 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_POR                                                                            0x00000000
43181 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_POR_RMSK                                                                       0xffffffff
43182 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ATTR                                                                                        0x3
43183 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_IN(x)            \
43184                 in_dword(HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ADDR(x))
43185 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_INM(x, m)            \
43186                 in_dword_masked(HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ADDR(x), m)
43187 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_OUT(x, v)            \
43188                 out_dword(HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ADDR(x),v)
43189 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_OUTM(x,m,v) \
43190                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_IN(x))
43191 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_SUBSYSTEM_ID_BMSK                                                                     0xc
43192 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_SUBSYSTEM_ID_SHFT                                                                       2
43193 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_TESTBUS_VALID_CONTROL_BMSK                                                            0x3
43194 #define HWIO_UMCMN_R0_UMAC_TRACER_CONTROL_TESTBUS_VALID_CONTROL_SHFT                                                              0
43195 
43196 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_ADDR(x)                                                                           ((x) + 0x100)
43197 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_PHYS(x)                                                                           ((x) + 0x100)
43198 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_OFFS                                                                              (0x100)
43199 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_RMSK                                                                                    0x3f
43200 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_POR                                                                               0x00000000
43201 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_POR_RMSK                                                                          0xffffffff
43202 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_ATTR                                                                                           0x1
43203 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_IN(x)            \
43204                 in_dword(HWIO_UMCMN_R0_UMAC_NOC_MONITOR_ADDR(x))
43205 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_INM(x, m)            \
43206                 in_dword_masked(HWIO_UMCMN_R0_UMAC_NOC_MONITOR_ADDR(x), m)
43207 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_UMAC_NOC_DCD_CLKON_OUT_BMSK                                                             0x20
43208 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_UMAC_NOC_DCD_CLKON_OUT_SHFT                                                                5
43209 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_UMAC_NOC_DCD_CLKDIV_BMSK                                                                0x1f
43210 #define HWIO_UMCMN_R0_UMAC_NOC_MONITOR_UMAC_NOC_DCD_CLKDIV_SHFT                                                                   0
43211 
43212 #define HWIO_UMCMN_R0_BUF_INIT_ADDR(x)                                                                                   ((x) + 0x104)
43213 #define HWIO_UMCMN_R0_BUF_INIT_PHYS(x)                                                                                   ((x) + 0x104)
43214 #define HWIO_UMCMN_R0_BUF_INIT_OFFS                                                                                      (0x104)
43215 #define HWIO_UMCMN_R0_BUF_INIT_RMSK                                                                                             0x1
43216 #define HWIO_UMCMN_R0_BUF_INIT_POR                                                                                       0x00000000
43217 #define HWIO_UMCMN_R0_BUF_INIT_POR_RMSK                                                                                  0xffffffff
43218 #define HWIO_UMCMN_R0_BUF_INIT_ATTR                                                                                                   0x3
43219 #define HWIO_UMCMN_R0_BUF_INIT_IN(x)            \
43220                 in_dword(HWIO_UMCMN_R0_BUF_INIT_ADDR(x))
43221 #define HWIO_UMCMN_R0_BUF_INIT_INM(x, m)            \
43222                 in_dword_masked(HWIO_UMCMN_R0_BUF_INIT_ADDR(x), m)
43223 #define HWIO_UMCMN_R0_BUF_INIT_OUT(x, v)            \
43224                 out_dword(HWIO_UMCMN_R0_BUF_INIT_ADDR(x),v)
43225 #define HWIO_UMCMN_R0_BUF_INIT_OUTM(x,m,v) \
43226                 out_dword_masked_ns(HWIO_UMCMN_R0_BUF_INIT_ADDR(x),m,v,HWIO_UMCMN_R0_BUF_INIT_IN(x))
43227 #define HWIO_UMCMN_R0_BUF_INIT_VALUE_BMSK                                                                                       0x1
43228 #define HWIO_UMCMN_R0_BUF_INIT_VALUE_SHFT                                                                                         0
43229 
43230 #define HWIO_UMCMN_R0_CONTROL_ADDR(x)                                                                                    ((x) + 0x108)
43231 #define HWIO_UMCMN_R0_CONTROL_PHYS(x)                                                                                    ((x) + 0x108)
43232 #define HWIO_UMCMN_R0_CONTROL_OFFS                                                                                       (0x108)
43233 #define HWIO_UMCMN_R0_CONTROL_RMSK                                                                                              0x1
43234 #define HWIO_UMCMN_R0_CONTROL_POR                                                                                        0x00000000
43235 #define HWIO_UMCMN_R0_CONTROL_POR_RMSK                                                                                   0xffffffff
43236 #define HWIO_UMCMN_R0_CONTROL_ATTR                                                                                                    0x3
43237 #define HWIO_UMCMN_R0_CONTROL_IN(x)            \
43238                 in_dword(HWIO_UMCMN_R0_CONTROL_ADDR(x))
43239 #define HWIO_UMCMN_R0_CONTROL_INM(x, m)            \
43240                 in_dword_masked(HWIO_UMCMN_R0_CONTROL_ADDR(x), m)
43241 #define HWIO_UMCMN_R0_CONTROL_OUT(x, v)            \
43242                 out_dword(HWIO_UMCMN_R0_CONTROL_ADDR(x),v)
43243 #define HWIO_UMCMN_R0_CONTROL_OUTM(x,m,v) \
43244                 out_dword_masked_ns(HWIO_UMCMN_R0_CONTROL_ADDR(x),m,v,HWIO_UMCMN_R0_CONTROL_IN(x))
43245 #define HWIO_UMCMN_R0_CONTROL_ENABLE_VALUE_BMSK                                                                                 0x1
43246 #define HWIO_UMCMN_R0_CONTROL_ENABLE_VALUE_SHFT                                                                                   0
43247 
43248 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ADDR(x)                                                                         ((x) + 0x10c)
43249 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_PHYS(x)                                                                         ((x) + 0x10c)
43250 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_OFFS                                                                            (0x10c)
43251 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_RMSK                                                                            0xffffffff
43252 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_POR                                                                             0x00000000
43253 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_POR_RMSK                                                                        0xffffffff
43254 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ATTR                                                                                         0x3
43255 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_IN(x)            \
43256                 in_dword(HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ADDR(x))
43257 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_INM(x, m)            \
43258                 in_dword_masked(HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ADDR(x), m)
43259 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_OUT(x, v)            \
43260                 out_dword(HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ADDR(x),v)
43261 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_OUTM(x,m,v) \
43262                 out_dword_masked_ns(HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_ADDR(x),m,v,HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_IN(x))
43263 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_CLK_ENS_EXTEND_BMSK                                                             0x80000000
43264 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_CLK_ENS_EXTEND_SHFT                                                                     31
43265 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_CLK_ENS_EXTEND_APB_BMSK                                                         0x40000000
43266 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_CLK_ENS_EXTEND_APB_SHFT                                                                 30
43267 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_TBD_BMSK                                                                        0x3ffffffc
43268 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_TBD_SHFT                                                                                 2
43269 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_APB_VAL_BMSK                                                                           0x2
43270 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_APB_VAL_SHFT                                                                             1
43271 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_VAL_BMSK                                                                               0x1
43272 #define HWIO_UMCMN_R0_CLK_GATE_DISABLE_1_VAL_SHFT                                                                                 0
43273 
43274 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ADDR(x)                                                         ((x) + 0x110)
43275 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_PHYS(x)                                                         ((x) + 0x110)
43276 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_OFFS                                                            (0x110)
43277 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_RMSK                                                                  0x7f
43278 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_POR                                                             0x00000000
43279 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_POR_RMSK                                                        0xffffffff
43280 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ATTR                                                                         0x3
43281 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_IN(x)            \
43282                 in_dword(HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ADDR(x))
43283 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_INM(x, m)            \
43284                 in_dword_masked(HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ADDR(x), m)
43285 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_OUT(x, v)            \
43286                 out_dword(HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ADDR(x),v)
43287 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_OUTM(x,m,v) \
43288                 out_dword_masked_ns(HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_ADDR(x),m,v,HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_IN(x))
43289 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_UMAC_BMSK                                                             0x40
43290 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_UMAC_SHFT                                                                6
43291 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WCMN_MISC_EVENT_BMSK                                              0x20
43292 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WCMN_MISC_EVENT_SHFT                                                 5
43293 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WCMN_MISC_EVENT_BMSK                                                  0x10
43294 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WCMN_MISC_EVENT_SHFT                                                     4
43295 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WMAC2_BMSK                                                         0x8
43296 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WMAC2_SHFT                                                           3
43297 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WMAC1_BMSK                                                         0x4
43298 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_CLK_WMAC1_SHFT                                                           2
43299 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WMAC2_BMSK                                                             0x2
43300 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WMAC2_SHFT                                                               1
43301 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WMAC1_BMSK                                                             0x1
43302 #define HWIO_UMCMN_R0_ASYNC_ISYNC_FIFO_SOFTRESET_AND_CLK_WMAC1_SHFT                                                               0
43303 
43304 #define HWIO_UMCMN_R0_VID0_ADDR(x)                                                                                       ((x) + 0x114)
43305 #define HWIO_UMCMN_R0_VID0_PHYS(x)                                                                                       ((x) + 0x114)
43306 #define HWIO_UMCMN_R0_VID0_OFFS                                                                                          (0x114)
43307 #define HWIO_UMCMN_R0_VID0_RMSK                                                                                          0x1ffffff1
43308 #define HWIO_UMCMN_R0_VID0_POR                                                                                           0x0d314830
43309 #define HWIO_UMCMN_R0_VID0_POR_RMSK                                                                                      0xffffffff
43310 #define HWIO_UMCMN_R0_VID0_ATTR                                                                                                       0x3
43311 #define HWIO_UMCMN_R0_VID0_IN(x)            \
43312                 in_dword(HWIO_UMCMN_R0_VID0_ADDR(x))
43313 #define HWIO_UMCMN_R0_VID0_INM(x, m)            \
43314                 in_dword_masked(HWIO_UMCMN_R0_VID0_ADDR(x), m)
43315 #define HWIO_UMCMN_R0_VID0_OUT(x, v)            \
43316                 out_dword(HWIO_UMCMN_R0_VID0_ADDR(x),v)
43317 #define HWIO_UMCMN_R0_VID0_OUTM(x,m,v) \
43318                 out_dword_masked_ns(HWIO_UMCMN_R0_VID0_ADDR(x),m,v,HWIO_UMCMN_R0_VID0_IN(x))
43319 #define HWIO_UMCMN_R0_VID0_MXI_BMSK                                                                                      0x1f000000
43320 #define HWIO_UMCMN_R0_VID0_MXI_SHFT                                                                                              24
43321 #define HWIO_UMCMN_R0_VID0_TCL_BMSK                                                                                        0xf80000
43322 #define HWIO_UMCMN_R0_VID0_TCL_SHFT                                                                                              19
43323 #define HWIO_UMCMN_R0_VID0_WBM_BMSK                                                                                         0x7c000
43324 #define HWIO_UMCMN_R0_VID0_WBM_SHFT                                                                                              14
43325 #define HWIO_UMCMN_R0_VID0_TQM_BMSK                                                                                          0x3e00
43326 #define HWIO_UMCMN_R0_VID0_TQM_SHFT                                                                                               9
43327 #define HWIO_UMCMN_R0_VID0_REO_BMSK                                                                                           0x1f0
43328 #define HWIO_UMCMN_R0_VID0_REO_SHFT                                                                                               4
43329 #define HWIO_UMCMN_R0_VID0_MODULE_EN_BMSK                                                                                       0x1
43330 #define HWIO_UMCMN_R0_VID0_MODULE_EN_SHFT                                                                                         0
43331 
43332 #define HWIO_UMCMN_R0_VID0_EXT_ADDR(x)                                                                                   ((x) + 0x118)
43333 #define HWIO_UMCMN_R0_VID0_EXT_PHYS(x)                                                                                   ((x) + 0x118)
43334 #define HWIO_UMCMN_R0_VID0_EXT_OFFS                                                                                      (0x118)
43335 #define HWIO_UMCMN_R0_VID0_EXT_RMSK                                                                                         0xfffff
43336 #define HWIO_UMCMN_R0_VID0_EXT_POR                                                                                       0x0005a928
43337 #define HWIO_UMCMN_R0_VID0_EXT_POR_RMSK                                                                                  0xffffffff
43338 #define HWIO_UMCMN_R0_VID0_EXT_ATTR                                                                                                   0x3
43339 #define HWIO_UMCMN_R0_VID0_EXT_IN(x)            \
43340                 in_dword(HWIO_UMCMN_R0_VID0_EXT_ADDR(x))
43341 #define HWIO_UMCMN_R0_VID0_EXT_INM(x, m)            \
43342                 in_dword_masked(HWIO_UMCMN_R0_VID0_EXT_ADDR(x), m)
43343 #define HWIO_UMCMN_R0_VID0_EXT_OUT(x, v)            \
43344                 out_dword(HWIO_UMCMN_R0_VID0_EXT_ADDR(x),v)
43345 #define HWIO_UMCMN_R0_VID0_EXT_OUTM(x,m,v) \
43346                 out_dword_masked_ns(HWIO_UMCMN_R0_VID0_EXT_ADDR(x),m,v,HWIO_UMCMN_R0_VID0_EXT_IN(x))
43347 #define HWIO_UMCMN_R0_VID0_EXT_TQM2_BMSK                                                                                    0xf8000
43348 #define HWIO_UMCMN_R0_VID0_EXT_TQM2_SHFT                                                                                         15
43349 #define HWIO_UMCMN_R0_VID0_EXT_REO2_BMSK                                                                                     0x7c00
43350 #define HWIO_UMCMN_R0_VID0_EXT_REO2_SHFT                                                                                         10
43351 #define HWIO_UMCMN_R0_VID0_EXT_WBM2_BMSK                                                                                      0x3e0
43352 #define HWIO_UMCMN_R0_VID0_EXT_WBM2_SHFT                                                                                          5
43353 #define HWIO_UMCMN_R0_VID0_EXT_TCL_1_BMSK                                                                                      0x1f
43354 #define HWIO_UMCMN_R0_VID0_EXT_TCL_1_SHFT                                                                                         0
43355 
43356 #define HWIO_UMCMN_R0_SS_ID_ADDR(x)                                                                                      ((x) + 0x11c)
43357 #define HWIO_UMCMN_R0_SS_ID_PHYS(x)                                                                                      ((x) + 0x11c)
43358 #define HWIO_UMCMN_R0_SS_ID_OFFS                                                                                         (0x11c)
43359 #define HWIO_UMCMN_R0_SS_ID_RMSK                                                                                              0x7e1
43360 #define HWIO_UMCMN_R0_SS_ID_POR                                                                                          0x000001e0
43361 #define HWIO_UMCMN_R0_SS_ID_POR_RMSK                                                                                     0xffffffff
43362 #define HWIO_UMCMN_R0_SS_ID_ATTR                                                                                                      0x3
43363 #define HWIO_UMCMN_R0_SS_ID_IN(x)            \
43364                 in_dword(HWIO_UMCMN_R0_SS_ID_ADDR(x))
43365 #define HWIO_UMCMN_R0_SS_ID_INM(x, m)            \
43366                 in_dword_masked(HWIO_UMCMN_R0_SS_ID_ADDR(x), m)
43367 #define HWIO_UMCMN_R0_SS_ID_OUT(x, v)            \
43368                 out_dword(HWIO_UMCMN_R0_SS_ID_ADDR(x),v)
43369 #define HWIO_UMCMN_R0_SS_ID_OUTM(x,m,v) \
43370                 out_dword_masked_ns(HWIO_UMCMN_R0_SS_ID_ADDR(x),m,v,HWIO_UMCMN_R0_SS_ID_IN(x))
43371 #define HWIO_UMCMN_R0_SS_ID_WCMN_MISC_BMSK                                                                                    0x600
43372 #define HWIO_UMCMN_R0_SS_ID_WCMN_MISC_SHFT                                                                                        9
43373 #define HWIO_UMCMN_R0_SS_ID_UMAC_DBG_BMSK                                                                                     0x180
43374 #define HWIO_UMCMN_R0_SS_ID_UMAC_DBG_SHFT                                                                                         7
43375 #define HWIO_UMCMN_R0_SS_ID_UMAC_BMSK                                                                                          0x60
43376 #define HWIO_UMCMN_R0_SS_ID_UMAC_SHFT                                                                                             5
43377 #define HWIO_UMCMN_R0_SS_ID_ENABLE_BMSK                                                                                         0x1
43378 #define HWIO_UMCMN_R0_SS_ID_ENABLE_SHFT                                                                                           0
43379 
43380 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ADDR(x)                                                                            ((x) + 0x120)
43381 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_PHYS(x)                                                                            ((x) + 0x120)
43382 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_OFFS                                                                               (0x120)
43383 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_RMSK                                                                                      0x1
43384 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_POR                                                                                0x00000000
43385 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_POR_RMSK                                                                           0xffffffff
43386 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ATTR                                                                                            0x3
43387 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_IN(x)            \
43388                 in_dword(HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ADDR(x))
43389 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_INM(x, m)            \
43390                 in_dword_masked(HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ADDR(x), m)
43391 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_OUT(x, v)            \
43392                 out_dword(HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ADDR(x),v)
43393 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_OUTM(x,m,v) \
43394                 out_dword_masked_ns(HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ADDR(x),m,v,HWIO_UMCMN_R0_CLK_TESTBUS_OUT_IN(x))
43395 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ENABLE_BMSK                                                                               0x1
43396 #define HWIO_UMCMN_R0_CLK_TESTBUS_OUT_ENABLE_SHFT                                                                                 0
43397 
43398 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ADDR(base,n)                                                                     ((base) + 0X124 + (0x4*(n)))
43399 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_PHYS(base,n)                                                                     ((base) + 0X124 + (0x4*(n)))
43400 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_OFFS(n)                                                                          (0X124 + (0x4*(n)))
43401 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_RMSK                                                                                 0x7c1f
43402 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_MAXn                                                                                      7
43403 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_POR                                                                              0x00000000
43404 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_POR_RMSK                                                                         0xffffffff
43405 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ATTR                                                                                          0x3
43406 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_INI(base,n)                \
43407                 in_dword_masked(HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ADDR(base,n), HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_RMSK)
43408 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_INMI(base,n,mask)        \
43409                 in_dword_masked(HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ADDR(base,n), mask)
43410 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_OUTI(base,n,val)        \
43411                 out_dword(HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ADDR(base,n),val)
43412 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_OUTMI(base,n,mask,val) \
43413                 out_dword_masked_ns(HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_ADDR(base,n),mask,val,HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_INI(base,n))
43414 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_BLK_SEL_BMSK                                                                         0x7c00
43415 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_BLK_SEL_SHFT                                                                             10
43416 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_SIG_SEL_BMSK                                                                           0x1f
43417 #define HWIO_UMCMN_R0_RRI_INT_LUT_SEL_n_SIG_SEL_SHFT                                                                              0
43418 
43419 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_ADDR(base,n)                                                       ((base) + 0X144 + (0x4*(n)))
43420 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_PHYS(base,n)                                                       ((base) + 0X144 + (0x4*(n)))
43421 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_OFFS(n)                                                            (0X144 + (0x4*(n)))
43422 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_RMSK                                                               0xffffffff
43423 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_MAXn                                                                        7
43424 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_POR                                                                0x00000000
43425 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_POR_RMSK                                                           0xffffffff
43426 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_ATTR                                                                            0x1
43427 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_INI(base,n)                \
43428                 in_dword_masked(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_ADDR(base,n), HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_RMSK)
43429 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_INMI(base,n,mask)        \
43430                 in_dword_masked(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_ADDR(base,n), mask)
43431 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_VALUE_BMSK                                                         0xffffffff
43432 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_TIME_STAMP_n_VALUE_SHFT                                                                  0
43433 
43434 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ADDR(x)                                                                         ((x) + 0x164)
43435 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_PHYS(x)                                                                         ((x) + 0x164)
43436 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_OFFS                                                                            (0x164)
43437 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_RMSK                                                                            0xffffffff
43438 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_POR                                                                             0x00000000
43439 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_POR_RMSK                                                                        0xffffffff
43440 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ATTR                                                                                         0x3
43441 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_IN(x)            \
43442                 in_dword(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ADDR(x))
43443 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_INM(x, m)            \
43444                 in_dword_masked(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ADDR(x), m)
43445 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_OUT(x, v)            \
43446                 out_dword(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ADDR(x),v)
43447 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_OUTM(x,m,v) \
43448                 out_dword_masked_ns(HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_ADDR(x),m,v,HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_IN(x))
43449 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_VALUE_BMSK                                                                      0xffffffff
43450 #define HWIO_UMCMN_R0_RRI_INT_LUT_STATUS_VALUE_SHFT                                                                               0
43451 
43452 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ADDR(x)                                                             ((x) + 0x168)
43453 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_PHYS(x)                                                             ((x) + 0x168)
43454 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_OFFS                                                                (0x168)
43455 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_RMSK                                                                       0xf
43456 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_POR                                                                 0x0000000a
43457 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_POR_RMSK                                                            0xffffffff
43458 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ATTR                                                                             0x3
43459 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_IN(x)            \
43460                 in_dword(HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ADDR(x))
43461 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_INM(x, m)            \
43462                 in_dword_masked(HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ADDR(x), m)
43463 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_OUT(x, v)            \
43464                 out_dword(HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ADDR(x),v)
43465 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_OUTM(x,m,v) \
43466                 out_dword_masked_ns(HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_ADDR(x),m,v,HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_IN(x))
43467 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_VALUE_BMSK                                                                 0xf
43468 #define HWIO_UMCMN_R0_TX_TIMESTAMP_RESOLUTION_SELECT_VALUE_SHFT                                                                   0
43469 
43470 #define HWIO_UMCMN_R0_UMAC_LINK_ID_ADDR(x)                                                                               ((x) + 0x16c)
43471 #define HWIO_UMCMN_R0_UMAC_LINK_ID_PHYS(x)                                                                               ((x) + 0x16c)
43472 #define HWIO_UMCMN_R0_UMAC_LINK_ID_OFFS                                                                                  (0x16c)
43473 #define HWIO_UMCMN_R0_UMAC_LINK_ID_RMSK                                                                                  0x3fffffff
43474 #define HWIO_UMCMN_R0_UMAC_LINK_ID_POR                                                                                   0x08d63440
43475 #define HWIO_UMCMN_R0_UMAC_LINK_ID_POR_RMSK                                                                              0xffffffff
43476 #define HWIO_UMCMN_R0_UMAC_LINK_ID_ATTR                                                                                               0x3
43477 #define HWIO_UMCMN_R0_UMAC_LINK_ID_IN(x)            \
43478                 in_dword(HWIO_UMCMN_R0_UMAC_LINK_ID_ADDR(x))
43479 #define HWIO_UMCMN_R0_UMAC_LINK_ID_INM(x, m)            \
43480                 in_dword_masked(HWIO_UMCMN_R0_UMAC_LINK_ID_ADDR(x), m)
43481 #define HWIO_UMCMN_R0_UMAC_LINK_ID_OUT(x, v)            \
43482                 out_dword(HWIO_UMCMN_R0_UMAC_LINK_ID_ADDR(x),v)
43483 #define HWIO_UMCMN_R0_UMAC_LINK_ID_OUTM(x,m,v) \
43484                 out_dword_masked_ns(HWIO_UMCMN_R0_UMAC_LINK_ID_ADDR(x),m,v,HWIO_UMCMN_R0_UMAC_LINK_ID_IN(x))
43485 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_9_BMSK                                                                        0x38000000
43486 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_9_SHFT                                                                                27
43487 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_8_BMSK                                                                         0x7000000
43488 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_8_SHFT                                                                                24
43489 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_7_BMSK                                                                          0xe00000
43490 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_7_SHFT                                                                                21
43491 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_6_BMSK                                                                          0x1c0000
43492 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_6_SHFT                                                                                18
43493 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_5_BMSK                                                                           0x38000
43494 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_5_SHFT                                                                                15
43495 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_4_BMSK                                                                            0x7000
43496 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_4_SHFT                                                                                12
43497 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_3_BMSK                                                                             0xe00
43498 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_3_SHFT                                                                                 9
43499 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_2_BMSK                                                                             0x1c0
43500 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_2_SHFT                                                                                 6
43501 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_1_BMSK                                                                              0x38
43502 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_1_SHFT                                                                                 3
43503 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_0_BMSK                                                                               0x7
43504 #define HWIO_UMCMN_R0_UMAC_LINK_ID_LINK_ID_0_SHFT                                                                                 0
43505 
43506 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_ADDR(x)                                                                             ((x) + 0x170)
43507 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_PHYS(x)                                                                             ((x) + 0x170)
43508 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_OFFS                                                                                (0x170)
43509 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_RMSK                                                                                     0x3ff
43510 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_POR                                                                                 0x0000003d
43511 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_POR_RMSK                                                                            0xffffffff
43512 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_ATTR                                                                                             0x3
43513 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_IN(x)            \
43514                 in_dword(HWIO_UMCMN_R0_ENABLE_LINK_ID_ADDR(x))
43515 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_INM(x, m)            \
43516                 in_dword_masked(HWIO_UMCMN_R0_ENABLE_LINK_ID_ADDR(x), m)
43517 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_OUT(x, v)            \
43518                 out_dword(HWIO_UMCMN_R0_ENABLE_LINK_ID_ADDR(x),v)
43519 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_OUTM(x,m,v) \
43520                 out_dword_masked_ns(HWIO_UMCMN_R0_ENABLE_LINK_ID_ADDR(x),m,v,HWIO_UMCMN_R0_ENABLE_LINK_ID_IN(x))
43521 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_9_BMSK                                                                0x200
43522 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_9_SHFT                                                                    9
43523 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_8_BMSK                                                                0x100
43524 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_8_SHFT                                                                    8
43525 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_7_BMSK                                                                 0x80
43526 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_7_SHFT                                                                    7
43527 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_6_BMSK                                                                 0x40
43528 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_6_SHFT                                                                    6
43529 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_5_BMSK                                                                 0x20
43530 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_5_SHFT                                                                    5
43531 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_4_BMSK                                                                 0x10
43532 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_4_SHFT                                                                    4
43533 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_3_BMSK                                                                  0x8
43534 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_3_SHFT                                                                    3
43535 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_2_BMSK                                                                  0x4
43536 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_2_SHFT                                                                    2
43537 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_1_BMSK                                                                  0x2
43538 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_1_SHFT                                                                    1
43539 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_0_BMSK                                                                  0x1
43540 #define HWIO_UMCMN_R0_ENABLE_LINK_ID_TQM_ENABLE_LINK_ID_0_SHFT                                                                    0
43541 
43542 #define HWIO_UMCMN_R0_TRC_CTRL_1_ADDR(x)                                                                                 ((x) + 0x174)
43543 #define HWIO_UMCMN_R0_TRC_CTRL_1_PHYS(x)                                                                                 ((x) + 0x174)
43544 #define HWIO_UMCMN_R0_TRC_CTRL_1_OFFS                                                                                    (0x174)
43545 #define HWIO_UMCMN_R0_TRC_CTRL_1_RMSK                                                                                    0x7fffffff
43546 #define HWIO_UMCMN_R0_TRC_CTRL_1_POR                                                                                     0x00000000
43547 #define HWIO_UMCMN_R0_TRC_CTRL_1_POR_RMSK                                                                                0xffffffff
43548 #define HWIO_UMCMN_R0_TRC_CTRL_1_ATTR                                                                                                 0x3
43549 #define HWIO_UMCMN_R0_TRC_CTRL_1_IN(x)            \
43550                 in_dword(HWIO_UMCMN_R0_TRC_CTRL_1_ADDR(x))
43551 #define HWIO_UMCMN_R0_TRC_CTRL_1_INM(x, m)            \
43552                 in_dword_masked(HWIO_UMCMN_R0_TRC_CTRL_1_ADDR(x), m)
43553 #define HWIO_UMCMN_R0_TRC_CTRL_1_OUT(x, v)            \
43554                 out_dword(HWIO_UMCMN_R0_TRC_CTRL_1_ADDR(x),v)
43555 #define HWIO_UMCMN_R0_TRC_CTRL_1_OUTM(x,m,v) \
43556                 out_dword_masked_ns(HWIO_UMCMN_R0_TRC_CTRL_1_ADDR(x),m,v,HWIO_UMCMN_R0_TRC_CTRL_1_IN(x))
43557 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENTBUS_VALID_BMSK                                                                  0x40000000
43558 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENTBUS_VALID_SHFT                                                                          30
43559 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_MODULE_ID_BMSK                                                                       0x3c000000
43560 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_MODULE_ID_SHFT                                                                               26
43561 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENT_ID_BMSK                                                                         0x3f00000
43562 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENT_ID_SHFT                                                                                20
43563 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENTDATA_BMSK                                                                          0xfffff
43564 #define HWIO_UMCMN_R0_TRC_CTRL_1_SW_EVENTDATA_SHFT                                                                                0
43565 
43566 #define HWIO_UMCMN_R0_TRC_CTRL_2_ADDR(x)                                                                                 ((x) + 0x178)
43567 #define HWIO_UMCMN_R0_TRC_CTRL_2_PHYS(x)                                                                                 ((x) + 0x178)
43568 #define HWIO_UMCMN_R0_TRC_CTRL_2_OFFS                                                                                    (0x178)
43569 #define HWIO_UMCMN_R0_TRC_CTRL_2_RMSK                                                                                    0xffffffff
43570 #define HWIO_UMCMN_R0_TRC_CTRL_2_POR                                                                                     0x00000000
43571 #define HWIO_UMCMN_R0_TRC_CTRL_2_POR_RMSK                                                                                0xffffffff
43572 #define HWIO_UMCMN_R0_TRC_CTRL_2_ATTR                                                                                                 0x3
43573 #define HWIO_UMCMN_R0_TRC_CTRL_2_IN(x)            \
43574                 in_dword(HWIO_UMCMN_R0_TRC_CTRL_2_ADDR(x))
43575 #define HWIO_UMCMN_R0_TRC_CTRL_2_INM(x, m)            \
43576                 in_dword_masked(HWIO_UMCMN_R0_TRC_CTRL_2_ADDR(x), m)
43577 #define HWIO_UMCMN_R0_TRC_CTRL_2_OUT(x, v)            \
43578                 out_dword(HWIO_UMCMN_R0_TRC_CTRL_2_ADDR(x),v)
43579 #define HWIO_UMCMN_R0_TRC_CTRL_2_OUTM(x,m,v) \
43580                 out_dword_masked_ns(HWIO_UMCMN_R0_TRC_CTRL_2_ADDR(x),m,v,HWIO_UMCMN_R0_TRC_CTRL_2_IN(x))
43581 #define HWIO_UMCMN_R0_TRC_CTRL_2_TRC_EVENT_SEL_BMSK                                                                      0x80000000
43582 #define HWIO_UMCMN_R0_TRC_CTRL_2_TRC_EVENT_SEL_SHFT                                                                              31
43583 #define HWIO_UMCMN_R0_TRC_CTRL_2_SUB_SYS_TESTBUS_SEL_BMSK                                                                0x70000000
43584 #define HWIO_UMCMN_R0_TRC_CTRL_2_SUB_SYS_TESTBUS_SEL_SHFT                                                                        28
43585 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_BIT_1_BMSK                                                                0xff00000
43586 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_BIT_1_SHFT                                                                       20
43587 #define HWIO_UMCMN_R0_TRC_CTRL_2_UMAC_MISC_TRC_EVENT_SEL_BMSK                                                               0x80000
43588 #define HWIO_UMCMN_R0_TRC_CTRL_2_UMAC_MISC_TRC_EVENT_SEL_SHFT                                                                    19
43589 #define HWIO_UMCMN_R0_TRC_CTRL_2_TRC_BUS_MUX_SEL_BMSK                                                                       0x78000
43590 #define HWIO_UMCMN_R0_TRC_CTRL_2_TRC_BUS_MUX_SEL_SHFT                                                                            15
43591 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_UMXI_BMSK                                                                    0x4000
43592 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_UMXI_SHFT                                                                        14
43593 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_RESERVED_BMSK                                                                0x2000
43594 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_RESERVED_SHFT                                                                    13
43595 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_WBM1_BMSK                                                                    0x1000
43596 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_WBM1_SHFT                                                                        12
43597 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TQM1_BMSK                                                                     0x800
43598 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TQM1_SHFT                                                                        11
43599 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_REO1_BMSK                                                                     0x400
43600 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_REO1_SHFT                                                                        10
43601 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TCL1_BMSK                                                                     0x200
43602 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TCL1_SHFT                                                                         9
43603 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CXC1_BMSK                                                                     0x100
43604 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CXC1_SHFT                                                                         8
43605 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_REO_BMSK                                                                       0x80
43606 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_REO_SHFT                                                                          7
43607 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TCL_BMSK                                                                       0x40
43608 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TCL_SHFT                                                                          6
43609 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_WBM_BMSK                                                                       0x20
43610 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_WBM_SHFT                                                                          5
43611 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TQM_BMSK                                                                       0x10
43612 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_TQM_SHFT                                                                          4
43613 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_SW_BMSK                                                                         0x8
43614 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_SW_SHFT                                                                           3
43615 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CXC_BMSK                                                                        0x4
43616 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CXC_SHFT                                                                          2
43617 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CE_BMSK                                                                         0x2
43618 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_CE_SHFT                                                                           1
43619 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_ECD_BMSK                                                                        0x1
43620 #define HWIO_UMCMN_R0_TRC_CTRL_2_EVENT_BLK_MASK_ECD_SHFT                                                                          0
43621 
43622 #define HWIO_UMCMN_R0_EVENTMASK_IX0_ADDR(x)                                                                              ((x) + 0x17c)
43623 #define HWIO_UMCMN_R0_EVENTMASK_IX0_PHYS(x)                                                                              ((x) + 0x17c)
43624 #define HWIO_UMCMN_R0_EVENTMASK_IX0_OFFS                                                                                 (0x17c)
43625 #define HWIO_UMCMN_R0_EVENTMASK_IX0_RMSK                                                                                 0xffffffff
43626 #define HWIO_UMCMN_R0_EVENTMASK_IX0_POR                                                                                  0x00000000
43627 #define HWIO_UMCMN_R0_EVENTMASK_IX0_POR_RMSK                                                                             0xffffffff
43628 #define HWIO_UMCMN_R0_EVENTMASK_IX0_ATTR                                                                                              0x3
43629 #define HWIO_UMCMN_R0_EVENTMASK_IX0_IN(x)            \
43630                 in_dword(HWIO_UMCMN_R0_EVENTMASK_IX0_ADDR(x))
43631 #define HWIO_UMCMN_R0_EVENTMASK_IX0_INM(x, m)            \
43632                 in_dword_masked(HWIO_UMCMN_R0_EVENTMASK_IX0_ADDR(x), m)
43633 #define HWIO_UMCMN_R0_EVENTMASK_IX0_OUT(x, v)            \
43634                 out_dword(HWIO_UMCMN_R0_EVENTMASK_IX0_ADDR(x),v)
43635 #define HWIO_UMCMN_R0_EVENTMASK_IX0_OUTM(x,m,v) \
43636                 out_dword_masked_ns(HWIO_UMCMN_R0_EVENTMASK_IX0_ADDR(x),m,v,HWIO_UMCMN_R0_EVENTMASK_IX0_IN(x))
43637 #define HWIO_UMCMN_R0_EVENTMASK_IX0_VALUE_BMSK                                                                           0xffffffff
43638 #define HWIO_UMCMN_R0_EVENTMASK_IX0_VALUE_SHFT                                                                                    0
43639 
43640 #define HWIO_UMCMN_R0_EVENTMASK_IX1_ADDR(x)                                                                              ((x) + 0x180)
43641 #define HWIO_UMCMN_R0_EVENTMASK_IX1_PHYS(x)                                                                              ((x) + 0x180)
43642 #define HWIO_UMCMN_R0_EVENTMASK_IX1_OFFS                                                                                 (0x180)
43643 #define HWIO_UMCMN_R0_EVENTMASK_IX1_RMSK                                                                                 0xffffffff
43644 #define HWIO_UMCMN_R0_EVENTMASK_IX1_POR                                                                                  0x00000000
43645 #define HWIO_UMCMN_R0_EVENTMASK_IX1_POR_RMSK                                                                             0xffffffff
43646 #define HWIO_UMCMN_R0_EVENTMASK_IX1_ATTR                                                                                              0x3
43647 #define HWIO_UMCMN_R0_EVENTMASK_IX1_IN(x)            \
43648                 in_dword(HWIO_UMCMN_R0_EVENTMASK_IX1_ADDR(x))
43649 #define HWIO_UMCMN_R0_EVENTMASK_IX1_INM(x, m)            \
43650                 in_dword_masked(HWIO_UMCMN_R0_EVENTMASK_IX1_ADDR(x), m)
43651 #define HWIO_UMCMN_R0_EVENTMASK_IX1_OUT(x, v)            \
43652                 out_dword(HWIO_UMCMN_R0_EVENTMASK_IX1_ADDR(x),v)
43653 #define HWIO_UMCMN_R0_EVENTMASK_IX1_OUTM(x,m,v) \
43654                 out_dword_masked_ns(HWIO_UMCMN_R0_EVENTMASK_IX1_ADDR(x),m,v,HWIO_UMCMN_R0_EVENTMASK_IX1_IN(x))
43655 #define HWIO_UMCMN_R0_EVENTMASK_IX1_VALUE_BMSK                                                                           0xffffffff
43656 #define HWIO_UMCMN_R0_EVENTMASK_IX1_VALUE_SHFT                                                                                    0
43657 
43658 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_ADDR(x)                                                                       ((x) + 0x2000)
43659 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_PHYS(x)                                                                       ((x) + 0x2000)
43660 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_OFFS                                                                          (0x2000)
43661 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_RMSK                                                                               0xfff
43662 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_POR                                                                           0x00000000
43663 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_POR_RMSK                                                                      0xffffffff
43664 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_ATTR                                                                                       0x1
43665 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_IN(x)            \
43666                 in_dword(HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_ADDR(x))
43667 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_INM(x, m)            \
43668                 in_dword_masked(HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_ADDR(x), m)
43669 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_VALUE_BMSK                                                                         0xfff
43670 #define HWIO_UMCMN_R1_INVALID_APB_ACC_ADDR_VALUE_SHFT                                                                             0
43671 
43672 #define HWIO_UMCMN_R1_UMAC_IDLE_ADDR(x)                                                                                  ((x) + 0x2004)
43673 #define HWIO_UMCMN_R1_UMAC_IDLE_PHYS(x)                                                                                  ((x) + 0x2004)
43674 #define HWIO_UMCMN_R1_UMAC_IDLE_OFFS                                                                                     (0x2004)
43675 #define HWIO_UMCMN_R1_UMAC_IDLE_RMSK                                                                                           0x1f
43676 #define HWIO_UMCMN_R1_UMAC_IDLE_POR                                                                                      0x00000000
43677 #define HWIO_UMCMN_R1_UMAC_IDLE_POR_RMSK                                                                                 0xffffffff
43678 #define HWIO_UMCMN_R1_UMAC_IDLE_ATTR                                                                                                  0x1
43679 #define HWIO_UMCMN_R1_UMAC_IDLE_IN(x)            \
43680                 in_dword(HWIO_UMCMN_R1_UMAC_IDLE_ADDR(x))
43681 #define HWIO_UMCMN_R1_UMAC_IDLE_INM(x, m)            \
43682                 in_dword_masked(HWIO_UMCMN_R1_UMAC_IDLE_ADDR(x), m)
43683 #define HWIO_UMCMN_R1_UMAC_IDLE_UMAC_IDLE_GEN_MOD_BUSY_BMSK                                                                    0x10
43684 #define HWIO_UMCMN_R1_UMAC_IDLE_UMAC_IDLE_GEN_MOD_BUSY_SHFT                                                                       4
43685 #define HWIO_UMCMN_R1_UMAC_IDLE_MAIN_SM_CS_BMSK                                                                                 0xf
43686 #define HWIO_UMCMN_R1_UMAC_IDLE_MAIN_SM_CS_SHFT                                                                                   0
43687 
43688 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_ADDR(x)                                                                  ((x) + 0x2008)
43689 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_PHYS(x)                                                                  ((x) + 0x2008)
43690 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_OFFS                                                                     (0x2008)
43691 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_RMSK                                                                       0xffffff
43692 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_POR                                                                      0x00000000
43693 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_POR_RMSK                                                                 0xffffffff
43694 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_ATTR                                                                                  0x1
43695 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_IN(x)            \
43696                 in_dword(HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_ADDR(x))
43697 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_INM(x, m)            \
43698                 in_dword_masked(HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_ADDR(x), m)
43699 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_VALUE_BMSK                                                                 0xffffff
43700 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_INTF_STATUS_VALUE_SHFT                                                                        0
43701 
43702 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ADDR(x)                                                                          ((x) + 0x200c)
43703 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_PHYS(x)                                                                          ((x) + 0x200c)
43704 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_OFFS                                                                             (0x200c)
43705 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_RMSK                                                                                  0x7df
43706 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_POR                                                                              0x00000000
43707 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_POR_RMSK                                                                         0xffffffff
43708 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ATTR                                                                                          0x3
43709 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_IN(x)            \
43710                 in_dword(HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ADDR(x))
43711 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_INM(x, m)            \
43712                 in_dword_masked(HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ADDR(x), m)
43713 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_OUT(x, v)            \
43714                 out_dword(HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ADDR(x),v)
43715 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_OUTM(x,m,v) \
43716                 out_dword_masked_ns(HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_ADDR(x),m,v,HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_IN(x))
43717 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_IDLE_ERR_STATUS_SW_WDATA_BMSK                                                         0x7c0
43718 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_IDLE_ERR_STATUS_SW_WDATA_SHFT                                                             6
43719 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_STATUS_BMSK                                                                            0x1f
43720 #define HWIO_UMCMN_R1_UMAC_IDLE_GEN_ERR_STATUS_SHFT                                                                               0
43721 
43722 
43723 
43724 #define MAC_TCL_REG_REG_BASE                                                                                (UMAC_BASE      + 0x00044000)
43725 #define MAC_TCL_REG_REG_BASE_SIZE                                                                           0x3000
43726 #define MAC_TCL_REG_REG_BASE_USED                                                                           0x205c
43727 #define MAC_TCL_REG_REG_BASE_PHYS                                                                           (UMAC_BASE_PHYS + 0x00044000)
43728 #define MAC_TCL_REG_REG_BASE_OFFS                                                                           0x00044000
43729 
43730 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_ADDR(x)                                                               ((x) + 0x0)
43731 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_PHYS(x)                                                               ((x) + 0x0)
43732 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_OFFS                                                                  (0x0)
43733 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_RMSK                                                                     0x3ffe0
43734 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_POR                                                                   0x00000000
43735 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_POR_RMSK                                                              0xffffffff
43736 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_ATTR                                                                               0x3
43737 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_IN(x)            \
43738                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CTRL_ADDR(x))
43739 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_INM(x, m)            \
43740                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CTRL_ADDR(x), m)
43741 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_OUT(x, v)            \
43742                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_CTRL_ADDR(x),v)
43743 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_OUTM(x,m,v) \
43744                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_CTRL_IN(x))
43745 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_TIMEOUT_VAL_BMSK                                                         0x3ffc0
43746 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_TIMEOUT_VAL_SHFT                                                               6
43747 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_RNG_PRTY_BMSK                                                               0x20
43748 #define HWIO_TCL_R0_SW2TCL1_RING_CTRL_RNG_PRTY_SHFT                                                                  5
43749 
43750 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_ADDR(x)                                                               ((x) + 0x4)
43751 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_PHYS(x)                                                               ((x) + 0x4)
43752 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_OFFS                                                                  (0x4)
43753 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_RMSK                                                                     0x3ffe0
43754 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_POR                                                                   0x00000000
43755 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_POR_RMSK                                                              0xffffffff
43756 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_ATTR                                                                               0x3
43757 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_IN(x)            \
43758                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CTRL_ADDR(x))
43759 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_INM(x, m)            \
43760                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CTRL_ADDR(x), m)
43761 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_OUT(x, v)            \
43762                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_CTRL_ADDR(x),v)
43763 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_OUTM(x,m,v) \
43764                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_CTRL_IN(x))
43765 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_TIMEOUT_VAL_BMSK                                                         0x3ffc0
43766 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_TIMEOUT_VAL_SHFT                                                               6
43767 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_RNG_PRTY_BMSK                                                               0x20
43768 #define HWIO_TCL_R0_SW2TCL2_RING_CTRL_RNG_PRTY_SHFT                                                                  5
43769 
43770 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_ADDR(x)                                                               ((x) + 0x8)
43771 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_PHYS(x)                                                               ((x) + 0x8)
43772 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_OFFS                                                                  (0x8)
43773 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_RMSK                                                                     0x3ffe0
43774 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_POR                                                                   0x00000000
43775 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_POR_RMSK                                                              0xffffffff
43776 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_ATTR                                                                               0x3
43777 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_IN(x)            \
43778                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CTRL_ADDR(x))
43779 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_INM(x, m)            \
43780                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CTRL_ADDR(x), m)
43781 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_OUT(x, v)            \
43782                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_CTRL_ADDR(x),v)
43783 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_OUTM(x,m,v) \
43784                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_CTRL_IN(x))
43785 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_TIMEOUT_VAL_BMSK                                                         0x3ffc0
43786 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_TIMEOUT_VAL_SHFT                                                               6
43787 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_RNG_PRTY_BMSK                                                               0x20
43788 #define HWIO_TCL_R0_SW2TCL3_RING_CTRL_RNG_PRTY_SHFT                                                                  5
43789 
43790 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_ADDR(x)                                                               ((x) + 0xc)
43791 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_PHYS(x)                                                               ((x) + 0xc)
43792 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_OFFS                                                                  (0xc)
43793 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_RMSK                                                                     0x3ffe0
43794 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_POR                                                                   0x00000000
43795 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_POR_RMSK                                                              0xffffffff
43796 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_ATTR                                                                               0x3
43797 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_IN(x)            \
43798                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CTRL_ADDR(x))
43799 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_INM(x, m)            \
43800                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CTRL_ADDR(x), m)
43801 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_OUT(x, v)            \
43802                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_CTRL_ADDR(x),v)
43803 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_OUTM(x,m,v) \
43804                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_CTRL_IN(x))
43805 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_TIMEOUT_VAL_BMSK                                                         0x3ffc0
43806 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_TIMEOUT_VAL_SHFT                                                               6
43807 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_RNG_PRTY_BMSK                                                               0x20
43808 #define HWIO_TCL_R0_SW2TCL4_RING_CTRL_RNG_PRTY_SHFT                                                                  5
43809 
43810 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_ADDR(x)                                                               ((x) + 0x14)
43811 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_PHYS(x)                                                               ((x) + 0x14)
43812 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_OFFS                                                                  (0x14)
43813 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_RMSK                                                                     0x3ffe0
43814 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_POR                                                                   0x00000000
43815 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_POR_RMSK                                                              0xffffffff
43816 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_ATTR                                                                               0x3
43817 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_IN(x)            \
43818                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CTRL_ADDR(x))
43819 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_INM(x, m)            \
43820                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CTRL_ADDR(x), m)
43821 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_OUT(x, v)            \
43822                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_CTRL_ADDR(x),v)
43823 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_OUTM(x,m,v) \
43824                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_CTRL_IN(x))
43825 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_TIMEOUT_VAL_BMSK                                                         0x3ffc0
43826 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_TIMEOUT_VAL_SHFT                                                               6
43827 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_RNG_PRTY_BMSK                                                               0x20
43828 #define HWIO_TCL_R0_FW2TCL1_RING_CTRL_RNG_PRTY_SHFT                                                                  5
43829 
43830 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ADDR(x)                                                         ((x) + 0x18)
43831 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_PHYS(x)                                                         ((x) + 0x18)
43832 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_OFFS                                                            (0x18)
43833 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_RMSK                                                               0x3ffe0
43834 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_POR                                                             0x00000000
43835 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_POR_RMSK                                                        0xffffffff
43836 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ATTR                                                                         0x3
43837 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_IN(x)            \
43838                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ADDR(x))
43839 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_INM(x, m)            \
43840                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ADDR(x), m)
43841 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_OUT(x, v)            \
43842                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ADDR(x),v)
43843 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_OUTM(x,m,v) \
43844                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_IN(x))
43845 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_TIMEOUT_VAL_BMSK                                                   0x3ffc0
43846 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_TIMEOUT_VAL_SHFT                                                         6
43847 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_RNG_PRTY_BMSK                                                         0x20
43848 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CTRL_RNG_PRTY_SHFT                                                            5
43849 
43850 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ADDR(x)                                                              ((x) + 0x1c)
43851 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_PHYS(x)                                                              ((x) + 0x1c)
43852 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_OFFS                                                                 (0x1c)
43853 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_RMSK                                                                    0x3ffe0
43854 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_POR                                                                  0x00000000
43855 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_POR_RMSK                                                             0xffffffff
43856 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ATTR                                                                              0x3
43857 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_IN(x)            \
43858                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ADDR(x))
43859 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_INM(x, m)            \
43860                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ADDR(x), m)
43861 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_OUT(x, v)            \
43862                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ADDR(x),v)
43863 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_OUTM(x,m,v) \
43864                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_CTRL_IN(x))
43865 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_TIMEOUT_VAL_BMSK                                                        0x3ffc0
43866 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_TIMEOUT_VAL_SHFT                                                              6
43867 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_RNG_PRTY_BMSK                                                              0x20
43868 #define HWIO_TCL_R0_PPE2TCL1_RING_CTRL_RNG_PRTY_SHFT                                                                 5
43869 
43870 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ADDR(x)                                                          ((x) + 0x20)
43871 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PHYS(x)                                                          ((x) + 0x20)
43872 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_OFFS                                                             (0x20)
43873 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_RMSK                                                              0xfff7f7f
43874 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_POR                                                              0x0b700000
43875 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_POR_RMSK                                                         0xffffffff
43876 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ATTR                                                                          0x3
43877 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_IN(x)            \
43878                 in_dword(HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ADDR(x))
43879 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_INM(x, m)            \
43880                 in_dword_masked(HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ADDR(x), m)
43881 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_OUT(x, v)            \
43882                 out_dword(HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ADDR(x),v)
43883 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_OUTM(x,m,v) \
43884                 out_dword_masked_ns(HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_ADDR(x),m,v,HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_IN(x))
43885 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE_RING_EN_BMSK                                                  0x8000000
43886 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE_RING_EN_SHFT                                                         27
43887 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_VLAN_LLC_SEL_BMSK                                                 0x4000000
43888 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_VLAN_LLC_SEL_SHFT                                                        26
43889 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_INSERT_VLAN_EN_BMSK                                               0x2000000
43890 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_INSERT_VLAN_EN_SHFT                                                      25
43891 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_STOP_META_RD_AT_8B_BDRY_BMSK                                      0x1000000
43892 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_STOP_META_RD_AT_8B_BDRY_SHFT                                             24
43893 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_DSCP_TID_MAP_PROGRAM_EN_BMSK                                       0x800000
43894 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_DSCP_TID_MAP_PROGRAM_EN_SHFT                                             23
43895 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_MSDU_EXTN_NUM_BUF_RD_BMSK                                          0x700000
43896 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_MSDU_EXTN_NUM_BUF_RD_SHFT                                                20
43897 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_TCL_IDLE_BMSK                                                       0x80000
43898 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_TCL_IDLE_SHFT                                                            19
43899 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE2TCL1_RNG_HALT_STAT_BMSK                                         0x40000
43900 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE2TCL1_RNG_HALT_STAT_SHFT                                              18
43901 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL_CREDIT_RING_HALT_STAT_BMSK                                   0x20000
43902 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL_CREDIT_RING_HALT_STAT_SHFT                                        17
43903 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_FW2TCL1_RNG_HALT_STAT_BMSK                                          0x10000
43904 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_FW2TCL1_RNG_HALT_STAT_SHFT                                               16
43905 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL4_RNG_HALT_STAT_BMSK                                           0x4000
43906 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL4_RNG_HALT_STAT_SHFT                                               14
43907 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL3_RNG_HALT_STAT_BMSK                                           0x2000
43908 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL3_RNG_HALT_STAT_SHFT                                               13
43909 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL2_RNG_HALT_STAT_BMSK                                           0x1000
43910 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL2_RNG_HALT_STAT_SHFT                                               12
43911 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL1_RNG_HALT_STAT_BMSK                                            0x800
43912 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL1_RNG_HALT_STAT_SHFT                                               11
43913 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE2TCL1_RNG_HALT_BMSK                                                0x400
43914 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_PPE2TCL1_RNG_HALT_SHFT                                                   10
43915 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL_CREDIT_RING_HALT_BMSK                                          0x200
43916 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL_CREDIT_RING_HALT_SHFT                                              9
43917 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_FW2TCL1_RNG_HALT_BMSK                                                 0x100
43918 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_FW2TCL1_RNG_HALT_SHFT                                                     8
43919 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL4_RNG_HALT_BMSK                                                  0x40
43920 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL4_RNG_HALT_SHFT                                                     6
43921 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL3_RNG_HALT_BMSK                                                  0x20
43922 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL3_RNG_HALT_SHFT                                                     5
43923 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL2_RNG_HALT_BMSK                                                  0x10
43924 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL2_RNG_HALT_SHFT                                                     4
43925 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL1_RNG_HALT_BMSK                                                   0x8
43926 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_SW2TCL1_RNG_HALT_SHFT                                                     3
43927 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_HDR_FWD_EN_BMSK                                                         0x4
43928 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_HDR_FWD_EN_SHFT                                                           2
43929 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_MSDU_HDR_LEN_SEL_BMSK                                                   0x2
43930 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_MSDU_HDR_LEN_SEL_SHFT                                                     1
43931 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_CLFY_DIS_BMSK                                                           0x1
43932 #define HWIO_TCL_R0_CONS_RING_CMN_CTRL_REG_CLFY_DIS_SHFT                                                             0
43933 
43934 #define HWIO_TCL_R0_CMN_CONFIG_ADDR(x)                                                                      ((x) + 0x24)
43935 #define HWIO_TCL_R0_CMN_CONFIG_PHYS(x)                                                                      ((x) + 0x24)
43936 #define HWIO_TCL_R0_CMN_CONFIG_OFFS                                                                         (0x24)
43937 #define HWIO_TCL_R0_CMN_CONFIG_RMSK                                                                          0xfffffff
43938 #define HWIO_TCL_R0_CMN_CONFIG_POR                                                                          0x067993a2
43939 #define HWIO_TCL_R0_CMN_CONFIG_POR_RMSK                                                                     0xffffffff
43940 #define HWIO_TCL_R0_CMN_CONFIG_ATTR                                                                                      0x3
43941 #define HWIO_TCL_R0_CMN_CONFIG_IN(x)            \
43942                 in_dword(HWIO_TCL_R0_CMN_CONFIG_ADDR(x))
43943 #define HWIO_TCL_R0_CMN_CONFIG_INM(x, m)            \
43944                 in_dword_masked(HWIO_TCL_R0_CMN_CONFIG_ADDR(x), m)
43945 #define HWIO_TCL_R0_CMN_CONFIG_OUT(x, v)            \
43946                 out_dword(HWIO_TCL_R0_CMN_CONFIG_ADDR(x),v)
43947 #define HWIO_TCL_R0_CMN_CONFIG_OUTM(x,m,v) \
43948                 out_dword_masked_ns(HWIO_TCL_R0_CMN_CONFIG_ADDR(x),m,v,HWIO_TCL_R0_CMN_CONFIG_IN(x))
43949 #define HWIO_TCL_R0_CMN_CONFIG_VDEV_ID_MISMATCH_DROP_REASON_EN_BMSK                                          0x8000000
43950 #define HWIO_TCL_R0_CMN_CONFIG_VDEV_ID_MISMATCH_DROP_REASON_EN_SHFT                                                 27
43951 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_INVALID_PPE_DESC_BMSK                                                0x4000000
43952 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_INVALID_PPE_DESC_SHFT                                                       26
43953 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_INVALID_BANK_ID_BMSK                                                 0x2000000
43954 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_INVALID_BANK_ID_SHFT                                                        25
43955 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_MIN_BUFFER_LEN_ERR_BMSK                                              0x1000000
43956 #define HWIO_TCL_R0_CMN_CONFIG_CLFY_DIS_MIN_BUFFER_LEN_ERR_SHFT                                                     24
43957 #define HWIO_TCL_R0_CMN_CONFIG_ASE_SKIP_SEARCH_EN_BMSK                                                        0x800000
43958 #define HWIO_TCL_R0_CMN_CONFIG_ASE_SKIP_SEARCH_EN_SHFT                                                              23
43959 #define HWIO_TCL_R0_CMN_CONFIG_MCAST_CMN_PN_SN_MLO_REINJECT_ENABLE_BMSK                                       0x400000
43960 #define HWIO_TCL_R0_CMN_CONFIG_MCAST_CMN_PN_SN_MLO_REINJECT_ENABLE_SHFT                                             22
43961 #define HWIO_TCL_R0_CMN_CONFIG_VDEVID_MISMATCH_EXCEPTION_BMSK                                                 0x200000
43962 #define HWIO_TCL_R0_CMN_CONFIG_VDEVID_MISMATCH_EXCEPTION_SHFT                                                       21
43963 #define HWIO_TCL_R0_CMN_CONFIG_FLOW_POINTER_NULL_EXCEPTION_BMSK                                               0x100000
43964 #define HWIO_TCL_R0_CMN_CONFIG_FLOW_POINTER_NULL_EXCEPTION_SHFT                                                     20
43965 #define HWIO_TCL_R0_CMN_CONFIG_FLOW_OVERRIDE_EXCEPTION_BMSK                                                    0x80000
43966 #define HWIO_TCL_R0_CMN_CONFIG_FLOW_OVERRIDE_EXCEPTION_SHFT                                                         19
43967 #define HWIO_TCL_R0_CMN_CONFIG_TX_NOTIFY_PRIORITY_BMSK                                                         0x40000
43968 #define HWIO_TCL_R0_CMN_CONFIG_TX_NOTIFY_PRIORITY_SHFT                                                              18
43969 #define HWIO_TCL_R0_CMN_CONFIG_PMAC_ID_SEL_BMSK                                                                0x20000
43970 #define HWIO_TCL_R0_CMN_CONFIG_PMAC_ID_SEL_SHFT                                                                     17
43971 #define HWIO_TCL_R0_CMN_CONFIG_C9D1_8870_VALUE_BMSK                                                            0x1fffe
43972 #define HWIO_TCL_R0_CMN_CONFIG_C9D1_8870_VALUE_SHFT                                                                  1
43973 #define HWIO_TCL_R0_CMN_CONFIG_ENABLE_C9D1_8870_BMSK                                                               0x1
43974 #define HWIO_TCL_R0_CMN_CONFIG_ENABLE_C9D1_8870_SHFT                                                                 0
43975 
43976 #define HWIO_TCL_R0_CMN_CONFIG_PPE_ADDR(x)                                                                  ((x) + 0x28)
43977 #define HWIO_TCL_R0_CMN_CONFIG_PPE_PHYS(x)                                                                  ((x) + 0x28)
43978 #define HWIO_TCL_R0_CMN_CONFIG_PPE_OFFS                                                                     (0x28)
43979 #define HWIO_TCL_R0_CMN_CONFIG_PPE_RMSK                                                                     0x7fffffff
43980 #define HWIO_TCL_R0_CMN_CONFIG_PPE_POR                                                                      0x120c3fe8
43981 #define HWIO_TCL_R0_CMN_CONFIG_PPE_POR_RMSK                                                                 0xffffffff
43982 #define HWIO_TCL_R0_CMN_CONFIG_PPE_ATTR                                                                                  0x3
43983 #define HWIO_TCL_R0_CMN_CONFIG_PPE_IN(x)            \
43984                 in_dword(HWIO_TCL_R0_CMN_CONFIG_PPE_ADDR(x))
43985 #define HWIO_TCL_R0_CMN_CONFIG_PPE_INM(x, m)            \
43986                 in_dword_masked(HWIO_TCL_R0_CMN_CONFIG_PPE_ADDR(x), m)
43987 #define HWIO_TCL_R0_CMN_CONFIG_PPE_OUT(x, v)            \
43988                 out_dword(HWIO_TCL_R0_CMN_CONFIG_PPE_ADDR(x),v)
43989 #define HWIO_TCL_R0_CMN_CONFIG_PPE_OUTM(x,m,v) \
43990                 out_dword_masked_ns(HWIO_TCL_R0_CMN_CONFIG_PPE_ADDR(x),m,v,HWIO_TCL_R0_CMN_CONFIG_PPE_IN(x))
43991 #define HWIO_TCL_R0_CMN_CONFIG_PPE_PPE_MAX_DATA_LENGTH_BMSK                                                 0x7ffe0000
43992 #define HWIO_TCL_R0_CMN_CONFIG_PPE_PPE_MAX_DATA_LENGTH_SHFT                                                         17
43993 #define HWIO_TCL_R0_CMN_CONFIG_PPE_PPE_MAX_DATA_OFFSET_BMSK                                                    0x1ffe0
43994 #define HWIO_TCL_R0_CMN_CONFIG_PPE_PPE_MAX_DATA_OFFSET_SHFT                                                          5
43995 #define HWIO_TCL_R0_CMN_CONFIG_PPE_L3_L4_CSUM_ERR_EXCEPTION_BMSK                                                  0x10
43996 #define HWIO_TCL_R0_CMN_CONFIG_PPE_L3_L4_CSUM_ERR_EXCEPTION_SHFT                                                     4
43997 #define HWIO_TCL_R0_CMN_CONFIG_PPE_DATA_BUF_ERR_EXCEPTION_BMSK                                                     0x8
43998 #define HWIO_TCL_R0_CMN_CONFIG_PPE_DATA_BUF_ERR_EXCEPTION_SHFT                                                       3
43999 #define HWIO_TCL_R0_CMN_CONFIG_PPE_CPU_CODE_VALID_EXCEPTION_BMSK                                                   0x4
44000 #define HWIO_TCL_R0_CMN_CONFIG_PPE_CPU_CODE_VALID_EXCEPTION_SHFT                                                     2
44001 #define HWIO_TCL_R0_CMN_CONFIG_PPE_FAKE_MAC_HDR_EXCEPTION_BMSK                                                     0x2
44002 #define HWIO_TCL_R0_CMN_CONFIG_PPE_FAKE_MAC_HDR_EXCEPTION_SHFT                                                       1
44003 #define HWIO_TCL_R0_CMN_CONFIG_PPE_DROP_PREC_ERR_EXCEPTION_BMSK                                                    0x1
44004 #define HWIO_TCL_R0_CMN_CONFIG_PPE_DROP_PREC_ERR_EXCEPTION_SHFT                                                      0
44005 
44006 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_ADDR(x)                                                               ((x) + 0x2c)
44007 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_PHYS(x)                                                               ((x) + 0x2c)
44008 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_OFFS                                                                  (0x2c)
44009 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_RMSK                                                                      0xffff
44010 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_POR                                                                   0x00000000
44011 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_POR_RMSK                                                              0xffffffff
44012 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_ATTR                                                                               0x3
44013 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_IN(x)            \
44014                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_CTRL_ADDR(x))
44015 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_INM(x, m)            \
44016                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_CTRL_ADDR(x), m)
44017 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_OUT(x, v)            \
44018                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_CTRL_ADDR(x),v)
44019 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_OUTM(x,m,v) \
44020                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_CTRL_IN(x))
44021 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_DROP_NO_DROP_PRIORITY_BMSK                                                0xc000
44022 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_DROP_NO_DROP_PRIORITY_SHFT                                                    14
44023 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TQM_STATUS_RING_BMSK                                                      0x2000
44024 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TQM_STATUS_RING_SHFT                                                          13
44025 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TQM_STATUS_REQUIRED_BMSK                                                  0x1000
44026 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TQM_STATUS_REQUIRED_SHFT                                                      12
44027 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TIMEOUT_VAL_BMSK                                                           0xfff
44028 #define HWIO_TCL_R0_TCL2TQM_RING_CTRL_TIMEOUT_VAL_SHFT                                                               0
44029 
44030 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_ADDR(x)                                                                ((x) + 0x30)
44031 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_PHYS(x)                                                                ((x) + 0x30)
44032 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_OFFS                                                                   (0x30)
44033 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_RMSK                                                                        0xfff
44034 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_POR                                                                    0x00000000
44035 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_POR_RMSK                                                               0xffffffff
44036 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_ATTR                                                                                0x3
44037 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_IN(x)            \
44038                 in_dword(HWIO_TCL_R0_TCL2FW_RING_CTRL_ADDR(x))
44039 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_INM(x, m)            \
44040                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_CTRL_ADDR(x), m)
44041 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_OUT(x, v)            \
44042                 out_dword(HWIO_TCL_R0_TCL2FW_RING_CTRL_ADDR(x),v)
44043 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_OUTM(x,m,v) \
44044                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_CTRL_IN(x))
44045 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_TIMEOUT_VAL_BMSK                                                            0xfff
44046 #define HWIO_TCL_R0_TCL2FW_RING_CTRL_TIMEOUT_VAL_SHFT                                                                0
44047 
44048 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ADDR(x)                                                           ((x) + 0x34)
44049 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_PHYS(x)                                                           ((x) + 0x34)
44050 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_OFFS                                                              (0x34)
44051 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_RMSK                                                                   0xfff
44052 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_POR                                                               0x00000000
44053 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_POR_RMSK                                                          0xffffffff
44054 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ATTR                                                                           0x3
44055 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_IN(x)            \
44056                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ADDR(x))
44057 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_INM(x, m)            \
44058                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ADDR(x), m)
44059 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_OUT(x, v)            \
44060                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ADDR(x),v)
44061 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_OUTM(x,m,v) \
44062                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_IN(x))
44063 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_TIMEOUT_VAL_BMSK                                                       0xfff
44064 #define HWIO_TCL_R0_TCL_STATUS1_RING_CTRL_TIMEOUT_VAL_SHFT                                                           0
44065 
44066 #define HWIO_TCL_R0_GEN_CTRL_ADDR(x)                                                                        ((x) + 0x3c)
44067 #define HWIO_TCL_R0_GEN_CTRL_PHYS(x)                                                                        ((x) + 0x3c)
44068 #define HWIO_TCL_R0_GEN_CTRL_OFFS                                                                           (0x3c)
44069 #define HWIO_TCL_R0_GEN_CTRL_RMSK                                                                           0xffffe1fb
44070 #define HWIO_TCL_R0_GEN_CTRL_POR                                                                            0x00000000
44071 #define HWIO_TCL_R0_GEN_CTRL_POR_RMSK                                                                       0xffffffff
44072 #define HWIO_TCL_R0_GEN_CTRL_ATTR                                                                                        0x3
44073 #define HWIO_TCL_R0_GEN_CTRL_IN(x)            \
44074                 in_dword(HWIO_TCL_R0_GEN_CTRL_ADDR(x))
44075 #define HWIO_TCL_R0_GEN_CTRL_INM(x, m)            \
44076                 in_dword_masked(HWIO_TCL_R0_GEN_CTRL_ADDR(x), m)
44077 #define HWIO_TCL_R0_GEN_CTRL_OUT(x, v)            \
44078                 out_dword(HWIO_TCL_R0_GEN_CTRL_ADDR(x),v)
44079 #define HWIO_TCL_R0_GEN_CTRL_OUTM(x,m,v) \
44080                 out_dword_masked_ns(HWIO_TCL_R0_GEN_CTRL_ADDR(x),m,v,HWIO_TCL_R0_GEN_CTRL_IN(x))
44081 #define HWIO_TCL_R0_GEN_CTRL_WHO_CLASSIFY_INFO_OFFSET_BMSK                                                  0xffff0000
44082 #define HWIO_TCL_R0_GEN_CTRL_WHO_CLASSIFY_INFO_OFFSET_SHFT                                                          16
44083 #define HWIO_TCL_R0_GEN_CTRL_PROTOCOL_FROM_AH_OR_L4_BMSK                                                        0x8000
44084 #define HWIO_TCL_R0_GEN_CTRL_PROTOCOL_FROM_AH_OR_L4_SHFT                                                            15
44085 #define HWIO_TCL_R0_GEN_CTRL_PROTOCOL_FROM_AH_OR_ESP_BMSK                                                       0x4000
44086 #define HWIO_TCL_R0_GEN_CTRL_PROTOCOL_FROM_AH_OR_ESP_SHFT                                                           14
44087 #define HWIO_TCL_R0_GEN_CTRL_FLOW_TOEPLITZ_5_SEL_BMSK                                                           0x2000
44088 #define HWIO_TCL_R0_GEN_CTRL_FLOW_TOEPLITZ_5_SEL_SHFT                                                               13
44089 #define HWIO_TCL_R0_GEN_CTRL_CCE_UPDATE_DIS_BMSK                                                                 0x100
44090 #define HWIO_TCL_R0_GEN_CTRL_CCE_UPDATE_DIS_SHFT                                                                     8
44091 #define HWIO_TCL_R0_GEN_CTRL_FSE_UPDATE_DIS_BMSK                                                                  0x80
44092 #define HWIO_TCL_R0_GEN_CTRL_FSE_UPDATE_DIS_SHFT                                                                     7
44093 #define HWIO_TCL_R0_GEN_CTRL_ADDRY_UPDATE_DIS_BMSK                                                                0x40
44094 #define HWIO_TCL_R0_GEN_CTRL_ADDRY_UPDATE_DIS_SHFT                                                                   6
44095 #define HWIO_TCL_R0_GEN_CTRL_ADDRX_UPDATE_DIS_BMSK                                                                0x20
44096 #define HWIO_TCL_R0_GEN_CTRL_ADDRX_UPDATE_DIS_SHFT                                                                   5
44097 #define HWIO_TCL_R0_GEN_CTRL_FSE_EN_BMSK                                                                          0x10
44098 #define HWIO_TCL_R0_GEN_CTRL_FSE_EN_SHFT                                                                             4
44099 #define HWIO_TCL_R0_GEN_CTRL_CCE_EN_BMSK                                                                           0x8
44100 #define HWIO_TCL_R0_GEN_CTRL_CCE_EN_SHFT                                                                             3
44101 #define HWIO_TCL_R0_GEN_CTRL_TO_FW_BMSK                                                                            0x2
44102 #define HWIO_TCL_R0_GEN_CTRL_TO_FW_SHFT                                                                              1
44103 #define HWIO_TCL_R0_GEN_CTRL_EN_11AH_BMSK                                                                          0x1
44104 #define HWIO_TCL_R0_GEN_CTRL_EN_11AH_SHFT                                                                            0
44105 
44106 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n)                                        ((base) + 0X40 + (0x4*(n)))
44107 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_PHYS(base,n)                                        ((base) + 0X40 + (0x4*(n)))
44108 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_OFFS(n)                                             (0X40 + (0x4*(n)))
44109 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_RMSK                                                0xffffffff
44110 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_MAXn                                                         1
44111 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_POR                                                 0x005a0060
44112 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_POR_RMSK                                            0xffffffff
44113 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ATTR                                                             0x3
44114 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_INI(base,n)                \
44115                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n), HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_RMSK)
44116 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_INMI(base,n,mask)        \
44117                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n), mask)
44118 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_OUTI(base,n,val)        \
44119                 out_dword(HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n),val)
44120 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_OUTMI(base,n,mask,val) \
44121                 out_dword_masked_ns(HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n),mask,val,HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_INI(base,n))
44122 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_NATIVE_WIFI_BMSK                                    0xffff0000
44123 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_NATIVE_WIFI_SHFT                                            16
44124 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_RAW_WIFI_BMSK                                           0xffff
44125 #define HWIO_TCL_R0_ENCAP_TYPE0_OPTIMUM_HEADER_LENGTH_n_RAW_WIFI_SHFT                                                0
44126 
44127 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n)                                        ((base) + 0X48 + (0x4*(n)))
44128 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_PHYS(base,n)                                        ((base) + 0X48 + (0x4*(n)))
44129 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_OFFS(n)                                             (0X48 + (0x4*(n)))
44130 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_RMSK                                                0xffffffff
44131 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_MAXn                                                         1
44132 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_POR                                                 0x004a004a
44133 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_POR_RMSK                                            0xffffffff
44134 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ATTR                                                             0x3
44135 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_INI(base,n)                \
44136                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n), HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_RMSK)
44137 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_INMI(base,n,mask)        \
44138                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n), mask)
44139 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_OUTI(base,n,val)        \
44140                 out_dword(HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n),val)
44141 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_OUTMI(base,n,mask,val) \
44142                 out_dword_masked_ns(HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ADDR(base,n),mask,val,HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_INI(base,n))
44143 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_IEEE_802_BMSK                                       0xffff0000
44144 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_IEEE_802_SHFT                                               16
44145 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ETHERNET_II_BMSK                                        0xffff
44146 #define HWIO_TCL_R0_ENCAP_TYPE1_OPTIMUM_HEADER_LENGTH_n_ETHERNET_II_SHFT                                             0
44147 
44148 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ADDR(x)                                               ((x) + 0x50)
44149 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_PHYS(x)                                               ((x) + 0x50)
44150 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_OFFS                                                  (0x50)
44151 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_RMSK                                                  0xffffffff
44152 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_POR                                                   0x00300036
44153 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_POR_RMSK                                              0xffffffff
44154 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ATTR                                                               0x3
44155 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_IN(x)            \
44156                 in_dword(HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ADDR(x))
44157 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_INM(x, m)            \
44158                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ADDR(x), m)
44159 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_OUT(x, v)            \
44160                 out_dword(HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ADDR(x),v)
44161 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_OUTM(x,m,v) \
44162                 out_dword_masked_ns(HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_ADDR(x),m,v,HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_IN(x))
44163 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_NATIVE_WIFI_BMSK                                      0xffff0000
44164 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_NATIVE_WIFI_SHFT                                              16
44165 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_RAW_WIFI_BMSK                                             0xffff
44166 #define HWIO_TCL_R0_ENCAP_TYPE0_MIN_BUFFER_LENGTH_ERR_RAW_WIFI_SHFT                                                  0
44167 
44168 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ADDR(x)                                               ((x) + 0x54)
44169 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_PHYS(x)                                               ((x) + 0x54)
44170 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_OFFS                                                  (0x54)
44171 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_RMSK                                                  0xffffffff
44172 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_POR                                                   0x001a001a
44173 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_POR_RMSK                                              0xffffffff
44174 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ATTR                                                               0x3
44175 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_IN(x)            \
44176                 in_dword(HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ADDR(x))
44177 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_INM(x, m)            \
44178                 in_dword_masked(HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ADDR(x), m)
44179 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_OUT(x, v)            \
44180                 out_dword(HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ADDR(x),v)
44181 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_OUTM(x,m,v) \
44182                 out_dword_masked_ns(HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ADDR(x),m,v,HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_IN(x))
44183 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_IEEE_802_BMSK                                         0xffff0000
44184 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_IEEE_802_SHFT                                                 16
44185 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ETHERNET_II_BMSK                                          0xffff
44186 #define HWIO_TCL_R0_ENCAP_TYPE1_MIN_BUFFER_LENGTH_ERR_ETHERNET_II_SHFT                                               0
44187 
44188 #define HWIO_TCL_R0_UMXI_PRIORITY0_ADDR(x)                                                                  ((x) + 0x58)
44189 #define HWIO_TCL_R0_UMXI_PRIORITY0_PHYS(x)                                                                  ((x) + 0x58)
44190 #define HWIO_TCL_R0_UMXI_PRIORITY0_OFFS                                                                     (0x58)
44191 #define HWIO_TCL_R0_UMXI_PRIORITY0_RMSK                                                                     0xff3ffcff
44192 #define HWIO_TCL_R0_UMXI_PRIORITY0_POR                                                                      0x55000000
44193 #define HWIO_TCL_R0_UMXI_PRIORITY0_POR_RMSK                                                                 0xffffffff
44194 #define HWIO_TCL_R0_UMXI_PRIORITY0_ATTR                                                                                  0x3
44195 #define HWIO_TCL_R0_UMXI_PRIORITY0_IN(x)            \
44196                 in_dword(HWIO_TCL_R0_UMXI_PRIORITY0_ADDR(x))
44197 #define HWIO_TCL_R0_UMXI_PRIORITY0_INM(x, m)            \
44198                 in_dword_masked(HWIO_TCL_R0_UMXI_PRIORITY0_ADDR(x), m)
44199 #define HWIO_TCL_R0_UMXI_PRIORITY0_OUT(x, v)            \
44200                 out_dword(HWIO_TCL_R0_UMXI_PRIORITY0_ADDR(x),v)
44201 #define HWIO_TCL_R0_UMXI_PRIORITY0_OUTM(x,m,v) \
44202                 out_dword_masked_ns(HWIO_TCL_R0_UMXI_PRIORITY0_ADDR(x),m,v,HWIO_TCL_R0_UMXI_PRIORITY0_IN(x))
44203 #define HWIO_TCL_R0_UMXI_PRIORITY0_METADATA_FETCH_GXI_RD_BMSK                                               0xc0000000
44204 #define HWIO_TCL_R0_UMXI_PRIORITY0_METADATA_FETCH_GXI_RD_SHFT                                                       30
44205 #define HWIO_TCL_R0_UMXI_PRIORITY0_PEER_TABLE_FETCH_GXI_RD_BMSK                                             0x30000000
44206 #define HWIO_TCL_R0_UMXI_PRIORITY0_PEER_TABLE_FETCH_GXI_RD_SHFT                                                     28
44207 #define HWIO_TCL_R0_UMXI_PRIORITY0_DATA_FETCH_GXI_RD_BMSK                                                    0xc000000
44208 #define HWIO_TCL_R0_UMXI_PRIORITY0_DATA_FETCH_GXI_RD_SHFT                                                           26
44209 #define HWIO_TCL_R0_UMXI_PRIORITY0_EXTN_DESC_GXI_RD_BMSK                                                     0x3000000
44210 #define HWIO_TCL_R0_UMXI_PRIORITY0_EXTN_DESC_GXI_RD_SHFT                                                            24
44211 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL_STATUS1_RING_BMSK                                                      0x300000
44212 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL_STATUS1_RING_SHFT                                                            20
44213 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL2FW_RING_BMSK                                                            0xc0000
44214 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL2FW_RING_SHFT                                                                 18
44215 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL2TQM_RING_BMSK                                                           0x30000
44216 #define HWIO_TCL_R0_UMXI_PRIORITY0_TCL2TQM_RING_SHFT                                                                16
44217 #define HWIO_TCL_R0_UMXI_PRIORITY0_PPE2TCL1_RING_BMSK                                                           0xc000
44218 #define HWIO_TCL_R0_UMXI_PRIORITY0_PPE2TCL1_RING_SHFT                                                               14
44219 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL_CREDIT_RING_BMSK                                                      0x3000
44220 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL_CREDIT_RING_SHFT                                                          12
44221 #define HWIO_TCL_R0_UMXI_PRIORITY0_FW2TCL_RING_BMSK                                                              0xc00
44222 #define HWIO_TCL_R0_UMXI_PRIORITY0_FW2TCL_RING_SHFT                                                                 10
44223 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL4_RING_BMSK                                                              0xc0
44224 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL4_RING_SHFT                                                                 6
44225 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL3_RING_BMSK                                                              0x30
44226 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL3_RING_SHFT                                                                 4
44227 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL2_RING_BMSK                                                               0xc
44228 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL2_RING_SHFT                                                                 2
44229 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL1_RING_BMSK                                                               0x3
44230 #define HWIO_TCL_R0_UMXI_PRIORITY0_SW2TCL1_RING_SHFT                                                                 0
44231 
44232 #define HWIO_TCL_R0_UMXI_PRIORITY1_ADDR(x)                                                                  ((x) + 0x5c)
44233 #define HWIO_TCL_R0_UMXI_PRIORITY1_PHYS(x)                                                                  ((x) + 0x5c)
44234 #define HWIO_TCL_R0_UMXI_PRIORITY1_OFFS                                                                     (0x5c)
44235 #define HWIO_TCL_R0_UMXI_PRIORITY1_RMSK                                                                            0xf
44236 #define HWIO_TCL_R0_UMXI_PRIORITY1_POR                                                                      0x00000005
44237 #define HWIO_TCL_R0_UMXI_PRIORITY1_POR_RMSK                                                                 0xffffffff
44238 #define HWIO_TCL_R0_UMXI_PRIORITY1_ATTR                                                                                  0x3
44239 #define HWIO_TCL_R0_UMXI_PRIORITY1_IN(x)            \
44240                 in_dword(HWIO_TCL_R0_UMXI_PRIORITY1_ADDR(x))
44241 #define HWIO_TCL_R0_UMXI_PRIORITY1_INM(x, m)            \
44242                 in_dword_masked(HWIO_TCL_R0_UMXI_PRIORITY1_ADDR(x), m)
44243 #define HWIO_TCL_R0_UMXI_PRIORITY1_OUT(x, v)            \
44244                 out_dword(HWIO_TCL_R0_UMXI_PRIORITY1_ADDR(x),v)
44245 #define HWIO_TCL_R0_UMXI_PRIORITY1_OUTM(x,m,v) \
44246                 out_dword_masked_ns(HWIO_TCL_R0_UMXI_PRIORITY1_ADDR(x),m,v,HWIO_TCL_R0_UMXI_PRIORITY1_IN(x))
44247 #define HWIO_TCL_R0_UMXI_PRIORITY1_ASE_STAT_GXI_WR_BMSK                                                            0xc
44248 #define HWIO_TCL_R0_UMXI_PRIORITY1_ASE_STAT_GXI_WR_SHFT                                                              2
44249 #define HWIO_TCL_R0_UMXI_PRIORITY1_ASE_LOOKUP_GXI_RD_BMSK                                                          0x3
44250 #define HWIO_TCL_R0_UMXI_PRIORITY1_ASE_LOOKUP_GXI_RD_SHFT                                                            0
44251 
44252 #define HWIO_TCL_R0_VC_ID_MAP_ADDR(x)                                                                       ((x) + 0x60)
44253 #define HWIO_TCL_R0_VC_ID_MAP_PHYS(x)                                                                       ((x) + 0x60)
44254 #define HWIO_TCL_R0_VC_ID_MAP_OFFS                                                                          (0x60)
44255 #define HWIO_TCL_R0_VC_ID_MAP_RMSK                                                                               0xfef
44256 #define HWIO_TCL_R0_VC_ID_MAP_POR                                                                           0x00000f00
44257 #define HWIO_TCL_R0_VC_ID_MAP_POR_RMSK                                                                      0xffffffff
44258 #define HWIO_TCL_R0_VC_ID_MAP_ATTR                                                                                       0x3
44259 #define HWIO_TCL_R0_VC_ID_MAP_IN(x)            \
44260                 in_dword(HWIO_TCL_R0_VC_ID_MAP_ADDR(x))
44261 #define HWIO_TCL_R0_VC_ID_MAP_INM(x, m)            \
44262                 in_dword_masked(HWIO_TCL_R0_VC_ID_MAP_ADDR(x), m)
44263 #define HWIO_TCL_R0_VC_ID_MAP_OUT(x, v)            \
44264                 out_dword(HWIO_TCL_R0_VC_ID_MAP_ADDR(x),v)
44265 #define HWIO_TCL_R0_VC_ID_MAP_OUTM(x,m,v) \
44266                 out_dword_masked_ns(HWIO_TCL_R0_VC_ID_MAP_ADDR(x),m,v,HWIO_TCL_R0_VC_ID_MAP_IN(x))
44267 #define HWIO_TCL_R0_VC_ID_MAP_METADATA_FETCH_GXI_RD_BMSK                                                         0x800
44268 #define HWIO_TCL_R0_VC_ID_MAP_METADATA_FETCH_GXI_RD_SHFT                                                            11
44269 #define HWIO_TCL_R0_VC_ID_MAP_PEER_TABLE_FETCH_GXI_RD_BMSK                                                       0x400
44270 #define HWIO_TCL_R0_VC_ID_MAP_PEER_TABLE_FETCH_GXI_RD_SHFT                                                          10
44271 #define HWIO_TCL_R0_VC_ID_MAP_DATA_FETCH_GXI_RD_BMSK                                                             0x200
44272 #define HWIO_TCL_R0_VC_ID_MAP_DATA_FETCH_GXI_RD_SHFT                                                                 9
44273 #define HWIO_TCL_R0_VC_ID_MAP_EXTN_DESC_GXI_RD_BMSK                                                              0x100
44274 #define HWIO_TCL_R0_VC_ID_MAP_EXTN_DESC_GXI_RD_SHFT                                                                  8
44275 #define HWIO_TCL_R0_VC_ID_MAP_PPE2TCL1_RING_BMSK                                                                  0x80
44276 #define HWIO_TCL_R0_VC_ID_MAP_PPE2TCL1_RING_SHFT                                                                     7
44277 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL_CREDIT_RING_BMSK                                                             0x40
44278 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL_CREDIT_RING_SHFT                                                                6
44279 #define HWIO_TCL_R0_VC_ID_MAP_FW2TCL_RING_BMSK                                                                    0x20
44280 #define HWIO_TCL_R0_VC_ID_MAP_FW2TCL_RING_SHFT                                                                       5
44281 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL4_RING_BMSK                                                                    0x8
44282 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL4_RING_SHFT                                                                      3
44283 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL3_RING_BMSK                                                                    0x4
44284 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL3_RING_SHFT                                                                      2
44285 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL2_RING_BMSK                                                                    0x2
44286 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL2_RING_SHFT                                                                      1
44287 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL1_RING_BMSK                                                                    0x1
44288 #define HWIO_TCL_R0_VC_ID_MAP_SW2TCL1_RING_SHFT                                                                      0
44289 
44290 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_ADDR(x)                                                                 ((x) + 0x68)
44291 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_PHYS(x)                                                                 ((x) + 0x68)
44292 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_OFFS                                                                    (0x68)
44293 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_RMSK                                                                        0x1fff
44294 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_POR                                                                     0x00000004
44295 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_POR_RMSK                                                                0xffffffff
44296 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_ATTR                                                                                 0x3
44297 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_IN(x)            \
44298                 in_dword(HWIO_TCL_R0_SW2TCL1_DESC_RD_ADDR(x))
44299 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_INM(x, m)            \
44300                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_DESC_RD_ADDR(x), m)
44301 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_OUT(x, v)            \
44302                 out_dword(HWIO_TCL_R0_SW2TCL1_DESC_RD_ADDR(x),v)
44303 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_OUTM(x,m,v) \
44304                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_DESC_RD_IN(x))
44305 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_TIMEOUT_LIMIT_BMSK                                                          0x1fe0
44306 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_TIMEOUT_LIMIT_SHFT                                                               5
44307 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_BUNCH_COUNT_BMSK                                                              0x1f
44308 #define HWIO_TCL_R0_SW2TCL1_DESC_RD_BUNCH_COUNT_SHFT                                                                 0
44309 
44310 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_ADDR(x)                                                                 ((x) + 0x6c)
44311 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_PHYS(x)                                                                 ((x) + 0x6c)
44312 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_OFFS                                                                    (0x6c)
44313 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_RMSK                                                                        0x1fff
44314 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_POR                                                                     0x00000004
44315 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_POR_RMSK                                                                0xffffffff
44316 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_ATTR                                                                                 0x3
44317 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_IN(x)            \
44318                 in_dword(HWIO_TCL_R0_SW2TCL2_DESC_RD_ADDR(x))
44319 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_INM(x, m)            \
44320                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_DESC_RD_ADDR(x), m)
44321 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_OUT(x, v)            \
44322                 out_dword(HWIO_TCL_R0_SW2TCL2_DESC_RD_ADDR(x),v)
44323 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_OUTM(x,m,v) \
44324                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_DESC_RD_IN(x))
44325 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_TIMEOUT_LIMIT_BMSK                                                          0x1fe0
44326 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_TIMEOUT_LIMIT_SHFT                                                               5
44327 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_BUNCH_COUNT_BMSK                                                              0x1f
44328 #define HWIO_TCL_R0_SW2TCL2_DESC_RD_BUNCH_COUNT_SHFT                                                                 0
44329 
44330 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_ADDR(x)                                                                 ((x) + 0x70)
44331 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_PHYS(x)                                                                 ((x) + 0x70)
44332 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_OFFS                                                                    (0x70)
44333 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_RMSK                                                                        0x1fff
44334 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_POR                                                                     0x00000004
44335 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_POR_RMSK                                                                0xffffffff
44336 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_ATTR                                                                                 0x3
44337 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_IN(x)            \
44338                 in_dword(HWIO_TCL_R0_SW2TCL3_DESC_RD_ADDR(x))
44339 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_INM(x, m)            \
44340                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_DESC_RD_ADDR(x), m)
44341 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_OUT(x, v)            \
44342                 out_dword(HWIO_TCL_R0_SW2TCL3_DESC_RD_ADDR(x),v)
44343 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_OUTM(x,m,v) \
44344                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_DESC_RD_IN(x))
44345 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_TIMEOUT_LIMIT_BMSK                                                          0x1fe0
44346 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_TIMEOUT_LIMIT_SHFT                                                               5
44347 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_BUNCH_COUNT_BMSK                                                              0x1f
44348 #define HWIO_TCL_R0_SW2TCL3_DESC_RD_BUNCH_COUNT_SHFT                                                                 0
44349 
44350 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_ADDR(x)                                                                 ((x) + 0x74)
44351 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_PHYS(x)                                                                 ((x) + 0x74)
44352 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_OFFS                                                                    (0x74)
44353 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_RMSK                                                                        0x1fff
44354 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_POR                                                                     0x00000004
44355 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_POR_RMSK                                                                0xffffffff
44356 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_ATTR                                                                                 0x3
44357 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_IN(x)            \
44358                 in_dword(HWIO_TCL_R0_SW2TCL4_DESC_RD_ADDR(x))
44359 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_INM(x, m)            \
44360                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_DESC_RD_ADDR(x), m)
44361 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_OUT(x, v)            \
44362                 out_dword(HWIO_TCL_R0_SW2TCL4_DESC_RD_ADDR(x),v)
44363 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_OUTM(x,m,v) \
44364                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_DESC_RD_IN(x))
44365 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_TIMEOUT_LIMIT_BMSK                                                          0x1fe0
44366 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_TIMEOUT_LIMIT_SHFT                                                               5
44367 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_BUNCH_COUNT_BMSK                                                              0x1f
44368 #define HWIO_TCL_R0_SW2TCL4_DESC_RD_BUNCH_COUNT_SHFT                                                                 0
44369 
44370 #define HWIO_TCL_R0_FW2TCL_DESC_RD_ADDR(x)                                                                  ((x) + 0x7c)
44371 #define HWIO_TCL_R0_FW2TCL_DESC_RD_PHYS(x)                                                                  ((x) + 0x7c)
44372 #define HWIO_TCL_R0_FW2TCL_DESC_RD_OFFS                                                                     (0x7c)
44373 #define HWIO_TCL_R0_FW2TCL_DESC_RD_RMSK                                                                         0x1fff
44374 #define HWIO_TCL_R0_FW2TCL_DESC_RD_POR                                                                      0x00000004
44375 #define HWIO_TCL_R0_FW2TCL_DESC_RD_POR_RMSK                                                                 0xffffffff
44376 #define HWIO_TCL_R0_FW2TCL_DESC_RD_ATTR                                                                                  0x3
44377 #define HWIO_TCL_R0_FW2TCL_DESC_RD_IN(x)            \
44378                 in_dword(HWIO_TCL_R0_FW2TCL_DESC_RD_ADDR(x))
44379 #define HWIO_TCL_R0_FW2TCL_DESC_RD_INM(x, m)            \
44380                 in_dword_masked(HWIO_TCL_R0_FW2TCL_DESC_RD_ADDR(x), m)
44381 #define HWIO_TCL_R0_FW2TCL_DESC_RD_OUT(x, v)            \
44382                 out_dword(HWIO_TCL_R0_FW2TCL_DESC_RD_ADDR(x),v)
44383 #define HWIO_TCL_R0_FW2TCL_DESC_RD_OUTM(x,m,v) \
44384                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL_DESC_RD_IN(x))
44385 #define HWIO_TCL_R0_FW2TCL_DESC_RD_TIMEOUT_LIMIT_BMSK                                                           0x1fe0
44386 #define HWIO_TCL_R0_FW2TCL_DESC_RD_TIMEOUT_LIMIT_SHFT                                                                5
44387 #define HWIO_TCL_R0_FW2TCL_DESC_RD_BUNCH_COUNT_BMSK                                                               0x1f
44388 #define HWIO_TCL_R0_FW2TCL_DESC_RD_BUNCH_COUNT_SHFT                                                                  0
44389 
44390 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ADDR(x)                                                           ((x) + 0x80)
44391 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_PHYS(x)                                                           ((x) + 0x80)
44392 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_OFFS                                                              (0x80)
44393 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_RMSK                                                                  0x1fff
44394 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_POR                                                               0x00000004
44395 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_POR_RMSK                                                          0xffffffff
44396 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ATTR                                                                           0x3
44397 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_IN(x)            \
44398                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ADDR(x))
44399 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_INM(x, m)            \
44400                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ADDR(x), m)
44401 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_OUT(x, v)            \
44402                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ADDR(x),v)
44403 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_OUTM(x,m,v) \
44404                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_IN(x))
44405 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_TIMEOUT_LIMIT_BMSK                                                    0x1fe0
44406 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_TIMEOUT_LIMIT_SHFT                                                         5
44407 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_BUNCH_COUNT_BMSK                                                        0x1f
44408 #define HWIO_TCL_R0_SW2TCL_CREDIT_DESC_RD_BUNCH_COUNT_SHFT                                                           0
44409 
44410 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_ADDR(x)                                                                ((x) + 0x84)
44411 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_PHYS(x)                                                                ((x) + 0x84)
44412 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_OFFS                                                                   (0x84)
44413 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_RMSK                                                                       0x1fff
44414 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_POR                                                                    0x00000004
44415 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_POR_RMSK                                                               0xffffffff
44416 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_ATTR                                                                                0x3
44417 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_IN(x)            \
44418                 in_dword(HWIO_TCL_R0_PPE2TCL1_DESC_RD_ADDR(x))
44419 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_INM(x, m)            \
44420                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_DESC_RD_ADDR(x), m)
44421 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_OUT(x, v)            \
44422                 out_dword(HWIO_TCL_R0_PPE2TCL1_DESC_RD_ADDR(x),v)
44423 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_OUTM(x,m,v) \
44424                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_DESC_RD_IN(x))
44425 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_TIMEOUT_LIMIT_BMSK                                                         0x1fe0
44426 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_TIMEOUT_LIMIT_SHFT                                                              5
44427 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_BUNCH_COUNT_BMSK                                                             0x1f
44428 #define HWIO_TCL_R0_PPE2TCL1_DESC_RD_BUNCH_COUNT_SHFT                                                                0
44429 
44430 #define HWIO_TCL_R0_RBM_MAPPING0_ADDR(x)                                                                    ((x) + 0x88)
44431 #define HWIO_TCL_R0_RBM_MAPPING0_PHYS(x)                                                                    ((x) + 0x88)
44432 #define HWIO_TCL_R0_RBM_MAPPING0_OFFS                                                                       (0x88)
44433 #define HWIO_TCL_R0_RBM_MAPPING0_RMSK                                                                       0xfff0ffff
44434 #define HWIO_TCL_R0_RBM_MAPPING0_POR                                                                        0x00000000
44435 #define HWIO_TCL_R0_RBM_MAPPING0_POR_RMSK                                                                   0xffffffff
44436 #define HWIO_TCL_R0_RBM_MAPPING0_ATTR                                                                                    0x3
44437 #define HWIO_TCL_R0_RBM_MAPPING0_IN(x)            \
44438                 in_dword(HWIO_TCL_R0_RBM_MAPPING0_ADDR(x))
44439 #define HWIO_TCL_R0_RBM_MAPPING0_INM(x, m)            \
44440                 in_dword_masked(HWIO_TCL_R0_RBM_MAPPING0_ADDR(x), m)
44441 #define HWIO_TCL_R0_RBM_MAPPING0_OUT(x, v)            \
44442                 out_dword(HWIO_TCL_R0_RBM_MAPPING0_ADDR(x),v)
44443 #define HWIO_TCL_R0_RBM_MAPPING0_OUTM(x,m,v) \
44444                 out_dword_masked_ns(HWIO_TCL_R0_RBM_MAPPING0_ADDR(x),m,v,HWIO_TCL_R0_RBM_MAPPING0_IN(x))
44445 #define HWIO_TCL_R0_RBM_MAPPING0_PPE2TCL1_RING_BMSK                                                         0xf0000000
44446 #define HWIO_TCL_R0_RBM_MAPPING0_PPE2TCL1_RING_SHFT                                                                 28
44447 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL_CREDIT_RING_BMSK                                                     0xf000000
44448 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL_CREDIT_RING_SHFT                                                            24
44449 #define HWIO_TCL_R0_RBM_MAPPING0_FW2TCL_RING_BMSK                                                             0xf00000
44450 #define HWIO_TCL_R0_RBM_MAPPING0_FW2TCL_RING_SHFT                                                                   20
44451 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL4_RING_BMSK                                                              0xf000
44452 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL4_RING_SHFT                                                                  12
44453 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL3_RING_BMSK                                                               0xf00
44454 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL3_RING_SHFT                                                                   8
44455 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL2_RING_BMSK                                                                0xf0
44456 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL2_RING_SHFT                                                                   4
44457 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL1_RING_BMSK                                                                 0xf
44458 #define HWIO_TCL_R0_RBM_MAPPING0_SW2TCL1_RING_SHFT                                                                   0
44459 
44460 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDR(base,n)                                                           ((base) + 0X8C + (0x4*(n)))
44461 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_PHYS(base,n)                                                           ((base) + 0X8C + (0x4*(n)))
44462 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_OFFS(n)                                                                (0X8C + (0x4*(n)))
44463 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_RMSK                                                                     0x7fffff
44464 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_MAXn                                                                           47
44465 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_POR                                                                    0x00000038
44466 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_POR_RMSK                                                               0xffffffff
44467 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ATTR                                                                                0x3
44468 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_INI(base,n)                \
44469                 in_dword_masked(HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDR(base,n), HWIO_TCL_R0_SW_CONFIG_BANK_n_RMSK)
44470 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_INMI(base,n,mask)        \
44471                 in_dword_masked(HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDR(base,n), mask)
44472 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_OUTI(base,n,val)        \
44473                 out_dword(HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDR(base,n),val)
44474 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_OUTMI(base,n,mask,val) \
44475                 out_dword_masked_ns(HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDR(base,n),mask,val,HWIO_TCL_R0_SW_CONFIG_BANK_n_INI(base,n))
44476 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_DSCP_TID_TABLE_NUM_BMSK                                                  0x7e0000
44477 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_DSCP_TID_TABLE_NUM_SHFT                                                        17
44478 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_PMAC_ID_BMSK                                                              0x18000
44479 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_PMAC_ID_SHFT                                                                   15
44480 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_VDEV_ID_CHECK_EN_BMSK                                                      0x4000
44481 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_VDEV_ID_CHECK_EN_SHFT                                                          14
44482 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_MESH_ENABLE_BMSK                                                           0x3000
44483 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_MESH_ENABLE_SHFT                                                               12
44484 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDRY_EN_BMSK                                                               0x800
44485 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDRY_EN_SHFT                                                                  11
44486 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDRX_EN_BMSK                                                               0x400
44487 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ADDRX_EN_SHFT                                                                  10
44488 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_INDEX_LOOKUP_ENABLE_BMSK                                                    0x200
44489 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_INDEX_LOOKUP_ENABLE_SHFT                                                        9
44490 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_LINK_META_SWAP_BMSK                                                         0x100
44491 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_LINK_META_SWAP_SHFT                                                             8
44492 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_SRC_BUFFER_SWAP_BMSK                                                         0x80
44493 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_SRC_BUFFER_SWAP_SHFT                                                            7
44494 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ENCRYPT_TYPE_BMSK                                                            0x78
44495 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ENCRYPT_TYPE_SHFT                                                               3
44496 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ENCAP_TYPE_BMSK                                                               0x6
44497 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_ENCAP_TYPE_SHFT                                                                 1
44498 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_EPD_BMSK                                                                      0x1
44499 #define HWIO_TCL_R0_SW_CONFIG_BANK_n_EPD_SHFT                                                                        0
44500 
44501 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ADDR(base,n)                                               ((base) + 0X14C + (0x4*(n)))
44502 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_PHYS(base,n)                                               ((base) + 0X14C + (0x4*(n)))
44503 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_OFFS(n)                                                    (0X14C + (0x4*(n)))
44504 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_RMSK                                                       0xffffffff
44505 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_MAXn                                                               15
44506 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_POR                                                        0x00000000
44507 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_POR_RMSK                                                   0xffffffff
44508 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ATTR                                                                    0x3
44509 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_INI(base,n)                \
44510                 in_dword_masked(HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ADDR(base,n), HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_RMSK)
44511 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_INMI(base,n,mask)        \
44512                 in_dword_masked(HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ADDR(base,n), mask)
44513 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_OUTI(base,n,val)        \
44514                 out_dword(HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ADDR(base,n),val)
44515 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_OUTMI(base,n,mask,val) \
44516                 out_dword_masked_ns(HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_ADDR(base,n),mask,val,HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_INI(base,n))
44517 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_VAL_BMSK                                                   0xffffffff
44518 #define HWIO_TCL_R0_VDEV_MCAST_PACKET_CTRL_MAP_n_VAL_SHFT                                                            0
44519 
44520 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_ADDR(x)                                                                ((x) + 0x18c)
44521 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_PHYS(x)                                                                ((x) + 0x18c)
44522 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_OFFS                                                                   (0x18c)
44523 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_RMSK                                                                   0xffffffff
44524 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_POR                                                                    0x00000064
44525 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_POR_RMSK                                                               0xffffffff
44526 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_ATTR                                                                                0x3
44527 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_IN(x)            \
44528                 in_dword(HWIO_TCL_R0_MCAST_ECHO_CHECK_ADDR(x))
44529 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_INM(x, m)            \
44530                 in_dword_masked(HWIO_TCL_R0_MCAST_ECHO_CHECK_ADDR(x), m)
44531 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_OUT(x, v)            \
44532                 out_dword(HWIO_TCL_R0_MCAST_ECHO_CHECK_ADDR(x),v)
44533 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_OUTM(x,m,v) \
44534                 out_dword_masked_ns(HWIO_TCL_R0_MCAST_ECHO_CHECK_ADDR(x),m,v,HWIO_TCL_R0_MCAST_ECHO_CHECK_IN(x))
44535 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_TIMESTAMP_AGEING_BMSK                                                  0xffffffff
44536 #define HWIO_TCL_R0_MCAST_ECHO_CHECK_TIMESTAMP_AGEING_SHFT                                                           0
44537 
44538 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ADDR(x)                                                         ((x) + 0x190)
44539 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_PHYS(x)                                                         ((x) + 0x190)
44540 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_OFFS                                                            (0x190)
44541 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_RMSK                                                                   0xf
44542 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_POR                                                             0x00000002
44543 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_POR_RMSK                                                        0xffffffff
44544 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ATTR                                                                         0x3
44545 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_IN(x)            \
44546                 in_dword(HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ADDR(x))
44547 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_INM(x, m)            \
44548                 in_dword_masked(HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ADDR(x), m)
44549 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_OUT(x, v)            \
44550                 out_dword(HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ADDR(x),v)
44551 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_OUTM(x,m,v) \
44552                 out_dword_masked_ns(HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_ADDR(x),m,v,HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_IN(x))
44553 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_MSB_BMSK                                                               0xf
44554 #define HWIO_TCL_R0_PPE_DESC_DST_INFO_VALID_MSB_SHFT                                                                 0
44555 
44556 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ADDR(base,n)                                                      ((base) + 0X194 + (0x4*(n)))
44557 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_PHYS(base,n)                                                      ((base) + 0X194 + (0x4*(n)))
44558 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_OFFS(n)                                                           (0X194 + (0x4*(n)))
44559 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_RMSK                                                              0x3fffffff
44560 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_MAXn                                                                      31
44561 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_POR                                                               0x20000000
44562 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_POR_RMSK                                                          0xffffffff
44563 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ATTR                                                                           0x3
44564 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_INI(base,n)                \
44565                 in_dword_masked(HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ADDR(base,n), HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_RMSK)
44566 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_INMI(base,n,mask)        \
44567                 in_dword_masked(HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ADDR(base,n), mask)
44568 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_OUTI(base,n,val)        \
44569                 out_dword(HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ADDR(base,n),val)
44570 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_OUTMI(base,n,mask,val) \
44571                 out_dword_masked_ns(HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_ADDR(base,n),mask,val,HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_INI(base,n))
44572 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_DROP_PREC_ENABLE_BMSK                                             0x20000000
44573 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_DROP_PREC_ENABLE_SHFT                                                     29
44574 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_TO_FW_BMSK                                                        0x10000000
44575 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_TO_FW_SHFT                                                                28
44576 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_USE_PPE_INT_PRI_FOR_TID_BMSK                                       0x8000000
44577 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_USE_PPE_INT_PRI_FOR_TID_SHFT                                              27
44578 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_SEARCH_INDEX_REG_NUM_BMSK                                          0x7000000
44579 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_SEARCH_INDEX_REG_NUM_SHFT                                                 24
44580 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_VDEV_ID_BMSK                                                        0xff0000
44581 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_VDEV_ID_SHFT                                                              16
44582 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_BANK_ID_BMSK                                                          0xfc00
44583 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_BANK_ID_SHFT                                                              10
44584 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_PMAC_ID_BMSK                                                           0x300
44585 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_PMAC_ID_SHFT                                                               8
44586 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_VP_NUM_BMSK                                                             0xff
44587 #define HWIO_TCL_R0_PPE_VP_CONFIG_TABLE_n_VP_NUM_SHFT                                                                0
44588 
44589 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ADDR(base,n)                                                  ((base) + 0X214 + (0x4*(n)))
44590 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_PHYS(base,n)                                                  ((base) + 0X214 + (0x4*(n)))
44591 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_OFFS(n)                                                       (0X214 + (0x4*(n)))
44592 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_RMSK                                                            0xffffff
44593 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_MAXn                                                                   7
44594 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_POR                                                           0x00000000
44595 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_POR_RMSK                                                      0xffffffff
44596 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ATTR                                                                       0x3
44597 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_INI(base,n)                \
44598                 in_dword_masked(HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ADDR(base,n), HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_RMSK)
44599 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_INMI(base,n,mask)        \
44600                 in_dword_masked(HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ADDR(base,n), mask)
44601 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_OUTI(base,n,val)        \
44602                 out_dword(HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ADDR(base,n),val)
44603 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_OUTMI(base,n,mask,val) \
44604                 out_dword_masked_ns(HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_ADDR(base,n),mask,val,HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_INI(base,n))
44605 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_CACHE_SET_BMSK                                                  0xf00000
44606 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_CACHE_SET_SHFT                                                        20
44607 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_SEARCH_INDEX_BMSK                                                0xfffff
44608 #define HWIO_TCL_R0_PPE_INDEX_MAPPING_TABLE_n_SEARCH_INDEX_SHFT                                                      0
44609 
44610 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ADDR(x)                                                            ((x) + 0x234)
44611 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_PHYS(x)                                                            ((x) + 0x234)
44612 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_OFFS                                                               (0x234)
44613 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_RMSK                                                               0x3fffffff
44614 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_POR                                                                0x00000000
44615 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_POR_RMSK                                                           0xffffffff
44616 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ATTR                                                                            0x3
44617 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_IN(x)            \
44618                 in_dword(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ADDR(x))
44619 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INM(x, m)            \
44620                 in_dword_masked(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ADDR(x), m)
44621 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_OUT(x, v)            \
44622                 out_dword(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ADDR(x),v)
44623 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_OUTM(x,m,v) \
44624                 out_dword_masked_ns(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_ADDR(x),m,v,HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_IN(x))
44625 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_9_BMSK                                                     0x38000000
44626 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_9_SHFT                                                             27
44627 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_8_BMSK                                                      0x7000000
44628 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_8_SHFT                                                             24
44629 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_7_BMSK                                                       0xe00000
44630 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_7_SHFT                                                             21
44631 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_6_BMSK                                                       0x1c0000
44632 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_6_SHFT                                                             18
44633 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_5_BMSK                                                        0x38000
44634 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_5_SHFT                                                             15
44635 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_4_BMSK                                                         0x7000
44636 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_4_SHFT                                                             12
44637 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_3_BMSK                                                          0xe00
44638 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_3_SHFT                                                              9
44639 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_2_BMSK                                                          0x1c0
44640 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_2_SHFT                                                              6
44641 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_1_BMSK                                                           0x38
44642 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_1_SHFT                                                              3
44643 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_0_BMSK                                                            0x7
44644 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP0_INT_PRI_0_SHFT                                                              0
44645 
44646 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ADDR(x)                                                            ((x) + 0x238)
44647 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_PHYS(x)                                                            ((x) + 0x238)
44648 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_OFFS                                                               (0x238)
44649 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_RMSK                                                                  0x3ffff
44650 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_POR                                                                0x00000000
44651 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_POR_RMSK                                                           0xffffffff
44652 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ATTR                                                                            0x3
44653 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_IN(x)            \
44654                 in_dword(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ADDR(x))
44655 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INM(x, m)            \
44656                 in_dword_masked(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ADDR(x), m)
44657 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_OUT(x, v)            \
44658                 out_dword(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ADDR(x),v)
44659 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_OUTM(x,m,v) \
44660                 out_dword_masked_ns(HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_ADDR(x),m,v,HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_IN(x))
44661 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_15_BMSK                                                       0x38000
44662 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_15_SHFT                                                            15
44663 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_14_BMSK                                                        0x7000
44664 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_14_SHFT                                                            12
44665 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_13_BMSK                                                         0xe00
44666 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_13_SHFT                                                             9
44667 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_12_BMSK                                                         0x1c0
44668 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_12_SHFT                                                             6
44669 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_11_BMSK                                                          0x38
44670 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_11_SHFT                                                             3
44671 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_10_BMSK                                                           0x7
44672 #define HWIO_TCL_R0_PPE_INT_PRI_TID_MAP1_INT_PRI_10_SHFT                                                             0
44673 
44674 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ADDR(x)                                                           ((x) + 0x23c)
44675 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_PHYS(x)                                                           ((x) + 0x23c)
44676 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_OFFS                                                              (0x23c)
44677 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_RMSK                                                                    0x3f
44678 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_POR                                                               0x00000039
44679 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_POR_RMSK                                                          0xffffffff
44680 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ATTR                                                                           0x3
44681 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_IN(x)            \
44682                 in_dword(HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ADDR(x))
44683 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_INM(x, m)            \
44684                 in_dword_masked(HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ADDR(x), m)
44685 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_OUT(x, v)            \
44686                 out_dword(HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ADDR(x),v)
44687 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_OUTM(x,m,v) \
44688                 out_dword_masked_ns(HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_ADDR(x),m,v,HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_IN(x))
44689 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_RED_2_BMSK                                                              0x30
44690 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_RED_2_SHFT                                                                 4
44691 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_YELLOW_1_BMSK                                                            0xc
44692 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_YELLOW_1_SHFT                                                              2
44693 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_GREEN_0_BMSK                                                             0x3
44694 #define HWIO_TCL_R0_PPE_DROP_PREC_MAPPING_GREEN_0_SHFT                                                               0
44695 
44696 #define HWIO_TCL_R0_DSCP_TID_MAP_n_ADDR(base,n)                                                             ((base) + 0X240 + (0x4*(n)))
44697 #define HWIO_TCL_R0_DSCP_TID_MAP_n_PHYS(base,n)                                                             ((base) + 0X240 + (0x4*(n)))
44698 #define HWIO_TCL_R0_DSCP_TID_MAP_n_OFFS(n)                                                                  (0X240 + (0x4*(n)))
44699 #define HWIO_TCL_R0_DSCP_TID_MAP_n_RMSK                                                                     0xffffffff
44700 #define HWIO_TCL_R0_DSCP_TID_MAP_n_MAXn                                                                            287
44701 #define HWIO_TCL_R0_DSCP_TID_MAP_n_POR                                                                      0x00000000
44702 #define HWIO_TCL_R0_DSCP_TID_MAP_n_POR_RMSK                                                                 0xffffffff
44703 #define HWIO_TCL_R0_DSCP_TID_MAP_n_ATTR                                                                                  0x3
44704 #define HWIO_TCL_R0_DSCP_TID_MAP_n_INI(base,n)                \
44705                 in_dword_masked(HWIO_TCL_R0_DSCP_TID_MAP_n_ADDR(base,n), HWIO_TCL_R0_DSCP_TID_MAP_n_RMSK)
44706 #define HWIO_TCL_R0_DSCP_TID_MAP_n_INMI(base,n,mask)        \
44707                 in_dword_masked(HWIO_TCL_R0_DSCP_TID_MAP_n_ADDR(base,n), mask)
44708 #define HWIO_TCL_R0_DSCP_TID_MAP_n_OUTI(base,n,val)        \
44709                 out_dword(HWIO_TCL_R0_DSCP_TID_MAP_n_ADDR(base,n),val)
44710 #define HWIO_TCL_R0_DSCP_TID_MAP_n_OUTMI(base,n,mask,val) \
44711                 out_dword_masked_ns(HWIO_TCL_R0_DSCP_TID_MAP_n_ADDR(base,n),mask,val,HWIO_TCL_R0_DSCP_TID_MAP_n_INI(base,n))
44712 #define HWIO_TCL_R0_DSCP_TID_MAP_n_VAL_BMSK                                                                 0xffffffff
44713 #define HWIO_TCL_R0_DSCP_TID_MAP_n_VAL_SHFT                                                                          0
44714 
44715 #define HWIO_TCL_R0_PCP_TID_MAP_ADDR(x)                                                                     ((x) + 0x6c0)
44716 #define HWIO_TCL_R0_PCP_TID_MAP_PHYS(x)                                                                     ((x) + 0x6c0)
44717 #define HWIO_TCL_R0_PCP_TID_MAP_OFFS                                                                        (0x6c0)
44718 #define HWIO_TCL_R0_PCP_TID_MAP_RMSK                                                                          0xffffff
44719 #define HWIO_TCL_R0_PCP_TID_MAP_POR                                                                         0x00000000
44720 #define HWIO_TCL_R0_PCP_TID_MAP_POR_RMSK                                                                    0xffffffff
44721 #define HWIO_TCL_R0_PCP_TID_MAP_ATTR                                                                                     0x3
44722 #define HWIO_TCL_R0_PCP_TID_MAP_IN(x)            \
44723                 in_dword(HWIO_TCL_R0_PCP_TID_MAP_ADDR(x))
44724 #define HWIO_TCL_R0_PCP_TID_MAP_INM(x, m)            \
44725                 in_dword_masked(HWIO_TCL_R0_PCP_TID_MAP_ADDR(x), m)
44726 #define HWIO_TCL_R0_PCP_TID_MAP_OUT(x, v)            \
44727                 out_dword(HWIO_TCL_R0_PCP_TID_MAP_ADDR(x),v)
44728 #define HWIO_TCL_R0_PCP_TID_MAP_OUTM(x,m,v) \
44729                 out_dword_masked_ns(HWIO_TCL_R0_PCP_TID_MAP_ADDR(x),m,v,HWIO_TCL_R0_PCP_TID_MAP_IN(x))
44730 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_7_BMSK                                                                    0xe00000
44731 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_7_SHFT                                                                          21
44732 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_6_BMSK                                                                    0x1c0000
44733 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_6_SHFT                                                                          18
44734 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_5_BMSK                                                                     0x38000
44735 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_5_SHFT                                                                          15
44736 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_4_BMSK                                                                      0x7000
44737 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_4_SHFT                                                                          12
44738 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_3_BMSK                                                                       0xe00
44739 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_3_SHFT                                                                           9
44740 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_2_BMSK                                                                       0x1c0
44741 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_2_SHFT                                                                           6
44742 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_1_BMSK                                                                        0x38
44743 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_1_SHFT                                                                           3
44744 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_0_BMSK                                                                         0x7
44745 #define HWIO_TCL_R0_PCP_TID_MAP_PCP_0_SHFT                                                                           0
44746 
44747 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_ADDR(x)                                                               ((x) + 0x6c4)
44748 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_PHYS(x)                                                               ((x) + 0x6c4)
44749 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_OFFS                                                                  (0x6c4)
44750 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_RMSK                                                                  0xffffffff
44751 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_POR                                                                   0x00000000
44752 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_POR_RMSK                                                              0xffffffff
44753 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_ATTR                                                                               0x3
44754 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_IN(x)            \
44755                 in_dword(HWIO_TCL_R0_ASE_HASH_KEY_31_0_ADDR(x))
44756 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_INM(x, m)            \
44757                 in_dword_masked(HWIO_TCL_R0_ASE_HASH_KEY_31_0_ADDR(x), m)
44758 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_OUT(x, v)            \
44759                 out_dword(HWIO_TCL_R0_ASE_HASH_KEY_31_0_ADDR(x),v)
44760 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_OUTM(x,m,v) \
44761                 out_dword_masked_ns(HWIO_TCL_R0_ASE_HASH_KEY_31_0_ADDR(x),m,v,HWIO_TCL_R0_ASE_HASH_KEY_31_0_IN(x))
44762 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_VAL_BMSK                                                              0xffffffff
44763 #define HWIO_TCL_R0_ASE_HASH_KEY_31_0_VAL_SHFT                                                                       0
44764 
44765 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_ADDR(x)                                                              ((x) + 0x6c8)
44766 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_PHYS(x)                                                              ((x) + 0x6c8)
44767 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_OFFS                                                                 (0x6c8)
44768 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_RMSK                                                                 0xffffffff
44769 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_POR                                                                  0x00000000
44770 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_POR_RMSK                                                             0xffffffff
44771 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_ATTR                                                                              0x3
44772 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_IN(x)            \
44773                 in_dword(HWIO_TCL_R0_ASE_HASH_KEY_63_32_ADDR(x))
44774 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_INM(x, m)            \
44775                 in_dword_masked(HWIO_TCL_R0_ASE_HASH_KEY_63_32_ADDR(x), m)
44776 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_OUT(x, v)            \
44777                 out_dword(HWIO_TCL_R0_ASE_HASH_KEY_63_32_ADDR(x),v)
44778 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_OUTM(x,m,v) \
44779                 out_dword_masked_ns(HWIO_TCL_R0_ASE_HASH_KEY_63_32_ADDR(x),m,v,HWIO_TCL_R0_ASE_HASH_KEY_63_32_IN(x))
44780 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_VAL_BMSK                                                             0xffffffff
44781 #define HWIO_TCL_R0_ASE_HASH_KEY_63_32_VAL_SHFT                                                                      0
44782 
44783 #define HWIO_TCL_R0_ASE_HASH_KEY_64_ADDR(x)                                                                 ((x) + 0x6cc)
44784 #define HWIO_TCL_R0_ASE_HASH_KEY_64_PHYS(x)                                                                 ((x) + 0x6cc)
44785 #define HWIO_TCL_R0_ASE_HASH_KEY_64_OFFS                                                                    (0x6cc)
44786 #define HWIO_TCL_R0_ASE_HASH_KEY_64_RMSK                                                                           0x1
44787 #define HWIO_TCL_R0_ASE_HASH_KEY_64_POR                                                                     0x00000000
44788 #define HWIO_TCL_R0_ASE_HASH_KEY_64_POR_RMSK                                                                0xffffffff
44789 #define HWIO_TCL_R0_ASE_HASH_KEY_64_ATTR                                                                                 0x3
44790 #define HWIO_TCL_R0_ASE_HASH_KEY_64_IN(x)            \
44791                 in_dword(HWIO_TCL_R0_ASE_HASH_KEY_64_ADDR(x))
44792 #define HWIO_TCL_R0_ASE_HASH_KEY_64_INM(x, m)            \
44793                 in_dword_masked(HWIO_TCL_R0_ASE_HASH_KEY_64_ADDR(x), m)
44794 #define HWIO_TCL_R0_ASE_HASH_KEY_64_OUT(x, v)            \
44795                 out_dword(HWIO_TCL_R0_ASE_HASH_KEY_64_ADDR(x),v)
44796 #define HWIO_TCL_R0_ASE_HASH_KEY_64_OUTM(x,m,v) \
44797                 out_dword_masked_ns(HWIO_TCL_R0_ASE_HASH_KEY_64_ADDR(x),m,v,HWIO_TCL_R0_ASE_HASH_KEY_64_IN(x))
44798 #define HWIO_TCL_R0_ASE_HASH_KEY_64_VAL_BMSK                                                                       0x1
44799 #define HWIO_TCL_R0_ASE_HASH_KEY_64_VAL_SHFT                                                                         0
44800 
44801 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ADDR(x)                                                             ((x) + 0x6d0)
44802 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_PHYS(x)                                                             ((x) + 0x6d0)
44803 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_OFFS                                                                (0x6d0)
44804 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_RMSK                                                                  0xfffdfc
44805 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_POR                                                                 0x00840014
44806 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_POR_RMSK                                                            0xffffffff
44807 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ATTR                                                                             0x3
44808 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_IN(x)            \
44809                 in_dword(HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ADDR(x))
44810 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_INM(x, m)            \
44811                 in_dword_masked(HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ADDR(x), m)
44812 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_OUT(x, v)            \
44813                 out_dword(HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ADDR(x),v)
44814 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_OUTM(x,m,v) \
44815                 out_dword_masked_ns(HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ADDR(x),m,v,HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_IN(x))
44816 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_MSDU_LEN_ERR_TO_FW_EN_BMSK                                            0x800000
44817 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_MSDU_LEN_ERR_TO_FW_EN_SHFT                                                  23
44818 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_M0_FW_SEL_BMSK                                                    0x700000
44819 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_M0_FW_SEL_SHFT                                                          20
44820 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ASE_M0_FW_SEL_BMSK                                                     0xe0000
44821 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_ASE_M0_FW_SEL_SHFT                                                          17
44822 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_M0_FW_SEL_BMSK                                                     0x1c000
44823 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_M0_FW_SEL_SHFT                                                          14
44824 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_DROP_BMSK                                                      0x2000
44825 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_DROP_SHFT                                                          13
44826 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_DROP_BMSK                                                      0x1000
44827 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_DROP_SHFT                                                          12
44828 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_LOOP_BMSK                                                       0x800
44829 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_LOOP_SHFT                                                          11
44830 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_LOOP_BMSK                                                       0x400
44831 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_LOOP_SHFT                                                          10
44832 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_PRIORITY_BMSK                                                            0x1c0
44833 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_PRIORITY_SHFT                                                                6
44834 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_HANDLER_BMSK                                                     0x30
44835 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_CCE_FAIL_HANDLER_SHFT                                                        4
44836 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_HANDLER_BMSK                                                      0xc
44837 #define HWIO_TCL_R0_CONFIG_SEARCH_QUEUE_FSE_FAIL_HANDLER_SHFT                                                        2
44838 
44839 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ADDR(x)                                                          ((x) + 0x6d4)
44840 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_PHYS(x)                                                          ((x) + 0x6d4)
44841 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_OFFS                                                             (0x6d4)
44842 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_RMSK                                                             0xffffffff
44843 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_POR                                                              0x00000000
44844 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_POR_RMSK                                                         0xffffffff
44845 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ATTR                                                                          0x3
44846 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_IN(x)            \
44847                 in_dword(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ADDR(x))
44848 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_INM(x, m)            \
44849                 in_dword_masked(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ADDR(x), m)
44850 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_OUT(x, v)            \
44851                 out_dword(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ADDR(x),v)
44852 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_OUTM(x,m,v) \
44853                 out_dword_masked_ns(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_ADDR(x),m,v,HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_IN(x))
44854 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_VAL_BMSK                                                         0xffffffff
44855 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_LOW_VAL_SHFT                                                                  0
44856 
44857 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ADDR(x)                                                         ((x) + 0x6d8)
44858 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_PHYS(x)                                                         ((x) + 0x6d8)
44859 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_OFFS                                                            (0x6d8)
44860 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_RMSK                                                                  0xff
44861 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_POR                                                             0x00000000
44862 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_POR_RMSK                                                        0xffffffff
44863 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ATTR                                                                         0x3
44864 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_IN(x)            \
44865                 in_dword(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ADDR(x))
44866 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_INM(x, m)            \
44867                 in_dword_masked(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ADDR(x), m)
44868 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_OUT(x, v)            \
44869                 out_dword(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ADDR(x),v)
44870 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_OUTM(x,m,v) \
44871                 out_dword_masked_ns(HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_ADDR(x),m,v,HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_IN(x))
44872 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_VAL_BMSK                                                              0xff
44873 #define HWIO_TCL_R0_FSE_FAIL_QUEUE_NUM_HIGH_VAL_SHFT                                                                 0
44874 
44875 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ADDR(x)                                                          ((x) + 0x6dc)
44876 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_PHYS(x)                                                          ((x) + 0x6dc)
44877 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_OFFS                                                             (0x6dc)
44878 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_RMSK                                                             0xffffffff
44879 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_POR                                                              0x00000000
44880 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_POR_RMSK                                                         0xffffffff
44881 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ATTR                                                                          0x3
44882 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_IN(x)            \
44883                 in_dword(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ADDR(x))
44884 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_INM(x, m)            \
44885                 in_dword_masked(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ADDR(x), m)
44886 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_OUT(x, v)            \
44887                 out_dword(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ADDR(x),v)
44888 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_OUTM(x,m,v) \
44889                 out_dword_masked_ns(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_ADDR(x),m,v,HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_IN(x))
44890 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_VAL_BMSK                                                         0xffffffff
44891 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_LOW_VAL_SHFT                                                                  0
44892 
44893 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ADDR(x)                                                         ((x) + 0x6e0)
44894 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_PHYS(x)                                                         ((x) + 0x6e0)
44895 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_OFFS                                                            (0x6e0)
44896 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_RMSK                                                                  0xff
44897 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_POR                                                             0x00000000
44898 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_POR_RMSK                                                        0xffffffff
44899 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ATTR                                                                         0x3
44900 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_IN(x)            \
44901                 in_dword(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ADDR(x))
44902 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_INM(x, m)            \
44903                 in_dword_masked(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ADDR(x), m)
44904 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_OUT(x, v)            \
44905                 out_dword(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ADDR(x),v)
44906 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_OUTM(x,m,v) \
44907                 out_dword_masked_ns(HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_ADDR(x),m,v,HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_IN(x))
44908 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_VAL_BMSK                                                              0xff
44909 #define HWIO_TCL_R0_CCE_FAIL_QUEUE_NUM_HIGH_VAL_SHFT                                                                 0
44910 
44911 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ADDR(x)                                                          ((x) + 0x6e4)
44912 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_PHYS(x)                                                          ((x) + 0x6e4)
44913 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_OFFS                                                             (0x6e4)
44914 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_RMSK                                                             0xffffffff
44915 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_POR                                                              0x00000000
44916 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_POR_RMSK                                                         0xffffffff
44917 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ATTR                                                                          0x3
44918 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_IN(x)            \
44919                 in_dword(HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ADDR(x))
44920 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_INM(x, m)            \
44921                 in_dword_masked(HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ADDR(x), m)
44922 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_OUT(x, v)            \
44923                 out_dword(HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ADDR(x),v)
44924 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_OUTM(x,m,v) \
44925                 out_dword_masked_ns(HWIO_TCL_R0_CONFIG_SEARCH_METADATA_ADDR(x),m,v,HWIO_TCL_R0_CONFIG_SEARCH_METADATA_IN(x))
44926 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_FSE_FAIL_NUM_BMSK                                                0xffff0000
44927 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_FSE_FAIL_NUM_SHFT                                                        16
44928 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_CCE_FAIL_NUM_BMSK                                                    0xffff
44929 #define HWIO_TCL_R0_CONFIG_SEARCH_METADATA_CCE_FAIL_NUM_SHFT                                                         0
44930 
44931 #define HWIO_TCL_R0_TID_MAP_PRTY_ADDR(x)                                                                    ((x) + 0x6e8)
44932 #define HWIO_TCL_R0_TID_MAP_PRTY_PHYS(x)                                                                    ((x) + 0x6e8)
44933 #define HWIO_TCL_R0_TID_MAP_PRTY_OFFS                                                                       (0x6e8)
44934 #define HWIO_TCL_R0_TID_MAP_PRTY_RMSK                                                                             0xef
44935 #define HWIO_TCL_R0_TID_MAP_PRTY_POR                                                                        0x00000000
44936 #define HWIO_TCL_R0_TID_MAP_PRTY_POR_RMSK                                                                   0xffffffff
44937 #define HWIO_TCL_R0_TID_MAP_PRTY_ATTR                                                                                    0x3
44938 #define HWIO_TCL_R0_TID_MAP_PRTY_IN(x)            \
44939                 in_dword(HWIO_TCL_R0_TID_MAP_PRTY_ADDR(x))
44940 #define HWIO_TCL_R0_TID_MAP_PRTY_INM(x, m)            \
44941                 in_dword_masked(HWIO_TCL_R0_TID_MAP_PRTY_ADDR(x), m)
44942 #define HWIO_TCL_R0_TID_MAP_PRTY_OUT(x, v)            \
44943                 out_dword(HWIO_TCL_R0_TID_MAP_PRTY_ADDR(x),v)
44944 #define HWIO_TCL_R0_TID_MAP_PRTY_OUTM(x,m,v) \
44945                 out_dword_masked_ns(HWIO_TCL_R0_TID_MAP_PRTY_ADDR(x),m,v,HWIO_TCL_R0_TID_MAP_PRTY_IN(x))
44946 #define HWIO_TCL_R0_TID_MAP_PRTY_TID_DEF_BMSK                                                                     0xe0
44947 #define HWIO_TCL_R0_TID_MAP_PRTY_TID_DEF_SHFT                                                                        5
44948 #define HWIO_TCL_R0_TID_MAP_PRTY_VAL_BMSK                                                                          0xf
44949 #define HWIO_TCL_R0_TID_MAP_PRTY_VAL_SHFT                                                                            0
44950 
44951 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_ADDR(x)                                                            ((x) + 0x6ec)
44952 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_PHYS(x)                                                            ((x) + 0x6ec)
44953 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_OFFS                                                               (0x6ec)
44954 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_RMSK                                                               0xffffffff
44955 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_POR                                                                0x00000000
44956 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_POR_RMSK                                                           0xffffffff
44957 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_ATTR                                                                            0x1
44958 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_IN(x)            \
44959                 in_dword(HWIO_TCL_R0_INVALID_APB_ACC_ADDR_ADDR(x))
44960 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_INM(x, m)            \
44961                 in_dword_masked(HWIO_TCL_R0_INVALID_APB_ACC_ADDR_ADDR(x), m)
44962 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_VAL_BMSK                                                           0xffffffff
44963 #define HWIO_TCL_R0_INVALID_APB_ACC_ADDR_VAL_SHFT                                                                    0
44964 
44965 #define HWIO_TCL_R0_WATCHDOG_WARNING_ADDR(x)                                                                ((x) + 0x6f0)
44966 #define HWIO_TCL_R0_WATCHDOG_WARNING_PHYS(x)                                                                ((x) + 0x6f0)
44967 #define HWIO_TCL_R0_WATCHDOG_WARNING_OFFS                                                                   (0x6f0)
44968 #define HWIO_TCL_R0_WATCHDOG_WARNING_RMSK                                                                   0xffffffff
44969 #define HWIO_TCL_R0_WATCHDOG_WARNING_POR                                                                    0x0000ffff
44970 #define HWIO_TCL_R0_WATCHDOG_WARNING_POR_RMSK                                                               0xffffffff
44971 #define HWIO_TCL_R0_WATCHDOG_WARNING_ATTR                                                                                0x3
44972 #define HWIO_TCL_R0_WATCHDOG_WARNING_IN(x)            \
44973                 in_dword(HWIO_TCL_R0_WATCHDOG_WARNING_ADDR(x))
44974 #define HWIO_TCL_R0_WATCHDOG_WARNING_INM(x, m)            \
44975                 in_dword_masked(HWIO_TCL_R0_WATCHDOG_WARNING_ADDR(x), m)
44976 #define HWIO_TCL_R0_WATCHDOG_WARNING_OUT(x, v)            \
44977                 out_dword(HWIO_TCL_R0_WATCHDOG_WARNING_ADDR(x),v)
44978 #define HWIO_TCL_R0_WATCHDOG_WARNING_OUTM(x,m,v) \
44979                 out_dword_masked_ns(HWIO_TCL_R0_WATCHDOG_WARNING_ADDR(x),m,v,HWIO_TCL_R0_WATCHDOG_WARNING_IN(x))
44980 #define HWIO_TCL_R0_WATCHDOG_WARNING_STATUS_BMSK                                                            0xffff0000
44981 #define HWIO_TCL_R0_WATCHDOG_WARNING_STATUS_SHFT                                                                    16
44982 #define HWIO_TCL_R0_WATCHDOG_WARNING_LIMIT_BMSK                                                                 0xffff
44983 #define HWIO_TCL_R0_WATCHDOG_WARNING_LIMIT_SHFT                                                                      0
44984 
44985 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_ADDR(x)                                                               ((x) + 0x6f4)
44986 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_PHYS(x)                                                               ((x) + 0x6f4)
44987 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_OFFS                                                                  (0x6f4)
44988 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_RMSK                                                                  0xffffffff
44989 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_POR                                                                   0x0000ffff
44990 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_POR_RMSK                                                              0xffffffff
44991 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_ATTR                                                                               0x3
44992 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_IN(x)            \
44993                 in_dword(HWIO_TCL_R0_WATCHDOG_HW_ERROR_ADDR(x))
44994 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_INM(x, m)            \
44995                 in_dword_masked(HWIO_TCL_R0_WATCHDOG_HW_ERROR_ADDR(x), m)
44996 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_OUT(x, v)            \
44997                 out_dword(HWIO_TCL_R0_WATCHDOG_HW_ERROR_ADDR(x),v)
44998 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_OUTM(x,m,v) \
44999                 out_dword_masked_ns(HWIO_TCL_R0_WATCHDOG_HW_ERROR_ADDR(x),m,v,HWIO_TCL_R0_WATCHDOG_HW_ERROR_IN(x))
45000 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_STATUS_BMSK                                                           0xffff0000
45001 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_STATUS_SHFT                                                                   16
45002 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_LIMIT_BMSK                                                                0xffff
45003 #define HWIO_TCL_R0_WATCHDOG_HW_ERROR_LIMIT_SHFT                                                                     0
45004 
45005 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ADDR(x)                                           ((x) + 0x6f8)
45006 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_PHYS(x)                                           ((x) + 0x6f8)
45007 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_OFFS                                              (0x6f8)
45008 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_RMSK                                                  0xffff
45009 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_POR                                               0x0000000a
45010 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_POR_RMSK                                          0xffffffff
45011 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ATTR                                                           0x3
45012 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_IN(x)            \
45013                 in_dword(HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ADDR(x))
45014 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_INM(x, m)            \
45015                 in_dword_masked(HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ADDR(x), m)
45016 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_OUT(x, v)            \
45017                 out_dword(HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ADDR(x),v)
45018 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_OUTM(x,m,v) \
45019                 out_dword_masked_ns(HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_ADDR(x),m,v,HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_IN(x))
45020 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_STATUS_BMSK                                           0xff00
45021 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_STATUS_SHFT                                                8
45022 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_LIMIT_BMSK                                              0xff
45023 #define HWIO_TCL_R0_EXTERNAL_BACKPRESSURE_EVENT_GEN_TIMER_LIMIT_SHFT                                                 0
45024 
45025 #define HWIO_TCL_R0_CLKGATE_DISABLE0_ADDR(x)                                                                ((x) + 0x8ac)
45026 #define HWIO_TCL_R0_CLKGATE_DISABLE0_PHYS(x)                                                                ((x) + 0x8ac)
45027 #define HWIO_TCL_R0_CLKGATE_DISABLE0_OFFS                                                                   (0x8ac)
45028 #define HWIO_TCL_R0_CLKGATE_DISABLE0_RMSK                                                                   0xfffffeff
45029 #define HWIO_TCL_R0_CLKGATE_DISABLE0_POR                                                                    0x00000000
45030 #define HWIO_TCL_R0_CLKGATE_DISABLE0_POR_RMSK                                                               0xffffffff
45031 #define HWIO_TCL_R0_CLKGATE_DISABLE0_ATTR                                                                                0x3
45032 #define HWIO_TCL_R0_CLKGATE_DISABLE0_IN(x)            \
45033                 in_dword(HWIO_TCL_R0_CLKGATE_DISABLE0_ADDR(x))
45034 #define HWIO_TCL_R0_CLKGATE_DISABLE0_INM(x, m)            \
45035                 in_dword_masked(HWIO_TCL_R0_CLKGATE_DISABLE0_ADDR(x), m)
45036 #define HWIO_TCL_R0_CLKGATE_DISABLE0_OUT(x, v)            \
45037                 out_dword(HWIO_TCL_R0_CLKGATE_DISABLE0_ADDR(x),v)
45038 #define HWIO_TCL_R0_CLKGATE_DISABLE0_OUTM(x,m,v) \
45039                 out_dword_masked_ns(HWIO_TCL_R0_CLKGATE_DISABLE0_ADDR(x),m,v,HWIO_TCL_R0_CLKGATE_DISABLE0_IN(x))
45040 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TQM_SRNG_BUNCH_BMSK                                                    0x80000000
45041 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TQM_SRNG_BUNCH_SHFT                                                            31
45042 #define HWIO_TCL_R0_CLKGATE_DISABLE0_APB_CLK_BMSK                                                           0x40000000
45043 #define HWIO_TCL_R0_CLKGATE_DISABLE0_APB_CLK_SHFT                                                                   30
45044 #define HWIO_TCL_R0_CLKGATE_DISABLE0_CLFY_RES_MEM_BMSK                                                      0x20000000
45045 #define HWIO_TCL_R0_CLKGATE_DISABLE0_CLFY_RES_MEM_SHFT                                                              29
45046 #define HWIO_TCL_R0_CLKGATE_DISABLE0_GSE_CTRL_BMSK                                                          0x10000000
45047 #define HWIO_TCL_R0_CLKGATE_DISABLE0_GSE_CTRL_SHFT                                                                  28
45048 #define HWIO_TCL_R0_CLKGATE_DISABLE0_GSE_CCE_RES_BMSK                                                        0x8000000
45049 #define HWIO_TCL_R0_CLKGATE_DISABLE0_GSE_CCE_RES_SHFT                                                               27
45050 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2_STATUS2_PROD_RING_BMSK                                             0x4000000
45051 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2_STATUS2_PROD_RING_SHFT                                                    26
45052 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2_STATUS1_PROD_RING_BMSK                                             0x2000000
45053 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2_STATUS1_PROD_RING_SHFT                                                    25
45054 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2FW_PROD_RING_BMSK                                                   0x1000000
45055 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2FW_PROD_RING_SHFT                                                          24
45056 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2TQM_PROD_RING_BMSK                                                   0x800000
45057 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL2TQM_PROD_RING_SHFT                                                         23
45058 #define HWIO_TCL_R0_CLKGATE_DISABLE0_PROD_RING_CTRL_BMSK                                                      0x400000
45059 #define HWIO_TCL_R0_CLKGATE_DISABLE0_PROD_RING_CTRL_SHFT                                                            22
45060 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TLV_DECODE_BMSK                                                          0x200000
45061 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TLV_DECODE_SHFT                                                                21
45062 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TLV_GEN_BMSK                                                             0x100000
45063 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TLV_GEN_SHFT                                                                   20
45064 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DATA_FETCH_BMSK                                                           0x80000
45065 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DATA_FETCH_SHFT                                                                19
45066 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DATA_BUF_BMSK                                                             0x40000
45067 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DATA_BUF_SHFT                                                                  18
45068 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DESC_BUF_BMSK                                                             0x20000
45069 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DESC_BUF_SHFT                                                                  17
45070 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DESC_RD_BMSK                                                              0x10000
45071 #define HWIO_TCL_R0_CLKGATE_DISABLE0_DESC_RD_SHFT                                                                   16
45072 #define HWIO_TCL_R0_CLKGATE_DISABLE0_ASE_BMSK                                                                   0x8000
45073 #define HWIO_TCL_R0_CLKGATE_DISABLE0_ASE_SHFT                                                                       15
45074 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_3_BMSK                                                              0x4000
45075 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_3_SHFT                                                                  14
45076 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_2_BMSK                                                              0x2000
45077 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_2_SHFT                                                                  13
45078 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_1_BMSK                                                              0x1000
45079 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_1_SHFT                                                                  12
45080 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_0_BMSK                                                               0x800
45081 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_P_0_SHFT                                                                  11
45082 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_6_BMSK                                                               0x400
45083 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_6_SHFT                                                                  10
45084 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_5_BMSK                                                               0x200
45085 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_5_SHFT                                                                   9
45086 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_3_BMSK                                                                0x80
45087 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_3_SHFT                                                                   7
45088 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_2_BMSK                                                                0x40
45089 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_2_SHFT                                                                   6
45090 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_1_BMSK                                                                0x20
45091 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_1_SHFT                                                                   5
45092 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_0_BMSK                                                                0x10
45093 #define HWIO_TCL_R0_CLKGATE_DISABLE0_SRNG_C_0_SHFT                                                                   4
45094 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL_IDLE_REQ_SM_BMSK                                                          0x8
45095 #define HWIO_TCL_R0_CLKGATE_DISABLE0_TCL_IDLE_REQ_SM_SHFT                                                            3
45096 #define HWIO_TCL_R0_CLKGATE_DISABLE0_CCE_BMSK                                                                      0x4
45097 #define HWIO_TCL_R0_CLKGATE_DISABLE0_CCE_SHFT                                                                        2
45098 #define HWIO_TCL_R0_CLKGATE_DISABLE0_LCE_BMSK                                                                      0x2
45099 #define HWIO_TCL_R0_CLKGATE_DISABLE0_LCE_SHFT                                                                        1
45100 #define HWIO_TCL_R0_CLKGATE_DISABLE0_PARSER_BMSK                                                                   0x1
45101 #define HWIO_TCL_R0_CLKGATE_DISABLE0_PARSER_SHFT                                                                     0
45102 
45103 #define HWIO_TCL_R0_CLKGATE_DISABLE1_ADDR(x)                                                                ((x) + 0x8b0)
45104 #define HWIO_TCL_R0_CLKGATE_DISABLE1_PHYS(x)                                                                ((x) + 0x8b0)
45105 #define HWIO_TCL_R0_CLKGATE_DISABLE1_OFFS                                                                   (0x8b0)
45106 #define HWIO_TCL_R0_CLKGATE_DISABLE1_RMSK                                                                         0x3f
45107 #define HWIO_TCL_R0_CLKGATE_DISABLE1_POR                                                                    0x00000000
45108 #define HWIO_TCL_R0_CLKGATE_DISABLE1_POR_RMSK                                                               0xffffffff
45109 #define HWIO_TCL_R0_CLKGATE_DISABLE1_ATTR                                                                                0x3
45110 #define HWIO_TCL_R0_CLKGATE_DISABLE1_IN(x)            \
45111                 in_dword(HWIO_TCL_R0_CLKGATE_DISABLE1_ADDR(x))
45112 #define HWIO_TCL_R0_CLKGATE_DISABLE1_INM(x, m)            \
45113                 in_dword_masked(HWIO_TCL_R0_CLKGATE_DISABLE1_ADDR(x), m)
45114 #define HWIO_TCL_R0_CLKGATE_DISABLE1_OUT(x, v)            \
45115                 out_dword(HWIO_TCL_R0_CLKGATE_DISABLE1_ADDR(x),v)
45116 #define HWIO_TCL_R0_CLKGATE_DISABLE1_OUTM(x,m,v) \
45117                 out_dword_masked_ns(HWIO_TCL_R0_CLKGATE_DISABLE1_ADDR(x),m,v,HWIO_TCL_R0_CLKGATE_DISABLE1_IN(x))
45118 #define HWIO_TCL_R0_CLKGATE_DISABLE1_CLK_ENS_EXTEND_BMSK                                                          0x20
45119 #define HWIO_TCL_R0_CLKGATE_DISABLE1_CLK_ENS_EXTEND_SHFT                                                             5
45120 #define HWIO_TCL_R0_CLKGATE_DISABLE1_CPU_IF_EXTEND_BMSK                                                           0x10
45121 #define HWIO_TCL_R0_CLKGATE_DISABLE1_CPU_IF_EXTEND_SHFT                                                              4
45122 #define HWIO_TCL_R0_CLKGATE_DISABLE1_TESTBUS_CAPTURE_BMSK                                                          0x8
45123 #define HWIO_TCL_R0_CLKGATE_DISABLE1_TESTBUS_CAPTURE_SHFT                                                            3
45124 #define HWIO_TCL_R0_CLKGATE_DISABLE1_ERR_RECOV_BMSK                                                                0x4
45125 #define HWIO_TCL_R0_CLKGATE_DISABLE1_ERR_RECOV_SHFT                                                                  2
45126 #define HWIO_TCL_R0_CLKGATE_DISABLE1_SRNG_C_7_BMSK                                                                 0x2
45127 #define HWIO_TCL_R0_CLKGATE_DISABLE1_SRNG_C_7_SHFT                                                                   1
45128 #define HWIO_TCL_R0_CLKGATE_DISABLE1_FW_SRNG_BUNCH_BMSK                                                            0x1
45129 #define HWIO_TCL_R0_CLKGATE_DISABLE1_FW_SRNG_BUNCH_SHFT                                                              0
45130 
45131 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ADDR(x)                                                         ((x) + 0x8b4)
45132 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_PHYS(x)                                                         ((x) + 0x8b4)
45133 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_OFFS                                                            (0x8b4)
45134 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_RMSK                                                                 0x7ef
45135 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_POR                                                             0x00000000
45136 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_POR_RMSK                                                        0xffffffff
45137 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ATTR                                                                         0x3
45138 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_IN(x)            \
45139                 in_dword(HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ADDR(x))
45140 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_INM(x, m)            \
45141                 in_dword_masked(HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ADDR(x), m)
45142 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_OUT(x, v)            \
45143                 out_dword(HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ADDR(x),v)
45144 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_OUTM(x,m,v) \
45145                 out_dword_masked_ns(HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_ADDR(x),m,v,HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_IN(x))
45146 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_RING_ARB_BMSK                                                        0x400
45147 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_RING_ARB_SHFT                                                           10
45148 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_FIFO_BMSK                                                            0x200
45149 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_FIFO_SHFT                                                                9
45150 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_STR_CTRL_BMSK                                                        0x100
45151 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_STR_CTRL_SHFT                                                            8
45152 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING7_BMSK                                                       0x80
45153 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING7_SHFT                                                          7
45154 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING6_BMSK                                                       0x40
45155 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING6_SHFT                                                          6
45156 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING5_BMSK                                                       0x20
45157 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING5_SHFT                                                          5
45158 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING3_BMSK                                                        0x8
45159 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING3_SHFT                                                          3
45160 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING2_BMSK                                                        0x4
45161 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING2_SHFT                                                          2
45162 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING1_BMSK                                                        0x2
45163 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING1_SHFT                                                          1
45164 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING0_BMSK                                                        0x1
45165 #define HWIO_TCL_R0_CLKGATE_DISABLE_DESC_RD_CONS_RING0_SHFT                                                          0
45166 
45167 #define HWIO_TCL_R0_CREDIT_COUNT_ADDR(x)                                                                    ((x) + 0x8b8)
45168 #define HWIO_TCL_R0_CREDIT_COUNT_PHYS(x)                                                                    ((x) + 0x8b8)
45169 #define HWIO_TCL_R0_CREDIT_COUNT_OFFS                                                                       (0x8b8)
45170 #define HWIO_TCL_R0_CREDIT_COUNT_RMSK                                                                          0x1ffff
45171 #define HWIO_TCL_R0_CREDIT_COUNT_POR                                                                        0x00000000
45172 #define HWIO_TCL_R0_CREDIT_COUNT_POR_RMSK                                                                   0xffffffff
45173 #define HWIO_TCL_R0_CREDIT_COUNT_ATTR                                                                                    0x3
45174 #define HWIO_TCL_R0_CREDIT_COUNT_IN(x)            \
45175                 in_dword(HWIO_TCL_R0_CREDIT_COUNT_ADDR(x))
45176 #define HWIO_TCL_R0_CREDIT_COUNT_INM(x, m)            \
45177                 in_dword_masked(HWIO_TCL_R0_CREDIT_COUNT_ADDR(x), m)
45178 #define HWIO_TCL_R0_CREDIT_COUNT_OUT(x, v)            \
45179                 out_dword(HWIO_TCL_R0_CREDIT_COUNT_ADDR(x),v)
45180 #define HWIO_TCL_R0_CREDIT_COUNT_OUTM(x,m,v) \
45181                 out_dword_masked_ns(HWIO_TCL_R0_CREDIT_COUNT_ADDR(x),m,v,HWIO_TCL_R0_CREDIT_COUNT_IN(x))
45182 #define HWIO_TCL_R0_CREDIT_COUNT_ENABLE_BMSK                                                                   0x10000
45183 #define HWIO_TCL_R0_CREDIT_COUNT_ENABLE_SHFT                                                                        16
45184 #define HWIO_TCL_R0_CREDIT_COUNT_VAL_BMSK                                                                       0xffff
45185 #define HWIO_TCL_R0_CREDIT_COUNT_VAL_SHFT                                                                            0
45186 
45187 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_ADDR(x)                                                            ((x) + 0x8bc)
45188 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_PHYS(x)                                                            ((x) + 0x8bc)
45189 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_OFFS                                                               (0x8bc)
45190 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_RMSK                                                                   0xffff
45191 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_POR                                                                0x00000000
45192 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_POR_RMSK                                                           0xffffffff
45193 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_ATTR                                                                            0x1
45194 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_IN(x)            \
45195                 in_dword(HWIO_TCL_R0_CURRENT_CREDIT_COUNT_ADDR(x))
45196 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_INM(x, m)            \
45197                 in_dword_masked(HWIO_TCL_R0_CURRENT_CREDIT_COUNT_ADDR(x), m)
45198 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_VAL_BMSK                                                               0xffff
45199 #define HWIO_TCL_R0_CURRENT_CREDIT_COUNT_VAL_SHFT                                                                    0
45200 
45201 #define HWIO_TCL_R0_ERR_RECOV_READ_ADDR(x)                                                                  ((x) + 0x8c8)
45202 #define HWIO_TCL_R0_ERR_RECOV_READ_PHYS(x)                                                                  ((x) + 0x8c8)
45203 #define HWIO_TCL_R0_ERR_RECOV_READ_OFFS                                                                     (0x8c8)
45204 #define HWIO_TCL_R0_ERR_RECOV_READ_RMSK                                                                            0x1
45205 #define HWIO_TCL_R0_ERR_RECOV_READ_POR                                                                      0x00000000
45206 #define HWIO_TCL_R0_ERR_RECOV_READ_POR_RMSK                                                                 0xffffffff
45207 #define HWIO_TCL_R0_ERR_RECOV_READ_ATTR                                                                                  0x3
45208 #define HWIO_TCL_R0_ERR_RECOV_READ_IN(x)            \
45209                 in_dword(HWIO_TCL_R0_ERR_RECOV_READ_ADDR(x))
45210 #define HWIO_TCL_R0_ERR_RECOV_READ_INM(x, m)            \
45211                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_READ_ADDR(x), m)
45212 #define HWIO_TCL_R0_ERR_RECOV_READ_OUT(x, v)            \
45213                 out_dword(HWIO_TCL_R0_ERR_RECOV_READ_ADDR(x),v)
45214 #define HWIO_TCL_R0_ERR_RECOV_READ_OUTM(x,m,v) \
45215                 out_dword_masked_ns(HWIO_TCL_R0_ERR_RECOV_READ_ADDR(x),m,v,HWIO_TCL_R0_ERR_RECOV_READ_IN(x))
45216 #define HWIO_TCL_R0_ERR_RECOV_READ_ENABLE_BMSK                                                                     0x1
45217 #define HWIO_TCL_R0_ERR_RECOV_READ_ENABLE_SHFT                                                                       0
45218 
45219 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_ADDR(x)                                                      ((x) + 0x8cc)
45220 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_PHYS(x)                                                      ((x) + 0x8cc)
45221 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_OFFS                                                         (0x8cc)
45222 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_RMSK                                                               0xff
45223 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_POR                                                          0x00000000
45224 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_POR_RMSK                                                     0xffffffff
45225 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_ATTR                                                                      0x1
45226 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_IN(x)            \
45227                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_ADDR(x))
45228 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_INM(x, m)            \
45229                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_ADDR(x), m)
45230 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_VAL_BMSK                                                           0xff
45231 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_COUNT_VAL_SHFT                                                              0
45232 
45233 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_ADDR(x)                                                 ((x) + 0x8d0)
45234 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_PHYS(x)                                                 ((x) + 0x8d0)
45235 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_OFFS                                                    (0x8d0)
45236 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_RMSK                                                          0xff
45237 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_POR                                                     0x00000000
45238 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_POR_RMSK                                                0xffffffff
45239 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_ATTR                                                                 0x1
45240 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_IN(x)            \
45241                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_ADDR(x))
45242 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_INM(x, m)            \
45243                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_ADDR(x), m)
45244 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_VAL_BMSK                                                      0xff
45245 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_COUNT_VAL_SHFT                                                         0
45246 
45247 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_ADDR(x)                                                   ((x) + 0x8d4)
45248 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_PHYS(x)                                                   ((x) + 0x8d4)
45249 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_OFFS                                                      (0x8d4)
45250 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_RMSK                                                            0xff
45251 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_POR                                                       0x00000000
45252 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_POR_RMSK                                                  0xffffffff
45253 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_ATTR                                                                   0x1
45254 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_IN(x)            \
45255                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_ADDR(x))
45256 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_INM(x, m)            \
45257                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_ADDR(x), m)
45258 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_VAL_BMSK                                                        0xff
45259 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_COUNT_VAL_SHFT                                                           0
45260 
45261 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_ADDR(x)                                                  ((x) + 0x8d8)
45262 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_PHYS(x)                                                  ((x) + 0x8d8)
45263 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_OFFS                                                     (0x8d8)
45264 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_RMSK                                                           0xff
45265 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_POR                                                      0x00000000
45266 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_POR_RMSK                                                 0xffffffff
45267 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_ATTR                                                                  0x1
45268 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_IN(x)            \
45269                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_ADDR(x))
45270 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_INM(x, m)            \
45271                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_ADDR(x), m)
45272 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_VAL_BMSK                                                       0xff
45273 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_COUNT_VAL_SHFT                                                          0
45274 
45275 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_ADDR(x)                                                   ((x) + 0x8dc)
45276 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_PHYS(x)                                                   ((x) + 0x8dc)
45277 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_OFFS                                                      (0x8dc)
45278 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_RMSK                                                            0xff
45279 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_POR                                                       0x00000000
45280 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_POR_RMSK                                                  0xffffffff
45281 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_ATTR                                                                   0x1
45282 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_IN(x)            \
45283                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_ADDR(x))
45284 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_INM(x, m)            \
45285                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_ADDR(x), m)
45286 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_VAL_BMSK                                                        0xff
45287 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_COUNT_VAL_SHFT                                                           0
45288 
45289 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_ADDR(x)                                                        ((x) + 0x8e0)
45290 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_PHYS(x)                                                        ((x) + 0x8e0)
45291 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_OFFS                                                           (0x8e0)
45292 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_RMSK                                                           0xffffffff
45293 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_POR                                                            0x00000000
45294 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_POR_RMSK                                                       0xffffffff
45295 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_ATTR                                                                        0x1
45296 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_IN(x)            \
45297                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_ADDR(x))
45298 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_INM(x, m)            \
45299                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_ADDR(x), m)
45300 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_VAL_BMSK                                                       0xffffffff
45301 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_LSB_VAL_SHFT                                                                0
45302 
45303 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_ADDR(x)                                                        ((x) + 0x8e4)
45304 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_PHYS(x)                                                        ((x) + 0x8e4)
45305 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_OFFS                                                           (0x8e4)
45306 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_RMSK                                                           0xffffffff
45307 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_POR                                                            0x00000000
45308 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_POR_RMSK                                                       0xffffffff
45309 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_ATTR                                                                        0x1
45310 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_IN(x)            \
45311                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_ADDR(x))
45312 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_INM(x, m)            \
45313                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_ADDR(x), m)
45314 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_VAL_BMSK                                                       0xffffffff
45315 #define HWIO_TCL_R0_ERR_RECOV_DESC_FETCH_MSB_VAL_SHFT                                                                0
45316 
45317 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_ADDR(x)                                                   ((x) + 0x8e8)
45318 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_PHYS(x)                                                   ((x) + 0x8e8)
45319 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_OFFS                                                      (0x8e8)
45320 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_RMSK                                                      0xffffffff
45321 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_POR                                                       0x00000000
45322 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_POR_RMSK                                                  0xffffffff
45323 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_ATTR                                                                   0x1
45324 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_IN(x)            \
45325                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_ADDR(x))
45326 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_INM(x, m)            \
45327                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_ADDR(x), m)
45328 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_VAL_BMSK                                                  0xffffffff
45329 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_LSB_VAL_SHFT                                                           0
45330 
45331 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_ADDR(x)                                                   ((x) + 0x8ec)
45332 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_PHYS(x)                                                   ((x) + 0x8ec)
45333 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_OFFS                                                      (0x8ec)
45334 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_RMSK                                                      0xffffffff
45335 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_POR                                                       0x00000000
45336 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_POR_RMSK                                                  0xffffffff
45337 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_ATTR                                                                   0x1
45338 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_IN(x)            \
45339                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_ADDR(x))
45340 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_INM(x, m)            \
45341                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_ADDR(x), m)
45342 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_VAL_BMSK                                                  0xffffffff
45343 #define HWIO_TCL_R0_ERR_RECOV_DESC_DIRECT_BUF_MSB_VAL_SHFT                                                           0
45344 
45345 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_ADDR(x)                                                     ((x) + 0x8f0)
45346 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_PHYS(x)                                                     ((x) + 0x8f0)
45347 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_OFFS                                                        (0x8f0)
45348 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_RMSK                                                        0xffffffff
45349 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_POR                                                         0x00000000
45350 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_POR_RMSK                                                    0xffffffff
45351 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_ATTR                                                                     0x1
45352 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_IN(x)            \
45353                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_ADDR(x))
45354 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_INM(x, m)            \
45355                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_ADDR(x), m)
45356 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_VAL_BMSK                                                    0xffffffff
45357 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_LSB_VAL_SHFT                                                             0
45358 
45359 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_ADDR(x)                                                     ((x) + 0x8f4)
45360 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_PHYS(x)                                                     ((x) + 0x8f4)
45361 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_OFFS                                                        (0x8f4)
45362 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_RMSK                                                        0xffffffff
45363 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_POR                                                         0x00000000
45364 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_POR_RMSK                                                    0xffffffff
45365 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_ATTR                                                                     0x1
45366 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_IN(x)            \
45367                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_ADDR(x))
45368 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_INM(x, m)            \
45369                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_ADDR(x), m)
45370 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_VAL_BMSK                                                    0xffffffff
45371 #define HWIO_TCL_R0_ERR_RECOV_DESC_DATA_BUF_MSB_VAL_SHFT                                                             0
45372 
45373 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_ADDR(x)                                                    ((x) + 0x8f8)
45374 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_PHYS(x)                                                    ((x) + 0x8f8)
45375 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_OFFS                                                       (0x8f8)
45376 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_RMSK                                                       0xffffffff
45377 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_POR                                                        0x00000000
45378 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_POR_RMSK                                                   0xffffffff
45379 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_ATTR                                                                    0x1
45380 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_IN(x)            \
45381                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_ADDR(x))
45382 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_INM(x, m)            \
45383                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_ADDR(x), m)
45384 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_VAL_BMSK                                                   0xffffffff
45385 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_LSB_VAL_SHFT                                                            0
45386 
45387 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_ADDR(x)                                                    ((x) + 0x8fc)
45388 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_PHYS(x)                                                    ((x) + 0x8fc)
45389 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_OFFS                                                       (0x8fc)
45390 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_RMSK                                                       0xffffffff
45391 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_POR                                                        0x00000000
45392 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_POR_RMSK                                                   0xffffffff
45393 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_ATTR                                                                    0x1
45394 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_IN(x)            \
45395                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_ADDR(x))
45396 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_INM(x, m)            \
45397                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_ADDR(x), m)
45398 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_VAL_BMSK                                                   0xffffffff
45399 #define HWIO_TCL_R0_ERR_RECOV_DESC_TQM_BUNCH_MSB_VAL_SHFT                                                            0
45400 
45401 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_ADDR(x)                                                     ((x) + 0x900)
45402 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_PHYS(x)                                                     ((x) + 0x900)
45403 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_OFFS                                                        (0x900)
45404 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_RMSK                                                        0xffffffff
45405 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_POR                                                         0x00000000
45406 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_POR_RMSK                                                    0xffffffff
45407 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_ATTR                                                                     0x1
45408 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_IN(x)            \
45409                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_ADDR(x))
45410 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_INM(x, m)            \
45411                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_ADDR(x), m)
45412 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_VAL_BMSK                                                    0xffffffff
45413 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_LSB_VAL_SHFT                                                             0
45414 
45415 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_ADDR(x)                                                     ((x) + 0x904)
45416 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_PHYS(x)                                                     ((x) + 0x904)
45417 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_OFFS                                                        (0x904)
45418 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_RMSK                                                        0xffffffff
45419 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_POR                                                         0x00000000
45420 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_POR_RMSK                                                    0xffffffff
45421 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_ATTR                                                                     0x1
45422 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_IN(x)            \
45423                 in_dword(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_ADDR(x))
45424 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_INM(x, m)            \
45425                 in_dword_masked(HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_ADDR(x), m)
45426 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_VAL_BMSK                                                    0xffffffff
45427 #define HWIO_TCL_R0_ERR_RECOV_DESC_FW_BUNCH_MSB_VAL_SHFT                                                             0
45428 
45429 #define HWIO_TCL_R0_S_PARE_REGISTER_ADDR(x)                                                                 ((x) + 0x908)
45430 #define HWIO_TCL_R0_S_PARE_REGISTER_PHYS(x)                                                                 ((x) + 0x908)
45431 #define HWIO_TCL_R0_S_PARE_REGISTER_OFFS                                                                    (0x908)
45432 #define HWIO_TCL_R0_S_PARE_REGISTER_RMSK                                                                    0xffffffff
45433 #define HWIO_TCL_R0_S_PARE_REGISTER_POR                                                                     0x00000000
45434 #define HWIO_TCL_R0_S_PARE_REGISTER_POR_RMSK                                                                0xffffffff
45435 #define HWIO_TCL_R0_S_PARE_REGISTER_ATTR                                                                                 0x3
45436 #define HWIO_TCL_R0_S_PARE_REGISTER_IN(x)            \
45437                 in_dword(HWIO_TCL_R0_S_PARE_REGISTER_ADDR(x))
45438 #define HWIO_TCL_R0_S_PARE_REGISTER_INM(x, m)            \
45439                 in_dword_masked(HWIO_TCL_R0_S_PARE_REGISTER_ADDR(x), m)
45440 #define HWIO_TCL_R0_S_PARE_REGISTER_OUT(x, v)            \
45441                 out_dword(HWIO_TCL_R0_S_PARE_REGISTER_ADDR(x),v)
45442 #define HWIO_TCL_R0_S_PARE_REGISTER_OUTM(x,m,v) \
45443                 out_dword_masked_ns(HWIO_TCL_R0_S_PARE_REGISTER_ADDR(x),m,v,HWIO_TCL_R0_S_PARE_REGISTER_IN(x))
45444 #define HWIO_TCL_R0_S_PARE_REGISTER_VAL_BMSK                                                                0xffffffff
45445 #define HWIO_TCL_R0_S_PARE_REGISTER_VAL_SHFT                                                                         0
45446 
45447 #define HWIO_TCL_R0_MISC_CTRL_ADDR(x)                                                                       ((x) + 0x90c)
45448 #define HWIO_TCL_R0_MISC_CTRL_PHYS(x)                                                                       ((x) + 0x90c)
45449 #define HWIO_TCL_R0_MISC_CTRL_OFFS                                                                          (0x90c)
45450 #define HWIO_TCL_R0_MISC_CTRL_RMSK                                                                                 0x3
45451 #define HWIO_TCL_R0_MISC_CTRL_POR                                                                           0x00000000
45452 #define HWIO_TCL_R0_MISC_CTRL_POR_RMSK                                                                      0xffffffff
45453 #define HWIO_TCL_R0_MISC_CTRL_ATTR                                                                                       0x3
45454 #define HWIO_TCL_R0_MISC_CTRL_IN(x)            \
45455                 in_dword(HWIO_TCL_R0_MISC_CTRL_ADDR(x))
45456 #define HWIO_TCL_R0_MISC_CTRL_INM(x, m)            \
45457                 in_dword_masked(HWIO_TCL_R0_MISC_CTRL_ADDR(x), m)
45458 #define HWIO_TCL_R0_MISC_CTRL_OUT(x, v)            \
45459                 out_dword(HWIO_TCL_R0_MISC_CTRL_ADDR(x),v)
45460 #define HWIO_TCL_R0_MISC_CTRL_OUTM(x,m,v) \
45461                 out_dword_masked_ns(HWIO_TCL_R0_MISC_CTRL_ADDR(x),m,v,HWIO_TCL_R0_MISC_CTRL_IN(x))
45462 #define HWIO_TCL_R0_MISC_CTRL_DATA_CORRUPT_FIX_DISABLE_CHK_BIT_BMSK                                                0x2
45463 #define HWIO_TCL_R0_MISC_CTRL_DATA_CORRUPT_FIX_DISABLE_CHK_BIT_SHFT                                                  1
45464 #define HWIO_TCL_R0_MISC_CTRL_MSI_DISABLE_CHK_BIT_BMSK                                                             0x1
45465 #define HWIO_TCL_R0_MISC_CTRL_MSI_DISABLE_CHK_BIT_SHFT                                                               0
45466 
45467 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x910)
45468 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x910)
45469 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_OFFS                                                              (0x910)
45470 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_RMSK                                                              0xffffffff
45471 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_POR                                                               0x00000000
45472 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
45473 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ATTR                                                                           0x3
45474 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_IN(x)            \
45475                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ADDR(x))
45476 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_INM(x, m)            \
45477                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ADDR(x), m)
45478 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_OUT(x, v)            \
45479                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ADDR(x),v)
45480 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_OUTM(x,m,v) \
45481                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_IN(x))
45482 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
45483 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
45484 
45485 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x914)
45486 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x914)
45487 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_OFFS                                                              (0x914)
45488 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_RMSK                                                               0xfffffff
45489 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_POR                                                               0x00000000
45490 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
45491 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ATTR                                                                           0x3
45492 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_IN(x)            \
45493                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ADDR(x))
45494 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_INM(x, m)            \
45495                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ADDR(x), m)
45496 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_OUT(x, v)            \
45497                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ADDR(x),v)
45498 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_OUTM(x,m,v) \
45499                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_IN(x))
45500 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xfffff00
45501 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
45502 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
45503 #define HWIO_TCL_R0_SW2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
45504 
45505 #define HWIO_TCL_R0_SW2TCL1_RING_ID_ADDR(x)                                                                 ((x) + 0x918)
45506 #define HWIO_TCL_R0_SW2TCL1_RING_ID_PHYS(x)                                                                 ((x) + 0x918)
45507 #define HWIO_TCL_R0_SW2TCL1_RING_ID_OFFS                                                                    (0x918)
45508 #define HWIO_TCL_R0_SW2TCL1_RING_ID_RMSK                                                                          0xff
45509 #define HWIO_TCL_R0_SW2TCL1_RING_ID_POR                                                                     0x00000000
45510 #define HWIO_TCL_R0_SW2TCL1_RING_ID_POR_RMSK                                                                0xffffffff
45511 #define HWIO_TCL_R0_SW2TCL1_RING_ID_ATTR                                                                                 0x3
45512 #define HWIO_TCL_R0_SW2TCL1_RING_ID_IN(x)            \
45513                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_ID_ADDR(x))
45514 #define HWIO_TCL_R0_SW2TCL1_RING_ID_INM(x, m)            \
45515                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_ID_ADDR(x), m)
45516 #define HWIO_TCL_R0_SW2TCL1_RING_ID_OUT(x, v)            \
45517                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_ID_ADDR(x),v)
45518 #define HWIO_TCL_R0_SW2TCL1_RING_ID_OUTM(x,m,v) \
45519                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_ID_IN(x))
45520 #define HWIO_TCL_R0_SW2TCL1_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
45521 #define HWIO_TCL_R0_SW2TCL1_RING_ID_ENTRY_SIZE_SHFT                                                                  0
45522 
45523 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_ADDR(x)                                                             ((x) + 0x91c)
45524 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_PHYS(x)                                                             ((x) + 0x91c)
45525 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_OFFS                                                                (0x91c)
45526 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_RMSK                                                                0xffffffff
45527 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_POR                                                                 0x00000000
45528 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_POR_RMSK                                                            0xffffffff
45529 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_ATTR                                                                             0x1
45530 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_IN(x)            \
45531                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_STATUS_ADDR(x))
45532 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_INM(x, m)            \
45533                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_STATUS_ADDR(x), m)
45534 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
45535 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
45536 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
45537 #define HWIO_TCL_R0_SW2TCL1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
45538 
45539 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_ADDR(x)                                                               ((x) + 0x920)
45540 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_PHYS(x)                                                               ((x) + 0x920)
45541 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_OFFS                                                                  (0x920)
45542 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_RMSK                                                                    0x7fffff
45543 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_POR                                                                   0x00000080
45544 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_POR_RMSK                                                              0xffffffff
45545 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_ATTR                                                                               0x3
45546 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_IN(x)            \
45547                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_MISC_ADDR(x))
45548 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_INM(x, m)            \
45549                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_MISC_ADDR(x), m)
45550 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_OUT(x, v)            \
45551                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_MISC_ADDR(x),v)
45552 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_OUTM(x,m,v) \
45553                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_MISC_IN(x))
45554 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x400000
45555 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_TRANSACTION_TYPE_SHFT                                                         22
45556 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
45557 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SPARE_CONTROL_SHFT                                                            14
45558 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
45559 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
45560 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
45561 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
45562 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
45563 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
45564 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
45565 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SRNG_ENABLE_SHFT                                                               6
45566 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
45567 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
45568 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
45569 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
45570 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
45571 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
45572 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
45573 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_SECURITY_BIT_SHFT                                                              2
45574 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
45575 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
45576 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
45577 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
45578 
45579 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x92c)
45580 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x92c)
45581 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_OFFS                                                           (0x92c)
45582 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
45583 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_POR                                                            0x00000000
45584 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
45585 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ATTR                                                                        0x3
45586 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_IN(x)            \
45587                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ADDR(x))
45588 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_INM(x, m)            \
45589                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ADDR(x), m)
45590 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_OUT(x, v)            \
45591                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ADDR(x),v)
45592 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
45593                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_IN(x))
45594 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
45595 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
45596 
45597 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x930)
45598 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x930)
45599 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_OFFS                                                           (0x930)
45600 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_RMSK                                                                 0xff
45601 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_POR                                                            0x00000000
45602 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
45603 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ATTR                                                                        0x3
45604 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_IN(x)            \
45605                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ADDR(x))
45606 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_INM(x, m)            \
45607                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ADDR(x), m)
45608 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_OUT(x, v)            \
45609                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ADDR(x),v)
45610 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
45611                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_IN(x))
45612 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
45613 #define HWIO_TCL_R0_SW2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
45614 
45615 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x940)
45616 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x940)
45617 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x940)
45618 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
45619 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
45620 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
45621 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
45622 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
45623                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
45624 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
45625                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
45626 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
45627                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
45628 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
45629                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
45630 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
45631 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
45632 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
45633 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
45634 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
45635 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
45636 
45637 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x944)
45638 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x944)
45639 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x944)
45640 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
45641 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
45642 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
45643 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
45644 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
45645                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
45646 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
45647                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
45648 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
45649                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
45650 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
45651                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
45652 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
45653 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
45654 
45655 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x948)
45656 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x948)
45657 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x948)
45658 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
45659 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
45660 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
45661 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
45662 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_IN(x)            \
45663                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x))
45664 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
45665                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
45666 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
45667 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
45668 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
45669 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
45670 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
45671 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
45672 
45673 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x94c)
45674 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x94c)
45675 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x94c)
45676 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
45677 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
45678 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
45679 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
45680 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
45681                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
45682 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
45683                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
45684 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
45685                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
45686 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
45687                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
45688 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
45689 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
45690 
45691 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x950)
45692 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x950)
45693 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x950)
45694 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
45695 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
45696 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
45697 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
45698 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
45699                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
45700 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
45701                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
45702 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
45703                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
45704 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
45705                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
45706 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
45707 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
45708 
45709 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x954)
45710 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x954)
45711 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x954)
45712 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                               0xfffffff
45713 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
45714 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
45715 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
45716 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
45717                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
45718 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
45719                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
45720 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                0xff00000
45721 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       20
45722 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                               0xfffff
45723 #define HWIO_TCL_R0_SW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
45724 
45725 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x958)
45726 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x958)
45727 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_OFFS                                                         (0x958)
45728 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
45729 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_POR                                                          0x00000000
45730 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
45731 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
45732 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_IN(x)            \
45733                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR(x))
45734 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_INM(x, m)            \
45735                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR(x), m)
45736 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_OUT(x, v)            \
45737                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR(x),v)
45738 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
45739                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_IN(x))
45740 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
45741 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
45742 
45743 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x95c)
45744 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x95c)
45745 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_OFFS                                                         (0x95c)
45746 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
45747 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_POR                                                          0x00000000
45748 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
45749 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
45750 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_IN(x)            \
45751                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR(x))
45752 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_INM(x, m)            \
45753                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR(x), m)
45754 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_OUT(x, v)            \
45755                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR(x),v)
45756 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
45757                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_IN(x))
45758 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
45759 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
45760 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
45761 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
45762 
45763 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x960)
45764 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x960)
45765 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_OFFS                                                             (0x960)
45766 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_RMSK                                                             0xffffffff
45767 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_POR                                                              0x00000000
45768 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
45769 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ATTR                                                                          0x3
45770 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_IN(x)            \
45771                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ADDR(x))
45772 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_INM(x, m)            \
45773                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ADDR(x), m)
45774 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_OUT(x, v)            \
45775                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ADDR(x),v)
45776 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_OUTM(x,m,v) \
45777                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_IN(x))
45778 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
45779 #define HWIO_TCL_R0_SW2TCL1_RING_MSI1_DATA_VALUE_SHFT                                                                0
45780 
45781 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x980)
45782 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x980)
45783 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x980)
45784 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
45785 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
45786 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
45787 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
45788 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_IN(x)            \
45789                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x))
45790 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
45791                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
45792 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
45793                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
45794 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
45795                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_IN(x))
45796 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
45797 #define HWIO_TCL_R0_SW2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
45798 
45799 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ADDR(x)                                                             ((x) + 0x984)
45800 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_PHYS(x)                                                             ((x) + 0x984)
45801 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_OFFS                                                                (0x984)
45802 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_RMSK                                                                0xffff003f
45803 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_POR                                                                 0x00000000
45804 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_POR_RMSK                                                            0xffffffff
45805 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ATTR                                                                             0x3
45806 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_IN(x)            \
45807                 in_dword(HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ADDR(x))
45808 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_INM(x, m)            \
45809                 in_dword_masked(HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ADDR(x), m)
45810 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_OUT(x, v)            \
45811                 out_dword(HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ADDR(x),v)
45812 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_OUTM(x,m,v) \
45813                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL1_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL1_RING_MISC_1_IN(x))
45814 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
45815 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
45816 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
45817 #define HWIO_TCL_R0_SW2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
45818 
45819 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0x988)
45820 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0x988)
45821 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_OFFS                                                              (0x988)
45822 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_RMSK                                                              0xffffffff
45823 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_POR                                                               0x00000000
45824 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
45825 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ATTR                                                                           0x3
45826 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_IN(x)            \
45827                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ADDR(x))
45828 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_INM(x, m)            \
45829                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ADDR(x), m)
45830 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_OUT(x, v)            \
45831                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ADDR(x),v)
45832 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_OUTM(x,m,v) \
45833                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_IN(x))
45834 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
45835 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
45836 
45837 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0x98c)
45838 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0x98c)
45839 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_OFFS                                                              (0x98c)
45840 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_RMSK                                                               0xfffffff
45841 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_POR                                                               0x00000000
45842 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
45843 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ATTR                                                                           0x3
45844 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_IN(x)            \
45845                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ADDR(x))
45846 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_INM(x, m)            \
45847                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ADDR(x), m)
45848 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_OUT(x, v)            \
45849                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ADDR(x),v)
45850 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_OUTM(x,m,v) \
45851                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_IN(x))
45852 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xfffff00
45853 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
45854 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
45855 #define HWIO_TCL_R0_SW2TCL2_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
45856 
45857 #define HWIO_TCL_R0_SW2TCL2_RING_ID_ADDR(x)                                                                 ((x) + 0x990)
45858 #define HWIO_TCL_R0_SW2TCL2_RING_ID_PHYS(x)                                                                 ((x) + 0x990)
45859 #define HWIO_TCL_R0_SW2TCL2_RING_ID_OFFS                                                                    (0x990)
45860 #define HWIO_TCL_R0_SW2TCL2_RING_ID_RMSK                                                                          0xff
45861 #define HWIO_TCL_R0_SW2TCL2_RING_ID_POR                                                                     0x00000000
45862 #define HWIO_TCL_R0_SW2TCL2_RING_ID_POR_RMSK                                                                0xffffffff
45863 #define HWIO_TCL_R0_SW2TCL2_RING_ID_ATTR                                                                                 0x3
45864 #define HWIO_TCL_R0_SW2TCL2_RING_ID_IN(x)            \
45865                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_ID_ADDR(x))
45866 #define HWIO_TCL_R0_SW2TCL2_RING_ID_INM(x, m)            \
45867                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_ID_ADDR(x), m)
45868 #define HWIO_TCL_R0_SW2TCL2_RING_ID_OUT(x, v)            \
45869                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_ID_ADDR(x),v)
45870 #define HWIO_TCL_R0_SW2TCL2_RING_ID_OUTM(x,m,v) \
45871                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_ID_IN(x))
45872 #define HWIO_TCL_R0_SW2TCL2_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
45873 #define HWIO_TCL_R0_SW2TCL2_RING_ID_ENTRY_SIZE_SHFT                                                                  0
45874 
45875 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_ADDR(x)                                                             ((x) + 0x994)
45876 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_PHYS(x)                                                             ((x) + 0x994)
45877 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_OFFS                                                                (0x994)
45878 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_RMSK                                                                0xffffffff
45879 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_POR                                                                 0x00000000
45880 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_POR_RMSK                                                            0xffffffff
45881 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_ATTR                                                                             0x1
45882 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_IN(x)            \
45883                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_STATUS_ADDR(x))
45884 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_INM(x, m)            \
45885                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_STATUS_ADDR(x), m)
45886 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
45887 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
45888 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
45889 #define HWIO_TCL_R0_SW2TCL2_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
45890 
45891 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_ADDR(x)                                                               ((x) + 0x998)
45892 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_PHYS(x)                                                               ((x) + 0x998)
45893 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_OFFS                                                                  (0x998)
45894 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_RMSK                                                                    0x7fffff
45895 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_POR                                                                   0x00000080
45896 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_POR_RMSK                                                              0xffffffff
45897 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_ATTR                                                                               0x3
45898 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_IN(x)            \
45899                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_MISC_ADDR(x))
45900 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_INM(x, m)            \
45901                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_MISC_ADDR(x), m)
45902 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_OUT(x, v)            \
45903                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_MISC_ADDR(x),v)
45904 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_OUTM(x,m,v) \
45905                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_MISC_IN(x))
45906 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x400000
45907 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_TRANSACTION_TYPE_SHFT                                                         22
45908 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
45909 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SPARE_CONTROL_SHFT                                                            14
45910 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
45911 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
45912 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
45913 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
45914 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
45915 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
45916 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
45917 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SRNG_ENABLE_SHFT                                                               6
45918 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
45919 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
45920 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
45921 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
45922 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
45923 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
45924 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
45925 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_SECURITY_BIT_SHFT                                                              2
45926 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
45927 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
45928 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
45929 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
45930 
45931 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0x9a4)
45932 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0x9a4)
45933 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_OFFS                                                           (0x9a4)
45934 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
45935 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_POR                                                            0x00000000
45936 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
45937 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ATTR                                                                        0x3
45938 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_IN(x)            \
45939                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ADDR(x))
45940 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_INM(x, m)            \
45941                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ADDR(x), m)
45942 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_OUT(x, v)            \
45943                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ADDR(x),v)
45944 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_OUTM(x,m,v) \
45945                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_IN(x))
45946 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
45947 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
45948 
45949 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0x9a8)
45950 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0x9a8)
45951 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_OFFS                                                           (0x9a8)
45952 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_RMSK                                                                 0xff
45953 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_POR                                                            0x00000000
45954 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
45955 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ATTR                                                                        0x3
45956 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_IN(x)            \
45957                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ADDR(x))
45958 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_INM(x, m)            \
45959                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ADDR(x), m)
45960 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_OUT(x, v)            \
45961                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ADDR(x),v)
45962 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_OUTM(x,m,v) \
45963                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_IN(x))
45964 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
45965 #define HWIO_TCL_R0_SW2TCL2_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
45966 
45967 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0x9b8)
45968 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0x9b8)
45969 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0x9b8)
45970 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
45971 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
45972 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
45973 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
45974 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
45975                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
45976 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
45977                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
45978 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
45979                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
45980 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
45981                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_IN(x))
45982 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
45983 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
45984 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
45985 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
45986 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
45987 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
45988 
45989 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0x9bc)
45990 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0x9bc)
45991 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0x9bc)
45992 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
45993 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
45994 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
45995 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
45996 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
45997                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
45998 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
45999                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
46000 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
46001                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
46002 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
46003                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_IN(x))
46004 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
46005 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
46006 
46007 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0x9c0)
46008 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0x9c0)
46009 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_OFFS                                                   (0x9c0)
46010 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
46011 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
46012 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
46013 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
46014 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_IN(x)            \
46015                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_ADDR(x))
46016 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_INM(x, m)            \
46017                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_ADDR(x), m)
46018 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
46019 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
46020 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
46021 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
46022 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
46023 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
46024 
46025 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0x9c4)
46026 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0x9c4)
46027 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0x9c4)
46028 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
46029 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
46030 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
46031 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
46032 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
46033                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
46034 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
46035                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
46036 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
46037                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
46038 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
46039                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_IN(x))
46040 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
46041 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
46042 
46043 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0x9c8)
46044 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0x9c8)
46045 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0x9c8)
46046 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
46047 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
46048 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
46049 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
46050 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
46051                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
46052 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
46053                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
46054 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
46055                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
46056 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
46057                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_IN(x))
46058 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
46059 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
46060 
46061 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0x9cc)
46062 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0x9cc)
46063 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0x9cc)
46064 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_RMSK                                               0xfffffff
46065 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
46066 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
46067 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
46068 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
46069                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
46070 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
46071                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
46072 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                0xff00000
46073 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       20
46074 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                               0xfffff
46075 #define HWIO_TCL_R0_SW2TCL2_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
46076 
46077 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0x9d0)
46078 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0x9d0)
46079 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_OFFS                                                         (0x9d0)
46080 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
46081 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_POR                                                          0x00000000
46082 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
46083 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
46084 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_IN(x)            \
46085                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR(x))
46086 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_INM(x, m)            \
46087                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR(x), m)
46088 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_OUT(x, v)            \
46089                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR(x),v)
46090 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
46091                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_IN(x))
46092 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
46093 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
46094 
46095 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0x9d4)
46096 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0x9d4)
46097 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_OFFS                                                         (0x9d4)
46098 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
46099 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_POR                                                          0x00000000
46100 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
46101 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
46102 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_IN(x)            \
46103                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR(x))
46104 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_INM(x, m)            \
46105                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR(x), m)
46106 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_OUT(x, v)            \
46107                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR(x),v)
46108 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
46109                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_IN(x))
46110 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
46111 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
46112 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
46113 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
46114 
46115 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0x9d8)
46116 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0x9d8)
46117 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_OFFS                                                             (0x9d8)
46118 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_RMSK                                                             0xffffffff
46119 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_POR                                                              0x00000000
46120 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
46121 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ATTR                                                                          0x3
46122 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_IN(x)            \
46123                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ADDR(x))
46124 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_INM(x, m)            \
46125                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ADDR(x), m)
46126 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_OUT(x, v)            \
46127                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ADDR(x),v)
46128 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_OUTM(x,m,v) \
46129                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_IN(x))
46130 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
46131 #define HWIO_TCL_R0_SW2TCL2_RING_MSI1_DATA_VALUE_SHFT                                                                0
46132 
46133 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0x9f8)
46134 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0x9f8)
46135 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_OFFS                                                       (0x9f8)
46136 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
46137 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
46138 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
46139 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
46140 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_IN(x)            \
46141                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ADDR(x))
46142 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_INM(x, m)            \
46143                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ADDR(x), m)
46144 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
46145                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ADDR(x),v)
46146 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
46147                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_IN(x))
46148 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
46149 #define HWIO_TCL_R0_SW2TCL2_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
46150 
46151 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ADDR(x)                                                             ((x) + 0x9fc)
46152 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_PHYS(x)                                                             ((x) + 0x9fc)
46153 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_OFFS                                                                (0x9fc)
46154 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_RMSK                                                                0xffff003f
46155 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_POR                                                                 0x00000000
46156 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_POR_RMSK                                                            0xffffffff
46157 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ATTR                                                                             0x3
46158 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_IN(x)            \
46159                 in_dword(HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ADDR(x))
46160 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_INM(x, m)            \
46161                 in_dword_masked(HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ADDR(x), m)
46162 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_OUT(x, v)            \
46163                 out_dword(HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ADDR(x),v)
46164 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_OUTM(x,m,v) \
46165                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL2_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL2_RING_MISC_1_IN(x))
46166 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
46167 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
46168 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
46169 #define HWIO_TCL_R0_SW2TCL2_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
46170 
46171 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xa00)
46172 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xa00)
46173 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_OFFS                                                              (0xa00)
46174 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_RMSK                                                              0xffffffff
46175 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_POR                                                               0x00000000
46176 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
46177 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ATTR                                                                           0x3
46178 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_IN(x)            \
46179                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ADDR(x))
46180 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_INM(x, m)            \
46181                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ADDR(x), m)
46182 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_OUT(x, v)            \
46183                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ADDR(x),v)
46184 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_OUTM(x,m,v) \
46185                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_IN(x))
46186 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
46187 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
46188 
46189 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xa04)
46190 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xa04)
46191 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_OFFS                                                              (0xa04)
46192 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_RMSK                                                               0xfffffff
46193 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_POR                                                               0x00000000
46194 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
46195 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ATTR                                                                           0x3
46196 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_IN(x)            \
46197                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ADDR(x))
46198 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_INM(x, m)            \
46199                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ADDR(x), m)
46200 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_OUT(x, v)            \
46201                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ADDR(x),v)
46202 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_OUTM(x,m,v) \
46203                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_IN(x))
46204 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xfffff00
46205 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
46206 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
46207 #define HWIO_TCL_R0_SW2TCL3_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
46208 
46209 #define HWIO_TCL_R0_SW2TCL3_RING_ID_ADDR(x)                                                                 ((x) + 0xa08)
46210 #define HWIO_TCL_R0_SW2TCL3_RING_ID_PHYS(x)                                                                 ((x) + 0xa08)
46211 #define HWIO_TCL_R0_SW2TCL3_RING_ID_OFFS                                                                    (0xa08)
46212 #define HWIO_TCL_R0_SW2TCL3_RING_ID_RMSK                                                                          0xff
46213 #define HWIO_TCL_R0_SW2TCL3_RING_ID_POR                                                                     0x00000000
46214 #define HWIO_TCL_R0_SW2TCL3_RING_ID_POR_RMSK                                                                0xffffffff
46215 #define HWIO_TCL_R0_SW2TCL3_RING_ID_ATTR                                                                                 0x3
46216 #define HWIO_TCL_R0_SW2TCL3_RING_ID_IN(x)            \
46217                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_ID_ADDR(x))
46218 #define HWIO_TCL_R0_SW2TCL3_RING_ID_INM(x, m)            \
46219                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_ID_ADDR(x), m)
46220 #define HWIO_TCL_R0_SW2TCL3_RING_ID_OUT(x, v)            \
46221                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_ID_ADDR(x),v)
46222 #define HWIO_TCL_R0_SW2TCL3_RING_ID_OUTM(x,m,v) \
46223                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_ID_IN(x))
46224 #define HWIO_TCL_R0_SW2TCL3_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
46225 #define HWIO_TCL_R0_SW2TCL3_RING_ID_ENTRY_SIZE_SHFT                                                                  0
46226 
46227 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_ADDR(x)                                                             ((x) + 0xa0c)
46228 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_PHYS(x)                                                             ((x) + 0xa0c)
46229 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_OFFS                                                                (0xa0c)
46230 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_RMSK                                                                0xffffffff
46231 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_POR                                                                 0x00000000
46232 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_POR_RMSK                                                            0xffffffff
46233 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_ATTR                                                                             0x1
46234 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_IN(x)            \
46235                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_STATUS_ADDR(x))
46236 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_INM(x, m)            \
46237                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_STATUS_ADDR(x), m)
46238 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
46239 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
46240 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
46241 #define HWIO_TCL_R0_SW2TCL3_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
46242 
46243 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_ADDR(x)                                                               ((x) + 0xa10)
46244 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_PHYS(x)                                                               ((x) + 0xa10)
46245 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_OFFS                                                                  (0xa10)
46246 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_RMSK                                                                    0x7fffff
46247 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_POR                                                                   0x00000080
46248 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_POR_RMSK                                                              0xffffffff
46249 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_ATTR                                                                               0x3
46250 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_IN(x)            \
46251                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_MISC_ADDR(x))
46252 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_INM(x, m)            \
46253                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_MISC_ADDR(x), m)
46254 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_OUT(x, v)            \
46255                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_MISC_ADDR(x),v)
46256 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_OUTM(x,m,v) \
46257                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_MISC_IN(x))
46258 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x400000
46259 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_TRANSACTION_TYPE_SHFT                                                         22
46260 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
46261 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SPARE_CONTROL_SHFT                                                            14
46262 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
46263 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
46264 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
46265 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
46266 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
46267 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
46268 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
46269 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SRNG_ENABLE_SHFT                                                               6
46270 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
46271 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
46272 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
46273 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
46274 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
46275 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
46276 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
46277 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_SECURITY_BIT_SHFT                                                              2
46278 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
46279 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
46280 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
46281 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
46282 
46283 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xa1c)
46284 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xa1c)
46285 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_OFFS                                                           (0xa1c)
46286 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
46287 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_POR                                                            0x00000000
46288 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
46289 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ATTR                                                                        0x3
46290 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_IN(x)            \
46291                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ADDR(x))
46292 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_INM(x, m)            \
46293                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ADDR(x), m)
46294 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_OUT(x, v)            \
46295                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ADDR(x),v)
46296 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_OUTM(x,m,v) \
46297                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_IN(x))
46298 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
46299 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
46300 
46301 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xa20)
46302 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xa20)
46303 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_OFFS                                                           (0xa20)
46304 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_RMSK                                                                 0xff
46305 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_POR                                                            0x00000000
46306 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
46307 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ATTR                                                                        0x3
46308 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_IN(x)            \
46309                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ADDR(x))
46310 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_INM(x, m)            \
46311                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ADDR(x), m)
46312 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_OUT(x, v)            \
46313                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ADDR(x),v)
46314 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_OUTM(x,m,v) \
46315                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_IN(x))
46316 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
46317 #define HWIO_TCL_R0_SW2TCL3_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
46318 
46319 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0xa30)
46320 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0xa30)
46321 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0xa30)
46322 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
46323 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
46324 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
46325 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
46326 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
46327                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
46328 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
46329                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
46330 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
46331                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
46332 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
46333                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_IN(x))
46334 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
46335 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
46336 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
46337 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
46338 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
46339 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
46340 
46341 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0xa34)
46342 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0xa34)
46343 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0xa34)
46344 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
46345 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
46346 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
46347 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
46348 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
46349                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
46350 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
46351                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
46352 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
46353                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
46354 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
46355                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_IN(x))
46356 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
46357 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
46358 
46359 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0xa38)
46360 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0xa38)
46361 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_OFFS                                                   (0xa38)
46362 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
46363 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
46364 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
46365 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
46366 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_IN(x)            \
46367                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_ADDR(x))
46368 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_INM(x, m)            \
46369                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_ADDR(x), m)
46370 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
46371 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
46372 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
46373 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
46374 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
46375 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
46376 
46377 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0xa3c)
46378 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0xa3c)
46379 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0xa3c)
46380 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
46381 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
46382 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
46383 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
46384 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
46385                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
46386 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
46387                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
46388 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
46389                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
46390 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
46391                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_IN(x))
46392 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
46393 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
46394 
46395 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0xa40)
46396 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0xa40)
46397 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0xa40)
46398 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
46399 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
46400 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
46401 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
46402 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
46403                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
46404 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
46405                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
46406 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
46407                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
46408 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
46409                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_IN(x))
46410 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
46411 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
46412 
46413 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0xa44)
46414 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0xa44)
46415 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0xa44)
46416 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_RMSK                                               0xfffffff
46417 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
46418 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
46419 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
46420 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
46421                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
46422 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
46423                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
46424 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                0xff00000
46425 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       20
46426 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                               0xfffff
46427 #define HWIO_TCL_R0_SW2TCL3_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
46428 
46429 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xa48)
46430 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xa48)
46431 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_OFFS                                                         (0xa48)
46432 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
46433 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_POR                                                          0x00000000
46434 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
46435 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
46436 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_IN(x)            \
46437                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR(x))
46438 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_INM(x, m)            \
46439                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR(x), m)
46440 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_OUT(x, v)            \
46441                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR(x),v)
46442 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
46443                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_IN(x))
46444 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
46445 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
46446 
46447 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xa4c)
46448 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xa4c)
46449 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_OFFS                                                         (0xa4c)
46450 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
46451 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_POR                                                          0x00000000
46452 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
46453 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
46454 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_IN(x)            \
46455                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR(x))
46456 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_INM(x, m)            \
46457                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR(x), m)
46458 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_OUT(x, v)            \
46459                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR(x),v)
46460 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
46461                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_IN(x))
46462 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
46463 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
46464 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
46465 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
46466 
46467 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xa50)
46468 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xa50)
46469 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_OFFS                                                             (0xa50)
46470 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_RMSK                                                             0xffffffff
46471 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_POR                                                              0x00000000
46472 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
46473 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ATTR                                                                          0x3
46474 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_IN(x)            \
46475                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ADDR(x))
46476 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_INM(x, m)            \
46477                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ADDR(x), m)
46478 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_OUT(x, v)            \
46479                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ADDR(x),v)
46480 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_OUTM(x,m,v) \
46481                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_IN(x))
46482 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
46483 #define HWIO_TCL_R0_SW2TCL3_RING_MSI1_DATA_VALUE_SHFT                                                                0
46484 
46485 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xa70)
46486 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xa70)
46487 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xa70)
46488 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
46489 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
46490 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
46491 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
46492 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_IN(x)            \
46493                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ADDR(x))
46494 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_INM(x, m)            \
46495                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ADDR(x), m)
46496 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
46497                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ADDR(x),v)
46498 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
46499                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_IN(x))
46500 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
46501 #define HWIO_TCL_R0_SW2TCL3_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
46502 
46503 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ADDR(x)                                                             ((x) + 0xa74)
46504 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_PHYS(x)                                                             ((x) + 0xa74)
46505 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_OFFS                                                                (0xa74)
46506 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_RMSK                                                                0xffff003f
46507 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_POR                                                                 0x00000000
46508 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_POR_RMSK                                                            0xffffffff
46509 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ATTR                                                                             0x3
46510 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_IN(x)            \
46511                 in_dword(HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ADDR(x))
46512 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_INM(x, m)            \
46513                 in_dword_masked(HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ADDR(x), m)
46514 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_OUT(x, v)            \
46515                 out_dword(HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ADDR(x),v)
46516 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_OUTM(x,m,v) \
46517                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL3_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL3_RING_MISC_1_IN(x))
46518 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
46519 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
46520 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
46521 #define HWIO_TCL_R0_SW2TCL3_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
46522 
46523 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xa78)
46524 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xa78)
46525 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_OFFS                                                              (0xa78)
46526 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_RMSK                                                              0xffffffff
46527 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_POR                                                               0x00000000
46528 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
46529 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ATTR                                                                           0x3
46530 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_IN(x)            \
46531                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ADDR(x))
46532 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_INM(x, m)            \
46533                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ADDR(x), m)
46534 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_OUT(x, v)            \
46535                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ADDR(x),v)
46536 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_OUTM(x,m,v) \
46537                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_IN(x))
46538 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
46539 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
46540 
46541 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xa7c)
46542 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xa7c)
46543 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_OFFS                                                              (0xa7c)
46544 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_RMSK                                                               0xfffffff
46545 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_POR                                                               0x00000000
46546 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
46547 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ATTR                                                                           0x3
46548 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_IN(x)            \
46549                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ADDR(x))
46550 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_INM(x, m)            \
46551                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ADDR(x), m)
46552 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_OUT(x, v)            \
46553                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ADDR(x),v)
46554 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_OUTM(x,m,v) \
46555                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_IN(x))
46556 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_RING_SIZE_BMSK                                                     0xfffff00
46557 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
46558 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
46559 #define HWIO_TCL_R0_SW2TCL4_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
46560 
46561 #define HWIO_TCL_R0_SW2TCL4_RING_ID_ADDR(x)                                                                 ((x) + 0xa80)
46562 #define HWIO_TCL_R0_SW2TCL4_RING_ID_PHYS(x)                                                                 ((x) + 0xa80)
46563 #define HWIO_TCL_R0_SW2TCL4_RING_ID_OFFS                                                                    (0xa80)
46564 #define HWIO_TCL_R0_SW2TCL4_RING_ID_RMSK                                                                          0xff
46565 #define HWIO_TCL_R0_SW2TCL4_RING_ID_POR                                                                     0x00000000
46566 #define HWIO_TCL_R0_SW2TCL4_RING_ID_POR_RMSK                                                                0xffffffff
46567 #define HWIO_TCL_R0_SW2TCL4_RING_ID_ATTR                                                                                 0x3
46568 #define HWIO_TCL_R0_SW2TCL4_RING_ID_IN(x)            \
46569                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_ID_ADDR(x))
46570 #define HWIO_TCL_R0_SW2TCL4_RING_ID_INM(x, m)            \
46571                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_ID_ADDR(x), m)
46572 #define HWIO_TCL_R0_SW2TCL4_RING_ID_OUT(x, v)            \
46573                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_ID_ADDR(x),v)
46574 #define HWIO_TCL_R0_SW2TCL4_RING_ID_OUTM(x,m,v) \
46575                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_ID_IN(x))
46576 #define HWIO_TCL_R0_SW2TCL4_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
46577 #define HWIO_TCL_R0_SW2TCL4_RING_ID_ENTRY_SIZE_SHFT                                                                  0
46578 
46579 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_ADDR(x)                                                             ((x) + 0xa84)
46580 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_PHYS(x)                                                             ((x) + 0xa84)
46581 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_OFFS                                                                (0xa84)
46582 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_RMSK                                                                0xffffffff
46583 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_POR                                                                 0x00000000
46584 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_POR_RMSK                                                            0xffffffff
46585 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_ATTR                                                                             0x1
46586 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_IN(x)            \
46587                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_STATUS_ADDR(x))
46588 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_INM(x, m)            \
46589                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_STATUS_ADDR(x), m)
46590 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
46591 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
46592 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
46593 #define HWIO_TCL_R0_SW2TCL4_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
46594 
46595 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_ADDR(x)                                                               ((x) + 0xa88)
46596 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_PHYS(x)                                                               ((x) + 0xa88)
46597 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_OFFS                                                                  (0xa88)
46598 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_RMSK                                                                    0x7fffff
46599 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_POR                                                                   0x00000080
46600 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_POR_RMSK                                                              0xffffffff
46601 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_ATTR                                                                               0x3
46602 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_IN(x)            \
46603                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_MISC_ADDR(x))
46604 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_INM(x, m)            \
46605                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_MISC_ADDR(x), m)
46606 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_OUT(x, v)            \
46607                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_MISC_ADDR(x),v)
46608 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_OUTM(x,m,v) \
46609                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_MISC_IN(x))
46610 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x400000
46611 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_TRANSACTION_TYPE_SHFT                                                         22
46612 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
46613 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SPARE_CONTROL_SHFT                                                            14
46614 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
46615 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
46616 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
46617 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
46618 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
46619 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
46620 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
46621 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SRNG_ENABLE_SHFT                                                               6
46622 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
46623 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
46624 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
46625 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
46626 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
46627 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
46628 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
46629 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_SECURITY_BIT_SHFT                                                              2
46630 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
46631 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
46632 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
46633 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
46634 
46635 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xa94)
46636 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xa94)
46637 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_OFFS                                                           (0xa94)
46638 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
46639 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_POR                                                            0x00000000
46640 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
46641 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ATTR                                                                        0x3
46642 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_IN(x)            \
46643                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ADDR(x))
46644 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_INM(x, m)            \
46645                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ADDR(x), m)
46646 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_OUT(x, v)            \
46647                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ADDR(x),v)
46648 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_OUTM(x,m,v) \
46649                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_IN(x))
46650 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
46651 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
46652 
46653 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xa98)
46654 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xa98)
46655 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_OFFS                                                           (0xa98)
46656 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_RMSK                                                                 0xff
46657 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_POR                                                            0x00000000
46658 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
46659 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ATTR                                                                        0x3
46660 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_IN(x)            \
46661                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ADDR(x))
46662 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_INM(x, m)            \
46663                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ADDR(x), m)
46664 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_OUT(x, v)            \
46665                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ADDR(x),v)
46666 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_OUTM(x,m,v) \
46667                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_IN(x))
46668 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
46669 #define HWIO_TCL_R0_SW2TCL4_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
46670 
46671 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0xaa8)
46672 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0xaa8)
46673 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0xaa8)
46674 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
46675 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
46676 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
46677 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
46678 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
46679                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
46680 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
46681                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
46682 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
46683                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
46684 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
46685                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_IN(x))
46686 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
46687 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
46688 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
46689 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
46690 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
46691 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
46692 
46693 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0xaac)
46694 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0xaac)
46695 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0xaac)
46696 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
46697 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
46698 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
46699 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
46700 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
46701                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
46702 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
46703                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
46704 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
46705                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
46706 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
46707                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_IN(x))
46708 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
46709 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
46710 
46711 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0xab0)
46712 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0xab0)
46713 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_OFFS                                                   (0xab0)
46714 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
46715 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
46716 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
46717 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
46718 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_IN(x)            \
46719                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_ADDR(x))
46720 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_INM(x, m)            \
46721                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_ADDR(x), m)
46722 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
46723 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
46724 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
46725 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
46726 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
46727 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
46728 
46729 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0xab4)
46730 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0xab4)
46731 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0xab4)
46732 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
46733 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
46734 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
46735 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
46736 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
46737                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
46738 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
46739                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
46740 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
46741                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
46742 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
46743                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_IN(x))
46744 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
46745 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
46746 
46747 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0xab8)
46748 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0xab8)
46749 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0xab8)
46750 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
46751 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
46752 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
46753 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
46754 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
46755                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
46756 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
46757                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
46758 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
46759                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
46760 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
46761                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_IN(x))
46762 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
46763 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
46764 
46765 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0xabc)
46766 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0xabc)
46767 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0xabc)
46768 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_RMSK                                               0xfffffff
46769 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
46770 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
46771 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
46772 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
46773                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
46774 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
46775                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
46776 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                0xff00000
46777 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       20
46778 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                               0xfffff
46779 #define HWIO_TCL_R0_SW2TCL4_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
46780 
46781 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xac0)
46782 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xac0)
46783 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_OFFS                                                         (0xac0)
46784 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
46785 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_POR                                                          0x00000000
46786 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
46787 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
46788 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_IN(x)            \
46789                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR(x))
46790 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_INM(x, m)            \
46791                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR(x), m)
46792 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_OUT(x, v)            \
46793                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR(x),v)
46794 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
46795                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_IN(x))
46796 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
46797 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
46798 
46799 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xac4)
46800 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xac4)
46801 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_OFFS                                                         (0xac4)
46802 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
46803 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_POR                                                          0x00000000
46804 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
46805 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
46806 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_IN(x)            \
46807                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR(x))
46808 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_INM(x, m)            \
46809                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR(x), m)
46810 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_OUT(x, v)            \
46811                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR(x),v)
46812 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
46813                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_IN(x))
46814 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
46815 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
46816 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
46817 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
46818 
46819 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xac8)
46820 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xac8)
46821 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_OFFS                                                             (0xac8)
46822 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_RMSK                                                             0xffffffff
46823 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_POR                                                              0x00000000
46824 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
46825 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ATTR                                                                          0x3
46826 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_IN(x)            \
46827                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ADDR(x))
46828 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_INM(x, m)            \
46829                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ADDR(x), m)
46830 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_OUT(x, v)            \
46831                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ADDR(x),v)
46832 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_OUTM(x,m,v) \
46833                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_IN(x))
46834 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
46835 #define HWIO_TCL_R0_SW2TCL4_RING_MSI1_DATA_VALUE_SHFT                                                                0
46836 
46837 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xae8)
46838 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xae8)
46839 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xae8)
46840 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
46841 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
46842 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
46843 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
46844 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_IN(x)            \
46845                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ADDR(x))
46846 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_INM(x, m)            \
46847                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ADDR(x), m)
46848 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
46849                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ADDR(x),v)
46850 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
46851                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_IN(x))
46852 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
46853 #define HWIO_TCL_R0_SW2TCL4_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
46854 
46855 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ADDR(x)                                                             ((x) + 0xaec)
46856 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_PHYS(x)                                                             ((x) + 0xaec)
46857 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_OFFS                                                                (0xaec)
46858 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_RMSK                                                                0xffff003f
46859 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_POR                                                                 0x00000000
46860 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_POR_RMSK                                                            0xffffffff
46861 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ATTR                                                                             0x3
46862 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_IN(x)            \
46863                 in_dword(HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ADDR(x))
46864 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_INM(x, m)            \
46865                 in_dword_masked(HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ADDR(x), m)
46866 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_OUT(x, v)            \
46867                 out_dword(HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ADDR(x),v)
46868 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_OUTM(x,m,v) \
46869                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL4_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL4_RING_MISC_1_IN(x))
46870 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
46871 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
46872 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
46873 #define HWIO_TCL_R0_SW2TCL4_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
46874 
46875 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ADDR(x)                                                     ((x) + 0xb68)
46876 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_PHYS(x)                                                     ((x) + 0xb68)
46877 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_OFFS                                                        (0xb68)
46878 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_RMSK                                                        0xffffffff
46879 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_POR                                                         0x00000000
46880 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_POR_RMSK                                                    0xffffffff
46881 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ATTR                                                                     0x3
46882 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_IN(x)            \
46883                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ADDR(x))
46884 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_INM(x, m)            \
46885                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ADDR(x), m)
46886 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_OUT(x, v)            \
46887                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ADDR(x),v)
46888 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_OUTM(x,m,v) \
46889                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_IN(x))
46890 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                     0xffffffff
46891 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                              0
46892 
46893 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ADDR(x)                                                     ((x) + 0xb6c)
46894 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_PHYS(x)                                                     ((x) + 0xb6c)
46895 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_OFFS                                                        (0xb6c)
46896 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_RMSK                                                         0xfffffff
46897 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_POR                                                         0x00000000
46898 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_POR_RMSK                                                    0xffffffff
46899 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ATTR                                                                     0x3
46900 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_IN(x)            \
46901                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ADDR(x))
46902 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_INM(x, m)            \
46903                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ADDR(x), m)
46904 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_OUT(x, v)            \
46905                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ADDR(x),v)
46906 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_OUTM(x,m,v) \
46907                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_IN(x))
46908 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_RING_SIZE_BMSK                                               0xfffff00
46909 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_RING_SIZE_SHFT                                                       8
46910 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                           0xff
46911 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                              0
46912 
46913 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ADDR(x)                                                           ((x) + 0xb70)
46914 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_PHYS(x)                                                           ((x) + 0xb70)
46915 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_OFFS                                                              (0xb70)
46916 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_RMSK                                                                    0xff
46917 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_POR                                                               0x00000000
46918 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_POR_RMSK                                                          0xffffffff
46919 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ATTR                                                                           0x3
46920 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_IN(x)            \
46921                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ADDR(x))
46922 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_INM(x, m)            \
46923                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ADDR(x), m)
46924 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_OUT(x, v)            \
46925                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ADDR(x),v)
46926 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_OUTM(x,m,v) \
46927                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_IN(x))
46928 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ENTRY_SIZE_BMSK                                                         0xff
46929 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_ID_ENTRY_SIZE_SHFT                                                            0
46930 
46931 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_ADDR(x)                                                       ((x) + 0xb74)
46932 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_PHYS(x)                                                       ((x) + 0xb74)
46933 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_OFFS                                                          (0xb74)
46934 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_RMSK                                                          0xffffffff
46935 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_POR                                                           0x00000000
46936 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_POR_RMSK                                                      0xffffffff
46937 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_ATTR                                                                       0x1
46938 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_IN(x)            \
46939                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_ADDR(x))
46940 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_INM(x, m)            \
46941                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_ADDR(x), m)
46942 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                          0xffff0000
46943 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                  16
46944 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_NUM_VALID_WORDS_BMSK                                              0xffff
46945 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_STATUS_NUM_VALID_WORDS_SHFT                                                   0
46946 
46947 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ADDR(x)                                                         ((x) + 0xb78)
46948 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_PHYS(x)                                                         ((x) + 0xb78)
46949 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_OFFS                                                            (0xb78)
46950 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_RMSK                                                              0x7fffff
46951 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_POR                                                             0x00000080
46952 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_POR_RMSK                                                        0xffffffff
46953 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ATTR                                                                         0x3
46954 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_IN(x)            \
46955                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ADDR(x))
46956 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_INM(x, m)            \
46957                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ADDR(x), m)
46958 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_OUT(x, v)            \
46959                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ADDR(x),v)
46960 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_OUTM(x,m,v) \
46961                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_IN(x))
46962 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_TRANSACTION_TYPE_BMSK                                             0x400000
46963 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_TRANSACTION_TYPE_SHFT                                                   22
46964 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SPARE_CONTROL_BMSK                                                0x3fc000
46965 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SPARE_CONTROL_SHFT                                                      14
46966 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_SM_STATE2_BMSK                                                 0x3000
46967 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_SM_STATE2_SHFT                                                     12
46968 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_SM_STATE1_BMSK                                                  0xf00
46969 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_SM_STATE1_SHFT                                                      8
46970 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_IS_IDLE_BMSK                                                     0x80
46971 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_IS_IDLE_SHFT                                                        7
46972 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_ENABLE_BMSK                                                      0x40
46973 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SRNG_ENABLE_SHFT                                                         6
46974 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                0x20
46975 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                   5
46976 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                 0x10
46977 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                    4
46978 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_MSI_SWAP_BIT_BMSK                                                      0x8
46979 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_MSI_SWAP_BIT_SHFT                                                        3
46980 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SECURITY_BIT_BMSK                                                      0x4
46981 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_SECURITY_BIT_SHFT                                                        2
46982 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_LOOPCNT_DISABLE_BMSK                                                   0x2
46983 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_LOOPCNT_DISABLE_SHFT                                                     1
46984 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_RING_ID_DISABLE_BMSK                                                   0x1
46985 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_RING_ID_DISABLE_SHFT                                                     0
46986 
46987 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ADDR(x)                                                  ((x) + 0xb84)
46988 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_PHYS(x)                                                  ((x) + 0xb84)
46989 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_OFFS                                                     (0xb84)
46990 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_RMSK                                                     0xffffffff
46991 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_POR                                                      0x00000000
46992 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_POR_RMSK                                                 0xffffffff
46993 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ATTR                                                                  0x3
46994 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_IN(x)            \
46995                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ADDR(x))
46996 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_INM(x, m)            \
46997                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ADDR(x), m)
46998 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_OUT(x, v)            \
46999                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ADDR(x),v)
47000 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_OUTM(x,m,v) \
47001                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_IN(x))
47002 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                0xffffffff
47003 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                         0
47004 
47005 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ADDR(x)                                                  ((x) + 0xb88)
47006 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_PHYS(x)                                                  ((x) + 0xb88)
47007 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_OFFS                                                     (0xb88)
47008 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_RMSK                                                           0xff
47009 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_POR                                                      0x00000000
47010 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_POR_RMSK                                                 0xffffffff
47011 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ATTR                                                                  0x3
47012 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_IN(x)            \
47013                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ADDR(x))
47014 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_INM(x, m)            \
47015                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ADDR(x), m)
47016 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_OUT(x, v)            \
47017                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ADDR(x),v)
47018 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_OUTM(x,m,v) \
47019                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_IN(x))
47020 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                      0xff
47021 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                         0
47022 
47023 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                       ((x) + 0xb98)
47024 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                       ((x) + 0xb98)
47025 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_OFFS                                          (0xb98)
47026 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_RMSK                                          0xffffffff
47027 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_POR                                           0x00000000
47028 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                      0xffffffff
47029 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                       0x3
47030 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
47031                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
47032 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
47033                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
47034 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
47035                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
47036 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
47037                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_IN(x))
47038 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                0xffff0000
47039 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                        16
47040 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                            0x8000
47041 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                15
47042 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                      0x7fff
47043 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                           0
47044 
47045 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                       ((x) + 0xb9c)
47046 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                       ((x) + 0xb9c)
47047 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_OFFS                                          (0xb9c)
47048 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_RMSK                                              0xffff
47049 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_POR                                           0x00000000
47050 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                      0xffffffff
47051 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                       0x3
47052 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
47053                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
47054 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
47055                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
47056 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
47057                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
47058 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
47059                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_IN(x))
47060 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                0xffff
47061 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                     0
47062 
47063 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_ADDR(x)                                          ((x) + 0xba0)
47064 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_PHYS(x)                                          ((x) + 0xba0)
47065 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_OFFS                                             (0xba0)
47066 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_RMSK                                             0xffffffff
47067 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_POR                                              0x00000000
47068 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_POR_RMSK                                         0xffffffff
47069 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_ATTR                                                          0x1
47070 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_IN(x)            \
47071                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_ADDR(x))
47072 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_INM(x, m)            \
47073                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_ADDR(x), m)
47074 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK               0xffff0000
47075 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                       16
47076 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                          0x8000
47077 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                              15
47078 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                    0x7fff
47079 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                         0
47080 
47081 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                       ((x) + 0xba4)
47082 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                       ((x) + 0xba4)
47083 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_OFFS                                          (0xba4)
47084 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_RMSK                                               0x3ff
47085 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_POR                                           0x00000000
47086 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                      0xffffffff
47087 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                       0x3
47088 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
47089                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
47090 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
47091                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
47092 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
47093                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
47094 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
47095                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_IN(x))
47096 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                            0x3ff
47097 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                0
47098 
47099 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                      ((x) + 0xba8)
47100 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                      ((x) + 0xba8)
47101 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_OFFS                                         (0xba8)
47102 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                0x7
47103 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_POR                                          0x00000003
47104 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                     0xffffffff
47105 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                      0x3
47106 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
47107                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
47108 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
47109                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
47110 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
47111                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
47112 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
47113                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_IN(x))
47114 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                           0x7
47115 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                             0
47116 
47117 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                     ((x) + 0xbac)
47118 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                     ((x) + 0xbac)
47119 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_OFFS                                        (0xbac)
47120 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_RMSK                                         0xfffffff
47121 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_POR                                         0x00000000
47122 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                    0xffffffff
47123 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                     0x1
47124 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
47125                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
47126 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
47127                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
47128 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                          0xff00000
47129 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                 20
47130 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                         0xfffff
47131 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                               0
47132 
47133 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR(x)                                                ((x) + 0xbb0)
47134 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_PHYS(x)                                                ((x) + 0xbb0)
47135 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_OFFS                                                   (0xbb0)
47136 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_RMSK                                                   0xffffffff
47137 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_POR                                                    0x00000000
47138 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_POR_RMSK                                               0xffffffff
47139 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ATTR                                                                0x3
47140 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_IN(x)            \
47141                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR(x))
47142 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_INM(x, m)            \
47143                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR(x), m)
47144 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_OUT(x, v)            \
47145                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR(x),v)
47146 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
47147                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_IN(x))
47148 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR_BMSK                                              0xffffffff
47149 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_LSB_ADDR_SHFT                                                       0
47150 
47151 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR(x)                                                ((x) + 0xbb4)
47152 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_PHYS(x)                                                ((x) + 0xbb4)
47153 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_OFFS                                                   (0xbb4)
47154 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_RMSK                                                        0x1ff
47155 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_POR                                                    0x00000000
47156 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_POR_RMSK                                               0xffffffff
47157 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ATTR                                                                0x3
47158 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_IN(x)            \
47159                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR(x))
47160 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_INM(x, m)            \
47161                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR(x), m)
47162 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_OUT(x, v)            \
47163                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR(x),v)
47164 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
47165                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_IN(x))
47166 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                            0x100
47167 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                8
47168 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR_BMSK                                                    0xff
47169 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_BASE_MSB_ADDR_SHFT                                                       0
47170 
47171 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ADDR(x)                                                    ((x) + 0xbb8)
47172 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_PHYS(x)                                                    ((x) + 0xbb8)
47173 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_OFFS                                                       (0xbb8)
47174 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_RMSK                                                       0xffffffff
47175 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_POR                                                        0x00000000
47176 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_POR_RMSK                                                   0xffffffff
47177 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ATTR                                                                    0x3
47178 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_IN(x)            \
47179                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ADDR(x))
47180 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_INM(x, m)            \
47181                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ADDR(x), m)
47182 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_OUT(x, v)            \
47183                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ADDR(x),v)
47184 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_OUTM(x,m,v) \
47185                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_IN(x))
47186 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_VALUE_BMSK                                                 0xffffffff
47187 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MSI1_DATA_VALUE_SHFT                                                          0
47188 
47189 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ADDR(x)                                              ((x) + 0xbd8)
47190 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_PHYS(x)                                              ((x) + 0xbd8)
47191 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_OFFS                                                 (0xbd8)
47192 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_RMSK                                                     0xffff
47193 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_POR                                                  0x00000000
47194 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_POR_RMSK                                             0xffffffff
47195 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ATTR                                                              0x3
47196 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_IN(x)            \
47197                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ADDR(x))
47198 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_INM(x, m)            \
47199                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ADDR(x), m)
47200 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
47201                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ADDR(x),v)
47202 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
47203                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_IN(x))
47204 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                  0xffff
47205 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                       0
47206 
47207 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ADDR(x)                                                       ((x) + 0xbdc)
47208 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_PHYS(x)                                                       ((x) + 0xbdc)
47209 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_OFFS                                                          (0xbdc)
47210 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_RMSK                                                          0xffff003f
47211 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_POR                                                           0x00000000
47212 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_POR_RMSK                                                      0xffffffff
47213 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ATTR                                                                       0x3
47214 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_IN(x)            \
47215                 in_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ADDR(x))
47216 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_INM(x, m)            \
47217                 in_dword_masked(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ADDR(x), m)
47218 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_OUT(x, v)            \
47219                 out_dword(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ADDR(x),v)
47220 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_OUTM(x,m,v) \
47221                 out_dword_masked_ns(HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_IN(x))
47222 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                 0xffff0000
47223 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                         16
47224 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                        0x3f
47225 #define HWIO_TCL_R0_SW2TCL_CREDIT_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                           0
47226 
47227 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xbe0)
47228 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xbe0)
47229 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_OFFS                                                              (0xbe0)
47230 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_RMSK                                                              0xffffffff
47231 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_POR                                                               0x00000000
47232 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
47233 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ATTR                                                                           0x3
47234 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_IN(x)            \
47235                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ADDR(x))
47236 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_INM(x, m)            \
47237                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ADDR(x), m)
47238 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_OUT(x, v)            \
47239                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ADDR(x),v)
47240 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_OUTM(x,m,v) \
47241                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_IN(x))
47242 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
47243 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
47244 
47245 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xbe4)
47246 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xbe4)
47247 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_OFFS                                                              (0xbe4)
47248 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_RMSK                                                                0xffffff
47249 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_POR                                                               0x00000000
47250 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
47251 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ATTR                                                                           0x3
47252 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_IN(x)            \
47253                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ADDR(x))
47254 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_INM(x, m)            \
47255                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ADDR(x), m)
47256 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_OUT(x, v)            \
47257                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ADDR(x),v)
47258 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_OUTM(x,m,v) \
47259                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_IN(x))
47260 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
47261 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
47262 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
47263 #define HWIO_TCL_R0_FW2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
47264 
47265 #define HWIO_TCL_R0_FW2TCL1_RING_ID_ADDR(x)                                                                 ((x) + 0xbe8)
47266 #define HWIO_TCL_R0_FW2TCL1_RING_ID_PHYS(x)                                                                 ((x) + 0xbe8)
47267 #define HWIO_TCL_R0_FW2TCL1_RING_ID_OFFS                                                                    (0xbe8)
47268 #define HWIO_TCL_R0_FW2TCL1_RING_ID_RMSK                                                                          0xff
47269 #define HWIO_TCL_R0_FW2TCL1_RING_ID_POR                                                                     0x00000000
47270 #define HWIO_TCL_R0_FW2TCL1_RING_ID_POR_RMSK                                                                0xffffffff
47271 #define HWIO_TCL_R0_FW2TCL1_RING_ID_ATTR                                                                                 0x3
47272 #define HWIO_TCL_R0_FW2TCL1_RING_ID_IN(x)            \
47273                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_ID_ADDR(x))
47274 #define HWIO_TCL_R0_FW2TCL1_RING_ID_INM(x, m)            \
47275                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_ID_ADDR(x), m)
47276 #define HWIO_TCL_R0_FW2TCL1_RING_ID_OUT(x, v)            \
47277                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_ID_ADDR(x),v)
47278 #define HWIO_TCL_R0_FW2TCL1_RING_ID_OUTM(x,m,v) \
47279                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_ID_IN(x))
47280 #define HWIO_TCL_R0_FW2TCL1_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
47281 #define HWIO_TCL_R0_FW2TCL1_RING_ID_ENTRY_SIZE_SHFT                                                                  0
47282 
47283 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_ADDR(x)                                                             ((x) + 0xbec)
47284 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_PHYS(x)                                                             ((x) + 0xbec)
47285 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_OFFS                                                                (0xbec)
47286 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_RMSK                                                                0xffffffff
47287 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_POR                                                                 0x00000000
47288 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_POR_RMSK                                                            0xffffffff
47289 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_ATTR                                                                             0x1
47290 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_IN(x)            \
47291                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_STATUS_ADDR(x))
47292 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_INM(x, m)            \
47293                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_STATUS_ADDR(x), m)
47294 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
47295 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
47296 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
47297 #define HWIO_TCL_R0_FW2TCL1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
47298 
47299 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_ADDR(x)                                                               ((x) + 0xbf0)
47300 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_PHYS(x)                                                               ((x) + 0xbf0)
47301 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_OFFS                                                                  (0xbf0)
47302 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_RMSK                                                                    0x7fffff
47303 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_POR                                                                   0x00000080
47304 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_POR_RMSK                                                              0xffffffff
47305 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_ATTR                                                                               0x3
47306 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_IN(x)            \
47307                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_MISC_ADDR(x))
47308 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_INM(x, m)            \
47309                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_MISC_ADDR(x), m)
47310 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_OUT(x, v)            \
47311                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_MISC_ADDR(x),v)
47312 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_OUTM(x,m,v) \
47313                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_MISC_IN(x))
47314 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x400000
47315 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_TRANSACTION_TYPE_SHFT                                                         22
47316 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
47317 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SPARE_CONTROL_SHFT                                                            14
47318 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
47319 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
47320 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
47321 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
47322 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
47323 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
47324 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
47325 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SRNG_ENABLE_SHFT                                                               6
47326 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
47327 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
47328 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
47329 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
47330 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
47331 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
47332 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
47333 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_SECURITY_BIT_SHFT                                                              2
47334 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
47335 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
47336 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
47337 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
47338 
47339 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xbfc)
47340 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xbfc)
47341 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_OFFS                                                           (0xbfc)
47342 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_RMSK                                                           0xffffffff
47343 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_POR                                                            0x00000000
47344 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_POR_RMSK                                                       0xffffffff
47345 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ATTR                                                                        0x3
47346 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_IN(x)            \
47347                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ADDR(x))
47348 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_INM(x, m)            \
47349                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ADDR(x), m)
47350 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_OUT(x, v)            \
47351                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ADDR(x),v)
47352 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
47353                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_IN(x))
47354 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
47355 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                               0
47356 
47357 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xc00)
47358 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xc00)
47359 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_OFFS                                                           (0xc00)
47360 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_RMSK                                                                 0xff
47361 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_POR                                                            0x00000000
47362 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_POR_RMSK                                                       0xffffffff
47363 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ATTR                                                                        0x3
47364 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_IN(x)            \
47365                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ADDR(x))
47366 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_INM(x, m)            \
47367                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ADDR(x), m)
47368 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_OUT(x, v)            \
47369                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ADDR(x),v)
47370 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
47371                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_IN(x))
47372 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                            0xff
47373 #define HWIO_TCL_R0_FW2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                               0
47374 
47375 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                             ((x) + 0xc10)
47376 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                             ((x) + 0xc10)
47377 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                                (0xc10)
47378 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                                0xffffffff
47379 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR                                                 0x00000000
47380 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                            0xffffffff
47381 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                             0x3
47382 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
47383                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
47384 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
47385                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
47386 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
47387                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
47388 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
47389                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
47390 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
47391 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
47392 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                  0x8000
47393 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                      15
47394 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
47395 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                 0
47396 
47397 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                             ((x) + 0xc14)
47398 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                             ((x) + 0xc14)
47399 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                                (0xc14)
47400 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                    0xffff
47401 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR                                                 0x00000000
47402 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                            0xffffffff
47403 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                             0x3
47404 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
47405                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
47406 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
47407                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
47408 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
47409                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
47410 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
47411                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
47412 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                      0xffff
47413 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                           0
47414 
47415 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x)                                                ((x) + 0xc18)
47416 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_PHYS(x)                                                ((x) + 0xc18)
47417 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_OFFS                                                   (0xc18)
47418 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_RMSK                                                   0xffffffff
47419 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_POR                                                    0x00000000
47420 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_POR_RMSK                                               0xffffffff
47421 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_ATTR                                                                0x1
47422 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_IN(x)            \
47423                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x))
47424 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
47425                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
47426 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
47427 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
47428 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                                0x8000
47429 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                    15
47430 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
47431 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
47432 
47433 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                             ((x) + 0xc1c)
47434 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                             ((x) + 0xc1c)
47435 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                                (0xc1c)
47436 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                     0x3ff
47437 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR                                                 0x00000000
47438 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                            0xffffffff
47439 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                             0x3
47440 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
47441                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
47442 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
47443                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
47444 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
47445                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
47446 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
47447                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
47448 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                  0x3ff
47449 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                      0
47450 
47451 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                            ((x) + 0xc20)
47452 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                            ((x) + 0xc20)
47453 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                               (0xc20)
47454 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                      0x7
47455 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR                                                0x00000003
47456 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                           0xffffffff
47457 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                            0x3
47458 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
47459                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
47460 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
47461                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
47462 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
47463                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
47464 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
47465                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
47466 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                 0x7
47467 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                   0
47468 
47469 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                           ((x) + 0xc24)
47470 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                           ((x) + 0xc24)
47471 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                              (0xc24)
47472 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                                0xffffff
47473 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR                                               0x00000000
47474 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                          0xffffffff
47475 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                           0x1
47476 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
47477                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
47478 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
47479                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
47480 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                                 0xff0000
47481 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                       16
47482 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                                0xffff
47483 #define HWIO_TCL_R0_FW2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                     0
47484 
47485 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xc28)
47486 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xc28)
47487 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_OFFS                                                         (0xc28)
47488 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
47489 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_POR                                                          0x00000000
47490 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
47491 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
47492 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_IN(x)            \
47493                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR(x))
47494 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_INM(x, m)            \
47495                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR(x), m)
47496 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_OUT(x, v)            \
47497                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR(x),v)
47498 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
47499                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_IN(x))
47500 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
47501 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
47502 
47503 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xc2c)
47504 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xc2c)
47505 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_OFFS                                                         (0xc2c)
47506 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
47507 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_POR                                                          0x00000000
47508 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
47509 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
47510 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_IN(x)            \
47511                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR(x))
47512 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_INM(x, m)            \
47513                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR(x), m)
47514 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_OUT(x, v)            \
47515                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR(x),v)
47516 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
47517                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_IN(x))
47518 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
47519 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
47520 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
47521 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
47522 
47523 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xc30)
47524 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xc30)
47525 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_OFFS                                                             (0xc30)
47526 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_RMSK                                                             0xffffffff
47527 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_POR                                                              0x00000000
47528 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
47529 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ATTR                                                                          0x3
47530 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_IN(x)            \
47531                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ADDR(x))
47532 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_INM(x, m)            \
47533                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ADDR(x), m)
47534 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_OUT(x, v)            \
47535                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ADDR(x),v)
47536 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_OUTM(x,m,v) \
47537                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_IN(x))
47538 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
47539 #define HWIO_TCL_R0_FW2TCL1_RING_MSI1_DATA_VALUE_SHFT                                                                0
47540 
47541 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xc50)
47542 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xc50)
47543 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xc50)
47544 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
47545 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
47546 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
47547 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
47548 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_IN(x)            \
47549                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x))
47550 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
47551                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
47552 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
47553                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
47554 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
47555                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_IN(x))
47556 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
47557 #define HWIO_TCL_R0_FW2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
47558 
47559 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ADDR(x)                                                             ((x) + 0xc54)
47560 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_PHYS(x)                                                             ((x) + 0xc54)
47561 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_OFFS                                                                (0xc54)
47562 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_RMSK                                                                0xffff003f
47563 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_POR                                                                 0x00000000
47564 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_POR_RMSK                                                            0xffffffff
47565 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ATTR                                                                             0x3
47566 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_IN(x)            \
47567                 in_dword(HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ADDR(x))
47568 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_INM(x, m)            \
47569                 in_dword_masked(HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ADDR(x), m)
47570 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_OUT(x, v)            \
47571                 out_dword(HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ADDR(x),v)
47572 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_OUTM(x,m,v) \
47573                 out_dword_masked_ns(HWIO_TCL_R0_FW2TCL1_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_FW2TCL1_RING_MISC_1_IN(x))
47574 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
47575 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
47576 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
47577 #define HWIO_TCL_R0_FW2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
47578 
47579 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ADDR(x)                                                          ((x) + 0xc58)
47580 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_PHYS(x)                                                          ((x) + 0xc58)
47581 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_OFFS                                                             (0xc58)
47582 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_RMSK                                                             0xffffffff
47583 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_POR                                                              0x00000000
47584 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_POR_RMSK                                                         0xffffffff
47585 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ATTR                                                                          0x3
47586 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_IN(x)            \
47587                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ADDR(x))
47588 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_INM(x, m)            \
47589                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ADDR(x), m)
47590 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_OUT(x, v)            \
47591                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ADDR(x),v)
47592 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_OUTM(x,m,v) \
47593                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_IN(x))
47594 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                          0xffffffff
47595 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                   0
47596 
47597 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ADDR(x)                                                          ((x) + 0xc5c)
47598 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_PHYS(x)                                                          ((x) + 0xc5c)
47599 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_OFFS                                                             (0xc5c)
47600 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_RMSK                                                              0xfffffff
47601 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_POR                                                              0x00000000
47602 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_POR_RMSK                                                         0xffffffff
47603 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ATTR                                                                          0x3
47604 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_IN(x)            \
47605                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ADDR(x))
47606 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_INM(x, m)            \
47607                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ADDR(x), m)
47608 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_OUT(x, v)            \
47609                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ADDR(x),v)
47610 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_OUTM(x,m,v) \
47611                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_IN(x))
47612 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_RING_SIZE_BMSK                                                    0xfffff00
47613 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_RING_SIZE_SHFT                                                            8
47614 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                0xff
47615 #define HWIO_TCL_R0_PPE2TCL1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                   0
47616 
47617 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_ADDR(x)                                                                ((x) + 0xc60)
47618 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_PHYS(x)                                                                ((x) + 0xc60)
47619 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_OFFS                                                                   (0xc60)
47620 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_RMSK                                                                         0xff
47621 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_POR                                                                    0x00000000
47622 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_POR_RMSK                                                               0xffffffff
47623 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_ATTR                                                                                0x3
47624 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_IN(x)            \
47625                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_ID_ADDR(x))
47626 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_INM(x, m)            \
47627                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_ID_ADDR(x), m)
47628 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_OUT(x, v)            \
47629                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_ID_ADDR(x),v)
47630 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_OUTM(x,m,v) \
47631                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_ID_IN(x))
47632 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_ENTRY_SIZE_BMSK                                                              0xff
47633 #define HWIO_TCL_R0_PPE2TCL1_RING_ID_ENTRY_SIZE_SHFT                                                                 0
47634 
47635 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_ADDR(x)                                                            ((x) + 0xc64)
47636 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_PHYS(x)                                                            ((x) + 0xc64)
47637 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_OFFS                                                               (0xc64)
47638 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_RMSK                                                               0xffffffff
47639 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_POR                                                                0x00000000
47640 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_POR_RMSK                                                           0xffffffff
47641 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_ATTR                                                                            0x1
47642 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_IN(x)            \
47643                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_STATUS_ADDR(x))
47644 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_INM(x, m)            \
47645                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_STATUS_ADDR(x), m)
47646 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                               0xffff0000
47647 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                       16
47648 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                   0xffff
47649 #define HWIO_TCL_R0_PPE2TCL1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                        0
47650 
47651 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_ADDR(x)                                                              ((x) + 0xc68)
47652 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_PHYS(x)                                                              ((x) + 0xc68)
47653 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_OFFS                                                                 (0xc68)
47654 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_RMSK                                                                   0x7fffff
47655 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_POR                                                                  0x00000080
47656 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_POR_RMSK                                                             0xffffffff
47657 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_ATTR                                                                              0x3
47658 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_IN(x)            \
47659                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_MISC_ADDR(x))
47660 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_INM(x, m)            \
47661                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_MISC_ADDR(x), m)
47662 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_OUT(x, v)            \
47663                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_MISC_ADDR(x),v)
47664 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_OUTM(x,m,v) \
47665                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_MISC_IN(x))
47666 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_TRANSACTION_TYPE_BMSK                                                  0x400000
47667 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_TRANSACTION_TYPE_SHFT                                                        22
47668 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SPARE_CONTROL_BMSK                                                     0x3fc000
47669 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SPARE_CONTROL_SHFT                                                           14
47670 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_SM_STATE2_BMSK                                                      0x3000
47671 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_SM_STATE2_SHFT                                                          12
47672 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_SM_STATE1_BMSK                                                       0xf00
47673 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_SM_STATE1_SHFT                                                           8
47674 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_IS_IDLE_BMSK                                                          0x80
47675 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_IS_IDLE_SHFT                                                             7
47676 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_ENABLE_BMSK                                                           0x40
47677 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SRNG_ENABLE_SHFT                                                              6
47678 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                     0x20
47679 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                        5
47680 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                      0x10
47681 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                         4
47682 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_MSI_SWAP_BIT_BMSK                                                           0x8
47683 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_MSI_SWAP_BIT_SHFT                                                             3
47684 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SECURITY_BIT_BMSK                                                           0x4
47685 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_SECURITY_BIT_SHFT                                                             2
47686 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                        0x2
47687 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                          1
47688 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_RING_ID_DISABLE_BMSK                                                        0x1
47689 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_RING_ID_DISABLE_SHFT                                                          0
47690 
47691 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ADDR(x)                                                       ((x) + 0xc74)
47692 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_PHYS(x)                                                       ((x) + 0xc74)
47693 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_OFFS                                                          (0xc74)
47694 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_RMSK                                                          0xffffffff
47695 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_POR                                                           0x00000000
47696 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_POR_RMSK                                                      0xffffffff
47697 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ATTR                                                                       0x3
47698 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_IN(x)            \
47699                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ADDR(x))
47700 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_INM(x, m)            \
47701                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ADDR(x), m)
47702 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_OUT(x, v)            \
47703                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ADDR(x),v)
47704 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_OUTM(x,m,v) \
47705                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_IN(x))
47706 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_BMSK                                     0xffffffff
47707 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_LSB_TAIL_PTR_MEMADDR_LSB_SHFT                                              0
47708 
47709 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ADDR(x)                                                       ((x) + 0xc78)
47710 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_PHYS(x)                                                       ((x) + 0xc78)
47711 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_OFFS                                                          (0xc78)
47712 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_RMSK                                                                0xff
47713 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_POR                                                           0x00000000
47714 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_POR_RMSK                                                      0xffffffff
47715 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ATTR                                                                       0x3
47716 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_IN(x)            \
47717                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ADDR(x))
47718 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_INM(x, m)            \
47719                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ADDR(x), m)
47720 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_OUT(x, v)            \
47721                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ADDR(x),v)
47722 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_OUTM(x,m,v) \
47723                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_IN(x))
47724 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_BMSK                                           0xff
47725 #define HWIO_TCL_R0_PPE2TCL1_RING_TP_ADDR_MSB_TAIL_PTR_MEMADDR_MSB_SHFT                                              0
47726 
47727 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x)                                            ((x) + 0xc88)
47728 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_PHYS(x)                                            ((x) + 0xc88)
47729 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_OFFS                                               (0xc88)
47730 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_RMSK                                               0xffffffff
47731 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR                                                0x00000000
47732 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_POR_RMSK                                           0xffffffff
47733 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ATTR                                                            0x3
47734 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x)            \
47735                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x))
47736 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_INM(x, m)            \
47737                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x), m)
47738 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUT(x, v)            \
47739                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),v)
47740 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_OUTM(x,m,v) \
47741                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_IN(x))
47742 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_BMSK                     0xffff0000
47743 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_INTERRUPT_TIMER_THRESHOLD_SHFT                             16
47744 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_BMSK                                 0x8000
47745 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_SW_INTERRUPT_MODE_SHFT                                     15
47746 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_BMSK                           0x7fff
47747 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX0_BATCH_COUNTER_THRESHOLD_SHFT                                0
47748 
47749 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x)                                            ((x) + 0xc8c)
47750 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_PHYS(x)                                            ((x) + 0xc8c)
47751 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_OFFS                                               (0xc8c)
47752 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_RMSK                                                   0xffff
47753 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR                                                0x00000000
47754 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_POR_RMSK                                           0xffffffff
47755 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ATTR                                                            0x3
47756 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x)            \
47757                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x))
47758 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_INM(x, m)            \
47759                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x), m)
47760 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUT(x, v)            \
47761                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),v)
47762 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_OUTM(x,m,v) \
47763                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_IN(x))
47764 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_BMSK                                     0xffff
47765 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_SETUP_IX1_LOW_THRESHOLD_SHFT                                          0
47766 
47767 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x)                                               ((x) + 0xc90)
47768 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_PHYS(x)                                               ((x) + 0xc90)
47769 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_OFFS                                                  (0xc90)
47770 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_RMSK                                                  0xffffffff
47771 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_POR                                                   0x00000000
47772 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_POR_RMSK                                              0xffffffff
47773 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_ATTR                                                               0x1
47774 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_IN(x)            \
47775                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x))
47776 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_INM(x, m)            \
47777                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_ADDR(x), m)
47778 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                    0xffff0000
47779 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                            16
47780 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_BMSK                               0x8000
47781 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_CURRENT_INT_WIRE_VALUE_SHFT                                   15
47782 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                         0x7fff
47783 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                              0
47784 
47785 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x)                                            ((x) + 0xc94)
47786 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_PHYS(x)                                            ((x) + 0xc94)
47787 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_OFFS                                               (0xc94)
47788 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_RMSK                                                    0x3ff
47789 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR                                                0x00000000
47790 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_POR_RMSK                                           0xffffffff
47791 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ATTR                                                            0x3
47792 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x)            \
47793                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x))
47794 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_INM(x, m)            \
47795                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x), m)
47796 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUT(x, v)            \
47797                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),v)
47798 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_OUTM(x,m,v) \
47799                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_IN(x))
47800 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_BMSK                                 0x3ff
47801 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_EMPTY_COUNTER_RING_EMPTY_COUNTER_SHFT                                     0
47802 
47803 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x)                                           ((x) + 0xc98)
47804 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_PHYS(x)                                           ((x) + 0xc98)
47805 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_OFFS                                              (0xc98)
47806 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_RMSK                                                     0x7
47807 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR                                               0x00000003
47808 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_POR_RMSK                                          0xffffffff
47809 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ATTR                                                           0x3
47810 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x)            \
47811                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x))
47812 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_INM(x, m)            \
47813                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x), m)
47814 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUT(x, v)            \
47815                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),v)
47816 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_OUTM(x,m,v) \
47817                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_IN(x))
47818 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_BMSK                                                0x7
47819 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_TIMER_MODE_SHFT                                                  0
47820 
47821 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x)                                          ((x) + 0xc9c)
47822 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_PHYS(x)                                          ((x) + 0xc9c)
47823 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_OFFS                                             (0xc9c)
47824 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_RMSK                                              0xfffffff
47825 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR                                              0x00000000
47826 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_POR_RMSK                                         0xffffffff
47827 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_ATTR                                                          0x1
47828 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_IN(x)            \
47829                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x))
47830 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_INM(x, m)            \
47831                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_ADDR(x), m)
47832 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_BMSK                               0xff00000
47833 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_PREFETCH_COUNT_SHFT                                      20
47834 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_BMSK                              0xfffff
47835 #define HWIO_TCL_R0_PPE2TCL1_RING_CONSUMER_PREFETCH_STATUS_INTERNAL_TAIL_PTR_SHFT                                    0
47836 
47837 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR(x)                                                     ((x) + 0xca0)
47838 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_PHYS(x)                                                     ((x) + 0xca0)
47839 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_OFFS                                                        (0xca0)
47840 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_RMSK                                                        0xffffffff
47841 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_POR                                                         0x00000000
47842 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_POR_RMSK                                                    0xffffffff
47843 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ATTR                                                                     0x3
47844 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_IN(x)            \
47845                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR(x))
47846 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_INM(x, m)            \
47847                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR(x), m)
47848 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_OUT(x, v)            \
47849                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR(x),v)
47850 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
47851                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_IN(x))
47852 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                   0xffffffff
47853 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                            0
47854 
47855 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR(x)                                                     ((x) + 0xca4)
47856 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_PHYS(x)                                                     ((x) + 0xca4)
47857 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_OFFS                                                        (0xca4)
47858 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_RMSK                                                             0x1ff
47859 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_POR                                                         0x00000000
47860 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_POR_RMSK                                                    0xffffffff
47861 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ATTR                                                                     0x3
47862 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_IN(x)            \
47863                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR(x))
47864 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_INM(x, m)            \
47865                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR(x), m)
47866 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_OUT(x, v)            \
47867                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR(x),v)
47868 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
47869                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_IN(x))
47870 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                 0x100
47871 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                     8
47872 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                         0xff
47873 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                            0
47874 
47875 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ADDR(x)                                                         ((x) + 0xca8)
47876 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_PHYS(x)                                                         ((x) + 0xca8)
47877 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_OFFS                                                            (0xca8)
47878 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_RMSK                                                            0xffffffff
47879 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_POR                                                             0x00000000
47880 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_POR_RMSK                                                        0xffffffff
47881 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ATTR                                                                         0x3
47882 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_IN(x)            \
47883                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ADDR(x))
47884 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_INM(x, m)            \
47885                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ADDR(x), m)
47886 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_OUT(x, v)            \
47887                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ADDR(x),v)
47888 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_OUTM(x,m,v) \
47889                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_IN(x))
47890 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_VALUE_BMSK                                                      0xffffffff
47891 #define HWIO_TCL_R0_PPE2TCL1_RING_MSI1_DATA_VALUE_SHFT                                                               0
47892 
47893 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                   ((x) + 0xcc8)
47894 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                   ((x) + 0xcc8)
47895 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_OFFS                                                      (0xcc8)
47896 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_RMSK                                                          0xffff
47897 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_POR                                                       0x00000000
47898 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_POR_RMSK                                                  0xffffffff
47899 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ATTR                                                                   0x3
47900 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_IN(x)            \
47901                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x))
47902 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
47903                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
47904 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
47905                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
47906 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
47907                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_IN(x))
47908 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                       0xffff
47909 #define HWIO_TCL_R0_PPE2TCL1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                            0
47910 
47911 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ADDR(x)                                                            ((x) + 0xccc)
47912 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_PHYS(x)                                                            ((x) + 0xccc)
47913 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_OFFS                                                               (0xccc)
47914 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_RMSK                                                               0xffff003f
47915 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_POR                                                                0x00000000
47916 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_POR_RMSK                                                           0xffffffff
47917 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ATTR                                                                            0x3
47918 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_IN(x)            \
47919                 in_dword(HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ADDR(x))
47920 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_INM(x, m)            \
47921                 in_dword_masked(HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ADDR(x), m)
47922 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_OUT(x, v)            \
47923                 out_dword(HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ADDR(x),v)
47924 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_OUTM(x,m,v) \
47925                 out_dword_masked_ns(HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_IN(x))
47926 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                      0xffff0000
47927 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                              16
47928 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                             0x3f
47929 #define HWIO_TCL_R0_PPE2TCL1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                0
47930 
47931 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ADDR(x)                                                           ((x) + 0xcd0)
47932 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_PHYS(x)                                                           ((x) + 0xcd0)
47933 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_OFFS                                                              (0xcd0)
47934 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_RMSK                                                              0xffffffff
47935 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_POR                                                               0x00000000
47936 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_POR_RMSK                                                          0xffffffff
47937 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ATTR                                                                           0x3
47938 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_IN(x)            \
47939                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ADDR(x))
47940 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_INM(x, m)            \
47941                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ADDR(x), m)
47942 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_OUT(x, v)            \
47943                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ADDR(x),v)
47944 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_OUTM(x,m,v) \
47945                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_IN(x))
47946 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                           0xffffffff
47947 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                    0
47948 
47949 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ADDR(x)                                                           ((x) + 0xcd4)
47950 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_PHYS(x)                                                           ((x) + 0xcd4)
47951 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_OFFS                                                              (0xcd4)
47952 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_RMSK                                                                0xffffff
47953 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_POR                                                               0x00000000
47954 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_POR_RMSK                                                          0xffffffff
47955 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ATTR                                                                           0x3
47956 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_IN(x)            \
47957                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ADDR(x))
47958 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_INM(x, m)            \
47959                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ADDR(x), m)
47960 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_OUT(x, v)            \
47961                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ADDR(x),v)
47962 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_OUTM(x,m,v) \
47963                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_IN(x))
47964 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_RING_SIZE_BMSK                                                      0xffff00
47965 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_RING_SIZE_SHFT                                                             8
47966 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                 0xff
47967 #define HWIO_TCL_R0_TCL2TQM_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                    0
47968 
47969 #define HWIO_TCL_R0_TCL2TQM_RING_ID_ADDR(x)                                                                 ((x) + 0xcd8)
47970 #define HWIO_TCL_R0_TCL2TQM_RING_ID_PHYS(x)                                                                 ((x) + 0xcd8)
47971 #define HWIO_TCL_R0_TCL2TQM_RING_ID_OFFS                                                                    (0xcd8)
47972 #define HWIO_TCL_R0_TCL2TQM_RING_ID_RMSK                                                                        0xffff
47973 #define HWIO_TCL_R0_TCL2TQM_RING_ID_POR                                                                     0x00000000
47974 #define HWIO_TCL_R0_TCL2TQM_RING_ID_POR_RMSK                                                                0xffffffff
47975 #define HWIO_TCL_R0_TCL2TQM_RING_ID_ATTR                                                                                 0x3
47976 #define HWIO_TCL_R0_TCL2TQM_RING_ID_IN(x)            \
47977                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_ID_ADDR(x))
47978 #define HWIO_TCL_R0_TCL2TQM_RING_ID_INM(x, m)            \
47979                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_ID_ADDR(x), m)
47980 #define HWIO_TCL_R0_TCL2TQM_RING_ID_OUT(x, v)            \
47981                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_ID_ADDR(x),v)
47982 #define HWIO_TCL_R0_TCL2TQM_RING_ID_OUTM(x,m,v) \
47983                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_ID_IN(x))
47984 #define HWIO_TCL_R0_TCL2TQM_RING_ID_RING_ID_BMSK                                                                0xff00
47985 #define HWIO_TCL_R0_TCL2TQM_RING_ID_RING_ID_SHFT                                                                     8
47986 #define HWIO_TCL_R0_TCL2TQM_RING_ID_ENTRY_SIZE_BMSK                                                               0xff
47987 #define HWIO_TCL_R0_TCL2TQM_RING_ID_ENTRY_SIZE_SHFT                                                                  0
47988 
47989 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_ADDR(x)                                                             ((x) + 0xcdc)
47990 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_PHYS(x)                                                             ((x) + 0xcdc)
47991 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_OFFS                                                                (0xcdc)
47992 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_RMSK                                                                0xffffffff
47993 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_POR                                                                 0x00000000
47994 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_POR_RMSK                                                            0xffffffff
47995 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_ATTR                                                                             0x1
47996 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_IN(x)            \
47997                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_STATUS_ADDR(x))
47998 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_INM(x, m)            \
47999                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_STATUS_ADDR(x), m)
48000 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                0xffff0000
48001 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                        16
48002 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_NUM_VALID_WORDS_BMSK                                                    0xffff
48003 #define HWIO_TCL_R0_TCL2TQM_RING_STATUS_NUM_VALID_WORDS_SHFT                                                         0
48004 
48005 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_ADDR(x)                                                               ((x) + 0xce0)
48006 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_PHYS(x)                                                               ((x) + 0xce0)
48007 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_OFFS                                                                  (0xce0)
48008 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_RMSK                                                                   0xfffffff
48009 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_POR                                                                   0x00000080
48010 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_POR_RMSK                                                              0xffffffff
48011 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_ATTR                                                                               0x3
48012 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_IN(x)            \
48013                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MISC_ADDR(x))
48014 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_INM(x, m)            \
48015                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MISC_ADDR(x), m)
48016 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_OUT(x, v)            \
48017                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MISC_ADDR(x),v)
48018 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_OUTM(x,m,v) \
48019                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MISC_IN(x))
48020 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_TRANSACTION_TYPE_BMSK                                                  0x8000000
48021 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_TRANSACTION_TYPE_SHFT                                                         27
48022 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                           0x4000000
48023 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                  26
48024 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_LOOP_CNT_BMSK                                                          0x3c00000
48025 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_LOOP_CNT_SHFT                                                                 22
48026 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SPARE_CONTROL_BMSK                                                      0x3fc000
48027 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SPARE_CONTROL_SHFT                                                            14
48028 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE2_BMSK                                                       0x3000
48029 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE2_SHFT                                                           12
48030 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE1_BMSK                                                        0xf00
48031 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_SM_STATE1_SHFT                                                            8
48032 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_IS_IDLE_BMSK                                                           0x80
48033 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_IS_IDLE_SHFT                                                              7
48034 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_ENABLE_BMSK                                                            0x40
48035 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SRNG_ENABLE_SHFT                                                               6
48036 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                      0x20
48037 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                         5
48038 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                       0x10
48039 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                          4
48040 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_MSI_SWAP_BIT_BMSK                                                            0x8
48041 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_MSI_SWAP_BIT_SHFT                                                              3
48042 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SECURITY_BIT_BMSK                                                            0x4
48043 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_SECURITY_BIT_SHFT                                                              2
48044 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_LOOPCNT_DISABLE_BMSK                                                         0x2
48045 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_LOOPCNT_DISABLE_SHFT                                                           1
48046 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_RING_ID_DISABLE_BMSK                                                         0x1
48047 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_RING_ID_DISABLE_SHFT                                                           0
48048 
48049 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ADDR(x)                                                        ((x) + 0xce4)
48050 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_PHYS(x)                                                        ((x) + 0xce4)
48051 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_OFFS                                                           (0xce4)
48052 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_RMSK                                                           0xffffffff
48053 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_POR                                                            0x00000000
48054 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_POR_RMSK                                                       0xffffffff
48055 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ATTR                                                                        0x3
48056 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_IN(x)            \
48057                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ADDR(x))
48058 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_INM(x, m)            \
48059                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ADDR(x), m)
48060 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_OUT(x, v)            \
48061                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ADDR(x),v)
48062 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_OUTM(x,m,v) \
48063                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_IN(x))
48064 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                      0xffffffff
48065 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                               0
48066 
48067 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ADDR(x)                                                        ((x) + 0xce8)
48068 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_PHYS(x)                                                        ((x) + 0xce8)
48069 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_OFFS                                                           (0xce8)
48070 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_RMSK                                                                 0xff
48071 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_POR                                                            0x00000000
48072 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_POR_RMSK                                                       0xffffffff
48073 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ATTR                                                                        0x3
48074 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_IN(x)            \
48075                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ADDR(x))
48076 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_INM(x, m)            \
48077                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ADDR(x), m)
48078 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_OUT(x, v)            \
48079                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ADDR(x),v)
48080 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_OUTM(x,m,v) \
48081                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_IN(x))
48082 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                            0xff
48083 #define HWIO_TCL_R0_TCL2TQM_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                               0
48084 
48085 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ADDR(x)                                                 ((x) + 0xcf4)
48086 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_PHYS(x)                                                 ((x) + 0xcf4)
48087 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_OFFS                                                    (0xcf4)
48088 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_RMSK                                                    0xffffffff
48089 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_POR                                                     0x00000000
48090 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_POR_RMSK                                                0xffffffff
48091 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ATTR                                                                 0x3
48092 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_IN(x)            \
48093                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ADDR(x))
48094 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_INM(x, m)            \
48095                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ADDR(x), m)
48096 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
48097                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ADDR(x),v)
48098 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
48099                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_IN(x))
48100 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                          0xffff0000
48101 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                  16
48102 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                      0x8000
48103 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                          15
48104 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                0x7fff
48105 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                     0
48106 
48107 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_ADDR(x)                                                ((x) + 0xcf8)
48108 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_PHYS(x)                                                ((x) + 0xcf8)
48109 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_OFFS                                                   (0xcf8)
48110 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_RMSK                                                   0xffffffff
48111 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_POR                                                    0x00000000
48112 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_POR_RMSK                                               0xffffffff
48113 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_ATTR                                                                0x1
48114 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_IN(x)            \
48115                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_ADDR(x))
48116 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_INM(x, m)            \
48117                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_ADDR(x), m)
48118 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                     0xffff0000
48119 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                             16
48120 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                             0x8000
48121 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                 15
48122 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                          0x7fff
48123 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                               0
48124 
48125 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                              ((x) + 0xcfc)
48126 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                              ((x) + 0xcfc)
48127 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_OFFS                                                 (0xcfc)
48128 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_RMSK                                                      0x3ff
48129 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_POR                                                  0x00000000
48130 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                             0xffffffff
48131 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ATTR                                                              0x3
48132 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_IN(x)            \
48133                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ADDR(x))
48134 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
48135                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
48136 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
48137                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
48138 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
48139                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_IN(x))
48140 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                    0x3ff
48141 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                        0
48142 
48143 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x)                                                      ((x) + 0xd18)
48144 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_PHYS(x)                                                      ((x) + 0xd18)
48145 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_OFFS                                                         (0xd18)
48146 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_RMSK                                                         0xffffffff
48147 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_POR                                                          0x00000000
48148 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_POR_RMSK                                                     0xffffffff
48149 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ATTR                                                                      0x3
48150 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_IN(x)            \
48151                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x))
48152 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_INM(x, m)            \
48153                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x), m)
48154 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_OUT(x, v)            \
48155                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x),v)
48156 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
48157                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_IN(x))
48158 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR_BMSK                                                    0xffffffff
48159 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_LSB_ADDR_SHFT                                                             0
48160 
48161 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x)                                                      ((x) + 0xd1c)
48162 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_PHYS(x)                                                      ((x) + 0xd1c)
48163 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_OFFS                                                         (0xd1c)
48164 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_RMSK                                                              0x1ff
48165 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_POR                                                          0x00000000
48166 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_POR_RMSK                                                     0xffffffff
48167 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ATTR                                                                      0x3
48168 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_IN(x)            \
48169                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x))
48170 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_INM(x, m)            \
48171                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x), m)
48172 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_OUT(x, v)            \
48173                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x),v)
48174 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
48175                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_IN(x))
48176 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                  0x100
48177 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                      8
48178 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR_BMSK                                                          0xff
48179 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_BASE_MSB_ADDR_SHFT                                                             0
48180 
48181 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x)                                                          ((x) + 0xd20)
48182 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_PHYS(x)                                                          ((x) + 0xd20)
48183 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_OFFS                                                             (0xd20)
48184 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_RMSK                                                             0xffffffff
48185 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_POR                                                              0x00000000
48186 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_POR_RMSK                                                         0xffffffff
48187 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ATTR                                                                          0x3
48188 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_IN(x)            \
48189                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x))
48190 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_INM(x, m)            \
48191                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x), m)
48192 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_OUT(x, v)            \
48193                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x),v)
48194 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_OUTM(x,m,v) \
48195                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_IN(x))
48196 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_VALUE_BMSK                                                       0xffffffff
48197 #define HWIO_TCL_R0_TCL2TQM_RING_MSI1_DATA_VALUE_SHFT                                                                0
48198 
48199 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                ((x) + 0xd24)
48200 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                ((x) + 0xd24)
48201 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_OFFS                                                   (0xd24)
48202 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_RMSK                                                   0xffc0ffff
48203 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_POR                                                    0x00000000
48204 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_POR_RMSK                                               0xffffffff
48205 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ATTR                                                                0x3
48206 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_IN(x)            \
48207                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ADDR(x))
48208 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
48209                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
48210 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
48211                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
48212 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
48213                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_IN(x))
48214 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                        0xff000000
48215 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                24
48216 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                         0x800000
48217 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                               23
48218 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                       0x400000
48219 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                             22
48220 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                        0xffff
48221 #define HWIO_TCL_R0_TCL2TQM_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                             0
48222 
48223 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR(x)                                                      ((x) + 0xd28)
48224 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_PHYS(x)                                                      ((x) + 0xd28)
48225 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_OFFS                                                         (0xd28)
48226 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_RMSK                                                         0xffffffff
48227 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_POR                                                          0x00000000
48228 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_POR_RMSK                                                     0xffffffff
48229 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ATTR                                                                      0x3
48230 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_IN(x)            \
48231                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR(x))
48232 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_INM(x, m)            \
48233                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR(x), m)
48234 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_OUT(x, v)            \
48235                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR(x),v)
48236 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
48237                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_IN(x))
48238 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR_BMSK                                                    0xffffffff
48239 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_LSB_ADDR_SHFT                                                             0
48240 
48241 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR(x)                                                      ((x) + 0xd2c)
48242 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_PHYS(x)                                                      ((x) + 0xd2c)
48243 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_OFFS                                                         (0xd2c)
48244 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_RMSK                                                              0x1ff
48245 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_POR                                                          0x00000000
48246 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_POR_RMSK                                                     0xffffffff
48247 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ATTR                                                                      0x3
48248 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_IN(x)            \
48249                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR(x))
48250 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_INM(x, m)            \
48251                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR(x), m)
48252 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_OUT(x, v)            \
48253                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR(x),v)
48254 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
48255                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_IN(x))
48256 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                  0x100
48257 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                      8
48258 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR_BMSK                                                          0xff
48259 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_BASE_MSB_ADDR_SHFT                                                             0
48260 
48261 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ADDR(x)                                                          ((x) + 0xd30)
48262 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_PHYS(x)                                                          ((x) + 0xd30)
48263 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_OFFS                                                             (0xd30)
48264 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_RMSK                                                             0xffffffff
48265 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_POR                                                              0x00000000
48266 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_POR_RMSK                                                         0xffffffff
48267 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ATTR                                                                          0x3
48268 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_IN(x)            \
48269                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ADDR(x))
48270 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_INM(x, m)            \
48271                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ADDR(x), m)
48272 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_OUT(x, v)            \
48273                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ADDR(x),v)
48274 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_OUTM(x,m,v) \
48275                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_IN(x))
48276 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_VALUE_BMSK                                                       0xffffffff
48277 #define HWIO_TCL_R0_TCL2TQM_RING_MSI2_DATA_VALUE_SHFT                                                                0
48278 
48279 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x)                                                    ((x) + 0xd40)
48280 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_PHYS(x)                                                    ((x) + 0xd40)
48281 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OFFS                                                       (0xd40)
48282 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_RMSK                                                           0xffff
48283 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_POR                                                        0x00000000
48284 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_POR_RMSK                                                   0xffffffff
48285 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ATTR                                                                    0x3
48286 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_IN(x)            \
48287                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x))
48288 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_INM(x, m)            \
48289                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x), m)
48290 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
48291                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),v)
48292 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
48293                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_IN(x))
48294 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                        0xffff
48295 #define HWIO_TCL_R0_TCL2TQM_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                             0
48296 
48297 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ADDR(x)                                                             ((x) + 0xd44)
48298 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_PHYS(x)                                                             ((x) + 0xd44)
48299 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_OFFS                                                                (0xd44)
48300 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_RMSK                                                                0xffff003f
48301 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_POR                                                                 0x00000000
48302 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_POR_RMSK                                                            0xffffffff
48303 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ATTR                                                                             0x3
48304 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_IN(x)            \
48305                 in_dword(HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ADDR(x))
48306 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_INM(x, m)            \
48307                 in_dword_masked(HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ADDR(x), m)
48308 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_OUT(x, v)            \
48309                 out_dword(HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ADDR(x),v)
48310 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_OUTM(x,m,v) \
48311                 out_dword_masked_ns(HWIO_TCL_R0_TCL2TQM_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_TCL2TQM_RING_MISC_1_IN(x))
48312 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                       0xffff0000
48313 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                               16
48314 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                              0x3f
48315 #define HWIO_TCL_R0_TCL2TQM_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                 0
48316 
48317 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ADDR(x)                                                       ((x) + 0xd48)
48318 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_PHYS(x)                                                       ((x) + 0xd48)
48319 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_OFFS                                                          (0xd48)
48320 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_RMSK                                                          0xffffffff
48321 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_POR                                                           0x00000000
48322 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_POR_RMSK                                                      0xffffffff
48323 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ATTR                                                                       0x3
48324 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_IN(x)            \
48325                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ADDR(x))
48326 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_INM(x, m)            \
48327                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ADDR(x), m)
48328 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_OUT(x, v)            \
48329                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ADDR(x),v)
48330 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_OUTM(x,m,v) \
48331                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_IN(x))
48332 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                       0xffffffff
48333 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                0
48334 
48335 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ADDR(x)                                                       ((x) + 0xd4c)
48336 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_PHYS(x)                                                       ((x) + 0xd4c)
48337 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_OFFS                                                          (0xd4c)
48338 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_RMSK                                                            0xffffff
48339 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_POR                                                           0x00000000
48340 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_POR_RMSK                                                      0xffffffff
48341 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ATTR                                                                       0x3
48342 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_IN(x)            \
48343                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ADDR(x))
48344 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_INM(x, m)            \
48345                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ADDR(x), m)
48346 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_OUT(x, v)            \
48347                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ADDR(x),v)
48348 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_OUTM(x,m,v) \
48349                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_IN(x))
48350 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_RING_SIZE_BMSK                                                  0xffff00
48351 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_RING_SIZE_SHFT                                                         8
48352 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                             0xff
48353 #define HWIO_TCL_R0_TCL_STATUS1_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                0
48354 
48355 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_ADDR(x)                                                             ((x) + 0xd50)
48356 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_PHYS(x)                                                             ((x) + 0xd50)
48357 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_OFFS                                                                (0xd50)
48358 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_RMSK                                                                    0xffff
48359 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_POR                                                                 0x00000000
48360 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_POR_RMSK                                                            0xffffffff
48361 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_ATTR                                                                             0x3
48362 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_IN(x)            \
48363                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_ID_ADDR(x))
48364 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_INM(x, m)            \
48365                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_ID_ADDR(x), m)
48366 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_OUT(x, v)            \
48367                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_ID_ADDR(x),v)
48368 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_OUTM(x,m,v) \
48369                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_ID_IN(x))
48370 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_RING_ID_BMSK                                                            0xff00
48371 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_RING_ID_SHFT                                                                 8
48372 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_ENTRY_SIZE_BMSK                                                           0xff
48373 #define HWIO_TCL_R0_TCL_STATUS1_RING_ID_ENTRY_SIZE_SHFT                                                              0
48374 
48375 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_ADDR(x)                                                         ((x) + 0xd54)
48376 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_PHYS(x)                                                         ((x) + 0xd54)
48377 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_OFFS                                                            (0xd54)
48378 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_RMSK                                                            0xffffffff
48379 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_POR                                                             0x00000000
48380 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_POR_RMSK                                                        0xffffffff
48381 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_ATTR                                                                         0x1
48382 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_IN(x)            \
48383                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_ADDR(x))
48384 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_INM(x, m)            \
48385                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_ADDR(x), m)
48386 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                            0xffff0000
48387 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                    16
48388 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_NUM_VALID_WORDS_BMSK                                                0xffff
48389 #define HWIO_TCL_R0_TCL_STATUS1_RING_STATUS_NUM_VALID_WORDS_SHFT                                                     0
48390 
48391 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADDR(x)                                                           ((x) + 0xd58)
48392 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_PHYS(x)                                                           ((x) + 0xd58)
48393 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_OFFS                                                              (0xd58)
48394 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_RMSK                                                               0xfffffff
48395 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_POR                                                               0x00000080
48396 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_POR_RMSK                                                          0xffffffff
48397 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ATTR                                                                           0x3
48398 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_IN(x)            \
48399                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADDR(x))
48400 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_INM(x, m)            \
48401                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADDR(x), m)
48402 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_OUT(x, v)            \
48403                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADDR(x),v)
48404 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_OUTM(x,m,v) \
48405                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MISC_IN(x))
48406 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_TRANSACTION_TYPE_BMSK                                              0x8000000
48407 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_TRANSACTION_TYPE_SHFT                                                     27
48408 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                       0x4000000
48409 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                              26
48410 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_LOOP_CNT_BMSK                                                      0x3c00000
48411 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_LOOP_CNT_SHFT                                                             22
48412 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SPARE_CONTROL_BMSK                                                  0x3fc000
48413 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SPARE_CONTROL_SHFT                                                        14
48414 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_SM_STATE2_BMSK                                                   0x3000
48415 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_SM_STATE2_SHFT                                                       12
48416 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_SM_STATE1_BMSK                                                    0xf00
48417 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_SM_STATE1_SHFT                                                        8
48418 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_IS_IDLE_BMSK                                                       0x80
48419 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_IS_IDLE_SHFT                                                          7
48420 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_ENABLE_BMSK                                                        0x40
48421 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SRNG_ENABLE_SHFT                                                           6
48422 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                  0x20
48423 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                     5
48424 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                   0x10
48425 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                      4
48426 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_MSI_SWAP_BIT_BMSK                                                        0x8
48427 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_MSI_SWAP_BIT_SHFT                                                          3
48428 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SECURITY_BIT_BMSK                                                        0x4
48429 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_SECURITY_BIT_SHFT                                                          2
48430 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_LOOPCNT_DISABLE_BMSK                                                     0x2
48431 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_LOOPCNT_DISABLE_SHFT                                                       1
48432 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_RING_ID_DISABLE_BMSK                                                     0x1
48433 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_RING_ID_DISABLE_SHFT                                                       0
48434 
48435 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ADDR(x)                                                    ((x) + 0xd5c)
48436 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_PHYS(x)                                                    ((x) + 0xd5c)
48437 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_OFFS                                                       (0xd5c)
48438 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_RMSK                                                       0xffffffff
48439 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_POR                                                        0x00000000
48440 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_POR_RMSK                                                   0xffffffff
48441 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ATTR                                                                    0x3
48442 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_IN(x)            \
48443                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ADDR(x))
48444 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_INM(x, m)            \
48445                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ADDR(x), m)
48446 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_OUT(x, v)            \
48447                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ADDR(x),v)
48448 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_OUTM(x,m,v) \
48449                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_IN(x))
48450 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                  0xffffffff
48451 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                           0
48452 
48453 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ADDR(x)                                                    ((x) + 0xd60)
48454 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_PHYS(x)                                                    ((x) + 0xd60)
48455 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_OFFS                                                       (0xd60)
48456 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_RMSK                                                             0xff
48457 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_POR                                                        0x00000000
48458 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_POR_RMSK                                                   0xffffffff
48459 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ATTR                                                                    0x3
48460 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_IN(x)            \
48461                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ADDR(x))
48462 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_INM(x, m)            \
48463                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ADDR(x), m)
48464 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_OUT(x, v)            \
48465                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ADDR(x),v)
48466 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_OUTM(x,m,v) \
48467                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_IN(x))
48468 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                        0xff
48469 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                           0
48470 
48471 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x)                                             ((x) + 0xd6c)
48472 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_PHYS(x)                                             ((x) + 0xd6c)
48473 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_OFFS                                                (0xd6c)
48474 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_RMSK                                                0xffffffff
48475 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_POR                                                 0x00000000
48476 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_POR_RMSK                                            0xffffffff
48477 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ATTR                                                             0x3
48478 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_IN(x)            \
48479                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x))
48480 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_INM(x, m)            \
48481                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x), m)
48482 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
48483                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x),v)
48484 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
48485                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_IN(x))
48486 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                      0xffff0000
48487 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                              16
48488 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                  0x8000
48489 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                      15
48490 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                            0x7fff
48491 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                 0
48492 
48493 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x)                                            ((x) + 0xd70)
48494 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_PHYS(x)                                            ((x) + 0xd70)
48495 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_OFFS                                               (0xd70)
48496 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_RMSK                                               0xffffffff
48497 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_POR                                                0x00000000
48498 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_POR_RMSK                                           0xffffffff
48499 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_ATTR                                                            0x1
48500 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_IN(x)            \
48501                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x))
48502 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_INM(x, m)            \
48503                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_ADDR(x), m)
48504 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                 0xffff0000
48505 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                         16
48506 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                         0x8000
48507 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                             15
48508 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                      0x7fff
48509 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                           0
48510 
48511 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                          ((x) + 0xd74)
48512 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                          ((x) + 0xd74)
48513 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_OFFS                                             (0xd74)
48514 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_RMSK                                                  0x3ff
48515 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_POR                                              0x00000000
48516 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                         0xffffffff
48517 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ATTR                                                          0x3
48518 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_IN(x)            \
48519                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x))
48520 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
48521                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
48522 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
48523                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
48524 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
48525                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_IN(x))
48526 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                0x3ff
48527 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                    0
48528 
48529 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR(x)                                                  ((x) + 0xd90)
48530 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_PHYS(x)                                                  ((x) + 0xd90)
48531 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_OFFS                                                     (0xd90)
48532 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_RMSK                                                     0xffffffff
48533 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_POR                                                      0x00000000
48534 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_POR_RMSK                                                 0xffffffff
48535 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ATTR                                                                  0x3
48536 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_IN(x)            \
48537                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR(x))
48538 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_INM(x, m)            \
48539                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR(x), m)
48540 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_OUT(x, v)            \
48541                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR(x),v)
48542 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
48543                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_IN(x))
48544 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR_BMSK                                                0xffffffff
48545 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_LSB_ADDR_SHFT                                                         0
48546 
48547 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR(x)                                                  ((x) + 0xd94)
48548 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_PHYS(x)                                                  ((x) + 0xd94)
48549 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_OFFS                                                     (0xd94)
48550 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_RMSK                                                          0x1ff
48551 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_POR                                                      0x00000000
48552 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_POR_RMSK                                                 0xffffffff
48553 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ATTR                                                                  0x3
48554 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_IN(x)            \
48555                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR(x))
48556 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_INM(x, m)            \
48557                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR(x), m)
48558 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_OUT(x, v)            \
48559                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR(x),v)
48560 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
48561                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_IN(x))
48562 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                              0x100
48563 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                  8
48564 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR_BMSK                                                      0xff
48565 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_BASE_MSB_ADDR_SHFT                                                         0
48566 
48567 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ADDR(x)                                                      ((x) + 0xd98)
48568 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_PHYS(x)                                                      ((x) + 0xd98)
48569 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_OFFS                                                         (0xd98)
48570 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_RMSK                                                         0xffffffff
48571 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_POR                                                          0x00000000
48572 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_POR_RMSK                                                     0xffffffff
48573 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ATTR                                                                      0x3
48574 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_IN(x)            \
48575                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ADDR(x))
48576 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_INM(x, m)            \
48577                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ADDR(x), m)
48578 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_OUT(x, v)            \
48579                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ADDR(x),v)
48580 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_OUTM(x,m,v) \
48581                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_IN(x))
48582 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_VALUE_BMSK                                                   0xffffffff
48583 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI1_DATA_VALUE_SHFT                                                            0
48584 
48585 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x)                                            ((x) + 0xd9c)
48586 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_PHYS(x)                                            ((x) + 0xd9c)
48587 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_OFFS                                               (0xd9c)
48588 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_RMSK                                               0xffc0ffff
48589 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_POR                                                0x00000000
48590 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_POR_RMSK                                           0xffffffff
48591 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ATTR                                                            0x3
48592 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_IN(x)            \
48593                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x))
48594 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
48595                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
48596 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
48597                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
48598 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
48599                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_IN(x))
48600 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                    0xff000000
48601 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                            24
48602 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                     0x800000
48603 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                           23
48604 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                   0x400000
48605 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                         22
48606 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                    0xffff
48607 #define HWIO_TCL_R0_TCL_STATUS1_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                         0
48608 
48609 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR(x)                                                  ((x) + 0xda0)
48610 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_PHYS(x)                                                  ((x) + 0xda0)
48611 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_OFFS                                                     (0xda0)
48612 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_RMSK                                                     0xffffffff
48613 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_POR                                                      0x00000000
48614 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_POR_RMSK                                                 0xffffffff
48615 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ATTR                                                                  0x3
48616 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_IN(x)            \
48617                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR(x))
48618 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_INM(x, m)            \
48619                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR(x), m)
48620 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_OUT(x, v)            \
48621                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR(x),v)
48622 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
48623                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_IN(x))
48624 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR_BMSK                                                0xffffffff
48625 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_LSB_ADDR_SHFT                                                         0
48626 
48627 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR(x)                                                  ((x) + 0xda4)
48628 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_PHYS(x)                                                  ((x) + 0xda4)
48629 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_OFFS                                                     (0xda4)
48630 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_RMSK                                                          0x1ff
48631 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_POR                                                      0x00000000
48632 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_POR_RMSK                                                 0xffffffff
48633 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ATTR                                                                  0x3
48634 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_IN(x)            \
48635                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR(x))
48636 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_INM(x, m)            \
48637                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR(x), m)
48638 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_OUT(x, v)            \
48639                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR(x),v)
48640 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
48641                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_IN(x))
48642 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                              0x100
48643 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                  8
48644 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR_BMSK                                                      0xff
48645 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_BASE_MSB_ADDR_SHFT                                                         0
48646 
48647 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ADDR(x)                                                      ((x) + 0xda8)
48648 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_PHYS(x)                                                      ((x) + 0xda8)
48649 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_OFFS                                                         (0xda8)
48650 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_RMSK                                                         0xffffffff
48651 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_POR                                                          0x00000000
48652 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_POR_RMSK                                                     0xffffffff
48653 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ATTR                                                                      0x3
48654 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_IN(x)            \
48655                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ADDR(x))
48656 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_INM(x, m)            \
48657                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ADDR(x), m)
48658 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_OUT(x, v)            \
48659                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ADDR(x),v)
48660 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_OUTM(x,m,v) \
48661                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_IN(x))
48662 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_VALUE_BMSK                                                   0xffffffff
48663 #define HWIO_TCL_R0_TCL_STATUS1_RING_MSI2_DATA_VALUE_SHFT                                                            0
48664 
48665 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x)                                                ((x) + 0xdb8)
48666 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_PHYS(x)                                                ((x) + 0xdb8)
48667 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_OFFS                                                   (0xdb8)
48668 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_RMSK                                                       0xffff
48669 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_POR                                                    0x00000000
48670 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_POR_RMSK                                               0xffffffff
48671 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ATTR                                                                0x3
48672 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_IN(x)            \
48673                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x))
48674 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_INM(x, m)            \
48675                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x), m)
48676 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
48677                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x),v)
48678 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
48679                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_IN(x))
48680 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                    0xffff
48681 #define HWIO_TCL_R0_TCL_STATUS1_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                         0
48682 
48683 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ADDR(x)                                                         ((x) + 0xdbc)
48684 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_PHYS(x)                                                         ((x) + 0xdbc)
48685 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_OFFS                                                            (0xdbc)
48686 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_RMSK                                                            0xffff003f
48687 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_POR                                                             0x00000000
48688 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_POR_RMSK                                                        0xffffffff
48689 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ATTR                                                                         0x3
48690 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_IN(x)            \
48691                 in_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ADDR(x))
48692 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_INM(x, m)            \
48693                 in_dword_masked(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ADDR(x), m)
48694 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_OUT(x, v)            \
48695                 out_dword(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ADDR(x),v)
48696 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_OUTM(x,m,v) \
48697                 out_dword_masked_ns(HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_IN(x))
48698 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                   0xffff0000
48699 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                           16
48700 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                          0x3f
48701 #define HWIO_TCL_R0_TCL_STATUS1_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                             0
48702 
48703 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ADDR(x)                                                            ((x) + 0xe38)
48704 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_PHYS(x)                                                            ((x) + 0xe38)
48705 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_OFFS                                                               (0xe38)
48706 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_RMSK                                                               0xffffffff
48707 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_POR                                                                0x00000000
48708 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_POR_RMSK                                                           0xffffffff
48709 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ATTR                                                                            0x3
48710 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_IN(x)            \
48711                 in_dword(HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ADDR(x))
48712 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_INM(x, m)            \
48713                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ADDR(x), m)
48714 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_OUT(x, v)            \
48715                 out_dword(HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ADDR(x),v)
48716 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_OUTM(x,m,v) \
48717                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_IN(x))
48718 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_RING_BASE_ADDR_LSB_BMSK                                            0xffffffff
48719 #define HWIO_TCL_R0_TCL2FW_RING_BASE_LSB_RING_BASE_ADDR_LSB_SHFT                                                     0
48720 
48721 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ADDR(x)                                                            ((x) + 0xe3c)
48722 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_PHYS(x)                                                            ((x) + 0xe3c)
48723 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_OFFS                                                               (0xe3c)
48724 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_RMSK                                                                 0xffffff
48725 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_POR                                                                0x00000000
48726 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_POR_RMSK                                                           0xffffffff
48727 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ATTR                                                                            0x3
48728 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_IN(x)            \
48729                 in_dword(HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ADDR(x))
48730 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_INM(x, m)            \
48731                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ADDR(x), m)
48732 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_OUT(x, v)            \
48733                 out_dword(HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ADDR(x),v)
48734 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_OUTM(x,m,v) \
48735                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_IN(x))
48736 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_RING_SIZE_BMSK                                                       0xffff00
48737 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_RING_SIZE_SHFT                                                              8
48738 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_RING_BASE_ADDR_MSB_BMSK                                                  0xff
48739 #define HWIO_TCL_R0_TCL2FW_RING_BASE_MSB_RING_BASE_ADDR_MSB_SHFT                                                     0
48740 
48741 #define HWIO_TCL_R0_TCL2FW_RING_ID_ADDR(x)                                                                  ((x) + 0xe40)
48742 #define HWIO_TCL_R0_TCL2FW_RING_ID_PHYS(x)                                                                  ((x) + 0xe40)
48743 #define HWIO_TCL_R0_TCL2FW_RING_ID_OFFS                                                                     (0xe40)
48744 #define HWIO_TCL_R0_TCL2FW_RING_ID_RMSK                                                                         0xffff
48745 #define HWIO_TCL_R0_TCL2FW_RING_ID_POR                                                                      0x00000000
48746 #define HWIO_TCL_R0_TCL2FW_RING_ID_POR_RMSK                                                                 0xffffffff
48747 #define HWIO_TCL_R0_TCL2FW_RING_ID_ATTR                                                                                  0x3
48748 #define HWIO_TCL_R0_TCL2FW_RING_ID_IN(x)            \
48749                 in_dword(HWIO_TCL_R0_TCL2FW_RING_ID_ADDR(x))
48750 #define HWIO_TCL_R0_TCL2FW_RING_ID_INM(x, m)            \
48751                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_ID_ADDR(x), m)
48752 #define HWIO_TCL_R0_TCL2FW_RING_ID_OUT(x, v)            \
48753                 out_dword(HWIO_TCL_R0_TCL2FW_RING_ID_ADDR(x),v)
48754 #define HWIO_TCL_R0_TCL2FW_RING_ID_OUTM(x,m,v) \
48755                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_ID_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_ID_IN(x))
48756 #define HWIO_TCL_R0_TCL2FW_RING_ID_RING_ID_BMSK                                                                 0xff00
48757 #define HWIO_TCL_R0_TCL2FW_RING_ID_RING_ID_SHFT                                                                      8
48758 #define HWIO_TCL_R0_TCL2FW_RING_ID_ENTRY_SIZE_BMSK                                                                0xff
48759 #define HWIO_TCL_R0_TCL2FW_RING_ID_ENTRY_SIZE_SHFT                                                                   0
48760 
48761 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_ADDR(x)                                                              ((x) + 0xe44)
48762 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_PHYS(x)                                                              ((x) + 0xe44)
48763 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_OFFS                                                                 (0xe44)
48764 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_RMSK                                                                 0xffffffff
48765 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_POR                                                                  0x00000000
48766 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_POR_RMSK                                                             0xffffffff
48767 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_ATTR                                                                              0x1
48768 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_IN(x)            \
48769                 in_dword(HWIO_TCL_R0_TCL2FW_RING_STATUS_ADDR(x))
48770 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_INM(x, m)            \
48771                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_STATUS_ADDR(x), m)
48772 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_NUM_AVAIL_WORDS_BMSK                                                 0xffff0000
48773 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_NUM_AVAIL_WORDS_SHFT                                                         16
48774 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_NUM_VALID_WORDS_BMSK                                                     0xffff
48775 #define HWIO_TCL_R0_TCL2FW_RING_STATUS_NUM_VALID_WORDS_SHFT                                                          0
48776 
48777 #define HWIO_TCL_R0_TCL2FW_RING_MISC_ADDR(x)                                                                ((x) + 0xe48)
48778 #define HWIO_TCL_R0_TCL2FW_RING_MISC_PHYS(x)                                                                ((x) + 0xe48)
48779 #define HWIO_TCL_R0_TCL2FW_RING_MISC_OFFS                                                                   (0xe48)
48780 #define HWIO_TCL_R0_TCL2FW_RING_MISC_RMSK                                                                    0xfffffff
48781 #define HWIO_TCL_R0_TCL2FW_RING_MISC_POR                                                                    0x00000080
48782 #define HWIO_TCL_R0_TCL2FW_RING_MISC_POR_RMSK                                                               0xffffffff
48783 #define HWIO_TCL_R0_TCL2FW_RING_MISC_ATTR                                                                                0x3
48784 #define HWIO_TCL_R0_TCL2FW_RING_MISC_IN(x)            \
48785                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MISC_ADDR(x))
48786 #define HWIO_TCL_R0_TCL2FW_RING_MISC_INM(x, m)            \
48787                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MISC_ADDR(x), m)
48788 #define HWIO_TCL_R0_TCL2FW_RING_MISC_OUT(x, v)            \
48789                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MISC_ADDR(x),v)
48790 #define HWIO_TCL_R0_TCL2FW_RING_MISC_OUTM(x,m,v) \
48791                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MISC_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MISC_IN(x))
48792 #define HWIO_TCL_R0_TCL2FW_RING_MISC_TRANSACTION_TYPE_BMSK                                                   0x8000000
48793 #define HWIO_TCL_R0_TCL2FW_RING_MISC_TRANSACTION_TYPE_SHFT                                                          27
48794 #define HWIO_TCL_R0_TCL2FW_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_BMSK                                            0x4000000
48795 #define HWIO_TCL_R0_TCL2FW_RING_MISC_ADD_8_ENTRIES_FOR_DEBUG_SHFT                                                   26
48796 #define HWIO_TCL_R0_TCL2FW_RING_MISC_LOOP_CNT_BMSK                                                           0x3c00000
48797 #define HWIO_TCL_R0_TCL2FW_RING_MISC_LOOP_CNT_SHFT                                                                  22
48798 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SPARE_CONTROL_BMSK                                                       0x3fc000
48799 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SPARE_CONTROL_SHFT                                                             14
48800 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_SM_STATE2_BMSK                                                        0x3000
48801 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_SM_STATE2_SHFT                                                            12
48802 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_SM_STATE1_BMSK                                                         0xf00
48803 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_SM_STATE1_SHFT                                                             8
48804 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_IS_IDLE_BMSK                                                            0x80
48805 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_IS_IDLE_SHFT                                                               7
48806 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_ENABLE_BMSK                                                             0x40
48807 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SRNG_ENABLE_SHFT                                                                6
48808 #define HWIO_TCL_R0_TCL2FW_RING_MISC_DATA_TLV_SWAP_BIT_BMSK                                                       0x20
48809 #define HWIO_TCL_R0_TCL2FW_RING_MISC_DATA_TLV_SWAP_BIT_SHFT                                                          5
48810 #define HWIO_TCL_R0_TCL2FW_RING_MISC_HOST_FW_SWAP_BIT_BMSK                                                        0x10
48811 #define HWIO_TCL_R0_TCL2FW_RING_MISC_HOST_FW_SWAP_BIT_SHFT                                                           4
48812 #define HWIO_TCL_R0_TCL2FW_RING_MISC_MSI_SWAP_BIT_BMSK                                                             0x8
48813 #define HWIO_TCL_R0_TCL2FW_RING_MISC_MSI_SWAP_BIT_SHFT                                                               3
48814 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SECURITY_BIT_BMSK                                                             0x4
48815 #define HWIO_TCL_R0_TCL2FW_RING_MISC_SECURITY_BIT_SHFT                                                               2
48816 #define HWIO_TCL_R0_TCL2FW_RING_MISC_LOOPCNT_DISABLE_BMSK                                                          0x2
48817 #define HWIO_TCL_R0_TCL2FW_RING_MISC_LOOPCNT_DISABLE_SHFT                                                            1
48818 #define HWIO_TCL_R0_TCL2FW_RING_MISC_RING_ID_DISABLE_BMSK                                                          0x1
48819 #define HWIO_TCL_R0_TCL2FW_RING_MISC_RING_ID_DISABLE_SHFT                                                            0
48820 
48821 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ADDR(x)                                                         ((x) + 0xe4c)
48822 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_PHYS(x)                                                         ((x) + 0xe4c)
48823 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_OFFS                                                            (0xe4c)
48824 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_RMSK                                                            0xffffffff
48825 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_POR                                                             0x00000000
48826 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_POR_RMSK                                                        0xffffffff
48827 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ATTR                                                                         0x3
48828 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_IN(x)            \
48829                 in_dword(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ADDR(x))
48830 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_INM(x, m)            \
48831                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ADDR(x), m)
48832 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_OUT(x, v)            \
48833                 out_dword(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ADDR(x),v)
48834 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_OUTM(x,m,v) \
48835                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_IN(x))
48836 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_BMSK                                       0xffffffff
48837 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_LSB_HEAD_PTR_MEMADDR_LSB_SHFT                                                0
48838 
48839 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ADDR(x)                                                         ((x) + 0xe50)
48840 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_PHYS(x)                                                         ((x) + 0xe50)
48841 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_OFFS                                                            (0xe50)
48842 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_RMSK                                                                  0xff
48843 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_POR                                                             0x00000000
48844 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_POR_RMSK                                                        0xffffffff
48845 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ATTR                                                                         0x3
48846 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_IN(x)            \
48847                 in_dword(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ADDR(x))
48848 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_INM(x, m)            \
48849                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ADDR(x), m)
48850 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_OUT(x, v)            \
48851                 out_dword(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ADDR(x),v)
48852 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_OUTM(x,m,v) \
48853                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_IN(x))
48854 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_BMSK                                             0xff
48855 #define HWIO_TCL_R0_TCL2FW_RING_HP_ADDR_MSB_HEAD_PTR_MEMADDR_MSB_SHFT                                                0
48856 
48857 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ADDR(x)                                                  ((x) + 0xe5c)
48858 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_PHYS(x)                                                  ((x) + 0xe5c)
48859 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_OFFS                                                     (0xe5c)
48860 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_RMSK                                                     0xffffffff
48861 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_POR                                                      0x00000000
48862 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_POR_RMSK                                                 0xffffffff
48863 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ATTR                                                                  0x3
48864 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_IN(x)            \
48865                 in_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ADDR(x))
48866 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_INM(x, m)            \
48867                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ADDR(x), m)
48868 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_OUT(x, v)            \
48869                 out_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ADDR(x),v)
48870 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_OUTM(x,m,v) \
48871                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_IN(x))
48872 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_BMSK                           0xffff0000
48873 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_INTERRUPT_TIMER_THRESHOLD_SHFT                                   16
48874 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_BMSK                                       0x8000
48875 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_SW_INTERRUPT_MODE_SHFT                                           15
48876 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_BMSK                                 0x7fff
48877 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_SETUP_BATCH_COUNTER_THRESHOLD_SHFT                                      0
48878 
48879 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_ADDR(x)                                                 ((x) + 0xe60)
48880 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_PHYS(x)                                                 ((x) + 0xe60)
48881 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_OFFS                                                    (0xe60)
48882 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_RMSK                                                    0xffffffff
48883 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_POR                                                     0x00000000
48884 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_POR_RMSK                                                0xffffffff
48885 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_ATTR                                                                 0x1
48886 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_IN(x)            \
48887                 in_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_ADDR(x))
48888 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_INM(x, m)            \
48889                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_ADDR(x), m)
48890 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_BMSK                      0xffff0000
48891 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_CURRENT_INTERRUPT_TIMER_VALUE_SHFT                              16
48892 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_BMSK                              0x8000
48893 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_CURRENT_SW_INT_WIRE_VALUE_SHFT                                  15
48894 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_BMSK                           0x7fff
48895 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT_STATUS_INTERNAL_BATCH_COUNTER_VALUE_SHFT                                0
48896 
48897 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x)                                               ((x) + 0xe64)
48898 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_PHYS(x)                                               ((x) + 0xe64)
48899 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_OFFS                                                  (0xe64)
48900 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_RMSK                                                       0x3ff
48901 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_POR                                                   0x00000000
48902 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_POR_RMSK                                              0xffffffff
48903 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ATTR                                                               0x3
48904 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_IN(x)            \
48905                 in_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x))
48906 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_INM(x, m)            \
48907                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x), m)
48908 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_OUT(x, v)            \
48909                 out_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x),v)
48910 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_OUTM(x,m,v) \
48911                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_IN(x))
48912 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_BMSK                                     0x3ff
48913 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_FULL_COUNTER_RING_FULL_COUNTER_SHFT                                         0
48914 
48915 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR(x)                                                       ((x) + 0xe80)
48916 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_PHYS(x)                                                       ((x) + 0xe80)
48917 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_OFFS                                                          (0xe80)
48918 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_RMSK                                                          0xffffffff
48919 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_POR                                                           0x00000000
48920 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_POR_RMSK                                                      0xffffffff
48921 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ATTR                                                                       0x3
48922 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_IN(x)            \
48923                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR(x))
48924 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_INM(x, m)            \
48925                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR(x), m)
48926 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_OUT(x, v)            \
48927                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR(x),v)
48928 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_OUTM(x,m,v) \
48929                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_IN(x))
48930 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR_BMSK                                                     0xffffffff
48931 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_LSB_ADDR_SHFT                                                              0
48932 
48933 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR(x)                                                       ((x) + 0xe84)
48934 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_PHYS(x)                                                       ((x) + 0xe84)
48935 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_OFFS                                                          (0xe84)
48936 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_RMSK                                                               0x1ff
48937 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_POR                                                           0x00000000
48938 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_POR_RMSK                                                      0xffffffff
48939 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ATTR                                                                       0x3
48940 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_IN(x)            \
48941                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR(x))
48942 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_INM(x, m)            \
48943                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR(x), m)
48944 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_OUT(x, v)            \
48945                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR(x),v)
48946 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_OUTM(x,m,v) \
48947                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_IN(x))
48948 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_MSI1_ENABLE_BMSK                                                   0x100
48949 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_MSI1_ENABLE_SHFT                                                       8
48950 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR_BMSK                                                           0xff
48951 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_BASE_MSB_ADDR_SHFT                                                              0
48952 
48953 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ADDR(x)                                                           ((x) + 0xe88)
48954 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_PHYS(x)                                                           ((x) + 0xe88)
48955 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_OFFS                                                              (0xe88)
48956 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_RMSK                                                              0xffffffff
48957 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_POR                                                               0x00000000
48958 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_POR_RMSK                                                          0xffffffff
48959 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ATTR                                                                           0x3
48960 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_IN(x)            \
48961                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ADDR(x))
48962 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_INM(x, m)            \
48963                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ADDR(x), m)
48964 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_OUT(x, v)            \
48965                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ADDR(x),v)
48966 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_OUTM(x,m,v) \
48967                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_IN(x))
48968 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_VALUE_BMSK                                                        0xffffffff
48969 #define HWIO_TCL_R0_TCL2FW_RING_MSI1_DATA_VALUE_SHFT                                                                 0
48970 
48971 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ADDR(x)                                                 ((x) + 0xe8c)
48972 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_PHYS(x)                                                 ((x) + 0xe8c)
48973 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_OFFS                                                    (0xe8c)
48974 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_RMSK                                                    0xffc0ffff
48975 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_POR                                                     0x00000000
48976 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_POR_RMSK                                                0xffffffff
48977 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ATTR                                                                 0x3
48978 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_IN(x)            \
48979                 in_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ADDR(x))
48980 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_INM(x, m)            \
48981                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ADDR(x), m)
48982 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_OUT(x, v)            \
48983                 out_dword(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ADDR(x),v)
48984 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_OUTM(x,m,v) \
48985                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_IN(x))
48986 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_BMSK                         0xff000000
48987 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_INTERRUPT2_TIMER_THRESHOLD_SHFT                                 24
48988 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_BMSK                          0x800000
48989 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_CURRENT_SW_INTR2_WIRE_VALUE_SHFT                                23
48990 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_BMSK                                        0x400000
48991 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_SW_INTR2_MODE_SHFT                                              22
48992 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_BMSK                                         0xffff
48993 #define HWIO_TCL_R0_TCL2FW_RING_PRODUCER_INT2_SETUP_HIGH_THRESHOLD_SHFT                                              0
48994 
48995 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR(x)                                                       ((x) + 0xe90)
48996 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_PHYS(x)                                                       ((x) + 0xe90)
48997 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_OFFS                                                          (0xe90)
48998 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_RMSK                                                          0xffffffff
48999 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_POR                                                           0x00000000
49000 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_POR_RMSK                                                      0xffffffff
49001 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ATTR                                                                       0x3
49002 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_IN(x)            \
49003                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR(x))
49004 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_INM(x, m)            \
49005                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR(x), m)
49006 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_OUT(x, v)            \
49007                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR(x),v)
49008 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_OUTM(x,m,v) \
49009                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_IN(x))
49010 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR_BMSK                                                     0xffffffff
49011 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_LSB_ADDR_SHFT                                                              0
49012 
49013 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR(x)                                                       ((x) + 0xe94)
49014 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_PHYS(x)                                                       ((x) + 0xe94)
49015 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_OFFS                                                          (0xe94)
49016 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_RMSK                                                               0x1ff
49017 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_POR                                                           0x00000000
49018 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_POR_RMSK                                                      0xffffffff
49019 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ATTR                                                                       0x3
49020 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_IN(x)            \
49021                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR(x))
49022 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_INM(x, m)            \
49023                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR(x), m)
49024 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_OUT(x, v)            \
49025                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR(x),v)
49026 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_OUTM(x,m,v) \
49027                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_IN(x))
49028 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_MSI2_ENABLE_BMSK                                                   0x100
49029 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_MSI2_ENABLE_SHFT                                                       8
49030 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR_BMSK                                                           0xff
49031 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_BASE_MSB_ADDR_SHFT                                                              0
49032 
49033 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ADDR(x)                                                           ((x) + 0xe98)
49034 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_PHYS(x)                                                           ((x) + 0xe98)
49035 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_OFFS                                                              (0xe98)
49036 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_RMSK                                                              0xffffffff
49037 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_POR                                                               0x00000000
49038 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_POR_RMSK                                                          0xffffffff
49039 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ATTR                                                                           0x3
49040 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_IN(x)            \
49041                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ADDR(x))
49042 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_INM(x, m)            \
49043                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ADDR(x), m)
49044 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_OUT(x, v)            \
49045                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ADDR(x),v)
49046 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_OUTM(x,m,v) \
49047                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_IN(x))
49048 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_VALUE_BMSK                                                        0xffffffff
49049 #define HWIO_TCL_R0_TCL2FW_RING_MSI2_DATA_VALUE_SHFT                                                                 0
49050 
49051 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ADDR(x)                                                     ((x) + 0xea8)
49052 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_PHYS(x)                                                     ((x) + 0xea8)
49053 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_OFFS                                                        (0xea8)
49054 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_RMSK                                                            0xffff
49055 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_POR                                                         0x00000000
49056 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_POR_RMSK                                                    0xffffffff
49057 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ATTR                                                                     0x3
49058 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_IN(x)            \
49059                 in_dword(HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ADDR(x))
49060 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_INM(x, m)            \
49061                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ADDR(x), m)
49062 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_OUT(x, v)            \
49063                 out_dword(HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ADDR(x),v)
49064 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_OUTM(x,m,v) \
49065                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_IN(x))
49066 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_BMSK                                         0xffff
49067 #define HWIO_TCL_R0_TCL2FW_RING_HP_TP_SW_OFFSET_HP_TP_OFFSET_VALUE_SHFT                                              0
49068 
49069 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_ADDR(x)                                                              ((x) + 0xeac)
49070 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_PHYS(x)                                                              ((x) + 0xeac)
49071 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_OFFS                                                                 (0xeac)
49072 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_RMSK                                                                 0xffff003f
49073 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_POR                                                                  0x00000000
49074 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_POR_RMSK                                                             0xffffffff
49075 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_ATTR                                                                              0x3
49076 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_IN(x)            \
49077                 in_dword(HWIO_TCL_R0_TCL2FW_RING_MISC_1_ADDR(x))
49078 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_INM(x, m)            \
49079                 in_dword_masked(HWIO_TCL_R0_TCL2FW_RING_MISC_1_ADDR(x), m)
49080 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_OUT(x, v)            \
49081                 out_dword(HWIO_TCL_R0_TCL2FW_RING_MISC_1_ADDR(x),v)
49082 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_OUTM(x,m,v) \
49083                 out_dword_masked_ns(HWIO_TCL_R0_TCL2FW_RING_MISC_1_ADDR(x),m,v,HWIO_TCL_R0_TCL2FW_RING_MISC_1_IN(x))
49084 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_BMSK                                        0xffff0000
49085 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_TIME_THRESHOLD_TO_UPDATE_SHFT                                                16
49086 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_BMSK                                               0x3f
49087 #define HWIO_TCL_R0_TCL2FW_RING_MISC_1_NUM_THRESHOLD_TO_UPDATE_SHFT                                                  0
49088 
49089 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ADDR(x)                                                           ((x) + 0xeb0)
49090 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_PHYS(x)                                                           ((x) + 0xeb0)
49091 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_OFFS                                                              (0xeb0)
49092 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_RMSK                                                              0xffffffff
49093 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_POR                                                               0x00000000
49094 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_POR_RMSK                                                          0xffffffff
49095 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ATTR                                                                           0x3
49096 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_IN(x)            \
49097                 in_dword(HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ADDR(x))
49098 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_INM(x, m)            \
49099                 in_dword_masked(HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ADDR(x), m)
49100 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_OUT(x, v)            \
49101                 out_dword(HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ADDR(x),v)
49102 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_OUTM(x,m,v) \
49103                 out_dword_masked_ns(HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_ADDR(x),m,v,HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_IN(x))
49104 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_VAL_BMSK                                                          0xffffffff
49105 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_LOW_VAL_SHFT                                                                   0
49106 
49107 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ADDR(x)                                                          ((x) + 0xeb4)
49108 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_PHYS(x)                                                          ((x) + 0xeb4)
49109 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_OFFS                                                             (0xeb4)
49110 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_RMSK                                                                   0xff
49111 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_POR                                                              0x00000000
49112 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_POR_RMSK                                                         0xffffffff
49113 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ATTR                                                                          0x3
49114 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_IN(x)            \
49115                 in_dword(HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ADDR(x))
49116 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_INM(x, m)            \
49117                 in_dword_masked(HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ADDR(x), m)
49118 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_OUT(x, v)            \
49119                 out_dword(HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ADDR(x),v)
49120 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_OUTM(x,m,v) \
49121                 out_dword_masked_ns(HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_ADDR(x),m,v,HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_IN(x))
49122 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_VAL_BMSK                                                               0xff
49123 #define HWIO_TCL_R0_ASE_GST_BASE_ADDR_HIGH_VAL_SHFT                                                                  0
49124 
49125 #define HWIO_TCL_R0_ASE_GST_SIZE_ADDR(x)                                                                    ((x) + 0xeb8)
49126 #define HWIO_TCL_R0_ASE_GST_SIZE_PHYS(x)                                                                    ((x) + 0xeb8)
49127 #define HWIO_TCL_R0_ASE_GST_SIZE_OFFS                                                                       (0xeb8)
49128 #define HWIO_TCL_R0_ASE_GST_SIZE_RMSK                                                                          0xfffff
49129 #define HWIO_TCL_R0_ASE_GST_SIZE_POR                                                                        0x00000000
49130 #define HWIO_TCL_R0_ASE_GST_SIZE_POR_RMSK                                                                   0xffffffff
49131 #define HWIO_TCL_R0_ASE_GST_SIZE_ATTR                                                                                    0x3
49132 #define HWIO_TCL_R0_ASE_GST_SIZE_IN(x)            \
49133                 in_dword(HWIO_TCL_R0_ASE_GST_SIZE_ADDR(x))
49134 #define HWIO_TCL_R0_ASE_GST_SIZE_INM(x, m)            \
49135                 in_dword_masked(HWIO_TCL_R0_ASE_GST_SIZE_ADDR(x), m)
49136 #define HWIO_TCL_R0_ASE_GST_SIZE_OUT(x, v)            \
49137                 out_dword(HWIO_TCL_R0_ASE_GST_SIZE_ADDR(x),v)
49138 #define HWIO_TCL_R0_ASE_GST_SIZE_OUTM(x,m,v) \
49139                 out_dword_masked_ns(HWIO_TCL_R0_ASE_GST_SIZE_ADDR(x),m,v,HWIO_TCL_R0_ASE_GST_SIZE_IN(x))
49140 #define HWIO_TCL_R0_ASE_GST_SIZE_VAL_BMSK                                                                      0xfffff
49141 #define HWIO_TCL_R0_ASE_GST_SIZE_VAL_SHFT                                                                            0
49142 
49143 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_ADDR(x)                                                                 ((x) + 0xebc)
49144 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_PHYS(x)                                                                 ((x) + 0xebc)
49145 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_OFFS                                                                    (0xebc)
49146 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_RMSK                                                                    0xffff3fff
49147 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_POR                                                                     0x00003806
49148 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_POR_RMSK                                                                0xffffffff
49149 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_ATTR                                                                                 0x3
49150 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_IN(x)            \
49151                 in_dword(HWIO_TCL_R0_ASE_SEARCH_CTRL_ADDR(x))
49152 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_INM(x, m)            \
49153                 in_dword_masked(HWIO_TCL_R0_ASE_SEARCH_CTRL_ADDR(x), m)
49154 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_OUT(x, v)            \
49155                 out_dword(HWIO_TCL_R0_ASE_SEARCH_CTRL_ADDR(x),v)
49156 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_OUTM(x,m,v) \
49157                 out_dword_masked_ns(HWIO_TCL_R0_ASE_SEARCH_CTRL_ADDR(x),m,v,HWIO_TCL_R0_ASE_SEARCH_CTRL_IN(x))
49158 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_TIMEOUT_THRESH_BMSK                                                     0xffff0000
49159 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_TIMEOUT_THRESH_SHFT                                                             16
49160 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_CMD_READ_BYPASS_EN_BMSK                                               0x2000
49161 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_CMD_READ_BYPASS_EN_SHFT                                                   13
49162 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_WRITE_BACK_FIX_EN_BMSK                                                0x1000
49163 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_WRITE_BACK_FIX_EN_SHFT                                                    12
49164 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_ONLY_ENTRY_CMD_FIX_EN_BMSK                                             0x800
49165 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_ONLY_ENTRY_CMD_FIX_EN_SHFT                                                11
49166 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_FAILURES_ENABLE_BMSK                                                   0x400
49167 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_FAILURES_ENABLE_SHFT                                                      10
49168 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_DISABLE_BMSK                                                           0x200
49169 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_CACHE_DISABLE_SHFT                                                               9
49170 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_SEARCH_SWAP_BMSK                                                             0x100
49171 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_SEARCH_SWAP_SHFT                                                                 8
49172 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_MAX_SEARCH_BMSK                                                               0xff
49173 #define HWIO_TCL_R0_ASE_SEARCH_CTRL_MAX_SEARCH_SHFT                                                                  0
49174 
49175 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ADDR(x)                                                                ((x) + 0xec0)
49176 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_PHYS(x)                                                                ((x) + 0xec0)
49177 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_OFFS                                                                   (0xec0)
49178 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_RMSK                                                                          0x3
49179 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_POR                                                                    0x00000000
49180 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_POR_RMSK                                                               0xffffffff
49181 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ATTR                                                                                0x3
49182 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_IN(x)            \
49183                 in_dword(HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ADDR(x))
49184 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_INM(x, m)            \
49185                 in_dword_masked(HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ADDR(x), m)
49186 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_OUT(x, v)            \
49187                 out_dword(HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ADDR(x),v)
49188 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_OUTM(x,m,v) \
49189                 out_dword_masked_ns(HWIO_TCL_R0_ASE_PCIE_VC_CTRL_ADDR(x),m,v,HWIO_TCL_R0_ASE_PCIE_VC_CTRL_IN(x))
49190 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_GXI_RD_VCID_1_BMSK                                                            0x2
49191 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_GXI_RD_VCID_1_SHFT                                                              1
49192 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_GXI_RD_VCID_0_BMSK                                                            0x1
49193 #define HWIO_TCL_R0_ASE_PCIE_VC_CTRL_GXI_RD_VCID_0_SHFT                                                              0
49194 
49195 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_ADDR(x)                                                                ((x) + 0xec4)
49196 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_PHYS(x)                                                                ((x) + 0xec4)
49197 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_OFFS                                                                   (0xec4)
49198 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_RMSK                                                                   0xffffffff
49199 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_POR                                                                    0x0000ffff
49200 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_POR_RMSK                                                               0xffffffff
49201 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_ATTR                                                                                0x3
49202 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_IN(x)            \
49203                 in_dword(HWIO_TCL_R0_ASE_WATCHDOG_WAR_ADDR(x))
49204 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_INM(x, m)            \
49205                 in_dword_masked(HWIO_TCL_R0_ASE_WATCHDOG_WAR_ADDR(x), m)
49206 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_OUT(x, v)            \
49207                 out_dword(HWIO_TCL_R0_ASE_WATCHDOG_WAR_ADDR(x),v)
49208 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_OUTM(x,m,v) \
49209                 out_dword_masked_ns(HWIO_TCL_R0_ASE_WATCHDOG_WAR_ADDR(x),m,v,HWIO_TCL_R0_ASE_WATCHDOG_WAR_IN(x))
49210 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_STATUS_BMSK                                                            0xffff0000
49211 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_STATUS_SHFT                                                                    16
49212 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_LIMIT_BMSK                                                                 0xffff
49213 #define HWIO_TCL_R0_ASE_WATCHDOG_WAR_LIMIT_SHFT                                                                      0
49214 
49215 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_ADDR(x)                                                                ((x) + 0xec8)
49216 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_PHYS(x)                                                                ((x) + 0xec8)
49217 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_OFFS                                                                   (0xec8)
49218 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_RMSK                                                                   0xffffffff
49219 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_POR                                                                    0x0000ffff
49220 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_POR_RMSK                                                               0xffffffff
49221 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_ATTR                                                                                0x3
49222 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_IN(x)            \
49223                 in_dword(HWIO_TCL_R0_ASE_WATCHDOG_ERR_ADDR(x))
49224 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_INM(x, m)            \
49225                 in_dword_masked(HWIO_TCL_R0_ASE_WATCHDOG_ERR_ADDR(x), m)
49226 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_OUT(x, v)            \
49227                 out_dword(HWIO_TCL_R0_ASE_WATCHDOG_ERR_ADDR(x),v)
49228 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_OUTM(x,m,v) \
49229                 out_dword_masked_ns(HWIO_TCL_R0_ASE_WATCHDOG_ERR_ADDR(x),m,v,HWIO_TCL_R0_ASE_WATCHDOG_ERR_IN(x))
49230 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_STATUS_BMSK                                                            0xffff0000
49231 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_STATUS_SHFT                                                                    16
49232 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_LIMIT_BMSK                                                                 0xffff
49233 #define HWIO_TCL_R0_ASE_WATCHDOG_ERR_LIMIT_SHFT                                                                      0
49234 
49235 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ADDR(x)                                                             ((x) + 0xecc)
49236 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_PHYS(x)                                                             ((x) + 0xecc)
49237 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_OFFS                                                                (0xecc)
49238 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_RMSK                                                                0xffffffff
49239 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_POR                                                                 0x00000000
49240 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_POR_RMSK                                                            0xffffffff
49241 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ATTR                                                                             0x3
49242 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_IN(x)            \
49243                 in_dword(HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ADDR(x))
49244 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_INM(x, m)            \
49245                 in_dword_masked(HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ADDR(x), m)
49246 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_OUT(x, v)            \
49247                 out_dword(HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ADDR(x),v)
49248 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_OUTM(x,m,v) \
49249                 out_dword_masked_ns(HWIO_TCL_R0_ASE_CLKGATE_DISABLE_ADDR(x),m,v,HWIO_TCL_R0_ASE_CLKGATE_DISABLE_IN(x))
49250 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CLK_EXTEND_BMSK                                                     0x80000000
49251 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CLK_EXTEND_SHFT                                                             31
49252 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CPU_IF_EXTEND_BMSK                                                  0x40000000
49253 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CPU_IF_EXTEND_SHFT                                                          30
49254 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_RSRVD_BMSK                                                      0x3ffffe00
49255 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_RSRVD_SHFT                                                               9
49256 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_TOP_BMSK                                                             0x100
49257 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_TOP_SHFT                                                                 8
49258 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CACHE_BMSK                                                                0x80
49259 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_CACHE_SHFT                                                                   7
49260 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_SLOTS_ARRAY_HASH_BMSK                                                     0x40
49261 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_SLOTS_ARRAY_HASH_SHFT                                                        6
49262 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_APP_RETURN_BMSK                                                           0x20
49263 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_APP_RETURN_SHFT                                                              5
49264 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_RESP2_BMSK                                                            0x10
49265 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_RESP2_SHFT                                                               4
49266 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_RESP1_BMSK                                                             0x8
49267 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_RESP1_SHFT                                                               3
49268 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_ISS2_BMSK                                                              0x4
49269 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_ISS2_SHFT                                                                2
49270 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_ISS1_BMSK                                                              0x2
49271 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_MEM_ISS1_SHFT                                                                1
49272 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_CTL_BMSK                                                               0x1
49273 #define HWIO_TCL_R0_ASE_CLKGATE_DISABLE_GSE_CTL_SHFT                                                                 0
49274 
49275 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_ADDR(x)                                                          ((x) + 0xed0)
49276 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_PHYS(x)                                                          ((x) + 0xed0)
49277 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_OFFS                                                             (0xed0)
49278 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_RMSK                                                                    0x1
49279 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_POR                                                              0x00000000
49280 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_POR_RMSK                                                         0xffffffff
49281 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_ATTR                                                                          0x1
49282 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_IN(x)            \
49283                 in_dword(HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_ADDR(x))
49284 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_INM(x, m)            \
49285                 in_dword_masked(HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_ADDR(x), m)
49286 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_STATUS_BMSK                                                             0x1
49287 #define HWIO_TCL_R0_ASE_WRITE_BACK_PENDING_STATUS_SHFT                                                               0
49288 
49289 #define HWIO_TCL_R1_CACHE_FLUSH_ADDR(x)                                                                     ((x) + 0x1000)
49290 #define HWIO_TCL_R1_CACHE_FLUSH_PHYS(x)                                                                     ((x) + 0x1000)
49291 #define HWIO_TCL_R1_CACHE_FLUSH_OFFS                                                                        (0x1000)
49292 #define HWIO_TCL_R1_CACHE_FLUSH_RMSK                                                                               0x3
49293 #define HWIO_TCL_R1_CACHE_FLUSH_POR                                                                         0x00000000
49294 #define HWIO_TCL_R1_CACHE_FLUSH_POR_RMSK                                                                    0xffffffff
49295 #define HWIO_TCL_R1_CACHE_FLUSH_ATTR                                                                                     0x3
49296 #define HWIO_TCL_R1_CACHE_FLUSH_IN(x)            \
49297                 in_dword(HWIO_TCL_R1_CACHE_FLUSH_ADDR(x))
49298 #define HWIO_TCL_R1_CACHE_FLUSH_INM(x, m)            \
49299                 in_dword_masked(HWIO_TCL_R1_CACHE_FLUSH_ADDR(x), m)
49300 #define HWIO_TCL_R1_CACHE_FLUSH_OUT(x, v)            \
49301                 out_dword(HWIO_TCL_R1_CACHE_FLUSH_ADDR(x),v)
49302 #define HWIO_TCL_R1_CACHE_FLUSH_OUTM(x,m,v) \
49303                 out_dword_masked_ns(HWIO_TCL_R1_CACHE_FLUSH_ADDR(x),m,v,HWIO_TCL_R1_CACHE_FLUSH_IN(x))
49304 #define HWIO_TCL_R1_CACHE_FLUSH_STATUS_BMSK                                                                        0x2
49305 #define HWIO_TCL_R1_CACHE_FLUSH_STATUS_SHFT                                                                          1
49306 #define HWIO_TCL_R1_CACHE_FLUSH_ENABLE_BMSK                                                                        0x1
49307 #define HWIO_TCL_R1_CACHE_FLUSH_ENABLE_SHFT                                                                          0
49308 
49309 #define HWIO_TCL_R1_SM_STATES_IX_0_ADDR(x)                                                                  ((x) + 0x1004)
49310 #define HWIO_TCL_R1_SM_STATES_IX_0_PHYS(x)                                                                  ((x) + 0x1004)
49311 #define HWIO_TCL_R1_SM_STATES_IX_0_OFFS                                                                     (0x1004)
49312 #define HWIO_TCL_R1_SM_STATES_IX_0_RMSK                                                                     0x7fff8fff
49313 #define HWIO_TCL_R1_SM_STATES_IX_0_POR                                                                      0x00000000
49314 #define HWIO_TCL_R1_SM_STATES_IX_0_POR_RMSK                                                                 0xffffffff
49315 #define HWIO_TCL_R1_SM_STATES_IX_0_ATTR                                                                                  0x1
49316 #define HWIO_TCL_R1_SM_STATES_IX_0_IN(x)            \
49317                 in_dword(HWIO_TCL_R1_SM_STATES_IX_0_ADDR(x))
49318 #define HWIO_TCL_R1_SM_STATES_IX_0_INM(x, m)            \
49319                 in_dword_masked(HWIO_TCL_R1_SM_STATES_IX_0_ADDR(x), m)
49320 #define HWIO_TCL_R1_SM_STATES_IX_0_TLV_GEN_BMSK                                                             0x78000000
49321 #define HWIO_TCL_R1_SM_STATES_IX_0_TLV_GEN_SHFT                                                                     27
49322 #define HWIO_TCL_R1_SM_STATES_IX_0_EXTN_DESC_FETCH_BMSK                                                      0x7000000
49323 #define HWIO_TCL_R1_SM_STATES_IX_0_EXTN_DESC_FETCH_SHFT                                                             24
49324 #define HWIO_TCL_R1_SM_STATES_IX_0_MSDU_FETCH_BMSK                                                            0xe00000
49325 #define HWIO_TCL_R1_SM_STATES_IX_0_MSDU_FETCH_SHFT                                                                  21
49326 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL_CREDIT_RING_BMSK                                                    0x1c0000
49327 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL_CREDIT_RING_SHFT                                                          18
49328 #define HWIO_TCL_R1_SM_STATES_IX_0_FW2TCL1_RING_BMSK                                                           0x38000
49329 #define HWIO_TCL_R1_SM_STATES_IX_0_FW2TCL1_RING_SHFT                                                                15
49330 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL4_RING_BMSK                                                             0xe00
49331 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL4_RING_SHFT                                                                 9
49332 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL3_RING_BMSK                                                             0x1c0
49333 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL3_RING_SHFT                                                                 6
49334 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL2_RING_BMSK                                                              0x38
49335 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL2_RING_SHFT                                                                 3
49336 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL1_RING_BMSK                                                               0x7
49337 #define HWIO_TCL_R1_SM_STATES_IX_0_SW2TCL1_RING_SHFT                                                                 0
49338 
49339 #define HWIO_TCL_R1_SM_STATES_IX_1_ADDR(x)                                                                  ((x) + 0x1008)
49340 #define HWIO_TCL_R1_SM_STATES_IX_1_PHYS(x)                                                                  ((x) + 0x1008)
49341 #define HWIO_TCL_R1_SM_STATES_IX_1_OFFS                                                                     (0x1008)
49342 #define HWIO_TCL_R1_SM_STATES_IX_1_RMSK                                                                     0xfffe3fff
49343 #define HWIO_TCL_R1_SM_STATES_IX_1_POR                                                                      0x00000000
49344 #define HWIO_TCL_R1_SM_STATES_IX_1_POR_RMSK                                                                 0xffffffff
49345 #define HWIO_TCL_R1_SM_STATES_IX_1_ATTR                                                                                  0x1
49346 #define HWIO_TCL_R1_SM_STATES_IX_1_IN(x)            \
49347                 in_dword(HWIO_TCL_R1_SM_STATES_IX_1_ADDR(x))
49348 #define HWIO_TCL_R1_SM_STATES_IX_1_INM(x, m)            \
49349                 in_dword_masked(HWIO_TCL_R1_SM_STATES_IX_1_ADDR(x), m)
49350 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL_IDLE_SEQUENCE_BMSK                                                   0xe0000000
49351 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL_IDLE_SEQUENCE_SHFT                                                           29
49352 #define HWIO_TCL_R1_SM_STATES_IX_1_DSCP_TABLE_ACC_BMSK                                                      0x1c000000
49353 #define HWIO_TCL_R1_SM_STATES_IX_1_DSCP_TABLE_ACC_SHFT                                                              26
49354 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_RING_FW_CTRL_BMSK                                                    0x3800000
49355 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_RING_FW_CTRL_SHFT                                                           23
49356 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_CTRL_METADATA_BMSK                                                    0x700000
49357 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_CTRL_METADATA_SHFT                                                          20
49358 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_CTRL_BMSK                                                              0xe0000
49359 #define HWIO_TCL_R1_SM_STATES_IX_1_PROD_CTRL_SHFT                                                                   17
49360 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL_STATUS1_BMSK                                                             0x3800
49361 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL_STATUS1_SHFT                                                                 11
49362 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL2FW_BMSK                                                                   0x700
49363 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL2FW_SHFT                                                                       8
49364 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL2TQM_BMSK                                                                   0xe0
49365 #define HWIO_TCL_R1_SM_STATES_IX_1_TCL2TQM_SHFT                                                                      5
49366 #define HWIO_TCL_R1_SM_STATES_IX_1_GSE_CTRL_RES_WR_BMSK                                                           0x18
49367 #define HWIO_TCL_R1_SM_STATES_IX_1_GSE_CTRL_RES_WR_SHFT                                                              3
49368 #define HWIO_TCL_R1_SM_STATES_IX_1_GSE_CTRL_BMSK                                                                   0x7
49369 #define HWIO_TCL_R1_SM_STATES_IX_1_GSE_CTRL_SHFT                                                                     0
49370 
49371 #define HWIO_TCL_R1_SM_STATES_IX_2_ADDR(x)                                                                  ((x) + 0x100c)
49372 #define HWIO_TCL_R1_SM_STATES_IX_2_PHYS(x)                                                                  ((x) + 0x100c)
49373 #define HWIO_TCL_R1_SM_STATES_IX_2_OFFS                                                                     (0x100c)
49374 #define HWIO_TCL_R1_SM_STATES_IX_2_RMSK                                                                          0x3ff
49375 #define HWIO_TCL_R1_SM_STATES_IX_2_POR                                                                      0x00000000
49376 #define HWIO_TCL_R1_SM_STATES_IX_2_POR_RMSK                                                                 0xffffffff
49377 #define HWIO_TCL_R1_SM_STATES_IX_2_ATTR                                                                                  0x1
49378 #define HWIO_TCL_R1_SM_STATES_IX_2_IN(x)            \
49379                 in_dword(HWIO_TCL_R1_SM_STATES_IX_2_ADDR(x))
49380 #define HWIO_TCL_R1_SM_STATES_IX_2_INM(x, m)            \
49381                 in_dword_masked(HWIO_TCL_R1_SM_STATES_IX_2_ADDR(x), m)
49382 #define HWIO_TCL_R1_SM_STATES_IX_2_ASE_SKIP_RES_HANDLER_BMSK                                                     0x380
49383 #define HWIO_TCL_R1_SM_STATES_IX_2_ASE_SKIP_RES_HANDLER_SHFT                                                         7
49384 #define HWIO_TCL_R1_SM_STATES_IX_2_PPE2TCL1_RING_BMSK                                                             0x70
49385 #define HWIO_TCL_R1_SM_STATES_IX_2_PPE2TCL1_RING_SHFT                                                                4
49386 #define HWIO_TCL_R1_SM_STATES_IX_2_GSE_CCE_RES_CLFY_DIS_BMSK                                                       0xc
49387 #define HWIO_TCL_R1_SM_STATES_IX_2_GSE_CCE_RES_CLFY_DIS_SHFT                                                         2
49388 #define HWIO_TCL_R1_SM_STATES_IX_2_TLV_DEC_CLFY_DIS_BMSK                                                           0x3
49389 #define HWIO_TCL_R1_SM_STATES_IX_2_TLV_DEC_CLFY_DIS_SHFT                                                             0
49390 
49391 #define HWIO_TCL_R1_STATUS_ADDR(x)                                                                          ((x) + 0x1010)
49392 #define HWIO_TCL_R1_STATUS_PHYS(x)                                                                          ((x) + 0x1010)
49393 #define HWIO_TCL_R1_STATUS_OFFS                                                                             (0x1010)
49394 #define HWIO_TCL_R1_STATUS_RMSK                                                                             0xfffffbff
49395 #define HWIO_TCL_R1_STATUS_POR                                                                              0x00000000
49396 #define HWIO_TCL_R1_STATUS_POR_RMSK                                                                         0xffffffff
49397 #define HWIO_TCL_R1_STATUS_ATTR                                                                                          0x1
49398 #define HWIO_TCL_R1_STATUS_IN(x)            \
49399                 in_dword(HWIO_TCL_R1_STATUS_ADDR(x))
49400 #define HWIO_TCL_R1_STATUS_INM(x, m)            \
49401                 in_dword_masked(HWIO_TCL_R1_STATUS_ADDR(x), m)
49402 #define HWIO_TCL_R1_STATUS_ASE_SKIP_RES_HANDLER_IDLE_BMSK                                                   0x80000000
49403 #define HWIO_TCL_R1_STATUS_ASE_SKIP_RES_HANDLER_IDLE_SHFT                                                           31
49404 #define HWIO_TCL_R1_STATUS_HDR_BUF_EMPTY_BMSK                                                               0x40000000
49405 #define HWIO_TCL_R1_STATUS_HDR_BUF_EMPTY_SHFT                                                                       30
49406 #define HWIO_TCL_R1_STATUS_DESC_BUF_EMPTY_BMSK                                                              0x20000000
49407 #define HWIO_TCL_R1_STATUS_DESC_BUF_EMPTY_SHFT                                                                      29
49408 #define HWIO_TCL_R1_STATUS_GSE_CCE_RES_IDLE_BMSK                                                            0x10000000
49409 #define HWIO_TCL_R1_STATUS_GSE_CCE_RES_IDLE_SHFT                                                                    28
49410 #define HWIO_TCL_R1_STATUS_PROD_RING_FW_FIFO_CTRL_IDLE_BMSK                                                  0x8000000
49411 #define HWIO_TCL_R1_STATUS_PROD_RING_FW_FIFO_CTRL_IDLE_SHFT                                                         27
49412 #define HWIO_TCL_R1_STATUS_PROD_RING_BUNCH_FIFO_CTRL_IDLE_BMSK                                               0x4000000
49413 #define HWIO_TCL_R1_STATUS_PROD_RING_BUNCH_FIFO_CTRL_IDLE_SHFT                                                      26
49414 #define HWIO_TCL_R1_STATUS_PROD_RING_CTRL_IDLE_BMSK                                                          0x2000000
49415 #define HWIO_TCL_R1_STATUS_PROD_RING_CTRL_IDLE_SHFT                                                                 25
49416 #define HWIO_TCL_R1_STATUS_TLV_DECODER_IDLE_BMSK                                                             0x1000000
49417 #define HWIO_TCL_R1_STATUS_TLV_DECODER_IDLE_SHFT                                                                    24
49418 #define HWIO_TCL_R1_STATUS_TLV_GEN_IDLE_BMSK                                                                  0x800000
49419 #define HWIO_TCL_R1_STATUS_TLV_GEN_IDLE_SHFT                                                                        23
49420 #define HWIO_TCL_R1_STATUS_GSE_CTRL_IDLE_BMSK                                                                 0x400000
49421 #define HWIO_TCL_R1_STATUS_GSE_CTRL_IDLE_SHFT                                                                       22
49422 #define HWIO_TCL_R1_STATUS_CLFY_WRAP_IDLE_BMSK                                                                0x200000
49423 #define HWIO_TCL_R1_STATUS_CLFY_WRAP_IDLE_SHFT                                                                      21
49424 #define HWIO_TCL_R1_STATUS_CCE_OR_LCE_IDLE_BMSK                                                               0x100000
49425 #define HWIO_TCL_R1_STATUS_CCE_OR_LCE_IDLE_SHFT                                                                     20
49426 #define HWIO_TCL_R1_STATUS_ASE_IDLE_BMSK                                                                       0x80000
49427 #define HWIO_TCL_R1_STATUS_ASE_IDLE_SHFT                                                                            19
49428 #define HWIO_TCL_R1_STATUS_PARSER_IDLE_BMSK                                                                    0x40000
49429 #define HWIO_TCL_R1_STATUS_PARSER_IDLE_SHFT                                                                         18
49430 #define HWIO_TCL_R1_STATUS_TCL_PEER_FETCH_CTRL_IDLE_BMSK                                                       0x20000
49431 #define HWIO_TCL_R1_STATUS_TCL_PEER_FETCH_CTRL_IDLE_SHFT                                                            17
49432 #define HWIO_TCL_R1_STATUS_TCL_STATUS1_PROD_IDLE_BMSK                                                          0x10000
49433 #define HWIO_TCL_R1_STATUS_TCL_STATUS1_PROD_IDLE_SHFT                                                               16
49434 #define HWIO_TCL_R1_STATUS_TCL2FW_PROD_IDLE_BMSK                                                                0x8000
49435 #define HWIO_TCL_R1_STATUS_TCL2FW_PROD_IDLE_SHFT                                                                    15
49436 #define HWIO_TCL_R1_STATUS_TCL2TQM_PROD_IDLE_BMSK                                                               0x4000
49437 #define HWIO_TCL_R1_STATUS_TCL2TQM_PROD_IDLE_SHFT                                                                   14
49438 #define HWIO_TCL_R1_STATUS_PPE2TCL1_CONS_IDLE_BMSK                                                              0x2000
49439 #define HWIO_TCL_R1_STATUS_PPE2TCL1_CONS_IDLE_SHFT                                                                  13
49440 #define HWIO_TCL_R1_STATUS_SW2TCL_CREDIT_CONS_IDLE_BMSK                                                         0x1000
49441 #define HWIO_TCL_R1_STATUS_SW2TCL_CREDIT_CONS_IDLE_SHFT                                                             12
49442 #define HWIO_TCL_R1_STATUS_FW2TCL1_CONS_IDLE_BMSK                                                                0x800
49443 #define HWIO_TCL_R1_STATUS_FW2TCL1_CONS_IDLE_SHFT                                                                   11
49444 #define HWIO_TCL_R1_STATUS_SW2TCL4_CONS_IDLE_BMSK                                                                0x200
49445 #define HWIO_TCL_R1_STATUS_SW2TCL4_CONS_IDLE_SHFT                                                                    9
49446 #define HWIO_TCL_R1_STATUS_SW2TCL3_CONS_IDLE_BMSK                                                                0x100
49447 #define HWIO_TCL_R1_STATUS_SW2TCL3_CONS_IDLE_SHFT                                                                    8
49448 #define HWIO_TCL_R1_STATUS_SW2TCL2_CONS_IDLE_BMSK                                                                 0x80
49449 #define HWIO_TCL_R1_STATUS_SW2TCL2_CONS_IDLE_SHFT                                                                    7
49450 #define HWIO_TCL_R1_STATUS_SW2TCL1_CONS_IDLE_BMSK                                                                 0x40
49451 #define HWIO_TCL_R1_STATUS_SW2TCL1_CONS_IDLE_SHFT                                                                    6
49452 #define HWIO_TCL_R1_STATUS_GXI_IDLE_BMSK                                                                          0x20
49453 #define HWIO_TCL_R1_STATUS_GXI_IDLE_SHFT                                                                             5
49454 #define HWIO_TCL_R1_STATUS_DESC_RD_IDLE_BMSK                                                                      0x10
49455 #define HWIO_TCL_R1_STATUS_DESC_RD_IDLE_SHFT                                                                         4
49456 #define HWIO_TCL_R1_STATUS_SDU_HDR_FETCH_IDLE_BMSK                                                                 0x8
49457 #define HWIO_TCL_R1_STATUS_SDU_HDR_FETCH_IDLE_SHFT                                                                   3
49458 #define HWIO_TCL_R1_STATUS_LINK_DESC_FETCH_IDLE_BMSK                                                               0x4
49459 #define HWIO_TCL_R1_STATUS_LINK_DESC_FETCH_IDLE_SHFT                                                                 2
49460 #define HWIO_TCL_R1_STATUS_DATA_FETCH_IDLE_BMSK                                                                    0x2
49461 #define HWIO_TCL_R1_STATUS_DATA_FETCH_IDLE_SHFT                                                                      1
49462 #define HWIO_TCL_R1_STATUS_TCL_INT_IDLE_BMSK                                                                       0x1
49463 #define HWIO_TCL_R1_STATUS_TCL_INT_IDLE_SHFT                                                                         0
49464 
49465 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_ADDR(x)                                                             ((x) + 0x1014)
49466 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_PHYS(x)                                                             ((x) + 0x1014)
49467 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_OFFS                                                                (0x1014)
49468 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_RMSK                                                                0x7fff8fff
49469 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_POR                                                                 0x00000000
49470 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_POR_RMSK                                                            0xffffffff
49471 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_ATTR                                                                             0x1
49472 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_IN(x)            \
49473                 in_dword(HWIO_TCL_R1_WDOG_SM_STATES_IX_0_ADDR(x))
49474 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_INM(x, m)            \
49475                 in_dword_masked(HWIO_TCL_R1_WDOG_SM_STATES_IX_0_ADDR(x), m)
49476 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_TLV_GEN_BMSK                                                        0x78000000
49477 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_TLV_GEN_SHFT                                                                27
49478 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_EXTN_DESC_FETCH_BMSK                                                 0x7000000
49479 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_EXTN_DESC_FETCH_SHFT                                                        24
49480 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_MSDU_FETCH_BMSK                                                       0xe00000
49481 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_MSDU_FETCH_SHFT                                                             21
49482 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL_CREDIT_RING_BMSK                                               0x1c0000
49483 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL_CREDIT_RING_SHFT                                                     18
49484 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_FW2TCL1_RING_BMSK                                                      0x38000
49485 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_FW2TCL1_RING_SHFT                                                           15
49486 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL4_RING_BMSK                                                        0xe00
49487 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL4_RING_SHFT                                                            9
49488 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL3_RING_BMSK                                                        0x1c0
49489 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL3_RING_SHFT                                                            6
49490 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL2_RING_BMSK                                                         0x38
49491 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL2_RING_SHFT                                                            3
49492 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL1_RING_BMSK                                                          0x7
49493 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_0_SW2TCL1_RING_SHFT                                                            0
49494 
49495 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_ADDR(x)                                                             ((x) + 0x1018)
49496 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PHYS(x)                                                             ((x) + 0x1018)
49497 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_OFFS                                                                (0x1018)
49498 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_RMSK                                                                0xfffe3fff
49499 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_POR                                                                 0x00000000
49500 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_POR_RMSK                                                            0xffffffff
49501 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_ATTR                                                                             0x1
49502 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_IN(x)            \
49503                 in_dword(HWIO_TCL_R1_WDOG_SM_STATES_IX_1_ADDR(x))
49504 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_INM(x, m)            \
49505                 in_dword_masked(HWIO_TCL_R1_WDOG_SM_STATES_IX_1_ADDR(x), m)
49506 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL_IDLE_SEQUENCE_BMSK                                              0xe0000000
49507 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL_IDLE_SEQUENCE_SHFT                                                      29
49508 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_DSCP_TABLE_ACC_BMSK                                                 0x1c000000
49509 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_DSCP_TABLE_ACC_SHFT                                                         26
49510 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_RING_FW_CTRL_BMSK                                               0x3800000
49511 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_RING_FW_CTRL_SHFT                                                      23
49512 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_CTRL_METADATA_BMSK                                               0x700000
49513 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_CTRL_METADATA_SHFT                                                     20
49514 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_CTRL_BMSK                                                         0xe0000
49515 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_PROD_CTRL_SHFT                                                              17
49516 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL_STATUS1_BMSK                                                        0x3800
49517 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL_STATUS1_SHFT                                                            11
49518 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL2FW_BMSK                                                              0x700
49519 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL2FW_SHFT                                                                  8
49520 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL2TQM_BMSK                                                              0xe0
49521 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_TCL2TQM_SHFT                                                                 5
49522 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_GSE_CTRL_RES_WR_BMSK                                                      0x18
49523 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_GSE_CTRL_RES_WR_SHFT                                                         3
49524 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_GSE_CTRL_BMSK                                                              0x7
49525 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_1_GSE_CTRL_SHFT                                                                0
49526 
49527 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ADDR(x)                                                             ((x) + 0x101c)
49528 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_PHYS(x)                                                             ((x) + 0x101c)
49529 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_OFFS                                                                (0x101c)
49530 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_RMSK                                                                     0x3ff
49531 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_POR                                                                 0x00000000
49532 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_POR_RMSK                                                            0xffffffff
49533 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ATTR                                                                             0x1
49534 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_IN(x)            \
49535                 in_dword(HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ADDR(x))
49536 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_INM(x, m)            \
49537                 in_dword_masked(HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ADDR(x), m)
49538 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ASE_SKIP_RES_HANDLER_BMSK                                                0x380
49539 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_ASE_SKIP_RES_HANDLER_SHFT                                                    7
49540 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_PPE2TCL1_RING_BMSK                                                        0x70
49541 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_PPE2TCL1_RING_SHFT                                                           4
49542 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_GSE_CCE_RES_CLFY_DIS_BMSK                                                  0xc
49543 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_GSE_CCE_RES_CLFY_DIS_SHFT                                                    2
49544 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_TLV_DEC_CLFY_DIS_BMSK                                                      0x3
49545 #define HWIO_TCL_R1_WDOG_SM_STATES_IX_2_TLV_DEC_CLFY_DIS_SHFT                                                        0
49546 
49547 #define HWIO_TCL_R1_WDOG_STATUS_ADDR(x)                                                                     ((x) + 0x1020)
49548 #define HWIO_TCL_R1_WDOG_STATUS_PHYS(x)                                                                     ((x) + 0x1020)
49549 #define HWIO_TCL_R1_WDOG_STATUS_OFFS                                                                        (0x1020)
49550 #define HWIO_TCL_R1_WDOG_STATUS_RMSK                                                                        0xfffffbff
49551 #define HWIO_TCL_R1_WDOG_STATUS_POR                                                                         0x00000000
49552 #define HWIO_TCL_R1_WDOG_STATUS_POR_RMSK                                                                    0xffffffff
49553 #define HWIO_TCL_R1_WDOG_STATUS_ATTR                                                                                     0x1
49554 #define HWIO_TCL_R1_WDOG_STATUS_IN(x)            \
49555                 in_dword(HWIO_TCL_R1_WDOG_STATUS_ADDR(x))
49556 #define HWIO_TCL_R1_WDOG_STATUS_INM(x, m)            \
49557                 in_dword_masked(HWIO_TCL_R1_WDOG_STATUS_ADDR(x), m)
49558 #define HWIO_TCL_R1_WDOG_STATUS_ASE_SKIP_RES_HANDLER_IDLE_BMSK                                              0x80000000
49559 #define HWIO_TCL_R1_WDOG_STATUS_ASE_SKIP_RES_HANDLER_IDLE_SHFT                                                      31
49560 #define HWIO_TCL_R1_WDOG_STATUS_HDR_BUF_EMPTY_BMSK                                                          0x40000000
49561 #define HWIO_TCL_R1_WDOG_STATUS_HDR_BUF_EMPTY_SHFT                                                                  30
49562 #define HWIO_TCL_R1_WDOG_STATUS_DESC_BUF_EMPTY_BMSK                                                         0x20000000
49563 #define HWIO_TCL_R1_WDOG_STATUS_DESC_BUF_EMPTY_SHFT                                                                 29
49564 #define HWIO_TCL_R1_WDOG_STATUS_GSE_CCE_RES_IDLE_BMSK                                                       0x10000000
49565 #define HWIO_TCL_R1_WDOG_STATUS_GSE_CCE_RES_IDLE_SHFT                                                               28
49566 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_FW_FIFO_CTRL_IDLE_BMSK                                             0x8000000
49567 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_FW_FIFO_CTRL_IDLE_SHFT                                                    27
49568 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_BUNCH_FIFO_CTRL_IDLE_BMSK                                          0x4000000
49569 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_BUNCH_FIFO_CTRL_IDLE_SHFT                                                 26
49570 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_CTRL_IDLE_BMSK                                                     0x2000000
49571 #define HWIO_TCL_R1_WDOG_STATUS_PROD_RING_CTRL_IDLE_SHFT                                                            25
49572 #define HWIO_TCL_R1_WDOG_STATUS_TLV_DECODER_IDLE_BMSK                                                        0x1000000
49573 #define HWIO_TCL_R1_WDOG_STATUS_TLV_DECODER_IDLE_SHFT                                                               24
49574 #define HWIO_TCL_R1_WDOG_STATUS_TLV_GEN_IDLE_BMSK                                                             0x800000
49575 #define HWIO_TCL_R1_WDOG_STATUS_TLV_GEN_IDLE_SHFT                                                                   23
49576 #define HWIO_TCL_R1_WDOG_STATUS_GSE_CTRL_IDLE_BMSK                                                            0x400000
49577 #define HWIO_TCL_R1_WDOG_STATUS_GSE_CTRL_IDLE_SHFT                                                                  22
49578 #define HWIO_TCL_R1_WDOG_STATUS_CLFY_WRAP_IDLE_BMSK                                                           0x200000
49579 #define HWIO_TCL_R1_WDOG_STATUS_CLFY_WRAP_IDLE_SHFT                                                                 21
49580 #define HWIO_TCL_R1_WDOG_STATUS_CCE_OR_LCE_IDLE_BMSK                                                          0x100000
49581 #define HWIO_TCL_R1_WDOG_STATUS_CCE_OR_LCE_IDLE_SHFT                                                                20
49582 #define HWIO_TCL_R1_WDOG_STATUS_ASE_IDLE_BMSK                                                                  0x80000
49583 #define HWIO_TCL_R1_WDOG_STATUS_ASE_IDLE_SHFT                                                                       19
49584 #define HWIO_TCL_R1_WDOG_STATUS_PARSER_IDLE_BMSK                                                               0x40000
49585 #define HWIO_TCL_R1_WDOG_STATUS_PARSER_IDLE_SHFT                                                                    18
49586 #define HWIO_TCL_R1_WDOG_STATUS_TCL_PEER_FETCH_CTRL_IDLE_BMSK                                                  0x20000
49587 #define HWIO_TCL_R1_WDOG_STATUS_TCL_PEER_FETCH_CTRL_IDLE_SHFT                                                       17
49588 #define HWIO_TCL_R1_WDOG_STATUS_TCL_STATUS1_PROD_IDLE_BMSK                                                     0x10000
49589 #define HWIO_TCL_R1_WDOG_STATUS_TCL_STATUS1_PROD_IDLE_SHFT                                                          16
49590 #define HWIO_TCL_R1_WDOG_STATUS_TCL2FW_PROD_IDLE_BMSK                                                           0x8000
49591 #define HWIO_TCL_R1_WDOG_STATUS_TCL2FW_PROD_IDLE_SHFT                                                               15
49592 #define HWIO_TCL_R1_WDOG_STATUS_TCL2TQM_PROD_IDLE_BMSK                                                          0x4000
49593 #define HWIO_TCL_R1_WDOG_STATUS_TCL2TQM_PROD_IDLE_SHFT                                                              14
49594 #define HWIO_TCL_R1_WDOG_STATUS_PPE2TCL1_CONS_IDLE_BMSK                                                         0x2000
49595 #define HWIO_TCL_R1_WDOG_STATUS_PPE2TCL1_CONS_IDLE_SHFT                                                             13
49596 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL_CREDIT_CONS_IDLE_BMSK                                                    0x1000
49597 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL_CREDIT_CONS_IDLE_SHFT                                                        12
49598 #define HWIO_TCL_R1_WDOG_STATUS_FW2TCL1_CONS_IDLE_BMSK                                                           0x800
49599 #define HWIO_TCL_R1_WDOG_STATUS_FW2TCL1_CONS_IDLE_SHFT                                                              11
49600 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL4_CONS_IDLE_BMSK                                                           0x200
49601 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL4_CONS_IDLE_SHFT                                                               9
49602 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL3_CONS_IDLE_BMSK                                                           0x100
49603 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL3_CONS_IDLE_SHFT                                                               8
49604 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL2_CONS_IDLE_BMSK                                                            0x80
49605 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL2_CONS_IDLE_SHFT                                                               7
49606 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL1_CONS_IDLE_BMSK                                                            0x40
49607 #define HWIO_TCL_R1_WDOG_STATUS_SW2TCL1_CONS_IDLE_SHFT                                                               6
49608 #define HWIO_TCL_R1_WDOG_STATUS_GXI_IDLE_BMSK                                                                     0x20
49609 #define HWIO_TCL_R1_WDOG_STATUS_GXI_IDLE_SHFT                                                                        5
49610 #define HWIO_TCL_R1_WDOG_STATUS_DESC_RD_IDLE_BMSK                                                                 0x10
49611 #define HWIO_TCL_R1_WDOG_STATUS_DESC_RD_IDLE_SHFT                                                                    4
49612 #define HWIO_TCL_R1_WDOG_STATUS_SDU_HDR_FETCH_IDLE_BMSK                                                            0x8
49613 #define HWIO_TCL_R1_WDOG_STATUS_SDU_HDR_FETCH_IDLE_SHFT                                                              3
49614 #define HWIO_TCL_R1_WDOG_STATUS_LINK_DESC_FETCH_IDLE_BMSK                                                          0x4
49615 #define HWIO_TCL_R1_WDOG_STATUS_LINK_DESC_FETCH_IDLE_SHFT                                                            2
49616 #define HWIO_TCL_R1_WDOG_STATUS_DATA_FETCH_IDLE_BMSK                                                               0x2
49617 #define HWIO_TCL_R1_WDOG_STATUS_DATA_FETCH_IDLE_SHFT                                                                 1
49618 #define HWIO_TCL_R1_WDOG_STATUS_TCL_INT_IDLE_BMSK                                                                  0x1
49619 #define HWIO_TCL_R1_WDOG_STATUS_TCL_INT_IDLE_SHFT                                                                    0
49620 
49621 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ADDR(x)                                                    ((x) + 0x1024)
49622 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PHYS(x)                                                    ((x) + 0x1024)
49623 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_OFFS                                                       (0x1024)
49624 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_RMSK                                                          0x3f7ef
49625 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_POR                                                        0x00000000
49626 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_POR_RMSK                                                   0xffffffff
49627 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ATTR                                                                    0x1
49628 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_IN(x)            \
49629                 in_dword(HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ADDR(x))
49630 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_INM(x, m)            \
49631                 in_dword_masked(HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ADDR(x), m)
49632 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PARSER_BMSK                                                   0x20000
49633 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PARSER_SHFT                                                        17
49634 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ASE_BMSK                                                      0x10000
49635 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_ASE_SHFT                                                           16
49636 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_METADATA_FETCH_BMSK                                            0x8000
49637 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_METADATA_FETCH_SHFT                                                15
49638 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PEER_DATA_FETCH_BMSK                                           0x4000
49639 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PEER_DATA_FETCH_SHFT                                               14
49640 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_HDR_DATA_FETCH_BMSK                                            0x2000
49641 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_HDR_DATA_FETCH_SHFT                                                13
49642 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_LINK_EXTN_FETCH_BMSK                                           0x1000
49643 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_LINK_EXTN_FETCH_SHFT                                               12
49644 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL_STATUS1_BMSK                                                0x400
49645 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL_STATUS1_SHFT                                                   10
49646 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL2FW_BMSK                                                     0x200
49647 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL2FW_SHFT                                                         9
49648 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL2TQM_BMSK                                                    0x100
49649 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_TCL2TQM_SHFT                                                        8
49650 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PPE2TCL1_BMSK                                                    0x80
49651 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_PPE2TCL1_SHFT                                                       7
49652 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL_CREDIT_BMSK                                               0x40
49653 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL_CREDIT_SHFT                                                  6
49654 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_FW2TCL1_BMSK                                                     0x20
49655 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_FW2TCL1_SHFT                                                        5
49656 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL4_BMSK                                                      0x8
49657 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL4_SHFT                                                        3
49658 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL3_BMSK                                                      0x4
49659 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL3_SHFT                                                        2
49660 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL2_BMSK                                                      0x2
49661 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL2_SHFT                                                        1
49662 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL1_BMSK                                                      0x1
49663 #define HWIO_TCL_R1_EXTERNAL_BACKPRESSURE_STATUS_SW2TCL1_SHFT                                                        0
49664 
49665 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_ADDR(x)                                                            ((x) + 0x1028)
49666 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_PHYS(x)                                                            ((x) + 0x1028)
49667 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_OFFS                                                               (0x1028)
49668 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_RMSK                                                                     0xff
49669 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_POR                                                                0x00000000
49670 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_POR_RMSK                                                           0xffffffff
49671 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_ATTR                                                                            0x1
49672 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_IN(x)            \
49673                 in_dword(HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_ADDR(x))
49674 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_INM(x, m)            \
49675                 in_dword_masked(HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_ADDR(x), m)
49676 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_REQ_RESP_TIME_BMSK                                                       0xff
49677 #define HWIO_TCL_R1_IDLE_SEQUENCE_STATUS_REQ_RESP_TIME_SHFT                                                          0
49678 
49679 #define HWIO_TCL_R1_TESTBUS_CTRL_ADDR(x)                                                                    ((x) + 0x102c)
49680 #define HWIO_TCL_R1_TESTBUS_CTRL_PHYS(x)                                                                    ((x) + 0x102c)
49681 #define HWIO_TCL_R1_TESTBUS_CTRL_OFFS                                                                       (0x102c)
49682 #define HWIO_TCL_R1_TESTBUS_CTRL_RMSK                                                                            0x1ff
49683 #define HWIO_TCL_R1_TESTBUS_CTRL_POR                                                                        0x00000000
49684 #define HWIO_TCL_R1_TESTBUS_CTRL_POR_RMSK                                                                   0xffffffff
49685 #define HWIO_TCL_R1_TESTBUS_CTRL_ATTR                                                                                    0x3
49686 #define HWIO_TCL_R1_TESTBUS_CTRL_IN(x)            \
49687                 in_dword(HWIO_TCL_R1_TESTBUS_CTRL_ADDR(x))
49688 #define HWIO_TCL_R1_TESTBUS_CTRL_INM(x, m)            \
49689                 in_dword_masked(HWIO_TCL_R1_TESTBUS_CTRL_ADDR(x), m)
49690 #define HWIO_TCL_R1_TESTBUS_CTRL_OUT(x, v)            \
49691                 out_dword(HWIO_TCL_R1_TESTBUS_CTRL_ADDR(x),v)
49692 #define HWIO_TCL_R1_TESTBUS_CTRL_OUTM(x,m,v) \
49693                 out_dword_masked_ns(HWIO_TCL_R1_TESTBUS_CTRL_ADDR(x),m,v,HWIO_TCL_R1_TESTBUS_CTRL_IN(x))
49694 #define HWIO_TCL_R1_TESTBUS_CTRL_HW_ERROR_INTERRUPT_TESTBUS_OVERWRITE_BMSK                                       0x100
49695 #define HWIO_TCL_R1_TESTBUS_CTRL_HW_ERROR_INTERRUPT_TESTBUS_OVERWRITE_SHFT                                           8
49696 #define HWIO_TCL_R1_TESTBUS_CTRL_BLOCK_SELECT_BMSK                                                                0xc0
49697 #define HWIO_TCL_R1_TESTBUS_CTRL_BLOCK_SELECT_SHFT                                                                   6
49698 #define HWIO_TCL_R1_TESTBUS_CTRL_SUBBLOCK_SELECT_BMSK                                                             0x3f
49699 #define HWIO_TCL_R1_TESTBUS_CTRL_SUBBLOCK_SELECT_SHFT                                                                0
49700 
49701 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_ADDR(base,n)                                                          ((base) + 0X1030 + (0x4*(n)))
49702 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_PHYS(base,n)                                                          ((base) + 0X1030 + (0x4*(n)))
49703 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_OFFS(n)                                                               (0X1030 + (0x4*(n)))
49704 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_RMSK                                                                  0xffffffff
49705 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_MAXn                                                                         511
49706 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_POR                                                                   0x00000000
49707 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_POR_RMSK                                                              0xffffffff
49708 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_ATTR                                                                               0x1
49709 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_INI(base,n)                \
49710                 in_dword_masked(HWIO_TCL_R1_TESTBUS_CAPTURE_n_ADDR(base,n), HWIO_TCL_R1_TESTBUS_CAPTURE_n_RMSK)
49711 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_INMI(base,n,mask)        \
49712                 in_dword_masked(HWIO_TCL_R1_TESTBUS_CAPTURE_n_ADDR(base,n), mask)
49713 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_DATA_BMSK                                                             0xffffffff
49714 #define HWIO_TCL_R1_TESTBUS_CAPTURE_n_DATA_SHFT                                                                      0
49715 
49716 #define HWIO_TCL_R1_TESTBUS_LOW_ADDR(x)                                                                     ((x) + 0x1830)
49717 #define HWIO_TCL_R1_TESTBUS_LOW_PHYS(x)                                                                     ((x) + 0x1830)
49718 #define HWIO_TCL_R1_TESTBUS_LOW_OFFS                                                                        (0x1830)
49719 #define HWIO_TCL_R1_TESTBUS_LOW_RMSK                                                                        0xffffffff
49720 #define HWIO_TCL_R1_TESTBUS_LOW_POR                                                                         0x00000000
49721 #define HWIO_TCL_R1_TESTBUS_LOW_POR_RMSK                                                                    0xffffffff
49722 #define HWIO_TCL_R1_TESTBUS_LOW_ATTR                                                                                     0x1
49723 #define HWIO_TCL_R1_TESTBUS_LOW_IN(x)            \
49724                 in_dword(HWIO_TCL_R1_TESTBUS_LOW_ADDR(x))
49725 #define HWIO_TCL_R1_TESTBUS_LOW_INM(x, m)            \
49726                 in_dword_masked(HWIO_TCL_R1_TESTBUS_LOW_ADDR(x), m)
49727 #define HWIO_TCL_R1_TESTBUS_LOW_VAL_BMSK                                                                    0xffffffff
49728 #define HWIO_TCL_R1_TESTBUS_LOW_VAL_SHFT                                                                             0
49729 
49730 #define HWIO_TCL_R1_TESTBUS_HIGH_ADDR(x)                                                                    ((x) + 0x1834)
49731 #define HWIO_TCL_R1_TESTBUS_HIGH_PHYS(x)                                                                    ((x) + 0x1834)
49732 #define HWIO_TCL_R1_TESTBUS_HIGH_OFFS                                                                       (0x1834)
49733 #define HWIO_TCL_R1_TESTBUS_HIGH_RMSK                                                                             0xff
49734 #define HWIO_TCL_R1_TESTBUS_HIGH_POR                                                                        0x00000000
49735 #define HWIO_TCL_R1_TESTBUS_HIGH_POR_RMSK                                                                   0xffffffff
49736 #define HWIO_TCL_R1_TESTBUS_HIGH_ATTR                                                                                    0x1
49737 #define HWIO_TCL_R1_TESTBUS_HIGH_IN(x)            \
49738                 in_dword(HWIO_TCL_R1_TESTBUS_HIGH_ADDR(x))
49739 #define HWIO_TCL_R1_TESTBUS_HIGH_INM(x, m)            \
49740                 in_dword_masked(HWIO_TCL_R1_TESTBUS_HIGH_ADDR(x), m)
49741 #define HWIO_TCL_R1_TESTBUS_HIGH_VAL_BMSK                                                                         0xff
49742 #define HWIO_TCL_R1_TESTBUS_HIGH_VAL_SHFT                                                                            0
49743 
49744 #define HWIO_TCL_R1_EVENTMASK_IX_0_ADDR(x)                                                                  ((x) + 0x1838)
49745 #define HWIO_TCL_R1_EVENTMASK_IX_0_PHYS(x)                                                                  ((x) + 0x1838)
49746 #define HWIO_TCL_R1_EVENTMASK_IX_0_OFFS                                                                     (0x1838)
49747 #define HWIO_TCL_R1_EVENTMASK_IX_0_RMSK                                                                     0xffffffff
49748 #define HWIO_TCL_R1_EVENTMASK_IX_0_POR                                                                      0x00000000
49749 #define HWIO_TCL_R1_EVENTMASK_IX_0_POR_RMSK                                                                 0xffffffff
49750 #define HWIO_TCL_R1_EVENTMASK_IX_0_ATTR                                                                                  0x3
49751 #define HWIO_TCL_R1_EVENTMASK_IX_0_IN(x)            \
49752                 in_dword(HWIO_TCL_R1_EVENTMASK_IX_0_ADDR(x))
49753 #define HWIO_TCL_R1_EVENTMASK_IX_0_INM(x, m)            \
49754                 in_dword_masked(HWIO_TCL_R1_EVENTMASK_IX_0_ADDR(x), m)
49755 #define HWIO_TCL_R1_EVENTMASK_IX_0_OUT(x, v)            \
49756                 out_dword(HWIO_TCL_R1_EVENTMASK_IX_0_ADDR(x),v)
49757 #define HWIO_TCL_R1_EVENTMASK_IX_0_OUTM(x,m,v) \
49758                 out_dword_masked_ns(HWIO_TCL_R1_EVENTMASK_IX_0_ADDR(x),m,v,HWIO_TCL_R1_EVENTMASK_IX_0_IN(x))
49759 #define HWIO_TCL_R1_EVENTMASK_IX_0_VAL_BMSK                                                                 0xffffffff
49760 #define HWIO_TCL_R1_EVENTMASK_IX_0_VAL_SHFT                                                                          0
49761 
49762 #define HWIO_TCL_R1_EVENTMASK_IX_1_ADDR(x)                                                                  ((x) + 0x183c)
49763 #define HWIO_TCL_R1_EVENTMASK_IX_1_PHYS(x)                                                                  ((x) + 0x183c)
49764 #define HWIO_TCL_R1_EVENTMASK_IX_1_OFFS                                                                     (0x183c)
49765 #define HWIO_TCL_R1_EVENTMASK_IX_1_RMSK                                                                     0xffffffff
49766 #define HWIO_TCL_R1_EVENTMASK_IX_1_POR                                                                      0x00000000
49767 #define HWIO_TCL_R1_EVENTMASK_IX_1_POR_RMSK                                                                 0xffffffff
49768 #define HWIO_TCL_R1_EVENTMASK_IX_1_ATTR                                                                                  0x3
49769 #define HWIO_TCL_R1_EVENTMASK_IX_1_IN(x)            \
49770                 in_dword(HWIO_TCL_R1_EVENTMASK_IX_1_ADDR(x))
49771 #define HWIO_TCL_R1_EVENTMASK_IX_1_INM(x, m)            \
49772                 in_dword_masked(HWIO_TCL_R1_EVENTMASK_IX_1_ADDR(x), m)
49773 #define HWIO_TCL_R1_EVENTMASK_IX_1_OUT(x, v)            \
49774                 out_dword(HWIO_TCL_R1_EVENTMASK_IX_1_ADDR(x),v)
49775 #define HWIO_TCL_R1_EVENTMASK_IX_1_OUTM(x,m,v) \
49776                 out_dword_masked_ns(HWIO_TCL_R1_EVENTMASK_IX_1_ADDR(x),m,v,HWIO_TCL_R1_EVENTMASK_IX_1_IN(x))
49777 #define HWIO_TCL_R1_EVENTMASK_IX_1_VAL_BMSK                                                                 0xffffffff
49778 #define HWIO_TCL_R1_EVENTMASK_IX_1_VAL_SHFT                                                                          0
49779 
49780 #define HWIO_TCL_R1_EVENTMASK_IX_2_ADDR(x)                                                                  ((x) + 0x1840)
49781 #define HWIO_TCL_R1_EVENTMASK_IX_2_PHYS(x)                                                                  ((x) + 0x1840)
49782 #define HWIO_TCL_R1_EVENTMASK_IX_2_OFFS                                                                     (0x1840)
49783 #define HWIO_TCL_R1_EVENTMASK_IX_2_RMSK                                                                     0xffffffff
49784 #define HWIO_TCL_R1_EVENTMASK_IX_2_POR                                                                      0x00000000
49785 #define HWIO_TCL_R1_EVENTMASK_IX_2_POR_RMSK                                                                 0xffffffff
49786 #define HWIO_TCL_R1_EVENTMASK_IX_2_ATTR                                                                                  0x3
49787 #define HWIO_TCL_R1_EVENTMASK_IX_2_IN(x)            \
49788                 in_dword(HWIO_TCL_R1_EVENTMASK_IX_2_ADDR(x))
49789 #define HWIO_TCL_R1_EVENTMASK_IX_2_INM(x, m)            \
49790                 in_dword_masked(HWIO_TCL_R1_EVENTMASK_IX_2_ADDR(x), m)
49791 #define HWIO_TCL_R1_EVENTMASK_IX_2_OUT(x, v)            \
49792                 out_dword(HWIO_TCL_R1_EVENTMASK_IX_2_ADDR(x),v)
49793 #define HWIO_TCL_R1_EVENTMASK_IX_2_OUTM(x,m,v) \
49794                 out_dword_masked_ns(HWIO_TCL_R1_EVENTMASK_IX_2_ADDR(x),m,v,HWIO_TCL_R1_EVENTMASK_IX_2_IN(x))
49795 #define HWIO_TCL_R1_EVENTMASK_IX_2_VAL_BMSK                                                                 0xffffffff
49796 #define HWIO_TCL_R1_EVENTMASK_IX_2_VAL_SHFT                                                                          0
49797 
49798 #define HWIO_TCL_R1_EVENTMASK_IX_3_ADDR(x)                                                                  ((x) + 0x1844)
49799 #define HWIO_TCL_R1_EVENTMASK_IX_3_PHYS(x)                                                                  ((x) + 0x1844)
49800 #define HWIO_TCL_R1_EVENTMASK_IX_3_OFFS                                                                     (0x1844)
49801 #define HWIO_TCL_R1_EVENTMASK_IX_3_RMSK                                                                     0xffffffff
49802 #define HWIO_TCL_R1_EVENTMASK_IX_3_POR                                                                      0x00000000
49803 #define HWIO_TCL_R1_EVENTMASK_IX_3_POR_RMSK                                                                 0xffffffff
49804 #define HWIO_TCL_R1_EVENTMASK_IX_3_ATTR                                                                                  0x3
49805 #define HWIO_TCL_R1_EVENTMASK_IX_3_IN(x)            \
49806                 in_dword(HWIO_TCL_R1_EVENTMASK_IX_3_ADDR(x))
49807 #define HWIO_TCL_R1_EVENTMASK_IX_3_INM(x, m)            \
49808                 in_dword_masked(HWIO_TCL_R1_EVENTMASK_IX_3_ADDR(x), m)
49809 #define HWIO_TCL_R1_EVENTMASK_IX_3_OUT(x, v)            \
49810                 out_dword(HWIO_TCL_R1_EVENTMASK_IX_3_ADDR(x),v)
49811 #define HWIO_TCL_R1_EVENTMASK_IX_3_OUTM(x,m,v) \
49812                 out_dword_masked_ns(HWIO_TCL_R1_EVENTMASK_IX_3_ADDR(x),m,v,HWIO_TCL_R1_EVENTMASK_IX_3_IN(x))
49813 #define HWIO_TCL_R1_EVENTMASK_IX_3_VAL_BMSK                                                                 0xffffffff
49814 #define HWIO_TCL_R1_EVENTMASK_IX_3_VAL_SHFT                                                                          0
49815 
49816 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                                       ((x) + 0x1848)
49817 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                                       ((x) + 0x1848)
49818 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                                          (0x1848)
49819 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                                          0xffffffff
49820 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_POR                                                           0x7ffe0002
49821 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                                      0xffffffff
49822 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                                       0x3
49823 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
49824                 in_dword(HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
49825 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
49826                 in_dword_masked(HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
49827 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
49828                 out_dword(HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
49829 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
49830                 out_dword_masked_ns(HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
49831 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                                        0xfffe0000
49832 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                                17
49833 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                                         0x1fffc
49834 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                                               2
49835 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                                      0x2
49836 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                                        1
49837 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                                       0x1
49838 #define HWIO_TCL_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                                         0
49839 
49840 #define HWIO_TCL_R1_SPARE_REGISTER_ADDR(x)                                                                  ((x) + 0x184c)
49841 #define HWIO_TCL_R1_SPARE_REGISTER_PHYS(x)                                                                  ((x) + 0x184c)
49842 #define HWIO_TCL_R1_SPARE_REGISTER_OFFS                                                                     (0x184c)
49843 #define HWIO_TCL_R1_SPARE_REGISTER_RMSK                                                                     0xffffffff
49844 #define HWIO_TCL_R1_SPARE_REGISTER_POR                                                                      0x00000000
49845 #define HWIO_TCL_R1_SPARE_REGISTER_POR_RMSK                                                                 0xffffffff
49846 #define HWIO_TCL_R1_SPARE_REGISTER_ATTR                                                                                  0x3
49847 #define HWIO_TCL_R1_SPARE_REGISTER_IN(x)            \
49848                 in_dword(HWIO_TCL_R1_SPARE_REGISTER_ADDR(x))
49849 #define HWIO_TCL_R1_SPARE_REGISTER_INM(x, m)            \
49850                 in_dword_masked(HWIO_TCL_R1_SPARE_REGISTER_ADDR(x), m)
49851 #define HWIO_TCL_R1_SPARE_REGISTER_OUT(x, v)            \
49852                 out_dword(HWIO_TCL_R1_SPARE_REGISTER_ADDR(x),v)
49853 #define HWIO_TCL_R1_SPARE_REGISTER_OUTM(x,m,v) \
49854                 out_dword_masked_ns(HWIO_TCL_R1_SPARE_REGISTER_ADDR(x),m,v,HWIO_TCL_R1_SPARE_REGISTER_IN(x))
49855 #define HWIO_TCL_R1_SPARE_REGISTER_TCL_SPARE_FIELD_32_BMSK                                                  0xffffffff
49856 #define HWIO_TCL_R1_SPARE_REGISTER_TCL_SPARE_FIELD_32_SHFT                                                           0
49857 
49858 #define HWIO_TCL_R1_END_OF_TEST_CHECK_ADDR(x)                                                               ((x) + 0x1850)
49859 #define HWIO_TCL_R1_END_OF_TEST_CHECK_PHYS(x)                                                               ((x) + 0x1850)
49860 #define HWIO_TCL_R1_END_OF_TEST_CHECK_OFFS                                                                  (0x1850)
49861 #define HWIO_TCL_R1_END_OF_TEST_CHECK_RMSK                                                                         0x1
49862 #define HWIO_TCL_R1_END_OF_TEST_CHECK_POR                                                                   0x00000000
49863 #define HWIO_TCL_R1_END_OF_TEST_CHECK_POR_RMSK                                                              0xffffffff
49864 #define HWIO_TCL_R1_END_OF_TEST_CHECK_ATTR                                                                               0x3
49865 #define HWIO_TCL_R1_END_OF_TEST_CHECK_IN(x)            \
49866                 in_dword(HWIO_TCL_R1_END_OF_TEST_CHECK_ADDR(x))
49867 #define HWIO_TCL_R1_END_OF_TEST_CHECK_INM(x, m)            \
49868                 in_dword_masked(HWIO_TCL_R1_END_OF_TEST_CHECK_ADDR(x), m)
49869 #define HWIO_TCL_R1_END_OF_TEST_CHECK_OUT(x, v)            \
49870                 out_dword(HWIO_TCL_R1_END_OF_TEST_CHECK_ADDR(x),v)
49871 #define HWIO_TCL_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
49872                 out_dword_masked_ns(HWIO_TCL_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_TCL_R1_END_OF_TEST_CHECK_IN(x))
49873 #define HWIO_TCL_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                                  0x1
49874 #define HWIO_TCL_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                    0
49875 
49876 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ADDR(x)                                                           ((x) + 0x1854)
49877 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_PHYS(x)                                                           ((x) + 0x1854)
49878 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_OFFS                                                              (0x1854)
49879 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_RMSK                                                                     0x1
49880 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_POR                                                               0x00000000
49881 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_POR_RMSK                                                          0xffffffff
49882 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ATTR                                                                           0x3
49883 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_IN(x)            \
49884                 in_dword(HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ADDR(x))
49885 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_INM(x, m)            \
49886                 in_dword_masked(HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ADDR(x), m)
49887 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_OUT(x, v)            \
49888                 out_dword(HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ADDR(x),v)
49889 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_OUTM(x,m,v) \
49890                 out_dword_masked_ns(HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_IN(x))
49891 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                              0x1
49892 #define HWIO_TCL_R1_ASE_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                                0
49893 
49894 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ADDR(x)                                                        ((x) + 0x1858)
49895 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_PHYS(x)                                                        ((x) + 0x1858)
49896 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_OFFS                                                           (0x1858)
49897 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_RMSK                                                                  0x1
49898 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_POR                                                            0x00000000
49899 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_POR_RMSK                                                       0xffffffff
49900 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ATTR                                                                        0x3
49901 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_IN(x)            \
49902                 in_dword(HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ADDR(x))
49903 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_INM(x, m)            \
49904                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ADDR(x), m)
49905 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_OUT(x, v)            \
49906                 out_dword(HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ADDR(x),v)
49907 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_OUTM(x,m,v) \
49908                 out_dword_masked_ns(HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_ADDR(x),m,v,HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_IN(x))
49909 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_EN_BMSK                                                               0x1
49910 #define HWIO_TCL_R1_ASE_DEBUG_CLEAR_COUNTERS_EN_SHFT                                                                 0
49911 
49912 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_ADDR(x)                                                ((x) + 0x185c)
49913 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_PHYS(x)                                                ((x) + 0x185c)
49914 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_OFFS                                                   (0x185c)
49915 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_RMSK                                                   0xffffffff
49916 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_POR                                                    0x00000000
49917 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_POR_RMSK                                               0xffffffff
49918 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_ATTR                                                                0x1
49919 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_IN(x)            \
49920                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_ADDR(x))
49921 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_INM(x, m)            \
49922                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_ADDR(x), m)
49923 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_VAL_BMSK                                               0xffffffff
49924 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_VAL_SHFT                                                        0
49925 
49926 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_ADDR(x)                                                  ((x) + 0x1860)
49927 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_PHYS(x)                                                  ((x) + 0x1860)
49928 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_OFFS                                                     (0x1860)
49929 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_RMSK                                                     0xffffffff
49930 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_POR                                                      0x00000000
49931 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_POR_RMSK                                                 0xffffffff
49932 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_ATTR                                                                  0x1
49933 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_IN(x)            \
49934                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_ADDR(x))
49935 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_INM(x, m)            \
49936                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_ADDR(x), m)
49937 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_VAL_BMSK                                                 0xffffffff
49938 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_VAL_SHFT                                                          0
49939 
49940 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_ADDR(x)                                             ((x) + 0x1864)
49941 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_PHYS(x)                                             ((x) + 0x1864)
49942 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_OFFS                                                (0x1864)
49943 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_RMSK                                                0xffffffff
49944 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_POR                                                 0x00000000
49945 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_POR_RMSK                                            0xffffffff
49946 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_ATTR                                                             0x1
49947 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_IN(x)            \
49948                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_ADDR(x))
49949 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_INM(x, m)            \
49950                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_ADDR(x), m)
49951 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_VAL_BMSK                                            0xffffffff
49952 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_VAL_SHFT                                                     0
49953 
49954 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_ADDR(x)                                               ((x) + 0x1868)
49955 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_PHYS(x)                                               ((x) + 0x1868)
49956 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_OFFS                                                  (0x1868)
49957 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_RMSK                                                     0xfffff
49958 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_POR                                                   0x00000000
49959 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_POR_RMSK                                              0xffffffff
49960 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_ATTR                                                               0x1
49961 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_IN(x)            \
49962                 in_dword(HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_ADDR(x))
49963 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_INM(x, m)            \
49964                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_ADDR(x), m)
49965 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_PEAK_BMSK                                                0xffc00
49966 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_PEAK_SHFT                                                     10
49967 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_CURR_BMSK                                                  0x3ff
49968 #define HWIO_TCL_R1_ASE_DEBUG_CACHE_OCCUPANCY_COUNTER_CURR_SHFT                                                      0
49969 
49970 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_ADDR(x)                                                   ((x) + 0x186c)
49971 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_PHYS(x)                                                   ((x) + 0x186c)
49972 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_OFFS                                                      (0x186c)
49973 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_RMSK                                                       0x3ffffff
49974 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_POR                                                       0x00000000
49975 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_POR_RMSK                                                  0xffffffff
49976 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_ATTR                                                                   0x1
49977 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_IN(x)            \
49978                 in_dword(HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_ADDR(x))
49979 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_INM(x, m)            \
49980                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_ADDR(x), m)
49981 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_SQUARE_OCCUPANCY_BMSK                                      0x3fffc00
49982 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_SQUARE_OCCUPANCY_SHFT                                             10
49983 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_PEAK_NUM_SEARCH_PENDING_BMSK                                   0x3e0
49984 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_PEAK_NUM_SEARCH_PENDING_SHFT                                       5
49985 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_NUM_SEARCH_PENDING_BMSK                                         0x1f
49986 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_NUM_SEARCH_PENDING_SHFT                                            0
49987 
49988 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_ADDR(x)                                              ((x) + 0x1870)
49989 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_PHYS(x)                                              ((x) + 0x1870)
49990 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_OFFS                                                 (0x1870)
49991 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_RMSK                                                 0xffffffff
49992 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_POR                                                  0x00000000
49993 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_POR_RMSK                                             0xffffffff
49994 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_ATTR                                                              0x1
49995 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_IN(x)            \
49996                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_ADDR(x))
49997 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_INM(x, m)            \
49998                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_ADDR(x), m)
49999 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_VAL_BMSK                                             0xffffffff
50000 #define HWIO_TCL_R1_ASE_DEBUG_NUM_CACHE_HITS_COUNTER_1_VAL_SHFT                                                      0
50001 
50002 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_ADDR(x)                                                ((x) + 0x1874)
50003 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_PHYS(x)                                                ((x) + 0x1874)
50004 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_OFFS                                                   (0x1874)
50005 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_RMSK                                                   0xffffffff
50006 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_POR                                                    0x00000000
50007 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_POR_RMSK                                               0xffffffff
50008 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_ATTR                                                                0x1
50009 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_IN(x)            \
50010                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_ADDR(x))
50011 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_INM(x, m)            \
50012                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_ADDR(x), m)
50013 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_VAL_BMSK                                               0xffffffff
50014 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SEARCHES_COUNTER_1_VAL_SHFT                                                        0
50015 
50016 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_ADDR(x)                                           ((x) + 0x1878)
50017 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_PHYS(x)                                           ((x) + 0x1878)
50018 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_OFFS                                              (0x1878)
50019 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_RMSK                                              0xffffffff
50020 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_POR                                               0x00000000
50021 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_POR_RMSK                                          0xffffffff
50022 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_ATTR                                                           0x1
50023 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_IN(x)            \
50024                 in_dword(HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_ADDR(x))
50025 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_INM(x, m)            \
50026                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_ADDR(x), m)
50027 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_VAL_BMSK                                          0xffffffff
50028 #define HWIO_TCL_R1_ASE_DEBUG_NUM_SKIP_SEARCHES_COUNTER_1_VAL_SHFT                                                   0
50029 
50030 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_ADDR(x)                                                 ((x) + 0x187c)
50031 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_PHYS(x)                                                 ((x) + 0x187c)
50032 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_OFFS                                                    (0x187c)
50033 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_RMSK                                                         0x3ff
50034 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_POR                                                     0x00000000
50035 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_POR_RMSK                                                0xffffffff
50036 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_ATTR                                                                 0x1
50037 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_IN(x)            \
50038                 in_dword(HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_ADDR(x))
50039 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_INM(x, m)            \
50040                 in_dword_masked(HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_ADDR(x), m)
50041 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_PEAK_NUM_SEARCH_PENDING_BMSK                                 0x3e0
50042 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_PEAK_NUM_SEARCH_PENDING_SHFT                                     5
50043 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_NUM_SEARCH_PENDING_BMSK                                       0x1f
50044 #define HWIO_TCL_R1_ASE_DEBUG_SEARCH_STAT_COUNTER_1_NUM_SEARCH_PENDING_SHFT                                          0
50045 
50046 #define HWIO_TCL_R1_ASE_SM_STATES_ADDR(x)                                                                   ((x) + 0x1880)
50047 #define HWIO_TCL_R1_ASE_SM_STATES_PHYS(x)                                                                   ((x) + 0x1880)
50048 #define HWIO_TCL_R1_ASE_SM_STATES_OFFS                                                                      (0x1880)
50049 #define HWIO_TCL_R1_ASE_SM_STATES_RMSK                                                                        0x3fff0f
50050 #define HWIO_TCL_R1_ASE_SM_STATES_POR                                                                       0x00000000
50051 #define HWIO_TCL_R1_ASE_SM_STATES_POR_RMSK                                                                  0xffffffff
50052 #define HWIO_TCL_R1_ASE_SM_STATES_ATTR                                                                                   0x1
50053 #define HWIO_TCL_R1_ASE_SM_STATES_IN(x)            \
50054                 in_dword(HWIO_TCL_R1_ASE_SM_STATES_ADDR(x))
50055 #define HWIO_TCL_R1_ASE_SM_STATES_INM(x, m)            \
50056                 in_dword_masked(HWIO_TCL_R1_ASE_SM_STATES_ADDR(x), m)
50057 #define HWIO_TCL_R1_ASE_SM_STATES_GSE_CTRL_STATE_BMSK                                                         0x300000
50058 #define HWIO_TCL_R1_ASE_SM_STATES_GSE_CTRL_STATE_SHFT                                                               20
50059 #define HWIO_TCL_R1_ASE_SM_STATES_CACHE_CHK_STATE_BMSK                                                         0xc0000
50060 #define HWIO_TCL_R1_ASE_SM_STATES_CACHE_CHK_STATE_SHFT                                                              18
50061 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_ISS1_STATE_BMSK                                                          0x30000
50062 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_ISS1_STATE_SHFT                                                               16
50063 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_ISS2_STATE_BMSK                                                           0xc000
50064 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_ISS2_STATE_SHFT                                                               14
50065 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_RESP1_STATE_BMSK                                                          0x3800
50066 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_RESP1_STATE_SHFT                                                              11
50067 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_RESP2_STATE_BMSK                                                           0x700
50068 #define HWIO_TCL_R1_ASE_SM_STATES_MEM_RESP2_STATE_SHFT                                                               8
50069 #define HWIO_TCL_R1_ASE_SM_STATES_APP_RETURN_STATE_BMSK                                                            0xf
50070 #define HWIO_TCL_R1_ASE_SM_STATES_APP_RETURN_STATE_SHFT                                                              0
50071 
50072 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ADDR(x)                                                                 ((x) + 0x1884)
50073 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_PHYS(x)                                                                 ((x) + 0x1884)
50074 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_OFFS                                                                    (0x1884)
50075 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_RMSK                                                                         0x3ff
50076 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_POR                                                                     0x00000000
50077 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_POR_RMSK                                                                0xffffffff
50078 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ATTR                                                                                 0x3
50079 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_IN(x)            \
50080                 in_dword(HWIO_TCL_R1_ASE_CACHE_DEBUG_ADDR(x))
50081 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_INM(x, m)            \
50082                 in_dword_masked(HWIO_TCL_R1_ASE_CACHE_DEBUG_ADDR(x), m)
50083 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_OUT(x, v)            \
50084                 out_dword(HWIO_TCL_R1_ASE_CACHE_DEBUG_ADDR(x),v)
50085 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_OUTM(x,m,v) \
50086                 out_dword_masked_ns(HWIO_TCL_R1_ASE_CACHE_DEBUG_ADDR(x),m,v,HWIO_TCL_R1_ASE_CACHE_DEBUG_IN(x))
50087 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_READ_IDX_BMSK                                                                0x3ff
50088 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_READ_IDX_SHFT                                                                    0
50089 
50090 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_ADDR(x)                                                     ((x) + 0x1888)
50091 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_PHYS(x)                                                     ((x) + 0x1888)
50092 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_OFFS                                                        (0x1888)
50093 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_RMSK                                                          0x7fffff
50094 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_POR                                                         0x00000000
50095 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_POR_RMSK                                                    0xffffffff
50096 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_ATTR                                                                     0x1
50097 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_IN(x)            \
50098                 in_dword(HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_ADDR(x))
50099 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_INM(x, m)            \
50100                 in_dword_masked(HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_ADDR(x), m)
50101 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_GST_IDX_BMSK                                                  0x7ffff8
50102 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_GST_IDX_SHFT                                                         3
50103 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_CACHE_ONLY_BMSK                                                    0x4
50104 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_CACHE_ONLY_SHFT                                                      2
50105 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_DIRTY_BMSK                                                         0x2
50106 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_DIRTY_SHFT                                                           1
50107 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_VALID_BMSK                                                         0x1
50108 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_STATS_VALID_SHFT                                                           0
50109 
50110 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_ADDR(base,n)                                                    ((base) + 0X188C + (0x4*(n)))
50111 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_PHYS(base,n)                                                    ((base) + 0X188C + (0x4*(n)))
50112 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_OFFS(n)                                                         (0X188C + (0x4*(n)))
50113 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_RMSK                                                            0xffffffff
50114 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_MAXn                                                                    31
50115 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_POR                                                             0x00000000
50116 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_POR_RMSK                                                        0xffffffff
50117 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_ATTR                                                                         0x1
50118 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_INI(base,n)                \
50119                 in_dword_masked(HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_ADDR(base,n), HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_RMSK)
50120 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_INMI(base,n,mask)        \
50121                 in_dword_masked(HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_ADDR(base,n), mask)
50122 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_VAL_BMSK                                                        0xffffffff
50123 #define HWIO_TCL_R1_ASE_CACHE_DEBUG_ENTRY_n_VAL_SHFT                                                                 0
50124 
50125 #define HWIO_TCL_R2_SW2TCL1_RING_HP_ADDR(x)                                                                 ((x) + 0x2000)
50126 #define HWIO_TCL_R2_SW2TCL1_RING_HP_PHYS(x)                                                                 ((x) + 0x2000)
50127 #define HWIO_TCL_R2_SW2TCL1_RING_HP_OFFS                                                                    (0x2000)
50128 #define HWIO_TCL_R2_SW2TCL1_RING_HP_RMSK                                                                       0xfffff
50129 #define HWIO_TCL_R2_SW2TCL1_RING_HP_POR                                                                     0x00000000
50130 #define HWIO_TCL_R2_SW2TCL1_RING_HP_POR_RMSK                                                                0xffffffff
50131 #define HWIO_TCL_R2_SW2TCL1_RING_HP_ATTR                                                                                 0x3
50132 #define HWIO_TCL_R2_SW2TCL1_RING_HP_IN(x)            \
50133                 in_dword(HWIO_TCL_R2_SW2TCL1_RING_HP_ADDR(x))
50134 #define HWIO_TCL_R2_SW2TCL1_RING_HP_INM(x, m)            \
50135                 in_dword_masked(HWIO_TCL_R2_SW2TCL1_RING_HP_ADDR(x), m)
50136 #define HWIO_TCL_R2_SW2TCL1_RING_HP_OUT(x, v)            \
50137                 out_dword(HWIO_TCL_R2_SW2TCL1_RING_HP_ADDR(x),v)
50138 #define HWIO_TCL_R2_SW2TCL1_RING_HP_OUTM(x,m,v) \
50139                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL1_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL1_RING_HP_IN(x))
50140 #define HWIO_TCL_R2_SW2TCL1_RING_HP_HEAD_PTR_BMSK                                                              0xfffff
50141 #define HWIO_TCL_R2_SW2TCL1_RING_HP_HEAD_PTR_SHFT                                                                    0
50142 
50143 #define HWIO_TCL_R2_SW2TCL1_RING_TP_ADDR(x)                                                                 ((x) + 0x2004)
50144 #define HWIO_TCL_R2_SW2TCL1_RING_TP_PHYS(x)                                                                 ((x) + 0x2004)
50145 #define HWIO_TCL_R2_SW2TCL1_RING_TP_OFFS                                                                    (0x2004)
50146 #define HWIO_TCL_R2_SW2TCL1_RING_TP_RMSK                                                                       0xfffff
50147 #define HWIO_TCL_R2_SW2TCL1_RING_TP_POR                                                                     0x00000000
50148 #define HWIO_TCL_R2_SW2TCL1_RING_TP_POR_RMSK                                                                0xffffffff
50149 #define HWIO_TCL_R2_SW2TCL1_RING_TP_ATTR                                                                                 0x3
50150 #define HWIO_TCL_R2_SW2TCL1_RING_TP_IN(x)            \
50151                 in_dword(HWIO_TCL_R2_SW2TCL1_RING_TP_ADDR(x))
50152 #define HWIO_TCL_R2_SW2TCL1_RING_TP_INM(x, m)            \
50153                 in_dword_masked(HWIO_TCL_R2_SW2TCL1_RING_TP_ADDR(x), m)
50154 #define HWIO_TCL_R2_SW2TCL1_RING_TP_OUT(x, v)            \
50155                 out_dword(HWIO_TCL_R2_SW2TCL1_RING_TP_ADDR(x),v)
50156 #define HWIO_TCL_R2_SW2TCL1_RING_TP_OUTM(x,m,v) \
50157                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL1_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL1_RING_TP_IN(x))
50158 #define HWIO_TCL_R2_SW2TCL1_RING_TP_TAIL_PTR_BMSK                                                              0xfffff
50159 #define HWIO_TCL_R2_SW2TCL1_RING_TP_TAIL_PTR_SHFT                                                                    0
50160 
50161 #define HWIO_TCL_R2_SW2TCL2_RING_HP_ADDR(x)                                                                 ((x) + 0x2008)
50162 #define HWIO_TCL_R2_SW2TCL2_RING_HP_PHYS(x)                                                                 ((x) + 0x2008)
50163 #define HWIO_TCL_R2_SW2TCL2_RING_HP_OFFS                                                                    (0x2008)
50164 #define HWIO_TCL_R2_SW2TCL2_RING_HP_RMSK                                                                       0xfffff
50165 #define HWIO_TCL_R2_SW2TCL2_RING_HP_POR                                                                     0x00000000
50166 #define HWIO_TCL_R2_SW2TCL2_RING_HP_POR_RMSK                                                                0xffffffff
50167 #define HWIO_TCL_R2_SW2TCL2_RING_HP_ATTR                                                                                 0x3
50168 #define HWIO_TCL_R2_SW2TCL2_RING_HP_IN(x)            \
50169                 in_dword(HWIO_TCL_R2_SW2TCL2_RING_HP_ADDR(x))
50170 #define HWIO_TCL_R2_SW2TCL2_RING_HP_INM(x, m)            \
50171                 in_dword_masked(HWIO_TCL_R2_SW2TCL2_RING_HP_ADDR(x), m)
50172 #define HWIO_TCL_R2_SW2TCL2_RING_HP_OUT(x, v)            \
50173                 out_dword(HWIO_TCL_R2_SW2TCL2_RING_HP_ADDR(x),v)
50174 #define HWIO_TCL_R2_SW2TCL2_RING_HP_OUTM(x,m,v) \
50175                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL2_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL2_RING_HP_IN(x))
50176 #define HWIO_TCL_R2_SW2TCL2_RING_HP_HEAD_PTR_BMSK                                                              0xfffff
50177 #define HWIO_TCL_R2_SW2TCL2_RING_HP_HEAD_PTR_SHFT                                                                    0
50178 
50179 #define HWIO_TCL_R2_SW2TCL2_RING_TP_ADDR(x)                                                                 ((x) + 0x200c)
50180 #define HWIO_TCL_R2_SW2TCL2_RING_TP_PHYS(x)                                                                 ((x) + 0x200c)
50181 #define HWIO_TCL_R2_SW2TCL2_RING_TP_OFFS                                                                    (0x200c)
50182 #define HWIO_TCL_R2_SW2TCL2_RING_TP_RMSK                                                                       0xfffff
50183 #define HWIO_TCL_R2_SW2TCL2_RING_TP_POR                                                                     0x00000000
50184 #define HWIO_TCL_R2_SW2TCL2_RING_TP_POR_RMSK                                                                0xffffffff
50185 #define HWIO_TCL_R2_SW2TCL2_RING_TP_ATTR                                                                                 0x3
50186 #define HWIO_TCL_R2_SW2TCL2_RING_TP_IN(x)            \
50187                 in_dword(HWIO_TCL_R2_SW2TCL2_RING_TP_ADDR(x))
50188 #define HWIO_TCL_R2_SW2TCL2_RING_TP_INM(x, m)            \
50189                 in_dword_masked(HWIO_TCL_R2_SW2TCL2_RING_TP_ADDR(x), m)
50190 #define HWIO_TCL_R2_SW2TCL2_RING_TP_OUT(x, v)            \
50191                 out_dword(HWIO_TCL_R2_SW2TCL2_RING_TP_ADDR(x),v)
50192 #define HWIO_TCL_R2_SW2TCL2_RING_TP_OUTM(x,m,v) \
50193                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL2_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL2_RING_TP_IN(x))
50194 #define HWIO_TCL_R2_SW2TCL2_RING_TP_TAIL_PTR_BMSK                                                              0xfffff
50195 #define HWIO_TCL_R2_SW2TCL2_RING_TP_TAIL_PTR_SHFT                                                                    0
50196 
50197 #define HWIO_TCL_R2_SW2TCL3_RING_HP_ADDR(x)                                                                 ((x) + 0x2010)
50198 #define HWIO_TCL_R2_SW2TCL3_RING_HP_PHYS(x)                                                                 ((x) + 0x2010)
50199 #define HWIO_TCL_R2_SW2TCL3_RING_HP_OFFS                                                                    (0x2010)
50200 #define HWIO_TCL_R2_SW2TCL3_RING_HP_RMSK                                                                       0xfffff
50201 #define HWIO_TCL_R2_SW2TCL3_RING_HP_POR                                                                     0x00000000
50202 #define HWIO_TCL_R2_SW2TCL3_RING_HP_POR_RMSK                                                                0xffffffff
50203 #define HWIO_TCL_R2_SW2TCL3_RING_HP_ATTR                                                                                 0x3
50204 #define HWIO_TCL_R2_SW2TCL3_RING_HP_IN(x)            \
50205                 in_dword(HWIO_TCL_R2_SW2TCL3_RING_HP_ADDR(x))
50206 #define HWIO_TCL_R2_SW2TCL3_RING_HP_INM(x, m)            \
50207                 in_dword_masked(HWIO_TCL_R2_SW2TCL3_RING_HP_ADDR(x), m)
50208 #define HWIO_TCL_R2_SW2TCL3_RING_HP_OUT(x, v)            \
50209                 out_dword(HWIO_TCL_R2_SW2TCL3_RING_HP_ADDR(x),v)
50210 #define HWIO_TCL_R2_SW2TCL3_RING_HP_OUTM(x,m,v) \
50211                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL3_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL3_RING_HP_IN(x))
50212 #define HWIO_TCL_R2_SW2TCL3_RING_HP_HEAD_PTR_BMSK                                                              0xfffff
50213 #define HWIO_TCL_R2_SW2TCL3_RING_HP_HEAD_PTR_SHFT                                                                    0
50214 
50215 #define HWIO_TCL_R2_SW2TCL3_RING_TP_ADDR(x)                                                                 ((x) + 0x2014)
50216 #define HWIO_TCL_R2_SW2TCL3_RING_TP_PHYS(x)                                                                 ((x) + 0x2014)
50217 #define HWIO_TCL_R2_SW2TCL3_RING_TP_OFFS                                                                    (0x2014)
50218 #define HWIO_TCL_R2_SW2TCL3_RING_TP_RMSK                                                                       0xfffff
50219 #define HWIO_TCL_R2_SW2TCL3_RING_TP_POR                                                                     0x00000000
50220 #define HWIO_TCL_R2_SW2TCL3_RING_TP_POR_RMSK                                                                0xffffffff
50221 #define HWIO_TCL_R2_SW2TCL3_RING_TP_ATTR                                                                                 0x3
50222 #define HWIO_TCL_R2_SW2TCL3_RING_TP_IN(x)            \
50223                 in_dword(HWIO_TCL_R2_SW2TCL3_RING_TP_ADDR(x))
50224 #define HWIO_TCL_R2_SW2TCL3_RING_TP_INM(x, m)            \
50225                 in_dword_masked(HWIO_TCL_R2_SW2TCL3_RING_TP_ADDR(x), m)
50226 #define HWIO_TCL_R2_SW2TCL3_RING_TP_OUT(x, v)            \
50227                 out_dword(HWIO_TCL_R2_SW2TCL3_RING_TP_ADDR(x),v)
50228 #define HWIO_TCL_R2_SW2TCL3_RING_TP_OUTM(x,m,v) \
50229                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL3_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL3_RING_TP_IN(x))
50230 #define HWIO_TCL_R2_SW2TCL3_RING_TP_TAIL_PTR_BMSK                                                              0xfffff
50231 #define HWIO_TCL_R2_SW2TCL3_RING_TP_TAIL_PTR_SHFT                                                                    0
50232 
50233 #define HWIO_TCL_R2_SW2TCL4_RING_HP_ADDR(x)                                                                 ((x) + 0x2018)
50234 #define HWIO_TCL_R2_SW2TCL4_RING_HP_PHYS(x)                                                                 ((x) + 0x2018)
50235 #define HWIO_TCL_R2_SW2TCL4_RING_HP_OFFS                                                                    (0x2018)
50236 #define HWIO_TCL_R2_SW2TCL4_RING_HP_RMSK                                                                       0xfffff
50237 #define HWIO_TCL_R2_SW2TCL4_RING_HP_POR                                                                     0x00000000
50238 #define HWIO_TCL_R2_SW2TCL4_RING_HP_POR_RMSK                                                                0xffffffff
50239 #define HWIO_TCL_R2_SW2TCL4_RING_HP_ATTR                                                                                 0x3
50240 #define HWIO_TCL_R2_SW2TCL4_RING_HP_IN(x)            \
50241                 in_dword(HWIO_TCL_R2_SW2TCL4_RING_HP_ADDR(x))
50242 #define HWIO_TCL_R2_SW2TCL4_RING_HP_INM(x, m)            \
50243                 in_dword_masked(HWIO_TCL_R2_SW2TCL4_RING_HP_ADDR(x), m)
50244 #define HWIO_TCL_R2_SW2TCL4_RING_HP_OUT(x, v)            \
50245                 out_dword(HWIO_TCL_R2_SW2TCL4_RING_HP_ADDR(x),v)
50246 #define HWIO_TCL_R2_SW2TCL4_RING_HP_OUTM(x,m,v) \
50247                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL4_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL4_RING_HP_IN(x))
50248 #define HWIO_TCL_R2_SW2TCL4_RING_HP_HEAD_PTR_BMSK                                                              0xfffff
50249 #define HWIO_TCL_R2_SW2TCL4_RING_HP_HEAD_PTR_SHFT                                                                    0
50250 
50251 #define HWIO_TCL_R2_SW2TCL4_RING_TP_ADDR(x)                                                                 ((x) + 0x201c)
50252 #define HWIO_TCL_R2_SW2TCL4_RING_TP_PHYS(x)                                                                 ((x) + 0x201c)
50253 #define HWIO_TCL_R2_SW2TCL4_RING_TP_OFFS                                                                    (0x201c)
50254 #define HWIO_TCL_R2_SW2TCL4_RING_TP_RMSK                                                                       0xfffff
50255 #define HWIO_TCL_R2_SW2TCL4_RING_TP_POR                                                                     0x00000000
50256 #define HWIO_TCL_R2_SW2TCL4_RING_TP_POR_RMSK                                                                0xffffffff
50257 #define HWIO_TCL_R2_SW2TCL4_RING_TP_ATTR                                                                                 0x3
50258 #define HWIO_TCL_R2_SW2TCL4_RING_TP_IN(x)            \
50259                 in_dword(HWIO_TCL_R2_SW2TCL4_RING_TP_ADDR(x))
50260 #define HWIO_TCL_R2_SW2TCL4_RING_TP_INM(x, m)            \
50261                 in_dword_masked(HWIO_TCL_R2_SW2TCL4_RING_TP_ADDR(x), m)
50262 #define HWIO_TCL_R2_SW2TCL4_RING_TP_OUT(x, v)            \
50263                 out_dword(HWIO_TCL_R2_SW2TCL4_RING_TP_ADDR(x),v)
50264 #define HWIO_TCL_R2_SW2TCL4_RING_TP_OUTM(x,m,v) \
50265                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL4_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL4_RING_TP_IN(x))
50266 #define HWIO_TCL_R2_SW2TCL4_RING_TP_TAIL_PTR_BMSK                                                              0xfffff
50267 #define HWIO_TCL_R2_SW2TCL4_RING_TP_TAIL_PTR_SHFT                                                                    0
50268 
50269 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ADDR(x)                                                           ((x) + 0x2028)
50270 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_PHYS(x)                                                           ((x) + 0x2028)
50271 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_OFFS                                                              (0x2028)
50272 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_RMSK                                                                 0xfffff
50273 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_POR                                                               0x00000000
50274 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_POR_RMSK                                                          0xffffffff
50275 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ATTR                                                                           0x3
50276 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_IN(x)            \
50277                 in_dword(HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ADDR(x))
50278 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_INM(x, m)            \
50279                 in_dword_masked(HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ADDR(x), m)
50280 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_OUT(x, v)            \
50281                 out_dword(HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ADDR(x),v)
50282 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_OUTM(x,m,v) \
50283                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_IN(x))
50284 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_HEAD_PTR_BMSK                                                        0xfffff
50285 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_HP_HEAD_PTR_SHFT                                                              0
50286 
50287 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ADDR(x)                                                           ((x) + 0x202c)
50288 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_PHYS(x)                                                           ((x) + 0x202c)
50289 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_OFFS                                                              (0x202c)
50290 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_RMSK                                                                 0xfffff
50291 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_POR                                                               0x00000000
50292 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_POR_RMSK                                                          0xffffffff
50293 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ATTR                                                                           0x3
50294 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_IN(x)            \
50295                 in_dword(HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ADDR(x))
50296 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_INM(x, m)            \
50297                 in_dword_masked(HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ADDR(x), m)
50298 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_OUT(x, v)            \
50299                 out_dword(HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ADDR(x),v)
50300 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_OUTM(x,m,v) \
50301                 out_dword_masked_ns(HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_IN(x))
50302 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_TAIL_PTR_BMSK                                                        0xfffff
50303 #define HWIO_TCL_R2_SW2TCL_CREDIT_RING_TP_TAIL_PTR_SHFT                                                              0
50304 
50305 #define HWIO_TCL_R2_FW2TCL1_RING_HP_ADDR(x)                                                                 ((x) + 0x2030)
50306 #define HWIO_TCL_R2_FW2TCL1_RING_HP_PHYS(x)                                                                 ((x) + 0x2030)
50307 #define HWIO_TCL_R2_FW2TCL1_RING_HP_OFFS                                                                    (0x2030)
50308 #define HWIO_TCL_R2_FW2TCL1_RING_HP_RMSK                                                                        0xffff
50309 #define HWIO_TCL_R2_FW2TCL1_RING_HP_POR                                                                     0x00000000
50310 #define HWIO_TCL_R2_FW2TCL1_RING_HP_POR_RMSK                                                                0xffffffff
50311 #define HWIO_TCL_R2_FW2TCL1_RING_HP_ATTR                                                                                 0x3
50312 #define HWIO_TCL_R2_FW2TCL1_RING_HP_IN(x)            \
50313                 in_dword(HWIO_TCL_R2_FW2TCL1_RING_HP_ADDR(x))
50314 #define HWIO_TCL_R2_FW2TCL1_RING_HP_INM(x, m)            \
50315                 in_dword_masked(HWIO_TCL_R2_FW2TCL1_RING_HP_ADDR(x), m)
50316 #define HWIO_TCL_R2_FW2TCL1_RING_HP_OUT(x, v)            \
50317                 out_dword(HWIO_TCL_R2_FW2TCL1_RING_HP_ADDR(x),v)
50318 #define HWIO_TCL_R2_FW2TCL1_RING_HP_OUTM(x,m,v) \
50319                 out_dword_masked_ns(HWIO_TCL_R2_FW2TCL1_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_FW2TCL1_RING_HP_IN(x))
50320 #define HWIO_TCL_R2_FW2TCL1_RING_HP_HEAD_PTR_BMSK                                                               0xffff
50321 #define HWIO_TCL_R2_FW2TCL1_RING_HP_HEAD_PTR_SHFT                                                                    0
50322 
50323 #define HWIO_TCL_R2_FW2TCL1_RING_TP_ADDR(x)                                                                 ((x) + 0x2034)
50324 #define HWIO_TCL_R2_FW2TCL1_RING_TP_PHYS(x)                                                                 ((x) + 0x2034)
50325 #define HWIO_TCL_R2_FW2TCL1_RING_TP_OFFS                                                                    (0x2034)
50326 #define HWIO_TCL_R2_FW2TCL1_RING_TP_RMSK                                                                        0xffff
50327 #define HWIO_TCL_R2_FW2TCL1_RING_TP_POR                                                                     0x00000000
50328 #define HWIO_TCL_R2_FW2TCL1_RING_TP_POR_RMSK                                                                0xffffffff
50329 #define HWIO_TCL_R2_FW2TCL1_RING_TP_ATTR                                                                                 0x3
50330 #define HWIO_TCL_R2_FW2TCL1_RING_TP_IN(x)            \
50331                 in_dword(HWIO_TCL_R2_FW2TCL1_RING_TP_ADDR(x))
50332 #define HWIO_TCL_R2_FW2TCL1_RING_TP_INM(x, m)            \
50333                 in_dword_masked(HWIO_TCL_R2_FW2TCL1_RING_TP_ADDR(x), m)
50334 #define HWIO_TCL_R2_FW2TCL1_RING_TP_OUT(x, v)            \
50335                 out_dword(HWIO_TCL_R2_FW2TCL1_RING_TP_ADDR(x),v)
50336 #define HWIO_TCL_R2_FW2TCL1_RING_TP_OUTM(x,m,v) \
50337                 out_dword_masked_ns(HWIO_TCL_R2_FW2TCL1_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_FW2TCL1_RING_TP_IN(x))
50338 #define HWIO_TCL_R2_FW2TCL1_RING_TP_TAIL_PTR_BMSK                                                               0xffff
50339 #define HWIO_TCL_R2_FW2TCL1_RING_TP_TAIL_PTR_SHFT                                                                    0
50340 
50341 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_ADDR(x)                                                                ((x) + 0x2038)
50342 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_PHYS(x)                                                                ((x) + 0x2038)
50343 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_OFFS                                                                   (0x2038)
50344 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_RMSK                                                                      0xfffff
50345 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_POR                                                                    0x00000000
50346 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_POR_RMSK                                                               0xffffffff
50347 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_ATTR                                                                                0x3
50348 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_IN(x)            \
50349                 in_dword(HWIO_TCL_R2_PPE2TCL1_RING_HP_ADDR(x))
50350 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_INM(x, m)            \
50351                 in_dword_masked(HWIO_TCL_R2_PPE2TCL1_RING_HP_ADDR(x), m)
50352 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_OUT(x, v)            \
50353                 out_dword(HWIO_TCL_R2_PPE2TCL1_RING_HP_ADDR(x),v)
50354 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_OUTM(x,m,v) \
50355                 out_dword_masked_ns(HWIO_TCL_R2_PPE2TCL1_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_PPE2TCL1_RING_HP_IN(x))
50356 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_HEAD_PTR_BMSK                                                             0xfffff
50357 #define HWIO_TCL_R2_PPE2TCL1_RING_HP_HEAD_PTR_SHFT                                                                   0
50358 
50359 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_ADDR(x)                                                                ((x) + 0x203c)
50360 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_PHYS(x)                                                                ((x) + 0x203c)
50361 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_OFFS                                                                   (0x203c)
50362 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_RMSK                                                                      0xfffff
50363 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_POR                                                                    0x00000000
50364 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_POR_RMSK                                                               0xffffffff
50365 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_ATTR                                                                                0x3
50366 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_IN(x)            \
50367                 in_dword(HWIO_TCL_R2_PPE2TCL1_RING_TP_ADDR(x))
50368 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_INM(x, m)            \
50369                 in_dword_masked(HWIO_TCL_R2_PPE2TCL1_RING_TP_ADDR(x), m)
50370 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_OUT(x, v)            \
50371                 out_dword(HWIO_TCL_R2_PPE2TCL1_RING_TP_ADDR(x),v)
50372 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_OUTM(x,m,v) \
50373                 out_dword_masked_ns(HWIO_TCL_R2_PPE2TCL1_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_PPE2TCL1_RING_TP_IN(x))
50374 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_TAIL_PTR_BMSK                                                             0xfffff
50375 #define HWIO_TCL_R2_PPE2TCL1_RING_TP_TAIL_PTR_SHFT                                                                   0
50376 
50377 #define HWIO_TCL_R2_TCL2TQM_RING_HP_ADDR(x)                                                                 ((x) + 0x2040)
50378 #define HWIO_TCL_R2_TCL2TQM_RING_HP_PHYS(x)                                                                 ((x) + 0x2040)
50379 #define HWIO_TCL_R2_TCL2TQM_RING_HP_OFFS                                                                    (0x2040)
50380 #define HWIO_TCL_R2_TCL2TQM_RING_HP_RMSK                                                                        0xffff
50381 #define HWIO_TCL_R2_TCL2TQM_RING_HP_POR                                                                     0x00000000
50382 #define HWIO_TCL_R2_TCL2TQM_RING_HP_POR_RMSK                                                                0xffffffff
50383 #define HWIO_TCL_R2_TCL2TQM_RING_HP_ATTR                                                                                 0x3
50384 #define HWIO_TCL_R2_TCL2TQM_RING_HP_IN(x)            \
50385                 in_dword(HWIO_TCL_R2_TCL2TQM_RING_HP_ADDR(x))
50386 #define HWIO_TCL_R2_TCL2TQM_RING_HP_INM(x, m)            \
50387                 in_dword_masked(HWIO_TCL_R2_TCL2TQM_RING_HP_ADDR(x), m)
50388 #define HWIO_TCL_R2_TCL2TQM_RING_HP_OUT(x, v)            \
50389                 out_dword(HWIO_TCL_R2_TCL2TQM_RING_HP_ADDR(x),v)
50390 #define HWIO_TCL_R2_TCL2TQM_RING_HP_OUTM(x,m,v) \
50391                 out_dword_masked_ns(HWIO_TCL_R2_TCL2TQM_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_TCL2TQM_RING_HP_IN(x))
50392 #define HWIO_TCL_R2_TCL2TQM_RING_HP_HEAD_PTR_BMSK                                                               0xffff
50393 #define HWIO_TCL_R2_TCL2TQM_RING_HP_HEAD_PTR_SHFT                                                                    0
50394 
50395 #define HWIO_TCL_R2_TCL2TQM_RING_TP_ADDR(x)                                                                 ((x) + 0x2044)
50396 #define HWIO_TCL_R2_TCL2TQM_RING_TP_PHYS(x)                                                                 ((x) + 0x2044)
50397 #define HWIO_TCL_R2_TCL2TQM_RING_TP_OFFS                                                                    (0x2044)
50398 #define HWIO_TCL_R2_TCL2TQM_RING_TP_RMSK                                                                        0xffff
50399 #define HWIO_TCL_R2_TCL2TQM_RING_TP_POR                                                                     0x00000000
50400 #define HWIO_TCL_R2_TCL2TQM_RING_TP_POR_RMSK                                                                0xffffffff
50401 #define HWIO_TCL_R2_TCL2TQM_RING_TP_ATTR                                                                                 0x3
50402 #define HWIO_TCL_R2_TCL2TQM_RING_TP_IN(x)            \
50403                 in_dword(HWIO_TCL_R2_TCL2TQM_RING_TP_ADDR(x))
50404 #define HWIO_TCL_R2_TCL2TQM_RING_TP_INM(x, m)            \
50405                 in_dword_masked(HWIO_TCL_R2_TCL2TQM_RING_TP_ADDR(x), m)
50406 #define HWIO_TCL_R2_TCL2TQM_RING_TP_OUT(x, v)            \
50407                 out_dword(HWIO_TCL_R2_TCL2TQM_RING_TP_ADDR(x),v)
50408 #define HWIO_TCL_R2_TCL2TQM_RING_TP_OUTM(x,m,v) \
50409                 out_dword_masked_ns(HWIO_TCL_R2_TCL2TQM_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_TCL2TQM_RING_TP_IN(x))
50410 #define HWIO_TCL_R2_TCL2TQM_RING_TP_TAIL_PTR_BMSK                                                               0xffff
50411 #define HWIO_TCL_R2_TCL2TQM_RING_TP_TAIL_PTR_SHFT                                                                    0
50412 
50413 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_ADDR(x)                                                             ((x) + 0x2048)
50414 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_PHYS(x)                                                             ((x) + 0x2048)
50415 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_OFFS                                                                (0x2048)
50416 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_RMSK                                                                    0xffff
50417 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_POR                                                                 0x00000000
50418 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_POR_RMSK                                                            0xffffffff
50419 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_ATTR                                                                             0x3
50420 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_IN(x)            \
50421                 in_dword(HWIO_TCL_R2_TCL_STATUS1_RING_HP_ADDR(x))
50422 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_INM(x, m)            \
50423                 in_dword_masked(HWIO_TCL_R2_TCL_STATUS1_RING_HP_ADDR(x), m)
50424 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_OUT(x, v)            \
50425                 out_dword(HWIO_TCL_R2_TCL_STATUS1_RING_HP_ADDR(x),v)
50426 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_OUTM(x,m,v) \
50427                 out_dword_masked_ns(HWIO_TCL_R2_TCL_STATUS1_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_TCL_STATUS1_RING_HP_IN(x))
50428 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_HEAD_PTR_BMSK                                                           0xffff
50429 #define HWIO_TCL_R2_TCL_STATUS1_RING_HP_HEAD_PTR_SHFT                                                                0
50430 
50431 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_ADDR(x)                                                             ((x) + 0x204c)
50432 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_PHYS(x)                                                             ((x) + 0x204c)
50433 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_OFFS                                                                (0x204c)
50434 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_RMSK                                                                    0xffff
50435 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_POR                                                                 0x00000000
50436 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_POR_RMSK                                                            0xffffffff
50437 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_ATTR                                                                             0x3
50438 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_IN(x)            \
50439                 in_dword(HWIO_TCL_R2_TCL_STATUS1_RING_TP_ADDR(x))
50440 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_INM(x, m)            \
50441                 in_dword_masked(HWIO_TCL_R2_TCL_STATUS1_RING_TP_ADDR(x), m)
50442 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_OUT(x, v)            \
50443                 out_dword(HWIO_TCL_R2_TCL_STATUS1_RING_TP_ADDR(x),v)
50444 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_OUTM(x,m,v) \
50445                 out_dword_masked_ns(HWIO_TCL_R2_TCL_STATUS1_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_TCL_STATUS1_RING_TP_IN(x))
50446 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_TAIL_PTR_BMSK                                                           0xffff
50447 #define HWIO_TCL_R2_TCL_STATUS1_RING_TP_TAIL_PTR_SHFT                                                                0
50448 
50449 #define HWIO_TCL_R2_TCL2FW_RING_HP_ADDR(x)                                                                  ((x) + 0x2058)
50450 #define HWIO_TCL_R2_TCL2FW_RING_HP_PHYS(x)                                                                  ((x) + 0x2058)
50451 #define HWIO_TCL_R2_TCL2FW_RING_HP_OFFS                                                                     (0x2058)
50452 #define HWIO_TCL_R2_TCL2FW_RING_HP_RMSK                                                                         0xffff
50453 #define HWIO_TCL_R2_TCL2FW_RING_HP_POR                                                                      0x00000000
50454 #define HWIO_TCL_R2_TCL2FW_RING_HP_POR_RMSK                                                                 0xffffffff
50455 #define HWIO_TCL_R2_TCL2FW_RING_HP_ATTR                                                                                  0x3
50456 #define HWIO_TCL_R2_TCL2FW_RING_HP_IN(x)            \
50457                 in_dword(HWIO_TCL_R2_TCL2FW_RING_HP_ADDR(x))
50458 #define HWIO_TCL_R2_TCL2FW_RING_HP_INM(x, m)            \
50459                 in_dword_masked(HWIO_TCL_R2_TCL2FW_RING_HP_ADDR(x), m)
50460 #define HWIO_TCL_R2_TCL2FW_RING_HP_OUT(x, v)            \
50461                 out_dword(HWIO_TCL_R2_TCL2FW_RING_HP_ADDR(x),v)
50462 #define HWIO_TCL_R2_TCL2FW_RING_HP_OUTM(x,m,v) \
50463                 out_dword_masked_ns(HWIO_TCL_R2_TCL2FW_RING_HP_ADDR(x),m,v,HWIO_TCL_R2_TCL2FW_RING_HP_IN(x))
50464 #define HWIO_TCL_R2_TCL2FW_RING_HP_HEAD_PTR_BMSK                                                                0xffff
50465 #define HWIO_TCL_R2_TCL2FW_RING_HP_HEAD_PTR_SHFT                                                                     0
50466 
50467 #define HWIO_TCL_R2_TCL2FW_RING_TP_ADDR(x)                                                                  ((x) + 0x205c)
50468 #define HWIO_TCL_R2_TCL2FW_RING_TP_PHYS(x)                                                                  ((x) + 0x205c)
50469 #define HWIO_TCL_R2_TCL2FW_RING_TP_OFFS                                                                     (0x205c)
50470 #define HWIO_TCL_R2_TCL2FW_RING_TP_RMSK                                                                         0xffff
50471 #define HWIO_TCL_R2_TCL2FW_RING_TP_POR                                                                      0x00000000
50472 #define HWIO_TCL_R2_TCL2FW_RING_TP_POR_RMSK                                                                 0xffffffff
50473 #define HWIO_TCL_R2_TCL2FW_RING_TP_ATTR                                                                                  0x3
50474 #define HWIO_TCL_R2_TCL2FW_RING_TP_IN(x)            \
50475                 in_dword(HWIO_TCL_R2_TCL2FW_RING_TP_ADDR(x))
50476 #define HWIO_TCL_R2_TCL2FW_RING_TP_INM(x, m)            \
50477                 in_dword_masked(HWIO_TCL_R2_TCL2FW_RING_TP_ADDR(x), m)
50478 #define HWIO_TCL_R2_TCL2FW_RING_TP_OUT(x, v)            \
50479                 out_dword(HWIO_TCL_R2_TCL2FW_RING_TP_ADDR(x),v)
50480 #define HWIO_TCL_R2_TCL2FW_RING_TP_OUTM(x,m,v) \
50481                 out_dword_masked_ns(HWIO_TCL_R2_TCL2FW_RING_TP_ADDR(x),m,v,HWIO_TCL_R2_TCL2FW_RING_TP_IN(x))
50482 #define HWIO_TCL_R2_TCL2FW_RING_TP_TAIL_PTR_BMSK                                                                0xffff
50483 #define HWIO_TCL_R2_TCL2FW_RING_TP_TAIL_PTR_SHFT                                                                     0
50484 
50485 
50486 
50487 #define MAC_CMN_PARSER_REG_REG_BASE                                                        (UMAC_BASE      + 0x00047000)
50488 #define MAC_CMN_PARSER_REG_REG_BASE_SIZE                                                   0x3000
50489 #define MAC_CMN_PARSER_REG_REG_BASE_USED                                                   0x508
50490 #define MAC_CMN_PARSER_REG_REG_BASE_PHYS                                                   (UMAC_BASE_PHYS + 0x00047000)
50491 #define MAC_CMN_PARSER_REG_REG_BASE_OFFS                                                   0x00047000
50492 
50493 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_ADDR(x)                                              ((x) + 0x0)
50494 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_PHYS(x)                                              ((x) + 0x0)
50495 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_OFFS                                                 (0x0)
50496 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_RMSK                                                    0xfffff
50497 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_POR                                                  0x00000000
50498 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_POR_RMSK                                             0xffffffff
50499 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_ATTR                                                              0x1
50500 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_IN(x)            \
50501                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_ADDR(x))
50502 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_INM(x, m)            \
50503                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_ADDR(x), m)
50504 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_HDR_LEN_BMSK                                            0xfff00
50505 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_HDR_LEN_SHFT                                                  8
50506 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_HDR_ID_BMSK                                                0xff
50507 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_0_HDR_ID_SHFT                                                   0
50508 
50509 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_ADDR(x)                                              ((x) + 0x4)
50510 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_PHYS(x)                                              ((x) + 0x4)
50511 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_OFFS                                                 (0x4)
50512 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_RMSK                                                    0xfffff
50513 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_POR                                                  0x0000002b
50514 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_POR_RMSK                                             0xffffffff
50515 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_ATTR                                                              0x1
50516 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_IN(x)            \
50517                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_ADDR(x))
50518 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_INM(x, m)            \
50519                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_ADDR(x), m)
50520 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_HDR_LEN_BMSK                                            0xfff00
50521 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_HDR_LEN_SHFT                                                  8
50522 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_HDR_ID_BMSK                                                0xff
50523 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_1_HDR_ID_SHFT                                                   0
50524 
50525 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_ADDR(x)                                              ((x) + 0x8)
50526 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_PHYS(x)                                              ((x) + 0x8)
50527 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_OFFS                                                 (0x8)
50528 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_RMSK                                                    0xfffff
50529 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_POR                                                  0x0000003c
50530 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_POR_RMSK                                             0xffffffff
50531 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_ATTR                                                              0x1
50532 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_IN(x)            \
50533                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_ADDR(x))
50534 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_INM(x, m)            \
50535                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_ADDR(x), m)
50536 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_HDR_LEN_BMSK                                            0xfff00
50537 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_HDR_LEN_SHFT                                                  8
50538 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_HDR_ID_BMSK                                                0xff
50539 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_2_HDR_ID_SHFT                                                   0
50540 
50541 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_ADDR(x)                                              ((x) + 0xc)
50542 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_PHYS(x)                                              ((x) + 0xc)
50543 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_OFFS                                                 (0xc)
50544 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_RMSK                                                    0xfffff
50545 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_POR                                                  0x00000033
50546 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_POR_RMSK                                             0xffffffff
50547 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_ATTR                                                              0x1
50548 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_IN(x)            \
50549                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_ADDR(x))
50550 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_INM(x, m)            \
50551                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_ADDR(x), m)
50552 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_HDR_LEN_BMSK                                            0xfff00
50553 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_HDR_LEN_SHFT                                                  8
50554 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_HDR_ID_BMSK                                                0xff
50555 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_3_HDR_ID_SHFT                                                   0
50556 
50557 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_ADDR(x)                                              ((x) + 0x10)
50558 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_PHYS(x)                                              ((x) + 0x10)
50559 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_OFFS                                                 (0x10)
50560 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_RMSK                                                    0xfffff
50561 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_POR                                                  0x00000887
50562 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_POR_RMSK                                             0xffffffff
50563 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_ATTR                                                              0x1
50564 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_IN(x)            \
50565                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_ADDR(x))
50566 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_INM(x, m)            \
50567                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_ADDR(x), m)
50568 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_HDR_LEN_BMSK                                            0xfff00
50569 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_HDR_LEN_SHFT                                                  8
50570 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_HDR_ID_BMSK                                                0xff
50571 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_4_HDR_ID_SHFT                                                   0
50572 
50573 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_ADDR(x)                                              ((x) + 0x14)
50574 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_PHYS(x)                                              ((x) + 0x14)
50575 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_OFFS                                                 (0x14)
50576 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_RMSK                                                    0xfffff
50577 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_POR                                                  0x0000082c
50578 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_POR_RMSK                                             0xffffffff
50579 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_ATTR                                                              0x1
50580 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_IN(x)            \
50581                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_ADDR(x))
50582 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_INM(x, m)            \
50583                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_ADDR(x), m)
50584 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_HDR_LEN_BMSK                                            0xfff00
50585 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_HDR_LEN_SHFT                                                  8
50586 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_HDR_ID_BMSK                                                0xff
50587 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_5_HDR_ID_SHFT                                                   0
50588 
50589 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ADDR(x)                                              ((x) + 0x18)
50590 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_PHYS(x)                                              ((x) + 0x18)
50591 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_OFFS                                                 (0x18)
50592 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_RMSK                                                    0xfffff
50593 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_POR                                                  0x00000000
50594 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_POR_RMSK                                             0xffffffff
50595 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ATTR                                                              0x3
50596 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_IN(x)            \
50597                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ADDR(x))
50598 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_INM(x, m)            \
50599                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ADDR(x), m)
50600 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_OUT(x, v)            \
50601                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ADDR(x),v)
50602 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_OUTM(x,m,v) \
50603                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_IN(x))
50604 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_HDR_LEN_BMSK                                            0xfff00
50605 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_HDR_LEN_SHFT                                                  8
50606 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_HDR_ID_BMSK                                                0xff
50607 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_6_HDR_ID_SHFT                                                   0
50608 
50609 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ADDR(x)                                              ((x) + 0x1c)
50610 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_PHYS(x)                                              ((x) + 0x1c)
50611 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_OFFS                                                 (0x1c)
50612 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_RMSK                                                    0xfffff
50613 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_POR                                                  0x00000000
50614 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_POR_RMSK                                             0xffffffff
50615 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ATTR                                                              0x3
50616 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_IN(x)            \
50617                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ADDR(x))
50618 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_INM(x, m)            \
50619                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ADDR(x), m)
50620 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_OUT(x, v)            \
50621                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ADDR(x),v)
50622 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_OUTM(x,m,v) \
50623                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_IN(x))
50624 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_HDR_LEN_BMSK                                            0xfff00
50625 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_HDR_LEN_SHFT                                                  8
50626 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_HDR_ID_BMSK                                                0xff
50627 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_7_HDR_ID_SHFT                                                   0
50628 
50629 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ADDR(x)                                              ((x) + 0x20)
50630 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_PHYS(x)                                              ((x) + 0x20)
50631 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_OFFS                                                 (0x20)
50632 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_RMSK                                                    0xfffff
50633 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_POR                                                  0x00000000
50634 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_POR_RMSK                                             0xffffffff
50635 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ATTR                                                              0x3
50636 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_IN(x)            \
50637                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ADDR(x))
50638 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_INM(x, m)            \
50639                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ADDR(x), m)
50640 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_OUT(x, v)            \
50641                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ADDR(x),v)
50642 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_OUTM(x,m,v) \
50643                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_IN(x))
50644 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_HDR_LEN_BMSK                                            0xfff00
50645 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_HDR_LEN_SHFT                                                  8
50646 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_HDR_ID_BMSK                                                0xff
50647 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_8_HDR_ID_SHFT                                                   0
50648 
50649 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ADDR(x)                                              ((x) + 0x24)
50650 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_PHYS(x)                                              ((x) + 0x24)
50651 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_OFFS                                                 (0x24)
50652 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_RMSK                                                    0xfffff
50653 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_POR                                                  0x00000000
50654 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_POR_RMSK                                             0xffffffff
50655 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ATTR                                                              0x3
50656 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_IN(x)            \
50657                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ADDR(x))
50658 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_INM(x, m)            \
50659                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ADDR(x), m)
50660 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_OUT(x, v)            \
50661                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ADDR(x),v)
50662 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_OUTM(x,m,v) \
50663                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_IN(x))
50664 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_HDR_LEN_BMSK                                            0xfff00
50665 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_HDR_LEN_SHFT                                                  8
50666 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_HDR_ID_BMSK                                                0xff
50667 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_9_HDR_ID_SHFT                                                   0
50668 
50669 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ADDR(x)                                             ((x) + 0x28)
50670 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_PHYS(x)                                             ((x) + 0x28)
50671 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_OFFS                                                (0x28)
50672 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_RMSK                                                   0xfffff
50673 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_POR                                                 0x00000000
50674 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_POR_RMSK                                            0xffffffff
50675 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ATTR                                                             0x3
50676 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_IN(x)            \
50677                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ADDR(x))
50678 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_INM(x, m)            \
50679                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ADDR(x), m)
50680 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_OUT(x, v)            \
50681                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ADDR(x),v)
50682 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_OUTM(x,m,v) \
50683                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_IN(x))
50684 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_HDR_LEN_BMSK                                           0xfff00
50685 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_HDR_LEN_SHFT                                                 8
50686 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_HDR_ID_BMSK                                               0xff
50687 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_10_HDR_ID_SHFT                                                  0
50688 
50689 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ADDR(x)                                             ((x) + 0x2c)
50690 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_PHYS(x)                                             ((x) + 0x2c)
50691 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_OFFS                                                (0x2c)
50692 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_RMSK                                                   0xfffff
50693 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_POR                                                 0x00000000
50694 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_POR_RMSK                                            0xffffffff
50695 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ATTR                                                             0x3
50696 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_IN(x)            \
50697                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ADDR(x))
50698 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_INM(x, m)            \
50699                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ADDR(x), m)
50700 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_OUT(x, v)            \
50701                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ADDR(x),v)
50702 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_OUTM(x,m,v) \
50703                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_IN(x))
50704 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_HDR_LEN_BMSK                                           0xfff00
50705 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_HDR_LEN_SHFT                                                 8
50706 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_HDR_ID_BMSK                                               0xff
50707 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_11_HDR_ID_SHFT                                                  0
50708 
50709 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ADDR(x)                                             ((x) + 0x30)
50710 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_PHYS(x)                                             ((x) + 0x30)
50711 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_OFFS                                                (0x30)
50712 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_RMSK                                                   0xfffff
50713 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_POR                                                 0x00000000
50714 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_POR_RMSK                                            0xffffffff
50715 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ATTR                                                             0x3
50716 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_IN(x)            \
50717                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ADDR(x))
50718 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_INM(x, m)            \
50719                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ADDR(x), m)
50720 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_OUT(x, v)            \
50721                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ADDR(x),v)
50722 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_OUTM(x,m,v) \
50723                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_IN(x))
50724 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_HDR_LEN_BMSK                                           0xfff00
50725 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_HDR_LEN_SHFT                                                 8
50726 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_HDR_ID_BMSK                                               0xff
50727 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_12_HDR_ID_SHFT                                                  0
50728 
50729 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ADDR(x)                                             ((x) + 0x34)
50730 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_PHYS(x)                                             ((x) + 0x34)
50731 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_OFFS                                                (0x34)
50732 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_RMSK                                                   0xfffff
50733 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_POR                                                 0x00000000
50734 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_POR_RMSK                                            0xffffffff
50735 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ATTR                                                             0x3
50736 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_IN(x)            \
50737                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ADDR(x))
50738 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_INM(x, m)            \
50739                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ADDR(x), m)
50740 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_OUT(x, v)            \
50741                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ADDR(x),v)
50742 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_OUTM(x,m,v) \
50743                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_IN(x))
50744 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_HDR_LEN_BMSK                                           0xfff00
50745 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_HDR_LEN_SHFT                                                 8
50746 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_HDR_ID_BMSK                                               0xff
50747 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_13_HDR_ID_SHFT                                                  0
50748 
50749 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ADDR(x)                                             ((x) + 0x38)
50750 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_PHYS(x)                                             ((x) + 0x38)
50751 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_OFFS                                                (0x38)
50752 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_RMSK                                                   0xfffff
50753 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_POR                                                 0x00000000
50754 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_POR_RMSK                                            0xffffffff
50755 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ATTR                                                             0x3
50756 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_IN(x)            \
50757                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ADDR(x))
50758 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_INM(x, m)            \
50759                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ADDR(x), m)
50760 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_OUT(x, v)            \
50761                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ADDR(x),v)
50762 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_OUTM(x,m,v) \
50763                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_IN(x))
50764 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_HDR_LEN_BMSK                                           0xfff00
50765 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_HDR_LEN_SHFT                                                 8
50766 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_HDR_ID_BMSK                                               0xff
50767 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_14_HDR_ID_SHFT                                                  0
50768 
50769 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ADDR(x)                                             ((x) + 0x3c)
50770 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_PHYS(x)                                             ((x) + 0x3c)
50771 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_OFFS                                                (0x3c)
50772 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_RMSK                                                   0xfffff
50773 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_POR                                                 0x00000000
50774 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_POR_RMSK                                            0xffffffff
50775 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ATTR                                                             0x3
50776 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_IN(x)            \
50777                 in_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ADDR(x))
50778 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_INM(x, m)            \
50779                 in_dword_masked(HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ADDR(x), m)
50780 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_OUT(x, v)            \
50781                 out_dword(HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ADDR(x),v)
50782 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_OUTM(x,m,v) \
50783                 out_dword_masked_ns(HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_ADDR(x),m,v,HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_IN(x))
50784 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_HDR_LEN_BMSK                                           0xfff00
50785 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_HDR_LEN_SHFT                                                 8
50786 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_HDR_ID_BMSK                                               0xff
50787 #define HWIO_CP_R0_IPV6_EXTN_HDR_IX_15_HDR_ID_SHFT                                                  0
50788 
50789 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ADDR(x)                                             ((x) + 0x40)
50790 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_PHYS(x)                                             ((x) + 0x40)
50791 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_OFFS                                                (0x40)
50792 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_RMSK                                                      0xff
50793 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_POR                                                 0x00000000
50794 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_POR_RMSK                                            0xffffffff
50795 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ATTR                                                             0x3
50796 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_IN(x)            \
50797                 in_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ADDR(x))
50798 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_INM(x, m)            \
50799                 in_dword_masked(HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ADDR(x), m)
50800 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_OUT(x, v)            \
50801                 out_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ADDR(x),v)
50802 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_OUTM(x,m,v) \
50803                 out_dword_masked_ns(HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_ADDR(x),m,v,HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_IN(x))
50804 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_HEADERS1_BMSK                                             0xf0
50805 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_HEADERS1_SHFT                                                4
50806 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_HEADERS0_BMSK                                              0xf
50807 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_EN_HEADERS0_SHFT                                                0
50808 
50809 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ADDR(x)                                   ((x) + 0x44)
50810 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_PHYS(x)                                   ((x) + 0x44)
50811 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_OFFS                                      (0x44)
50812 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_RMSK                                      0xffffffff
50813 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_POR                                       0x00000000
50814 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_POR_RMSK                                  0xffffffff
50815 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ATTR                                                   0x3
50816 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_IN(x)            \
50817                 in_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ADDR(x))
50818 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_INM(x, m)            \
50819                 in_dword_masked(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ADDR(x), m)
50820 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_OUT(x, v)            \
50821                 out_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ADDR(x),v)
50822 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_OUTM(x,m,v) \
50823                 out_dword_masked_ns(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_ADDR(x),m,v,HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_IN(x))
50824 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL3_BMSK                                 0xff000000
50825 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL3_SHFT                                         24
50826 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL2_BMSK                                   0xff0000
50827 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL2_SHFT                                         16
50828 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL1_BMSK                                     0xff00
50829 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL1_SHFT                                          8
50830 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL0_BMSK                                       0xff
50831 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_0_SEL0_SHFT                                          0
50832 
50833 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ADDR(x)                                   ((x) + 0x48)
50834 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_PHYS(x)                                   ((x) + 0x48)
50835 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_OFFS                                      (0x48)
50836 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_RMSK                                      0xffffffff
50837 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_POR                                       0x00000000
50838 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_POR_RMSK                                  0xffffffff
50839 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ATTR                                                   0x3
50840 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_IN(x)            \
50841                 in_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ADDR(x))
50842 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_INM(x, m)            \
50843                 in_dword_masked(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ADDR(x), m)
50844 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_OUT(x, v)            \
50845                 out_dword(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ADDR(x),v)
50846 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_OUTM(x,m,v) \
50847                 out_dword_masked_ns(HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_ADDR(x),m,v,HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_IN(x))
50848 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL7_BMSK                                 0xff000000
50849 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL7_SHFT                                         24
50850 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL6_BMSK                                   0xff0000
50851 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL6_SHFT                                         16
50852 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL5_BMSK                                     0xff00
50853 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL5_SHFT                                          8
50854 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL4_BMSK                                       0xff
50855 #define HWIO_CP_R0_IPV6_CRC_OPTIONS_HEADERS_IX_1_SEL4_SHFT                                          0
50856 
50857 #define HWIO_CP_R0_IPV6_CONFIG_ADDR(x)                                                     ((x) + 0x8c)
50858 #define HWIO_CP_R0_IPV6_CONFIG_PHYS(x)                                                     ((x) + 0x8c)
50859 #define HWIO_CP_R0_IPV6_CONFIG_OFFS                                                        (0x8c)
50860 #define HWIO_CP_R0_IPV6_CONFIG_RMSK                                                             0xfff
50861 #define HWIO_CP_R0_IPV6_CONFIG_POR                                                         0x00000080
50862 #define HWIO_CP_R0_IPV6_CONFIG_POR_RMSK                                                    0xffffffff
50863 #define HWIO_CP_R0_IPV6_CONFIG_ATTR                                                                     0x3
50864 #define HWIO_CP_R0_IPV6_CONFIG_IN(x)            \
50865                 in_dword(HWIO_CP_R0_IPV6_CONFIG_ADDR(x))
50866 #define HWIO_CP_R0_IPV6_CONFIG_INM(x, m)            \
50867                 in_dword_masked(HWIO_CP_R0_IPV6_CONFIG_ADDR(x), m)
50868 #define HWIO_CP_R0_IPV6_CONFIG_OUT(x, v)            \
50869                 out_dword(HWIO_CP_R0_IPV6_CONFIG_ADDR(x),v)
50870 #define HWIO_CP_R0_IPV6_CONFIG_OUTM(x,m,v) \
50871                 out_dword_masked_ns(HWIO_CP_R0_IPV6_CONFIG_ADDR(x),m,v,HWIO_CP_R0_IPV6_CONFIG_IN(x))
50872 #define HWIO_CP_R0_IPV6_CONFIG_USE_AH_FOR_FLOW_ID_BMSK                                          0x800
50873 #define HWIO_CP_R0_IPV6_CONFIG_USE_AH_FOR_FLOW_ID_SHFT                                             11
50874 #define HWIO_CP_R0_IPV6_CONFIG_SPI_FROM_AH_OR_ESP_BMSK                                          0x400
50875 #define HWIO_CP_R0_IPV6_CONFIG_SPI_FROM_AH_OR_ESP_SHFT                                             10
50876 #define HWIO_CP_R0_IPV6_CONFIG_L4_BYTES_EXCEEDED_256_BMSK                                       0x200
50877 #define HWIO_CP_R0_IPV6_CONFIG_L4_BYTES_EXCEEDED_256_SHFT                                           9
50878 #define HWIO_CP_R0_IPV6_CONFIG_L3_BYTES_EXCEEDED_256_BMSK                                       0x100
50879 #define HWIO_CP_R0_IPV6_CONFIG_L3_BYTES_EXCEEDED_256_SHFT                                           8
50880 #define HWIO_CP_R0_IPV6_CONFIG_EXT_HEADER_BYTES_BMSK                                             0xff
50881 #define HWIO_CP_R0_IPV6_CONFIG_EXT_HEADER_BYTES_SHFT                                                0
50882 
50883 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_ADDR(x)                                               ((x) + 0x90)
50884 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_PHYS(x)                                               ((x) + 0x90)
50885 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_OFFS                                                  (0x90)
50886 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_RMSK                                                     0x1ffff
50887 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_POR                                                   0x00010040
50888 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_POR_RMSK                                              0xffffffff
50889 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_ATTR                                                               0x1
50890 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_IN(x)            \
50891                 in_dword(HWIO_CP_R0_COMMIT_TLV_CONFIG_ADDR(x))
50892 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_INM(x, m)            \
50893                 in_dword_masked(HWIO_CP_R0_COMMIT_TLV_CONFIG_ADDR(x), m)
50894 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_COMMIT_DONE_NUM_BMSK                                     0x1ff00
50895 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_COMMIT_DONE_NUM_SHFT                                           8
50896 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_COMMIT_NUM_BMSK                                             0xff
50897 #define HWIO_CP_R0_COMMIT_TLV_CONFIG_COMMIT_NUM_SHFT                                                0
50898 
50899 #define HWIO_CP_R0_CLKGATE_DISABLE_ADDR(x)                                                 ((x) + 0x94)
50900 #define HWIO_CP_R0_CLKGATE_DISABLE_PHYS(x)                                                 ((x) + 0x94)
50901 #define HWIO_CP_R0_CLKGATE_DISABLE_OFFS                                                    (0x94)
50902 #define HWIO_CP_R0_CLKGATE_DISABLE_RMSK                                                    0xffffffff
50903 #define HWIO_CP_R0_CLKGATE_DISABLE_POR                                                     0x00000000
50904 #define HWIO_CP_R0_CLKGATE_DISABLE_POR_RMSK                                                0xffffffff
50905 #define HWIO_CP_R0_CLKGATE_DISABLE_ATTR                                                                 0x3
50906 #define HWIO_CP_R0_CLKGATE_DISABLE_IN(x)            \
50907                 in_dword(HWIO_CP_R0_CLKGATE_DISABLE_ADDR(x))
50908 #define HWIO_CP_R0_CLKGATE_DISABLE_INM(x, m)            \
50909                 in_dword_masked(HWIO_CP_R0_CLKGATE_DISABLE_ADDR(x), m)
50910 #define HWIO_CP_R0_CLKGATE_DISABLE_OUT(x, v)            \
50911                 out_dword(HWIO_CP_R0_CLKGATE_DISABLE_ADDR(x),v)
50912 #define HWIO_CP_R0_CLKGATE_DISABLE_OUTM(x,m,v) \
50913                 out_dword_masked_ns(HWIO_CP_R0_CLKGATE_DISABLE_ADDR(x),m,v,HWIO_CP_R0_CLKGATE_DISABLE_IN(x))
50914 #define HWIO_CP_R0_CLKGATE_DISABLE_CLK_EXTEND_BMSK                                         0x80000000
50915 #define HWIO_CP_R0_CLKGATE_DISABLE_CLK_EXTEND_SHFT                                                 31
50916 #define HWIO_CP_R0_CLKGATE_DISABLE_CPU_IF_EXTEND_BMSK                                      0x40000000
50917 #define HWIO_CP_R0_CLKGATE_DISABLE_CPU_IF_EXTEND_SHFT                                              30
50918 #define HWIO_CP_R0_CLKGATE_DISABLE_CP_RSRVD_BMSK                                           0x3fffff00
50919 #define HWIO_CP_R0_CLKGATE_DISABLE_CP_RSRVD_SHFT                                                    8
50920 #define HWIO_CP_R0_CLKGATE_DISABLE_CCE_SM_BMSK                                                   0x80
50921 #define HWIO_CP_R0_CLKGATE_DISABLE_CCE_SM_SHFT                                                      7
50922 #define HWIO_CP_R0_CLKGATE_DISABLE_NWIFI_BMSK                                                    0x40
50923 #define HWIO_CP_R0_CLKGATE_DISABLE_NWIFI_SHFT                                                       6
50924 #define HWIO_CP_R0_CLKGATE_DISABLE_ETH_BMSK                                                      0x20
50925 #define HWIO_CP_R0_CLKGATE_DISABLE_ETH_SHFT                                                         5
50926 #define HWIO_CP_R0_CLKGATE_DISABLE_AMSDU_11AH_BMSK                                               0x10
50927 #define HWIO_CP_R0_CLKGATE_DISABLE_AMSDU_11AH_SHFT                                                  4
50928 #define HWIO_CP_R0_CLKGATE_DISABLE_AMSDU_11AC_BMSK                                                0x8
50929 #define HWIO_CP_R0_CLKGATE_DISABLE_AMSDU_11AC_SHFT                                                  3
50930 #define HWIO_CP_R0_CLKGATE_DISABLE_WIFI_BMSK                                                      0x4
50931 #define HWIO_CP_R0_CLKGATE_DISABLE_WIFI_SHFT                                                        2
50932 #define HWIO_CP_R0_CLKGATE_DISABLE_CORE_BMSK                                                      0x2
50933 #define HWIO_CP_R0_CLKGATE_DISABLE_CORE_SHFT                                                        1
50934 #define HWIO_CP_R0_CLKGATE_DISABLE_APB_BMSK                                                       0x1
50935 #define HWIO_CP_R0_CLKGATE_DISABLE_APB_SHFT                                                         0
50936 
50937 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ADDR(x)                                          ((x) + 0x98)
50938 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_PHYS(x)                                          ((x) + 0x98)
50939 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_OFFS                                             (0x98)
50940 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_RMSK                                             0xffffffff
50941 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_POR                                              0x00000000
50942 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_POR_RMSK                                         0xffffffff
50943 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ATTR                                                          0x3
50944 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_IN(x)            \
50945                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ADDR(x))
50946 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_INM(x, m)            \
50947                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ADDR(x), m)
50948 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_OUT(x, v)            \
50949                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ADDR(x),v)
50950 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_OUTM(x,m,v) \
50951                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_IN(x))
50952 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_VALUE_BMSK                                       0xffffffff
50953 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_0_VALUE_SHFT                                                0
50954 
50955 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ADDR(x)                                          ((x) + 0x9c)
50956 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_PHYS(x)                                          ((x) + 0x9c)
50957 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_OFFS                                             (0x9c)
50958 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_RMSK                                             0xffffffff
50959 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_POR                                              0x00000000
50960 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_POR_RMSK                                         0xffffffff
50961 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ATTR                                                          0x3
50962 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_IN(x)            \
50963                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ADDR(x))
50964 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_INM(x, m)            \
50965                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ADDR(x), m)
50966 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_OUT(x, v)            \
50967                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ADDR(x),v)
50968 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_OUTM(x,m,v) \
50969                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_IN(x))
50970 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_VALUE_BMSK                                       0xffffffff
50971 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_1_VALUE_SHFT                                                0
50972 
50973 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ADDR(x)                                          ((x) + 0xa0)
50974 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_PHYS(x)                                          ((x) + 0xa0)
50975 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_OFFS                                             (0xa0)
50976 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_RMSK                                             0xffffffff
50977 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_POR                                              0x00000000
50978 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_POR_RMSK                                         0xffffffff
50979 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ATTR                                                          0x3
50980 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_IN(x)            \
50981                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ADDR(x))
50982 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_INM(x, m)            \
50983                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ADDR(x), m)
50984 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_OUT(x, v)            \
50985                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ADDR(x),v)
50986 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_OUTM(x,m,v) \
50987                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_IN(x))
50988 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_VALUE_BMSK                                       0xffffffff
50989 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_2_VALUE_SHFT                                                0
50990 
50991 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ADDR(x)                                          ((x) + 0xa4)
50992 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_PHYS(x)                                          ((x) + 0xa4)
50993 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_OFFS                                             (0xa4)
50994 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_RMSK                                             0xffffffff
50995 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_POR                                              0x00000000
50996 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_POR_RMSK                                         0xffffffff
50997 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ATTR                                                          0x3
50998 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_IN(x)            \
50999                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ADDR(x))
51000 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_INM(x, m)            \
51001                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ADDR(x), m)
51002 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_OUT(x, v)            \
51003                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ADDR(x),v)
51004 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_OUTM(x,m,v) \
51005                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_IN(x))
51006 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_VALUE_BMSK                                       0xffffffff
51007 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IX_3_VALUE_SHFT                                                0
51008 
51009 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ADDR(x)                                          ((x) + 0xa8)
51010 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_PHYS(x)                                          ((x) + 0xa8)
51011 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_OFFS                                             (0xa8)
51012 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_RMSK                                             0xffffffff
51013 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_POR                                              0x00000000
51014 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_POR_RMSK                                         0xffffffff
51015 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ATTR                                                          0x3
51016 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_IN(x)            \
51017                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ADDR(x))
51018 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_INM(x, m)            \
51019                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ADDR(x), m)
51020 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_OUT(x, v)            \
51021                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ADDR(x),v)
51022 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_OUTM(x,m,v) \
51023                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_IN(x))
51024 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_VALUE_BMSK                                       0xffffffff
51025 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_0_VALUE_SHFT                                                0
51026 
51027 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ADDR(x)                                          ((x) + 0xac)
51028 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_PHYS(x)                                          ((x) + 0xac)
51029 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_OFFS                                             (0xac)
51030 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_RMSK                                             0xffffffff
51031 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_POR                                              0x00000000
51032 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_POR_RMSK                                         0xffffffff
51033 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ATTR                                                          0x3
51034 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_IN(x)            \
51035                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ADDR(x))
51036 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_INM(x, m)            \
51037                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ADDR(x), m)
51038 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_OUT(x, v)            \
51039                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ADDR(x),v)
51040 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_OUTM(x,m,v) \
51041                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_IN(x))
51042 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_VALUE_BMSK                                       0xffffffff
51043 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_1_VALUE_SHFT                                                0
51044 
51045 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ADDR(x)                                          ((x) + 0xb0)
51046 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_PHYS(x)                                          ((x) + 0xb0)
51047 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_OFFS                                             (0xb0)
51048 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_RMSK                                             0xffffffff
51049 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_POR                                              0x00000000
51050 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_POR_RMSK                                         0xffffffff
51051 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ATTR                                                          0x3
51052 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_IN(x)            \
51053                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ADDR(x))
51054 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_INM(x, m)            \
51055                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ADDR(x), m)
51056 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_OUT(x, v)            \
51057                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ADDR(x),v)
51058 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_OUTM(x,m,v) \
51059                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_IN(x))
51060 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_VALUE_BMSK                                       0xffffffff
51061 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_2_VALUE_SHFT                                                0
51062 
51063 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ADDR(x)                                          ((x) + 0xb4)
51064 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_PHYS(x)                                          ((x) + 0xb4)
51065 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_OFFS                                             (0xb4)
51066 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_RMSK                                             0xffffffff
51067 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_POR                                              0x00000000
51068 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_POR_RMSK                                         0xffffffff
51069 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ATTR                                                          0x3
51070 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_IN(x)            \
51071                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ADDR(x))
51072 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_INM(x, m)            \
51073                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ADDR(x), m)
51074 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_OUT(x, v)            \
51075                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ADDR(x),v)
51076 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_OUTM(x,m,v) \
51077                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_IN(x))
51078 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_VALUE_BMSK                                       0xffffffff
51079 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_3_VALUE_SHFT                                                0
51080 
51081 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ADDR(x)                                          ((x) + 0xb8)
51082 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_PHYS(x)                                          ((x) + 0xb8)
51083 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_OFFS                                             (0xb8)
51084 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_RMSK                                             0xffffffff
51085 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_POR                                              0x00000000
51086 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_POR_RMSK                                         0xffffffff
51087 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ATTR                                                          0x3
51088 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_IN(x)            \
51089                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ADDR(x))
51090 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_INM(x, m)            \
51091                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ADDR(x), m)
51092 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_OUT(x, v)            \
51093                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ADDR(x),v)
51094 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_OUTM(x,m,v) \
51095                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_IN(x))
51096 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_VALUE_BMSK                                       0xffffffff
51097 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_4_VALUE_SHFT                                                0
51098 
51099 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ADDR(x)                                          ((x) + 0xbc)
51100 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_PHYS(x)                                          ((x) + 0xbc)
51101 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_OFFS                                             (0xbc)
51102 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_RMSK                                             0xffffffff
51103 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_POR                                              0x00000000
51104 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_POR_RMSK                                         0xffffffff
51105 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ATTR                                                          0x3
51106 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_IN(x)            \
51107                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ADDR(x))
51108 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_INM(x, m)            \
51109                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ADDR(x), m)
51110 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_OUT(x, v)            \
51111                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ADDR(x),v)
51112 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_OUTM(x,m,v) \
51113                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_IN(x))
51114 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_VALUE_BMSK                                       0xffffffff
51115 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_5_VALUE_SHFT                                                0
51116 
51117 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ADDR(x)                                          ((x) + 0xc0)
51118 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_PHYS(x)                                          ((x) + 0xc0)
51119 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_OFFS                                             (0xc0)
51120 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_RMSK                                             0xffffffff
51121 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_POR                                              0x00000000
51122 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_POR_RMSK                                         0xffffffff
51123 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ATTR                                                          0x3
51124 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_IN(x)            \
51125                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ADDR(x))
51126 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_INM(x, m)            \
51127                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ADDR(x), m)
51128 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_OUT(x, v)            \
51129                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ADDR(x),v)
51130 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_OUTM(x,m,v) \
51131                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_IN(x))
51132 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_VALUE_BMSK                                       0xffffffff
51133 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_6_VALUE_SHFT                                                0
51134 
51135 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ADDR(x)                                          ((x) + 0xc4)
51136 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_PHYS(x)                                          ((x) + 0xc4)
51137 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_OFFS                                             (0xc4)
51138 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_RMSK                                             0xffffffff
51139 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_POR                                              0x00000000
51140 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_POR_RMSK                                         0xffffffff
51141 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ATTR                                                          0x3
51142 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_IN(x)            \
51143                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ADDR(x))
51144 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_INM(x, m)            \
51145                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ADDR(x), m)
51146 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_OUT(x, v)            \
51147                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ADDR(x),v)
51148 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_OUTM(x,m,v) \
51149                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_IN(x))
51150 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_VALUE_BMSK                                       0xffffffff
51151 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_7_VALUE_SHFT                                                0
51152 
51153 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ADDR(x)                                          ((x) + 0xc8)
51154 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_PHYS(x)                                          ((x) + 0xc8)
51155 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_OFFS                                             (0xc8)
51156 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_RMSK                                             0xffffffff
51157 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_POR                                              0x00000000
51158 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_POR_RMSK                                         0xffffffff
51159 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ATTR                                                          0x3
51160 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_IN(x)            \
51161                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ADDR(x))
51162 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_INM(x, m)            \
51163                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ADDR(x), m)
51164 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_OUT(x, v)            \
51165                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ADDR(x),v)
51166 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_OUTM(x,m,v) \
51167                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_IN(x))
51168 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_VALUE_BMSK                                       0xffffffff
51169 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_8_VALUE_SHFT                                                0
51170 
51171 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ADDR(x)                                          ((x) + 0xcc)
51172 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_PHYS(x)                                          ((x) + 0xcc)
51173 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_OFFS                                             (0xcc)
51174 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_RMSK                                             0xffffffff
51175 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_POR                                              0x00000000
51176 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_POR_RMSK                                         0xffffffff
51177 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ATTR                                                          0x3
51178 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_IN(x)            \
51179                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ADDR(x))
51180 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_INM(x, m)            \
51181                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ADDR(x), m)
51182 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_OUT(x, v)            \
51183                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ADDR(x),v)
51184 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_OUTM(x,m,v) \
51185                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_IN(x))
51186 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_VALUE_BMSK                                       0xffffffff
51187 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV6_IX_9_VALUE_SHFT                                                0
51188 
51189 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ADDR(x)                                          ((x) + 0xd0)
51190 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_PHYS(x)                                          ((x) + 0xd0)
51191 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_OFFS                                             (0xd0)
51192 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_RMSK                                                 0xffff
51193 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_POR                                              0x00000000
51194 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_POR_RMSK                                         0xffffffff
51195 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ATTR                                                          0x3
51196 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_IN(x)            \
51197                 in_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ADDR(x))
51198 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_INM(x, m)            \
51199                 in_dword_masked(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ADDR(x), m)
51200 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_OUT(x, v)            \
51201                 out_dword(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ADDR(x),v)
51202 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_OUTM(x,m,v) \
51203                 out_dword_masked_ns(HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_ADDR(x),m,v,HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_IN(x))
51204 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_VALUE_1_BMSK                                         0xff00
51205 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_VALUE_1_SHFT                                              8
51206 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_VALUE_0_BMSK                                           0xff
51207 #define HWIO_CP_R0_TOEPLITZ_KEY_IPV4_IPV6_VALUE_0_SHFT                                              0
51208 
51209 #define HWIO_CP_R0_MISC_CONFIG_ADDR(x)                                                     ((x) + 0xd4)
51210 #define HWIO_CP_R0_MISC_CONFIG_PHYS(x)                                                     ((x) + 0xd4)
51211 #define HWIO_CP_R0_MISC_CONFIG_OFFS                                                        (0xd4)
51212 #define HWIO_CP_R0_MISC_CONFIG_RMSK                                                        0x1fffffff
51213 #define HWIO_CP_R0_MISC_CONFIG_POR                                                         0x0003c110
51214 #define HWIO_CP_R0_MISC_CONFIG_POR_RMSK                                                    0xffffffff
51215 #define HWIO_CP_R0_MISC_CONFIG_ATTR                                                                     0x3
51216 #define HWIO_CP_R0_MISC_CONFIG_IN(x)            \
51217                 in_dword(HWIO_CP_R0_MISC_CONFIG_ADDR(x))
51218 #define HWIO_CP_R0_MISC_CONFIG_INM(x, m)            \
51219                 in_dword_masked(HWIO_CP_R0_MISC_CONFIG_ADDR(x), m)
51220 #define HWIO_CP_R0_MISC_CONFIG_OUT(x, v)            \
51221                 out_dword(HWIO_CP_R0_MISC_CONFIG_ADDR(x),v)
51222 #define HWIO_CP_R0_MISC_CONFIG_OUTM(x,m,v) \
51223                 out_dword_masked_ns(HWIO_CP_R0_MISC_CONFIG_ADDR(x),m,v,HWIO_CP_R0_MISC_CONFIG_IN(x))
51224 #define HWIO_CP_R0_MISC_CONFIG_REPORT_FLOW_ID_OR_HASH_3_BMSK                               0x10000000
51225 #define HWIO_CP_R0_MISC_CONFIG_REPORT_FLOW_ID_OR_HASH_3_SHFT                                       28
51226 #define HWIO_CP_R0_MISC_CONFIG_ETH_MIN_PACKET_LEN_BMSK                                      0xffff000
51227 #define HWIO_CP_R0_MISC_CONFIG_ETH_MIN_PACKET_LEN_SHFT                                             12
51228 #define HWIO_CP_R0_MISC_CONFIG_TIMEOUT_EN_BMSK                                                  0x800
51229 #define HWIO_CP_R0_MISC_CONFIG_TIMEOUT_EN_SHFT                                                     11
51230 #define HWIO_CP_R0_MISC_CONFIG_ENABLE_8870_BMSK                                                 0x400
51231 #define HWIO_CP_R0_MISC_CONFIG_ENABLE_8870_SHFT                                                    10
51232 #define HWIO_CP_R0_MISC_CONFIG_ENABLE_C9D1_BMSK                                                 0x200
51233 #define HWIO_CP_R0_MISC_CONFIG_ENABLE_C9D1_SHFT                                                     9
51234 #define HWIO_CP_R0_MISC_CONFIG_VLAN_LLC_FOR_802_3_BMSK                                          0x100
51235 #define HWIO_CP_R0_MISC_CONFIG_VLAN_LLC_FOR_802_3_SHFT                                              8
51236 #define HWIO_CP_R0_MISC_CONFIG_IP_DA_SA_PREFIX_BMSK                                              0xc0
51237 #define HWIO_CP_R0_MISC_CONFIG_IP_DA_SA_PREFIX_SHFT                                                 6
51238 #define HWIO_CP_R0_MISC_CONFIG_UDP_LITE_PARSE_EN_BMSK                                            0x20
51239 #define HWIO_CP_R0_MISC_CONFIG_UDP_LITE_PARSE_EN_SHFT                                               5
51240 #define HWIO_CP_R0_MISC_CONFIG_TPID_BITMAP_VALUE_BMSK                                            0x1f
51241 #define HWIO_CP_R0_MISC_CONFIG_TPID_BITMAP_VALUE_SHFT                                               0
51242 
51243 #define HWIO_CP_R0_WATCHDOG_TIMER_ADDR(x)                                                  ((x) + 0xd8)
51244 #define HWIO_CP_R0_WATCHDOG_TIMER_PHYS(x)                                                  ((x) + 0xd8)
51245 #define HWIO_CP_R0_WATCHDOG_TIMER_OFFS                                                     (0xd8)
51246 #define HWIO_CP_R0_WATCHDOG_TIMER_RMSK                                                     0xffffffff
51247 #define HWIO_CP_R0_WATCHDOG_TIMER_POR                                                      0x00000000
51248 #define HWIO_CP_R0_WATCHDOG_TIMER_POR_RMSK                                                 0xffffffff
51249 #define HWIO_CP_R0_WATCHDOG_TIMER_ATTR                                                                  0x3
51250 #define HWIO_CP_R0_WATCHDOG_TIMER_IN(x)            \
51251                 in_dword(HWIO_CP_R0_WATCHDOG_TIMER_ADDR(x))
51252 #define HWIO_CP_R0_WATCHDOG_TIMER_INM(x, m)            \
51253                 in_dword_masked(HWIO_CP_R0_WATCHDOG_TIMER_ADDR(x), m)
51254 #define HWIO_CP_R0_WATCHDOG_TIMER_OUT(x, v)            \
51255                 out_dword(HWIO_CP_R0_WATCHDOG_TIMER_ADDR(x),v)
51256 #define HWIO_CP_R0_WATCHDOG_TIMER_OUTM(x,m,v) \
51257                 out_dword_masked_ns(HWIO_CP_R0_WATCHDOG_TIMER_ADDR(x),m,v,HWIO_CP_R0_WATCHDOG_TIMER_IN(x))
51258 #define HWIO_CP_R0_WATCHDOG_TIMER_VALUE_BMSK                                               0xfffffffe
51259 #define HWIO_CP_R0_WATCHDOG_TIMER_VALUE_SHFT                                                        1
51260 #define HWIO_CP_R0_WATCHDOG_TIMER_ENABLE_BMSK                                                     0x1
51261 #define HWIO_CP_R0_WATCHDOG_TIMER_ENABLE_SHFT                                                       0
51262 
51263 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                       ((x) + 0x500)
51264 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                       ((x) + 0x500)
51265 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                          (0x500)
51266 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                          0xffffffff
51267 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_POR                                           0x7ffe0002
51268 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                      0xffffffff
51269 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                       0x3
51270 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
51271                 in_dword(HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
51272 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
51273                 in_dword_masked(HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
51274 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
51275                 out_dword(HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
51276 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
51277                 out_dword_masked_ns(HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
51278 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                        0xfffe0000
51279 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                17
51280 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                         0x1fffc
51281 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                               2
51282 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                      0x2
51283 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                        1
51284 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                       0x1
51285 #define HWIO_CP_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                         0
51286 
51287 #define HWIO_CP_R1_SM_STATES_ADDR(x)                                                       ((x) + 0x504)
51288 #define HWIO_CP_R1_SM_STATES_PHYS(x)                                                       ((x) + 0x504)
51289 #define HWIO_CP_R1_SM_STATES_OFFS                                                          (0x504)
51290 #define HWIO_CP_R1_SM_STATES_RMSK                                                          0xffffffff
51291 #define HWIO_CP_R1_SM_STATES_POR                                                           0x00000000
51292 #define HWIO_CP_R1_SM_STATES_POR_RMSK                                                      0xffffffff
51293 #define HWIO_CP_R1_SM_STATES_ATTR                                                                       0x1
51294 #define HWIO_CP_R1_SM_STATES_IN(x)            \
51295                 in_dword(HWIO_CP_R1_SM_STATES_ADDR(x))
51296 #define HWIO_CP_R1_SM_STATES_INM(x, m)            \
51297                 in_dword_masked(HWIO_CP_R1_SM_STATES_ADDR(x), m)
51298 #define HWIO_CP_R1_SM_STATES_MISC_BMSK                                                     0xfffffc00
51299 #define HWIO_CP_R1_SM_STATES_MISC_SHFT                                                             10
51300 #define HWIO_CP_R1_SM_STATES_STATE_INFO_BMSK                                                    0x3e0
51301 #define HWIO_CP_R1_SM_STATES_STATE_INFO_SHFT                                                        5
51302 #define HWIO_CP_R1_SM_STATES_STATE_MAIN_BMSK                                                     0x1f
51303 #define HWIO_CP_R1_SM_STATES_STATE_MAIN_SHFT                                                        0
51304 
51305 #define HWIO_CP_R1_END_OF_TEST_CHECK_ADDR(x)                                               ((x) + 0x508)
51306 #define HWIO_CP_R1_END_OF_TEST_CHECK_PHYS(x)                                               ((x) + 0x508)
51307 #define HWIO_CP_R1_END_OF_TEST_CHECK_OFFS                                                  (0x508)
51308 #define HWIO_CP_R1_END_OF_TEST_CHECK_RMSK                                                         0x1
51309 #define HWIO_CP_R1_END_OF_TEST_CHECK_POR                                                   0x00000000
51310 #define HWIO_CP_R1_END_OF_TEST_CHECK_POR_RMSK                                              0xffffffff
51311 #define HWIO_CP_R1_END_OF_TEST_CHECK_ATTR                                                               0x3
51312 #define HWIO_CP_R1_END_OF_TEST_CHECK_IN(x)            \
51313                 in_dword(HWIO_CP_R1_END_OF_TEST_CHECK_ADDR(x))
51314 #define HWIO_CP_R1_END_OF_TEST_CHECK_INM(x, m)            \
51315                 in_dword_masked(HWIO_CP_R1_END_OF_TEST_CHECK_ADDR(x), m)
51316 #define HWIO_CP_R1_END_OF_TEST_CHECK_OUT(x, v)            \
51317                 out_dword(HWIO_CP_R1_END_OF_TEST_CHECK_ADDR(x),v)
51318 #define HWIO_CP_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
51319                 out_dword_masked_ns(HWIO_CP_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_CP_R1_END_OF_TEST_CHECK_IN(x))
51320 #define HWIO_CP_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_BMSK                                  0x1
51321 #define HWIO_CP_R1_END_OF_TEST_CHECK_END_OF_TEST_SELF_CHECK_SHFT                                    0
51322 
51323 
51324 
51325 #define MAC_CCE_TCL_REG_REG_BASE                                                               (UMAC_BASE      + 0x0004a000)
51326 #define MAC_CCE_TCL_REG_REG_BASE_SIZE                                                          0x3000
51327 #define MAC_CCE_TCL_REG_REG_BASE_USED                                                          0x6fc
51328 #define MAC_CCE_TCL_REG_REG_BASE_PHYS                                                          (UMAC_BASE_PHYS + 0x0004a000)
51329 #define MAC_CCE_TCL_REG_REG_BASE_OFFS                                                          0x0004a000
51330 
51331 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ADDR(x)                                      ((x) + 0x0)
51332 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_PHYS(x)                                      ((x) + 0x0)
51333 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_OFFS                                         (0x0)
51334 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_RMSK                                                0x3
51335 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_POR                                          0x00000000
51336 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_POR_RMSK                                     0xffffffff
51337 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ATTR                                                      0x3
51338 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_IN(x)            \
51339                 in_dword(HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ADDR(x))
51340 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_INM(x, m)            \
51341                 in_dword_masked(HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ADDR(x), m)
51342 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_OUT(x, v)            \
51343                 out_dword(HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ADDR(x),v)
51344 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_OUTM(x,m,v) \
51345                 out_dword_masked_ns(HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_ADDR(x),m,v,HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_IN(x))
51346 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_RULES_DONE_BMSK                                     0x2
51347 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_RULES_DONE_SHFT                                       1
51348 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_SW_PRG_REQ_BMSK                                     0x1
51349 #define HWIO_CCE_MC_R0_CONTROL_FOR_SW_PROGRAMMING_SW_PRG_REQ_SHFT                                       0
51350 
51351 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_ADDR(x)                                                 ((x) + 0x4)
51352 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_PHYS(x)                                                 ((x) + 0x4)
51353 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_OFFS                                                    (0x4)
51354 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_RMSK                                                    0xc00003ff
51355 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_POR                                                     0x00000000
51356 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_POR_RMSK                                                0xffffffff
51357 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_ATTR                                                                 0x3
51358 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_IN(x)            \
51359                 in_dword(HWIO_CCE_MC_R0_CLKGATE_DISABLE_ADDR(x))
51360 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_INM(x, m)            \
51361                 in_dword_masked(HWIO_CCE_MC_R0_CLKGATE_DISABLE_ADDR(x), m)
51362 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_OUT(x, v)            \
51363                 out_dword(HWIO_CCE_MC_R0_CLKGATE_DISABLE_ADDR(x),v)
51364 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_OUTM(x,m,v) \
51365                 out_dword_masked_ns(HWIO_CCE_MC_R0_CLKGATE_DISABLE_ADDR(x),m,v,HWIO_CCE_MC_R0_CLKGATE_DISABLE_IN(x))
51366 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CLK_EXTEND_BMSK                                         0x80000000
51367 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CLK_EXTEND_SHFT                                                 31
51368 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CPU_IF_EXTEND_BMSK                                      0x40000000
51369 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CPU_IF_EXTEND_SHFT                                              30
51370 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_ANCHOR_TLV_BMSK                                              0x200
51371 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_ANCHOR_TLV_SHFT                                                  9
51372 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_MSDU_TLV_BMSK                                                0x100
51373 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_MSDU_TLV_SHFT                                                    8
51374 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CCE_APB_BMSK                                                  0x80
51375 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CCE_APB_SHFT                                                     7
51376 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CCE_TOP_BMSK                                                  0x40
51377 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_CCE_TOP_SHFT                                                     6
51378 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_TLV_DEC_ENC_BMSK                                              0x20
51379 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_TLV_DEC_ENC_SHFT                                                 5
51380 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_SW_PRG_BMSK                                                   0x10
51381 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_SW_PRG_SHFT                                                      4
51382 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_DATA_BUF_BMSK                                                  0x8
51383 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_DATA_BUF_SHFT                                                    3
51384 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_SUPER_RULE_BMSK                                                0x4
51385 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_SUPER_RULE_SHFT                                                  2
51386 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_RULE_PRESERVE_MEM_BMSK                                         0x2
51387 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_RULE_PRESERVE_MEM_SHFT                                           1
51388 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_RULE_BMSK                                                      0x1
51389 #define HWIO_CCE_MC_R0_CLKGATE_DISABLE_RULE_SHFT                                                        0
51390 
51391 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ADDR(x)                                               ((x) + 0x8)
51392 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_PHYS(x)                                               ((x) + 0x8)
51393 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_OFFS                                                  (0x8)
51394 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_RMSK                                                         0x1
51395 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_POR                                                   0x00000000
51396 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_POR_RMSK                                              0xffffffff
51397 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ATTR                                                               0x3
51398 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_IN(x)            \
51399                 in_dword(HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ADDR(x))
51400 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_INM(x, m)            \
51401                 in_dword_masked(HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ADDR(x), m)
51402 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_OUT(x, v)            \
51403                 out_dword(HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ADDR(x),v)
51404 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_OUTM(x,m,v) \
51405                 out_dword_masked_ns(HWIO_CCE_MC_R1_END_OF_TEST_CHECK_ADDR(x),m,v,HWIO_CCE_MC_R1_END_OF_TEST_CHECK_IN(x))
51406 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_VALUE_BMSK                                                   0x1
51407 #define HWIO_CCE_MC_R1_END_OF_TEST_CHECK_VALUE_SHFT                                                     0
51408 
51409 #define HWIO_CCE_MC_R1_SM_STATES_ADDR(x)                                                       ((x) + 0xc)
51410 #define HWIO_CCE_MC_R1_SM_STATES_PHYS(x)                                                       ((x) + 0xc)
51411 #define HWIO_CCE_MC_R1_SM_STATES_OFFS                                                          (0xc)
51412 #define HWIO_CCE_MC_R1_SM_STATES_RMSK                                                              0x3fff
51413 #define HWIO_CCE_MC_R1_SM_STATES_POR                                                           0x00000000
51414 #define HWIO_CCE_MC_R1_SM_STATES_POR_RMSK                                                      0xffffffff
51415 #define HWIO_CCE_MC_R1_SM_STATES_ATTR                                                                       0x1
51416 #define HWIO_CCE_MC_R1_SM_STATES_IN(x)            \
51417                 in_dword(HWIO_CCE_MC_R1_SM_STATES_ADDR(x))
51418 #define HWIO_CCE_MC_R1_SM_STATES_INM(x, m)            \
51419                 in_dword_masked(HWIO_CCE_MC_R1_SM_STATES_ADDR(x), m)
51420 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_BUF_BMSK                                                0x3000
51421 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_BUF_SHFT                                                    12
51422 #define HWIO_CCE_MC_R1_SM_STATES_STATE_PKT_COMP_BMSK                                                0xc00
51423 #define HWIO_CCE_MC_R1_SM_STATES_STATE_PKT_COMP_SHFT                                                   10
51424 #define HWIO_CCE_MC_R1_SM_STATES_STATE_MSDU_VAL_BMSK                                                0x300
51425 #define HWIO_CCE_MC_R1_SM_STATES_STATE_MSDU_VAL_SHFT                                                    8
51426 #define HWIO_CCE_MC_R1_SM_STATES_STATE_RULE_EXE_BMSK                                                 0xc0
51427 #define HWIO_CCE_MC_R1_SM_STATES_STATE_RULE_EXE_SHFT                                                    6
51428 #define HWIO_CCE_MC_R1_SM_STATES_STATE_RULE_RESERVE_RST_BMSK                                         0x30
51429 #define HWIO_CCE_MC_R1_SM_STATES_STATE_RULE_RESERVE_RST_SHFT                                            4
51430 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_SW_PRG_BMSK                                                0xe
51431 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_SW_PRG_SHFT                                                  1
51432 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_IDLE_BMSK                                                  0x1
51433 #define HWIO_CCE_MC_R1_SM_STATES_STATE_CCE_IDLE_SHFT                                                    0
51434 
51435 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ADDR(x)                                            ((x) + 0x10)
51436 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_PHYS(x)                                            ((x) + 0x10)
51437 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_OFFS                                               (0x10)
51438 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_RMSK                                               0xffffffff
51439 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_POR                                                0x00000000
51440 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_POR_RMSK                                           0xffffffff
51441 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ATTR                                                            0x3
51442 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_IN(x)            \
51443                 in_dword(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ADDR(x))
51444 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_INM(x, m)            \
51445                 in_dword_masked(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ADDR(x), m)
51446 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_OUT(x, v)            \
51447                 out_dword(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ADDR(x),v)
51448 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_OUTM(x,m,v) \
51449                 out_dword_masked_ns(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ADDR(x),m,v,HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_IN(x))
51450 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_VALUE_BMSK                                         0xffffffff
51451 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_VALUE_SHFT                                                  0
51452 
51453 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ADDR(x)                                     ((x) + 0x14)
51454 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_PHYS(x)                                     ((x) + 0x14)
51455 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_OFFS                                        (0x14)
51456 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_RMSK                                               0x1
51457 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_POR                                         0x00000000
51458 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_POR_RMSK                                    0xffffffff
51459 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ATTR                                                     0x3
51460 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_IN(x)            \
51461                 in_dword(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ADDR(x))
51462 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_INM(x, m)            \
51463                 in_dword_masked(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ADDR(x), m)
51464 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_OUT(x, v)            \
51465                 out_dword(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ADDR(x),v)
51466 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_OUTM(x,m,v) \
51467                 out_dword_masked_ns(HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_ADDR(x),m,v,HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_IN(x))
51468 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_VALUE_BMSK                                         0x1
51469 #define HWIO_CCE_M0_R0_ANCHOR_TYPE_PRESERVE_ENABLE_VALUE_SHFT                                           0
51470 
51471 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_ADDR(x)                                                 ((x) + 0x18)
51472 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_PHYS(x)                                                 ((x) + 0x18)
51473 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_OFFS                                                    (0x18)
51474 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_RMSK                                                          0x3f
51475 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_POR                                                     0x00000000
51476 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_POR_RMSK                                                0xffffffff
51477 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_ATTR                                                                 0x3
51478 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_IN(x)            \
51479                 in_dword(HWIO_CCE_M0_R0_LAST_RULE_VALID_ADDR(x))
51480 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_INM(x, m)            \
51481                 in_dword_masked(HWIO_CCE_M0_R0_LAST_RULE_VALID_ADDR(x), m)
51482 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_OUT(x, v)            \
51483                 out_dword(HWIO_CCE_M0_R0_LAST_RULE_VALID_ADDR(x),v)
51484 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_OUTM(x,m,v) \
51485                 out_dword_masked_ns(HWIO_CCE_M0_R0_LAST_RULE_VALID_ADDR(x),m,v,HWIO_CCE_M0_R0_LAST_RULE_VALID_IN(x))
51486 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_VALUE_BMSK                                                    0x3f
51487 #define HWIO_CCE_M0_R0_LAST_RULE_VALID_VALUE_SHFT                                                       0
51488 
51489 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ADDR(x)                                           ((x) + 0x1c)
51490 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_PHYS(x)                                           ((x) + 0x1c)
51491 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_OFFS                                              (0x1c)
51492 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_RMSK                                                    0x1f
51493 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_POR                                               0x00000000
51494 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_POR_RMSK                                          0xffffffff
51495 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ATTR                                                           0x3
51496 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_IN(x)            \
51497                 in_dword(HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ADDR(x))
51498 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_INM(x, m)            \
51499                 in_dword_masked(HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ADDR(x), m)
51500 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_OUT(x, v)            \
51501                 out_dword(HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ADDR(x),v)
51502 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_OUTM(x,m,v) \
51503                 out_dword_masked_ns(HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_ADDR(x),m,v,HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_IN(x))
51504 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_VALUE_BMSK                                              0x1f
51505 #define HWIO_CCE_M0_R0_LAST_SUPER_RULE_VALID_VALUE_SHFT                                                 0
51506 
51507 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ADDR(x)                                                ((x) + 0x20)
51508 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_PHYS(x)                                                ((x) + 0x20)
51509 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_OFFS                                                   (0x20)
51510 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_RMSK                                                   0xffffffff
51511 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_POR                                                    0x00000000
51512 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_POR_RMSK                                               0xffffffff
51513 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ATTR                                                                0x3
51514 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_IN(x)            \
51515                 in_dword(HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ADDR(x))
51516 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_INM(x, m)            \
51517                 in_dword_masked(HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ADDR(x), m)
51518 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_OUT(x, v)            \
51519                 out_dword(HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ADDR(x),v)
51520 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_OUTM(x,m,v) \
51521                 out_dword_masked_ns(HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_ADDR(x),m,v,HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_IN(x))
51522 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_VALUE_BMSK                                             0xffffffff
51523 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_0_VALUE_SHFT                                                      0
51524 
51525 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ADDR(x)                                                ((x) + 0x24)
51526 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_PHYS(x)                                                ((x) + 0x24)
51527 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_OFFS                                                   (0x24)
51528 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_RMSK                                                   0xffffffff
51529 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_POR                                                    0x00000000
51530 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_POR_RMSK                                               0xffffffff
51531 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ATTR                                                                0x3
51532 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_IN(x)            \
51533                 in_dword(HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ADDR(x))
51534 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_INM(x, m)            \
51535                 in_dword_masked(HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ADDR(x), m)
51536 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_OUT(x, v)            \
51537                 out_dword(HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ADDR(x),v)
51538 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_OUTM(x,m,v) \
51539                 out_dword_masked_ns(HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_ADDR(x),m,v,HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_IN(x))
51540 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_VALUE_BMSK                                             0xffffffff
51541 #define HWIO_CCE_M0_R0_RULE_VALIDS_IX_1_VALUE_SHFT                                                      0
51542 
51543 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ADDR(x)                                               ((x) + 0x28)
51544 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_PHYS(x)                                               ((x) + 0x28)
51545 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_OFFS                                                  (0x28)
51546 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_RMSK                                                  0xffffffff
51547 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_POR                                                   0x00000000
51548 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_POR_RMSK                                              0xffffffff
51549 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ATTR                                                               0x3
51550 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_IN(x)            \
51551                 in_dword(HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ADDR(x))
51552 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_INM(x, m)            \
51553                 in_dword_masked(HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ADDR(x), m)
51554 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_OUT(x, v)            \
51555                 out_dword(HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ADDR(x),v)
51556 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_OUTM(x,m,v) \
51557                 out_dword_masked_ns(HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_ADDR(x),m,v,HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_IN(x))
51558 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_VALUE_BMSK                                            0xffffffff
51559 #define HWIO_CCE_M0_R0_SUPER_RULE_VALIDS_VALUE_SHFT                                                     0
51560 
51561 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ADDR(x)                                   ((x) + 0x2c)
51562 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_PHYS(x)                                   ((x) + 0x2c)
51563 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_OFFS                                      (0x2c)
51564 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_RMSK                                            0x1f
51565 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_POR                                       0x00000000
51566 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_POR_RMSK                                  0xffffffff
51567 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ATTR                                                   0x3
51568 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_IN(x)            \
51569                 in_dword(HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ADDR(x))
51570 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_INM(x, m)            \
51571                 in_dword_masked(HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ADDR(x), m)
51572 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_OUT(x, v)            \
51573                 out_dword(HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ADDR(x),v)
51574 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_OUTM(x,m,v) \
51575                 out_dword_masked_ns(HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_ADDR(x),m,v,HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_IN(x))
51576 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_VALUE_BMSK                                      0x1f
51577 #define HWIO_CCE_M0_R0_RULE_PRESERVE_RST_ANCHOR_TYPE_VALUE_SHFT                                         0
51578 
51579 #define HWIO_CCE_M0_R0_WATCHDOG_ADDR(x)                                                        ((x) + 0x30)
51580 #define HWIO_CCE_M0_R0_WATCHDOG_PHYS(x)                                                        ((x) + 0x30)
51581 #define HWIO_CCE_M0_R0_WATCHDOG_OFFS                                                           (0x30)
51582 #define HWIO_CCE_M0_R0_WATCHDOG_RMSK                                                           0xffffffff
51583 #define HWIO_CCE_M0_R0_WATCHDOG_POR                                                            0x0000ffff
51584 #define HWIO_CCE_M0_R0_WATCHDOG_POR_RMSK                                                       0xffffffff
51585 #define HWIO_CCE_M0_R0_WATCHDOG_ATTR                                                                        0x3
51586 #define HWIO_CCE_M0_R0_WATCHDOG_IN(x)            \
51587                 in_dword(HWIO_CCE_M0_R0_WATCHDOG_ADDR(x))
51588 #define HWIO_CCE_M0_R0_WATCHDOG_INM(x, m)            \
51589                 in_dword_masked(HWIO_CCE_M0_R0_WATCHDOG_ADDR(x), m)
51590 #define HWIO_CCE_M0_R0_WATCHDOG_OUT(x, v)            \
51591                 out_dword(HWIO_CCE_M0_R0_WATCHDOG_ADDR(x),v)
51592 #define HWIO_CCE_M0_R0_WATCHDOG_OUTM(x,m,v) \
51593                 out_dword_masked_ns(HWIO_CCE_M0_R0_WATCHDOG_ADDR(x),m,v,HWIO_CCE_M0_R0_WATCHDOG_IN(x))
51594 #define HWIO_CCE_M0_R0_WATCHDOG_STATUS_BMSK                                                    0xffff0000
51595 #define HWIO_CCE_M0_R0_WATCHDOG_STATUS_SHFT                                                            16
51596 #define HWIO_CCE_M0_R0_WATCHDOG_LIMIT_BMSK                                                         0xffff
51597 #define HWIO_CCE_M0_R0_WATCHDOG_LIMIT_SHFT                                                              0
51598 
51599 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x)                                       ((x) + 0x34)
51600 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_PHYS(x)                                       ((x) + 0x34)
51601 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_OFFS                                          (0x34)
51602 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_RMSK                                          0xffffffff
51603 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_POR                                           0x7ffe0002
51604 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_POR_RMSK                                      0xffffffff
51605 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ATTR                                                       0x3
51606 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x)            \
51607                 in_dword(HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x))
51608 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_INM(x, m)            \
51609                 in_dword_masked(HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x), m)
51610 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_OUT(x, v)            \
51611                 out_dword(HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),v)
51612 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_OUTM(x,m,v) \
51613                 out_dword_masked_ns(HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDR(x),m,v,HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_IN(x))
51614 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_BMSK                        0xfffe0000
51615 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_END_SHFT                                17
51616 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_BMSK                         0x1fffc
51617 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_ADDRESS_RANGE_START_SHFT                               2
51618 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_BMSK                      0x2
51619 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_WRITE_ACCESS_REPORT_ENABLE_SHFT                        1
51620 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_BMSK                       0x1
51621 #define HWIO_CCE_M0_R1_REG_ACCESS_EVENT_GEN_CTRL_READ_ACCESS_REPORT_ENABLE_SHFT                         0
51622 
51623 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ADDR(base,n)                                            ((base) + 0X100 + (0x4*(n)))
51624 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_PHYS(base,n)                                            ((base) + 0X100 + (0x4*(n)))
51625 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_OFFS(n)                                                 (0X100 + (0x4*(n)))
51626 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_RMSK                                                    0xffffffff
51627 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_MAXn                                                           127
51628 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_POR                                                     0x00000000
51629 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_POR_RMSK                                                0xffffffff
51630 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ATTR                                                                 0x3
51631 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_INI(base,n)                \
51632                 in_dword_masked(HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ADDR(base,n), HWIO_CCE_MC_R0_RULE_MEM_DATA_n_RMSK)
51633 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_INMI(base,n,mask)        \
51634                 in_dword_masked(HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ADDR(base,n), mask)
51635 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_OUTI(base,n,val)        \
51636                 out_dword(HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ADDR(base,n),val)
51637 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_OUTMI(base,n,mask,val) \
51638                 out_dword_masked_ns(HWIO_CCE_MC_R0_RULE_MEM_DATA_n_ADDR(base,n),mask,val,HWIO_CCE_MC_R0_RULE_MEM_DATA_n_INI(base,n))
51639 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_VALUE_BMSK                                              0xffffffff
51640 #define HWIO_CCE_MC_R0_RULE_MEM_DATA_n_VALUE_SHFT                                                       0
51641 
51642 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ADDR(base,n)                                      ((base) + 0X300 + (0x4*(n)))
51643 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_PHYS(base,n)                                      ((base) + 0X300 + (0x4*(n)))
51644 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_OFFS(n)                                           (0X300 + (0x4*(n)))
51645 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_RMSK                                              0xffffffff
51646 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_MAXn                                                     255
51647 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_POR                                               0x00000000
51648 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_POR_RMSK                                          0xffffffff
51649 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ATTR                                                           0x3
51650 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_INI(base,n)                \
51651                 in_dword_masked(HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ADDR(base,n), HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_RMSK)
51652 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_INMI(base,n,mask)        \
51653                 in_dword_masked(HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ADDR(base,n), mask)
51654 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_OUTI(base,n,val)        \
51655                 out_dword(HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ADDR(base,n),val)
51656 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_OUTMI(base,n,mask,val) \
51657                 out_dword_masked_ns(HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_ADDR(base,n),mask,val,HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_INI(base,n))
51658 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_VALUE_BMSK                                        0xffffffff
51659 #define HWIO_CCE_MC_R0_SUPER_RULE_MEM_DATA_n_VALUE_SHFT                                                 0
51660 
51661 
51662 
51663 #define UMAC_NOC_REG_BASE                                                                                       (UMAC_NOC_BASE      + 0x00000000)
51664 #define UMAC_NOC_REG_BASE_SIZE                                                                                  0x4200
51665 #define UMAC_NOC_REG_BASE_USED                                                                                  0x4180
51666 #define UMAC_NOC_REG_BASE_PHYS                                                                                  (UMAC_NOC_BASE_PHYS + 0x00000000)
51667 #define UMAC_NOC_REG_BASE_OFFS                                                                                  0x00000000
51668 
51669 #define HWIO_UMAC_NOC_ERL_SWID_LOW_ADDR(x)                                                                      ((x) + 0x0)
51670 #define HWIO_UMAC_NOC_ERL_SWID_LOW_PHYS(x)                                                                      ((x) + 0x0)
51671 #define HWIO_UMAC_NOC_ERL_SWID_LOW_OFFS                                                                         (0x0)
51672 #define HWIO_UMAC_NOC_ERL_SWID_LOW_RMSK                                                                           0xffffff
51673 #define HWIO_UMAC_NOC_ERL_SWID_LOW_POR                                                                          0x000124c9
51674 #define HWIO_UMAC_NOC_ERL_SWID_LOW_POR_RMSK                                                                     0xffffffff
51675 #define HWIO_UMAC_NOC_ERL_SWID_LOW_ATTR                                                                                      0x1
51676 #define HWIO_UMAC_NOC_ERL_SWID_LOW_IN(x)            \
51677                 in_dword(HWIO_UMAC_NOC_ERL_SWID_LOW_ADDR(x))
51678 #define HWIO_UMAC_NOC_ERL_SWID_LOW_INM(x, m)            \
51679                 in_dword_masked(HWIO_UMAC_NOC_ERL_SWID_LOW_ADDR(x), m)
51680 #define HWIO_UMAC_NOC_ERL_SWID_LOW_UNITTYPEID_BMSK                                                                0xff0000
51681 #define HWIO_UMAC_NOC_ERL_SWID_LOW_UNITTYPEID_SHFT                                                                      16
51682 #define HWIO_UMAC_NOC_ERL_SWID_LOW_UNITCONFID_BMSK                                                                  0xffff
51683 #define HWIO_UMAC_NOC_ERL_SWID_LOW_UNITCONFID_SHFT                                                                       0
51684 
51685 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_ADDR(x)                                                                     ((x) + 0x4)
51686 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_PHYS(x)                                                                     ((x) + 0x4)
51687 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_OFFS                                                                        (0x4)
51688 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_RMSK                                                                        0xffffffff
51689 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_POR                                                                         0x1363f6e0
51690 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_POR_RMSK                                                                    0xffffffff
51691 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_ATTR                                                                                     0x1
51692 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_IN(x)            \
51693                 in_dword(HWIO_UMAC_NOC_ERL_SWID_HIGH_ADDR(x))
51694 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_INM(x, m)            \
51695                 in_dword_masked(HWIO_UMAC_NOC_ERL_SWID_HIGH_ADDR(x), m)
51696 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_QNOCID_BMSK                                                                 0xffffffff
51697 #define HWIO_UMAC_NOC_ERL_SWID_HIGH_QNOCID_SHFT                                                                          0
51698 
51699 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ADDR(x)                                                                   ((x) + 0x8)
51700 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_PHYS(x)                                                                   ((x) + 0x8)
51701 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_OFFS                                                                      (0x8)
51702 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_RMSK                                                                          0xff03
51703 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_POR                                                                       0x00000003
51704 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_POR_RMSK                                                                  0xffffffff
51705 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ATTR                                                                                   0x3
51706 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_IN(x)            \
51707                 in_dword(HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ADDR(x))
51708 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_INM(x, m)            \
51709                 in_dword_masked(HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ADDR(x), m)
51710 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_OUT(x, v)            \
51711                 out_dword(HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ADDR(x),v)
51712 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_OUTM(x,m,v) \
51713                 out_dword_masked_ns(HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_ERL_MAINCTL_LOW_IN(x))
51714 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ERRIGNORE_BMSK                                                                0xff00
51715 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_ERRIGNORE_SHFT                                                                     8
51716 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_STALLEN_BMSK                                                                     0x2
51717 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_STALLEN_SHFT                                                                       1
51718 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_FAULTEN_BMSK                                                                     0x1
51719 #define HWIO_UMAC_NOC_ERL_MAINCTL_LOW_FAULTEN_SHFT                                                                       0
51720 
51721 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ADDR(x)                                                                    ((x) + 0x10)
51722 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_PHYS(x)                                                                    ((x) + 0x10)
51723 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_OFFS                                                                       (0x10)
51724 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_RMSK                                                                              0x1
51725 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_POR                                                                        0x00000000
51726 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_POR_RMSK                                                                   0xffffffff
51727 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ATTR                                                                                    0x1
51728 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_IN(x)            \
51729                 in_dword(HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ADDR(x))
51730 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_INM(x, m)            \
51731                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ADDR(x), m)
51732 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ERRVLD_BMSK                                                                       0x1
51733 #define HWIO_UMAC_NOC_ERL_ERRVLD_LOW_ERRVLD_SHFT                                                                         0
51734 
51735 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_ADDR(x)                                                                    ((x) + 0x18)
51736 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_PHYS(x)                                                                    ((x) + 0x18)
51737 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_OFFS                                                                       (0x18)
51738 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_RMSK                                                                              0x1
51739 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_POR                                                                        0x00000000
51740 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_POR_RMSK                                                                   0xffffffff
51741 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_ATTR                                                                                    0x2
51742 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_OUT(x, v)            \
51743                 out_dword(HWIO_UMAC_NOC_ERL_ERRCLR_LOW_ADDR(x),v)
51744 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_ERRCLR_BMSK                                                                       0x1
51745 #define HWIO_UMAC_NOC_ERL_ERRCLR_LOW_ERRCLR_SHFT                                                                         0
51746 
51747 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ADDR(x)                                                                   ((x) + 0x20)
51748 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_PHYS(x)                                                                   ((x) + 0x20)
51749 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_OFFS                                                                      (0x20)
51750 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_RMSK                                                                       0xf3f7777
51751 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_POR                                                                       0x00000000
51752 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_POR_RMSK                                                                  0xffffffff
51753 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ATTR                                                                                   0x1
51754 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_IN(x)            \
51755                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ADDR(x))
51756 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_INM(x, m)            \
51757                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ADDR(x), m)
51758 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ATOPC_BMSK                                                                 0xf000000
51759 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ATOPC_SHFT                                                                        24
51760 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ADDRSPACE_BMSK                                                              0x3f0000
51761 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ADDRSPACE_SHFT                                                                    16
51762 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_TRTYPE_BMSK                                                                   0x7000
51763 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_TRTYPE_SHFT                                                                       12
51764 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ERRCODE_BMSK                                                                   0x700
51765 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_ERRCODE_SHFT                                                                       8
51766 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_OPC_BMSK                                                                        0x70
51767 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_OPC_SHFT                                                                           4
51768 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_NONSECURE_BMSK                                                                   0x4
51769 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_NONSECURE_SHFT                                                                     2
51770 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_WORDERROR_BMSK                                                                   0x2
51771 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_WORDERROR_SHFT                                                                     1
51772 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_LOGINFOVLD_BMSK                                                                  0x1
51773 #define HWIO_UMAC_NOC_ERL_ERRLOG0_LOW_LOGINFOVLD_SHFT                                                                    0
51774 
51775 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_ADDR(x)                                                                  ((x) + 0x24)
51776 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_PHYS(x)                                                                  ((x) + 0x24)
51777 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_OFFS                                                                     (0x24)
51778 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_RMSK                                                                       0xff03ff
51779 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_POR                                                                      0x00000000
51780 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_POR_RMSK                                                                 0xffffffff
51781 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_ATTR                                                                                  0x1
51782 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_IN(x)            \
51783                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_ADDR(x))
51784 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_INM(x, m)            \
51785                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_ADDR(x), m)
51786 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_REDIRECT_BMSK                                                              0xff0000
51787 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_REDIRECT_SHFT                                                                    16
51788 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_LEN1_BMSK                                                                     0x3ff
51789 #define HWIO_UMAC_NOC_ERL_ERRLOG0_HIGH_LEN1_SHFT                                                                         0
51790 
51791 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_ADDR(x)                                                                   ((x) + 0x28)
51792 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_PHYS(x)                                                                   ((x) + 0x28)
51793 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_OFFS                                                                      (0x28)
51794 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_RMSK                                                                          0xffff
51795 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_POR                                                                       0x00000000
51796 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_POR_RMSK                                                                  0xffffffff
51797 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_ATTR                                                                                   0x1
51798 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_IN(x)            \
51799                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_ADDR(x))
51800 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_INM(x, m)            \
51801                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_ADDR(x), m)
51802 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_PATH_BMSK                                                                     0xffff
51803 #define HWIO_UMAC_NOC_ERL_ERRLOG1_LOW_PATH_SHFT                                                                          0
51804 
51805 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_ADDR(x)                                                                  ((x) + 0x2c)
51806 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_PHYS(x)                                                                  ((x) + 0x2c)
51807 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_OFFS                                                                     (0x2c)
51808 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_RMSK                                                                        0x3ffff
51809 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_POR                                                                      0x00000000
51810 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_POR_RMSK                                                                 0xffffffff
51811 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_ATTR                                                                                  0x1
51812 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_IN(x)            \
51813                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_ADDR(x))
51814 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_INM(x, m)            \
51815                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_ADDR(x), m)
51816 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_EXTID_BMSK                                                                  0x3ffff
51817 #define HWIO_UMAC_NOC_ERL_ERRLOG1_HIGH_EXTID_SHFT                                                                        0
51818 
51819 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ADDR(x)                                                                   ((x) + 0x30)
51820 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_PHYS(x)                                                                   ((x) + 0x30)
51821 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_OFFS                                                                      (0x30)
51822 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_RMSK                                                                      0xffffffff
51823 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_POR                                                                       0x00000000
51824 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_POR_RMSK                                                                  0xffffffff
51825 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ATTR                                                                                   0x1
51826 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_IN(x)            \
51827                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ADDR(x))
51828 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_INM(x, m)            \
51829                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ADDR(x), m)
51830 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ERRLOG2_LSB_BMSK                                                          0xffffffff
51831 #define HWIO_UMAC_NOC_ERL_ERRLOG2_LOW_ERRLOG2_LSB_SHFT                                                                   0
51832 
51833 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ADDR(x)                                                                  ((x) + 0x34)
51834 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_PHYS(x)                                                                  ((x) + 0x34)
51835 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_OFFS                                                                     (0x34)
51836 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_RMSK                                                                     0x7fffffff
51837 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_POR                                                                      0x00000000
51838 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_POR_RMSK                                                                 0xffffffff
51839 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ATTR                                                                                  0x1
51840 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_IN(x)            \
51841                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ADDR(x))
51842 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_INM(x, m)            \
51843                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ADDR(x), m)
51844 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ERRLOG2_MSB_BMSK                                                         0x7fffffff
51845 #define HWIO_UMAC_NOC_ERL_ERRLOG2_HIGH_ERRLOG2_MSB_SHFT                                                                  0
51846 
51847 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ADDR(x)                                                                   ((x) + 0x38)
51848 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_PHYS(x)                                                                   ((x) + 0x38)
51849 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_OFFS                                                                      (0x38)
51850 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_RMSK                                                                      0xffffffff
51851 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_POR                                                                       0x00000000
51852 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_POR_RMSK                                                                  0xffffffff
51853 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ATTR                                                                                   0x1
51854 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_IN(x)            \
51855                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ADDR(x))
51856 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_INM(x, m)            \
51857                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ADDR(x), m)
51858 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ERRLOG3_LSB_BMSK                                                          0xffffffff
51859 #define HWIO_UMAC_NOC_ERL_ERRLOG3_LOW_ERRLOG3_LSB_SHFT                                                                   0
51860 
51861 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ADDR(x)                                                                  ((x) + 0x3c)
51862 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_PHYS(x)                                                                  ((x) + 0x3c)
51863 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_OFFS                                                                     (0x3c)
51864 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_RMSK                                                                     0xffffffff
51865 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_POR                                                                      0x00000000
51866 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_POR_RMSK                                                                 0xffffffff
51867 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ATTR                                                                                  0x1
51868 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_IN(x)            \
51869                 in_dword(HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ADDR(x))
51870 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_INM(x, m)            \
51871                 in_dword_masked(HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ADDR(x), m)
51872 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ERRLOG3_MSB_BMSK                                                         0xffffffff
51873 #define HWIO_UMAC_NOC_ERL_ERRLOG3_HIGH_ERRLOG3_MSB_SHFT                                                                  0
51874 
51875 #define HWIO_UMAC_NOC_DCD_SWID_LOW_ADDR(x)                                                                      ((x) + 0x100)
51876 #define HWIO_UMAC_NOC_DCD_SWID_LOW_PHYS(x)                                                                      ((x) + 0x100)
51877 #define HWIO_UMAC_NOC_DCD_SWID_LOW_OFFS                                                                         (0x100)
51878 #define HWIO_UMAC_NOC_DCD_SWID_LOW_RMSK                                                                           0xffffff
51879 #define HWIO_UMAC_NOC_DCD_SWID_LOW_POR                                                                          0x0000e93b
51880 #define HWIO_UMAC_NOC_DCD_SWID_LOW_POR_RMSK                                                                     0xffffffff
51881 #define HWIO_UMAC_NOC_DCD_SWID_LOW_ATTR                                                                                      0x1
51882 #define HWIO_UMAC_NOC_DCD_SWID_LOW_IN(x)            \
51883                 in_dword(HWIO_UMAC_NOC_DCD_SWID_LOW_ADDR(x))
51884 #define HWIO_UMAC_NOC_DCD_SWID_LOW_INM(x, m)            \
51885                 in_dword_masked(HWIO_UMAC_NOC_DCD_SWID_LOW_ADDR(x), m)
51886 #define HWIO_UMAC_NOC_DCD_SWID_LOW_UNITTYPEID_BMSK                                                                0xff0000
51887 #define HWIO_UMAC_NOC_DCD_SWID_LOW_UNITTYPEID_SHFT                                                                      16
51888 #define HWIO_UMAC_NOC_DCD_SWID_LOW_UNITCONFID_BMSK                                                                  0xffff
51889 #define HWIO_UMAC_NOC_DCD_SWID_LOW_UNITCONFID_SHFT                                                                       0
51890 
51891 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_ADDR(x)                                                                     ((x) + 0x104)
51892 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_PHYS(x)                                                                     ((x) + 0x104)
51893 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_OFFS                                                                        (0x104)
51894 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_RMSK                                                                        0xffffffff
51895 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_POR                                                                         0x1363f6e0
51896 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_POR_RMSK                                                                    0xffffffff
51897 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_ATTR                                                                                     0x1
51898 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_IN(x)            \
51899                 in_dword(HWIO_UMAC_NOC_DCD_SWID_HIGH_ADDR(x))
51900 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_INM(x, m)            \
51901                 in_dword_masked(HWIO_UMAC_NOC_DCD_SWID_HIGH_ADDR(x), m)
51902 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_QNOCID_BMSK                                                                 0xffffffff
51903 #define HWIO_UMAC_NOC_DCD_SWID_HIGH_QNOCID_SHFT                                                                          0
51904 
51905 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ADDR(x)                                                                    ((x) + 0x108)
51906 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_PHYS(x)                                                                    ((x) + 0x108)
51907 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_OFFS                                                                       (0x108)
51908 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_RMSK                                                                              0x7
51909 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_POR                                                                        0x00000000
51910 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_POR_RMSK                                                                   0xffffffff
51911 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ATTR                                                                                    0x3
51912 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_IN(x)            \
51913                 in_dword(HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ADDR(x))
51914 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_INM(x, m)            \
51915                 in_dword_masked(HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ADDR(x), m)
51916 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_OUT(x, v)            \
51917                 out_dword(HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ADDR(x),v)
51918 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_OUTM(x,m,v) \
51919                 out_dword_masked_ns(HWIO_UMAC_NOC_DCD_MAXDIV_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_DCD_MAXDIV_LOW_IN(x))
51920 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_MAXDIV_BMSK                                                                       0x7
51921 #define HWIO_UMAC_NOC_DCD_MAXDIV_LOW_MAXDIV_SHFT                                                                         0
51922 
51923 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ADDR(x)                                                              ((x) + 0x110)
51924 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_PHYS(x)                                                              ((x) + 0x110)
51925 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_OFFS                                                                 (0x110)
51926 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_RMSK                                                                     0xffff
51927 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_POR                                                                  0x00000100
51928 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_POR_RMSK                                                             0xffffffff
51929 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ATTR                                                                              0x3
51930 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_IN(x)            \
51931                 in_dword(HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ADDR(x))
51932 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_INM(x, m)            \
51933                 in_dword_masked(HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ADDR(x), m)
51934 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_OUT(x, v)            \
51935                 out_dword(HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ADDR(x),v)
51936 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_OUTM(x,m,v) \
51937                 out_dword_masked_ns(HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_IN(x))
51938 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_FIRSTHYSTCNT_BMSK                                                        0xffff
51939 #define HWIO_UMAC_NOC_DCD_FIRSTHYSTCNT_LOW_FIRSTHYSTCNT_SHFT                                                             0
51940 
51941 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ADDR(x)                                                               ((x) + 0x118)
51942 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_PHYS(x)                                                               ((x) + 0x118)
51943 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_OFFS                                                                  (0x118)
51944 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_RMSK                                                                       0xfff
51945 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_POR                                                                   0x00000080
51946 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_POR_RMSK                                                              0xffffffff
51947 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ATTR                                                                               0x3
51948 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_IN(x)            \
51949                 in_dword(HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ADDR(x))
51950 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_INM(x, m)            \
51951                 in_dword_masked(HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ADDR(x), m)
51952 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_OUT(x, v)            \
51953                 out_dword(HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ADDR(x),v)
51954 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_OUTM(x,m,v) \
51955                 out_dword_masked_ns(HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_IN(x))
51956 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_NEXTHYSTCNT_BMSK                                                           0xfff
51957 #define HWIO_UMAC_NOC_DCD_NEXTHYSTCNT_LOW_NEXTHYSTCNT_SHFT                                                               0
51958 
51959 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_ADDR(x)                                                  ((x) + 0x200)
51960 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_PHYS(x)                                                  ((x) + 0x200)
51961 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_OFFS                                                     (0x200)
51962 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_RMSK                                                       0xffffff
51963 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_POR                                                      0x000e3a95
51964 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_POR_RMSK                                                 0xffffffff
51965 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_ATTR                                                                  0x1
51966 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_IN(x)            \
51967                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_ADDR(x))
51968 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_INM(x, m)            \
51969                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_ADDR(x), m)
51970 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_UNITTYPEID_BMSK                                            0xff0000
51971 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_UNITTYPEID_SHFT                                                  16
51972 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_UNITCONFID_BMSK                                              0xffff
51973 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_LOW_UNITCONFID_SHFT                                                   0
51974 
51975 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_ADDR(x)                                                 ((x) + 0x204)
51976 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_PHYS(x)                                                 ((x) + 0x204)
51977 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_OFFS                                                    (0x204)
51978 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_RMSK                                                    0xffffffff
51979 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_POR                                                     0x1363f6e0
51980 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_POR_RMSK                                                0xffffffff
51981 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_ATTR                                                                 0x1
51982 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_IN(x)            \
51983                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_ADDR(x))
51984 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_INM(x, m)            \
51985                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_ADDR(x), m)
51986 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_QNOCID_BMSK                                             0xffffffff
51987 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SWID_HIGH_QNOCID_SHFT                                                      0
51988 
51989 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ADDR(x)                                            ((x) + 0x240)
51990 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PHYS(x)                                            ((x) + 0x240)
51991 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_OFFS                                               (0x240)
51992 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_RMSK                                                   0xffff
51993 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_POR                                                0x00000000
51994 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_POR_RMSK                                           0xffffffff
51995 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ATTR                                                            0x3
51996 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_IN(x)            \
51997                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ADDR(x))
51998 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_INM(x, m)            \
51999                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ADDR(x), m)
52000 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_OUT(x, v)            \
52001                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ADDR(x),v)
52002 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_OUTM(x,m,v) \
52003                 out_dword_masked_ns(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_IN(x))
52004 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT15_BMSK                                            0x8000
52005 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT15_SHFT                                                15
52006 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT14_BMSK                                            0x4000
52007 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT14_SHFT                                                14
52008 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT13_BMSK                                            0x2000
52009 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT13_SHFT                                                13
52010 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT12_BMSK                                            0x1000
52011 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT12_SHFT                                                12
52012 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT11_BMSK                                             0x800
52013 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT11_SHFT                                                11
52014 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT10_BMSK                                             0x400
52015 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT10_SHFT                                                10
52016 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT9_BMSK                                              0x200
52017 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT9_SHFT                                                  9
52018 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT8_BMSK                                              0x100
52019 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT8_SHFT                                                  8
52020 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT7_BMSK                                               0x80
52021 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT7_SHFT                                                  7
52022 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT6_BMSK                                               0x40
52023 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT6_SHFT                                                  6
52024 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT5_BMSK                                               0x20
52025 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT5_SHFT                                                  5
52026 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT4_BMSK                                               0x10
52027 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT4_SHFT                                                  4
52028 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT3_BMSK                                                0x8
52029 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT3_SHFT                                                  3
52030 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT2_BMSK                                                0x4
52031 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT2_SHFT                                                  2
52032 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT1_BMSK                                                0x2
52033 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT1_SHFT                                                  1
52034 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT0_BMSK                                                0x1
52035 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINEN0_LOW_PORT0_SHFT                                                  0
52036 
52037 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_ADDR(x)                                        ((x) + 0x248)
52038 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PHYS(x)                                        ((x) + 0x248)
52039 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_OFFS                                           (0x248)
52040 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_RMSK                                               0xffff
52041 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_POR                                            0x00000000
52042 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_POR_RMSK                                       0xffffffff
52043 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_ATTR                                                        0x1
52044 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_IN(x)            \
52045                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_ADDR(x))
52046 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_INM(x, m)            \
52047                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_ADDR(x), m)
52048 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT15_BMSK                                        0x8000
52049 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT15_SHFT                                            15
52050 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT14_BMSK                                        0x4000
52051 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT14_SHFT                                            14
52052 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT13_BMSK                                        0x2000
52053 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT13_SHFT                                            13
52054 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT12_BMSK                                        0x1000
52055 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT12_SHFT                                            12
52056 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT11_BMSK                                         0x800
52057 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT11_SHFT                                            11
52058 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT10_BMSK                                         0x400
52059 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT10_SHFT                                            10
52060 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT9_BMSK                                          0x200
52061 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT9_SHFT                                              9
52062 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT8_BMSK                                          0x100
52063 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT8_SHFT                                              8
52064 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT7_BMSK                                           0x80
52065 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT7_SHFT                                              7
52066 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT6_BMSK                                           0x40
52067 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT6_SHFT                                              6
52068 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT5_BMSK                                           0x20
52069 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT5_SHFT                                              5
52070 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT4_BMSK                                           0x10
52071 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT4_SHFT                                              4
52072 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT3_BMSK                                            0x8
52073 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT3_SHFT                                              3
52074 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT2_BMSK                                            0x4
52075 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT2_SHFT                                              2
52076 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT1_BMSK                                            0x2
52077 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT1_SHFT                                              1
52078 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT0_BMSK                                            0x1
52079 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FAULTINSTATUS0_LOW_PORT0_SHFT                                              0
52080 
52081 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_ADDR(x)                                           ((x) + 0x280)
52082 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PHYS(x)                                           ((x) + 0x280)
52083 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_OFFS                                              (0x280)
52084 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_RMSK                                                  0x2f7e
52085 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_POR                                               0x00000000
52086 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_POR_RMSK                                          0xffffffff
52087 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_ATTR                                                           0x2
52088 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_OUT(x, v)            \
52089                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_ADDR(x),v)
52090 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT13_BMSK                                           0x2000
52091 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT13_SHFT                                               13
52092 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT11_BMSK                                            0x800
52093 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT11_SHFT                                               11
52094 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT10_BMSK                                            0x400
52095 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT10_SHFT                                               10
52096 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT9_BMSK                                             0x200
52097 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT9_SHFT                                                 9
52098 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT8_BMSK                                             0x100
52099 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT8_SHFT                                                 8
52100 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT6_BMSK                                              0x40
52101 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT6_SHFT                                                 6
52102 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT5_BMSK                                              0x20
52103 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT5_SHFT                                                 5
52104 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT4_BMSK                                              0x10
52105 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT4_SHFT                                                 4
52106 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT3_BMSK                                               0x8
52107 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT3_SHFT                                                 3
52108 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT2_BMSK                                               0x4
52109 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT2_SHFT                                                 2
52110 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT1_BMSK                                               0x2
52111 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTCLR0_LOW_PORT1_SHFT                                                 1
52112 
52113 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_ADDR(x)                                           ((x) + 0x288)
52114 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PHYS(x)                                           ((x) + 0x288)
52115 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_OFFS                                              (0x288)
52116 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_RMSK                                                  0x2f7e
52117 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_POR                                               0x00000000
52118 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_POR_RMSK                                          0xffffffff
52119 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_ATTR                                                           0x2
52120 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_OUT(x, v)            \
52121                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_ADDR(x),v)
52122 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT13_BMSK                                           0x2000
52123 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT13_SHFT                                               13
52124 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT11_BMSK                                            0x800
52125 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT11_SHFT                                               11
52126 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT10_BMSK                                            0x400
52127 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT10_SHFT                                               10
52128 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT9_BMSK                                             0x200
52129 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT9_SHFT                                                 9
52130 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT8_BMSK                                             0x100
52131 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT8_SHFT                                                 8
52132 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT6_BMSK                                              0x40
52133 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT6_SHFT                                                 6
52134 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT5_BMSK                                              0x20
52135 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT5_SHFT                                                 5
52136 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT4_BMSK                                              0x10
52137 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT4_SHFT                                                 4
52138 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT3_BMSK                                               0x8
52139 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT3_SHFT                                                 3
52140 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT2_BMSK                                               0x4
52141 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT2_SHFT                                                 2
52142 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT1_BMSK                                               0x2
52143 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSET0_LOW_PORT1_SHFT                                                 1
52144 
52145 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_ADDR(x)                                        ((x) + 0x290)
52146 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PHYS(x)                                        ((x) + 0x290)
52147 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_OFFS                                           (0x290)
52148 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_RMSK                                               0x2f7e
52149 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_POR                                            0x00002f7e
52150 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_POR_RMSK                                       0xffffffff
52151 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_ATTR                                                        0x1
52152 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_IN(x)            \
52153                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_ADDR(x))
52154 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_INM(x, m)            \
52155                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_ADDR(x), m)
52156 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT13_BMSK                                        0x2000
52157 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT13_SHFT                                            13
52158 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT11_BMSK                                         0x800
52159 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT11_SHFT                                            11
52160 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT10_BMSK                                         0x400
52161 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT10_SHFT                                            10
52162 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT9_BMSK                                          0x200
52163 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT9_SHFT                                              9
52164 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT8_BMSK                                          0x100
52165 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT8_SHFT                                              8
52166 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT6_BMSK                                           0x40
52167 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT6_SHFT                                              6
52168 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT5_BMSK                                           0x20
52169 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT5_SHFT                                              5
52170 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT4_BMSK                                           0x10
52171 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT4_SHFT                                              4
52172 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT3_BMSK                                            0x8
52173 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT3_SHFT                                              3
52174 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT2_BMSK                                            0x4
52175 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT2_SHFT                                              2
52176 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT1_BMSK                                            0x2
52177 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_FLAGOUTSTATUS0_LOW_PORT1_SHFT                                              1
52178 
52179 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_ADDR(x)                                              ((x) + 0x300)
52180 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PHYS(x)                                              ((x) + 0x300)
52181 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_OFFS                                                 (0x300)
52182 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_RMSK                                                     0x2f7e
52183 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_POR                                                  0x00000000
52184 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_POR_RMSK                                             0xffffffff
52185 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_ATTR                                                              0x1
52186 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_IN(x)            \
52187                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_ADDR(x))
52188 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_INM(x, m)            \
52189                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_ADDR(x), m)
52190 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT13_BMSK                                              0x2000
52191 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT13_SHFT                                                  13
52192 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT11_BMSK                                               0x800
52193 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT11_SHFT                                                  11
52194 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT10_BMSK                                               0x400
52195 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT10_SHFT                                                  10
52196 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT9_BMSK                                                0x200
52197 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT9_SHFT                                                    9
52198 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT8_BMSK                                                0x100
52199 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT8_SHFT                                                    8
52200 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT6_BMSK                                                 0x40
52201 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT6_SHFT                                                    6
52202 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT5_BMSK                                                 0x20
52203 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT5_SHFT                                                    5
52204 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT4_BMSK                                                 0x10
52205 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT4_SHFT                                                    4
52206 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT3_BMSK                                                  0x8
52207 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT3_SHFT                                                    3
52208 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT2_BMSK                                                  0x4
52209 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT2_SHFT                                                    2
52210 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT1_BMSK                                                  0x2
52211 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_ERR_SBM_SENSEIN0_LOW_PORT1_SHFT                                                    1
52212 
52213 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_ADDR(x)                                                  ((x) + 0x600)
52214 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_PHYS(x)                                                  ((x) + 0x600)
52215 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_OFFS                                                     (0x600)
52216 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_RMSK                                                       0xffffff
52217 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_POR                                                      0x000e9029
52218 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_POR_RMSK                                                 0xffffffff
52219 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_ATTR                                                                  0x1
52220 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_IN(x)            \
52221                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_ADDR(x))
52222 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_INM(x, m)            \
52223                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_ADDR(x), m)
52224 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_UNITTYPEID_BMSK                                            0xff0000
52225 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_UNITTYPEID_SHFT                                                  16
52226 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_UNITCONFID_BMSK                                              0xffff
52227 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_LOW_UNITCONFID_SHFT                                                   0
52228 
52229 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_ADDR(x)                                                 ((x) + 0x604)
52230 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_PHYS(x)                                                 ((x) + 0x604)
52231 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_OFFS                                                    (0x604)
52232 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_RMSK                                                    0xffffffff
52233 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_POR                                                     0x1363f6e0
52234 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_POR_RMSK                                                0xffffffff
52235 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_ATTR                                                                 0x1
52236 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_IN(x)            \
52237                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_ADDR(x))
52238 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_INM(x, m)            \
52239                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_ADDR(x), m)
52240 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_QNOCID_BMSK                                             0xffffffff
52241 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SWID_HIGH_QNOCID_SHFT                                                      0
52242 
52243 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ADDR(x)                                            ((x) + 0x640)
52244 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PHYS(x)                                            ((x) + 0x640)
52245 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_OFFS                                               (0x640)
52246 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_RMSK                                                     0x1f
52247 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_POR                                                0x00000000
52248 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_POR_RMSK                                           0xffffffff
52249 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ATTR                                                            0x3
52250 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_IN(x)            \
52251                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ADDR(x))
52252 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_INM(x, m)            \
52253                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ADDR(x), m)
52254 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_OUT(x, v)            \
52255                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ADDR(x),v)
52256 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_OUTM(x,m,v) \
52257                 out_dword_masked_ns(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_IN(x))
52258 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT4_BMSK                                               0x10
52259 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT4_SHFT                                                  4
52260 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT3_BMSK                                                0x8
52261 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT3_SHFT                                                  3
52262 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT2_BMSK                                                0x4
52263 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT2_SHFT                                                  2
52264 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT1_BMSK                                                0x2
52265 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT1_SHFT                                                  1
52266 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT0_BMSK                                                0x1
52267 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINEN0_LOW_PORT0_SHFT                                                  0
52268 
52269 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_ADDR(x)                                        ((x) + 0x648)
52270 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PHYS(x)                                        ((x) + 0x648)
52271 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_OFFS                                           (0x648)
52272 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_RMSK                                                 0x1f
52273 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_POR                                            0x00000000
52274 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_POR_RMSK                                       0xffffffff
52275 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_ATTR                                                        0x1
52276 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_IN(x)            \
52277                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_ADDR(x))
52278 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_INM(x, m)            \
52279                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_ADDR(x), m)
52280 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT4_BMSK                                           0x10
52281 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT4_SHFT                                              4
52282 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT3_BMSK                                            0x8
52283 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT3_SHFT                                              3
52284 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT2_BMSK                                            0x4
52285 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT2_SHFT                                              2
52286 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT1_BMSK                                            0x2
52287 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT1_SHFT                                              1
52288 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT0_BMSK                                            0x1
52289 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FAULTINSTATUS0_LOW_PORT0_SHFT                                              0
52290 
52291 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_ADDR(x)                                           ((x) + 0x680)
52292 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PHYS(x)                                           ((x) + 0x680)
52293 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_OFFS                                              (0x680)
52294 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_RMSK                                                0xfffff7
52295 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_POR                                               0x00000000
52296 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_POR_RMSK                                          0xffffffff
52297 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_ATTR                                                           0x2
52298 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_OUT(x, v)            \
52299                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_ADDR(x),v)
52300 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT23_BMSK                                         0x800000
52301 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT23_SHFT                                               23
52302 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT22_BMSK                                         0x400000
52303 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT22_SHFT                                               22
52304 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT21_BMSK                                         0x200000
52305 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT21_SHFT                                               21
52306 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT20_BMSK                                         0x100000
52307 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT20_SHFT                                               20
52308 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT19_BMSK                                          0x80000
52309 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT19_SHFT                                               19
52310 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT18_BMSK                                          0x40000
52311 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT18_SHFT                                               18
52312 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT17_BMSK                                          0x20000
52313 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT17_SHFT                                               17
52314 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT16_BMSK                                          0x10000
52315 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT16_SHFT                                               16
52316 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT15_BMSK                                           0x8000
52317 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT15_SHFT                                               15
52318 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT14_BMSK                                           0x4000
52319 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT14_SHFT                                               14
52320 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT13_BMSK                                           0x2000
52321 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT13_SHFT                                               13
52322 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT12_BMSK                                           0x1000
52323 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT12_SHFT                                               12
52324 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT11_BMSK                                            0x800
52325 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT11_SHFT                                               11
52326 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT10_BMSK                                            0x400
52327 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT10_SHFT                                               10
52328 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT9_BMSK                                             0x200
52329 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT9_SHFT                                                 9
52330 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT8_BMSK                                             0x100
52331 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT8_SHFT                                                 8
52332 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT7_BMSK                                              0x80
52333 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT7_SHFT                                                 7
52334 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT6_BMSK                                              0x40
52335 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT6_SHFT                                                 6
52336 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT5_BMSK                                              0x20
52337 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT5_SHFT                                                 5
52338 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT4_BMSK                                              0x10
52339 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT4_SHFT                                                 4
52340 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT2_BMSK                                               0x4
52341 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT2_SHFT                                                 2
52342 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT1_BMSK                                               0x2
52343 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT1_SHFT                                                 1
52344 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT0_BMSK                                               0x1
52345 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTCLR0_LOW_PORT0_SHFT                                                 0
52346 
52347 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_ADDR(x)                                           ((x) + 0x688)
52348 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PHYS(x)                                           ((x) + 0x688)
52349 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_OFFS                                              (0x688)
52350 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_RMSK                                                0xfffff7
52351 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_POR                                               0x00000000
52352 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_POR_RMSK                                          0xffffffff
52353 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_ATTR                                                           0x2
52354 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_OUT(x, v)            \
52355                 out_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_ADDR(x),v)
52356 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT23_BMSK                                         0x800000
52357 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT23_SHFT                                               23
52358 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT22_BMSK                                         0x400000
52359 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT22_SHFT                                               22
52360 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT21_BMSK                                         0x200000
52361 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT21_SHFT                                               21
52362 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT20_BMSK                                         0x100000
52363 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT20_SHFT                                               20
52364 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT19_BMSK                                          0x80000
52365 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT19_SHFT                                               19
52366 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT18_BMSK                                          0x40000
52367 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT18_SHFT                                               18
52368 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT17_BMSK                                          0x20000
52369 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT17_SHFT                                               17
52370 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT16_BMSK                                          0x10000
52371 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT16_SHFT                                               16
52372 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT15_BMSK                                           0x8000
52373 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT15_SHFT                                               15
52374 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT14_BMSK                                           0x4000
52375 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT14_SHFT                                               14
52376 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT13_BMSK                                           0x2000
52377 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT13_SHFT                                               13
52378 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT12_BMSK                                           0x1000
52379 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT12_SHFT                                               12
52380 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT11_BMSK                                            0x800
52381 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT11_SHFT                                               11
52382 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT10_BMSK                                            0x400
52383 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT10_SHFT                                               10
52384 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT9_BMSK                                             0x200
52385 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT9_SHFT                                                 9
52386 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT8_BMSK                                             0x100
52387 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT8_SHFT                                                 8
52388 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT7_BMSK                                              0x80
52389 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT7_SHFT                                                 7
52390 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT6_BMSK                                              0x40
52391 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT6_SHFT                                                 6
52392 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT5_BMSK                                              0x20
52393 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT5_SHFT                                                 5
52394 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT4_BMSK                                              0x10
52395 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT4_SHFT                                                 4
52396 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT2_BMSK                                               0x4
52397 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT2_SHFT                                                 2
52398 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT1_BMSK                                               0x2
52399 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT1_SHFT                                                 1
52400 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT0_BMSK                                               0x1
52401 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSET0_LOW_PORT0_SHFT                                                 0
52402 
52403 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_ADDR(x)                                        ((x) + 0x690)
52404 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PHYS(x)                                        ((x) + 0x690)
52405 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_OFFS                                           (0x690)
52406 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_RMSK                                             0xfffff7
52407 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_POR                                            0x00000001
52408 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_POR_RMSK                                       0xffffffff
52409 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_ATTR                                                        0x1
52410 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_IN(x)            \
52411                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_ADDR(x))
52412 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_INM(x, m)            \
52413                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_ADDR(x), m)
52414 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT23_BMSK                                      0x800000
52415 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT23_SHFT                                            23
52416 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT22_BMSK                                      0x400000
52417 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT22_SHFT                                            22
52418 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT21_BMSK                                      0x200000
52419 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT21_SHFT                                            21
52420 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT20_BMSK                                      0x100000
52421 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT20_SHFT                                            20
52422 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT19_BMSK                                       0x80000
52423 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT19_SHFT                                            19
52424 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT18_BMSK                                       0x40000
52425 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT18_SHFT                                            18
52426 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT17_BMSK                                       0x20000
52427 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT17_SHFT                                            17
52428 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT16_BMSK                                       0x10000
52429 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT16_SHFT                                            16
52430 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT15_BMSK                                        0x8000
52431 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT15_SHFT                                            15
52432 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT14_BMSK                                        0x4000
52433 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT14_SHFT                                            14
52434 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT13_BMSK                                        0x2000
52435 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT13_SHFT                                            13
52436 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT12_BMSK                                        0x1000
52437 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT12_SHFT                                            12
52438 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT11_BMSK                                         0x800
52439 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT11_SHFT                                            11
52440 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT10_BMSK                                         0x400
52441 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT10_SHFT                                            10
52442 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT9_BMSK                                          0x200
52443 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT9_SHFT                                              9
52444 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT8_BMSK                                          0x100
52445 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT8_SHFT                                              8
52446 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT7_BMSK                                           0x80
52447 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT7_SHFT                                              7
52448 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT6_BMSK                                           0x40
52449 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT6_SHFT                                              6
52450 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT5_BMSK                                           0x20
52451 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT5_SHFT                                              5
52452 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT4_BMSK                                           0x10
52453 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT4_SHFT                                              4
52454 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT2_BMSK                                            0x4
52455 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT2_SHFT                                              2
52456 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT1_BMSK                                            0x2
52457 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT1_SHFT                                              1
52458 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT0_BMSK                                            0x1
52459 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_FLAGOUTSTATUS0_LOW_PORT0_SHFT                                              0
52460 
52461 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_ADDR(x)                                              ((x) + 0x700)
52462 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PHYS(x)                                              ((x) + 0x700)
52463 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_OFFS                                                 (0x700)
52464 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_RMSK                                                    0xffff6
52465 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_POR                                                  0x00000000
52466 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_POR_RMSK                                             0xffffffff
52467 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_ATTR                                                              0x1
52468 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_IN(x)            \
52469                 in_dword(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_ADDR(x))
52470 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_INM(x, m)            \
52471                 in_dword_masked(HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_ADDR(x), m)
52472 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT19_BMSK                                             0x80000
52473 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT19_SHFT                                                  19
52474 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT18_BMSK                                             0x40000
52475 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT18_SHFT                                                  18
52476 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT17_BMSK                                             0x20000
52477 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT17_SHFT                                                  17
52478 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT16_BMSK                                             0x10000
52479 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT16_SHFT                                                  16
52480 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT15_BMSK                                              0x8000
52481 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT15_SHFT                                                  15
52482 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT14_BMSK                                              0x4000
52483 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT14_SHFT                                                  14
52484 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT13_BMSK                                              0x2000
52485 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT13_SHFT                                                  13
52486 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT12_BMSK                                              0x1000
52487 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT12_SHFT                                                  12
52488 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT11_BMSK                                               0x800
52489 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT11_SHFT                                                  11
52490 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT10_BMSK                                               0x400
52491 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT10_SHFT                                                  10
52492 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT9_BMSK                                                0x200
52493 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT9_SHFT                                                    9
52494 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT8_BMSK                                                0x100
52495 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT8_SHFT                                                    8
52496 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT7_BMSK                                                 0x80
52497 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT7_SHFT                                                    7
52498 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT6_BMSK                                                 0x40
52499 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT6_SHFT                                                    6
52500 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT5_BMSK                                                 0x20
52501 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT5_SHFT                                                    5
52502 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT4_BMSK                                                 0x10
52503 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT4_SHFT                                                    4
52504 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT2_BMSK                                                  0x4
52505 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT2_SHFT                                                    2
52506 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT1_BMSK                                                  0x2
52507 #define HWIO_UMAC_NOC_SIDEBANDMANAGER_CMN_SBM_SENSEIN0_LOW_PORT1_SHFT                                                    1
52508 
52509 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_ADDR(x)                                                         ((x) + 0x800)
52510 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_PHYS(x)                                                         ((x) + 0x800)
52511 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_OFFS                                                            (0x800)
52512 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_RMSK                                                              0xffffff
52513 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_POR                                                             0x00083dc8
52514 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_POR_RMSK                                                        0xffffffff
52515 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_ATTR                                                                         0x1
52516 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_IN(x)            \
52517                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_ADDR(x))
52518 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_INM(x, m)            \
52519                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_ADDR(x), m)
52520 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_UNITTYPEID_BMSK                                                   0xff0000
52521 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_UNITTYPEID_SHFT                                                         16
52522 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_UNITCONFID_BMSK                                                     0xffff
52523 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_LOW_UNITCONFID_SHFT                                                          0
52524 
52525 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_ADDR(x)                                                        ((x) + 0x804)
52526 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_PHYS(x)                                                        ((x) + 0x804)
52527 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_OFFS                                                           (0x804)
52528 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_RMSK                                                           0xffffffff
52529 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_POR                                                            0x1363f6e0
52530 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_POR_RMSK                                                       0xffffffff
52531 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_ATTR                                                                        0x1
52532 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_IN(x)            \
52533                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_ADDR(x))
52534 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_INM(x, m)            \
52535                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_ADDR(x), m)
52536 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_QNOCID_BMSK                                                    0xffffffff
52537 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SWID_HIGH_QNOCID_SHFT                                                             0
52538 
52539 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ADDR(x)                                                      ((x) + 0x808)
52540 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_PHYS(x)                                                      ((x) + 0x808)
52541 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_OFFS                                                         (0x808)
52542 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_RMSK                                                          0x1003f3f
52543 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_POR                                                          0x00000008
52544 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_POR_RMSK                                                     0xffffffff
52545 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ATTR                                                                      0x3
52546 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_IN(x)            \
52547                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ADDR(x))
52548 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_INM(x, m)            \
52549                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ADDR(x), m)
52550 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_OUT(x, v)            \
52551                 out_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ADDR(x),v)
52552 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_OUTM(x,m,v) \
52553                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_IN(x))
52554 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_QOSDISABLE_BMSK                                               0x1000000
52555 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_QOSDISABLE_SHFT                                                      24
52556 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_URGDELAY_BMSK                                                    0x3f00
52557 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_URGDELAY_SHFT                                                         8
52558 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_BMSK                                                  0x30
52559 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_SHFT                                                     4
52560 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_SLVURGMSGEN_BMSK                                                    0x8
52561 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_SLVURGMSGEN_SHFT                                                      3
52562 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_STOP_BMSK                                                           0x4
52563 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_STOP_SHFT                                                             2
52564 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_SHAPEREN_BMSK                                                       0x2
52565 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_SHAPEREN_SHFT                                                         1
52566 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_BWLIMITEN_BMSK                                                      0x1
52567 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINCTL_LOW_BWLIMITEN_SHFT                                                        0
52568 
52569 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_ADDR(x)                                                   ((x) + 0x810)
52570 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_PHYS(x)                                                   ((x) + 0x810)
52571 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_OFFS                                                      (0x810)
52572 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_RMSK                                                       0xfff003f
52573 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_POR                                                       0x00f00000
52574 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_POR_RMSK                                                  0xffffffff
52575 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_ATTR                                                                   0x1
52576 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_IN(x)            \
52577                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_ADDR(x))
52578 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_INM(x, m)            \
52579                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_ADDR(x), m)
52580 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_BMSK                                           0xfff0000
52581 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_SHFT                                                  16
52582 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_PENDING_BMSK                                                    0x3f
52583 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_MAINSTATUS_LOW_PENDING_SHFT                                                       0
52584 
52585 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ADDR(x)                                                      ((x) + 0x818)
52586 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_PHYS(x)                                                      ((x) + 0x818)
52587 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_OFFS                                                         (0x818)
52588 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_RMSK                                                          0x3ff0fff
52589 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_POR                                                          0x00800266
52590 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_POR_RMSK                                                     0xffffffff
52591 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ATTR                                                                      0x3
52592 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_IN(x)            \
52593                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ADDR(x))
52594 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_INM(x, m)            \
52595                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ADDR(x), m)
52596 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_OUT(x, v)            \
52597                 out_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ADDR(x),v)
52598 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_OUTM(x,m,v) \
52599                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_IN(x))
52600 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_SATURATION_BMSK                                               0x3ff0000
52601 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_SATURATION_SHFT                                                      16
52602 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_BANDWIDTH_BMSK                                                    0xfff
52603 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_LIMITBW_LOW_BANDWIDTH_SHFT                                                        0
52604 
52605 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ADDR(x)                                                      ((x) + 0x820)
52606 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_PHYS(x)                                                      ((x) + 0x820)
52607 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_OFFS                                                         (0x820)
52608 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_RMSK                                                         0x1f1f1f1f
52609 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_POR                                                          0x00000000
52610 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_POR_RMSK                                                     0xffffffff
52611 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ATTR                                                                      0x3
52612 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_IN(x)            \
52613                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ADDR(x))
52614 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_INM(x, m)            \
52615                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ADDR(x), m)
52616 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_OUT(x, v)            \
52617                 out_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ADDR(x),v)
52618 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_OUTM(x,m,v) \
52619                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_IN(x))
52620 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL3_BMSK                                                    0x1f000000
52621 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL3_SHFT                                                            24
52622 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL2_BMSK                                                      0x1f0000
52623 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL2_SHFT                                                            16
52624 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL1_BMSK                                                        0x1f00
52625 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL1_SHFT                                                             8
52626 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL0_BMSK                                                          0x1f
52627 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_SHAPING_LOW_LVL0_SHFT                                                             0
52628 
52629 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ADDR(x)                                                    ((x) + 0x840)
52630 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_PHYS(x)                                                    ((x) + 0x840)
52631 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_OFFS                                                       (0x840)
52632 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_RMSK                                                           0x3303
52633 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_POR                                                        0x00000000
52634 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_POR_RMSK                                                   0xffffffff
52635 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ATTR                                                                    0x3
52636 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_IN(x)            \
52637                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ADDR(x))
52638 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_INM(x, m)            \
52639                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ADDR(x), m)
52640 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_OUT(x, v)            \
52641                 out_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ADDR(x),v)
52642 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_OUTM(x,m,v) \
52643                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_IN(x))
52644 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_BMSK                                              0x3000
52645 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_SHFT                                                  12
52646 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_BMSK                                                0x300
52647 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_SHFT                                                    8
52648 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_WREN_BMSK                                                         0x2
52649 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_WREN_SHFT                                                           1
52650 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_RDEN_BMSK                                                         0x1
52651 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0CTL_LOW_RDEN_SHFT                                                           0
52652 
52653 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ADDR(x)                                                     ((x) + 0x848)
52654 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_PHYS(x)                                                     ((x) + 0x848)
52655 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_OFFS                                                        (0x848)
52656 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_RMSK                                                         0x3ff0fff
52657 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_POR                                                         0x00400133
52658 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_POR_RMSK                                                    0xffffffff
52659 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ATTR                                                                     0x3
52660 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_IN(x)            \
52661                 in_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ADDR(x))
52662 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_INM(x, m)            \
52663                 in_dword_masked(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ADDR(x), m)
52664 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_OUT(x, v)            \
52665                 out_dword(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ADDR(x),v)
52666 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_OUTM(x,m,v) \
52667                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_IN(x))
52668 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_SATURATION_BMSK                                              0x3ff0000
52669 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_SATURATION_SHFT                                                     16
52670 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_BANDWIDTH_BMSK                                                   0xfff
52671 #define HWIO_UMAC_NOC_QNS4M_PHY_QOSGEN_REGUL0BW_LOW_BANDWIDTH_SHFT                                                       0
52672 
52673 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_ADDR(x)                                                           ((x) + 0x880)
52674 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_PHYS(x)                                                           ((x) + 0x880)
52675 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_OFFS                                                              (0x880)
52676 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_RMSK                                                                0xffffff
52677 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_POR                                                               0x00087af0
52678 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_POR_RMSK                                                          0xffffffff
52679 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_ATTR                                                                           0x1
52680 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_IN(x)            \
52681                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_ADDR(x))
52682 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_INM(x, m)            \
52683                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_ADDR(x), m)
52684 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_UNITTYPEID_BMSK                                                     0xff0000
52685 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_UNITTYPEID_SHFT                                                           16
52686 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_UNITCONFID_BMSK                                                       0xffff
52687 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_LOW_UNITCONFID_SHFT                                                            0
52688 
52689 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_ADDR(x)                                                          ((x) + 0x884)
52690 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_PHYS(x)                                                          ((x) + 0x884)
52691 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_OFFS                                                             (0x884)
52692 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_RMSK                                                             0xffffffff
52693 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_POR                                                              0x1363f6e0
52694 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_POR_RMSK                                                         0xffffffff
52695 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_ATTR                                                                          0x1
52696 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_IN(x)            \
52697                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_ADDR(x))
52698 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_INM(x, m)            \
52699                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_ADDR(x), m)
52700 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_QNOCID_BMSK                                                      0xffffffff
52701 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SWID_HIGH_QNOCID_SHFT                                                               0
52702 
52703 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ADDR(x)                                                        ((x) + 0x888)
52704 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_PHYS(x)                                                        ((x) + 0x888)
52705 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_OFFS                                                           (0x888)
52706 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_RMSK                                                            0x1003f37
52707 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_POR                                                            0x00000000
52708 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_POR_RMSK                                                       0xffffffff
52709 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ATTR                                                                        0x3
52710 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_IN(x)            \
52711                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ADDR(x))
52712 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_INM(x, m)            \
52713                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ADDR(x), m)
52714 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_OUT(x, v)            \
52715                 out_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ADDR(x),v)
52716 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_OUTM(x,m,v) \
52717                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_IN(x))
52718 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_QOSDISABLE_BMSK                                                 0x1000000
52719 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_QOSDISABLE_SHFT                                                        24
52720 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_URGDELAY_BMSK                                                      0x3f00
52721 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_URGDELAY_SHFT                                                           8
52722 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_BMSK                                                    0x30
52723 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_SHFT                                                       4
52724 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_STOP_BMSK                                                             0x4
52725 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_STOP_SHFT                                                               2
52726 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_SHAPEREN_BMSK                                                         0x2
52727 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_SHAPEREN_SHFT                                                           1
52728 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_BWLIMITEN_BMSK                                                        0x1
52729 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINCTL_LOW_BWLIMITEN_SHFT                                                          0
52730 
52731 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_ADDR(x)                                                     ((x) + 0x890)
52732 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_PHYS(x)                                                     ((x) + 0x890)
52733 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_OFFS                                                        (0x890)
52734 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_RMSK                                                         0xfff003f
52735 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_POR                                                         0x00f00000
52736 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_POR_RMSK                                                    0xffffffff
52737 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_ATTR                                                                     0x1
52738 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_IN(x)            \
52739                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_ADDR(x))
52740 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_INM(x, m)            \
52741                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_ADDR(x), m)
52742 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_BMSK                                             0xfff0000
52743 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_SHFT                                                    16
52744 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_PENDING_BMSK                                                      0x3f
52745 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_MAINSTATUS_LOW_PENDING_SHFT                                                         0
52746 
52747 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ADDR(x)                                                        ((x) + 0x898)
52748 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_PHYS(x)                                                        ((x) + 0x898)
52749 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_OFFS                                                           (0x898)
52750 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_RMSK                                                            0x3ff0fff
52751 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_POR                                                            0x00c000cc
52752 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_POR_RMSK                                                       0xffffffff
52753 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ATTR                                                                        0x3
52754 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_IN(x)            \
52755                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ADDR(x))
52756 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_INM(x, m)            \
52757                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ADDR(x), m)
52758 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_OUT(x, v)            \
52759                 out_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ADDR(x),v)
52760 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_OUTM(x,m,v) \
52761                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_IN(x))
52762 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_SATURATION_BMSK                                                 0x3ff0000
52763 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_SATURATION_SHFT                                                        16
52764 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_BANDWIDTH_BMSK                                                      0xfff
52765 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_LIMITBW_LOW_BANDWIDTH_SHFT                                                          0
52766 
52767 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ADDR(x)                                                        ((x) + 0x8a0)
52768 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_PHYS(x)                                                        ((x) + 0x8a0)
52769 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_OFFS                                                           (0x8a0)
52770 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_RMSK                                                           0x3f3f3f3f
52771 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_POR                                                            0x00000000
52772 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_POR_RMSK                                                       0xffffffff
52773 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ATTR                                                                        0x3
52774 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_IN(x)            \
52775                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ADDR(x))
52776 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_INM(x, m)            \
52777                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ADDR(x), m)
52778 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_OUT(x, v)            \
52779                 out_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ADDR(x),v)
52780 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_OUTM(x,m,v) \
52781                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_IN(x))
52782 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL3_BMSK                                                      0x3f000000
52783 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL3_SHFT                                                              24
52784 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL2_BMSK                                                        0x3f0000
52785 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL2_SHFT                                                              16
52786 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL1_BMSK                                                          0x3f00
52787 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL1_SHFT                                                               8
52788 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL0_BMSK                                                            0x3f
52789 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_SHAPING_LOW_LVL0_SHFT                                                               0
52790 
52791 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ADDR(x)                                                      ((x) + 0x8c0)
52792 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_PHYS(x)                                                      ((x) + 0x8c0)
52793 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_OFFS                                                         (0x8c0)
52794 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_RMSK                                                             0x3303
52795 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_POR                                                          0x00000000
52796 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_POR_RMSK                                                     0xffffffff
52797 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ATTR                                                                      0x3
52798 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_IN(x)            \
52799                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ADDR(x))
52800 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_INM(x, m)            \
52801                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ADDR(x), m)
52802 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_OUT(x, v)            \
52803                 out_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ADDR(x),v)
52804 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_OUTM(x,m,v) \
52805                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_IN(x))
52806 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_BMSK                                                0x3000
52807 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_SHFT                                                    12
52808 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_BMSK                                                  0x300
52809 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_SHFT                                                      8
52810 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_WREN_BMSK                                                           0x2
52811 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_WREN_SHFT                                                             1
52812 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_RDEN_BMSK                                                           0x1
52813 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0CTL_LOW_RDEN_SHFT                                                             0
52814 
52815 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ADDR(x)                                                       ((x) + 0x8c8)
52816 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_PHYS(x)                                                       ((x) + 0x8c8)
52817 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_OFFS                                                          (0x8c8)
52818 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_RMSK                                                           0x3ff0fff
52819 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_POR                                                           0x00600066
52820 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_POR_RMSK                                                      0xffffffff
52821 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ATTR                                                                       0x3
52822 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_IN(x)            \
52823                 in_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ADDR(x))
52824 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_INM(x, m)            \
52825                 in_dword_masked(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ADDR(x), m)
52826 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_OUT(x, v)            \
52827                 out_dword(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ADDR(x),v)
52828 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_OUTM(x,m,v) \
52829                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_IN(x))
52830 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_SATURATION_BMSK                                                0x3ff0000
52831 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_SATURATION_SHFT                                                       16
52832 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_BANDWIDTH_BMSK                                                     0xfff
52833 #define HWIO_UMAC_NOC_XM_UMXI_QOSGEN_REGUL0BW_LOW_BANDWIDTH_SHFT                                                         0
52834 
52835 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_ADDR(x)                                                           ((x) + 0x900)
52836 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_PHYS(x)                                                           ((x) + 0x900)
52837 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_OFFS                                                              (0x900)
52838 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_RMSK                                                                0xffffff
52839 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_POR                                                               0x0008d806
52840 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_POR_RMSK                                                          0xffffffff
52841 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_ATTR                                                                           0x1
52842 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_IN(x)            \
52843                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_ADDR(x))
52844 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_INM(x, m)            \
52845                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_ADDR(x), m)
52846 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_UNITTYPEID_BMSK                                                     0xff0000
52847 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_UNITTYPEID_SHFT                                                           16
52848 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_UNITCONFID_BMSK                                                       0xffff
52849 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_LOW_UNITCONFID_SHFT                                                            0
52850 
52851 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_ADDR(x)                                                          ((x) + 0x904)
52852 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_PHYS(x)                                                          ((x) + 0x904)
52853 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_OFFS                                                             (0x904)
52854 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_RMSK                                                             0xffffffff
52855 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_POR                                                              0x1363f6e0
52856 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_POR_RMSK                                                         0xffffffff
52857 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_ATTR                                                                          0x1
52858 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_IN(x)            \
52859                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_ADDR(x))
52860 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_INM(x, m)            \
52861                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_ADDR(x), m)
52862 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_QNOCID_BMSK                                                      0xffffffff
52863 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SWID_HIGH_QNOCID_SHFT                                                               0
52864 
52865 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ADDR(x)                                                        ((x) + 0x908)
52866 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_PHYS(x)                                                        ((x) + 0x908)
52867 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_OFFS                                                           (0x908)
52868 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_RMSK                                                            0x1003f37
52869 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_POR                                                            0x00000000
52870 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_POR_RMSK                                                       0xffffffff
52871 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ATTR                                                                        0x3
52872 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_IN(x)            \
52873                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ADDR(x))
52874 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_INM(x, m)            \
52875                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ADDR(x), m)
52876 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_OUT(x, v)            \
52877                 out_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ADDR(x),v)
52878 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_OUTM(x,m,v) \
52879                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_IN(x))
52880 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_QOSDISABLE_BMSK                                                 0x1000000
52881 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_QOSDISABLE_SHFT                                                        24
52882 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_URGDELAY_BMSK                                                      0x3f00
52883 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_URGDELAY_SHFT                                                           8
52884 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_BMSK                                                    0x30
52885 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_SHFT                                                       4
52886 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_STOP_BMSK                                                             0x4
52887 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_STOP_SHFT                                                               2
52888 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_SHAPEREN_BMSK                                                         0x2
52889 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_SHAPEREN_SHFT                                                           1
52890 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_BWLIMITEN_BMSK                                                        0x1
52891 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINCTL_LOW_BWLIMITEN_SHFT                                                          0
52892 
52893 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_ADDR(x)                                                     ((x) + 0x910)
52894 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_PHYS(x)                                                     ((x) + 0x910)
52895 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_OFFS                                                        (0x910)
52896 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_RMSK                                                         0xfff001f
52897 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_POR                                                         0x00f00000
52898 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_POR_RMSK                                                    0xffffffff
52899 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_ATTR                                                                     0x1
52900 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_IN(x)            \
52901                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_ADDR(x))
52902 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_INM(x, m)            \
52903                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_ADDR(x), m)
52904 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_BMSK                                             0xfff0000
52905 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_SHFT                                                    16
52906 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_PENDING_BMSK                                                      0x1f
52907 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_MAINSTATUS_LOW_PENDING_SHFT                                                         0
52908 
52909 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ADDR(x)                                                        ((x) + 0x918)
52910 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_PHYS(x)                                                        ((x) + 0x918)
52911 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_OFFS                                                           (0x918)
52912 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_RMSK                                                            0x3ff0fff
52913 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_POR                                                            0x00c00266
52914 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_POR_RMSK                                                       0xffffffff
52915 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ATTR                                                                        0x3
52916 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_IN(x)            \
52917                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ADDR(x))
52918 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_INM(x, m)            \
52919                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ADDR(x), m)
52920 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_OUT(x, v)            \
52921                 out_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ADDR(x),v)
52922 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_OUTM(x,m,v) \
52923                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_IN(x))
52924 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_SATURATION_BMSK                                                 0x3ff0000
52925 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_SATURATION_SHFT                                                        16
52926 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_BANDWIDTH_BMSK                                                      0xfff
52927 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_LIMITBW_LOW_BANDWIDTH_SHFT                                                          0
52928 
52929 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ADDR(x)                                                        ((x) + 0x920)
52930 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_PHYS(x)                                                        ((x) + 0x920)
52931 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_OFFS                                                           (0x920)
52932 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_RMSK                                                            0xf0f0f0f
52933 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_POR                                                            0x00000000
52934 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_POR_RMSK                                                       0xffffffff
52935 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ATTR                                                                        0x3
52936 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_IN(x)            \
52937                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ADDR(x))
52938 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_INM(x, m)            \
52939                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ADDR(x), m)
52940 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_OUT(x, v)            \
52941                 out_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ADDR(x),v)
52942 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_OUTM(x,m,v) \
52943                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_IN(x))
52944 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL3_BMSK                                                       0xf000000
52945 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL3_SHFT                                                              24
52946 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL2_BMSK                                                         0xf0000
52947 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL2_SHFT                                                              16
52948 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL1_BMSK                                                           0xf00
52949 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL1_SHFT                                                               8
52950 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL0_BMSK                                                             0xf
52951 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_SHAPING_LOW_LVL0_SHFT                                                               0
52952 
52953 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ADDR(x)                                                      ((x) + 0x940)
52954 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_PHYS(x)                                                      ((x) + 0x940)
52955 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_OFFS                                                         (0x940)
52956 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_RMSK                                                             0x3303
52957 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_POR                                                          0x00000000
52958 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_POR_RMSK                                                     0xffffffff
52959 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ATTR                                                                      0x3
52960 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_IN(x)            \
52961                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ADDR(x))
52962 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_INM(x, m)            \
52963                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ADDR(x), m)
52964 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_OUT(x, v)            \
52965                 out_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ADDR(x),v)
52966 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_OUTM(x,m,v) \
52967                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_IN(x))
52968 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_BMSK                                                0x3000
52969 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_SHFT                                                    12
52970 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_BMSK                                                  0x300
52971 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_SHFT                                                      8
52972 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_WREN_BMSK                                                           0x2
52973 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_WREN_SHFT                                                             1
52974 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_RDEN_BMSK                                                           0x1
52975 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0CTL_LOW_RDEN_SHFT                                                             0
52976 
52977 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ADDR(x)                                                       ((x) + 0x948)
52978 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_PHYS(x)                                                       ((x) + 0x948)
52979 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_OFFS                                                          (0x948)
52980 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_RMSK                                                           0x3ff0fff
52981 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_POR                                                           0x00600133
52982 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_POR_RMSK                                                      0xffffffff
52983 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ATTR                                                                       0x3
52984 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_IN(x)            \
52985                 in_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ADDR(x))
52986 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_INM(x, m)            \
52987                 in_dword_masked(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ADDR(x), m)
52988 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_OUT(x, v)            \
52989                 out_dword(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ADDR(x),v)
52990 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_OUTM(x,m,v) \
52991                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_IN(x))
52992 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_SATURATION_BMSK                                                0x3ff0000
52993 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_SATURATION_SHFT                                                       16
52994 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_BANDWIDTH_BMSK                                                     0xfff
52995 #define HWIO_UMAC_NOC_XM_DMAC_QOSGEN_REGUL0BW_LOW_BANDWIDTH_SHFT                                                         0
52996 
52997 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_ADDR(x)                                                          ((x) + 0x980)
52998 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_PHYS(x)                                                          ((x) + 0x980)
52999 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_OFFS                                                             (0x980)
53000 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_RMSK                                                               0xffffff
53001 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_POR                                                              0x0008d806
53002 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_POR_RMSK                                                         0xffffffff
53003 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_ATTR                                                                          0x1
53004 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_IN(x)            \
53005                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_ADDR(x))
53006 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_INM(x, m)            \
53007                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_ADDR(x), m)
53008 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_UNITTYPEID_BMSK                                                    0xff0000
53009 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_UNITTYPEID_SHFT                                                          16
53010 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_UNITCONFID_BMSK                                                      0xffff
53011 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_LOW_UNITCONFID_SHFT                                                           0
53012 
53013 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_ADDR(x)                                                         ((x) + 0x984)
53014 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_PHYS(x)                                                         ((x) + 0x984)
53015 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_OFFS                                                            (0x984)
53016 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_RMSK                                                            0xffffffff
53017 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_POR                                                             0x1363f6e0
53018 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_POR_RMSK                                                        0xffffffff
53019 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_ATTR                                                                         0x1
53020 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_IN(x)            \
53021                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_ADDR(x))
53022 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_INM(x, m)            \
53023                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_ADDR(x), m)
53024 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_QNOCID_BMSK                                                     0xffffffff
53025 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SWID_HIGH_QNOCID_SHFT                                                              0
53026 
53027 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ADDR(x)                                                       ((x) + 0x988)
53028 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_PHYS(x)                                                       ((x) + 0x988)
53029 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_OFFS                                                          (0x988)
53030 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_RMSK                                                           0x1003f37
53031 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_POR                                                           0x00000000
53032 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_POR_RMSK                                                      0xffffffff
53033 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ATTR                                                                       0x3
53034 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_IN(x)            \
53035                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ADDR(x))
53036 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_INM(x, m)            \
53037                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ADDR(x), m)
53038 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_OUT(x, v)            \
53039                 out_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ADDR(x),v)
53040 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_OUTM(x,m,v) \
53041                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_IN(x))
53042 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_QOSDISABLE_BMSK                                                0x1000000
53043 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_QOSDISABLE_SHFT                                                       24
53044 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_URGDELAY_BMSK                                                     0x3f00
53045 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_URGDELAY_SHFT                                                          8
53046 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_BMSK                                                   0x30
53047 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_DFLTPRIORITY_SHFT                                                      4
53048 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_STOP_BMSK                                                            0x4
53049 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_STOP_SHFT                                                              2
53050 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_SHAPEREN_BMSK                                                        0x2
53051 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_SHAPEREN_SHFT                                                          1
53052 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_BWLIMITEN_BMSK                                                       0x1
53053 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINCTL_LOW_BWLIMITEN_SHFT                                                         0
53054 
53055 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_ADDR(x)                                                    ((x) + 0x990)
53056 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_PHYS(x)                                                    ((x) + 0x990)
53057 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_OFFS                                                       (0x990)
53058 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_RMSK                                                        0xfff001f
53059 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_POR                                                        0x00f00000
53060 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_POR_RMSK                                                   0xffffffff
53061 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_ATTR                                                                    0x1
53062 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_IN(x)            \
53063                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_ADDR(x))
53064 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_INM(x, m)            \
53065                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_ADDR(x), m)
53066 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_BMSK                                            0xfff0000
53067 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_NOMINALFREQ_SHFT                                                   16
53068 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_PENDING_BMSK                                                     0x1f
53069 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_MAINSTATUS_LOW_PENDING_SHFT                                                        0
53070 
53071 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ADDR(x)                                                       ((x) + 0x998)
53072 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_PHYS(x)                                                       ((x) + 0x998)
53073 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_OFFS                                                          (0x998)
53074 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_RMSK                                                           0x3ff0fff
53075 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_POR                                                           0x00c00266
53076 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_POR_RMSK                                                      0xffffffff
53077 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ATTR                                                                       0x3
53078 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_IN(x)            \
53079                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ADDR(x))
53080 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_INM(x, m)            \
53081                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ADDR(x), m)
53082 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_OUT(x, v)            \
53083                 out_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ADDR(x),v)
53084 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_OUTM(x,m,v) \
53085                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_IN(x))
53086 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_SATURATION_BMSK                                                0x3ff0000
53087 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_SATURATION_SHFT                                                       16
53088 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_BANDWIDTH_BMSK                                                     0xfff
53089 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_LIMITBW_LOW_BANDWIDTH_SHFT                                                         0
53090 
53091 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ADDR(x)                                                       ((x) + 0x9a0)
53092 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_PHYS(x)                                                       ((x) + 0x9a0)
53093 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_OFFS                                                          (0x9a0)
53094 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_RMSK                                                           0xf0f0f0f
53095 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_POR                                                           0x00000000
53096 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_POR_RMSK                                                      0xffffffff
53097 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ATTR                                                                       0x3
53098 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_IN(x)            \
53099                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ADDR(x))
53100 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_INM(x, m)            \
53101                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ADDR(x), m)
53102 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_OUT(x, v)            \
53103                 out_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ADDR(x),v)
53104 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_OUTM(x,m,v) \
53105                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_IN(x))
53106 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL3_BMSK                                                      0xf000000
53107 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL3_SHFT                                                             24
53108 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL2_BMSK                                                        0xf0000
53109 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL2_SHFT                                                             16
53110 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL1_BMSK                                                          0xf00
53111 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL1_SHFT                                                              8
53112 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL0_BMSK                                                            0xf
53113 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_SHAPING_LOW_LVL0_SHFT                                                              0
53114 
53115 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ADDR(x)                                                     ((x) + 0x9c0)
53116 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_PHYS(x)                                                     ((x) + 0x9c0)
53117 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_OFFS                                                        (0x9c0)
53118 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_RMSK                                                            0x3303
53119 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_POR                                                         0x00000000
53120 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_POR_RMSK                                                    0xffffffff
53121 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ATTR                                                                     0x3
53122 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_IN(x)            \
53123                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ADDR(x))
53124 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_INM(x, m)            \
53125                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ADDR(x), m)
53126 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_OUT(x, v)            \
53127                 out_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ADDR(x),v)
53128 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_OUTM(x,m,v) \
53129                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_IN(x))
53130 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_BMSK                                               0x3000
53131 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_HIGHPRIORITY_SHFT                                                   12
53132 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_BMSK                                                 0x300
53133 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_LOWPRIORITY_SHFT                                                     8
53134 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_WREN_BMSK                                                          0x2
53135 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_WREN_SHFT                                                            1
53136 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_RDEN_BMSK                                                          0x1
53137 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0CTL_LOW_RDEN_SHFT                                                            0
53138 
53139 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ADDR(x)                                                      ((x) + 0x9c8)
53140 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_PHYS(x)                                                      ((x) + 0x9c8)
53141 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_OFFS                                                         (0x9c8)
53142 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_RMSK                                                          0x3ff0fff
53143 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_POR                                                          0x00600133
53144 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_POR_RMSK                                                     0xffffffff
53145 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ATTR                                                                      0x3
53146 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_IN(x)            \
53147                 in_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ADDR(x))
53148 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_INM(x, m)            \
53149                 in_dword_masked(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ADDR(x), m)
53150 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_OUT(x, v)            \
53151                 out_dword(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ADDR(x),v)
53152 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_OUTM(x,m,v) \
53153                 out_dword_masked_ns(HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_IN(x))
53154 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_SATURATION_BMSK                                               0x3ff0000
53155 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_SATURATION_SHFT                                                      16
53156 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_BANDWIDTH_BMSK                                                    0xfff
53157 #define HWIO_UMAC_NOC_XM_PMAC0_QOSGEN_REGUL0BW_LOW_BANDWIDTH_SHFT                                                        0
53158 
53159 #define HWIO_UMAC_NOC_STP_SWID_LOW_ADDR(x)                                                                      ((x) + 0xe00)
53160 #define HWIO_UMAC_NOC_STP_SWID_LOW_PHYS(x)                                                                      ((x) + 0xe00)
53161 #define HWIO_UMAC_NOC_STP_SWID_LOW_OFFS                                                                         (0xe00)
53162 #define HWIO_UMAC_NOC_STP_SWID_LOW_RMSK                                                                           0xffffff
53163 #define HWIO_UMAC_NOC_STP_SWID_LOW_POR                                                                          0x000ce93b
53164 #define HWIO_UMAC_NOC_STP_SWID_LOW_POR_RMSK                                                                     0xffffffff
53165 #define HWIO_UMAC_NOC_STP_SWID_LOW_ATTR                                                                                      0x1
53166 #define HWIO_UMAC_NOC_STP_SWID_LOW_IN(x)            \
53167                 in_dword(HWIO_UMAC_NOC_STP_SWID_LOW_ADDR(x))
53168 #define HWIO_UMAC_NOC_STP_SWID_LOW_INM(x, m)            \
53169                 in_dword_masked(HWIO_UMAC_NOC_STP_SWID_LOW_ADDR(x), m)
53170 #define HWIO_UMAC_NOC_STP_SWID_LOW_UNITTYPEID_BMSK                                                                0xff0000
53171 #define HWIO_UMAC_NOC_STP_SWID_LOW_UNITTYPEID_SHFT                                                                      16
53172 #define HWIO_UMAC_NOC_STP_SWID_LOW_UNITCONFID_BMSK                                                                  0xffff
53173 #define HWIO_UMAC_NOC_STP_SWID_LOW_UNITCONFID_SHFT                                                                       0
53174 
53175 #define HWIO_UMAC_NOC_STP_SWID_HIGH_ADDR(x)                                                                     ((x) + 0xe04)
53176 #define HWIO_UMAC_NOC_STP_SWID_HIGH_PHYS(x)                                                                     ((x) + 0xe04)
53177 #define HWIO_UMAC_NOC_STP_SWID_HIGH_OFFS                                                                        (0xe04)
53178 #define HWIO_UMAC_NOC_STP_SWID_HIGH_RMSK                                                                        0xffffffff
53179 #define HWIO_UMAC_NOC_STP_SWID_HIGH_POR                                                                         0x1363f6e0
53180 #define HWIO_UMAC_NOC_STP_SWID_HIGH_POR_RMSK                                                                    0xffffffff
53181 #define HWIO_UMAC_NOC_STP_SWID_HIGH_ATTR                                                                                     0x1
53182 #define HWIO_UMAC_NOC_STP_SWID_HIGH_IN(x)            \
53183                 in_dword(HWIO_UMAC_NOC_STP_SWID_HIGH_ADDR(x))
53184 #define HWIO_UMAC_NOC_STP_SWID_HIGH_INM(x, m)            \
53185                 in_dword_masked(HWIO_UMAC_NOC_STP_SWID_HIGH_ADDR(x), m)
53186 #define HWIO_UMAC_NOC_STP_SWID_HIGH_QNOCID_BMSK                                                                 0xffffffff
53187 #define HWIO_UMAC_NOC_STP_SWID_HIGH_QNOCID_SHFT                                                                          0
53188 
53189 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_ADDR(x)                                                                     ((x) + 0xe08)
53190 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_PHYS(x)                                                                     ((x) + 0xe08)
53191 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_OFFS                                                                        (0xe08)
53192 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_RMSK                                                                               0x1
53193 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_POR                                                                         0x00000000
53194 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_POR_RMSK                                                                    0xffffffff
53195 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_ATTR                                                                                     0x3
53196 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_IN(x)            \
53197                 in_dword(HWIO_UMAC_NOC_STP_ATBEN_LOW_ADDR(x))
53198 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_INM(x, m)            \
53199                 in_dword_masked(HWIO_UMAC_NOC_STP_ATBEN_LOW_ADDR(x), m)
53200 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_OUT(x, v)            \
53201                 out_dword(HWIO_UMAC_NOC_STP_ATBEN_LOW_ADDR(x),v)
53202 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_OUTM(x,m,v) \
53203                 out_dword_masked_ns(HWIO_UMAC_NOC_STP_ATBEN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_STP_ATBEN_LOW_IN(x))
53204 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_ATBEN_BMSK                                                                         0x1
53205 #define HWIO_UMAC_NOC_STP_ATBEN_LOW_ATBEN_SHFT                                                                           0
53206 
53207 #define HWIO_UMAC_NOC_STP_ATBID_LOW_ADDR(x)                                                                     ((x) + 0xe10)
53208 #define HWIO_UMAC_NOC_STP_ATBID_LOW_PHYS(x)                                                                     ((x) + 0xe10)
53209 #define HWIO_UMAC_NOC_STP_ATBID_LOW_OFFS                                                                        (0xe10)
53210 #define HWIO_UMAC_NOC_STP_ATBID_LOW_RMSK                                                                              0x7f
53211 #define HWIO_UMAC_NOC_STP_ATBID_LOW_POR                                                                         0x00000000
53212 #define HWIO_UMAC_NOC_STP_ATBID_LOW_POR_RMSK                                                                    0xffffffff
53213 #define HWIO_UMAC_NOC_STP_ATBID_LOW_ATTR                                                                                     0x3
53214 #define HWIO_UMAC_NOC_STP_ATBID_LOW_IN(x)            \
53215                 in_dword(HWIO_UMAC_NOC_STP_ATBID_LOW_ADDR(x))
53216 #define HWIO_UMAC_NOC_STP_ATBID_LOW_INM(x, m)            \
53217                 in_dword_masked(HWIO_UMAC_NOC_STP_ATBID_LOW_ADDR(x), m)
53218 #define HWIO_UMAC_NOC_STP_ATBID_LOW_OUT(x, v)            \
53219                 out_dword(HWIO_UMAC_NOC_STP_ATBID_LOW_ADDR(x),v)
53220 #define HWIO_UMAC_NOC_STP_ATBID_LOW_OUTM(x,m,v) \
53221                 out_dword_masked_ns(HWIO_UMAC_NOC_STP_ATBID_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_STP_ATBID_LOW_IN(x))
53222 #define HWIO_UMAC_NOC_STP_ATBID_LOW_ATBID_BMSK                                                                        0x7f
53223 #define HWIO_UMAC_NOC_STP_ATBID_LOW_ATBID_SHFT                                                                           0
53224 
53225 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ADDR(x)                                                             ((x) + 0xe18)
53226 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_PHYS(x)                                                             ((x) + 0xe18)
53227 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_OFFS                                                                (0xe18)
53228 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_RMSK                                                                     0x3ff
53229 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_POR                                                                 0x00000000
53230 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_POR_RMSK                                                            0xffffffff
53231 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ATTR                                                                             0x3
53232 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_IN(x)            \
53233                 in_dword(HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ADDR(x))
53234 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_INM(x, m)            \
53235                 in_dword_masked(HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ADDR(x), m)
53236 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_OUT(x, v)            \
53237                 out_dword(HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ADDR(x),v)
53238 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_OUTM(x,m,v) \
53239                 out_dword_masked_ns(HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_IN(x))
53240 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_SYNCOUTPERIOD_BMSK                                                       0x3ff
53241 #define HWIO_UMAC_NOC_STP_SYNCOUTPERIOD_LOW_SYNCOUTPERIOD_SHFT                                                           0
53242 
53243 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_ADDR(x)                                                     ((x) + 0x1000)
53244 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_PHYS(x)                                                     ((x) + 0x1000)
53245 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_OFFS                                                        (0x1000)
53246 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_RMSK                                                          0xffffff
53247 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_POR                                                         0x0012d6a9
53248 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_POR_RMSK                                                    0xffffffff
53249 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_ATTR                                                                     0x1
53250 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_IN(x)            \
53251                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_ADDR(x))
53252 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_INM(x, m)            \
53253                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_ADDR(x), m)
53254 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_UNITTYPEID_BMSK                                               0xff0000
53255 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_UNITTYPEID_SHFT                                                     16
53256 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_UNITCONFID_BMSK                                                 0xffff
53257 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_LOW_UNITCONFID_SHFT                                                      0
53258 
53259 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_ADDR(x)                                                    ((x) + 0x1004)
53260 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_PHYS(x)                                                    ((x) + 0x1004)
53261 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_OFFS                                                       (0x1004)
53262 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_RMSK                                                       0xffffffff
53263 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_POR                                                        0x1363f6e0
53264 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_POR_RMSK                                                   0xffffffff
53265 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_ATTR                                                                    0x1
53266 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_IN(x)            \
53267                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_ADDR(x))
53268 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_INM(x, m)            \
53269                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_ADDR(x), m)
53270 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_QNOCID_BMSK                                                0xffffffff
53271 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_SWID_HIGH_QNOCID_SHFT                                                         0
53272 
53273 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ADDR(x)                                                  ((x) + 0x1008)
53274 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_PHYS(x)                                                  ((x) + 0x1008)
53275 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_OFFS                                                     (0x1008)
53276 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_RMSK                                                           0x2f
53277 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_POR                                                      0x00000000
53278 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_POR_RMSK                                                 0xffffffff
53279 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ATTR                                                                  0x3
53280 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_IN(x)            \
53281                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ADDR(x))
53282 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_INM(x, m)            \
53283                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ADDR(x), m)
53284 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_OUT(x, v)            \
53285                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ADDR(x),v)
53286 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_OUTM(x,m,v) \
53287                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_IN(x))
53288 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                          0x20
53289 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                             5
53290 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_BMSK                                                 0x8
53291 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_SHFT                                                   3
53292 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ALARMEN_BMSK                                                    0x4
53293 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_ALARMEN_SHFT                                                      2
53294 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_DUMPEN_BMSK                                                     0x2
53295 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_DUMPEN_SHFT                                                       1
53296 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_GLBEN_BMSK                                                      0x1
53297 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_MAINCTL_LOW_GLBEN_SHFT                                                        0
53298 
53299 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ADDR(x)                                                 ((x) + 0x1010)
53300 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_PHYS(x)                                                 ((x) + 0x1010)
53301 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_OFFS                                                    (0x1010)
53302 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_RMSK                                                    0x80000003
53303 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_POR                                                     0x00000000
53304 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_POR_RMSK                                                0xffffffff
53305 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ATTR                                                                 0x3
53306 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_IN(x)            \
53307                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ADDR(x))
53308 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_INM(x, m)            \
53309                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ADDR(x), m)
53310 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_OUT(x, v)            \
53311                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ADDR(x),v)
53312 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_OUTM(x,m,v) \
53313                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_IN(x))
53314 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_PLA_BMSK                                                0x80000000
53315 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_PLA_SHFT                                                        31
53316 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_FILTER_BMSK                                                    0x3
53317 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_EN_LOW_FILTER_SHFT                                                      0
53318 
53319 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_ADDR(x)                                             ((x) + 0x1018)
53320 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_PHYS(x)                                             ((x) + 0x1018)
53321 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_OFFS                                                (0x1018)
53322 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_RMSK                                                0x80000003
53323 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_POR                                                 0x00000000
53324 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_POR_RMSK                                            0xffffffff
53325 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_ATTR                                                             0x1
53326 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_IN(x)            \
53327                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_ADDR(x))
53328 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_INM(x, m)            \
53329                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_ADDR(x), m)
53330 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_PLA_BMSK                                            0x80000000
53331 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_PLA_SHFT                                                    31
53332 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_FILTER_BMSK                                                0x3
53333 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_STATUS_LOW_FILTER_SHFT                                                  0
53334 
53335 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_ADDR(x)                                                ((x) + 0x1020)
53336 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_PHYS(x)                                                ((x) + 0x1020)
53337 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_OFFS                                                   (0x1020)
53338 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_RMSK                                                   0x80000003
53339 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_POR                                                    0x00000000
53340 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_POR_RMSK                                               0xffffffff
53341 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_ATTR                                                                0x2
53342 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_OUT(x, v)            \
53343                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_ADDR(x),v)
53344 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_PLA_BMSK                                               0x80000000
53345 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_PLA_SHFT                                                       31
53346 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_FILTER_BMSK                                                   0x3
53347 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ALARM_CLR_LOW_FILTER_SHFT                                                     0
53348 
53349 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ADDR(x)                                                   ((x) + 0x1028)
53350 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_PHYS(x)                                                   ((x) + 0x1028)
53351 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_OFFS                                                      (0x1028)
53352 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_RMSK                                                      0x80000003
53353 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_POR                                                       0x00000000
53354 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_POR_RMSK                                                  0xffffffff
53355 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ATTR                                                                   0x3
53356 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_IN(x)            \
53357                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ADDR(x))
53358 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_INM(x, m)            \
53359                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ADDR(x), m)
53360 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_OUT(x, v)            \
53361                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ADDR(x),v)
53362 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_OUTM(x,m,v) \
53363                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_IN(x))
53364 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_PLA_BMSK                                                  0x80000000
53365 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_PLA_SHFT                                                          31
53366 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_FILTER_BMSK                                                      0x3
53367 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_ANDINV_LOW_FILTER_SHFT                                                        0
53368 
53369 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ADDR(x)                                                  ((x) + 0x1030)
53370 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_PHYS(x)                                                  ((x) + 0x1030)
53371 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_OFFS                                                     (0x1030)
53372 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_RMSK                                                            0x3
53373 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_POR                                                      0x00000000
53374 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_POR_RMSK                                                 0xffffffff
53375 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ATTR                                                                  0x3
53376 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_IN(x)            \
53377                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ADDR(x))
53378 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_INM(x, m)            \
53379                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ADDR(x), m)
53380 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_OUT(x, v)            \
53381                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ADDR(x),v)
53382 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_OUTM(x,m,v) \
53383                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_IN(x))
53384 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_PORTSEL_BMSK                                                    0x3
53385 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_PORTSEL_LOW_PORTSEL_SHFT                                                      0
53386 
53387 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1100)
53388 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1100)
53389 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OFFS                                         (0x1100)
53390 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_RMSK                                               0x3f
53391 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR                                          0x00000000
53392 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
53393 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ATTR                                                      0x3
53394 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x)            \
53395                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x))
53396 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_INM(x, m)            \
53397                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x), m)
53398 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUT(x, v)            \
53399                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),v)
53400 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUTM(x,m,v) \
53401                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x))
53402 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_BMSK                           0x3f
53403 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_SHFT                              0
53404 
53405 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1108)
53406 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1108)
53407 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OFFS                                         (0x1108)
53408 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_RMSK                                               0x3f
53409 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR                                          0x00000000
53410 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
53411 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ATTR                                                      0x3
53412 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x)            \
53413                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x))
53414 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_INM(x, m)            \
53415                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x), m)
53416 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUT(x, v)            \
53417                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),v)
53418 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUTM(x,m,v) \
53419                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x))
53420 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_BMSK                           0x3f
53421 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_SHFT                              0
53422 
53423 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1120)
53424 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1120)
53425 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OFFS                                          (0x1120)
53426 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_RMSK                                          0xffffffc0
53427 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR                                           0x00000000
53428 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
53429 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ATTR                                                       0x3
53430 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x)            \
53431                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x))
53432 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_INM(x, m)            \
53433                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x), m)
53434 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUT(x, v)            \
53435                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),v)
53436 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUTM(x,m,v) \
53437                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x))
53438 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
53439 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
53440 
53441 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1124)
53442 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1124)
53443 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OFFS                                         (0x1124)
53444 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_RMSK                                                0xf
53445 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR                                          0x00000000
53446 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
53447 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ATTR                                                      0x3
53448 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x)            \
53449                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x))
53450 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_INM(x, m)            \
53451                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x), m)
53452 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUT(x, v)            \
53453                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),v)
53454 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUTM(x,m,v) \
53455                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x))
53456 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
53457 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
53458 
53459 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1128)
53460 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1128)
53461 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OFFS                                          (0x1128)
53462 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_RMSK                                          0xffffffc0
53463 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR                                           0x00000000
53464 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
53465 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ATTR                                                       0x3
53466 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x)            \
53467                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x))
53468 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_INM(x, m)            \
53469                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x), m)
53470 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUT(x, v)            \
53471                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),v)
53472 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUTM(x,m,v) \
53473                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x))
53474 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
53475 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
53476 
53477 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x112c)
53478 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x112c)
53479 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OFFS                                         (0x112c)
53480 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_RMSK                                                0xf
53481 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR                                          0x00000000
53482 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
53483 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ATTR                                                      0x3
53484 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x)            \
53485                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x))
53486 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_INM(x, m)            \
53487                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x), m)
53488 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUT(x, v)            \
53489                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),v)
53490 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUTM(x,m,v) \
53491                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x))
53492 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
53493 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
53494 
53495 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1138)
53496 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1138)
53497 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_OFFS                                            (0x1138)
53498 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_RMSK                                                  0x1f
53499 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_POR                                             0x00000000
53500 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_POR_RMSK                                        0xffffffff
53501 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ATTR                                                         0x3
53502 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x)            \
53503                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x))
53504 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_INM(x, m)            \
53505                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x), m)
53506 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_OUT(x, v)            \
53507                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),v)
53508 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_OUTM(x,m,v) \
53509                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x))
53510 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_BMSK                                           0x10
53511 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_SHFT                                              4
53512 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_BMSK                                              0x8
53513 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_SHFT                                                3
53514 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_BMSK                                            0x4
53515 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_SHFT                                              2
53516 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_BMSK                                              0x2
53517 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_SHFT                                                1
53518 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_BMSK                                              0x1
53519 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_SHFT                                                0
53520 
53521 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x)                                         ((x) + 0x1140)
53522 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_PHYS(x)                                         ((x) + 0x1140)
53523 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_OFFS                                            (0x1140)
53524 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_RMSK                                                   0xf
53525 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_POR                                             0x00000000
53526 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_POR_RMSK                                        0xffffffff
53527 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ATTR                                                         0x3
53528 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x)            \
53529                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x))
53530 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_INM(x, m)            \
53531                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x), m)
53532 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_OUT(x, v)            \
53533                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),v)
53534 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_OUTM(x,m,v) \
53535                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x))
53536 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_BMSK                                            0x8
53537 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_SHFT                                              3
53538 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_BMSK                                            0x4
53539 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_SHFT                                              2
53540 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_BMSK                                             0x2
53541 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_SHFT                                               1
53542 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_BMSK                                          0x1
53543 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_SHFT                                            0
53544 
53545 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1178)
53546 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1178)
53547 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OFFS                                        (0x1178)
53548 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_RMSK                                            0xffff
53549 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR                                         0x00000000
53550 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
53551 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ATTR                                                     0x3
53552 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x)            \
53553                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x))
53554 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_INM(x, m)            \
53555                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x), m)
53556 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUT(x, v)            \
53557                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),v)
53558 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUTM(x,m,v) \
53559                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x))
53560 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_BMSK                       0xffff
53561 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_SHFT                            0
53562 
53563 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1180)
53564 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1180)
53565 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OFFS                                        (0x1180)
53566 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_RMSK                                            0xffff
53567 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR                                         0x00000000
53568 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
53569 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ATTR                                                     0x3
53570 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x)            \
53571                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x))
53572 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_INM(x, m)            \
53573                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x), m)
53574 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUT(x, v)            \
53575                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),v)
53576 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUTM(x,m,v) \
53577                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x))
53578 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_BMSK                       0xffff
53579 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_SHFT                            0
53580 
53581 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1200)
53582 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1200)
53583 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OFFS                                         (0x1200)
53584 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_RMSK                                               0x3f
53585 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR                                          0x00000000
53586 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
53587 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ATTR                                                      0x3
53588 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x)            \
53589                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x))
53590 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_INM(x, m)            \
53591                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x), m)
53592 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUT(x, v)            \
53593                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),v)
53594 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUTM(x,m,v) \
53595                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x))
53596 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_BMSK                           0x3f
53597 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_SHFT                              0
53598 
53599 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1208)
53600 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1208)
53601 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OFFS                                         (0x1208)
53602 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_RMSK                                               0x3f
53603 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR                                          0x00000000
53604 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
53605 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ATTR                                                      0x3
53606 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x)            \
53607                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x))
53608 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_INM(x, m)            \
53609                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x), m)
53610 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUT(x, v)            \
53611                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),v)
53612 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUTM(x,m,v) \
53613                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x))
53614 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_BMSK                           0x3f
53615 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_SHFT                              0
53616 
53617 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1220)
53618 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1220)
53619 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OFFS                                          (0x1220)
53620 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_RMSK                                          0xffffffc0
53621 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR                                           0x00000000
53622 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
53623 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ATTR                                                       0x3
53624 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x)            \
53625                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x))
53626 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_INM(x, m)            \
53627                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x), m)
53628 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUT(x, v)            \
53629                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),v)
53630 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUTM(x,m,v) \
53631                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x))
53632 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
53633 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
53634 
53635 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1224)
53636 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1224)
53637 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OFFS                                         (0x1224)
53638 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_RMSK                                                0xf
53639 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR                                          0x00000000
53640 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
53641 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ATTR                                                      0x3
53642 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x)            \
53643                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x))
53644 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_INM(x, m)            \
53645                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x), m)
53646 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUT(x, v)            \
53647                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),v)
53648 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUTM(x,m,v) \
53649                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x))
53650 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
53651 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
53652 
53653 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1228)
53654 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1228)
53655 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OFFS                                          (0x1228)
53656 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_RMSK                                          0xffffffc0
53657 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR                                           0x00000000
53658 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
53659 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ATTR                                                       0x3
53660 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x)            \
53661                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x))
53662 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_INM(x, m)            \
53663                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x), m)
53664 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUT(x, v)            \
53665                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),v)
53666 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUTM(x,m,v) \
53667                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x))
53668 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
53669 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
53670 
53671 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x122c)
53672 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x122c)
53673 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OFFS                                         (0x122c)
53674 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_RMSK                                                0xf
53675 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR                                          0x00000000
53676 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
53677 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ATTR                                                      0x3
53678 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x)            \
53679                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x))
53680 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_INM(x, m)            \
53681                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x), m)
53682 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUT(x, v)            \
53683                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),v)
53684 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUTM(x,m,v) \
53685                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x))
53686 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
53687 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
53688 
53689 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1238)
53690 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1238)
53691 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_OFFS                                            (0x1238)
53692 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_RMSK                                                  0x1f
53693 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_POR                                             0x00000000
53694 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_POR_RMSK                                        0xffffffff
53695 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ATTR                                                         0x3
53696 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x)            \
53697                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x))
53698 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_INM(x, m)            \
53699                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x), m)
53700 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_OUT(x, v)            \
53701                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),v)
53702 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_OUTM(x,m,v) \
53703                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x))
53704 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_BMSK                                           0x10
53705 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_SHFT                                              4
53706 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_BMSK                                              0x8
53707 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_SHFT                                                3
53708 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_BMSK                                            0x4
53709 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_SHFT                                              2
53710 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_BMSK                                              0x2
53711 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_SHFT                                                1
53712 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_BMSK                                              0x1
53713 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_SHFT                                                0
53714 
53715 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x)                                         ((x) + 0x1240)
53716 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_PHYS(x)                                         ((x) + 0x1240)
53717 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_OFFS                                            (0x1240)
53718 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_RMSK                                                   0xf
53719 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_POR                                             0x00000000
53720 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_POR_RMSK                                        0xffffffff
53721 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ATTR                                                         0x3
53722 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x)            \
53723                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x))
53724 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_INM(x, m)            \
53725                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x), m)
53726 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_OUT(x, v)            \
53727                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),v)
53728 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_OUTM(x,m,v) \
53729                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x))
53730 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_BMSK                                            0x8
53731 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_SHFT                                              3
53732 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_BMSK                                            0x4
53733 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_SHFT                                              2
53734 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_BMSK                                             0x2
53735 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_SHFT                                               1
53736 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_BMSK                                          0x1
53737 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_SHFT                                            0
53738 
53739 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1278)
53740 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1278)
53741 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OFFS                                        (0x1278)
53742 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_RMSK                                            0xffff
53743 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR                                         0x00000000
53744 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
53745 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ATTR                                                     0x3
53746 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x)            \
53747                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x))
53748 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_INM(x, m)            \
53749                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x), m)
53750 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUT(x, v)            \
53751                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),v)
53752 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUTM(x,m,v) \
53753                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x))
53754 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_BMSK                       0xffff
53755 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_SHFT                            0
53756 
53757 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1280)
53758 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1280)
53759 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OFFS                                        (0x1280)
53760 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_RMSK                                            0xffff
53761 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR                                         0x00000000
53762 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
53763 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ATTR                                                     0x3
53764 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x)            \
53765                 in_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x))
53766 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_INM(x, m)            \
53767                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x), m)
53768 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUT(x, v)            \
53769                 out_dword(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),v)
53770 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUTM(x,m,v) \
53771                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x))
53772 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_BMSK                       0xffff
53773 #define HWIO_UMAC_NOC_TRACEPROBE0_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_SHFT                            0
53774 
53775 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_ADDR(x)                                                     ((x) + 0x1400)
53776 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_PHYS(x)                                                     ((x) + 0x1400)
53777 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_OFFS                                                        (0x1400)
53778 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_RMSK                                                          0xffffff
53779 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_POR                                                         0x00129b93
53780 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_POR_RMSK                                                    0xffffffff
53781 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_ATTR                                                                     0x1
53782 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_IN(x)            \
53783                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_ADDR(x))
53784 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_INM(x, m)            \
53785                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_ADDR(x), m)
53786 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_UNITTYPEID_BMSK                                               0xff0000
53787 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_UNITTYPEID_SHFT                                                     16
53788 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_UNITCONFID_BMSK                                                 0xffff
53789 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_LOW_UNITCONFID_SHFT                                                      0
53790 
53791 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_ADDR(x)                                                    ((x) + 0x1404)
53792 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_PHYS(x)                                                    ((x) + 0x1404)
53793 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_OFFS                                                       (0x1404)
53794 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_RMSK                                                       0xffffffff
53795 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_POR                                                        0x1363f6e0
53796 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_POR_RMSK                                                   0xffffffff
53797 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_ATTR                                                                    0x1
53798 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_IN(x)            \
53799                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_ADDR(x))
53800 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_INM(x, m)            \
53801                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_ADDR(x), m)
53802 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_QNOCID_BMSK                                                0xffffffff
53803 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_SWID_HIGH_QNOCID_SHFT                                                         0
53804 
53805 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ADDR(x)                                                  ((x) + 0x1408)
53806 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_PHYS(x)                                                  ((x) + 0x1408)
53807 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_OFFS                                                     (0x1408)
53808 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_RMSK                                                           0x2f
53809 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_POR                                                      0x00000000
53810 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_POR_RMSK                                                 0xffffffff
53811 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ATTR                                                                  0x3
53812 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_IN(x)            \
53813                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ADDR(x))
53814 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_INM(x, m)            \
53815                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ADDR(x), m)
53816 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_OUT(x, v)            \
53817                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ADDR(x),v)
53818 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_OUTM(x,m,v) \
53819                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_IN(x))
53820 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                          0x20
53821 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                             5
53822 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_BMSK                                                 0x8
53823 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_SHFT                                                   3
53824 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ALARMEN_BMSK                                                    0x4
53825 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_ALARMEN_SHFT                                                      2
53826 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_DUMPEN_BMSK                                                     0x2
53827 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_DUMPEN_SHFT                                                       1
53828 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_GLBEN_BMSK                                                      0x1
53829 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_MAINCTL_LOW_GLBEN_SHFT                                                        0
53830 
53831 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ADDR(x)                                                 ((x) + 0x1410)
53832 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_PHYS(x)                                                 ((x) + 0x1410)
53833 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_OFFS                                                    (0x1410)
53834 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_RMSK                                                    0x80000003
53835 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_POR                                                     0x00000000
53836 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_POR_RMSK                                                0xffffffff
53837 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ATTR                                                                 0x3
53838 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_IN(x)            \
53839                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ADDR(x))
53840 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_INM(x, m)            \
53841                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ADDR(x), m)
53842 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_OUT(x, v)            \
53843                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ADDR(x),v)
53844 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_OUTM(x,m,v) \
53845                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_IN(x))
53846 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_PLA_BMSK                                                0x80000000
53847 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_PLA_SHFT                                                        31
53848 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_FILTER_BMSK                                                    0x3
53849 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_EN_LOW_FILTER_SHFT                                                      0
53850 
53851 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_ADDR(x)                                             ((x) + 0x1418)
53852 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_PHYS(x)                                             ((x) + 0x1418)
53853 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_OFFS                                                (0x1418)
53854 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_RMSK                                                0x80000003
53855 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_POR                                                 0x00000000
53856 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_POR_RMSK                                            0xffffffff
53857 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_ATTR                                                             0x1
53858 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_IN(x)            \
53859                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_ADDR(x))
53860 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_INM(x, m)            \
53861                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_ADDR(x), m)
53862 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_PLA_BMSK                                            0x80000000
53863 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_PLA_SHFT                                                    31
53864 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_FILTER_BMSK                                                0x3
53865 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_STATUS_LOW_FILTER_SHFT                                                  0
53866 
53867 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_ADDR(x)                                                ((x) + 0x1420)
53868 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_PHYS(x)                                                ((x) + 0x1420)
53869 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_OFFS                                                   (0x1420)
53870 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_RMSK                                                   0x80000003
53871 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_POR                                                    0x00000000
53872 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_POR_RMSK                                               0xffffffff
53873 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_ATTR                                                                0x2
53874 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_OUT(x, v)            \
53875                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_ADDR(x),v)
53876 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_PLA_BMSK                                               0x80000000
53877 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_PLA_SHFT                                                       31
53878 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_FILTER_BMSK                                                   0x3
53879 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ALARM_CLR_LOW_FILTER_SHFT                                                     0
53880 
53881 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ADDR(x)                                                   ((x) + 0x1428)
53882 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_PHYS(x)                                                   ((x) + 0x1428)
53883 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_OFFS                                                      (0x1428)
53884 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_RMSK                                                      0x80000003
53885 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_POR                                                       0x00000000
53886 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_POR_RMSK                                                  0xffffffff
53887 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ATTR                                                                   0x3
53888 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_IN(x)            \
53889                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ADDR(x))
53890 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_INM(x, m)            \
53891                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ADDR(x), m)
53892 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_OUT(x, v)            \
53893                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ADDR(x),v)
53894 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_OUTM(x,m,v) \
53895                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_IN(x))
53896 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_PLA_BMSK                                                  0x80000000
53897 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_PLA_SHFT                                                          31
53898 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_FILTER_BMSK                                                      0x3
53899 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_ANDINV_LOW_FILTER_SHFT                                                        0
53900 
53901 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ADDR(x)                                                  ((x) + 0x1430)
53902 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_PHYS(x)                                                  ((x) + 0x1430)
53903 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_OFFS                                                     (0x1430)
53904 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_RMSK                                                            0x3
53905 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_POR                                                      0x00000000
53906 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_POR_RMSK                                                 0xffffffff
53907 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ATTR                                                                  0x3
53908 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_IN(x)            \
53909                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ADDR(x))
53910 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_INM(x, m)            \
53911                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ADDR(x), m)
53912 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_OUT(x, v)            \
53913                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ADDR(x),v)
53914 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_OUTM(x,m,v) \
53915                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_IN(x))
53916 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_PORTSEL_BMSK                                                    0x3
53917 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_PORTSEL_LOW_PORTSEL_SHFT                                                      0
53918 
53919 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1500)
53920 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1500)
53921 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OFFS                                         (0x1500)
53922 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_RMSK                                               0x3f
53923 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR                                          0x00000000
53924 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
53925 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ATTR                                                      0x3
53926 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x)            \
53927                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x))
53928 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_INM(x, m)            \
53929                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x), m)
53930 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUT(x, v)            \
53931                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),v)
53932 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUTM(x,m,v) \
53933                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x))
53934 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_BMSK                           0x3f
53935 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_SHFT                              0
53936 
53937 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1508)
53938 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1508)
53939 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OFFS                                         (0x1508)
53940 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_RMSK                                               0x3f
53941 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR                                          0x00000000
53942 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
53943 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ATTR                                                      0x3
53944 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x)            \
53945                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x))
53946 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_INM(x, m)            \
53947                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x), m)
53948 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUT(x, v)            \
53949                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),v)
53950 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUTM(x,m,v) \
53951                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x))
53952 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_BMSK                           0x3f
53953 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_SHFT                              0
53954 
53955 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1520)
53956 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1520)
53957 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OFFS                                          (0x1520)
53958 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_RMSK                                          0xffffffc0
53959 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR                                           0x00000000
53960 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
53961 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ATTR                                                       0x3
53962 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x)            \
53963                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x))
53964 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_INM(x, m)            \
53965                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x), m)
53966 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUT(x, v)            \
53967                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),v)
53968 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUTM(x,m,v) \
53969                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x))
53970 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
53971 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
53972 
53973 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1524)
53974 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1524)
53975 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OFFS                                         (0x1524)
53976 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_RMSK                                                0xf
53977 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR                                          0x00000000
53978 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
53979 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ATTR                                                      0x3
53980 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x)            \
53981                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x))
53982 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_INM(x, m)            \
53983                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x), m)
53984 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUT(x, v)            \
53985                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),v)
53986 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUTM(x,m,v) \
53987                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x))
53988 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
53989 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
53990 
53991 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1528)
53992 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1528)
53993 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OFFS                                          (0x1528)
53994 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_RMSK                                          0xffffffc0
53995 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR                                           0x00000000
53996 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
53997 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ATTR                                                       0x3
53998 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x)            \
53999                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x))
54000 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_INM(x, m)            \
54001                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x), m)
54002 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUT(x, v)            \
54003                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),v)
54004 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUTM(x,m,v) \
54005                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x))
54006 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
54007 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
54008 
54009 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x152c)
54010 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x152c)
54011 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OFFS                                         (0x152c)
54012 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_RMSK                                                0xf
54013 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR                                          0x00000000
54014 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
54015 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ATTR                                                      0x3
54016 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x)            \
54017                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x))
54018 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_INM(x, m)            \
54019                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x), m)
54020 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUT(x, v)            \
54021                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),v)
54022 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUTM(x,m,v) \
54023                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x))
54024 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
54025 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
54026 
54027 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1538)
54028 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1538)
54029 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_OFFS                                            (0x1538)
54030 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_RMSK                                                  0x1f
54031 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_POR                                             0x00000000
54032 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_POR_RMSK                                        0xffffffff
54033 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ATTR                                                         0x3
54034 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x)            \
54035                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x))
54036 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_INM(x, m)            \
54037                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x), m)
54038 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_OUT(x, v)            \
54039                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),v)
54040 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_OUTM(x,m,v) \
54041                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x))
54042 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_BMSK                                           0x10
54043 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_SHFT                                              4
54044 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_BMSK                                              0x8
54045 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_SHFT                                                3
54046 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_BMSK                                            0x4
54047 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_SHFT                                              2
54048 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_BMSK                                              0x2
54049 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_SHFT                                                1
54050 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_BMSK                                              0x1
54051 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_SHFT                                                0
54052 
54053 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x)                                         ((x) + 0x1540)
54054 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_PHYS(x)                                         ((x) + 0x1540)
54055 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_OFFS                                            (0x1540)
54056 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_RMSK                                                   0xf
54057 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_POR                                             0x00000000
54058 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_POR_RMSK                                        0xffffffff
54059 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ATTR                                                         0x3
54060 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x)            \
54061                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x))
54062 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_INM(x, m)            \
54063                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x), m)
54064 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_OUT(x, v)            \
54065                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),v)
54066 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_OUTM(x,m,v) \
54067                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x))
54068 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_BMSK                                            0x8
54069 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_SHFT                                              3
54070 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_BMSK                                            0x4
54071 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_SHFT                                              2
54072 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_BMSK                                             0x2
54073 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_SHFT                                               1
54074 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_BMSK                                          0x1
54075 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_SHFT                                            0
54076 
54077 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1578)
54078 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1578)
54079 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OFFS                                        (0x1578)
54080 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_RMSK                                            0xffff
54081 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR                                         0x00000000
54082 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
54083 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ATTR                                                     0x3
54084 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x)            \
54085                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x))
54086 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_INM(x, m)            \
54087                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x), m)
54088 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUT(x, v)            \
54089                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),v)
54090 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUTM(x,m,v) \
54091                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x))
54092 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_BMSK                       0xffff
54093 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_SHFT                            0
54094 
54095 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1580)
54096 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1580)
54097 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OFFS                                        (0x1580)
54098 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_RMSK                                            0xffff
54099 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR                                         0x00000000
54100 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
54101 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ATTR                                                     0x3
54102 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x)            \
54103                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x))
54104 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_INM(x, m)            \
54105                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x), m)
54106 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUT(x, v)            \
54107                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),v)
54108 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUTM(x,m,v) \
54109                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x))
54110 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_BMSK                       0xffff
54111 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_SHFT                            0
54112 
54113 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1600)
54114 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1600)
54115 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OFFS                                         (0x1600)
54116 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_RMSK                                               0x3f
54117 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR                                          0x00000000
54118 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
54119 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ATTR                                                      0x3
54120 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x)            \
54121                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x))
54122 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_INM(x, m)            \
54123                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x), m)
54124 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUT(x, v)            \
54125                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),v)
54126 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUTM(x,m,v) \
54127                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x))
54128 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_BMSK                           0x3f
54129 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_SHFT                              0
54130 
54131 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1608)
54132 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1608)
54133 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OFFS                                         (0x1608)
54134 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_RMSK                                               0x3f
54135 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR                                          0x00000000
54136 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
54137 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ATTR                                                      0x3
54138 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x)            \
54139                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x))
54140 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_INM(x, m)            \
54141                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x), m)
54142 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUT(x, v)            \
54143                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),v)
54144 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUTM(x,m,v) \
54145                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x))
54146 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_BMSK                           0x3f
54147 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_SHFT                              0
54148 
54149 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1620)
54150 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1620)
54151 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OFFS                                          (0x1620)
54152 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_RMSK                                          0xffffffc0
54153 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR                                           0x00000000
54154 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
54155 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ATTR                                                       0x3
54156 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x)            \
54157                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x))
54158 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_INM(x, m)            \
54159                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x), m)
54160 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUT(x, v)            \
54161                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),v)
54162 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUTM(x,m,v) \
54163                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x))
54164 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
54165 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
54166 
54167 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1624)
54168 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1624)
54169 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OFFS                                         (0x1624)
54170 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_RMSK                                                0xf
54171 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR                                          0x00000000
54172 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
54173 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ATTR                                                      0x3
54174 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x)            \
54175                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x))
54176 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_INM(x, m)            \
54177                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x), m)
54178 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUT(x, v)            \
54179                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),v)
54180 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUTM(x,m,v) \
54181                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x))
54182 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
54183 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
54184 
54185 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1628)
54186 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1628)
54187 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OFFS                                          (0x1628)
54188 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_RMSK                                          0xffffffc0
54189 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR                                           0x00000000
54190 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
54191 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ATTR                                                       0x3
54192 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x)            \
54193                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x))
54194 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_INM(x, m)            \
54195                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x), m)
54196 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUT(x, v)            \
54197                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),v)
54198 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUTM(x,m,v) \
54199                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x))
54200 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
54201 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
54202 
54203 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x162c)
54204 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x162c)
54205 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OFFS                                         (0x162c)
54206 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_RMSK                                                0xf
54207 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR                                          0x00000000
54208 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
54209 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ATTR                                                      0x3
54210 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x)            \
54211                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x))
54212 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_INM(x, m)            \
54213                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x), m)
54214 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUT(x, v)            \
54215                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),v)
54216 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUTM(x,m,v) \
54217                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x))
54218 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
54219 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
54220 
54221 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1638)
54222 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1638)
54223 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_OFFS                                            (0x1638)
54224 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_RMSK                                                  0x1f
54225 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_POR                                             0x00000000
54226 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_POR_RMSK                                        0xffffffff
54227 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ATTR                                                         0x3
54228 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x)            \
54229                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x))
54230 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_INM(x, m)            \
54231                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x), m)
54232 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_OUT(x, v)            \
54233                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),v)
54234 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_OUTM(x,m,v) \
54235                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x))
54236 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_BMSK                                           0x10
54237 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_SHFT                                              4
54238 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_BMSK                                              0x8
54239 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_SHFT                                                3
54240 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_BMSK                                            0x4
54241 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_SHFT                                              2
54242 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_BMSK                                              0x2
54243 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_SHFT                                                1
54244 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_BMSK                                              0x1
54245 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_SHFT                                                0
54246 
54247 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x)                                         ((x) + 0x1640)
54248 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_PHYS(x)                                         ((x) + 0x1640)
54249 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_OFFS                                            (0x1640)
54250 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_RMSK                                                   0xf
54251 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_POR                                             0x00000000
54252 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_POR_RMSK                                        0xffffffff
54253 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ATTR                                                         0x3
54254 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x)            \
54255                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x))
54256 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_INM(x, m)            \
54257                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x), m)
54258 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_OUT(x, v)            \
54259                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),v)
54260 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_OUTM(x,m,v) \
54261                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x))
54262 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_BMSK                                            0x8
54263 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_SHFT                                              3
54264 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_BMSK                                            0x4
54265 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_SHFT                                              2
54266 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_BMSK                                             0x2
54267 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_SHFT                                               1
54268 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_BMSK                                          0x1
54269 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_SHFT                                            0
54270 
54271 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1678)
54272 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1678)
54273 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OFFS                                        (0x1678)
54274 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_RMSK                                            0xffff
54275 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR                                         0x00000000
54276 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
54277 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ATTR                                                     0x3
54278 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x)            \
54279                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x))
54280 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_INM(x, m)            \
54281                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x), m)
54282 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUT(x, v)            \
54283                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),v)
54284 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUTM(x,m,v) \
54285                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x))
54286 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_BMSK                       0xffff
54287 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_SHFT                            0
54288 
54289 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1680)
54290 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1680)
54291 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OFFS                                        (0x1680)
54292 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_RMSK                                            0xffff
54293 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR                                         0x00000000
54294 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
54295 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ATTR                                                     0x3
54296 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x)            \
54297                 in_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x))
54298 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_INM(x, m)            \
54299                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x), m)
54300 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUT(x, v)            \
54301                 out_dword(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),v)
54302 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUTM(x,m,v) \
54303                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x))
54304 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_BMSK                       0xffff
54305 #define HWIO_UMAC_NOC_TRACEPROBE1_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_SHFT                            0
54306 
54307 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_ADDR(x)                                                     ((x) + 0x1800)
54308 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_PHYS(x)                                                     ((x) + 0x1800)
54309 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_OFFS                                                        (0x1800)
54310 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_RMSK                                                          0xffffff
54311 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_POR                                                         0x0012d6a9
54312 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_POR_RMSK                                                    0xffffffff
54313 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_ATTR                                                                     0x1
54314 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_IN(x)            \
54315                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_ADDR(x))
54316 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_INM(x, m)            \
54317                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_ADDR(x), m)
54318 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_UNITTYPEID_BMSK                                               0xff0000
54319 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_UNITTYPEID_SHFT                                                     16
54320 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_UNITCONFID_BMSK                                                 0xffff
54321 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_LOW_UNITCONFID_SHFT                                                      0
54322 
54323 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_ADDR(x)                                                    ((x) + 0x1804)
54324 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_PHYS(x)                                                    ((x) + 0x1804)
54325 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_OFFS                                                       (0x1804)
54326 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_RMSK                                                       0xffffffff
54327 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_POR                                                        0x1363f6e0
54328 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_POR_RMSK                                                   0xffffffff
54329 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_ATTR                                                                    0x1
54330 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_IN(x)            \
54331                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_ADDR(x))
54332 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_INM(x, m)            \
54333                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_ADDR(x), m)
54334 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_QNOCID_BMSK                                                0xffffffff
54335 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_SWID_HIGH_QNOCID_SHFT                                                         0
54336 
54337 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ADDR(x)                                                  ((x) + 0x1808)
54338 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_PHYS(x)                                                  ((x) + 0x1808)
54339 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_OFFS                                                     (0x1808)
54340 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_RMSK                                                           0x2f
54341 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_POR                                                      0x00000000
54342 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_POR_RMSK                                                 0xffffffff
54343 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ATTR                                                                  0x3
54344 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_IN(x)            \
54345                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ADDR(x))
54346 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_INM(x, m)            \
54347                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ADDR(x), m)
54348 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_OUT(x, v)            \
54349                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ADDR(x),v)
54350 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_OUTM(x,m,v) \
54351                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_IN(x))
54352 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                          0x20
54353 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                             5
54354 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_BMSK                                                 0x8
54355 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_SHFT                                                   3
54356 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ALARMEN_BMSK                                                    0x4
54357 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_ALARMEN_SHFT                                                      2
54358 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_DUMPEN_BMSK                                                     0x2
54359 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_DUMPEN_SHFT                                                       1
54360 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_GLBEN_BMSK                                                      0x1
54361 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_MAINCTL_LOW_GLBEN_SHFT                                                        0
54362 
54363 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ADDR(x)                                                 ((x) + 0x1810)
54364 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_PHYS(x)                                                 ((x) + 0x1810)
54365 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_OFFS                                                    (0x1810)
54366 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_RMSK                                                    0x80000003
54367 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_POR                                                     0x00000000
54368 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_POR_RMSK                                                0xffffffff
54369 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ATTR                                                                 0x3
54370 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_IN(x)            \
54371                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ADDR(x))
54372 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_INM(x, m)            \
54373                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ADDR(x), m)
54374 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_OUT(x, v)            \
54375                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ADDR(x),v)
54376 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_OUTM(x,m,v) \
54377                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_IN(x))
54378 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_PLA_BMSK                                                0x80000000
54379 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_PLA_SHFT                                                        31
54380 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_FILTER_BMSK                                                    0x3
54381 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_EN_LOW_FILTER_SHFT                                                      0
54382 
54383 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_ADDR(x)                                             ((x) + 0x1818)
54384 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_PHYS(x)                                             ((x) + 0x1818)
54385 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_OFFS                                                (0x1818)
54386 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_RMSK                                                0x80000003
54387 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_POR                                                 0x00000000
54388 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_POR_RMSK                                            0xffffffff
54389 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_ATTR                                                             0x1
54390 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_IN(x)            \
54391                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_ADDR(x))
54392 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_INM(x, m)            \
54393                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_ADDR(x), m)
54394 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_PLA_BMSK                                            0x80000000
54395 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_PLA_SHFT                                                    31
54396 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_FILTER_BMSK                                                0x3
54397 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_STATUS_LOW_FILTER_SHFT                                                  0
54398 
54399 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_ADDR(x)                                                ((x) + 0x1820)
54400 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_PHYS(x)                                                ((x) + 0x1820)
54401 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_OFFS                                                   (0x1820)
54402 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_RMSK                                                   0x80000003
54403 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_POR                                                    0x00000000
54404 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_POR_RMSK                                               0xffffffff
54405 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_ATTR                                                                0x2
54406 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_OUT(x, v)            \
54407                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_ADDR(x),v)
54408 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_PLA_BMSK                                               0x80000000
54409 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_PLA_SHFT                                                       31
54410 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_FILTER_BMSK                                                   0x3
54411 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ALARM_CLR_LOW_FILTER_SHFT                                                     0
54412 
54413 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ADDR(x)                                                   ((x) + 0x1828)
54414 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_PHYS(x)                                                   ((x) + 0x1828)
54415 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_OFFS                                                      (0x1828)
54416 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_RMSK                                                      0x80000003
54417 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_POR                                                       0x00000000
54418 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_POR_RMSK                                                  0xffffffff
54419 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ATTR                                                                   0x3
54420 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_IN(x)            \
54421                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ADDR(x))
54422 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_INM(x, m)            \
54423                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ADDR(x), m)
54424 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_OUT(x, v)            \
54425                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ADDR(x),v)
54426 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_OUTM(x,m,v) \
54427                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_IN(x))
54428 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_PLA_BMSK                                                  0x80000000
54429 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_PLA_SHFT                                                          31
54430 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_FILTER_BMSK                                                      0x3
54431 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_ANDINV_LOW_FILTER_SHFT                                                        0
54432 
54433 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ADDR(x)                                                  ((x) + 0x1830)
54434 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_PHYS(x)                                                  ((x) + 0x1830)
54435 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_OFFS                                                     (0x1830)
54436 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_RMSK                                                            0x3
54437 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_POR                                                      0x00000000
54438 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_POR_RMSK                                                 0xffffffff
54439 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ATTR                                                                  0x3
54440 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_IN(x)            \
54441                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ADDR(x))
54442 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_INM(x, m)            \
54443                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ADDR(x), m)
54444 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_OUT(x, v)            \
54445                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ADDR(x),v)
54446 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_OUTM(x,m,v) \
54447                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_IN(x))
54448 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_PORTSEL_BMSK                                                    0x3
54449 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_PORTSEL_LOW_PORTSEL_SHFT                                                      0
54450 
54451 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1900)
54452 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1900)
54453 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OFFS                                         (0x1900)
54454 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_RMSK                                               0x3f
54455 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR                                          0x00000000
54456 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
54457 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ATTR                                                      0x3
54458 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x)            \
54459                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x))
54460 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_INM(x, m)            \
54461                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x), m)
54462 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUT(x, v)            \
54463                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),v)
54464 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUTM(x,m,v) \
54465                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x))
54466 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_BMSK                           0x3f
54467 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_SHFT                              0
54468 
54469 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1908)
54470 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1908)
54471 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OFFS                                         (0x1908)
54472 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_RMSK                                               0x3f
54473 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR                                          0x00000000
54474 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
54475 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ATTR                                                      0x3
54476 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x)            \
54477                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x))
54478 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_INM(x, m)            \
54479                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x), m)
54480 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUT(x, v)            \
54481                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),v)
54482 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUTM(x,m,v) \
54483                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x))
54484 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_BMSK                           0x3f
54485 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_SHFT                              0
54486 
54487 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1920)
54488 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1920)
54489 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OFFS                                          (0x1920)
54490 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_RMSK                                          0xffffffc0
54491 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR                                           0x00000000
54492 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
54493 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ATTR                                                       0x3
54494 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x)            \
54495                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x))
54496 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_INM(x, m)            \
54497                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x), m)
54498 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUT(x, v)            \
54499                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),v)
54500 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUTM(x,m,v) \
54501                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x))
54502 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
54503 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
54504 
54505 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1924)
54506 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1924)
54507 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OFFS                                         (0x1924)
54508 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_RMSK                                                0xf
54509 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR                                          0x00000000
54510 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
54511 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ATTR                                                      0x3
54512 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x)            \
54513                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x))
54514 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_INM(x, m)            \
54515                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x), m)
54516 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUT(x, v)            \
54517                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),v)
54518 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUTM(x,m,v) \
54519                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x))
54520 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
54521 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
54522 
54523 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1928)
54524 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1928)
54525 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OFFS                                          (0x1928)
54526 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_RMSK                                          0xffffffc0
54527 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR                                           0x00000000
54528 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
54529 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ATTR                                                       0x3
54530 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x)            \
54531                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x))
54532 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_INM(x, m)            \
54533                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x), m)
54534 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUT(x, v)            \
54535                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),v)
54536 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUTM(x,m,v) \
54537                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x))
54538 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
54539 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
54540 
54541 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x192c)
54542 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x192c)
54543 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OFFS                                         (0x192c)
54544 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_RMSK                                                0xf
54545 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR                                          0x00000000
54546 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
54547 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ATTR                                                      0x3
54548 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x)            \
54549                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x))
54550 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_INM(x, m)            \
54551                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x), m)
54552 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUT(x, v)            \
54553                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),v)
54554 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUTM(x,m,v) \
54555                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x))
54556 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
54557 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
54558 
54559 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1938)
54560 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1938)
54561 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_OFFS                                            (0x1938)
54562 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_RMSK                                                  0x1f
54563 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_POR                                             0x00000000
54564 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_POR_RMSK                                        0xffffffff
54565 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ATTR                                                         0x3
54566 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x)            \
54567                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x))
54568 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_INM(x, m)            \
54569                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x), m)
54570 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_OUT(x, v)            \
54571                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),v)
54572 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_OUTM(x,m,v) \
54573                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x))
54574 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_BMSK                                           0x10
54575 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_SHFT                                              4
54576 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_BMSK                                              0x8
54577 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_SHFT                                                3
54578 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_BMSK                                            0x4
54579 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_SHFT                                              2
54580 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_BMSK                                              0x2
54581 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_SHFT                                                1
54582 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_BMSK                                              0x1
54583 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_SHFT                                                0
54584 
54585 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x)                                         ((x) + 0x1940)
54586 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_PHYS(x)                                         ((x) + 0x1940)
54587 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_OFFS                                            (0x1940)
54588 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_RMSK                                                   0xf
54589 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_POR                                             0x00000000
54590 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_POR_RMSK                                        0xffffffff
54591 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ATTR                                                         0x3
54592 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x)            \
54593                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x))
54594 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_INM(x, m)            \
54595                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x), m)
54596 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_OUT(x, v)            \
54597                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),v)
54598 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_OUTM(x,m,v) \
54599                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x))
54600 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_BMSK                                            0x8
54601 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_SHFT                                              3
54602 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_BMSK                                            0x4
54603 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_SHFT                                              2
54604 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_BMSK                                             0x2
54605 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_SHFT                                               1
54606 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_BMSK                                          0x1
54607 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_SHFT                                            0
54608 
54609 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1978)
54610 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1978)
54611 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OFFS                                        (0x1978)
54612 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_RMSK                                            0xffff
54613 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR                                         0x00000000
54614 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
54615 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ATTR                                                     0x3
54616 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x)            \
54617                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x))
54618 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_INM(x, m)            \
54619                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x), m)
54620 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUT(x, v)            \
54621                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),v)
54622 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUTM(x,m,v) \
54623                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x))
54624 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_BMSK                       0xffff
54625 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_SHFT                            0
54626 
54627 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1980)
54628 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1980)
54629 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OFFS                                        (0x1980)
54630 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_RMSK                                            0xffff
54631 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR                                         0x00000000
54632 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
54633 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ATTR                                                     0x3
54634 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x)            \
54635                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x))
54636 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_INM(x, m)            \
54637                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x), m)
54638 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUT(x, v)            \
54639                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),v)
54640 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUTM(x,m,v) \
54641                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x))
54642 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_BMSK                       0xffff
54643 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_SHFT                            0
54644 
54645 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1a00)
54646 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1a00)
54647 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OFFS                                         (0x1a00)
54648 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_RMSK                                               0x3f
54649 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR                                          0x00000000
54650 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
54651 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ATTR                                                      0x3
54652 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x)            \
54653                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x))
54654 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_INM(x, m)            \
54655                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x), m)
54656 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUT(x, v)            \
54657                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),v)
54658 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUTM(x,m,v) \
54659                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x))
54660 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_BMSK                           0x3f
54661 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_SHFT                              0
54662 
54663 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1a08)
54664 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1a08)
54665 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OFFS                                         (0x1a08)
54666 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_RMSK                                               0x3f
54667 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR                                          0x00000000
54668 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
54669 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ATTR                                                      0x3
54670 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x)            \
54671                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x))
54672 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_INM(x, m)            \
54673                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x), m)
54674 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUT(x, v)            \
54675                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),v)
54676 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUTM(x,m,v) \
54677                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x))
54678 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_BMSK                           0x3f
54679 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_SHFT                              0
54680 
54681 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1a20)
54682 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1a20)
54683 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OFFS                                          (0x1a20)
54684 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_RMSK                                          0xffffffc0
54685 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR                                           0x00000000
54686 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
54687 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ATTR                                                       0x3
54688 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x)            \
54689                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x))
54690 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_INM(x, m)            \
54691                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x), m)
54692 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUT(x, v)            \
54693                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),v)
54694 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUTM(x,m,v) \
54695                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x))
54696 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
54697 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
54698 
54699 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1a24)
54700 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1a24)
54701 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OFFS                                         (0x1a24)
54702 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_RMSK                                                0xf
54703 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR                                          0x00000000
54704 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
54705 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ATTR                                                      0x3
54706 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x)            \
54707                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x))
54708 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_INM(x, m)            \
54709                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x), m)
54710 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUT(x, v)            \
54711                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),v)
54712 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUTM(x,m,v) \
54713                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x))
54714 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
54715 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
54716 
54717 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1a28)
54718 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1a28)
54719 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OFFS                                          (0x1a28)
54720 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_RMSK                                          0xffffffc0
54721 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR                                           0x00000000
54722 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
54723 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ATTR                                                       0x3
54724 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x)            \
54725                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x))
54726 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_INM(x, m)            \
54727                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x), m)
54728 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUT(x, v)            \
54729                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),v)
54730 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUTM(x,m,v) \
54731                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x))
54732 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
54733 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
54734 
54735 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x1a2c)
54736 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x1a2c)
54737 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OFFS                                         (0x1a2c)
54738 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_RMSK                                                0xf
54739 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR                                          0x00000000
54740 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
54741 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ATTR                                                      0x3
54742 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x)            \
54743                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x))
54744 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_INM(x, m)            \
54745                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x), m)
54746 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUT(x, v)            \
54747                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),v)
54748 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUTM(x,m,v) \
54749                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x))
54750 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
54751 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
54752 
54753 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1a38)
54754 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1a38)
54755 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_OFFS                                            (0x1a38)
54756 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_RMSK                                                  0x1f
54757 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_POR                                             0x00000000
54758 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_POR_RMSK                                        0xffffffff
54759 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ATTR                                                         0x3
54760 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x)            \
54761                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x))
54762 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_INM(x, m)            \
54763                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x), m)
54764 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_OUT(x, v)            \
54765                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),v)
54766 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_OUTM(x,m,v) \
54767                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x))
54768 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_BMSK                                           0x10
54769 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_SHFT                                              4
54770 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_BMSK                                              0x8
54771 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_SHFT                                                3
54772 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_BMSK                                            0x4
54773 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_SHFT                                              2
54774 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_BMSK                                              0x2
54775 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_SHFT                                                1
54776 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_BMSK                                              0x1
54777 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_SHFT                                                0
54778 
54779 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x)                                         ((x) + 0x1a40)
54780 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_PHYS(x)                                         ((x) + 0x1a40)
54781 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_OFFS                                            (0x1a40)
54782 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_RMSK                                                   0xf
54783 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_POR                                             0x00000000
54784 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_POR_RMSK                                        0xffffffff
54785 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ATTR                                                         0x3
54786 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x)            \
54787                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x))
54788 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_INM(x, m)            \
54789                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x), m)
54790 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_OUT(x, v)            \
54791                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),v)
54792 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_OUTM(x,m,v) \
54793                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x))
54794 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_BMSK                                            0x8
54795 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_SHFT                                              3
54796 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_BMSK                                            0x4
54797 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_SHFT                                              2
54798 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_BMSK                                             0x2
54799 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_SHFT                                               1
54800 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_BMSK                                          0x1
54801 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_SHFT                                            0
54802 
54803 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1a78)
54804 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1a78)
54805 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OFFS                                        (0x1a78)
54806 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_RMSK                                            0xffff
54807 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR                                         0x00000000
54808 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
54809 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ATTR                                                     0x3
54810 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x)            \
54811                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x))
54812 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_INM(x, m)            \
54813                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x), m)
54814 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUT(x, v)            \
54815                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),v)
54816 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUTM(x,m,v) \
54817                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x))
54818 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_BMSK                       0xffff
54819 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_SHFT                            0
54820 
54821 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1a80)
54822 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1a80)
54823 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OFFS                                        (0x1a80)
54824 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_RMSK                                            0xffff
54825 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR                                         0x00000000
54826 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
54827 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ATTR                                                     0x3
54828 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x)            \
54829                 in_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x))
54830 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_INM(x, m)            \
54831                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x), m)
54832 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUT(x, v)            \
54833                 out_dword(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),v)
54834 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUTM(x,m,v) \
54835                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x))
54836 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_BMSK                       0xffff
54837 #define HWIO_UMAC_NOC_TRACEPROBE2_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_SHFT                            0
54838 
54839 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_ADDR(x)                                                     ((x) + 0x1c00)
54840 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_PHYS(x)                                                     ((x) + 0x1c00)
54841 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_OFFS                                                        (0x1c00)
54842 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_RMSK                                                          0xffffff
54843 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_POR                                                         0x00129b93
54844 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_POR_RMSK                                                    0xffffffff
54845 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_ATTR                                                                     0x1
54846 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_IN(x)            \
54847                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_ADDR(x))
54848 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_INM(x, m)            \
54849                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_ADDR(x), m)
54850 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_UNITTYPEID_BMSK                                               0xff0000
54851 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_UNITTYPEID_SHFT                                                     16
54852 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_UNITCONFID_BMSK                                                 0xffff
54853 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_LOW_UNITCONFID_SHFT                                                      0
54854 
54855 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_ADDR(x)                                                    ((x) + 0x1c04)
54856 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_PHYS(x)                                                    ((x) + 0x1c04)
54857 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_OFFS                                                       (0x1c04)
54858 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_RMSK                                                       0xffffffff
54859 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_POR                                                        0x1363f6e0
54860 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_POR_RMSK                                                   0xffffffff
54861 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_ATTR                                                                    0x1
54862 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_IN(x)            \
54863                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_ADDR(x))
54864 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_INM(x, m)            \
54865                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_ADDR(x), m)
54866 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_QNOCID_BMSK                                                0xffffffff
54867 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_SWID_HIGH_QNOCID_SHFT                                                         0
54868 
54869 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ADDR(x)                                                  ((x) + 0x1c08)
54870 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_PHYS(x)                                                  ((x) + 0x1c08)
54871 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_OFFS                                                     (0x1c08)
54872 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_RMSK                                                           0x2f
54873 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_POR                                                      0x00000000
54874 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_POR_RMSK                                                 0xffffffff
54875 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ATTR                                                                  0x3
54876 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_IN(x)            \
54877                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ADDR(x))
54878 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_INM(x, m)            \
54879                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ADDR(x), m)
54880 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_OUT(x, v)            \
54881                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ADDR(x),v)
54882 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_OUTM(x,m,v) \
54883                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_IN(x))
54884 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                          0x20
54885 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                             5
54886 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_BMSK                                                 0x8
54887 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_DUMPFORMAT_SHFT                                                   3
54888 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ALARMEN_BMSK                                                    0x4
54889 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_ALARMEN_SHFT                                                      2
54890 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_DUMPEN_BMSK                                                     0x2
54891 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_DUMPEN_SHFT                                                       1
54892 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_GLBEN_BMSK                                                      0x1
54893 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_MAINCTL_LOW_GLBEN_SHFT                                                        0
54894 
54895 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ADDR(x)                                                 ((x) + 0x1c10)
54896 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_PHYS(x)                                                 ((x) + 0x1c10)
54897 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_OFFS                                                    (0x1c10)
54898 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_RMSK                                                    0x80000003
54899 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_POR                                                     0x00000000
54900 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_POR_RMSK                                                0xffffffff
54901 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ATTR                                                                 0x3
54902 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_IN(x)            \
54903                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ADDR(x))
54904 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_INM(x, m)            \
54905                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ADDR(x), m)
54906 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_OUT(x, v)            \
54907                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ADDR(x),v)
54908 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_OUTM(x,m,v) \
54909                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_IN(x))
54910 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_PLA_BMSK                                                0x80000000
54911 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_PLA_SHFT                                                        31
54912 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_FILTER_BMSK                                                    0x3
54913 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_EN_LOW_FILTER_SHFT                                                      0
54914 
54915 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_ADDR(x)                                             ((x) + 0x1c18)
54916 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_PHYS(x)                                             ((x) + 0x1c18)
54917 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_OFFS                                                (0x1c18)
54918 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_RMSK                                                0x80000003
54919 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_POR                                                 0x00000000
54920 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_POR_RMSK                                            0xffffffff
54921 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_ATTR                                                             0x1
54922 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_IN(x)            \
54923                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_ADDR(x))
54924 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_INM(x, m)            \
54925                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_ADDR(x), m)
54926 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_PLA_BMSK                                            0x80000000
54927 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_PLA_SHFT                                                    31
54928 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_FILTER_BMSK                                                0x3
54929 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_STATUS_LOW_FILTER_SHFT                                                  0
54930 
54931 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_ADDR(x)                                                ((x) + 0x1c20)
54932 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_PHYS(x)                                                ((x) + 0x1c20)
54933 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_OFFS                                                   (0x1c20)
54934 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_RMSK                                                   0x80000003
54935 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_POR                                                    0x00000000
54936 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_POR_RMSK                                               0xffffffff
54937 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_ATTR                                                                0x2
54938 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_OUT(x, v)            \
54939                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_ADDR(x),v)
54940 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_PLA_BMSK                                               0x80000000
54941 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_PLA_SHFT                                                       31
54942 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_FILTER_BMSK                                                   0x3
54943 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ALARM_CLR_LOW_FILTER_SHFT                                                     0
54944 
54945 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ADDR(x)                                                   ((x) + 0x1c28)
54946 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_PHYS(x)                                                   ((x) + 0x1c28)
54947 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_OFFS                                                      (0x1c28)
54948 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_RMSK                                                      0x80000003
54949 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_POR                                                       0x00000000
54950 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_POR_RMSK                                                  0xffffffff
54951 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ATTR                                                                   0x3
54952 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_IN(x)            \
54953                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ADDR(x))
54954 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_INM(x, m)            \
54955                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ADDR(x), m)
54956 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_OUT(x, v)            \
54957                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ADDR(x),v)
54958 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_OUTM(x,m,v) \
54959                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_IN(x))
54960 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_PLA_BMSK                                                  0x80000000
54961 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_PLA_SHFT                                                          31
54962 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_FILTER_BMSK                                                      0x3
54963 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_ANDINV_LOW_FILTER_SHFT                                                        0
54964 
54965 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ADDR(x)                                                  ((x) + 0x1c30)
54966 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_PHYS(x)                                                  ((x) + 0x1c30)
54967 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_OFFS                                                     (0x1c30)
54968 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_RMSK                                                            0x3
54969 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_POR                                                      0x00000000
54970 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_POR_RMSK                                                 0xffffffff
54971 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ATTR                                                                  0x3
54972 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_IN(x)            \
54973                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ADDR(x))
54974 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_INM(x, m)            \
54975                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ADDR(x), m)
54976 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_OUT(x, v)            \
54977                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ADDR(x),v)
54978 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_OUTM(x,m,v) \
54979                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_IN(x))
54980 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_PORTSEL_BMSK                                                    0x3
54981 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_PORTSEL_LOW_PORTSEL_SHFT                                                      0
54982 
54983 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1d00)
54984 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1d00)
54985 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OFFS                                         (0x1d00)
54986 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_RMSK                                               0x3f
54987 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR                                          0x00000000
54988 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
54989 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ATTR                                                      0x3
54990 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x)            \
54991                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x))
54992 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_INM(x, m)            \
54993                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x), m)
54994 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUT(x, v)            \
54995                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),v)
54996 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_OUTM(x,m,v) \
54997                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_IN(x))
54998 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_BMSK                           0x3f
54999 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_BASE_LOW_FILTERS_0_PATH_BASE_SHFT                              0
55000 
55001 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1d08)
55002 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1d08)
55003 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OFFS                                         (0x1d08)
55004 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_RMSK                                               0x3f
55005 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR                                          0x00000000
55006 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
55007 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ATTR                                                      0x3
55008 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x)            \
55009                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x))
55010 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_INM(x, m)            \
55011                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x), m)
55012 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUT(x, v)            \
55013                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),v)
55014 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_OUTM(x,m,v) \
55015                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_IN(x))
55016 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_BMSK                           0x3f
55017 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_PATH_MASK_LOW_FILTERS_0_PATH_MASK_SHFT                              0
55018 
55019 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1d20)
55020 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1d20)
55021 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OFFS                                          (0x1d20)
55022 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_RMSK                                          0xffffffc0
55023 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR                                           0x00000000
55024 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
55025 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ATTR                                                       0x3
55026 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x)            \
55027                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x))
55028 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_INM(x, m)            \
55029                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x), m)
55030 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUT(x, v)            \
55031                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),v)
55032 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_OUTM(x,m,v) \
55033                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_IN(x))
55034 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
55035 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
55036 
55037 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1d24)
55038 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1d24)
55039 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OFFS                                         (0x1d24)
55040 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_RMSK                                                0xf
55041 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR                                          0x00000000
55042 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
55043 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ATTR                                                      0x3
55044 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x)            \
55045                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x))
55046 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_INM(x, m)            \
55047                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x), m)
55048 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUT(x, v)            \
55049                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),v)
55050 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_OUTM(x,m,v) \
55051                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_IN(x))
55052 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
55053 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
55054 
55055 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1d28)
55056 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1d28)
55057 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OFFS                                          (0x1d28)
55058 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_RMSK                                          0xffffffc0
55059 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR                                           0x00000000
55060 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
55061 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ATTR                                                       0x3
55062 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x)            \
55063                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x))
55064 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_INM(x, m)            \
55065                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x), m)
55066 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUT(x, v)            \
55067                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),v)
55068 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_OUTM(x,m,v) \
55069                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_IN(x))
55070 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
55071 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
55072 
55073 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x1d2c)
55074 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x1d2c)
55075 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OFFS                                         (0x1d2c)
55076 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_RMSK                                                0xf
55077 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR                                          0x00000000
55078 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
55079 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ATTR                                                      0x3
55080 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x)            \
55081                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x))
55082 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_INM(x, m)            \
55083                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x), m)
55084 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUT(x, v)            \
55085                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),v)
55086 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_OUTM(x,m,v) \
55087                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_IN(x))
55088 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
55089 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
55090 
55091 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1d38)
55092 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1d38)
55093 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_OFFS                                            (0x1d38)
55094 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_RMSK                                                  0x1f
55095 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_POR                                             0x00000000
55096 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_POR_RMSK                                        0xffffffff
55097 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ATTR                                                         0x3
55098 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x)            \
55099                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x))
55100 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_INM(x, m)            \
55101                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x), m)
55102 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_OUT(x, v)            \
55103                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),v)
55104 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_OUTM(x,m,v) \
55105                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_IN(x))
55106 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_BMSK                                           0x10
55107 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_ATOMEN_SHFT                                              4
55108 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_BMSK                                              0x8
55109 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_CMEN_SHFT                                                3
55110 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_BMSK                                            0x4
55111 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_EXCLEN_SHFT                                              2
55112 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_BMSK                                              0x2
55113 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_WREN_SHFT                                                1
55114 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_BMSK                                              0x1
55115 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_OPCODE_LOW_RDEN_SHFT                                                0
55116 
55117 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x)                                         ((x) + 0x1d40)
55118 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_PHYS(x)                                         ((x) + 0x1d40)
55119 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_OFFS                                            (0x1d40)
55120 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_RMSK                                                   0xf
55121 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_POR                                             0x00000000
55122 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_POR_RMSK                                        0xffffffff
55123 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ATTR                                                         0x3
55124 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x)            \
55125                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x))
55126 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_INM(x, m)            \
55127                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x), m)
55128 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_OUT(x, v)            \
55129                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),v)
55130 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_OUTM(x,m,v) \
55131                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_IN(x))
55132 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_BMSK                                            0x8
55133 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_FAILEN_SHFT                                              3
55134 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_BMSK                                            0x4
55135 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_RSPEEN_SHFT                                              2
55136 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_BMSK                                             0x2
55137 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_ERREN_SHFT                                               1
55138 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_BMSK                                          0x1
55139 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_STATUS_LOW_REQRSPEN_SHFT                                            0
55140 
55141 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1d78)
55142 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1d78)
55143 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OFFS                                        (0x1d78)
55144 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_RMSK                                            0xffff
55145 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR                                         0x00000000
55146 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
55147 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ATTR                                                     0x3
55148 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x)            \
55149                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x))
55150 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_INM(x, m)            \
55151                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x), m)
55152 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUT(x, v)            \
55153                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),v)
55154 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_OUTM(x,m,v) \
55155                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_IN(x))
55156 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_BMSK                       0xffff
55157 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_BASE_LOW_FILTERS_0_EXTID_BASE_SHFT                            0
55158 
55159 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1d80)
55160 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1d80)
55161 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OFFS                                        (0x1d80)
55162 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_RMSK                                            0xffff
55163 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR                                         0x00000000
55164 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
55165 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ATTR                                                     0x3
55166 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x)            \
55167                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x))
55168 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_INM(x, m)            \
55169                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x), m)
55170 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUT(x, v)            \
55171                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),v)
55172 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_OUTM(x,m,v) \
55173                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_IN(x))
55174 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_BMSK                       0xffff
55175 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_0_EXTID_MASK_LOW_FILTERS_0_EXTID_MASK_SHFT                            0
55176 
55177 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x)                                      ((x) + 0x1e00)
55178 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_PHYS(x)                                      ((x) + 0x1e00)
55179 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OFFS                                         (0x1e00)
55180 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_RMSK                                               0x3f
55181 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR                                          0x00000000
55182 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_POR_RMSK                                     0xffffffff
55183 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ATTR                                                      0x3
55184 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x)            \
55185                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x))
55186 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_INM(x, m)            \
55187                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x), m)
55188 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUT(x, v)            \
55189                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),v)
55190 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_OUTM(x,m,v) \
55191                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_IN(x))
55192 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_BMSK                           0x3f
55193 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_BASE_LOW_FILTERS_1_PATH_BASE_SHFT                              0
55194 
55195 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x)                                      ((x) + 0x1e08)
55196 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_PHYS(x)                                      ((x) + 0x1e08)
55197 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OFFS                                         (0x1e08)
55198 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_RMSK                                               0x3f
55199 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR                                          0x00000000
55200 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_POR_RMSK                                     0xffffffff
55201 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ATTR                                                      0x3
55202 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x)            \
55203                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x))
55204 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_INM(x, m)            \
55205                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x), m)
55206 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUT(x, v)            \
55207                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),v)
55208 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_OUTM(x,m,v) \
55209                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_IN(x))
55210 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_BMSK                           0x3f
55211 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_PATH_MASK_LOW_FILTERS_1_PATH_MASK_SHFT                              0
55212 
55213 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x)                                       ((x) + 0x1e20)
55214 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_PHYS(x)                                       ((x) + 0x1e20)
55215 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OFFS                                          (0x1e20)
55216 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_RMSK                                          0xffffffc0
55217 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR                                           0x00000000
55218 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_POR_RMSK                                      0xffffffff
55219 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ATTR                                                       0x3
55220 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x)            \
55221                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x))
55222 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_INM(x, m)            \
55223                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x), m)
55224 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUT(x, v)            \
55225                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),v)
55226 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_OUTM(x,m,v) \
55227                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_IN(x))
55228 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_BMSK                                0xffffffc0
55229 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_LOW_VALUE_LSB_SHFT                                         6
55230 
55231 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x)                                      ((x) + 0x1e24)
55232 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_PHYS(x)                                      ((x) + 0x1e24)
55233 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OFFS                                         (0x1e24)
55234 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_RMSK                                                0xf
55235 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR                                          0x00000000
55236 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_POR_RMSK                                     0xffffffff
55237 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ATTR                                                      0x3
55238 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x)            \
55239                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x))
55240 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_INM(x, m)            \
55241                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x), m)
55242 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUT(x, v)            \
55243                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),v)
55244 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_OUTM(x,m,v) \
55245                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_IN(x))
55246 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                      0xf
55247 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                        0
55248 
55249 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x)                                       ((x) + 0x1e28)
55250 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_PHYS(x)                                       ((x) + 0x1e28)
55251 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OFFS                                          (0x1e28)
55252 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_RMSK                                          0xffffffc0
55253 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR                                           0x00000000
55254 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_POR_RMSK                                      0xffffffff
55255 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ATTR                                                       0x3
55256 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x)            \
55257                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x))
55258 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_INM(x, m)            \
55259                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x), m)
55260 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUT(x, v)            \
55261                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),v)
55262 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_OUTM(x,m,v) \
55263                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_IN(x))
55264 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_BMSK                                0xffffffc0
55265 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_LOW_VALUE_LSB_SHFT                                         6
55266 
55267 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x)                                      ((x) + 0x1e2c)
55268 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_PHYS(x)                                      ((x) + 0x1e2c)
55269 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OFFS                                         (0x1e2c)
55270 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_RMSK                                                0xf
55271 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR                                          0x00000000
55272 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_POR_RMSK                                     0xffffffff
55273 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ATTR                                                      0x3
55274 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x)            \
55275                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x))
55276 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_INM(x, m)            \
55277                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x), m)
55278 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUT(x, v)            \
55279                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),v)
55280 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_OUTM(x,m,v) \
55281                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_IN(x))
55282 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                      0xf
55283 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                        0
55284 
55285 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x)                                         ((x) + 0x1e38)
55286 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_PHYS(x)                                         ((x) + 0x1e38)
55287 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_OFFS                                            (0x1e38)
55288 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_RMSK                                                  0x1f
55289 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_POR                                             0x00000000
55290 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_POR_RMSK                                        0xffffffff
55291 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ATTR                                                         0x3
55292 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x)            \
55293                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x))
55294 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_INM(x, m)            \
55295                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x), m)
55296 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_OUT(x, v)            \
55297                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),v)
55298 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_OUTM(x,m,v) \
55299                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_IN(x))
55300 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_BMSK                                           0x10
55301 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_ATOMEN_SHFT                                              4
55302 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_BMSK                                              0x8
55303 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_CMEN_SHFT                                                3
55304 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_BMSK                                            0x4
55305 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_EXCLEN_SHFT                                              2
55306 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_BMSK                                              0x2
55307 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_WREN_SHFT                                                1
55308 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_BMSK                                              0x1
55309 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_OPCODE_LOW_RDEN_SHFT                                                0
55310 
55311 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x)                                         ((x) + 0x1e40)
55312 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_PHYS(x)                                         ((x) + 0x1e40)
55313 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_OFFS                                            (0x1e40)
55314 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_RMSK                                                   0xf
55315 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_POR                                             0x00000000
55316 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_POR_RMSK                                        0xffffffff
55317 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ATTR                                                         0x3
55318 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x)            \
55319                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x))
55320 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_INM(x, m)            \
55321                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x), m)
55322 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_OUT(x, v)            \
55323                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),v)
55324 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_OUTM(x,m,v) \
55325                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_IN(x))
55326 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_BMSK                                            0x8
55327 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_FAILEN_SHFT                                              3
55328 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_BMSK                                            0x4
55329 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_RSPEEN_SHFT                                              2
55330 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_BMSK                                             0x2
55331 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_ERREN_SHFT                                               1
55332 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_BMSK                                          0x1
55333 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_STATUS_LOW_REQRSPEN_SHFT                                            0
55334 
55335 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x)                                     ((x) + 0x1e78)
55336 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_PHYS(x)                                     ((x) + 0x1e78)
55337 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OFFS                                        (0x1e78)
55338 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_RMSK                                            0xffff
55339 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR                                         0x00000000
55340 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_POR_RMSK                                    0xffffffff
55341 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ATTR                                                     0x3
55342 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x)            \
55343                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x))
55344 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_INM(x, m)            \
55345                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x), m)
55346 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUT(x, v)            \
55347                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),v)
55348 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_OUTM(x,m,v) \
55349                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_IN(x))
55350 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_BMSK                       0xffff
55351 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_BASE_LOW_FILTERS_1_EXTID_BASE_SHFT                            0
55352 
55353 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x)                                     ((x) + 0x1e80)
55354 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_PHYS(x)                                     ((x) + 0x1e80)
55355 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OFFS                                        (0x1e80)
55356 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_RMSK                                            0xffff
55357 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR                                         0x00000000
55358 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_POR_RMSK                                    0xffffffff
55359 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ATTR                                                     0x3
55360 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x)            \
55361                 in_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x))
55362 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_INM(x, m)            \
55363                 in_dword_masked(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x), m)
55364 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUT(x, v)            \
55365                 out_dword(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),v)
55366 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_OUTM(x,m,v) \
55367                 out_dword_masked_ns(HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_IN(x))
55368 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_BMSK                       0xffff
55369 #define HWIO_UMAC_NOC_TRACEPROBE3_TRACEPRB_FILTERS_1_EXTID_MASK_LOW_FILTERS_1_EXTID_MASK_SHFT                            0
55370 
55371 #define HWIO_UMAC_NOC_EC_SWID_LOW_ADDR(x)                                                                       ((x) + 0x3000)
55372 #define HWIO_UMAC_NOC_EC_SWID_LOW_PHYS(x)                                                                       ((x) + 0x3000)
55373 #define HWIO_UMAC_NOC_EC_SWID_LOW_OFFS                                                                          (0x3000)
55374 #define HWIO_UMAC_NOC_EC_SWID_LOW_RMSK                                                                            0xffffff
55375 #define HWIO_UMAC_NOC_EC_SWID_LOW_POR                                                                           0x000203e0
55376 #define HWIO_UMAC_NOC_EC_SWID_LOW_POR_RMSK                                                                      0xffffffff
55377 #define HWIO_UMAC_NOC_EC_SWID_LOW_ATTR                                                                                       0x1
55378 #define HWIO_UMAC_NOC_EC_SWID_LOW_IN(x)            \
55379                 in_dword(HWIO_UMAC_NOC_EC_SWID_LOW_ADDR(x))
55380 #define HWIO_UMAC_NOC_EC_SWID_LOW_INM(x, m)            \
55381                 in_dword_masked(HWIO_UMAC_NOC_EC_SWID_LOW_ADDR(x), m)
55382 #define HWIO_UMAC_NOC_EC_SWID_LOW_UNITTYPEID_BMSK                                                                 0xff0000
55383 #define HWIO_UMAC_NOC_EC_SWID_LOW_UNITTYPEID_SHFT                                                                       16
55384 #define HWIO_UMAC_NOC_EC_SWID_LOW_UNITCONFID_BMSK                                                                   0xffff
55385 #define HWIO_UMAC_NOC_EC_SWID_LOW_UNITCONFID_SHFT                                                                        0
55386 
55387 #define HWIO_UMAC_NOC_EC_SWID_HIGH_ADDR(x)                                                                      ((x) + 0x3004)
55388 #define HWIO_UMAC_NOC_EC_SWID_HIGH_PHYS(x)                                                                      ((x) + 0x3004)
55389 #define HWIO_UMAC_NOC_EC_SWID_HIGH_OFFS                                                                         (0x3004)
55390 #define HWIO_UMAC_NOC_EC_SWID_HIGH_RMSK                                                                         0xffffffff
55391 #define HWIO_UMAC_NOC_EC_SWID_HIGH_POR                                                                          0x1363f6e0
55392 #define HWIO_UMAC_NOC_EC_SWID_HIGH_POR_RMSK                                                                     0xffffffff
55393 #define HWIO_UMAC_NOC_EC_SWID_HIGH_ATTR                                                                                      0x1
55394 #define HWIO_UMAC_NOC_EC_SWID_HIGH_IN(x)            \
55395                 in_dword(HWIO_UMAC_NOC_EC_SWID_HIGH_ADDR(x))
55396 #define HWIO_UMAC_NOC_EC_SWID_HIGH_INM(x, m)            \
55397                 in_dword_masked(HWIO_UMAC_NOC_EC_SWID_HIGH_ADDR(x), m)
55398 #define HWIO_UMAC_NOC_EC_SWID_HIGH_QNOCID_BMSK                                                                  0xffffffff
55399 #define HWIO_UMAC_NOC_EC_SWID_HIGH_QNOCID_SHFT                                                                           0
55400 
55401 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_ADDR(x)                                                                    ((x) + 0x3008)
55402 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_PHYS(x)                                                                    ((x) + 0x3008)
55403 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_OFFS                                                                       (0x3008)
55404 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_RMSK                                                                              0x7
55405 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_POR                                                                        0x00000000
55406 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_POR_RMSK                                                                   0xffffffff
55407 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_ATTR                                                                                    0x3
55408 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_IN(x)            \
55409                 in_dword(HWIO_UMAC_NOC_EC_MAINCTL_LOW_ADDR(x))
55410 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_INM(x, m)            \
55411                 in_dword_masked(HWIO_UMAC_NOC_EC_MAINCTL_LOW_ADDR(x), m)
55412 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_OUT(x, v)            \
55413                 out_dword(HWIO_UMAC_NOC_EC_MAINCTL_LOW_ADDR(x),v)
55414 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_OUTM(x,m,v) \
55415                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_MAINCTL_LOW_IN(x))
55416 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                                             0x4
55417 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                                               2
55418 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_DUMPEN_BMSK                                                                       0x2
55419 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_DUMPEN_SHFT                                                                         1
55420 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_GLBEN_BMSK                                                                        0x1
55421 #define HWIO_UMAC_NOC_EC_MAINCTL_LOW_GLBEN_SHFT                                                                          0
55422 
55423 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_ADDR(x)                                                                     ((x) + 0x3010)
55424 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_PHYS(x)                                                                     ((x) + 0x3010)
55425 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_OFFS                                                                        (0x3010)
55426 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_RMSK                                                                               0x1
55427 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_POR                                                                         0x00000000
55428 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_POR_RMSK                                                                    0xffffffff
55429 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_ATTR                                                                                     0x2
55430 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_OUT(x, v)            \
55431                 out_dword(HWIO_UMAC_NOC_EC_DUMPGO_LOW_ADDR(x),v)
55432 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_DUMPGO_BMSK                                                                        0x1
55433 #define HWIO_UMAC_NOC_EC_DUMPGO_LOW_DUMPGO_SHFT                                                                          0
55434 
55435 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ADDR(x)                                                                 ((x) + 0x3018)
55436 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_PHYS(x)                                                                 ((x) + 0x3018)
55437 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_OFFS                                                                    (0x3018)
55438 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_RMSK                                                                          0x1f
55439 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_POR                                                                     0x00000000
55440 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_POR_RMSK                                                                0xffffffff
55441 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ATTR                                                                                 0x3
55442 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_IN(x)            \
55443                 in_dword(HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ADDR(x))
55444 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_INM(x, m)            \
55445                 in_dword_masked(HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ADDR(x), m)
55446 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_OUT(x, v)            \
55447                 out_dword(HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ADDR(x),v)
55448 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_OUTM(x,m,v) \
55449                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_IN(x))
55450 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_DUMPPERIOD_BMSK                                                               0x1f
55451 #define HWIO_UMAC_NOC_EC_DUMPPERIOD_LOW_DUMPPERIOD_SHFT                                                                  0
55452 
55453 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ADDR(x)                                                                    ((x) + 0x3020)
55454 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_PHYS(x)                                                                    ((x) + 0x3020)
55455 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_OFFS                                                                       (0x3020)
55456 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_RMSK                                                                           0xffff
55457 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_POR                                                                        0x00000000
55458 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_POR_RMSK                                                                   0xffffffff
55459 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ATTR                                                                                    0x3
55460 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_IN(x)            \
55461                 in_dword(HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ADDR(x))
55462 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_INM(x, m)            \
55463                 in_dword_masked(HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ADDR(x), m)
55464 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_OUT(x, v)            \
55465                 out_dword(HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ADDR(x),v)
55466 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_OUTM(x,m,v) \
55467                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_DUMPTHR_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_DUMPTHR_LOW_IN(x))
55468 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_DUMPTHR_BMSK                                                                   0xffff
55469 #define HWIO_UMAC_NOC_EC_DUMPTHR_LOW_DUMPTHR_SHFT                                                                        0
55470 
55471 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ADDR(x)                                                                   ((x) + 0x3028)
55472 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_PHYS(x)                                                                   ((x) + 0x3028)
55473 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_OFFS                                                                      (0x3028)
55474 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_RMSK                                                                          0xffff
55475 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_POR                                                                       0x00000000
55476 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_POR_RMSK                                                                  0xffffffff
55477 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ATTR                                                                                   0x3
55478 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_IN(x)            \
55479                 in_dword(HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ADDR(x))
55480 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_INM(x, m)            \
55481                 in_dword_masked(HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ADDR(x), m)
55482 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_OUT(x, v)            \
55483                 out_dword(HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ADDR(x),v)
55484 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_OUTM(x,m,v) \
55485                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_ALARMMIN_LOW_IN(x))
55486 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ALARMMIN_BMSK                                                                 0xffff
55487 #define HWIO_UMAC_NOC_EC_ALARMMIN_LOW_ALARMMIN_SHFT                                                                      0
55488 
55489 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ADDR(x)                                                                   ((x) + 0x3030)
55490 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_PHYS(x)                                                                   ((x) + 0x3030)
55491 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_OFFS                                                                      (0x3030)
55492 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_RMSK                                                                          0xffff
55493 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_POR                                                                       0x00000000
55494 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_POR_RMSK                                                                  0xffffffff
55495 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ATTR                                                                                   0x3
55496 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_IN(x)            \
55497                 in_dword(HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ADDR(x))
55498 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_INM(x, m)            \
55499                 in_dword_masked(HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ADDR(x), m)
55500 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_OUT(x, v)            \
55501                 out_dword(HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ADDR(x),v)
55502 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_OUTM(x,m,v) \
55503                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_ALARMMAX_LOW_IN(x))
55504 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ALARMMAX_BMSK                                                                 0xffff
55505 #define HWIO_UMAC_NOC_EC_ALARMMAX_LOW_ALARMMAX_SHFT                                                                      0
55506 
55507 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ADDR(x)                                                                ((x) + 0x3038)
55508 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_PHYS(x)                                                                ((x) + 0x3038)
55509 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_OFFS                                                                   (0x3038)
55510 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_RMSK                                                                          0x1
55511 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_POR                                                                    0x00000000
55512 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_POR_RMSK                                                               0xffffffff
55513 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ATTR                                                                                0x1
55514 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_IN(x)            \
55515                 in_dword(HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ADDR(x))
55516 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_INM(x, m)            \
55517                 in_dword_masked(HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ADDR(x), m)
55518 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ALARMSTATUS_BMSK                                                              0x1
55519 #define HWIO_UMAC_NOC_EC_ALARMSTATUS_LOW_ALARMSTATUS_SHFT                                                                0
55520 
55521 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_ADDR(x)                                                                   ((x) + 0x3040)
55522 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_PHYS(x)                                                                   ((x) + 0x3040)
55523 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_OFFS                                                                      (0x3040)
55524 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_RMSK                                                                             0x1
55525 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_POR                                                                       0x00000000
55526 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_POR_RMSK                                                                  0xffffffff
55527 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_ATTR                                                                                   0x2
55528 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_OUT(x, v)            \
55529                 out_dword(HWIO_UMAC_NOC_EC_ALARMCLR_LOW_ADDR(x),v)
55530 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_ALARMCLR_BMSK                                                                    0x1
55531 #define HWIO_UMAC_NOC_EC_ALARMCLR_LOW_ALARMCLR_SHFT                                                                      0
55532 
55533 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_ADDR(x)                                                                    ((x) + 0x3048)
55534 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_PHYS(x)                                                                    ((x) + 0x3048)
55535 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_OFFS                                                                       (0x3048)
55536 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_RMSK                                                                              0x1
55537 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_POR                                                                        0x00000000
55538 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_POR_RMSK                                                                   0xffffffff
55539 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_ATTR                                                                                    0x3
55540 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_IN(x)            \
55541                 in_dword(HWIO_UMAC_NOC_EC_ALARMEN_LOW_ADDR(x))
55542 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_INM(x, m)            \
55543                 in_dword_masked(HWIO_UMAC_NOC_EC_ALARMEN_LOW_ADDR(x), m)
55544 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_OUT(x, v)            \
55545                 out_dword(HWIO_UMAC_NOC_EC_ALARMEN_LOW_ADDR(x),v)
55546 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_OUTM(x,m,v) \
55547                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_ALARMEN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_ALARMEN_LOW_IN(x))
55548 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_ALARMEN_BMSK                                                                      0x1
55549 #define HWIO_UMAC_NOC_EC_ALARMEN_LOW_ALARMEN_SHFT                                                                        0
55550 
55551 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_ADDR(x)                                                                 ((x) + 0x3050)
55552 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_PHYS(x)                                                                 ((x) + 0x3050)
55553 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_OFFS                                                                    (0x3050)
55554 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_RMSK                                                                          0xff
55555 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_POR                                                                     0x00000000
55556 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_POR_RMSK                                                                0xffffffff
55557 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_ATTR                                                                                 0x2
55558 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_OUT(x, v)            \
55559                 out_dword(HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_ADDR(x),v)
55560 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_COUNTERCLR_BMSK                                                               0xff
55561 #define HWIO_UMAC_NOC_EC_COUNTERCLR_LOW_COUNTERCLR_SHFT                                                                  0
55562 
55563 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ADDR(x)                                                                ((x) + 0x3100)
55564 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_PHYS(x)                                                                ((x) + 0x3100)
55565 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_OFFS                                                                   (0x3100)
55566 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_RMSK                                                                        0x77f
55567 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_POR                                                                    0x0000007f
55568 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_POR_RMSK                                                               0xffffffff
55569 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ATTR                                                                                0x3
55570 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_IN(x)            \
55571                 in_dword(HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ADDR(x))
55572 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_INM(x, m)            \
55573                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ADDR(x), m)
55574 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_OUT(x, v)            \
55575                 out_dword(HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ADDR(x),v)
55576 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_OUTM(x,m,v) \
55577                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_IN(x))
55578 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ALARMMODE_BMSK                                                              0x600
55579 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_ALARMMODE_SHFT                                                                  9
55580 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55581 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_DUMPTHREN_SHFT                                                                  8
55582 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55583 #define HWIO_UMAC_NOC_EC_COUNTER0CTL_LOW_EVENTSRC_SHFT                                                                   0
55584 
55585 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_ADDR(x)                                                                ((x) + 0x3140)
55586 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_PHYS(x)                                                                ((x) + 0x3140)
55587 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_OFFS                                                                   (0x3140)
55588 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_RMSK                                                                       0xffff
55589 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_POR                                                                    0x00000000
55590 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_POR_RMSK                                                               0xffffffff
55591 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_ATTR                                                                                0x1
55592 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_IN(x)            \
55593                 in_dword(HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_ADDR(x))
55594 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_INM(x, m)            \
55595                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_ADDR(x), m)
55596 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_COUNTER0VAL_BMSK                                                           0xffff
55597 #define HWIO_UMAC_NOC_EC_COUNTER0VAL_LOW_COUNTER0VAL_SHFT                                                                0
55598 
55599 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ADDR(x)                                                                ((x) + 0x3180)
55600 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_PHYS(x)                                                                ((x) + 0x3180)
55601 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_OFFS                                                                   (0x3180)
55602 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_RMSK                                                                        0x77f
55603 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_POR                                                                    0x0000007f
55604 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_POR_RMSK                                                               0xffffffff
55605 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ATTR                                                                                0x3
55606 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_IN(x)            \
55607                 in_dword(HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ADDR(x))
55608 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_INM(x, m)            \
55609                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ADDR(x), m)
55610 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_OUT(x, v)            \
55611                 out_dword(HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ADDR(x),v)
55612 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_OUTM(x,m,v) \
55613                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_IN(x))
55614 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ALARMMODE_BMSK                                                              0x600
55615 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_ALARMMODE_SHFT                                                                  9
55616 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55617 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_DUMPTHREN_SHFT                                                                  8
55618 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55619 #define HWIO_UMAC_NOC_EC_COUNTER1CTL_LOW_EVENTSRC_SHFT                                                                   0
55620 
55621 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_ADDR(x)                                                                ((x) + 0x31c0)
55622 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_PHYS(x)                                                                ((x) + 0x31c0)
55623 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_OFFS                                                                   (0x31c0)
55624 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_RMSK                                                                       0xffff
55625 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_POR                                                                    0x00000000
55626 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_POR_RMSK                                                               0xffffffff
55627 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_ATTR                                                                                0x1
55628 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_IN(x)            \
55629                 in_dword(HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_ADDR(x))
55630 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_INM(x, m)            \
55631                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_ADDR(x), m)
55632 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_COUNTER1VAL_BMSK                                                           0xffff
55633 #define HWIO_UMAC_NOC_EC_COUNTER1VAL_LOW_COUNTER1VAL_SHFT                                                                0
55634 
55635 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ADDR(x)                                                                ((x) + 0x3200)
55636 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_PHYS(x)                                                                ((x) + 0x3200)
55637 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_OFFS                                                                   (0x3200)
55638 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_RMSK                                                                        0x77f
55639 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_POR                                                                    0x0000007f
55640 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_POR_RMSK                                                               0xffffffff
55641 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ATTR                                                                                0x3
55642 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_IN(x)            \
55643                 in_dword(HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ADDR(x))
55644 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_INM(x, m)            \
55645                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ADDR(x), m)
55646 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_OUT(x, v)            \
55647                 out_dword(HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ADDR(x),v)
55648 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_OUTM(x,m,v) \
55649                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_IN(x))
55650 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ALARMMODE_BMSK                                                              0x600
55651 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_ALARMMODE_SHFT                                                                  9
55652 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55653 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_DUMPTHREN_SHFT                                                                  8
55654 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55655 #define HWIO_UMAC_NOC_EC_COUNTER2CTL_LOW_EVENTSRC_SHFT                                                                   0
55656 
55657 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_ADDR(x)                                                                ((x) + 0x3240)
55658 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_PHYS(x)                                                                ((x) + 0x3240)
55659 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_OFFS                                                                   (0x3240)
55660 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_RMSK                                                                       0xffff
55661 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_POR                                                                    0x00000000
55662 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_POR_RMSK                                                               0xffffffff
55663 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_ATTR                                                                                0x1
55664 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_IN(x)            \
55665                 in_dword(HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_ADDR(x))
55666 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_INM(x, m)            \
55667                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_ADDR(x), m)
55668 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_COUNTER2VAL_BMSK                                                           0xffff
55669 #define HWIO_UMAC_NOC_EC_COUNTER2VAL_LOW_COUNTER2VAL_SHFT                                                                0
55670 
55671 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ADDR(x)                                                                ((x) + 0x3280)
55672 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_PHYS(x)                                                                ((x) + 0x3280)
55673 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_OFFS                                                                   (0x3280)
55674 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_RMSK                                                                        0x77f
55675 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_POR                                                                    0x0000007f
55676 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_POR_RMSK                                                               0xffffffff
55677 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ATTR                                                                                0x3
55678 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_IN(x)            \
55679                 in_dword(HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ADDR(x))
55680 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_INM(x, m)            \
55681                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ADDR(x), m)
55682 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_OUT(x, v)            \
55683                 out_dword(HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ADDR(x),v)
55684 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_OUTM(x,m,v) \
55685                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_IN(x))
55686 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ALARMMODE_BMSK                                                              0x600
55687 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_ALARMMODE_SHFT                                                                  9
55688 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55689 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_DUMPTHREN_SHFT                                                                  8
55690 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55691 #define HWIO_UMAC_NOC_EC_COUNTER3CTL_LOW_EVENTSRC_SHFT                                                                   0
55692 
55693 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_ADDR(x)                                                                ((x) + 0x32c0)
55694 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_PHYS(x)                                                                ((x) + 0x32c0)
55695 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_OFFS                                                                   (0x32c0)
55696 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_RMSK                                                                       0xffff
55697 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_POR                                                                    0x00000000
55698 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_POR_RMSK                                                               0xffffffff
55699 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_ATTR                                                                                0x1
55700 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_IN(x)            \
55701                 in_dword(HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_ADDR(x))
55702 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_INM(x, m)            \
55703                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_ADDR(x), m)
55704 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_COUNTER3VAL_BMSK                                                           0xffff
55705 #define HWIO_UMAC_NOC_EC_COUNTER3VAL_LOW_COUNTER3VAL_SHFT                                                                0
55706 
55707 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ADDR(x)                                                                ((x) + 0x3300)
55708 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_PHYS(x)                                                                ((x) + 0x3300)
55709 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_OFFS                                                                   (0x3300)
55710 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_RMSK                                                                        0x77f
55711 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_POR                                                                    0x0000007f
55712 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_POR_RMSK                                                               0xffffffff
55713 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ATTR                                                                                0x3
55714 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_IN(x)            \
55715                 in_dword(HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ADDR(x))
55716 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_INM(x, m)            \
55717                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ADDR(x), m)
55718 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_OUT(x, v)            \
55719                 out_dword(HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ADDR(x),v)
55720 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_OUTM(x,m,v) \
55721                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_IN(x))
55722 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ALARMMODE_BMSK                                                              0x600
55723 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_ALARMMODE_SHFT                                                                  9
55724 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55725 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_DUMPTHREN_SHFT                                                                  8
55726 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55727 #define HWIO_UMAC_NOC_EC_COUNTER4CTL_LOW_EVENTSRC_SHFT                                                                   0
55728 
55729 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_ADDR(x)                                                                ((x) + 0x3340)
55730 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_PHYS(x)                                                                ((x) + 0x3340)
55731 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_OFFS                                                                   (0x3340)
55732 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_RMSK                                                                       0xffff
55733 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_POR                                                                    0x00000000
55734 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_POR_RMSK                                                               0xffffffff
55735 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_ATTR                                                                                0x1
55736 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_IN(x)            \
55737                 in_dword(HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_ADDR(x))
55738 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_INM(x, m)            \
55739                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_ADDR(x), m)
55740 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_COUNTER4VAL_BMSK                                                           0xffff
55741 #define HWIO_UMAC_NOC_EC_COUNTER4VAL_LOW_COUNTER4VAL_SHFT                                                                0
55742 
55743 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ADDR(x)                                                                ((x) + 0x3380)
55744 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_PHYS(x)                                                                ((x) + 0x3380)
55745 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_OFFS                                                                   (0x3380)
55746 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_RMSK                                                                        0x77f
55747 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_POR                                                                    0x0000007f
55748 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_POR_RMSK                                                               0xffffffff
55749 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ATTR                                                                                0x3
55750 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_IN(x)            \
55751                 in_dword(HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ADDR(x))
55752 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_INM(x, m)            \
55753                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ADDR(x), m)
55754 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_OUT(x, v)            \
55755                 out_dword(HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ADDR(x),v)
55756 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_OUTM(x,m,v) \
55757                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_IN(x))
55758 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ALARMMODE_BMSK                                                              0x600
55759 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_ALARMMODE_SHFT                                                                  9
55760 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55761 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_DUMPTHREN_SHFT                                                                  8
55762 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55763 #define HWIO_UMAC_NOC_EC_COUNTER5CTL_LOW_EVENTSRC_SHFT                                                                   0
55764 
55765 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_ADDR(x)                                                                ((x) + 0x33c0)
55766 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_PHYS(x)                                                                ((x) + 0x33c0)
55767 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_OFFS                                                                   (0x33c0)
55768 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_RMSK                                                                       0xffff
55769 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_POR                                                                    0x00000000
55770 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_POR_RMSK                                                               0xffffffff
55771 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_ATTR                                                                                0x1
55772 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_IN(x)            \
55773                 in_dword(HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_ADDR(x))
55774 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_INM(x, m)            \
55775                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_ADDR(x), m)
55776 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_COUNTER5VAL_BMSK                                                           0xffff
55777 #define HWIO_UMAC_NOC_EC_COUNTER5VAL_LOW_COUNTER5VAL_SHFT                                                                0
55778 
55779 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ADDR(x)                                                                ((x) + 0x3400)
55780 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_PHYS(x)                                                                ((x) + 0x3400)
55781 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_OFFS                                                                   (0x3400)
55782 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_RMSK                                                                        0x77f
55783 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_POR                                                                    0x0000007f
55784 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_POR_RMSK                                                               0xffffffff
55785 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ATTR                                                                                0x3
55786 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_IN(x)            \
55787                 in_dword(HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ADDR(x))
55788 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_INM(x, m)            \
55789                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ADDR(x), m)
55790 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_OUT(x, v)            \
55791                 out_dword(HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ADDR(x),v)
55792 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_OUTM(x,m,v) \
55793                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_IN(x))
55794 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ALARMMODE_BMSK                                                              0x600
55795 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_ALARMMODE_SHFT                                                                  9
55796 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55797 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_DUMPTHREN_SHFT                                                                  8
55798 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55799 #define HWIO_UMAC_NOC_EC_COUNTER6CTL_LOW_EVENTSRC_SHFT                                                                   0
55800 
55801 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_ADDR(x)                                                                ((x) + 0x3440)
55802 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_PHYS(x)                                                                ((x) + 0x3440)
55803 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_OFFS                                                                   (0x3440)
55804 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_RMSK                                                                       0xffff
55805 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_POR                                                                    0x00000000
55806 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_POR_RMSK                                                               0xffffffff
55807 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_ATTR                                                                                0x1
55808 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_IN(x)            \
55809                 in_dword(HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_ADDR(x))
55810 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_INM(x, m)            \
55811                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_ADDR(x), m)
55812 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_COUNTER6VAL_BMSK                                                           0xffff
55813 #define HWIO_UMAC_NOC_EC_COUNTER6VAL_LOW_COUNTER6VAL_SHFT                                                                0
55814 
55815 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ADDR(x)                                                                ((x) + 0x3480)
55816 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_PHYS(x)                                                                ((x) + 0x3480)
55817 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_OFFS                                                                   (0x3480)
55818 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_RMSK                                                                        0x77f
55819 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_POR                                                                    0x0000007f
55820 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_POR_RMSK                                                               0xffffffff
55821 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ATTR                                                                                0x3
55822 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_IN(x)            \
55823                 in_dword(HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ADDR(x))
55824 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_INM(x, m)            \
55825                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ADDR(x), m)
55826 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_OUT(x, v)            \
55827                 out_dword(HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ADDR(x),v)
55828 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_OUTM(x,m,v) \
55829                 out_dword_masked_ns(HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_IN(x))
55830 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ALARMMODE_BMSK                                                              0x600
55831 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_ALARMMODE_SHFT                                                                  9
55832 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_DUMPTHREN_BMSK                                                              0x100
55833 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_DUMPTHREN_SHFT                                                                  8
55834 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_EVENTSRC_BMSK                                                                0x7f
55835 #define HWIO_UMAC_NOC_EC_COUNTER7CTL_LOW_EVENTSRC_SHFT                                                                   0
55836 
55837 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_ADDR(x)                                                                ((x) + 0x34c0)
55838 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_PHYS(x)                                                                ((x) + 0x34c0)
55839 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_OFFS                                                                   (0x34c0)
55840 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_RMSK                                                                       0xffff
55841 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_POR                                                                    0x00000000
55842 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_POR_RMSK                                                               0xffffffff
55843 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_ATTR                                                                                0x1
55844 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_IN(x)            \
55845                 in_dword(HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_ADDR(x))
55846 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_INM(x, m)            \
55847                 in_dword_masked(HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_ADDR(x), m)
55848 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_COUNTER7VAL_BMSK                                                           0xffff
55849 #define HWIO_UMAC_NOC_EC_COUNTER7VAL_LOW_COUNTER7VAL_SHFT                                                                0
55850 
55851 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_ADDR(x)                                                     ((x) + 0x4000)
55852 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_PHYS(x)                                                     ((x) + 0x4000)
55853 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_OFFS                                                        (0x4000)
55854 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_RMSK                                                          0xffffff
55855 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_POR                                                         0x00033d06
55856 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_POR_RMSK                                                    0xffffffff
55857 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_ATTR                                                                     0x1
55858 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_IN(x)            \
55859                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_ADDR(x))
55860 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_INM(x, m)            \
55861                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_ADDR(x), m)
55862 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_UNITTYPEID_BMSK                                               0xff0000
55863 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_UNITTYPEID_SHFT                                                     16
55864 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_UNITCONFID_BMSK                                                 0xffff
55865 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_LOW_UNITCONFID_SHFT                                                      0
55866 
55867 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_ADDR(x)                                                    ((x) + 0x4004)
55868 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_PHYS(x)                                                    ((x) + 0x4004)
55869 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_OFFS                                                       (0x4004)
55870 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_RMSK                                                       0xffffffff
55871 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_POR                                                        0x1363f6e0
55872 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_POR_RMSK                                                   0xffffffff
55873 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_ATTR                                                                    0x1
55874 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_IN(x)            \
55875                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_ADDR(x))
55876 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_INM(x, m)            \
55877                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_ADDR(x), m)
55878 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_QNOCID_BMSK                                                0xffffffff
55879 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_SWID_HIGH_QNOCID_SHFT                                                         0
55880 
55881 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ADDR(x)                                                  ((x) + 0x4008)
55882 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_PHYS(x)                                                  ((x) + 0x4008)
55883 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_OFFS                                                     (0x4008)
55884 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_RMSK                                                          0x33f
55885 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_POR                                                      0x00000020
55886 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_POR_RMSK                                                 0xffffffff
55887 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ATTR                                                                  0x3
55888 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_IN(x)            \
55889                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ADDR(x))
55890 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_INM(x, m)            \
55891                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ADDR(x), m)
55892 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_OUT(x, v)            \
55893                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ADDR(x),v)
55894 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_OUTM(x,m,v) \
55895                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_IN(x))
55896 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_HISTPENDLAW_BMSK                                              0x300
55897 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_HISTPENDLAW_SHFT                                                  8
55898 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_IGNORECTITRIGIN0_BMSK                                          0x20
55899 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_IGNORECTITRIGIN0_SHFT                                             5
55900 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_CTITRIGOUTEN_BMSK                                              0x10
55901 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_CTITRIGOUTEN_SHFT                                                 4
55902 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_SCALEEN_BMSK                                                    0x8
55903 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_SCALEEN_SHFT                                                      3
55904 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_DUMPEN_BMSK                                                     0x4
55905 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_DUMPEN_SHFT                                                       2
55906 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_MODE_BMSK                                                       0x3
55907 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_MAINCTL_LOW_MODE_SHFT                                                         0
55908 
55909 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_ADDR(x)                                                   ((x) + 0x4010)
55910 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_PHYS(x)                                                   ((x) + 0x4010)
55911 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_OFFS                                                      (0x4010)
55912 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_RMSK                                                             0x1
55913 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_POR                                                       0x00000000
55914 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_POR_RMSK                                                  0xffffffff
55915 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_ATTR                                                                   0x2
55916 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_OUT(x, v)            \
55917                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_ADDR(x),v)
55918 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_DUMPGO_BMSK                                                      0x1
55919 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPGO_LOW_DUMPGO_SHFT                                                        0
55920 
55921 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ADDR(x)                                                  ((x) + 0x4018)
55922 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_PHYS(x)                                                  ((x) + 0x4018)
55923 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_OFFS                                                     (0x4018)
55924 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_RMSK                                                       0xffffff
55925 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_POR                                                      0x00001000
55926 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_POR_RMSK                                                 0xffffffff
55927 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ATTR                                                                  0x3
55928 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_IN(x)            \
55929                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ADDR(x))
55930 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_INM(x, m)            \
55931                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ADDR(x), m)
55932 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_OUT(x, v)            \
55933                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ADDR(x),v)
55934 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_OUTM(x,m,v) \
55935                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_IN(x))
55936 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_DUMPTHR_BMSK                                               0xffffff
55937 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_DUMPTHR_LOW_DUMPTHR_SHFT                                                      0
55938 
55939 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ADDR(x)                                                      ((x) + 0x4020)
55940 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_PHYS(x)                                                      ((x) + 0x4020)
55941 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_OFFS                                                         (0x4020)
55942 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_RMSK                                                          0xfffffff
55943 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_POR                                                          0x00f0083f
55944 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_POR_RMSK                                                     0xffffffff
55945 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ATTR                                                                      0x3
55946 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_IN(x)            \
55947                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ADDR(x))
55948 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_INM(x, m)            \
55949                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ADDR(x), m)
55950 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_OUT(x, v)            \
55951                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ADDR(x),v)
55952 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_OUTM(x,m,v) \
55953                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_IN(x))
55954 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_NOMINALFREQ_BMSK                                              0xfff0000
55955 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_NOMINALFREQ_SHFT                                                     16
55956 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_OFFSET_BMSK                                                      0xff00
55957 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_OFFSET_SHFT                                                           8
55958 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_WIDTH_BMSK                                                         0xff
55959 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_BIN_LOW_WIDTH_SHFT                                                            0
55960 
55961 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_ADDR(x)                                                ((x) + 0x4028)
55962 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_PHYS(x)                                                ((x) + 0x4028)
55963 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_OFFS                                                   (0x4028)
55964 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_RMSK                                                   0xffffffff
55965 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_POR                                                    0x00000000
55966 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_POR_RMSK                                               0xffffffff
55967 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_ATTR                                                                0x1
55968 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_IN(x)            \
55969                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_ADDR(x))
55970 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_INM(x, m)            \
55971                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_ADDR(x), m)
55972 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_LATSUM_LSB_BMSK                                        0xffffffff
55973 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_LOW_LATSUM_LSB_SHFT                                                 0
55974 
55975 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_ADDR(x)                                               ((x) + 0x402c)
55976 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_PHYS(x)                                               ((x) + 0x402c)
55977 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_OFFS                                                  (0x402c)
55978 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_RMSK                                                  0xffffffff
55979 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_POR                                                   0x00000000
55980 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_POR_RMSK                                              0xffffffff
55981 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_ATTR                                                               0x1
55982 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_IN(x)            \
55983                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_ADDR(x))
55984 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_INM(x, m)            \
55985                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_ADDR(x), m)
55986 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_TRCNT_BMSK                                            0xffffff00
55987 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_TRCNT_SHFT                                                     8
55988 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_LATSUM_MSB_BMSK                                             0xff
55989 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_AVLATENCY_HIGH_LATSUM_MSB_SHFT                                                0
55990 
55991 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_ADDR(x)                                                 ((x) + 0x4040)
55992 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_PHYS(x)                                                 ((x) + 0x4040)
55993 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_OFFS                                                    (0x4040)
55994 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_RMSK                                                      0xffffff
55995 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_POR                                                     0x00000000
55996 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_POR_RMSK                                                0xffffffff
55997 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_ATTR                                                                 0x1
55998 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_IN(x)            \
55999                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_ADDR(x))
56000 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_INM(x, m)            \
56001                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_ADDR(x), m)
56002 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_HISTBIN0_BMSK                                             0xffffff
56003 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN0_LOW_HISTBIN0_SHFT                                                    0
56004 
56005 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_ADDR(x)                                                 ((x) + 0x4048)
56006 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_PHYS(x)                                                 ((x) + 0x4048)
56007 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_OFFS                                                    (0x4048)
56008 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_RMSK                                                      0xffffff
56009 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_POR                                                     0x00000000
56010 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_POR_RMSK                                                0xffffffff
56011 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_ATTR                                                                 0x1
56012 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_IN(x)            \
56013                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_ADDR(x))
56014 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_INM(x, m)            \
56015                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_ADDR(x), m)
56016 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_HISTBIN1_BMSK                                             0xffffff
56017 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN1_LOW_HISTBIN1_SHFT                                                    0
56018 
56019 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_ADDR(x)                                                 ((x) + 0x4050)
56020 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_PHYS(x)                                                 ((x) + 0x4050)
56021 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_OFFS                                                    (0x4050)
56022 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_RMSK                                                      0xffffff
56023 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_POR                                                     0x00000000
56024 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_POR_RMSK                                                0xffffffff
56025 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_ATTR                                                                 0x1
56026 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_IN(x)            \
56027                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_ADDR(x))
56028 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_INM(x, m)            \
56029                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_ADDR(x), m)
56030 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_HISTBIN2_BMSK                                             0xffffff
56031 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN2_LOW_HISTBIN2_SHFT                                                    0
56032 
56033 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_ADDR(x)                                                 ((x) + 0x4058)
56034 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_PHYS(x)                                                 ((x) + 0x4058)
56035 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_OFFS                                                    (0x4058)
56036 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_RMSK                                                      0xffffff
56037 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_POR                                                     0x00000000
56038 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_POR_RMSK                                                0xffffffff
56039 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_ATTR                                                                 0x1
56040 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_IN(x)            \
56041                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_ADDR(x))
56042 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_INM(x, m)            \
56043                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_ADDR(x), m)
56044 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_HISTBIN3_BMSK                                             0xffffff
56045 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN3_LOW_HISTBIN3_SHFT                                                    0
56046 
56047 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_ADDR(x)                                                 ((x) + 0x4060)
56048 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_PHYS(x)                                                 ((x) + 0x4060)
56049 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_OFFS                                                    (0x4060)
56050 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_RMSK                                                      0xffffff
56051 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_POR                                                     0x00000000
56052 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_POR_RMSK                                                0xffffffff
56053 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_ATTR                                                                 0x1
56054 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_IN(x)            \
56055                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_ADDR(x))
56056 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_INM(x, m)            \
56057                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_ADDR(x), m)
56058 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_HISTBIN4_BMSK                                             0xffffff
56059 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN4_LOW_HISTBIN4_SHFT                                                    0
56060 
56061 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_ADDR(x)                                                 ((x) + 0x4068)
56062 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_PHYS(x)                                                 ((x) + 0x4068)
56063 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_OFFS                                                    (0x4068)
56064 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_RMSK                                                      0xffffff
56065 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_POR                                                     0x00000000
56066 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_POR_RMSK                                                0xffffffff
56067 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_ATTR                                                                 0x1
56068 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_IN(x)            \
56069                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_ADDR(x))
56070 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_INM(x, m)            \
56071                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_ADDR(x), m)
56072 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_HISTBIN5_BMSK                                             0xffffff
56073 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN5_LOW_HISTBIN5_SHFT                                                    0
56074 
56075 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_ADDR(x)                                                 ((x) + 0x4070)
56076 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_PHYS(x)                                                 ((x) + 0x4070)
56077 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_OFFS                                                    (0x4070)
56078 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_RMSK                                                      0xffffff
56079 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_POR                                                     0x00000000
56080 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_POR_RMSK                                                0xffffffff
56081 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_ATTR                                                                 0x1
56082 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_IN(x)            \
56083                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_ADDR(x))
56084 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_INM(x, m)            \
56085                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_ADDR(x), m)
56086 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_HISTBIN6_BMSK                                             0xffffff
56087 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN6_LOW_HISTBIN6_SHFT                                                    0
56088 
56089 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_ADDR(x)                                                 ((x) + 0x4078)
56090 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_PHYS(x)                                                 ((x) + 0x4078)
56091 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_OFFS                                                    (0x4078)
56092 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_RMSK                                                      0xffffff
56093 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_POR                                                     0x00000000
56094 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_POR_RMSK                                                0xffffffff
56095 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_ATTR                                                                 0x1
56096 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_IN(x)            \
56097                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_ADDR(x))
56098 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_INM(x, m)            \
56099                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_ADDR(x), m)
56100 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_HISTBIN7_BMSK                                             0xffffff
56101 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_HISTBIN7_LOW_HISTBIN7_SHFT                                                    0
56102 
56103 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_ADDR(x)                                                   ((x) + 0x4080)
56104 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_PHYS(x)                                                   ((x) + 0x4080)
56105 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_OFFS                                                      (0x4080)
56106 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_RMSK                                                            0xff
56107 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_POR                                                       0x00000000
56108 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_POR_RMSK                                                  0xffffffff
56109 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_ATTR                                                                   0x1
56110 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_IN(x)            \
56111                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_ADDR(x))
56112 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_INM(x, m)            \
56113                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_ADDR(x), m)
56114 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_LATMAX_BMSK                                                     0xff
56115 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_LATMAX_LOW_LATMAX_SHFT                                                        0
56116 
56117 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ADDR(x)                                          ((x) + 0x4120)
56118 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_PHYS(x)                                          ((x) + 0x4120)
56119 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_OFFS                                             (0x4120)
56120 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_RMSK                                             0xfffffc00
56121 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_POR                                              0x00000000
56122 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_POR_RMSK                                         0xffffffff
56123 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ATTR                                                          0x3
56124 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_IN(x)            \
56125                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ADDR(x))
56126 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_INM(x, m)            \
56127                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ADDR(x), m)
56128 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_OUT(x, v)            \
56129                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ADDR(x),v)
56130 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_OUTM(x,m,v) \
56131                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_IN(x))
56132 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_VALUE_LSB_BMSK                                   0xfffffc00
56133 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_LOW_VALUE_LSB_SHFT                                           10
56134 
56135 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ADDR(x)                                         ((x) + 0x4124)
56136 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_PHYS(x)                                         ((x) + 0x4124)
56137 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_OFFS                                            (0x4124)
56138 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_RMSK                                                  0x1f
56139 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_POR                                             0x00000000
56140 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_POR_RMSK                                        0xffffffff
56141 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ATTR                                                         0x3
56142 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_IN(x)            \
56143                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ADDR(x))
56144 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_INM(x, m)            \
56145                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ADDR(x), m)
56146 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_OUT(x, v)            \
56147                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ADDR(x),v)
56148 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_OUTM(x,m,v) \
56149                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_IN(x))
56150 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_VALUE_MSB_BMSK                                        0x1f
56151 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MIN_HIGH_VALUE_MSB_SHFT                                           0
56152 
56153 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ADDR(x)                                          ((x) + 0x4128)
56154 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_PHYS(x)                                          ((x) + 0x4128)
56155 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_OFFS                                             (0x4128)
56156 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_RMSK                                             0xfffffc00
56157 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_POR                                              0xfffffc00
56158 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_POR_RMSK                                         0xffffffff
56159 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ATTR                                                          0x3
56160 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_IN(x)            \
56161                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ADDR(x))
56162 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_INM(x, m)            \
56163                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ADDR(x), m)
56164 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_OUT(x, v)            \
56165                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ADDR(x),v)
56166 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_OUTM(x,m,v) \
56167                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_IN(x))
56168 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_VALUE_LSB_BMSK                                   0xfffffc00
56169 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_LOW_VALUE_LSB_SHFT                                           10
56170 
56171 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ADDR(x)                                         ((x) + 0x412c)
56172 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_PHYS(x)                                         ((x) + 0x412c)
56173 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_OFFS                                            (0x412c)
56174 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_RMSK                                                  0x1f
56175 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_POR                                             0x0000001f
56176 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_POR_RMSK                                        0xffffffff
56177 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ATTR                                                         0x3
56178 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_IN(x)            \
56179                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ADDR(x))
56180 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_INM(x, m)            \
56181                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ADDR(x), m)
56182 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_OUT(x, v)            \
56183                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ADDR(x),v)
56184 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_OUTM(x,m,v) \
56185                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_IN(x))
56186 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_VALUE_MSB_BMSK                                        0x1f
56187 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_ADDR_MAX_HIGH_VALUE_MSB_SHFT                                           0
56188 
56189 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ADDR(x)                                            ((x) + 0x4138)
56190 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_PHYS(x)                                            ((x) + 0x4138)
56191 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_OFFS                                               (0x4138)
56192 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_RMSK                                                     0x1f
56193 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_POR                                                0x00000003
56194 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_POR_RMSK                                           0xffffffff
56195 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ATTR                                                            0x3
56196 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_IN(x)            \
56197                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ADDR(x))
56198 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_INM(x, m)            \
56199                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ADDR(x), m)
56200 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_OUT(x, v)            \
56201                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ADDR(x),v)
56202 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_OUTM(x,m,v) \
56203                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_IN(x))
56204 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ATOMEN_BMSK                                              0x10
56205 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_ATOMEN_SHFT                                                 4
56206 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_CMEN_BMSK                                                 0x8
56207 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_CMEN_SHFT                                                   3
56208 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_EXCLEN_BMSK                                               0x4
56209 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_EXCLEN_SHFT                                                 2
56210 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_WREN_BMSK                                                 0x2
56211 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_WREN_SHFT                                                   1
56212 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_RDEN_BMSK                                                 0x1
56213 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_OPCODE_LOW_RDEN_SHFT                                                   0
56214 
56215 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ADDR(x)                                        ((x) + 0x4178)
56216 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_PHYS(x)                                        ((x) + 0x4178)
56217 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_OFFS                                           (0x4178)
56218 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_RMSK                                               0xffff
56219 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_POR                                            0x00000000
56220 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_POR_RMSK                                       0xffffffff
56221 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ATTR                                                        0x3
56222 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_IN(x)            \
56223                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ADDR(x))
56224 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_INM(x, m)            \
56225                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ADDR(x), m)
56226 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_OUT(x, v)            \
56227                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ADDR(x),v)
56228 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_OUTM(x,m,v) \
56229                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_IN(x))
56230 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_FILTER_EXTID_BASE_BMSK                             0xffff
56231 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_BASE_LOW_FILTER_EXTID_BASE_SHFT                                  0
56232 
56233 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ADDR(x)                                        ((x) + 0x4180)
56234 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_PHYS(x)                                        ((x) + 0x4180)
56235 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_OFFS                                           (0x4180)
56236 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_RMSK                                               0xffff
56237 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_POR                                            0x00000000
56238 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_POR_RMSK                                       0xffffffff
56239 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ATTR                                                        0x3
56240 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_IN(x)            \
56241                 in_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ADDR(x))
56242 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_INM(x, m)            \
56243                 in_dword_masked(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ADDR(x), m)
56244 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_OUT(x, v)            \
56245                 out_dword(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ADDR(x),v)
56246 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_OUTM(x,m,v) \
56247                 out_dword_masked_ns(HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_ADDR(x),m,v,HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_IN(x))
56248 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_FILTER_EXTID_MASK_BMSK                             0xffff
56249 #define HWIO_UMAC_NOC_QNS4S_SNOC_TENUREPRB_FILTER_EXTID_MASK_LOW_FILTER_EXTID_MASK_SHFT                                  0
56250 
56251 
56252 
56253 #define UMAC_ACMT_REG_BASE                                                           (UMAC_ACMT_BASE      + 0x00000000)
56254 #define UMAC_ACMT_REG_BASE_SIZE                                                      0x1000
56255 #define UMAC_ACMT_REG_BASE_USED                                                      0x13c
56256 #define UMAC_ACMT_REG_BASE_PHYS                                                      (UMAC_ACMT_BASE_PHYS + 0x00000000)
56257 #define UMAC_ACMT_REG_BASE_OFFS                                                      0x00000000
56258 
56259 #define HWIO_UMAC_ACMT_CTRL_ADDR(x)                                                  ((x) + 0x0)
56260 #define HWIO_UMAC_ACMT_CTRL_PHYS(x)                                                  ((x) + 0x0)
56261 #define HWIO_UMAC_ACMT_CTRL_OFFS                                                     (0x0)
56262 #define HWIO_UMAC_ACMT_CTRL_RMSK                                                            0x1
56263 #define HWIO_UMAC_ACMT_CTRL_POR                                                      0x00000000
56264 #define HWIO_UMAC_ACMT_CTRL_POR_RMSK                                                 0xffffffff
56265 #define HWIO_UMAC_ACMT_CTRL_ATTR                                                                  0x3
56266 #define HWIO_UMAC_ACMT_CTRL_IN(x)            \
56267                 in_dword(HWIO_UMAC_ACMT_CTRL_ADDR(x))
56268 #define HWIO_UMAC_ACMT_CTRL_INM(x, m)            \
56269                 in_dword_masked(HWIO_UMAC_ACMT_CTRL_ADDR(x), m)
56270 #define HWIO_UMAC_ACMT_CTRL_OUT(x, v)            \
56271                 out_dword(HWIO_UMAC_ACMT_CTRL_ADDR(x),v)
56272 #define HWIO_UMAC_ACMT_CTRL_OUTM(x,m,v) \
56273                 out_dword_masked_ns(HWIO_UMAC_ACMT_CTRL_ADDR(x),m,v,HWIO_UMAC_ACMT_CTRL_IN(x))
56274 #define HWIO_UMAC_ACMT_CTRL_ENABLE_BMSK                                                     0x1
56275 #define HWIO_UMAC_ACMT_CTRL_ENABLE_SHFT                                                       0
56276 
56277 #define HWIO_UMAC_ACMT_INTR_ENABLE_ADDR(x)                                           ((x) + 0x4)
56278 #define HWIO_UMAC_ACMT_INTR_ENABLE_PHYS(x)                                           ((x) + 0x4)
56279 #define HWIO_UMAC_ACMT_INTR_ENABLE_OFFS                                              (0x4)
56280 #define HWIO_UMAC_ACMT_INTR_ENABLE_RMSK                                                     0x1
56281 #define HWIO_UMAC_ACMT_INTR_ENABLE_POR                                               0x00000000
56282 #define HWIO_UMAC_ACMT_INTR_ENABLE_POR_RMSK                                          0xffffffff
56283 #define HWIO_UMAC_ACMT_INTR_ENABLE_ATTR                                                           0x3
56284 #define HWIO_UMAC_ACMT_INTR_ENABLE_IN(x)            \
56285                 in_dword(HWIO_UMAC_ACMT_INTR_ENABLE_ADDR(x))
56286 #define HWIO_UMAC_ACMT_INTR_ENABLE_INM(x, m)            \
56287                 in_dword_masked(HWIO_UMAC_ACMT_INTR_ENABLE_ADDR(x), m)
56288 #define HWIO_UMAC_ACMT_INTR_ENABLE_OUT(x, v)            \
56289                 out_dword(HWIO_UMAC_ACMT_INTR_ENABLE_ADDR(x),v)
56290 #define HWIO_UMAC_ACMT_INTR_ENABLE_OUTM(x,m,v) \
56291                 out_dword_masked_ns(HWIO_UMAC_ACMT_INTR_ENABLE_ADDR(x),m,v,HWIO_UMAC_ACMT_INTR_ENABLE_IN(x))
56292 #define HWIO_UMAC_ACMT_INTR_ENABLE_INTR_EN_BMSK                                             0x1
56293 #define HWIO_UMAC_ACMT_INTR_ENABLE_INTR_EN_SHFT                                               0
56294 
56295 #define HWIO_UMAC_ACMT_INTR_STATUS_ADDR(x)                                           ((x) + 0x8)
56296 #define HWIO_UMAC_ACMT_INTR_STATUS_PHYS(x)                                           ((x) + 0x8)
56297 #define HWIO_UMAC_ACMT_INTR_STATUS_OFFS                                              (0x8)
56298 #define HWIO_UMAC_ACMT_INTR_STATUS_RMSK                                                     0x1
56299 #define HWIO_UMAC_ACMT_INTR_STATUS_POR                                               0x00000000
56300 #define HWIO_UMAC_ACMT_INTR_STATUS_POR_RMSK                                          0xffffffff
56301 #define HWIO_UMAC_ACMT_INTR_STATUS_ATTR                                                           0x1
56302 #define HWIO_UMAC_ACMT_INTR_STATUS_IN(x)            \
56303                 in_dword(HWIO_UMAC_ACMT_INTR_STATUS_ADDR(x))
56304 #define HWIO_UMAC_ACMT_INTR_STATUS_INM(x, m)            \
56305                 in_dword_masked(HWIO_UMAC_ACMT_INTR_STATUS_ADDR(x), m)
56306 #define HWIO_UMAC_ACMT_INTR_STATUS_VALID_BMSK                                               0x1
56307 #define HWIO_UMAC_ACMT_INTR_STATUS_VALID_SHFT                                                 0
56308 
56309 #define HWIO_UMAC_ACMT_INTR_CLEAR_ADDR(x)                                            ((x) + 0xc)
56310 #define HWIO_UMAC_ACMT_INTR_CLEAR_PHYS(x)                                            ((x) + 0xc)
56311 #define HWIO_UMAC_ACMT_INTR_CLEAR_OFFS                                               (0xc)
56312 #define HWIO_UMAC_ACMT_INTR_CLEAR_RMSK                                                      0x1
56313 #define HWIO_UMAC_ACMT_INTR_CLEAR_POR                                                0x00000000
56314 #define HWIO_UMAC_ACMT_INTR_CLEAR_POR_RMSK                                           0xffffffff
56315 #define HWIO_UMAC_ACMT_INTR_CLEAR_ATTR                                                            0x2
56316 #define HWIO_UMAC_ACMT_INTR_CLEAR_OUT(x, v)            \
56317                 out_dword(HWIO_UMAC_ACMT_INTR_CLEAR_ADDR(x),v)
56318 #define HWIO_UMAC_ACMT_INTR_CLEAR_CLR_BMSK                                                  0x1
56319 #define HWIO_UMAC_ACMT_INTR_CLEAR_CLR_SHFT                                                    0
56320 
56321 #define HWIO_UMAC_ACMT_DEBUG0_ADDR(x)                                                ((x) + 0x10)
56322 #define HWIO_UMAC_ACMT_DEBUG0_PHYS(x)                                                ((x) + 0x10)
56323 #define HWIO_UMAC_ACMT_DEBUG0_OFFS                                                   (0x10)
56324 #define HWIO_UMAC_ACMT_DEBUG0_RMSK                                                     0xffffff
56325 #define HWIO_UMAC_ACMT_DEBUG0_POR                                                    0x00000000
56326 #define HWIO_UMAC_ACMT_DEBUG0_POR_RMSK                                               0xffffffff
56327 #define HWIO_UMAC_ACMT_DEBUG0_ATTR                                                                0x1
56328 #define HWIO_UMAC_ACMT_DEBUG0_IN(x)            \
56329                 in_dword(HWIO_UMAC_ACMT_DEBUG0_ADDR(x))
56330 #define HWIO_UMAC_ACMT_DEBUG0_INM(x, m)            \
56331                 in_dword_masked(HWIO_UMAC_ACMT_DEBUG0_ADDR(x), m)
56332 #define HWIO_UMAC_ACMT_DEBUG0_ADDRESS_BMSK                                             0xffffff
56333 #define HWIO_UMAC_ACMT_DEBUG0_ADDRESS_SHFT                                                    0
56334 
56335 #define HWIO_UMAC_ACMT_DEBUG1_ADDR(x)                                                ((x) + 0x14)
56336 #define HWIO_UMAC_ACMT_DEBUG1_PHYS(x)                                                ((x) + 0x14)
56337 #define HWIO_UMAC_ACMT_DEBUG1_OFFS                                                   (0x14)
56338 #define HWIO_UMAC_ACMT_DEBUG1_RMSK                                                   0x10000000
56339 #define HWIO_UMAC_ACMT_DEBUG1_POR                                                    0x00000000
56340 #define HWIO_UMAC_ACMT_DEBUG1_POR_RMSK                                               0xffffffff
56341 #define HWIO_UMAC_ACMT_DEBUG1_ATTR                                                                0x1
56342 #define HWIO_UMAC_ACMT_DEBUG1_IN(x)            \
56343                 in_dword(HWIO_UMAC_ACMT_DEBUG1_ADDR(x))
56344 #define HWIO_UMAC_ACMT_DEBUG1_INM(x, m)            \
56345                 in_dword_masked(HWIO_UMAC_ACMT_DEBUG1_ADDR(x), m)
56346 #define HWIO_UMAC_ACMT_DEBUG1_RW_BMSK                                                0x10000000
56347 #define HWIO_UMAC_ACMT_DEBUG1_RW_SHFT                                                        28
56348 
56349 #define HWIO_UMAC_ACMT_CFG_ADDR(x)                                                   ((x) + 0x1c)
56350 #define HWIO_UMAC_ACMT_CFG_PHYS(x)                                                   ((x) + 0x1c)
56351 #define HWIO_UMAC_ACMT_CFG_OFFS                                                      (0x1c)
56352 #define HWIO_UMAC_ACMT_CFG_RMSK                                                            0x11
56353 #define HWIO_UMAC_ACMT_CFG_POR                                                       0x00000001
56354 #define HWIO_UMAC_ACMT_CFG_POR_RMSK                                                  0xffffffff
56355 #define HWIO_UMAC_ACMT_CFG_ATTR                                                                   0x1
56356 #define HWIO_UMAC_ACMT_CFG_IN(x)            \
56357                 in_dword(HWIO_UMAC_ACMT_CFG_ADDR(x))
56358 #define HWIO_UMAC_ACMT_CFG_INM(x, m)            \
56359                 in_dword_masked(HWIO_UMAC_ACMT_CFG_ADDR(x), m)
56360 #define HWIO_UMAC_ACMT_CFG_DFLT_PROTECTION_BMSK                                            0x10
56361 #define HWIO_UMAC_ACMT_CFG_DFLT_PROTECTION_SHFT                                               4
56362 #define HWIO_UMAC_ACMT_CFG_PROTECTION_MODE_BMSK                                             0x1
56363 #define HWIO_UMAC_ACMT_CFG_PROTECTION_MODE_SHFT                                               0
56364 
56365 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ADDR(x)                                         ((x) + 0x40)
56366 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_PHYS(x)                                         ((x) + 0x40)
56367 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_OFFS                                            (0x40)
56368 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_RMSK                                                 0x111
56369 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_POR                                             0x00000111
56370 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_POR_RMSK                                        0xffffffff
56371 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ATTR                                                         0x3
56372 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_IN(x)            \
56373                 in_dword(HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ADDR(x))
56374 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_INM(x, m)            \
56375                 in_dword_masked(HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ADDR(x), m)
56376 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_OUT(x, v)            \
56377                 out_dword(HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ADDR(x),v)
56378 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_OUTM(x,m,v) \
56379                 out_dword_masked_ns(HWIO_UMAC_ACMT_NOC_TSLV_CTRL_ADDR(x),m,v,HWIO_UMAC_ACMT_NOC_TSLV_CTRL_IN(x))
56380 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_RET_AHB_FORCE_POSTED_WR_BMSK                         0x100
56381 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_RET_AHB_FORCE_POSTED_WR_SHFT                             8
56382 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_RET_AHB_DEVBUFFABLE_BMSK                              0x10
56383 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_RET_AHB_DEVBUFFABLE_SHFT                                 4
56384 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_TIMEOUT_ENABLE_BMSK                                    0x1
56385 #define HWIO_UMAC_ACMT_NOC_TSLV_CTRL_TIMEOUT_ENABLE_SHFT                                      0
56386 
56387 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ADDR(x)                                       ((x) + 0x44)
56388 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_PHYS(x)                                       ((x) + 0x44)
56389 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_OFFS                                          (0x44)
56390 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_RMSK                                                 0xf
56391 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_POR                                           0x00000000
56392 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_POR_RMSK                                      0xffffffff
56393 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ATTR                                                       0x3
56394 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_IN(x)            \
56395                 in_dword(HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ADDR(x))
56396 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_INM(x, m)            \
56397                 in_dword_masked(HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ADDR(x), m)
56398 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_OUT(x, v)            \
56399                 out_dword(HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ADDR(x),v)
56400 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_OUTM(x,m,v) \
56401                 out_dword_masked_ns(HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_ADDR(x),m,v,HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_IN(x))
56402 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_TESTBUS_SEL_BMSK                                     0xf
56403 #define HWIO_UMAC_ACMT_NOC_TESTBUS_SEL_TESTBUS_SEL_SHFT                                       0
56404 
56405 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ADDR(x)                                        ((x) + 0x100)
56406 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_PHYS(x)                                        ((x) + 0x100)
56407 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_OFFS                                           (0x100)
56408 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_RMSK                                           0x3fff3fff
56409 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_POR                                            0x00000000
56410 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_POR_RMSK                                       0xffffffff
56411 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ATTR                                                        0x3
56412 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_IN(x)            \
56413                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ADDR(x))
56414 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_INM(x, m)            \
56415                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ADDR(x), m)
56416 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_OUT(x, v)            \
56417                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ADDR(x),v)
56418 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_OUTM(x,m,v) \
56419                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE0_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE0_IN(x))
56420 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_REGS_SIZE_BMSK                                 0x3fff0000
56421 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_REGS_SIZE_SHFT                                         16
56422 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_REGS_BASE_BMSK                                     0x3fff
56423 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE0_REGS_BASE_SHFT                                          0
56424 
56425 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ADDR(x)                                        ((x) + 0x104)
56426 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_PHYS(x)                                        ((x) + 0x104)
56427 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_OFFS                                           (0x104)
56428 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_RMSK                                           0x3fff3fff
56429 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_POR                                            0x00000000
56430 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_POR_RMSK                                       0xffffffff
56431 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ATTR                                                        0x3
56432 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_IN(x)            \
56433                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ADDR(x))
56434 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_INM(x, m)            \
56435                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ADDR(x), m)
56436 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_OUT(x, v)            \
56437                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ADDR(x),v)
56438 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_OUTM(x,m,v) \
56439                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE1_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE1_IN(x))
56440 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_REGS_SIZE_BMSK                                 0x3fff0000
56441 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_REGS_SIZE_SHFT                                         16
56442 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_REGS_BASE_BMSK                                     0x3fff
56443 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE1_REGS_BASE_SHFT                                          0
56444 
56445 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ADDR(x)                                        ((x) + 0x108)
56446 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_PHYS(x)                                        ((x) + 0x108)
56447 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_OFFS                                           (0x108)
56448 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_RMSK                                           0x3fff3fff
56449 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_POR                                            0x00000000
56450 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_POR_RMSK                                       0xffffffff
56451 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ATTR                                                        0x3
56452 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_IN(x)            \
56453                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ADDR(x))
56454 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_INM(x, m)            \
56455                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ADDR(x), m)
56456 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_OUT(x, v)            \
56457                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ADDR(x),v)
56458 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_OUTM(x,m,v) \
56459                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE2_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE2_IN(x))
56460 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_REGS_SIZE_BMSK                                 0x3fff0000
56461 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_REGS_SIZE_SHFT                                         16
56462 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_REGS_BASE_BMSK                                     0x3fff
56463 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE2_REGS_BASE_SHFT                                          0
56464 
56465 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ADDR(x)                                        ((x) + 0x10c)
56466 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_PHYS(x)                                        ((x) + 0x10c)
56467 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_OFFS                                           (0x10c)
56468 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_RMSK                                           0x3fff3fff
56469 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_POR                                            0x00000000
56470 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_POR_RMSK                                       0xffffffff
56471 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ATTR                                                        0x3
56472 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_IN(x)            \
56473                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ADDR(x))
56474 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_INM(x, m)            \
56475                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ADDR(x), m)
56476 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_OUT(x, v)            \
56477                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ADDR(x),v)
56478 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_OUTM(x,m,v) \
56479                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE3_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE3_IN(x))
56480 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_REGS_SIZE_BMSK                                 0x3fff0000
56481 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_REGS_SIZE_SHFT                                         16
56482 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_REGS_BASE_BMSK                                     0x3fff
56483 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE3_REGS_BASE_SHFT                                          0
56484 
56485 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ADDR(x)                                        ((x) + 0x110)
56486 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_PHYS(x)                                        ((x) + 0x110)
56487 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_OFFS                                           (0x110)
56488 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_RMSK                                           0x3fff3fff
56489 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_POR                                            0x00000000
56490 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_POR_RMSK                                       0xffffffff
56491 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ATTR                                                        0x3
56492 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_IN(x)            \
56493                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ADDR(x))
56494 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_INM(x, m)            \
56495                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ADDR(x), m)
56496 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_OUT(x, v)            \
56497                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ADDR(x),v)
56498 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_OUTM(x,m,v) \
56499                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE4_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE4_IN(x))
56500 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_REGS_SIZE_BMSK                                 0x3fff0000
56501 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_REGS_SIZE_SHFT                                         16
56502 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_REGS_BASE_BMSK                                     0x3fff
56503 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE4_REGS_BASE_SHFT                                          0
56504 
56505 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ADDR(x)                                        ((x) + 0x114)
56506 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_PHYS(x)                                        ((x) + 0x114)
56507 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_OFFS                                           (0x114)
56508 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_RMSK                                           0x3fff3fff
56509 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_POR                                            0x00000000
56510 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_POR_RMSK                                       0xffffffff
56511 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ATTR                                                        0x3
56512 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_IN(x)            \
56513                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ADDR(x))
56514 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_INM(x, m)            \
56515                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ADDR(x), m)
56516 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_OUT(x, v)            \
56517                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ADDR(x),v)
56518 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_OUTM(x,m,v) \
56519                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE5_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE5_IN(x))
56520 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_REGS_SIZE_BMSK                                 0x3fff0000
56521 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_REGS_SIZE_SHFT                                         16
56522 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_REGS_BASE_BMSK                                     0x3fff
56523 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE5_REGS_BASE_SHFT                                          0
56524 
56525 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ADDR(x)                                        ((x) + 0x118)
56526 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_PHYS(x)                                        ((x) + 0x118)
56527 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_OFFS                                           (0x118)
56528 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_RMSK                                           0x3fff3fff
56529 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_POR                                            0x00000000
56530 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_POR_RMSK                                       0xffffffff
56531 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ATTR                                                        0x3
56532 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_IN(x)            \
56533                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ADDR(x))
56534 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_INM(x, m)            \
56535                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ADDR(x), m)
56536 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_OUT(x, v)            \
56537                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ADDR(x),v)
56538 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_OUTM(x,m,v) \
56539                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE6_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE6_IN(x))
56540 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_REGS_SIZE_BMSK                                 0x3fff0000
56541 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_REGS_SIZE_SHFT                                         16
56542 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_REGS_BASE_BMSK                                     0x3fff
56543 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE6_REGS_BASE_SHFT                                          0
56544 
56545 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ADDR(x)                                        ((x) + 0x11c)
56546 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_PHYS(x)                                        ((x) + 0x11c)
56547 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_OFFS                                           (0x11c)
56548 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_RMSK                                           0x3fff3fff
56549 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_POR                                            0x00000000
56550 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_POR_RMSK                                       0xffffffff
56551 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ATTR                                                        0x3
56552 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_IN(x)            \
56553                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ADDR(x))
56554 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_INM(x, m)            \
56555                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ADDR(x), m)
56556 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_OUT(x, v)            \
56557                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ADDR(x),v)
56558 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_OUTM(x,m,v) \
56559                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE7_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE7_IN(x))
56560 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_REGS_SIZE_BMSK                                 0x3fff0000
56561 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_REGS_SIZE_SHFT                                         16
56562 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_REGS_BASE_BMSK                                     0x3fff
56563 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE7_REGS_BASE_SHFT                                          0
56564 
56565 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ADDR(x)                                        ((x) + 0x120)
56566 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_PHYS(x)                                        ((x) + 0x120)
56567 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_OFFS                                           (0x120)
56568 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_RMSK                                           0x3fff3fff
56569 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_POR                                            0x00000000
56570 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_POR_RMSK                                       0xffffffff
56571 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ATTR                                                        0x3
56572 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_IN(x)            \
56573                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ADDR(x))
56574 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_INM(x, m)            \
56575                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ADDR(x), m)
56576 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_OUT(x, v)            \
56577                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ADDR(x),v)
56578 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_OUTM(x,m,v) \
56579                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE8_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE8_IN(x))
56580 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_REGS_SIZE_BMSK                                 0x3fff0000
56581 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_REGS_SIZE_SHFT                                         16
56582 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_REGS_BASE_BMSK                                     0x3fff
56583 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE8_REGS_BASE_SHFT                                          0
56584 
56585 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ADDR(x)                                        ((x) + 0x124)
56586 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_PHYS(x)                                        ((x) + 0x124)
56587 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_OFFS                                           (0x124)
56588 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_RMSK                                           0x3fff3fff
56589 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_POR                                            0x00000000
56590 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_POR_RMSK                                       0xffffffff
56591 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ATTR                                                        0x3
56592 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_IN(x)            \
56593                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ADDR(x))
56594 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_INM(x, m)            \
56595                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ADDR(x), m)
56596 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_OUT(x, v)            \
56597                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ADDR(x),v)
56598 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_OUTM(x,m,v) \
56599                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE9_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE9_IN(x))
56600 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_REGS_SIZE_BMSK                                 0x3fff0000
56601 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_REGS_SIZE_SHFT                                         16
56602 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_REGS_BASE_BMSK                                     0x3fff
56603 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE9_REGS_BASE_SHFT                                          0
56604 
56605 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ADDR(x)                                       ((x) + 0x128)
56606 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_PHYS(x)                                       ((x) + 0x128)
56607 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_OFFS                                          (0x128)
56608 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_RMSK                                          0x3fff3fff
56609 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_POR                                           0x00000000
56610 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_POR_RMSK                                      0xffffffff
56611 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ATTR                                                       0x3
56612 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_IN(x)            \
56613                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ADDR(x))
56614 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_INM(x, m)            \
56615                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ADDR(x), m)
56616 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_OUT(x, v)            \
56617                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ADDR(x),v)
56618 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_OUTM(x,m,v) \
56619                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE10_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE10_IN(x))
56620 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_REGS_SIZE_BMSK                                0x3fff0000
56621 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_REGS_SIZE_SHFT                                        16
56622 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_REGS_BASE_BMSK                                    0x3fff
56623 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE10_REGS_BASE_SHFT                                         0
56624 
56625 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ADDR(x)                                       ((x) + 0x12c)
56626 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_PHYS(x)                                       ((x) + 0x12c)
56627 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_OFFS                                          (0x12c)
56628 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_RMSK                                          0x3fff3fff
56629 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_POR                                           0x00000000
56630 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_POR_RMSK                                      0xffffffff
56631 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ATTR                                                       0x3
56632 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_IN(x)            \
56633                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ADDR(x))
56634 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_INM(x, m)            \
56635                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ADDR(x), m)
56636 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_OUT(x, v)            \
56637                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ADDR(x),v)
56638 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_OUTM(x,m,v) \
56639                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE11_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE11_IN(x))
56640 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_REGS_SIZE_BMSK                                0x3fff0000
56641 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_REGS_SIZE_SHFT                                        16
56642 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_REGS_BASE_BMSK                                    0x3fff
56643 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE11_REGS_BASE_SHFT                                         0
56644 
56645 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ADDR(x)                                       ((x) + 0x130)
56646 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_PHYS(x)                                       ((x) + 0x130)
56647 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_OFFS                                          (0x130)
56648 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_RMSK                                          0x3fff3fff
56649 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_POR                                           0x00000000
56650 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_POR_RMSK                                      0xffffffff
56651 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ATTR                                                       0x3
56652 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_IN(x)            \
56653                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ADDR(x))
56654 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_INM(x, m)            \
56655                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ADDR(x), m)
56656 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_OUT(x, v)            \
56657                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ADDR(x),v)
56658 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_OUTM(x,m,v) \
56659                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE12_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE12_IN(x))
56660 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_REGS_SIZE_BMSK                                0x3fff0000
56661 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_REGS_SIZE_SHFT                                        16
56662 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_REGS_BASE_BMSK                                    0x3fff
56663 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE12_REGS_BASE_SHFT                                         0
56664 
56665 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ADDR(x)                                       ((x) + 0x134)
56666 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_PHYS(x)                                       ((x) + 0x134)
56667 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_OFFS                                          (0x134)
56668 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_RMSK                                          0x3fff3fff
56669 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_POR                                           0x00000000
56670 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_POR_RMSK                                      0xffffffff
56671 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ATTR                                                       0x3
56672 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_IN(x)            \
56673                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ADDR(x))
56674 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_INM(x, m)            \
56675                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ADDR(x), m)
56676 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_OUT(x, v)            \
56677                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ADDR(x),v)
56678 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_OUTM(x,m,v) \
56679                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE13_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE13_IN(x))
56680 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_REGS_SIZE_BMSK                                0x3fff0000
56681 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_REGS_SIZE_SHFT                                        16
56682 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_REGS_BASE_BMSK                                    0x3fff
56683 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE13_REGS_BASE_SHFT                                         0
56684 
56685 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ADDR(x)                                       ((x) + 0x138)
56686 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_PHYS(x)                                       ((x) + 0x138)
56687 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_OFFS                                          (0x138)
56688 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_RMSK                                          0x3fff3fff
56689 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_POR                                           0x00000000
56690 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_POR_RMSK                                      0xffffffff
56691 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ATTR                                                       0x3
56692 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_IN(x)            \
56693                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ADDR(x))
56694 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_INM(x, m)            \
56695                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ADDR(x), m)
56696 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_OUT(x, v)            \
56697                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ADDR(x),v)
56698 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_OUTM(x,m,v) \
56699                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE14_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE14_IN(x))
56700 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_REGS_SIZE_BMSK                                0x3fff0000
56701 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_REGS_SIZE_SHFT                                        16
56702 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_REGS_BASE_BMSK                                    0x3fff
56703 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE14_REGS_BASE_SHFT                                         0
56704 
56705 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ADDR(x)                                       ((x) + 0x13c)
56706 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_PHYS(x)                                       ((x) + 0x13c)
56707 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_OFFS                                          (0x13c)
56708 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_RMSK                                          0x3fff3fff
56709 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_POR                                           0x00000000
56710 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_POR_RMSK                                      0xffffffff
56711 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ATTR                                                       0x3
56712 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_IN(x)            \
56713                 in_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ADDR(x))
56714 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_INM(x, m)            \
56715                 in_dword_masked(HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ADDR(x), m)
56716 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_OUT(x, v)            \
56717                 out_dword(HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ADDR(x),v)
56718 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_OUTM(x,m,v) \
56719                 out_dword_masked_ns(HWIO_UMAC_ACMT_ACC_CTL_TABLE15_ADDR(x),m,v,HWIO_UMAC_ACMT_ACC_CTL_TABLE15_IN(x))
56720 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_REGS_SIZE_BMSK                                0x3fff0000
56721 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_REGS_SIZE_SHFT                                        16
56722 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_REGS_BASE_BMSK                                    0x3fff
56723 #define HWIO_UMAC_ACMT_ACC_CTL_TABLE15_REGS_BASE_SHFT                                         0
56724 
56725 
56726 #endif
56727